

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 7 部門第 2 区分

【発行日】平成 25 年 7 月 25 日 (2013.7.25)

【公開番号】特開 2012-142434 (P2012-142434A)

【公開日】平成 24 年 7 月 26 日 (2012.7.26)

【年通号数】公開・登録公報 2012-029

【出願番号】特願 2010-294025 (P2010-294025)

【国際特許分類】

H 0 1 L 21/82 (2006.01)

H 0 1 L 21/822 (2006.01)

H 0 1 L 27/04 (2006.01)

H 0 1 L 21/768 (2006.01)

H 0 1 L 21/3205 (2006.01)

H 0 1 L 23/522 (2006.01)

G 0 6 F 17/50 (2006.01)

【F I】

H 0 1 L 21/82 L

H 0 1 L 27/04 D

H 0 1 L 21/82 W

H 0 1 L 21/88 Z

G 0 6 F 17/50 6 5 8 H

G 0 6 F 17/50 6 5 8 K

G 0 6 F 17/50 6 5 8 U

【手続補正書】

【提出日】平成 25 年 6 月 6 日 (2013.6.6)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

半導体回路配線装置を用いて、第 1 信号配線パターンが形成される第 1 の層とは別の第 2 の層に、空き領域をそれぞれの間に挟んで複数列の第 1 電源配線パターンを規則的に配置する工程と、

前記半導体回路配線装置を用いて、前記第 2 の層における前記空き領域に、隣接する両側の前記第 1 電源配線パターンに接触しないように、前記第 1 の層と電氣的に導通した第 2 信号配線パターンを配置する工程と、

前記半導体回路配線装置を用いて、前記空き領域に残存するパターン配置可能領域の少なくとも一部に、第 2 電源配線パターンを配置する工程と、を備えることを特徴とする半導体集積回路の配線方法。

【請求項 2】

前記第 2 信号配線パターンを配置する工程と、その後の前記第 2 電源配線パターンを再配置する工程とにより、前記複数列の第 1 電源配線パターン間の前記空き領域のそれぞれに、前記第 2 信号配線パターンのみが配置されるか、前記第 2 電源配線パターンのみが配置されるか、前記第 2 信号配線パターンおよび前記第 2 電源配線パターンが配置されることを特徴とする請求項 1 に記載の半導体集積回路の配線方法。

【請求項 3】

第 1 信号配線パターンが形成される第 1 の層とは別の第 2 の層に、空き領域をそれぞれの間に挟んで複数列の第 1 電源配線パターンを規則的に配置する第 1 のパターン配置部と、

前記第 2 の層における前記空き領域に、隣接する両側の前記第 1 電源配線パターンに接触しないように、前記第 1 の層と電気的に導通した第 2 信号配線パターンを配置する第 2 のパターン配置部と、

前記第 2 の層の前記空き領域に残存するパターン配置可能領域の少なくとも一部に、第 2 電源配線パターンを配置する第 3 のパターン配置部と、を備えることを特徴とする半導体回路配置装置。

【請求項 4】

前記第 2 のパターン配置部と前記第 3 のパターン配置部とにより、前記複数列の第 1 電源配線パターン間の前記空き領域のそれぞれに、前記第 2 信号配線パターンのみが配置されるか、前記第 2 電源配線パターンのみが配置されるか、前記第 2 信号配線パターンおよび前記第 2 電源配線パターンが配置されることを特徴とする請求項 3 に記載の半導体回路配置装置。

【請求項 5】

第 1 信号配線パターンが形成される第 1 の層と、

前記第 1 の層の上方または下方に配置され、第 1 電源配線パターンが形成される第 2 の層と、を備え、

前記第 2 の層には、それぞれが間隔を置いて配置される複数列の電源配線パターンが規則的に配置され、

前記第 2 の層における前記間隔のそれぞれには、隣接する両側の前記電源配線パターンに接触しないように、前記第 1 の層と電気的に導通した第 2 信号配線パターンが配置され、

前記第 2 の層の前記間隔の少なくとも一部には、前記第 2 信号配線パターンに加えて、前記第 2 電源配線パターンが配置されることを特徴とする半導体集積回路。