



(19)中華民國智慧財產局

(12)發明說明書公告本

(11)證書號數：TW I822016 B

(45)公告日：中華民國 112 (2023) 年 11 月 11 日

(21)申請案號：111116159

(22)申請日：中華民國 111 (2022) 年 04 月 28 日

(51)Int. Cl. : G09G3/20 (2006.01)

H01L51/50 (2006.01)

(71)申請人：元太科技工業股份有限公司 (中華民國) E INK HOLDINGS INC. (TW)

新竹市科學工業園區力行一路 3 號

(72)發明人：蔡淑芬 TSAI, SHU-FEN (TW)；馬禎妘 MA, CHEN-YUN (TW)；謝 璞如 SHIEH, PURU HOWARD (US)；王志清 WANG, CHIH-CHING (TW)

(74)代理人：李世章；秦建譜

(56)參考文獻：

TW M575190U

TW 201826477A

CN 112840475A

US 2009/0325342A1

US 2009/0325344A1

US 2016/0291382A1

審查人員：林俊傑

申請專利範圍項數：16 項 圖式數：13 共 37 頁

(54)名稱

顯示裝置

(57)摘要


顯示裝置具有顯示區與環繞顯示區的週邊區。顯示裝置包含驅動電路基板、薄膜電晶體陣列基板、前面板疊構以及多個導電線。驅動電路基板包含多個第一導電墊。薄膜電晶體陣列基板包含多個第二導電墊。薄膜電晶體陣列基板位在驅動電路基板上。薄膜電晶體陣列基板位在驅動電路基板與前面板疊構之間。多個導電線分別電性連接第一導電墊與第二導電墊，其中第一導電墊與第二導電墊分佈於周邊區。

A display device includes a display area and a periphery area surrounding the display area. The display device includes an IC driver substrate, a TFT substrate, a front plane laminate, and multiple conductive wires. The IC driver substrate includes multiple first conductive pads. The TFT substrate includes multiple second conductive pads. The TFT substrate is located on the IC driver substrate. The TFT substrate is located between the IC driver substrate and the front plane laminate. The conductive wires are electrically connected with the first conductive pads and the second conductive pads, respectively. The first conductive pads and the second conductive pads are located in the periphery region.

指定代表圖：

符號簡單說明：

- 100:顯示面板
- 1002:邊緣
- 110:驅動基板
- 112:第一導電墊
- 120:薄膜電晶體陣列基板
- 122:第二導電墊
- 130:前面板疊構
- AA:顯示區
- PA:周邊區
- 2-2:線段
- A:框選區域
- C:中央區域
- D1:第一方向
- D2:第二方向





I822016

【發明摘要】

【中文發明名稱】顯示裝置

【英文發明名稱】DISPLAY DEVICE

【中文】

顯示裝置具有顯示區與環繞顯示區的週邊區。顯示裝置包含驅動電路基板、薄膜電晶體陣列基板、前面板疊構以及多個導電線。驅動電路基板包含多個第一導電墊。薄膜電晶體陣列基板包含多個第二導電墊。薄膜電晶體陣列基板位在驅動電路基板上。薄膜電晶體陣列基板位在驅動電路基板與前面板疊構之間。多個導電線分別電性連接第一導電墊與第二導電墊，其中第一導電墊與第二導電墊分佈於週邊區。

【英文】

A display device includes a display area and a periphery area surrounding the display area. The display device includes an IC driver substrate, a TFT substrate, a front plane laminate, and multiple conductive wires. The IC driver substrate includes multiple first conductive pads. The TFT substrate includes multiple second conductive pads. The TFT substrate is located on the IC driver substrate. The TFT substrate is located between the IC driver substrate and the front plane laminate. The conductive wires are electrically connected with the first conductive pads and the second conductive pads, respectively. The first conductive pads and the second conductive pads are located in the periphery region.

【指定代表圖】第(1)圖。

【代表圖之符號簡單說明】

1 0 0 : 顯示面板

1 0 0 2 : 邊緣

1 1 0 : 驅動基板

1 1 2 : 第一導電墊

1 2 0 : 薄膜電晶體陣列基板

1 2 2 : 第二導電墊

1 3 0 : 前面板疊構

A A : 顯示區

P A : 周邊區

2 - 2 : 線段

A : 框選區域

C : 中央區域

D 1 : 第一方向

D 2 : 第二方向

【發明說明書】

【中文發明名稱】顯示裝置

【英文發明名稱】DISPLAY DEVICE

【技術領域】

【0001】 本揭露是有關於一種顯示裝置及一種驅動電路結構。

【先前技術】

【0002】 現今顯示面板中的訊號線路(例如:資料線與選擇線),會集中匯聚至面板的同一邊,即匯聚至周邊區的接合區,再利用覆晶薄膜接合(Chip on film, COF)的方式,將訊號線路電性連些到位於柔性基板上的驅動積體電路(IC)。上述接合驅動積體電路的方式與訊號線路的設計,會有明顯突出於周邊區的接合區,會使得顯示裝置的外型輪廓受限於接合區突出的設計。

【0003】 有鑑於此,如何提供一種可解決上述問題的顯示裝置,仍是本領域努力研發的目標。

【發明內容】

【0004】 本揭露之一技術態樣為一種顯示裝置。

【0005】 在本揭露一實施例中,顯示裝置具有顯示區與環繞顯示區的週邊區。顯示裝置包含驅動電路基板、薄膜電晶體陣列基板、前面板疊構以及多個導電線。驅動電路基板

包含多個第一導電墊。薄膜電晶體陣列基板包含多個第二導電墊。薄膜電晶體陣列基板位在驅動電路基板上。薄膜電晶體陣列基板位在驅動電路基板與前面板疊構之間。多個導電線分別電性連接第一導電墊與第二導電墊，其中第一導電墊與第二導電墊分佈於周邊區。

【0006】 在本揭露一實施例中，薄膜電晶體陣列基板在驅動電路基板上的垂直投影與第一導電墊無重疊。

【0007】 在本揭露一實施例中，驅動電路基板的面積大於薄膜電晶體陣列基板的面積。

【0008】 在本揭露一實施例中，第一導電墊圍繞薄膜電晶體陣列基板。

【0009】 在本揭露一實施例中，第一導電墊位在驅動電路基板面對薄膜電晶體陣列基板的表面。

【0010】 在本揭露一實施例中，第二導電墊圍繞前面板疊構。

【0011】 在本揭露一實施例中，驅動電路基板、薄膜電晶體陣列基板以及前面板疊構為圓弧形。

【0012】 在本揭露一實施例中，薄膜電晶體陣列基板還包含延伸於第一方向的多個資料線，資料線與一部份的第二導電墊電性連接，且此部份的第二導電墊位在顯示裝置於第一方向上的相對兩側邊。

【0013】 在本揭露一實施例中，薄膜電晶體陣列基板還包含延伸於第二方向的多個掃描線，掃描線與一部份的第二導電墊電性連接，且此部份的第二導電墊位在顯示裝置於第

二方向上的相對兩側邊。

【0014】 在本揭露一實施例中，薄膜電晶體陣列基板還包含延伸於第二方向的多個選擇線，選擇線與一部份的第二導電墊電性連接，且此部份的第二導電墊位在顯示裝置於第二方向上的相對兩側邊。

【0015】 在本揭露一實施例中，驅動電路基板還包含第一圖案，薄膜電晶體陣列基板還包含與第一圖案配對的第二圖案。

【0016】 本揭露之另一技術態樣為一種顯示裝置。

【0017】 在本揭露一實施例中，顯示裝具有顯示區與環繞顯示區的周邊區。顯示裝置包含驅動電路基板、薄膜電晶體陣列基板、前面板疊構以及多個導電線。驅動電路基板包含多個第一導電墊以及驅動器連接區，其中驅動器連接區位在驅動電路基板的一側邊。薄膜電晶體陣列基板包含多個第二導電墊，其中薄膜電晶體陣列基板位在驅動電路基板上。薄膜電晶體陣列基板位在驅動電路基板與前面板疊構之間。導電線分別電性連接第一導電墊與第二導電墊。自一俯視角度視之，驅動電路基板的側邊位在驅動電路基板與薄膜電晶體陣列基板共同構成的一邊緣之內。

【0018】 在本揭露一實施例中，驅動電路基板還包含多個第一驅動線路，每一第一驅動線路的相對兩端分別電性連接第一導電墊中之一者以及驅動器連接區。

【0019】 在本揭露一實施例中，驅動電路基板還包含多個第二驅動線路，每一第二驅動線路的相對兩端分別電性連接

第一導電墊中之一者以及驅動器連接區。

【0020】 在本揭露一實施例中，驅動電路基板還包含多個第三驅動線路，每一第三驅動線路的相對兩端分別電性連接第一導電墊中之一者以及驅動器連接區。

【0021】 在本揭露一實施例中，驅動電路基板還包含多個共用電壓線，每一共用電壓線的相對兩端分別電性連接驅動器連接區以及電性連接第一導電墊中至少一者。

【0022】 在本揭露一實施例中，第一導電墊中之一者與共用電壓線中大於一者電性連接。

【0023】 在本揭露一實施例中，第一導電墊與第二導電墊分佈於周邊區。

【0024】 在本揭露一實施例中，驅動電路基板、薄膜電晶體陣列基板以及前面板疊構共同構成的邊緣為圓弧形。

【0025】 本揭露之另一技術態樣為一種驅動電路結構。

【0026】 在本揭露一實施例中，驅動電路結構，包含驅動電路基板與薄膜電晶體陣列基板。驅動電路基板，包含一驅動器連接區，其中驅動器連接區位在驅動電路基板的一側邊。薄膜電晶體陣列基板位在驅動電路基板上，且自一俯視角度視驅動電路結構，驅動電路基板的側邊位在驅動電路基板與薄膜電晶體陣列基板共同構成的一邊緣之內。

【0027】 在上述實施例中，本揭露的顯示裝置透過堆疊薄膜電晶體陣列基板與驅動電路基板，並使第一導電墊以及第二導電墊平均地分佈於周邊區（相當於使第一接合區與第二接合區圍繞顯示區），可避免設置明顯突出於周邊區的接

合區。以本實施例為例，這樣的設計可使顯示面板的輪廓不受到凸出的接合區影響。此外，根據訊號線路的延伸方向選擇將訊號線路電性連接至不同的第二導電墊，可降低走線長度以及減少走線交錯的機率。

【圖式簡單說明】

【0028】

第 1 圖為根據本揭露一實施例之顯示裝置的上視圖。

第 2 圖為沿著第 1 圖的線段 2-2 的剖面圖。

第 3 圖為第 1 圖中框選區域 A 的放大圖。

第 4 圖為第 1 圖之顯示裝置的接合區的示意圖。

第 5 圖為根據本揭露一實施例之薄膜電晶體陣列基板的一部份訊號線路的示意圖。

第 6 圖為第 5 圖之薄膜電晶體陣列基板的另一部份訊號線路的示意圖。

第 7 圖為第 5 圖之薄膜電晶體陣列基板的另一部份訊號線路的示意圖。

第 8 圖為根據本揭露一實施例之驅動電路基板的一部份訊號線路的示意圖。

第 9 圖為第 8 圖之驅動電路基板的另一部份訊號線路的示意圖。

第 10 圖為第 8 圖之驅動電路基板的另一部份訊號線路的示意圖。

第 11 圖為第 8 圖之驅動電路基板的另一部份訊號線路的示

意圖。

第 12 A 圖為根據本揭露一實施例之對位標記的示意圖。

第 12 B 圖為根據本揭露另一實施例之對位標記的示意圖。

第 13 A 圖至第 13 C 圖為根據本揭露另一實施例之對位標記的示意圖。

【實施方式】

【0029】 以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。且為了清楚起見，圖式中之層和區域的厚度可能被誇大，並且在圖式的描述中相同的元件符號表示相同的元件。

【0030】 第 1 圖為根據本揭露一實施例之顯示裝置 100 的上視圖。第 2 圖為沿著第 1 圖的線段 2-2 的剖面圖。同時參照第 1 圖及第 2 圖。顯示裝置 100 具有顯示區 AA 與環繞顯示區 AA 的周邊區 PA。顯示裝置 100 包含驅動電路基板 110、薄膜電晶體 (Thin film transistor, TFT) 陣列基板 120 以及前面板疊構 (Front panel laminate, FPL) 130。薄膜電晶體陣列基板 120 位在驅動電路基板 110 上，前面板疊構 130 位在薄膜電晶體陣列基板 120 上。薄膜電晶體陣列基板 120 位在驅動電路基板 110 與前

面板疊構 130 之間。

【0031】 舉例來說，顯示裝置 100 為鐘錶，驅動電路基板 110 中整合了積體電路驅動器 (IC Driver) 以及應用於中鐘錶的系統組件，例如馬達、電池等。薄膜電晶體陣列基板 120 包含玻璃基板，以及形成在玻璃基板上的閘極、汲極/源極、絕緣層以及像素電極等結構 (圖未示)。前面板疊構 130 中包含例如顯示介質層、透明導電膜或黏膠層 (圖未示)，但本揭露不以此為限。舉例來說，顯示介質層可為液晶顯示層或電子墨水層。

【0032】 同時參照第 1 圖及第 2 圖。組合堆疊後的驅動電路基板 110 以及薄膜電晶體陣列基板 120 的輪廓整體大致為圓形。在第 1 圖的俯視角度下，驅動電路基板 110 與薄膜電晶體陣列基板 120 共同構成一邊緣 1002。驅動電路基板 110、薄膜電晶體陣列基板 120 以及前面板疊構 130 皆為圓弧形，但本揭露不以此為限。在其他實施例中，顯示裝置 100 可為矩形。驅動電路基板 110 的面積大於薄膜電晶體陣列基板 120 的面積，且薄膜電晶體陣列基板 120 的面積大於前面板疊構 130 的面積。

【0033】 第 3 圖為第 1 圖中框選區域 A 的放大圖。同時參照第 2 圖及第 3 圖。驅動電路基板 110 包含多個第一導電墊 112，且薄膜電晶體陣列基板 120 包含多個第二導電墊 122。第一導電墊 112 與第二導電墊 122 平均地分佈於周邊區 PA。換句話說，第一導電墊 112 與第二導電墊 122 圍繞顯示區 AA。導電線 140 分別電性連接第一導電墊 112

與第二導電墊 122。導電線 140 連接的方式不限於第 2 圖的連接方式，本發明另一實施例，在薄膜電晶體陣列基板 120 對應於第二導電墊 122 的位置形成導電通孔，並在導電通孔內形成導電線 140 連接到第一導電墊 112，即可電性連結第一導電墊 112 與第二導電墊 122。

【0034】 參照第 3 圖。顯示裝置 100 還包含多條導電線 140。為了清楚表示，導電線 140 於第 1 圖中省略。導電線 140 分別電性連接第一導電墊 112 與第二導電墊 122。薄膜電晶體陣列基板 120 的中的訊號線路連接至第二導電墊 122，其中一部份的第二導電墊 122 可選擇性地不與訊號線路連接。換句話說，一部份的第一導電墊 112 為虛設第一導電墊 112'，一部份的第二導電墊 122 為虛設第二導電墊 122'。虛設第一導電墊 112' 與虛設第二導電墊 122' 並非配置以訊號傳輸。藉由這樣的設計，可使得第一導電墊 112 與虛設第一導電墊 112' 彼此的間距較為平均，並使第二導電墊 122 與虛設第二導電墊 122' 彼此的間距較為平均。

【0035】 同時參照第 2 圖及第 3 圖。薄膜電晶體陣列基板 120 在驅動電路基板 110 上的垂直投影與第一導電墊 112 無重疊。換句話說，第一導電墊 112 圍繞薄膜電晶體陣列基板 120。前面板疊構 130 在薄膜電晶體陣列基板 120 上的垂直投影與第二導電墊 122 無重疊，亦即第二導電墊 122 圍繞前面板疊構 130。第一導電墊 112 位在驅動電路基板 110 面對薄膜電晶體陣列基板的表面 114，第二導電

墊 122 位在薄膜電晶體陣列基板 120 面對前面板疊構 130 的表面 124。

【0036】 本揭露的顯示裝置 100 透過堆疊薄膜電晶體陣列基板 120 與驅動電路基板 110，並使第一導電墊 112 以及第二導電墊 122 平均地分佈於周邊區 PA，可避免設置明顯突出於周邊區 PA 的接合區。以第 1 圖的實施例為例，這樣的設計可使薄膜電晶體陣列基板 120 的形狀更接近圓形，亦即使顯示裝置 100 的輪廓不受到凸出的接合區影響。

【0037】 第 4 圖為第 1 圖之顯示裝置 100 的接合區的示意圖。為了清楚表示，導電線 140 於第 4 圖中省略。同時參照第 1 圖及第 4 圖。驅動電路基板 110 包含第一接合區 116，第一導電墊 112 平均地分佈於第一接合區 116 中。薄膜電晶體陣列基板 120 包含第二接合區 126，第二導電墊 122 平均地分佈於第二接合區 126 中。換句話說，第一導電墊 112 與第二導電墊 122 平均地分佈於周邊區 PA 的設計也可視為是將第一接合區 116 與第二接合區 126 設置於顯示裝置 100 的周邊區 PA 中，並且使第一接合區 116 與第二接合區 126 圍繞顯示區 AA。第 4 圖中的薄膜電晶體陣列基板 120 輪廓僅為本發明另一實施例，本發明不以此為限。

【0038】 如第 4 圖所示，第二接合區 126 在驅動電路基板 110 上的垂直投影位在第一接合區 116 與顯示區 AA 之間。第二接合區 126 圍繞前面板疊構 130 在薄膜電晶體陣列基

板 120 上的垂直投影。換句話說，前面板疊構 130 在薄膜電晶體陣列基板 120 上的垂直投影位在第二接合區 126 圍繞出的範圍之內。在本實施例中，第一接合區 116 與第二接合區 126 為環形。在其他實施例中，第一接合區 116 與第二接合區 126 的形狀根據顯示裝置 100 整體輪廓而定。

【0039】 根據上述可知，本揭露的顯示裝置 100 透過堆疊薄膜電晶體陣列基板 120 與驅動電路基板 110，使第一接合區 116 與第二接合區 126 圍繞顯示區 AA，可避免設置明顯突出於周邊區 PA 的接合區。這樣的設計可使顯示裝置 100 的輪廓不受到凸出的接合區影響。

【0040】 第 5 圖為根據本揭露一實施例之薄膜電晶體陣列基板 120 的一部份訊號線路的示意圖。薄膜電晶體陣列基板 120 的訊號線路包含延伸於第一方向 D1 的多條資料線 128A。在本實施例中，薄膜電晶體陣列基板 120 具有 240 條資料線 128A，且多條資料線 128A 延伸至四個區域 S1~S4 中一部份對應的第二導電墊 122。第 5 圖中僅示例地繪示一部份的資料線 128A 以及分別位在區域 S1~S4 中的部分對應的四個第二導電墊 122。區域 S1~S4 是位在第二接合區 126 於第一方向 D1 上的相對兩側邊。換句話說，區域 S1~S4 在第二接合區 126 中的分佈位置是根據資料線 128A 的延伸方向而定。如此一來，資料線 128A 電性連接至第二導電墊 122 的走線長度可縮減，且可避免將所有訊號線路集中於同一處而產生明顯突出於周邊區 PA 的接合區。

【0041】 第 6 圖為第 5 圖之薄膜電晶體陣列基板 120 的另一部份訊號線路的示意圖。在本實施例中，薄膜電晶體陣列基板 120 分為 24 個區塊。第 6 圖中僅示例地標示了區塊 B1、B9、B12、B13、B24。每個區塊中包含延伸於第二方向 D2 的 20 條掃描線 128B。第 6 圖中僅示例地繪示區塊 B9 的一部份掃描線 128B，其他區塊中的掃描線 128B 省略。每個區塊中的掃描線 128B 彼此電性連接後再共同電性連接至四個區域 S5~S8 中一部份的第二導電墊 122。如第 6 圖所示，區域 S5 及區域 S6 中分別包含 10 個第二導電墊 122，區域 S7 及區域 S8 中分別包含 2 個第二導電墊 122。區域 S5~S8 是位在第二接合區 126 於第二方向 D2 上的相對兩側邊。如此一來，掃描線 128B 電性連接至第二導電墊 122 的走線長度可縮減，且可避免將所有訊號線路集中於同一處而產生明顯突出於周邊區 PA 的接合區。

【0042】 第 7 圖為第 5 圖之薄膜電晶體陣列基板 120 的另一部份訊號線路的示意圖。薄膜電晶體陣列基板 120 包含延伸於第二方向 D2 的多條選擇線 128C。在本實施例中，每條選擇線 128C 電性連接至前述的 24 個區塊中。多條選擇線 128C 延伸至兩個不同的區域 S9~S10 中一部份的第二導電墊 122。第 7 圖中僅示例地繪示兩條選擇線 128C 以及位在區域 S9~S10 中的兩個第二導電墊 122。區域 S9~S10 是位在第二接合區 126 於第二方向 D2 上的相對兩側邊。如此一來，選擇線 128C 電性連接至第二導電墊

122 的走線長度可縮減，且可避免將所有訊號線路集中於同一處而產生明顯突出於周邊區 PA 的接合區。

【0043】 同時參照第 5 圖至第 7 圖可看出，前述的多個區域 S1~S10 分散在顯示裝置 100 的周邊區 PA，且區域 S1~S10 彼此錯開。如此一來，可使得顯示裝置 100 的訊號線路分散地連接至平均分佈於周邊區 PA 的第二導電墊 122。此外，根據訊號線路的延伸方向選擇將訊號線路電性連接至不同的第二導電墊 122，可降低走線長度以及減少走線交錯的機率。在上述實施例中，區域 S1~S10 的相對位置可變換，只要可具有可降低走線長度以及減少走線交錯的技術功效即可。

【0044】 第 8 圖為根據本揭露一實施例之驅動電路基板 110 的一部份訊號線路的示意圖。驅動電路基板 110 具有驅動器連接區 1102，且驅動器連接區 1102 位在驅動電路基板 110 的側邊 1104。在本實施例中，側邊 1104 為切齊的。換句話說，在第 8 圖中的俯視角度下，驅動電路基板 110 的側邊 1104 位在驅動電路基板 110 與薄膜電晶體陣列基板 120 共同構成的邊緣 1002 之內，即側邊 1104 於薄膜電晶體陣列基板 120 的投影，會位在邊緣 1002 於薄膜電晶體陣列基板 120 的投影的內側。這樣的設計可使薄膜電晶體陣列基板 120 的形狀更接近圓形，亦即使顯示裝置 100 的輪廓不受到凸出的接合區影響。驅動電路基板 110 的驅動積體電路可設置在驅動器連接區 1102 內，也可透過覆晶薄膜接合的方式電性連接設置於柔性基板上的

驅動積體電路。

【0045】 驅動電路基板 110 的訊號線路包含多條第一驅動線路 118A。第 8 圖中僅示例地繪示四條第一驅動線路 118A。第一驅動線路 118A 的相對兩端分別電性連接驅動器連接區 1102 以及一部份的第一導電墊 112。在本實施例中，驅動電路基板 110 的第一驅動線路 118A 與第 5 圖中所示的薄膜電晶體陣列基板 120 的資料線 128A 對應。換句話說，第 8 圖中的四條第一驅動線路 118A 透過第一導電墊 112 電性連接位在區域 S1~S4 中的第二導電墊 122 以及資料線 128A。

【0046】 本發明的另一實施例驅動電路結構，請參考第 8 圖與第 1 圖所示，驅動電路結構由驅動電路基板 110 與薄膜電晶體陣列基板 120 所構成，驅動電路基板 110，包含驅動器連接區 1102，且驅動器連接區 1102 位在驅動電路基板 110 的側邊 1104，薄膜電晶體陣列基板 120，位在該驅動電路基板 110 上，且從俯視角度視上述的驅動電路結構，驅動電路基板 110 的側邊 1104 位在驅動電路基板 110 與薄膜電晶體陣列基板 120 所共同構成的一邊緣 1002 之內。

【0047】 第 9 圖為第 8 圖之驅動電路基板的另一部份訊號線路的示意圖。驅動電路基板 110 的訊號線路包含多條第二驅動線路 118B。第 9 圖中僅示例地繪示兩條第二驅動線路 118B。第二驅動線路 118B 的相對兩端分別電性連接驅動器連接區 1102 以及一部份的第一導電墊 112。在

本實施例中，驅動電路基板 110 的第二驅動線路 118B 與第 6 圖中所示的薄膜電晶體陣列基板 120 的掃描線 128B 對應。第 9 圖中的兩條第二驅動線路 118B 透過第一導電墊 112 電性連接位在區域 S5~S6 中的第二導電墊 122 以及掃描線 128B。

【0048】 第 10 圖為第 8 圖之驅動電路基板的另一部份訊號線路的示意圖。驅動電路基板 110 的訊號線路包含多條第三驅動線路 118C。第 10 圖中僅示例地繪示兩條第三驅動線路 118C。第三驅動線路 118C 的相對兩端分別電性連接驅動器連接區 1102 以及一部份的第一導電墊 112。在本實施例中，驅動電路基板 110 的第三驅動線路 118C 與第 7 圖中所示的薄膜電晶體陣列基板 120 的選擇線 128C 對應。第 10 圖中的兩條第三驅動線路 118C 透過第一導電墊 112 電性連接位在區域 S9~S10 中的第二導電墊 122 以及選擇線 128C。

【0049】 第 11 圖為第 8 圖之驅動電路基板的另一部份訊號線路的示意圖。驅動電路基板 110 的訊號線路包含多條共用電壓線 118D。共用電壓線 118D 的相對兩端分別電性連接驅動器連接區 1102 以及一部份的第一導電墊 112。在本實施例中，每一條共用電壓線 118D 與至少一個第一導電墊 112 電性連接。第一導電墊 112 可與共用電壓線 118D 中大於一者電性連接。換句話說，第一導電墊 112 與共用電壓線 118D 之間非限定於一對一的電性連接。舉例來說，如第 11 圖中所示，具有不同電壓值得環形線路可

延伸並連接至同一個第一導電墊 112。

【0050】 同時參照第 8 圖至第 11 圖可看出，將第一驅動線路 118A、第二驅動線路 118B、第三驅動線路 118C 對應前述第 5 圖至第 7 圖的多個區域 S1~S10，可使得分散在顯示裝置 100 的周邊區 PA，且區域 S1~S10 彼此錯開。如此一來，可使得顯示裝置 100 的訊號線路分散地連接至平均分佈於周邊區 PA 的第一導電墊 112 與第二導電墊 122。第 12A 圖為根據本揭露一實施例之對位標記 150 的示意圖。同時參照第 1 圖及第 12A 圖。顯示裝置 100 包含中央區域 C，對位標記 150 設置於中央區域 C 中。對位標記 150 由第一圖案 152 與第二圖案 154 組成，第二圖案 154 配置以與第一圖案 152 配對。第一圖案 152 與第二圖案 154 可分別形成於驅動電路基板 110 與薄膜電晶體陣列基板 120 對應於中央區域 C 的位置。當驅動電路基板 110 與薄膜電晶體陣列基板 120 堆疊時，可藉由對位標記 150 進行對位。上述的第一圖案 152 為矩形框，第二圖案 154 為十字形，但本揭露不以此為限。

【0051】 第 12B 圖為根據本揭露另一實施例之對位標記 150 的示意圖。在本實施例中，對位標記 150 也可設置於靠近第一導電墊 112 以及第二導電墊 122 的位置，比如第 1 圖中的框選區域 A。在其他實施例中，顯示裝置 100 包含多個對位標記 150，以達成第一方向 D1 上以及第二方向 D2 上的對準。在其他實施例中，對位標記可由兩組尺規標記組成，且尺規標記可沿著第一方向 D1 或第二方向

D 2 排列以達成第一方向 D 1 上以及第二方向 D 2 上的對準。

【0052】 第 13 A 圖至第 13 C 圖為根據本揭露另一實施例之對位標記 150 a 的示意圖。對位標記 150 a 包含第一圖案 152 a 與第二圖案 154 a。第一圖案 152 a 與第二圖案 154 a 分別形成於驅動電路基板 110 與薄膜電晶體陣列基板 120 上。在本實施例中，第一圖案 152 a 與第一導電墊 112 共同排列成環形，第二圖案 154 a 與第二導電墊 122 共同排列成環形。換句話說，第一圖案 152 a 可設置於第一接合區 116 中，第二圖案 154 a 可設置於第二接合區 126 中。

【0053】 第 13 A 圖至第 13 C 圖中的對位標記 150 a 分別對應於顯示裝置 100 (見第 1 圖) 的右上方、右方以及右下方。同樣地，對位標記 150 a 也可設置於顯示裝置 100 的左上方、左方以及左下方。換句話說，顯示裝置 100 可包含多個平均分佈於第一接合區 116 中的第一圖案 152 a 以及多個平均分佈於第二接合區 126 中的第二圖案 154 a，以達成第一方向 D 1 上以及第二方向 D 2 上的對準。

【0054】 綜上所述，本揭露的顯示裝置透過堆疊薄膜電晶體陣列基板與驅動電路基板，並使第一導電墊以及第二導電墊平均地分佈於周邊區 (相當於使第一接合區與第二接合區圍繞顯示區)，可避免設置明顯突出於周邊區的接合區。這樣的設計可使顯示面板的輪廓不受到凸出的接合區影響。此外，根據訊號線路的延伸方向選擇將訊號線路電性連接至不同的第二導電墊，可降低走線長度以及減少走線交錯

的機率。

【0055】雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

【符號說明】

【0056】

100：顯示裝置

1002：邊緣

110：驅動電路基板

1102：驅動器連接區

1104：側邊

112：第一導電墊

112'：虛設第一導電墊

114：表面

116：第一接合區

118A：第一驅動線路

118B：第二驅動線路

118C：第三驅動線路

118D：共用電壓線

120：薄膜電晶體陣列基板

122：第二導電墊

122'：虛設第二導電墊

1 2 4 : 表 面

1 2 6 : 第 二 接 合 區

1 2 8 A : 資 料 線

1 2 8 B : 掃 描 線

1 2 8 C : 選 擇 線

1 3 0 : 前 面 板 疊 構

1 4 0 : 導 電 線

1 5 0 , 1 5 0 a : 對 位 標 記

1 5 2 , 1 5 2 a : 第 一 圖 案

1 5 4 , 1 5 4 a : 第 二 圖 案

A A : 顯 示 區

P A : 周 邊 區

2 - 2 : 線 段

A : 框 選 區 域

C : 中 央 區 域

D 1 : 第 一 方 向

D 2 : 第 二 方 向

B 1 、 B 9 、 B 1 2 、 B 1 3 、 B 2 4 : 區 塊

S 1 ~ S 1 0 : 區 域

【發明申請專利範圍】

【請求項 1】一種顯示裝置，具有一顯示區與環繞該顯示區的一周邊區，其中該顯示裝置包含：

一驅動電路基板，包含複數個第一導電墊；

一薄膜電晶體陣列基板，包含複數個第二導電墊，其中該薄膜電晶體陣列基板位在該驅動電路基板上；

一前面板疊構，其中該薄膜電晶體陣列基板位在該驅動電路基板與該前面板疊構之間；以及

複數個導電線，分別電性連接該些第一導電墊與該些第二導電墊，其中該些第一導電墊與該些第二導電墊分佈於該周邊區。

【請求項 2】如請求項 1 所述之顯示裝置，其中該薄膜電晶體陣列基板在該驅動電路基板上的垂直投影與該些第一導電墊無重疊。

【請求項 3】如請求項 1 所述之顯示裝置，其中該驅動電路基板的面積大於該薄膜電晶體陣列基板的面積。

【請求項 4】如請求項 1 所述之顯示裝置，其中該些第一導電墊平均地圍繞該薄膜電晶體陣列基板。

【請求項 5】如請求項 1 所述之顯示裝置，其中該些第一導電墊位在該驅動電路基板面對該薄膜電晶體陣列基板的

表面。

【請求項 6】如請求項 1 所述之顯示裝置，其中該些第二導電墊平均地圍繞該前面板疊構。

【請求項 7】如請求項 1 所述之顯示裝置，其中該驅動電路基板、該薄膜電晶體陣列基板以及該前面板疊構為圓弧形。

【請求項 8】如請求項 1 所述之顯示裝置，其中該薄膜電晶體陣列基板還包含延伸於一第一方向的複數個資料線，該些資料線與一部份的該些第二導電墊電性連接，且該部份的該些第二導電墊位在該顯示裝置於該第一方向上的相對兩側邊。

【請求項 9】如請求項 1 所述之顯示裝置，其中該薄膜電晶體陣列基板還包含延伸於一第二方向的複數個掃描線，該些掃描線與一部份的該些第二導電墊電性連接，且該部份的該些第二導電墊位在該顯示裝置於該第二方向上的相對兩側邊。

【請求項 10】如請求項 1 所述之顯示裝置，其中該薄膜電晶體陣列基板還包含延伸於一第二方向的複數個選擇線，該些選擇線與一部份的該些第二導電墊電性連接，且該部

份的該些第二導電墊位在該顯示裝置於該第二方向上的相對兩側邊。

【請求項 11】如請求項 1 所述之顯示裝置，其中該驅動電路基板還包含一第一圖案，該薄膜電晶體陣列基板還包含與該第一圖案配對的一第二圖案。

【請求項 12】一種顯示裝置，具有一顯示區與環繞該顯示區的一周邊區，其中該顯示裝置包含：

一驅動電路基板，包含複數個第一導電墊以及一驅動器連接區，其中該驅動器連接區位在該驅動電路基板的一側邊；

一薄膜電晶體陣列基板，包含複數個第二導電墊，其中該薄膜電晶體陣列基板位在該驅動電路基板上；

一前面板疊構，其中該薄膜電晶體陣列基板位在該驅動電路基板與該前面板疊構之間；以及

複數個導電線，分別電性連接該些第一導電墊與該些第二導電墊；

其中自一俯視角度視之，該驅動電路基板的該側邊位在該驅動電路基板與該薄膜電晶體陣列基板共同構成的一邊緣之內。

【請求項 13】如請求項 12 所述之顯示裝置，其中該驅動電路基板還包含複數個第一驅動線路，每一該些第一驅動


線路的相對兩端分別電性連接該些第一導電墊中之一者以及該驅動器連接區。

【請求項 14】如請求項 12 所述之顯示裝置，其中該驅動電路基板還包含複數個共用電壓線，每一該些共用電壓線的相對兩端分別電性連接該驅動器連接區以及電性連接該些第一導電墊中至少一者。


【請求項 15】如請求項 14 所述之顯示裝置，其中該些第一導電墊中之一者與複數該些共用電壓線電性連接。

【請求項 16】如請求項 12 所述之顯示裝置，其中該驅動電路基板、該薄膜電晶體陣列基板以及該前面板疊構共同構成的該邊緣為圓弧形。


【發明圖式】




第 1 圖




第 2 圖




第 3 圖




第 4 圖




第 5 圖




第6圖




第 7 圖




第 8 圖




第 9 圖




第 10 圖







第 12A 圖




第 12B 圖



第 13A 圖



第 13B 圖



第 13C 圖