

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2022年10月6日(06.10.2022)



(10) 国際公開番号

WO 2022/209253 A1

- (51) 国際特許分類:
H04N 5/232 (2006.01) H04N 5/225 (2006.01)
G06T 7/00 (2017.01)
- (21) 国際出願番号: PCT/JP2022/003858
- (22) 国際出願日: 2022年2月1日(01.02.2022)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2021-063552 2021年4月2日(02.04.2021) JP
- (71) 出願人: ソニーセミコンダクタソリューションズ株式会社(SONY SEMICONDUCTOR SOLUTIONS CORPORATION) [JP/JP]; 〒2430014

神奈川県厚木市旭町四丁目14番1号 Kanagawa (JP).

(72) 発明者: 宝 玉 晋 (HOGYOKU, Susumu); 〒2430014 神奈川県厚木市旭町四丁目14番1号 ソニーセミコンダクタソリューションズ株式会社内 Kanagawa (JP).


(74) 代理人: 弁理士法人つばさ国際特許事務所 (TSUBASA PATENT PROFESSIONAL CORPORATION); 〒1600022 東京都新宿区新宿1丁目15番9号さわだビル3階 Tokyo (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ,

(54) Title: SENSOR DEVICE, AND SEMICONDUCTOR DEVICE

(54) 発明の名称: センサ装置および半導体装置

【図3】



(57) Abstract: A sensor device according to the present disclosure is provided with: a plurality of pixel circuits, each of which includes a light receiving element, and each of which generates an event signal corresponding to the presence or absence of an event, in accordance with a light reception result of the light receiving element; and a pre-processing circuit which generates processing information on the basis of the plurality of event signals, and which supplies the processing information to a processing circuit including a neural network. The pre-processing circuit includes a first weight adding

EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, IT, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告 (条約第21条(3))

circuit which performs weight addition processing on the basis of two or more event signals generated respectively by two or more pixel circuits from among the plurality of pixel circuits, and a first determining circuit which generates a first feature quantity signal on the basis of the result of the weight addition processing performed by the first weight adding circuit, wherein the pre-processing circuit generates the processing information on the basis of the first feature quantity signal.

(57) 要約: 本開示のセンサ装置は、それぞれが、受光素子を有し、受光素子の受光結果に応じてイベントの有無に応じたイベント信号を生成する複数の画素回路と、複数のイベント信号に基づいて処理情報を生成し、ニューラルネットワークを含む処理回路に処理情報を供給する前処理回路とを備える。上記前処理回路は、複数の画素回路のうちの2以上の画素回路によりそれぞれ生成された2以上のイベント信号に基づいて重み加算処理を行う第1の重み加算回路と、第1の重み加算回路における重み加算処理の結果に基づいて第1の特徴量信号を生成する第1の判定回路とを有し、第1の特徴量信号に基づいて処理情報を生成する。

明 細 書

発明の名称 : センサ装置および半導体装置

技術分野

[0001] 本開示は、イベント信号に基づいて処理を行うセンサ装置および半導体装置に関する。

背景技術

[0002] いわゆるイベントベースドヴィジョンセンサでは、フォトダイオードの受光結果に基づいてイベント信号が生成され、このイベント信号に基づいて画像データが生成される。例えば、特許文献1には、イベントカメラにより生成されたデータに基づいてニューラルネットワークを用いてビジュアルオドメトリの処理を行う装置が開示されている。

先行技術文献

特許文献

[0003] 特許文献1：特開2019-91102号公報

発明の概要

[0004] このような装置では、ニューラルネットワークを用いた処理回路の演算量を低く抑えることが望まれており、演算量のさらなる低減が期待されている。

[0005] 処理回路の演算量を低減することができるセンサ装置および半導体装置を提供することが望ましい。

[0006] 本開示の一実施の形態におけるセンサ装置は、複数の画素回路と、前処理回路とを備えている。複数の画素回路のそれぞれは、受光素子を有し、受光素子の受光結果に応じてイベントの有無に応じたイベント信号を生成するように構成される。前処理回路は、複数のイベント信号に基づいて処理情報を生成し、ニューラルネットワークを含む処理回路に処理情報を供給するように構成される。上記前処理回路は、複数の画素回路のうちの2以上の画素回路によりそれぞれ生成された2以上のイベント信号に基づいて重み加算処理

を行う第1の重み加算回路と、第1の重み加算回路における重み加算処理の結果に基づいて第1の特徴量信号を生成する第1の判定回路とを有する。前処理回路は、第1の特徴量信号に基づいて処理情報を生成する。

[0007] 本開示の一実施の形態における半導体装置は、前処理回路を備えている。前処理回路は、複数の画素回路において生成された、イベントの有無に応じた複数のイベント信号に基づいて処理情報を生成し、ニューラルネットワークを含む処理回路に処理情報を供給するように構成される。上記前処理回路は、第1の重み加算回路と、第1の判定回路とを有している。第1の重み加算回路は、複数の画素回路のうちの2以上の画素回路によりそれぞれ生成された2以上のイベント信号に基づいて重み加算処理を行うように構成される。第1の判定回路は、第1の重み加算回路における重み加算処理の結果に基づいて第1の特徴量信号を生成するように構成される。上記前処理回路は、第1の特徴量信号に基づいて処理情報を生成する。

[0008] 本開示の一実施の形態におけるセンサ装置および半導体装置では、複数の画素回路において、イベントの有無に応じた複数のイベント信号が生成される。前処理回路では、この複数のイベント信号に基づいて処理情報が生成され、この処理情報が、ニューラルネットワークを含む処理回路に供給される。前処理回路では、複数の画素回路のうちの2以上の画素回路により生成された2以上のイベント信号に基づいて重み加算処理が行われ、この重み加算処理の結果に基づいて第1の特徴量信号が生成される。そして、前処理回路では、この第1の特徴量信号に基づいて処理情報が生成される。

図面の簡単な説明

[0009] [図1]本開示の実施の形態に係るセンサ装置の一構成例を表すブロック図である。

[図2]図1に示した画素の一構成例を表すブロック図である。

[図3]図1に示した前処理部の一構成例を表すブロック図である。

[図4]図3に示したL I F回路の一構成例を表すブロック図である。

[図5]図3に示したニューロン回路の一動作例を表すタイミング波形図である。

。

[図6]図1に示した処理部におけるニューラルネットワークの一例を表す説明図である。

[図7]図1に示した処理部におけるニューラルネットワークの他の一例を表す説明図である。

[図8]変形例に係るニューロン回路の一動作例を表すタイミング波形図である

。

[図9]変形例に係る前処理部の一動作例を表す説明図である。

[図10]他の変形例に係る画素の一構成例を表すブロック図である。

[図11]他の変形例に係る前処理部の一構成例を表すブロック図である。

[図12]他の変形例に係る画素の一構成例を表すブロック図である。

[図13]他の変形例に係る前処理部の一動作例を表す説明図である。

[図14]他の変形例に係る前処理部の一構成例を表すブロック図である。

[図15]他の変形例に係る前処理部の一構成例を表すブロック図である。

[図16]他の変形例に係る画素の一構成例を表すブロック図である。

[図17]他の変形例に係る前処理部の一構成例を表すブロック図である。

[図18]他の変形例に係る前処理部の一構成例を表すブロック図である。

[図19]他の変形例に係る画素の一構成例を表すブロック図である。

[図20]他の変形例に係る画素の一構成例を表すブロック図である。

[図21]他の変形例に係る画素の一構成例を表すブロック図である。

[図22]他の変形例に係る画素の一構成例を表すブロック図である。

[図23]他の変形例に係るセンサ装置の一構成例を表すブロック図である。

[図24]図23に示した前処理部の一構成例を表すブロック図である。

[図25]図23に示したセンサ装置の一動作例を表す説明図である。

[図26]他の変形例に係るセンサ装置の一構成例を表すブロック図である。

[図27]図26に示した前処理部の一構成例を表すブロック図である。

[図28]図26に示したセンサ装置の一動作例を表す説明図である。

[図29]他の変形例に係る前処理部の一構成例を表すブロック図である。

[図30]図29に示したL I F回路の一構成例を表すブロック図である。

[図31]図29に示したニューロン回路の一動作例を表すタイミング波形図である。

[図32]他の変形例に係るL I F回路の一構成例を表すブロック図である。

[図33]他の変形例に係る前処理部の一構成例を表すブロック図である。

[図34]他の変形例に係るセンサ装置の一構成例を表すブロック図である。

[図35]図34に示した前処理部の一構成例を表すブロック図である。

[図36]他の変形例に係る撮像装置の一構成例を表すブロック図である。

[図37]図36に示した処理部におけるニューラルネットワークの一例を表す説明図である。

[図38]図36に示した処理部におけるニューラルネットワークの他の一例を表す説明図である。

[図39]センサ装置の一実装例を表す説明図である。

[図40]画素の一構成例を表す説明図である。

[図41]センサ装置の他の一実装例を表す説明図である。

[図42]画素の一構成例を表す説明図である。

[図43]画素の他の一構成例を表す説明図である。

[図44]車両制御システムの概略的な構成の一例を示すブロック図である。

[図45]撮像部の設置位置の一例を示す説明図である。

発明を実施するための形態

[0010] 以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

1. 実施の形態
2. 移動体への応用例

[0011] <1. 第1の実施の形態>

[構成例]

図1は、一実施の形態に係るセンサ装置（センサ装置1）の一構成例を表すものである。センサ装置1は、イベントベースドヴィジョンセンサである

。なお、本開示の実施の形態に係る半導体装置は、本実施の形態により具現化されるので、併せて説明する。センサ装置 1 は、画素アレイ 11 と、前処理部 12 と、処理部 13 と、制御部 14 とを備えている

[0012] 画素アレイ 11 は、マトリクス状に配置された複数の画素 P を有している。画素 P は、フォトダイオード PD を有し、フォトダイオード PD の受光結果に基づいて、イベントの有無に応じたイベント信号 S_{ev} を生成するように構成される。

[0013] 図 2 は、画素 P の一構成例を表すものである。画素 P は、フォトダイオード PD と、LOG アンプ 21 と、バッファ 22 と、減算回路 23 と、量子化回路 24 とを有している。

[0014] フォトダイオード PD は、受光量に応じた量の電荷を生成する光電変換素子である。フォトダイオード PD のアノードは接地され、カソードは LOG アンプ 21 の入力端子に接続される。

[0015] LOG アンプ 21 は、フォトダイオード PD の受光量に応じた電流を電圧に変換するように構成される。LOG アンプ 21 の入力端子はフォトダイオード PD のカソードに接続され、出力端子はバッファ 22 の入力端子に接続される。LOG アンプ 21 は、ダイオードやトランジスタの対数特性を利用して、電流を電圧に変換するようになっている。

[0016] バッファ 22 は、高い入力インピーダンスおよび低い出力インピーダンスを有し、LOG アンプ 21 から供給された信号に応じた信号を出力するように構成される。バッファ 22 の入力端子は LOG アンプ 21 の出力端子に接続され、出力端子は減算回路 23 の入力端子に接続される。バッファ 22 は、例えば、ソースフォロワ回路を用いて構成される。

[0017] 減算回路 23 は、例えばサンプルホールド回路を有し、バッファ 22 から供給された信号をサンプリングし、サンプリングされた信号を保持し、その後、バッファ 22 から供給された信号と保持された信号の差分に応じた信号を出力するように構成される。減算回路 23 の入力端子は、バッファ 22 の出力端子に接続され、出力端子は量子化回路 24 に接続される。

[0018] 量子化回路24は、減算回路23から出力された信号に基づいて量子化処理を行うことによりイベント信号 S_{ev} を生成するように構成される。具体的には、量子化回路24は、例えば、受光量の変化が所定量未満である場合には、イベント信号 S_{ev} を低レベルにし、受光量が所定量以上増加し、あるいは受光量が所定量以上減少した場合に、イベント信号 S_{ev} を高レベルにする。すなわち、量子化回路24は、受光量が所定量以上変化した場合に、パルス信号をイベント信号 S_{ev} として出力する。このように、量子化回路24は、受光量が所定量以上変化した場合にイベントが生じたと判定し、パルス信号を出力するようになっている。

[0019] 前処理部12は、画素アレイ11により生成された複数のイベント信号 S_{ev} に基づいて処理を行うことにより、処理情報INFを生成するように構成される。前処理部12は、複数のイベント信号 S_{ev} に基づいて、イベントが生じる度に処理を行うようになっている。

[0020] 図3は、前処理部12の一構成例を表すものである。なお、この図には、画素アレイ11における複数の画素Pをも描いている。前処理部12は、複数のニューロン回路30と、接続制御部38と、出力制御部39とを有している。この前処理部12は、スパイキングニューラルネットワークを構成する。この例では、前処理部12は、前段の層と後段の層とを含む2つの層により構成される。なお、これに限定されるものではなく、1つの層により構成してもよいし、3つ以上の層により構成してもよい。

[0021] 複数のニューロン回路30は、複数のニューロン回路30Aと、複数のニューロン回路30Bとを含んでいる。複数のニューロン回路30Aは、前段の層を構成し、複数のニューロン回路30Bは、後段の層を構成する。

[0022] ニューロン回路30Aは、複数（この例では4つ）の画素Pから供給された複数（この例では4つ）のイベント信号 S_{ev} に基づいて、特徴量信号SAを生成するように構成される。ニューロン回路30Aは、シナプス回路31と、LIF（Leaky Integrate-and-Fire）回路32と、設定回路35とを有している。

- [0023] シナプス回路 31 は、この例では、4つの画素Pから供給された4つのイベント信号 S_{ev} に基づいて、これらの4つのイベント信号 S_{ev} にそれぞれ対応する4つの重み係数 W を用いて重み付け加算処理を行うように構成される。4つの重み係数 W は、設定回路 35 により設定されるようになっている。
- [0024] LIF回路 32 は、シナプス回路 31 から供給された信号に基づいて特徴量信号 S_A を生成するように構成される。
- [0025] 図4は、LIF回路 32 の一構成例を表すものである。図4では、シナプス回路 31 をも描いている。LIF回路 32 は、積分回路 33 と、比較回路 34 とを有している。
- [0026] 積分回路 33 は、シナプス回路 31 から供給された信号を積分することにより積分信号 S_{int} を生成するように構成される。積分回路 33 は、特徴量信号 S_A に基づいて積分信号 S_{int} をリセットすることができるようになっている。
- [0027] 比較回路 34 は、積分回路 33 から供給された積分信号 S_{int} としきい値 T_H とを比較することにより特徴量信号 S_A を生成するように構成される。比較回路 34 は、積分信号 S_{int} がしきい値 T_H を超えた場合に、パルス信号を特徴量信号 S_A として出力するようになっている。しきい値 T_H は、設定回路 35 により設定されるようになっている。
- [0028] 設定回路 35 は、4つのイベント信号 S_{ev} および特徴量信号 S_A に基づいて、学習処理を行うことにより、シナプス回路 31 において用いられる4つの重み係数 W を設定するとともに、LIF回路 32 において用いられるしきい値 T_H を設定するように構成される。
- [0029] 接続制御部 38 (図3) は、複数のニューロン回路 30A から供給された特徴量信号 S_A のそれぞれを、複数のニューロン回路 30B のうちのどのニューロン回路 30B に供給するかを制御するように構成される。接続制御部 38 は、例えば、制御部 14 から供給された制御信号に基づいて、処理を行うようになっている。
- [0030] ニューロン回路 30B は、接続制御部 38 から供給された複数 (この例で

は4つ)の特微量信号S Aに基づいて、特微量信号S Bを生成するように構成される。ニューロン回路30Bの構成は、この例では、ニューロン回路30Aの構成と同じである。具体的には、ニューロン回路30Bは、シナプス回路31と、L I F回路32と、設定回路35とを有している。シナプス回路31は、この例では、接続制御部38から供給された4つの特微量信号S Aに基づいて、これらの4つの特微量信号S Aにそれぞれ対応する4つの重み係数Wを用いて重み付け加算処理を行うように構成される。L I F回路32は、シナプス回路31から供給された信号に基づいて特微量信号S Bを生成するように構成される。設定回路35は、4つの特微量信号S Aおよび特微量信号S Bに基づいて、学習処理を行うことにより、シナプス回路31において用いられる4つの重み係数Wを設定するとともに、L I F回路32において用いられるしきい値THを設定するように構成される。

[0031] 出力制御部39は、複数のニューロン回路30Bから供給された特微量信号S Bに基づいて、処理情報I N Fを生成するように構成される。処理情報I N Fは、イベントが生じた画素Pの位置についての情報を含む。すなわち、例えば、ある特微量信号S Bは、その特微量信号S Bを生成したニューロン回路30Bに入力された4つの特微量信号S Aに基づいて生成される。特微量信号S Aは、この例では4つの画素Pから供給されたイベント信号S_{ev}に基づいて生成される。よって、特微量信号S Bは、16個の画素Pにおけるイベントに基づくものである。出力制御部39は、例えば、ある特微量信号S Bにパルス信号が生じた場合に、そのパルス信号のタイミングについての情報と、その特微量信号S Bに対応する画素Pの位置についての情報を、処理情報I N Fとして出力する。出力制御部39は、例えば、制御部14から供給された制御信号に基づいて、処理を行うようになっている。

[0032] 処理部13(図1)は、処理情報I N Fに基づいて、ニューラルネットワークNNを用いてセンサ装置1の検出対象を解析し、その解析結果をデータ信号D Tとして出力するように構成される。処理部13は、例えば、センサ装置1の検出対象を認識し、あるいは検出対象の動きを検出する処理を行う

ことができる。処理部 13 は、例えば、プロセッサやメモリなどを含んで構成され、ソフトウェアを実行することにより、処理を行うようになっている。処理部 13 は、例えば、制御部 14 から供給された制御信号に基づいて、処理を行うようになっている。

[0033] 制御部 14 は、画素アレイ 11、前処理部 12、および処理部 13 に制御信号を供給することにより、センサ装置 1 の動作を制御するように構成される。

[0034] ここで、複数の画素 P は、本開示における「複数の画素回路」の一具体例に対応する。フォトダイオード PD は、本開示における「受光素子」の一具体例に対応する。イベント信号 S_{ev} は、本開示における「イベント信号」の一具体例に対応する。前処理部 12 は、本開示における「前処理回路」の一具体例に対応する。処理情報 INF は、本開示における「処理情報」の一具体例に対応する。処理部 13 は、本開示における「処理回路」の一具体例に対応する。ニューロン回路 30A のシナプス回路 31 は、本開示における「第 1 の重み加算回路」の一具体例に対応する。ニューロン回路 30A の LIF 回路 32 は、本開示における「第 1 の判定回路」の一具体例に対応する。特徴量信号 S_A は、本開示における「第 1 の特徴量信号」の一具体例に対応する。ニューロン回路 30A の積分回路 33 は、本開示における「第 1 の積分回路」の一具体例に対応する。ニューロン回路 30A の比較回路 34 は、本開示における「第 1 の比較回路」の一具体例に対応する。ニューロン回路 30A の設定回路 35 は、本開示における「設定回路」の一具体例に対応する。ニューロン回路 30B のシナプス回路 31 は、本開示における「第 2 の重み加算回路」の一具体例に対応する。ニューロン回路 30B の LIF 回路 32 は、本開示における「第 2 の判定回路」の一具体例に対応する。特徴量信号 S_B は、本開示における「第 2 の特徴量信号」の一具体例に対応する。出力制御部 39 は、本開示における「出力制御回路」の一具体例に対応する。

[0035] [動作および作用]

続いて、本実施の形態のセンサ装置 1 の動作および作用について説明する。

[0036] (全体動作概要)

まず、図 1 を参照して、センサ装置 1 の全体動作概要を説明する。画素アレイ 11 における複数の画素 P のそれぞれは、フォトダイオード PD の受光結果に基づいて、イベントの有無に応じたイベント信号 S_{ev} を生成する。前処理部 12 は、画素アレイ 11 により生成された複数のイベント信号 S_{ev} に基づいて処理を行うことにより、処理情報 INF を生成する。処理部 13 は、処理部 13 (図 1) は、処理情報 INF に基づいて、ニューラルネットワーク NN を用いてセンサ装置 1 の検出対象を解析し、その解析結果をデータ信号 DT として出力する。制御部 14 は、画素アレイ 11、前処理部 12、および処理部 13 に制御信号を供給することにより、センサ装置 1 の動作を制御する。

[0037] (詳細動作)

前処理部 12 では、複数のニューロン回路 30A のそれぞれが、4 つの画素 P から供給された 4 つのイベント信号 S_{ev} に基づいて特徴量信号 SA を生成する。

[0038] 図 5 は、ニューロン回路 30A の一動作例を表すものであり、(A) は 4 つのイベント信号 S_{ev} (イベント信号 $S_{ev1} \sim S_{ev4}$) を示し、(B) は積分回路 33 により生成される積分信号 S_{int} の波形を示し、(C) は特徴量信号 SA の波形を示す。図 5 (A) において、“○” は、イベントに応じたパルス信号を示す。

[0039] 図 5 (A) に示したように、4 つの画素 P は、フォトダイオード PD の受光結果に基づいて、イベントの有無に応じたイベント信号 S_{ev} を生成する。4 つの画素 P は、イベントの発生に応じて、非同期的にパルス信号を生成する。

[0040] シナプス回路 31 は、これらの 4 つのイベント信号 S_{ev} に基づいて、これらの 4 つのイベント信号 S_{ev} にそれぞれ対応する 4 つの重み係数 W を用いて

重み付け加算処理を行う。積分回路 33 は、シナプス回路 31 から供給された信号を積分することにより積分信号 S_{int} を生成する（図 5（B））。積分信号 S_{int} は、イベントの発生頻度が高いほど高くなる。また、積分信号 S_{int} は、イベントが発生していない場合には、徐々に低下する。

[0041] 比較回路 34 は、このような積分信号 S_{int} と、しきい値 T_H とを比較することにより特徴量信号 S_A を生成する（図 5（C））。例えば、タイミング t_{11} において、積分信号 S_{int} がしきい値 T_H を超えると、比較回路 34 は、特徴量信号 S_A を低レベルから高レベルに遷移させる。積分回路 33 は、この特徴量信号 S_A の遷移に基づいて、積分信号 S_{int} をリセットするので、積分信号 S_{int} は低下する。これにより積分信号 S_{int} はしきい値 T_H より低くなるので、比較回路 34 は、特徴量信号 S_A を高レベルから低レベルに遷移させる。タイミング t_{12} 付近の動作についても同様である。

[0042] このようにして、複数のニューロン回路 30A のそれぞれは、4 つの画素 P から供給された 4 つのイベント信号 S_{ev} に基づいて特徴量信号 S_A を生成する。

[0043] 接続制御部 38 は、複数のニューロン回路 30A から供給された特徴量信号 S_A のそれぞれを、複数のニューロン回路 30B のうちのどのニューロン回路 30B に供給するかを制御する。

[0044] 複数のニューロン回路 30B のそれぞれは、接続制御部 38 から供給された 4 つの特徴量信号 S_A に基づいて、特徴量信号 S_B を生成する。ニューロン回路 30B の動作は、ニューロン回路 30A の動作（図 5）と同様である。

[0045] 出力制御部 39 は、複数のニューロン回路 30B から供給された特徴量信号 S_B に基づいて、処理情報 I_{NF} を生成する。

[0046] 処理部 13 は、この処理情報 I_{NF} に基づいて、ニューラルネットワーク NN を用いてセンサ装置 1 の検出対象を解析し、その解析結果をデータ信号 D_T として出力する。

[0047] 図 6 は、処理部 13 におけるニューラルネットワーク NN の一例を模式的

に表すものである。この例では、ニューラルネットワークNNは、7つの層を有している。図6において、一番左の層が入力層L_{in}であり、一番右の層が出力層L_{out}を示し、入力層L_{in}と出力層L_{out}の間の5つの層が中間層L_{mid}である。なお、層の数は、7つの層に限定されるものではなく、6層以下であってもよいし、8層以上であってもよい。処理部13は、このニューラルネットワークNNを用いて、入力層L_{in}に入力された処理情報I_{NF}に基づいて処理を行う。そして、処理部13は、出力層L_{out}により得られた情報をデータ信号D_Tとして出力する。

[0048] 図7は、処理部13におけるニューラルネットワークNNの他の一例を模式的に表すものである。処理部13は、このニューラルネットワークNNを用いて、入力層L_{in}に入力された処理情報I_{NF}に基づいて処理を行う。そして、この例では、処理部13は、中間層L_{mid}および出力層L_{out}により得られた情報をデータ信号D_Tとして出力する。

[0049] このように、センサ装置1では、複数の画素Pと、前処理部12とを備えるようにした。複数の画素Pのそれぞれは、フォトダイオードPDを有し、フォトダイオードPDの受光結果に応じてイベントの有無に応じたイベント信号S_{ev}を生成するようにした。前処理部12は、複数のイベント信号に基づいて処理情報I_{NF}を生成し、ニューラルネットワークを含む処理部13に処理情報I_{NF}を供給するようにした。前処理部12は、シナプス回路31と、LIF回路32とを有するようにした。シナプス回路31は、複数の画素Pのうちの2以上の画素P（この例では4つの画素P）によりそれぞれ生成された2以上（この例では4つ）のイベント信号S_{ev}に基づいて重み加算処理を行うようにした。LIF回路32は、シナプス回路31における重み加算処理の結果に基づいて特徴量信号S_Aを生成するようにした。前処理部12は、この特徴量信号S_Aに基づいて処理情報I_{NF}を生成するようにした。これにより、センサ装置1では、処理部13に供給する処理情報I_{NF}のデータレートを低く抑えることができるので、処理部13の演算量を低減することができる。

[0050] すなわち、例えば、前処理部 12 を設けない場合には、複数の画素 P により生成されたイベント信号 S_{ev} が処理部 13 に直接供給される。このようなセンサ装置において、時間分解能を高くする場合には、処理部 13 に供給されるデータのデータレートが増大し得る。この場合には、処理部 13 における演算量が増加してしまう。この場合、例えば、処理部 13 における消費電力が増大する。また、演算能力が高い処理部 13 を設ける必要がある。

[0051] 一方、センサ装置 1 では、前処理部 12 を設けるようにしたので、処理部 13 に供給されるデータのデータレートを下げることができる。すなわち、例えば、ニューロン回路 30A において、シナプス回路 31 は、4 つのイベント信号 S_{ev} に対して重み加算処理を行うことにより信号数を減らすことができる。L I F 回路 32 の積分回路 33 は、シナプス回路 31 における重み加算処理の結果を積分することにより積分信号 S_{int} を生成し、比較回路 34 は、積分信号 S_{int} としきい値 TH とを比較することにより特徴量信号 S_A を生成する。この比較回路 34 におけるしきい値 TH を適切に設定することにより、特徴量信号 S_A のデータレートを下げることができる。これにより、センサ装置 1 では、処理部 13 に供給されるデータのデータレートを低く抑えることができ、処理部 13 の演算量を低減することができる。例えば、あるニューロン回路 30A が生成する特徴量信号 S_A のパルス数が多く、他のあるニューロン回路 30A が生成する特徴量信号 S_A のパルス数が少ない場合には、これらのニューロン回路 30A におけるしきい値 TH を調節することにより、これらのニューロン回路 30A が生成する特徴量信号 S_A のパルス数を同程度にすることもできる。これにより、センサ装置 1 では、例えば処理精度を高めることができる。

[0052] [効果]

以上のように本実施の形態では、複数の画素と、前処理部とを備えるようにした。複数の画素のそれぞれは、フォトダイオードを有し、フォトダイオードの受光結果に応じてイベントの有無に応じたイベント信号を生成するようにした。前処理部は、複数のイベント信号に基づいて処理情報を生成し、

ニューラルネットワークを含む処理部に処理情報を供給するようにした。前処理部は、シナプス回路と、L I F回路とを有するようにした。シナプス回路は、複数の画素のうちの2以上の画素によりそれぞれ生成された2以上のイベント信号に基づいて重み加算処理を行うようにした。L I F回路は、シナプス回路における重み加算処理の結果に基づいて特徴量信号を生成するようにした。前処理部は、この特徴量信号に基づいて処理情報を生成するようにした。これにより、処理部に供給する処理情報のデータレートを低く抑えることができるので、処理部の演算量を低減することができる。

[0053] [変形例1]

上記実施の形態では、前処理部12は、複数のイベント信号 S_{ev} に基づいて、イベントが生じる度に処理を行うことにより処理情報I N Fを生成したが、これに限定されるものではない。これに代えて、前処理部12は、例えば、所定時間が経過する度に、所定時間における複数のイベント信号 S_{ev} に基づいて処理を行うようにしてもよい。

[0054] 図8は、ニューロン回路30Aの一動作例を表すものである。ニューロン回路30Aの動作は、上記実施の形態の場合（図5）と同様である。この例では、所定の時間長を有する期間Tが繰り返し設定される。複数の期間Tのそれぞれでは、特徴量信号 S_A がパルス信号を含む場合やパルス信号を含まない場合があり得る。また、図示していないが、ある期間Tにおいて、複数のパルス信号を含む場合もあり得る。この例では、ニューロン回路30Aを例に挙げて説明したが、ニューロン回路30Bについても同様である。前処理部12の出力制御部39は、複数の期間Tのそれぞれにおいて、例えば、ある特徴量信号 S_B がパルス信号を含むかどうかを確認し、パルス信号を含むかどうかの情報、およびその特徴量信号 S_B に対応する画素Pの位置についての情報を、処理情報I N Fとして出力する。

[0055] 図9は、処理情報I N Fのデータフォーマットを模式的に表すものである。出力制御部39は、ある期間Tにおける複数の特徴量信号 S_B に基づいて、1つのフレームデータD Fを生成する。例えば、ある期間Tにおいて、あ

る特徴量信号 S B がパルス信号を含む場合には、フレームデータ D F における、その特徴量信号 S B に対応する画素 P の位置に、“1”を設定する。また、ある期間 T において、ある特徴量信号 S B がパルス信号を含まない場合には、フレームデータ D F における、その特徴量信号 S B に対応する画素 P の位置に、“0”を設定する。このようにして、出力制御部 39 は、フレームデータ D F を生成する。出力制御部 39 は、複数の期間 T のそれぞれにおいて、このような処理を行うことにより、フレームデータ D F を順次生成する。

[0056] この例では、前処理部 12 の出力制御部 39 は、特徴量信号 S B がパルス信号を含むかどうかを確認することによりフレームデータ D F を生成したが、これに限定されるものではない。これに代えて、出力制御部 39 は、特徴量信号 S B がパルス信号をいくつ含むかを検証することによりフレームデータ D F を生成してもよい。

[0057] 例えば、ある期間 T において、ある特徴量信号 S B がパルス信号を 1 つ含む場合には、フレームデータ D F における、その特徴量信号 S B に対応する画素 P の位置に、“1”を設定する。また、ある期間 T において、ある特徴量信号 S B がパルス信号を 2 つ含む場合には、フレームデータ D F における、その特徴量信号 S B に対応する画素 P の位置に、“2”を設定する。また、ある期間 T において、ある特徴量信号 S B がパルス信号を含まない場合には、そのフレームデータ D F における、その特徴量信号 S B に対応する画素 P の位置に、“0”を設定する。

[0058] [変形例 2]

上記実施の形態では、画素 P は、受光量が所定量以上変化した場合にイベントが生じたと判定するようにしたが、これに限定されるものではなく、これに代えて、例えば、受光量が所定量以上増加した場合と、受光量が所定量以上減少した場合とで、互いに異なるイベントが生じたと判定してもよい。以下に、本変形例について詳細に説明する。

[0059] 本変形例に係るセンサ装置 1 A は、上記実施の形態に係るセンサ装置 1 (

図1)と同様に、画素アレイ11Aと、前処理部12Aとを備えている。

[0060] 図10は、画素アレイ11Aにおける画素Pの一構成例を表すものである。画素Pは、量子化回路24Aを有している。量子化回路24Aは、減算回路23から出力された信号に基づいて量子化処理を行うことにより2つのイベント信号SevP, SevNを生成するように構成される。具体的には、量子化回路24Aは、受光量の変化が所定量未満である場合には、イベント信号SevPを高レベルにするとともにイベント信号SevNを低レベルにする。また、量子化回路24Aは、受光量が所定量以上増加した場合に、イベント信号SevP, SevNをとともに低レベルにする。また、量子化回路24Aは、受光量が所定量以上減少した場合に、イベント信号SevP, SevNをとともに高レベルにする。すなわち、量子化回路24は、受光量が所定量以上増加した場合に、イベントが生じたと判定してパルス信号をイベント信号SevPとして出力し、受光量が所定量以上減少した場合に、イベントが生じたと判定してパルス信号をイベント信号SevNとして出力するようになっている。

[0061] 図11は、前処理部12Aの一構成例を表すものである。前処理部12Aは、複数のニューロン回路30A1, 30A2を有している。複数のニューロン回路30A1, 30A2は、上記実施の形態に係る複数のニューロン回路30Aと同様に、前段の層を構成する。

[0062] ニューロン回路30A1は、この例では、4つの画素Pから供給された4つのイベント信号SevPに基づいて、特徴量信号SAを生成するように構成される。ニューロン回路30A2は、この例では、4つの画素Pから供給された4つのイベント信号SevNに基づいて、特徴量信号SAを生成するように構成される。ニューロン回路30A1, 30A2のそれぞれの構成は、例えば、上記実施の形態に係るニューロン回路30Aの構成と同じにすることができる。

[0063] これにより、前処理部12Aは、イベント信号SevP, SevNに基づいて、上記実施の形態の場合に比べて、より詳細な情報を含む処理情報INFを生成することができる。処理部13は、このような処理情報INFに基づいて

、より詳細に検出対象を解析することができる。

[0064] この例では、画素Pは、2種類のイベントに基づいて2つのイベント信号 SevP, SevNを生成したが、これに限定されるものではない。これに代えて、画素Pは、2種類のイベントに基づいて1つのイベント信号 Sevを生成してもよい。

[0065] 本変形例に係るセンサ装置1Bは、上記実施の形態に係るセンサ装置1（図1）と同様に、画素アレイ11Bと、前処理部12とを備えている。

[0066] 図12は、画素アレイ11Bにおける画素Pの一構成例を表すものである。画素Pは、量子化回路24Bを有している。量子化回路24Bは、例えば、制御部14からの指示に基づいて、受光量が所定量以上増加したかどうかを判定し、あるいは受光量が所定量以上減少したかどうかを判定する。具体的には、センサ装置1Bでは、変形例1の場合（図8）と同様に、所定の時間長を有する期間Tが繰り返し設定される。そして、ある期間Tでは、量子化回路24Bは、制御部14からの指示に基づいて、受光量が所定量以上増加したかどうかを判定する。そして、ある期間Tでは、量子化回路24Bは、制御部14からの指示に基づいて、受光量が所定量以上減少したかどうかを判定する。量子化回路24Bは、期間Tが経過する度に、受光量が所定量以上増加したかどうかを判定する動作と、受光量が所定量以上減少したかどうかを判定する動作とを、交互に行う。

[0067] 図13は、処理情報INFのデータフォーマットを模式的に表すものである。出力制御部39は、ある期間Tにおける複数の特徴量信号SBに基づいて、フレームデータDFを生成する。フレームデータDFは、フレームデータDFP, DFNを含む。出力制御部39は、期間Tが経過する度に、フレームデータDFPおよびフレームデータDFNを交互に生成する。具体的には、複数の画素Pが、受光量が所定量以上増加したかどうかを判定する動作を行う期間Tにおいて、出力制御部39はフレームデータDFPを生成し、複数の画素Pが、受光量が所定量以上減少したかどうかを判定する動作を行う期間Tにおいて、出力制御部39はフレームデータDFNを生成する。

[0068] [変形例 3]

上記実施の形態では、ニューロン回路 30A の設定回路 35 (図 3) は、4 つのイベント信号 S_{ev} および特徴量信号 S_A に基づいて、学習処理を行うことにより、シナプス回路 31 において用いられる 4 つの重み係数 W 、および L I F 回路 32 において用いられるしきい値 TH を設定した。また、ニューロン回路 30B の設定回路 35 は、4 つの特徴量信号 S_A および特徴量信号 S_B に基づいて、学習処理を行うことにより、シナプス回路 31 において用いられる 4 つの重み係数 W 、および L I F 回路 32 において用いられるしきい値 TH を設定した。しかしながら、これに限定されるものではない。

[0069] 例えば、図 14 に示す前処理部 12C のように、ニューロン回路 30A の設定回路 35C は、特徴量信号 S_A に基づいて、学習処理を行うことにより、シナプス回路 31 において用いられる 4 つの重み係数 W 、および L I F 回路 32 において用いられるしきい値 TH を設定してもよい。また、ニューロン回路 30B の設定回路 35C は、特徴量信号 S_B に基づいて、学習処理を行うことにより、シナプス回路 31 において用いられる 4 つの重み係数 W 、および L I F 回路 32 において用いられるしきい値 TH を設定してもよい。

[0070] また、図 15 に示す前処理部 12D のように、出力制御部 39D は、複数の特徴量信号 S_B に基づいて特徴量信号 S_D を生成してもよい。そして、ニューロン回路 30A、30B の設定回路 35D は、この特徴量信号 S_D に基づいて、学習処理を行うことにより、シナプス回路 31 において用いられる 4 つの重み係数 W 、および L I F 回路 32 において用いられるしきい値 TH を設定してもよい。

[0071] [変形例 4]

上記実施の形態では、画素 P の減算回路 23 (図 2) は、サンプルホールド回路を有するようにした。このサンプルホールド回路は、リセット信号に基づいて、バッファ 22 から供給された信号をサンプリングしてもよい。以下に、本変形例について、いくつか例を挙げて説明する。

[0072] 本変形例に係るセンサ装置 1E は、上記実施の形態に係るセンサ装置 1 (

図 1)と同様に、画素アレイ 11Eと、前処理部 12Eとを備えている。

[0073] 図 16は、画素アレイ 11Eにおける画素Pの一構成例を表すものである。画素Pは、減算回路 23Eを有している。減算回路 23Eは、サンプルホールド回路を有し、バッファ 22から供給された信号を、リセット信号 Srstに基づいてサンプリングし、サンプリングされた信号を保持する。そして、減算回路 23Eは、その後に、バッファ 22から供給された信号と保持された信号の差分に応じた信号を出力するようになっている。

[0074] 図 17は、前処理部 12Eの一構成例を表すものである。前処理部 12Eは、複数のリセット回路 36Eを有している。複数のリセット回路 36Eは、複数のニューロン回路 30Aにそれぞれ対応して設けられる。リセット回路 36Eは、この例では4つの画素Pから供給された4つのイベント信号 Sevに基づいて、リセット信号 Srstを生成するように構成される。具体的には、リセット回路 36Eは、4つの画素Pのうちのある画素Pのイベント信号 Sevが高レベルになった場合には、リセット信号 Srstを用いて、その画素Pの減算回路 23Eにサンプリングさせるように制御する。これにより、画素Pの減算回路 23Eは、その画素Pにおいてイベントが発生する度に、入力された信号をサンプリングし、サンプリングされた信号を保持する。そして、減算回路 23Eは、これ以降、入力された信号と保持された信号の差分に応じた信号を出力する。ここで、リセット回路 36Eは、本開示における「制御回路」の一具体例に対応する。

[0075] 本変形例に係る他のセンサ装置 1Fは、上記実施の形態に係るセンサ装置 1(図 1)と同様に、画素アレイ 11Eと、前処理部 12Fとを備えている。

[0076] 図 18は、前処理部 12Fの一構成例を表すものである。前処理部 12Fでは、ニューロン回路 30Aは、生成した特徴量信号 SAを、リセット信号 Srstとして、そのニューロン回路 30Aに供給される4つのイベント信号 Sevを生成する4つの画素Pに供給する。これにより、画素Pの減算回路 23Eは、特徴量信号 SAにパルス信号が生じる度に、入力された信号をサンプ

リングし、サンプリングされた信号を保持する。そして、減算回路 23E は、これ以降、入力された信号と保持された信号の差分に応じた信号を出力する。

[0077] [変形例 5]

上記実施の形態では、画素 P (図 2) は 1 つのフォトダイオード PD を有するようにしたが、これに限定されるものではない。これに代えて、例えば、図 19 に示すように、複数のフォトダイオード PD (この例では 4 つのフォトダイオード PDA, PDB, PDC, PDD) を有してもよい。複数のフォトダイオード PD のそれぞれのアノードは接地され、カソードは LOG アンプ 21 に接続される。これにより、画素 P では、受光感度を高めることができる。

[0078] [変形例 6]

上記実施の形態では、画素 P (図 2) は、減算回路 23 および量子化回路 24 を有するようにしたが、これに限定されるものではない。以下に、いくつか例を挙げて説明する。

[0079] 図 20 は、本変形例に係る画素 P の一構成例を表すものである。画素 P は、LIF 回路 25E を有している。すなわち、上記実施の形態では、図 2 に示したように減算回路 23 および量子化回路 24 を設けたが、本変形例に係る画素 P では、これに代えて、LIF 回路 25E を設けている。LIF 回路 25E は、バッファ 22 から供給された信号に基づいてイベント信号 Sev を生成するように構成される。LIF 回路 25E は、上記実施の形態に係る LIF 回路 32 (図 4) と同様の構成を有する。LIF 回路 25E におけるしきい値 TH は、例えば所定の値に設定される。

[0080] 図 21 は、本変形例に係る他の画素 P の一構成例を表すものである。画素 P は、複数のフォトダイオード PD (この例では 4 つのフォトダイオード PDA, PDB, PDC, PDD) と、複数の LOG アンプ 21 (この例では 4 つの LOG アンプ 21A, 21B, 21C, 21D) と、複数のバッファ 22 (この例では 4 つのバッファ 22A, 22B, 22C, 22D) と、L

ＬＩＦ回路２５Ｅとを有している。例えば、フォトダイオードＰＤＡのアノードは接地され、カソードはＬＯＧアンプ２１Ａの入力端子に接続される。ＬＯＧアンプ２１Ａの入力端子はフォトダイオードＰＤＡのカソードに接続され、出力端子はバッファ２２Ａの入力端子に接続される。バッファ２２Ａの入力端子はＬＯＧアンプ２１Ａの出力端子に接続される。フォトダイオードＰＤＢ、ＬＯＧアンプ２１Ｂ、バッファ２２Ｂについても同様であり、フォトダイオードＰＤＣ、ＬＯＧアンプ２１Ｃ、バッファ２２Ｃについても同様であり、フォトダイオードＰＤＤ、ＬＯＧアンプ２１Ｄ、バッファ２２Ｄについても同様である。４つのバッファ２２Ａ～２２Ｄの出力端子は、互いに接続されるとともに、ＬＩＦ回路２５Ｅの入力端子に接続される。例えば、４つのバッファ２２Ａ～２２Ｄが、Ｎ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタを用いたソースフォロワ回路である場合には、４つのバッファ２２Ａ～２２Ｄのうちの、入力電圧が一番高いバッファ２２が、信号を出力する。ＬＩＦ回路２５Ｅは、４つのバッファ２２Ａ～２２Ｄから供給された信号に基づいてイベント信号 S_{ev} を生成する。

[0081] 図２２は、本変形例に係る他の画素Ｐの一構成例を表すものである。画素Ｐは、複数のフォトダイオードＰＤ（この例では４つのフォトダイオードＰＤＡ、ＰＤＢ、ＰＤＣ、ＰＤＤ）と、複数のＬＯＧアンプ２１（この例では４つのＬＯＧアンプ２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ）と、複数のバッファ２２（この例では４つのバッファ２２Ａ、２２Ｂ、２２Ｃ、２２Ｄ）と、シナプス回路２６Ｆと、ＬＩＦ回路２７Ｆとを有している。

[0082] シナプス回路２６Ｆは、この例では、４つのバッファ２２Ａ～２２Ｄから供給された４つの信号に基づいて、これらの４つの信号にそれぞれ対応する４つの重み係数 W を用いて重み付け加算処理を行うように構成される。これらの重み係数 W は、例えば所定の値に設定される。ＬＩＦ回路２７Ｆは、シナプス回路２６Ｆから供給された信号に基づいてイベント信号 S_{ev} を生成するように構成される。ＬＩＦ回路２７Ｆは、上記実施の形態に係るＬＩＦ回路３２（図４）と同様の構成を有する。ＬＩＦ回路２７Ｆにおけるしきい値

THは、例えば所定の値に設定される。

[0083] [変形例 7]

上記実施の形態では、画素アレイ 11 における全ての画素 P を動作させるようにしたが、これに限定されるものではなく、全ての画素 P のうちの一部を選択的に動作させることができるようにしてもよい。以下に、本変形例に係るセンサ装置 1 G について詳細に説明する。

[0084] 図 23 は、センサ装置 1 G の一構成例を表すものである。センサ装置 1 G は、画素アレイ 11 E と、前処理部 12 G と、制御部 14 G とを備えている。

[0085] 画素アレイ 11 E の画素 P は、図 16 に示したように、減算回路 23 E を有している。減算回路 23 E は、サンプルホールド回路を有し、バッファ 22 から供給された信号を、リセット信号 Srst に基づいてサンプリングし、サンプリングされた信号を保持する。そして、減算回路 23 E は、その後に、バッファ 22 から供給された信号と保持された信号の差分に応じた信号を出力するようになっている。

[0086] 図 24 は、前処理部 12 G の一構成例を表すものである。前処理部 12 G は、複数のリセット回路 36 G を有している。複数のリセット回路 36 G は、複数のニューロン回路 30 A にそれぞれ対応して設けられる。リセット回路 36 G は、リセット回路 36 E (図 17) と同様に、この例では 4 つの画素 P から供給された 4 つのイベント信号 Sev に基づいて、リセット信号 Srst を生成するように構成される。また、リセット回路 36 G は、制御部 14 G から供給された制御信号に基づいて、リセット信号 Srst を生成することができるようになっている。具体的には、リセット回路 36 G は、制御部 14 G から供給された制御信号に基づいて、リセット信号 Srst を用いて、これらの 4 つの画素 P の減算回路 23 E に、入力された信号をサンプリングする動作を維持させる。これらの 4 つの画素 P の減算回路 23 E は、このリセット信号 Srst に基づいて、入力された信号をサンプリングする動作を維持する。これにより、画素 P の減算回路 23 E では、入力された信号と保持された信号

とが互いに等しいので、これらの信号の差分に応じた、ほぼゼロの信号を出力する。よって、量子化回路24（図16）は、イベントを検出しないので、イベント信号 S_{ev} を例えば低レベルに維持する。このようにして、リセット回路36Gは、制御部14Gからの指示に基づいて、これらの4つの画素Pを動作させないようにすることができる。ここで、リセット回路36Gは、本開示における「制御回路」の一具体例に対応する。

[0087] 制御部14G（図23）は、画素アレイ11E、前処理部12G、および処理部13に制御信号を供給することにより、センサ装置1Gの動作を制御するように構成される。制御部14Gは領域設定部15Gを有している。領域設定部15Gは、画素アレイ11Eにおけるセンサ領域のうち、画素Pを動作させる領域を設定するように構成される。制御部14Gは、領域設定部15Gにより設定された領域に基づいて、前処理部12Gの複数のリセット回路36Gのそれぞれに対して制御信号を供給する。

[0088] これにより、センサ装置1Gでは、全ての画素Pのうちの一部を選択的に動作させることができる。例えば、センサ装置1Gは、図25に示したように、画素アレイ11Eにおけるセンサ領域R1のうちの、領域R2に対応する画素Pを動作させ、領域R2以外の領域に対応する画素Pを動作させないようにすることができる。なお、この例では、1つの領域R2を設けたが、これに限定されるものではなく、複数の領域R2を設けてもよい。その結果、センサ装置1Gでは、例えば、動作の効率を高めることができる。

[0089] [変形例8]

上記実施の形態では、画素Pが生成したイベント信号 S_{ev} がニューロン回路30Aに直接入力されるようにしたが、これに限定されるものではなく、イベント信号 S_{ev} を遅延させてもよい。以下に、本変形例に係るセンサ装置1Hについて詳細に説明する。

[0090] 図26は、センサ装置1Hの一構成例を表すものである。センサ装置1Hは、画素アレイ11Eと、前処理部12Hと、制御部14Hとを備えている。

- [0091] 画素アレイ 11E の画素 P は、図 16 に示したように、減算回路 23E を有している。減算回路 23E は、サンプルホールド回路を有し、バッファ 22 から供給された信号を、リセット信号 S_{rst} に基づいてサンプリングし、サンプリングされた信号を保持する。そして、減算回路 23E は、その後に、バッファ 22 から供給された信号と保持された信号の差分に応じた信号を出力するようになっている。
- [0092] 図 27 は、前処理部 12H の一構成例を表すものである。前処理部 12H は、複数のリセット回路 36H を有している。この例では、前処理部 12H では、変形例 1 の場合（図 8）と同様に、所定の時間長を有する期間 T が繰り返し設定される。
- [0093] 複数のリセット回路 36H は、複数のニューロン回路 30A にそれぞれ対応して設けられる。リセット回路 36H は、リセット回路 36E（図 17）と同様に、この例では 4 つの画素 P から供給された 4 つのイベント信号 S_{ev} に基づいて、リセット信号 S_{rst} を生成するように構成される。また、リセット回路 36H は、制御部 14H から供給された制御信号に基づいて、4 つのイベント信号 S_{ev} の一部を遅延させることにより、4 つのイベント信号 S_{evA} を生成することができる。具体的には、リセット回路 36H は、ラッチ 37H を有しており、制御部 14H から供給された制御信号に基づいて、このラッチ 37H を用いて、4 つのイベント信号 S_{ev} の一部を、期間 T に対応する時間分だけ選択的に保持することにより、このイベント信号 S_{ev} を、期間 T に対応する時間分だけ遅延させることができる。ニューロン回路 30A は、リセット回路 36H から供給された 4 つのイベント信号 S_{evA} に基づいて特徴量信号 S_A を生成する。これにより、後述するように、センサ装置 1H は、検出対象が移動する場合に、その検出対象を効果的に検出することができる。ここで、リセット回路 36H は、本開示における「制御回路」の一具体例に対応する。
- [0094] 制御部 14H は、画素アレイ 11E、前処理部 12H、および処理部 13 に制御信号を供給することにより、センサ装置 1H の動作を制御するように

構成される。制御部 14 H は動作設定部 16 H を有している。動作設定部 16 H は、例えば、センサ装置 1 H の検出対象の移動方向が予測される場合に、その移動方向に応じて、リセット回路 36 H の動作を制御するように構成される。

[0095] 図 28 は、画素アレイ 11 E のセンサ面における、検出対象の像 A の移動を表すものである。この例では、像 A は右方向に移動している。4 つの画素 P は、この例では 2 行 2 列で配置されている。像 A は、この 4 つの画素 P が配置された領域を横切る。タイミング t_{22} において、像 A の右半分が 4 つの画素 P の左側の 2 つの画素 P の領域と重なる。よって、例えば、このタイミング t_{22} において、左側の 2 つの画素 P は、パルス信号をイベント信号 S_{ev} として出力する。そして、このタイミング t_{22} から、期間 T に対応する時間だけ経過したタイミング t_{23} において、像 A の右半分が 4 つの画素 P のうちの右側の 2 つの画素 P の領域と重なる。よって、例えば、このタイミング t_{24} において、右側の 2 つの画素 P は、パルス信号をイベント信号 S_{ev} として出力する。

[0096] この例では、像 A が右方向に移動するので、リセット回路 36 H、制御部 14 H からの指示に基づいて、4 つの画素 P のうちの左側の 2 つの画素 P から供給されたイベント信号 S_{ev} を遅延させることにより、4 つのイベント信号 S_{evA} を生成する。この 4 つのイベント信号 S_{evA} は、図 28 の例では、タイミング t_{22} において左側の 2 つの画素 P が生成するイベント信号 S_{ev} 、およびタイミング t_{23} において右側の 2 つの画素 P が生成するイベント信号 S_{ev} である。ニューロン回路 30 A は、この 4 つのイベント信号 S_{evA} に基づいて特徴量信号 S_A を生成する。この例では、期間 T において、4 つのイベント信号 S_{evA} がパルス信号を含むので、特徴量信号 S_A にパルス信号が含まれやすくなる。その結果、センサ装置 1 H では、移動する検出対象を効果的に検出することができる。

[0097] この例では、像 A が右方向に移動する場合について説明したが、例えば、像 A が左方向に移動する場合には、リセット回路 36 H は、制御部 14 H から

らの指示に基づいて、4つの画素Pのうちの右側の2つの画素Pから供給されたイベント信号S_{ev}を遅延させることにより、4つのイベント信号S_{evA}を生成する。また、像Aが上方向に移動する場合には、リセット回路36Hは、制御部14Hからの指示に基づいて、4つの画素Pのうちの下側の2つの画素Pから供給されたイベント信号S_{ev}を遅延させることにより、4つのイベント信号S_{evA}を生成する。また、像Aが下方向に移動する場合には、リセット回路36Hは、制御部14Hからの指示に基づいて、4つの画素Pのうちの上側の2つの画素Pから供給されたイベント信号S_{ev}を遅延させることにより、4つのイベント信号S_{evA}を生成する。また、像Aの移動速度が遅い場合には、リセット回路36Hは、制御部14Hからの指示に基づいて、イベント信号S_{ev}の遅延量を増やす。

[0098] このようにして、センサ装置1Hでは、移動する検出対象を効果的に検出することができる。その結果、センサ装置1Hでは、例えば、オプティカルフローを効果的に解析することができる。また、センサ装置1Hでは、例えば、検出対象の点滅周波数を効果的に解析することができる。

[0099] [変形例9]

上記実施の形態では、LIF回路32は、1つのしきい値THを用いて1つの特徴量信号を生成するようにしたが、これに限定されるものではなく、これに代えて、複数のしきい値THを用いて複数の特徴量信号を生成してもよい。以下に、本変形例に係るセンサ装置1Iについて詳細に説明する。

[0100] 本変形例に係るセンサ装置1Iは、上記実施の形態に係るセンサ装置1（図1）と同様に、画素アレイ11と、前処理部12Iとを備えている。

[0101] 図29は、前処理部12Iの一構成例を表すものである。前処理部12Eは、複数のニューロン回路30Bを有している。ニューロン回路30Bは、接続制御部38から供給された複数（この例では4つ）の特徴量信号SAに基づいて、複数の特徴量信号SB（この例では3つの特徴量信号SBA, SBB, SBC）を生成するように構成される。ニューロン回路30Bは、LIF回路32Iと、設定回路35Iとを有している。

[0102] 図30は、LIF回路321の一構成例を表すものである。LIF回路321は、3つの比較回路34A、34B、34Cを有している。比較回路34Aは、積分回路33から供給された積分信号 S_{int} としきい値 THA とを比較することにより特徴量信号 SBA を生成するように構成される。比較回路34Bは、積分回路33から供給された積分信号 S_{int} としきい値 THB とを比較することにより特徴量信号 $SB B$ を生成するように構成される。比較回路34Cは、積分回路33から供給された積分信号 S_{int} としきい値 THC とを比較することにより特徴量信号 SBC を生成するように構成される。しきい値 THA は、設定回路351により設定される。しきい値 THB 、 THC はしきい値 THA に基づいて、以下の式により算出される。

$$THB = THA / k_b$$

$$THC = THA / k_c$$

ここでパラメータ k_b 、 k_c は、1より大きい値を有する。すなわち、しきい値 THB 、 THC はしきい値 THA よりも低い。パラメータ k_b 、 k_c は、例えば“2”，“3”にそれぞれあらかじめ設定されていてもよい。比較回路34の数がより多い場合には、それらの比較回路34のしきい値 TH は、 TAH 、 $THA/2$ 、 $THA/3$ 、 $THA/4$ 、 $THA/5$ 、…のように設定することができる。また、パラメータ k_b 、 k_c は、例えば1より大きいランダムな値にあらかじめ設定されていてもよい。このように、しきい値 THA は、しきい値 THB 、 THC よりも大きい。積分回路33は、この一番大きいしきい値 THA を用いて動作する比較回路34Aの出力信号である特徴量信号 SBA に基づいて、積分信号 S_{int} をリセットすることができるようになっている。ここで、比較回路34A、34B、34Cは、本開示における「第2の比較回路」の一具体例に対応する。比較回路34Aは、本開示における「第1の比較部」の一具体例に対応する。

[0103] 設定回路351（図29）は、4つの特徴量信号 SA および特徴量信号 SBA 、 $SB B$ 、 SBC に基づいて、学習処理を行うことにより、シナプス回路31において用いられる4つの重み係数 W を設定するとともに、LIF回

路 3 2 1 において用いられるしきい値 THA を設定するように構成される。

[0104] 図 3 1 は、ニューロン回路 3 0 B の一動作例を表すものであり、(A) はニューロン回路 3 0 B に供給される 4 つの特徴量信号 SA (特徴量信号 $SA_1 \sim SA_4$) を示し、(B) は積分回路 3 3 により生成される積分信号 S_{int} の波形を示し、(C) は特徴量信号 SBA の波形を示し、(D) は特徴量信号 $SB B$ の波形を示し、(E) は特徴量信号 SBC の波形を示す。この例では、しきい値 THB は " $THA / 2$ " に設定され、しきい値 THC は " $THA / 3$ " に設定されている。

[0105] 比較回路 3 4 A は、積分信号 S_{int} と、しきい値 THA とを比較することにより特徴量信号 SBA を生成する (図 3 1 (C))。比較回路 3 4 B は、積分信号 S_{int} と、しきい値 THB とを比較することにより特徴量信号 $SB B$ を生成する (図 3 1 (D))。比較回路 3 4 C は、積分信号 S_{int} と、しきい値 THC とを比較することにより特徴量信号 SBC を生成する (図 3 1 (E))。

[0106] このようにして、ニューロン回路 3 0 B は、接続制御部 3 8 から供給された 4 つの特徴量信号 SA に基づいて特徴量信号 SBA , $SB B$, SBC を生成する。出力制御部 3 9 は、複数のニューロン回路 3 0 B のそれぞれから供給された特徴量信号 SBA , $SB B$, SBC に基づいて、処理情報 INF を生成する。

[0107] この例では、後段のニューロン回路 3 0 B において複数のしきい値 TH を設けたが、これに限定されるものではなく、例えば、さらに、前段のニューロン回路 3 0 A において複数のしきい値 TH を設けてもよい。

[0108] なお、この例では、 LIF 回路 3 2 1 に、互いにしきい値 TH が異なる 3 つの比較回路 3 4 A, 3 4 B, 3 4 C を設けたが、これに限定されるものではなく、例えば、図 3 2 に示す LIF 回路 3 2 J のように、1 つの比較回路を設け、しきい値 TH を段階的に変化させるようにしてもよい。この LIF 回路 3 2 J は、比較回路 3 4 J と、スイッチ SW とを有している。 LIF 回路 3 2 J には、時間の経過に応じて変化するしきい値 TH が供給される。こ

の例では、しきい値 T_H は、時間の経過に応じて段階的に上昇する。比較回路34Jは、積分回路33から供給された積分信号 S_{int} としきい値 T_H とを比較することにより特徴量信号 S_B を生成する。スイッチ SW は、例えば、しきい値 T_H が一番多額なったときにオン状態になる。これにより、積分回路33は、このときの特徴量信号 S_B に基づいて、積分信号 S_{int} をリセットすることができる。

[0109] 前処理部12I（図29）では、出力制御部39は、複数のニューロン回路30Bのそれぞれから供給された特徴量信号 S_{BA} 、 S_{BB} 、 S_{BC} に基づいて、処理情報 INF を生成するようにした。この処理情報 INF は、イベントの周波数値についての情報を含んでいてもよい。以下に、本変形例について説明する。

[0110] 図33は、本変形例に係る前処理部12Kの一構成例を表すものである。前処理部12Kは、図29に示したニューロン回路30Bと、出力制御部39Kとを有している。この例では、前処理部12Kでは、変形例1の場合（図8）と同様に、所定の時間長を有する期間 T が繰り返し設定される。

[0111] 出力制御部39Kは、複数のニューロン回路30Bのそれぞれから供給された特徴量信号 S_{BA} 、 S_{BB} 、 S_{BC} に基づいて、処理情報 INF を生成する。出力制御部39Kは、周波数換算部40Kを有している。周波数換算部40Kは、特徴量信号 S_{BA} 、 S_{BB} 、 S_{BC} に基づいて、イベントの周波数値を生成するように構成される。具体的には、まず、出力制御部39Kは、複数のニューロン回路30Bのそれぞれから供給された特徴量信号 S_{BA} 、 S_{BB} 、 S_{BC} に基づいて、図9に示したフレームデータ DF を生成する。周波数換算部40Kは、このフレームデータ DF を、例えば、所定のデータテーブルを用いて、イベントの周波数値に変換する。出力制御部39Kは、周波数換算部40Kが生成したイベントの周波数値についての情報を含む処理情報 INF を生成する。

[0112] [変形例10]

上記実施の形態では、画素アレイ11が前処理部12にイベント信号 Sev

を直接供給したが、これに限定されるものではない。以下に、本変形例に係るセンサ装置 2 について詳細に説明する。

[0113] 図 3 4 は、センサ装置 2 の一構成例を表すものである。センサ装置 2 は、画素アレイ 1 1 と、イベント情報生成部 5 1 と、内部インタフェース 5 2 と、前処理部 5 3 と、DSP (Digital Signal Processor) 5 4 と、ニューラルネットワークエンジン 5 5 と、メモリ 5 6 と、CPU (Central Processing Unit) 5 7 と、インタフェース 5 8 とを備えている。イベント情報生成部 5 1、内部インタフェース、DSP 5 4、ニューラルネットワークエンジン 5 5、メモリ 5 6、CPU 5 7、およびインタフェース 5 8 は、バス 5 9 に接続される。

[0114] イベント情報生成部 5 1 は、画素アレイ 1 1 における複数の画素 P から供給されたイベント信号 S_{ev} に基づいて、そのイベント信号 S_{ev} を生成した画素 P の位置についての情報や、そのイベント信号 S_{ev} を生成した時間についての情報を含むイベント情報 INFO を生成するように構成される。そして、イベント情報生成部 5 1 は、このイベント情報 INFO を、内部インタフェース 5 2 を介して前処理部 5 3 に供給するようになっている。

[0115] 内部インタフェース 5 2 は、前処理部 5 3 と、他の各ブロックとの間でデータのやりとりを行うインタフェースである。

[0116] 前処理部 5 3 は、イベント情報生成部 5 1 から内部インタフェース 5 2 を介して供給されたイベント情報 INFO に基づいて、上記実施の形態に係る前処理部 1 2 と同様の処理を行うことにより、処理情報 INF を生成するように構成される。

[0117] 図 3 5 は、前処理部 5 3 の一構成例を表すものである。前処理部 5 3 は、接続制御部 4 1 と、複数のニューロン回路 3 0 A と、接続制御部 3 8 と、複数のニューロン回路 3 0 B と、出力制御部 3 9 とを有している。複数のニューロン回路 3 0 A、接続制御部 3 8、複数のニューロン回路 3 0 B、および出力制御部 3 9 は、上記実施の形態の場合 (図 3) と同様である。

[0118] 接続制御部 4 1 は、イベント情報生成部 5 1 から供給されたイベント情報

ＩＮＦＯに基づいて、複数のニューロン回路３０Ａに供給する複数のイベント信号Ｓevを生成するように構成される。具体的には、接続制御部４１は、イベント情報ＩＮＦＯに含まれる、イベント信号Ｓevを生成した画素Ｐの位置についての情報や、そのイベント信号Ｓevを生成した時間についての情報に基づいて、複数のイベント信号Ｓevのそれぞれを、複数のニューロン回路３０Ａのうちどのニューロン回路３０Ａに、どのタイミングで供給するかを決定し、その決定結果に基づいて、複数のイベント信号Ｓevのそれぞれを、複数のニューロン回路３０Ａに供給するようになっている。

[0119] 複数のニューロン回路３０Ａ、接続制御部３８、複数のニューロン回路３０Ｂ、および出力制御部３９は、上記実施の形態の場合と同様に動作する。これにより、前処理部５３は、処理情報ＩＮＦを生成する。そして、前処理部５３は、生成した処理情報ＩＮＦを、内部インタフェース５２を介して、ＤＳＰ５４およびニューラルネットワークエンジン５５に供給するようになっている。

[0120] ＤＳＰ５４は、前処理部５３から供給された処理情報ＩＮＦに基づいて処理を行うように構成される。ニューラルネットワークエンジン５５は、前処理部５３から供給された処理情報ＩＮＦに基づいて、ニューラルネットワークＮＮを用いた処理を行うように構成される。ＤＳＰ５４およびニューラルネットワークエンジン５５は、センサ装置２の検出対象を解析し、その解析結果をデータ信号ＤＴとしてインタフェース５８に供給するようになっている。上記実施の形態に係るセンサ装置１における処理部１３に対応する。

[0121] メモリ５６は、ＣＰＵ５７の演算処理において使用するデータを記憶するように構成される。ＣＰＵ５７は、センサ装置２の動作を制御するように構成される。インタフェース５８は、ＤＳＰ５４およびニューラルネットワークエンジン５５から供給されたデータ信号ＤＴを出力するように構成される。

[0122] [変形例１１]

上記実施の形態では、各画素Ｐは、受光量の変化を検出したが、これに限

定されるものではなく、例えば、さらに受光量を検出してもよい。以下に、本変形例について詳細に説明する。

[0123] 図36は、本変形例に係る撮像装置3の一例を表すものである。撮像装置3は、画素アレイ61と、前処理部12と、画像処理部65と、処理部63とを備えている。

[0124] 画素アレイ61は、マトリクス状に配置された複数の画素Pを有している。画素Pは、イベントの有無に応じたイベント信号 S_{ev} 、および受光量に応じた画素信号 S_{pix} を生成するように構成される。なお、この例では、複数の画素Pのそれぞれがイベント信号 S_{ev} および画素信号 S_{pix} を生成したが、これに限定されるものではなく、例えば、複数の画素Pは、イベント信号 S_{ev} を生成する画素と、画素信号 S_{pix} を生成する画素とを含んでいてもよい。

[0125] 前処理部12は、画素アレイ61により生成された複数のイベント信号 S_{ev} に基づいて処理を行うことにより、処理情報INFを生成するように構成される。

[0126] 画像処理部65は、画素アレイ61により生成された複数の画素信号 S_{pix} に基づいて、画像処理を行うことにより、撮像画像を示す画像情報INF_Pを生成するように構成される。ここで、画像処理部65は、本開示における「画像処理回路」の一具体例に対応する。画像情報INF_Pは、本開示における「画像情報」の一具体例に対応する。

[0127] 処理部63は、処理情報INFおよび画像情報INF_Pに基づいて、ニューラルネットワークNNを用いてセンサ装置1の検出対象を解析し、その解析結果をデータ信号DTとして出力するように構成される。

[0128] 図37は、処理部63におけるニューラルネットワークNNの一例を模式的に表すものである。処理部63は、このニューラルネットワークNNを用いて、入力層 L_{in} に入力された処理情報INFおよび画像情報INF_Pに基づいて処理を行う。そして、この例では、処理部63は、中間層 L_{mid} および出力層 L_{out} により得られた情報をデータ信号DTとして出力する。

[0129] 図38は、処理部63におけるニューラルネットワークNNの他の一例を

模式的に表すものである。この例では処理部63は、このニューラルネットワークNNを用いて、入力層Linに入力された画像情報INFP、および中間層Lmidのうちの1つに入力された処理情報INFに基づいて処理を行う。そして、この例では、処理部63は、中間層Lmidおよび出力層Loutにより得られた情報をデータ信号DTとして出力する。

[0130] このように、撮像装置3では、処理情報INFおよび画像情報INFPが処理部63に供給される。前処理部12では、例えば、比較回路34におけるしきい値THを適切に設定することにより、特徴量信号SAのデータレートを下げることができる。これにより、例えば、処理情報INFのデータレートを、画像情報INFPのデータレートに合わせることができる。これにより、撮像装置3では、イベント情報と画像情報の両方を解析する、いわゆるマルチモーダルな解析を行うことができるので、解析精度を高めることができる。

[0131] 具体的には、例えば、被写体が移動する場合には、撮像画像において、被写体がややぼける場合があり得る。撮像装置3では、処理部63が、処理情報INFおよび画像情報INFPに基づいて処理を行うことにより、このぼけを低減した画像情報を得ることができる。

[0132] なお、この例では、画素アレイ61が、イベント信号Sevおよび画素信号Spixを生成するようにしたが、これに限定されるものではない。これに代えて、イベント信号Sevを生成する画素アレイ、および画素信号Spixを生成する画素アレイを別々に設けてもよい。

[0133] [変形例12]

上記実施の形態では、図1に示したように、画素アレイ11、前処理部12、処理部13、および制御部14を設けるようにした。画素アレイ11、前処理部12、および処理部13を、1または複数の半導体基板を含む1つの装置として構成してもよいし、画素アレイ11および前処理部12を1つの装置として構成し、処理部13を別の1つの装置として構成してもよい。また、画素アレイ11、前処理部12、および処理部13を、それぞれ別の

装置として構成してもよい。

[0134] センサ装置 1 は、例えば複数の半導体基板に形成される。

[0135] 図 39 は、センサ装置 1 の一実装例を表すものである。センサ装置 1 は、この例では、3 枚の半導体基板 101, 102, 103 に形成される。半導体基板 101 は、センサ装置 1 におけるセンサ面 S の側に配置され、半導体基板 103 は、センサ面 S とは反対側に配置され、半導体基板 102 は、半導体基板 101 と半導体基板 103 の間に配置される。半導体基板 101 と半導体基板 102 とは、互いに重ね合わされ、半導体基板 102 と半導体基板 103 とは、互いに重ね合わされる。半導体基板 101 の配線と、半導体基板 102 の配線とは、配線 91 により接続される。半導体基板 102 の配線と、半導体基板 103 の配線とは、配線 92 により接続される。配線 91, 92 は、例えば Cu-Cu などの金属結合などを用いることができる。

[0136] 図 40 は、センサ装置 1 を 3 枚の半導体基板 101~103 に形成した場合における画素 P の一例を表すものである。この例では、フォトダイオード PD は、半導体基板 101 に形成される。LOG アンプ 21、バッファ 22、減算回路 23、および量子化回路 24 は、半導体基板 102 に形成される。そして、前処理部 12 および処理部 13 は、半導体基板 103 に形成される。半導体基板 101 におけるフォトダイオード PD および半導体基板 102 における LOG アンプ 21 は、配線 91 を介して互いに接続される。半導体基板 102 における量子化回路 24 および前処理部 12 は、配線 92 を介して互いに接続される。

[0137] 図 41 は、センサ装置 1 の他の一実装例を表すものである。センサ装置 1 は、この例では、2 枚の半導体基板 111, 112 に形成される。半導体基板 111 は、センサ装置 1 におけるセンサ面 S の側に配置され、半導体基板 112 は、センサ面 S とは反対側に配置される。半導体基板 111 と半導体基板 112 とは、互いに重ね合わされる。半導体基板 111 の配線と、半導体基板 112 の配線とは、配線 93 により接続される。配線 93 は、例えば Cu-Cu などの金属結合などを用いることができる。

[0138] 図42は、センサ装置1を2枚の半導体基板111, 112に形成した場合における画素Pの一例を表すものである。この例では、フォトダイオードPDおよびLOGアンプ21は、半導体基板111に形成される。バッファ22、減算回路23、および量子化回路24は、半導体基板112に形成される。前処理部12および処理部13は、半導体基板112に形成される。半導体基板111におけるLOGアンプ21および半導体基板112におけるバッファ22は、配線93を介して互いに接続される。

[0139] 図43は、センサ装置1を2枚の半導体基板111, 112に形成した場合における画素Pの他の一例を表すものである。この例では、フォトダイオードPD、LOGアンプ21、バッファ22、減算回路23、および量子化回路24は、半導体基板111に形成される。前処理部12および処理部13は、半導体基板112に形成される。半導体基板111における量子化回路24および半導体基板112における前処理部12は、配線93を介して互いに接続される。

[0140] [その他の変形例]

また、これらの変形例のうちの2以上を組み合わせてもよい。

[0141] <2. 移動体への応用例>

本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

[0142] 図44は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

[0143] 車両制御システム12000は、通信ネットワーク12001を介して接続された複数の電子制御ユニットを備える。図44に示した例では、車両制御システム12000は、駆動系制御ユニット12010、ボディ系制御ユニット12020、車外情報検出ユニット12030、車内情報検出ユニッ

ト 12040、及び統合制御ユニット 12050 を備える。また、統合制御ユニット 12050 の機能構成として、マイクロコンピュータ 12051、音声画像出力部 12052、及び車載ネットワーク I/F (interface) 12053 が図示されている。

[0144] 駆動系制御ユニット 12010 は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット 12010 は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

[0145] ボディ系制御ユニット 12020 は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット 12020 は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウinker又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット 12020 には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット 12020 は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

[0146] 車外情報検出ユニット 12030 は、車両制御システム 12000 を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット 12030 には、撮像部 12031 が接続される。車外情報検出ユニット 12030 は、撮像部 12031 に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット 12030 は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

[0147] 撮像部 12031 は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部 12031 は、電気信号を画像として出力す

ることもできるし、測距の情報として出力することもできる。また、撮像部 12031 が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

[0148] 車内情報検出ユニット 12040 は、車内の情報を検出する。車内情報検出ユニット 12040 には、例えば、運転者の状態を検出する運転者状態検出部 12041 が接続される。運転者状態検出部 12041 は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット 12040 は、運転者状態検出部 12041 から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

[0149] マイクロコンピュータ 12051 は、車外情報検出ユニット 12030 又は車内情報検出ユニット 12040 で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット 12010 に対して制御指令を出力することができる。例えば、マイクロコンピュータ 12051 は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含む ADAS (Advanced Driver Assistance System) の機能実現を目的とした協調制御を行うことができる。

[0150] また、マイクロコンピュータ 12051 は、車外情報検出ユニット 12030 又は車内情報検出ユニット 12040 で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

[0151] また、マイクロコンピュータ 12051 は、車外情報検出ユニット 12030 で取得される車外の情報に基づいて、ボディ系制御ユニット 12020 に対して制御指令を出力することができる。例えば、マイクロコンピュータ 12051 は、車外情報検出ユニット 12030 で検知した先行車又は対向

車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

[0152] 音声画像出力部 12052 は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図 44 の例では、出力装置として、オーディオスピーカ 12061、表示部 12062 及びインストルメントパネル 12063 が例示されている。表示部 12062 は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでもよい。

[0153] 図 45 は、撮像部 12031 の設置位置の例を示す図である。

[0154] 図 45 では、車両 12100 は、撮像部 12031 として、撮像部 12101、12102、12103、12104、12105 を有する。

[0155] 撮像部 12101、12102、12103、12104、12105 は、例えば、車両 12100 のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部 12101 及び車室内のフロントガラスの上部に備えられる撮像部 12105 は、主として車両 12100 の前方の画像を取得する。サイドミラーに備えられる撮像部 12102、12103 は、主として車両 12100 の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部 12104 は、主として車両 12100 の後方の画像を取得する。撮像部 12101 及び 12105 で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

[0156] なお、図 45 には、撮像部 12101 ないし 12104 の撮影範囲の一例が示されている。撮像範囲 12111 は、フロントノーズに設けられた撮像部 12101 の撮像範囲を示し、撮像範囲 12112、12113 は、それぞれサイドミラーに設けられた撮像部 12102、12103 の撮像範囲を示し、撮像範囲 12114 は、リアバンパ又はバックドアに設けられた撮像

部 1 2 1 0 4 の撮像範囲を示す。例えば、撮像部 1 2 1 0 1 ないし 1 2 1 0 4 で撮像された画像データが重ね合わせられることにより、車両 1 2 1 0 0 を上方から見た俯瞰画像が得られる。

[0157] 撮像部 1 2 1 0 1 ないし 1 2 1 0 4 の少なくとも 1 つは、距離情報を取得する機能を有していてもよい。例えば、撮像部 1 2 1 0 1 ないし 1 2 1 0 4 の少なくとも 1 つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

[0158] 例えば、マイクロコンピュータ 1 2 0 5 1 は、撮像部 1 2 1 0 1 ないし 1 2 1 0 4 から得られた距離情報を基に、撮像範囲 1 2 1 1 1 ないし 1 2 1 1 4 内における各立体物までの距離と、この距離の時間的变化（車両 1 2 1 0 0 に対する相対速度）を求めることにより、特に車両 1 2 1 0 0 の進行路上にある最も近い立体物で、車両 1 2 1 0 0 と略同じ方向に所定の速度（例えば、0 k m / h 以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ 1 2 0 5 1 は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

[0159] 例えば、マイクロコンピュータ 1 2 0 5 1 は、撮像部 1 2 1 0 1 ないし 1 2 1 0 4 から得られた距離情報を元に、立体物に関する立体物データを、2 輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ 1 2 0 5 1 は、車両 1 2 1 0 0 の周辺の障害物を、車両 1 2 1 0 0 のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ 1 2 0 5 1 は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ 1 2 0 6 1 や表示部 1 2 0 6 2 を介してドライバに警報を出力することや、駆動系制御ユニット 1 2 0 1 0 を介して強制減速や回

避操舵を行うことで、衝突回避のための運転支援を行うことができる。

[0160] 撮像部12101ないし12104の少なくとも1つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ12051は、撮像部12101ないし12104の撮像画像中に歩行者が存在するかどうかを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部12101ないし12104の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ12051が、撮像部12101ないし12104の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部12052は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部12062を制御する。また、音声画像出力部12052は、歩行者を示すアイコン等を所望の位置に表示するように表示部12062を制御してもよい。

[0161] 以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部12031に適用され得る。これにより、車両制御システム12000では、画素アレイ11により生成されたイベント信号 S_{ev} に基づいて、前処理部12により処理情報 I_{NF} が生成され、この処理情報 I_{NF} に基づいて、処理部13によりニューラルネットワーク NN を用いた処理が行われる。これにより、 I/O を介さずにデータを伝送できるので、消費電力を低減することができる。また、前処理部12により、データレートを低くすることができ、遅延時間を短くすることができる。これにより、車両制御システム12000では、例えば、消費電力を低減しつつ、短いレスポンス時間で車両制御を行うことができる。

[0162] 以上、実施の形態および変形例、ならびにそれらの具体的な応用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

[0163] 例えば、上記実施の形態では、図3に示したように4つの画素Pをニューロン回路30Aに接続したが、これに限定されるものではなく、これに代えて、例えば3つ以下の画素Pをニューロン回路30Aに接続してもよいし、5つ以上の画素Pをニューロン回路30Aに接続してもよい。

[0164] また、例えば、上記実施の形態では、前処理部12は、2段の複数のニューロン回路30を有するようにした。具体的には、前処理部12は、前段に配置された複数のニューロン回路30Aと、後段に配置された複数のニューロン回路30Bとを有するようにしたが、これに限定されるものではない。これに代えて、3段以上の複数のニューロン回路30を設けてもよい。

[0165] なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、また他の効果があってもよい。

[0166] なお、本技術は以下のような構成とすることができる。以下の構成の本技術によれば、処理回路の演算量を低減することができる。

[0167] (1)

それぞれが、受光素子を有し、前記受光素子の受光結果に応じてイベントの有無に応じたイベント信号を生成する複数の画素回路と、

前記複数のイベント信号に基づいて処理情報を生成し、ニューラルネットワークを含む処理回路に前記処理情報を供給する前処理回路と

を備え、

前記前処理回路は、

前記複数の画素回路のうちの2以上の画素回路によりそれぞれ生成された2以上の前記イベント信号に基づいて重み加算処理を行う第1の重み加算回路と、

前記第1の重み加算回路における前記重み加算処理の結果に基づいて第1の特徴量信号を生成する第1の判定回路と

を有し、

前記第1の特徴量信号に基づいて前記処理情報を生成する

センサ装置。

(2)

前記第1の判定回路は、前記第1の重み加算回路における前記重み加算処理の結果を積分することにより第1の積分信号を生成する第1の積分回路と、前記第1の積分信号としきい値とを比較することにより前記第1の特徴量信号を生成する第1の比較回路とを有する

前記(1)に記載のセンサ装置。

(3)

前記前処理回路は、学習処理を行うことにより、前記第1の特徴量信号に基づいて前記重み加算処理における重み係数および前記しきい値を設定する設定回路をさらに有する

前記(2)に記載のセンサ装置。

(4)

前記設定回路は、前記第1の特徴量信号および前記2以上のイベント信号に基づいて前記重み係数および前記しきい値を設定する

前記(3)に記載のセンサ装置。

(5)

前記前処理回路は、前記複数のイベント信号に基づいて、前記イベントが生じる度に処理を行うことにより前記処理情報を生成する

前記(1)から(4)のいずれかに記載のセンサ装置。

(6)

前記前処理回路は、所定時間が経過する度に、前記所定時間における前記複数のイベント信号に基づいて処理を行うことにより前記処理情報を生成する

前記(1)から(4)のいずれかに記載のセンサ装置。

(7)

前記処理情報は、前記所定時間における前記イベントの有無に応じた情報を含む

前記(6)に記載のセンサ装置。

(8)

前記処理情報は、前記所定時間における前記イベントの数に応じた情報を含む

前記(6)に記載のセンサ装置。

(9)

前記前処理回路は、前記2以上のイベント信号に基づいて、前記2以上の画素回路の動作を制御する制御回路をさらに有する

前記(1)から(8)のいずれかに記載のセンサ装置。

(10)

前記制御回路は、検出対象の動きに応じて、前記2以上の画素回路の動作タイミングを制御する

前記(9)に記載のセンサ装置。

(11)

前記前処理回路は、

2以上の特徴量信号に基づいて前記重み加算処理を行う第2の重み加算回路と、

前記第2の重み加算回路における前記重み加算処理の結果に基づいて第2の特徴量信号を生成する第2の判定回路と、

前記第2の特徴量信号を含む複数の信号に基づいて前記処理情報を生成する出力制御回路と

を有する

前記(1)から(10)のいずれかに記載のセンサ装置。

(12)

前記第2の判定回路は、前記第2の重み加算回路における前記重み加算処理の結果を積分することにより第2の積分信号を生成する第2の積分回路と、前記第2の積分信号と、互いに異なる複数のしきい値とをそれぞれ比較することにより前記第2の特徴量信号を生成する第2の比較回路とを有する

前記(11)に記載のセンサ装置。

(13)

前記第2の比較回路は、前記第2の積分信号と前記複数のしきい値とをそれぞれ比較する複数の比較部を有し、

前記複数の比較部は、第1の比較部を含み、

前記第2の積分回路は、前記第1の比較部の比較結果に基づいてリセットされる

前記(12)に記載のセンサ装置。

(14)

前記第1の比較部は、前記第2の積分信号と、前記複数のしきい値のうち一番高い第1のしきい値とを比較する

前記(13)に記載のセンサ装置。

(15)

前記複数の比較部は、第2の比較部を含み、

前記第2の比較部は、前記第2の積分信号と、前記第1のしきい値の整数分の1である第2のしきい値とを比較する

前記(14)に記載のセンサ装置。

(16)

前記イベントは、前記受光素子における受光量の増加に応じた第1のイベントと、前記受光量の減少に応じた第2のイベントとを含む

前記(1)から(15)のいずれかに記載のセンサ装置。

(17)

前記処理情報は、前記複数の画素回路のうちの、前記イベントが生じた画素回路の位置に応じた情報である

前記(1)から(16)のいずれかに記載のセンサ装置。

(18)

前記処理回路をさらに備えた

前記(1)から(17)のいずれかに記載のセンサ装置。

(19)

画像処理回路をさらに備え、

前記複数の画素回路のそれぞれは、さらに前記受光素子における受光量に応じた画素信号を生成し、

前記画像処理回路は、前記複数の画素回路により生成された複数の前記画素信号に基づいて画像処理を行うことにより画像情報を生成し、

前記処理回路は、前記処理情報および前記画像情報に基づいて、前記ニューラルネットワークを用いて処理を行う

前記（１）から（１８）のいずれかに記載のセンサ装置。

（２０）

複数の画素回路において生成された、イベントの有無に応じた複数のイベント信号に基づいて処理情報を生成し、ニューラルネットワークを含む処理回路に前記処理情報を供給する前処理回路を備え、

前記前処理回路は、

前記複数の画素回路のうちの２以上の画素回路によりそれぞれ生成された２以上の前記イベント信号に基づいて重み加算処理を行う第１の重み加算回路と、

前記第１の重み加算回路における前記重み加算処理の結果に基づいて第１の特徴量信号を生成する第１の判定回路と

を有し、

前記第１の特徴量信号に基づいて前記処理情報を生成する

半導体装置。

[0168] 本出願は、日本国特許庁において２０２１年４月２日に出願された日本特許出願番号２０２１－０６３５５２号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。

[0169] 当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

請求の範囲

- [請求項1] それぞれが、受光素子を有し、前記受光素子の受光結果に応じてイベントの有無に応じたイベント信号を生成する複数の画素回路と、
 前記複数のイベント信号に基づいて処理情報を生成し、ニューラルネットワークを含む処理回路に前記処理情報を供給する前処理回路とを備え、
 前記前処理回路は、
 前記複数の画素回路のうちの2以上の画素回路によりそれぞれ生成された2以上の前記イベント信号に基づいて重み加算処理を行う第1の重み加算回路と、
 前記第1の重み加算回路における前記重み加算処理の結果に基づいて第1の特徴量信号を生成する第1の判定回路とを有し、
 前記第1の特徴量信号に基づいて前記処理情報を生成するセンサ装置。
- [請求項2] 前記第1の判定回路は、前記第1の重み加算回路における前記重み加算処理の結果を積分することにより第1の積分信号を生成する第1の積分回路と、前記第1の積分信号としきい値とを比較することにより前記第1の特徴量信号を生成する第1の比較回路とを有する
 請求項1に記載のセンサ装置。
- [請求項3] 前記前処理回路は、学習処理を行うことにより、前記第1の特徴量信号に基づいて前記重み加算処理における重み係数および前記しきい値を設定する設定回路をさらに有する
 請求項2に記載のセンサ装置。
- [請求項4] 前記設定回路は、前記第1の特徴量信号および前記2以上のイベント信号に基づいて前記重み係数および前記しきい値を設定する
 請求項3に記載のセンサ装置。
- [請求項5] 前記前処理回路は、前記複数のイベント信号に基づいて、前記イベ

ントが生じる度に処理を行うことにより前記処理情報を生成する
請求項 1 に記載のセンサ装置。

[請求項6] 前記前処理回路は、所定時間が経過する度に、前記所定時間における前記複数のイベント信号に基づいて処理を行うことにより前記処理情報を生成する

請求項 1 に記載のセンサ装置。

[請求項7] 前記処理情報は、前記所定時間における前記イベントの有無に応じた情報を含む

請求項 6 に記載のセンサ装置。

[請求項8] 前記処理情報は、前記所定時間における前記イベントの数に応じた情報を含む

請求項 6 に記載のセンサ装置。

[請求項9] 前記前処理回路は、前記 2 以上のイベント信号に基づいて、前記 2 以上の画素回路の動作を制御する制御回路をさらに有する

請求項 1 に記載のセンサ装置。

[請求項10] 前記制御回路は、検出対象の動きに応じて、前記 2 以上の画素回路の動作タイミングを制御する

請求項 9 に記載のセンサ装置。

[請求項11] 前記前処理回路は、

2 以上の特徴量信号に基づいて前記重み加算処理を行う第 2 の重み加算回路と、

前記第 2 の重み加算回路における前記重み加算処理の結果に基づいて第 2 の特徴量信号を生成する第 2 の判定回路と、

前記第 2 の特徴量信号を含む複数の信号に基づいて前記処理情報を生成する出力制御回路と

を有する

請求項 1 に記載のセンサ装置。

[請求項12] 前記第 2 の判定回路は、前記第 2 の重み加算回路における前記重み

加算処理の結果を積分することにより第2の積分信号を生成する第2の積分回路と、前記第2の積分信号と、互いに異なる複数のしきい値とをそれぞれ比較することにより前記第2の特徴量信号を生成する第2の比較回路とを有する

請求項11に記載のセンサ装置。

[請求項13] 前記第2の比較回路は、前記第2の積分信号と前記複数のしきい値とをそれぞれ比較する複数の比較部を有し、
前記複数の比較部は、第1の比較部を含み、
前記第2の積分回路は、前記第1の比較部の比較結果に基づいてリセットされる

請求項12に記載のセンサ装置。

[請求項14] 前記第1の比較部は、前記第2の積分信号と、前記複数のしきい値のうちの一番高い第1のしきい値とを比較する

請求項13に記載のセンサ装置。

[請求項15] 前記複数の比較部は、第2の比較部を含み、
前記第2の比較部は、前記第2の積分信号と、前記第1のしきい値の整数分の1である第2のしきい値とを比較する

請求項14に記載のセンサ装置。

[請求項16] 前記イベントは、前記受光素子における受光量の増加に応じた第1のイベントと、前記受光量の減少に応じた第2のイベントとを含む

請求項1に記載のセンサ装置。

[請求項17] 前記処理情報は、前記複数の画素回路のうちの、前記イベントが生じた画素回路の位置に応じた情報である

請求項1に記載のセンサ装置。

[請求項18] 前記処理回路をさらに備えた

請求項1に記載のセンサ装置。

[請求項19] 画像処理回路をさらに備え、

前記複数の画素回路のそれぞれは、さらに前記受光素子における受

光量に応じた画素信号を生成し、

前記画像処理回路は、前記複数の画素回路により生成された複数の前記画素信号に基づいて画像処理を行うことにより画像情報を生成し、

前記処理回路は、前記処理情報および前記画像情報に基づいて、前記ニューラルネットワークを用いて処理を行う

請求項 1 に記載のセンサ装置。

[請求項20]

複数の画素回路において生成された、イベントの有無に応じた複数のイベント信号に基づいて処理情報を生成し、ニューラルネットワークを含む処理回路に前記処理情報を供給する前処理回路を備え、

前記前処理回路は、


前記複数の画素回路のうちの 2 以上の画素回路によりそれぞれ生成された 2 以上の前記イベント信号に基づいて重み加算処理を行う第 1 の重み加算回路と、

前記第 1 の重み加算回路における前記重み加算処理の結果に基づいて第 1 の特徴量信号を生成する第 1 の判定回路と


を有し、

前記第 1 の特徴量信号に基づいて前記処理情報を生成する半導体装置。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9]




[図10]




[図11]




[図12]




[図13]




[図14]




[図16]




[図17]




[図18]




[図19]




[図20]




[図21]




[図22]




[図23]




[図24]




[図25]




[図26]



[図27]




[図28]




[illegible]


[図30]




[図31]




[図32]




[図33]




[図34]




[図35]




[図36]




[図37]




[図38]




[図39]




[図40]




[図41]




[図42]




[図43]



[図44]



[図45]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2022/003858

A. CLASSIFICATION OF SUBJECT MATTER**H04N 5/232**(2006.01)i; **G06T 7/00**(2017.01)i; **H04N 5/225**(2006.01)i

FI: H04N5/232; G06T7/00 350C; H04N5/225 300

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H04N5/232; G06T7/00; H04N5/225

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996

Published unexamined utility model applications of Japan 1971-2022

Registered utility model specifications of Japan 1996-2022

Published registered utility model applications of Japan 1994-2022

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	US 2018/0357504 A1 (SAMSUNG ELECTRONICS CO., LTD.) 13 December 2018 (2018-12-13)	1-11, 16-20
A	paragraphs [0001]-[0083], fig. 1-13	
A	paragraphs [0001]-[0083], fig. 1-13	12-15
A	CN 111369482 A (BEIJING SENSETIME SCIENCE TECH LTD.) 03 July 2020 (2020-07-03)	1-20
	paragraphs [0034]-[0146], fig. 1-6	



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search

15 April 2022

Date of mailing of the international search report

26 April 2022

Name and mailing address of the ISA/JP

Japan Patent Office (ISA/JP)
3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915
Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/JP2022/003858

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
US	2018/0357504	A1	13 December 2018	(Family: none)	
CN	111369482	A	03 July 2020	(Family: none)	

A. 発明の属する分野の分類（国際特許分類（IPC）） H04N 5/232(2006.01)i; G06T 7/00(2017.01)i; H04N 5/225(2006.01)i FI: H04N5/232; G06T7/00 350C; H04N5/225 300														
B. 調査を行った分野														
調査を行った最小限資料（国際特許分類（IPC）） H04N5/232; G06T7/00; H04N5/225														
最小限資料以外の資料で調査を行った分野に含まれるもの														
<table border="0"> <tr> <td>日本国実用新案公報</td> <td>1922 - 1996年</td> </tr> <tr> <td>日本国公開実用新案公報</td> <td>1971 - 2022年</td> </tr> <tr> <td>日本国実用新案登録公報</td> <td>1996 - 2022年</td> </tr> <tr> <td>日本国登録実用新案公報</td> <td>1994 - 2022年</td> </tr> </table>			日本国実用新案公報	1922 - 1996年	日本国公開実用新案公報	1971 - 2022年	日本国実用新案登録公報	1996 - 2022年	日本国登録実用新案公報	1994 - 2022年				
日本国実用新案公報	1922 - 1996年													
日本国公開実用新案公報	1971 - 2022年													
日本国実用新案登録公報	1996 - 2022年													
日本国登録実用新案公報	1994 - 2022年													
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）														
C. 関連すると認められる文献														
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号												
X	US 2018/0357504 A1 (SAMSUNG ELECTRONICS CO., LTD.) 13.12.2018 (2018 - 12 - 13) 段落[0001]-[0083], 図1-13	1-11, 16-20												
A	段落[0001]-[0083], 図1-13	12-15												
A	CN 111369482 A (BEIJING SENSETIME SCIENCE TECH LTD.) 03.07.2020 (2020 - 07 - 03) 段落[0034]-[0146], 図1-6	1-20												
☐ C欄の続きにも文献が列挙されている。 ☒ パテントファミリーに関する別紙を参照。														
<table border="0"> <tr> <td>* 引用文献のカテゴリー</td> <td>“T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの</td> </tr> <tr> <td>“A” 特に関連のある文献ではなく、一般的技術水準を示すもの</td> <td>“X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの</td> </tr> <tr> <td>“E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの</td> <td>“Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの</td> </tr> <tr> <td>“L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）</td> <td>“&” 同一パテントファミリー文献</td> </tr> <tr> <td>“O” 口頭による開示、使用、展示等に言及する文献</td> <td></td> </tr> <tr> <td>“P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献</td> <td></td> </tr> </table>			* 引用文献のカテゴリー	“T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの	“A” 特に関連のある文献ではなく、一般的技術水準を示すもの	“X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの	“E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの	“Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの	“L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）	“&” 同一パテントファミリー文献	“O” 口頭による開示、使用、展示等に言及する文献		“P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献	
* 引用文献のカテゴリー	“T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの													
“A” 特に関連のある文献ではなく、一般的技術水準を示すもの	“X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの													
“E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの	“Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの													
“L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）	“&” 同一パテントファミリー文献													
“O” 口頭による開示、使用、展示等に言及する文献														
“P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献														
国際調査を完了した日 15.04.2022	国際調査報告の発送日 26.04.2022													
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号	権限のある職員（特許庁審査官） ▲徳▼田 賢二 5P 9654 電話番号 03-3581-1101 内線 3581													

国際調査報告
パテントファミリーに関する情報

国際出願番号

PCT/JP2022/003858

引用文献			公表日	パテントファミリー文献	公表日
US	2018/0357504	A1	13.12.2018	(ファミリーなし)	
CN	111369482	A	03.07.2020	(ファミリーなし)	