

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号  
特許第7583000号  
(P7583000)

(45)発行日 令和6年11月13日(2024.11.13)

(24)登録日 令和6年11月5日(2024.11.5)

|                        |                             |          |                        |         |  |
|------------------------|-----------------------------|----------|------------------------|---------|--|
| (51)国際特許分類             |                             | F I      |                        |         |  |
| G 0 6 F                | 21/60 (2013.01)             | G 0 6 F  | 21/60                  | 3 2 0   |  |
| G 0 6 F                | 11/10 (2006.01)             | G 0 6 F  | 11/10                  | 6 0 4   |  |
| G 1 1 B                | 20/10 (2006.01)             | G 1 1 B  | 20/10                  | 3 0 1 Z |  |
| G 1 1 B                | 20/18 (2006.01)             | G 1 1 B  | 20/10                  | H       |  |
|                        |                             | G 1 1 B  | 20/18                  | 5 1 2 C |  |
| 請求項の数 21 (全35頁) 最終頁に続く |                             |          |                        |         |  |
| (21)出願番号               | 特願2022-141346(P2022-141346) | (73)特許権者 | 524132520              |         |  |
| (22)出願日                | 令和4年9月6日(2022.9.6)          |          | 日立ヴァンタラ株式会社            |         |  |
| (65)公開番号               | 特開2024-36837(P2024-36837A)  |          | 神奈川県横浜市戸塚区吉田町 2 9 2 番地 |         |  |
| (43)公開日                | 令和6年3月18日(2024.3.18)        | (74)代理人  | 110001678              |         |  |
| 審査請求日                  | 令和5年5月22日(2023.5.22)        |          | 藤央弁理士法人                |         |  |
|                        |                             | (72)発明者  | 水島 永雅                  |         |  |
|                        |                             |          | 東京都千代田区丸の内一丁目 6 番 6 号  |         |  |
|                        |                             |          | 株式会社日立製作所内             |         |  |
|                        |                             | (72)発明者  | 吉井 義裕                  |         |  |
|                        |                             |          | 東京都千代田区丸の内一丁目 6 番 6 号  |         |  |
|                        |                             |          | 株式会社日立製作所内             |         |  |
|                        |                             | (72)発明者  | 岡田 尚也                  |         |  |
|                        |                             |          | 東京都千代田区丸の内一丁目 6 番 6 号  |         |  |
|                        |                             |          | 株式会社日立製作所内             |         |  |
|                        |                             | 審査官      | 辻 勇貴                   |         |  |
|                        |                             |          |                        | 最終頁に続く  |  |

(54)【発明の名称】 計算機及びデータ処理方法

(57)【特許請求の範囲】

【請求項 1】

複数のデータブロックを含むユーザデータの書き込み及び読み出しを行う計算機であって、

プロセッサ、前記プロセッサに接続されるメモリ、前記プロセッサに接続される記憶媒体、及び前記プロセッサに接続される接続インタフェースを備え、

前記プロセッサは、  
複数のレジスタを有し、  
前記ユーザデータの書き込みリクエストを受信し、  
前記書き込みリクエストに従って書き込まれる前記ユーザデータを前記メモリに格納し、  
前記複数のレジスタを用いて、複数の暗号化データブロックを含む暗号化ユーザデータを生成する暗号化処理を実行し、

2 以上の第 1 データ保全性フィールドを第 1 レジスタに格納し、  
前記第 1 レジスタに格納された前記 2 以上の前記第 1 データ保全性フィールドの各々に、  
前記暗号化データブロックの格納位置を示す第 1 アドレスを設定する設定処理を並列に  
実行し、

前記暗号化ユーザデータに含まれる前記複数の暗号化データブロックの各々に、前記第 1 アドレスが設定された第 1 データ保全性フィールドを付加し、  
前記暗号化ユーザデータを前記記憶媒体に格納する、  
ことを特徴とする計算機。

## 【請求項 2】

請求項 1 に記載の計算機であって、

前記第 1 データ保全性フィールドには、前記データブロックの書き込みの世代を表す第 1 世代番号を設定することができ、

前記プロセッサは、前記第 1 レジスタに格納された前記 2 以上の前記第 1 データ保全性フィールドの各々に、前記暗号化データブロックの前記第 1 世代番号を設定する設定処理を並列に実行することを特徴とする計算機。

## 【請求項 3】

請求項 1 に記載の計算機であって、

前記第 1 データ保全性フィールドは第 1 誤り符号を含むことを特徴とする計算機。

10

## 【請求項 4】

請求項 2 に記載の計算機であって、

前記プロセッサは、

前記暗号化ユーザデータの読み出しリクエストを受信し、

前記記憶媒体から、前記読み出しリクエストによって指定された前記暗号化ユーザデータを読み出し、前記メモリに格納し、

前記複数のレジスタを用いて、前記暗号化ユーザデータを復号する復号処理を実行し、

第 2 レジスタに 2 以上の第 2 データ保全性フィールドを格納し、

前記第 2 レジスタに格納された前記 2 以上の前記第 2 データ保全性フィールドの各々に、前記暗号化データブロックの格納位置を示す第 2 アドレスを設定する設定処理を並列に実行し、

20

復号された前記ユーザデータに含まれる前記複数のデータブロックの各々に、前記第 2 アドレスが設定された第 2 データ保全性フィールドを付加し、前記メモリに格納する、

ことを特徴とする計算機。

## 【請求項 5】

請求項 4 に記載の計算機であって、

前記第 2 データ保全性フィールドには、前記データブロックの書き込みの世代を表す第 2 世代番号を設定することができ、

前記プロセッサは、前記第 2 レジスタに格納された前記 2 以上の前記第 2 データ保全性フィールドの各々に、前記データブロックの前記第 2 世代番号を設定する設定処理を並列に実行することを特徴とする計算機。

30

## 【請求項 6】

請求項 5 に記載の計算機であって、

前記プロセッサは、

S I M D 命令を用いて、前記第 1 レジスタに格納された前記 2 以上の前記第 1 データ保全性フィールドの各々に前記第 1 アドレスを設定する設定処理を並列で実行し、

前記 S I M D 命令を用いて、前記第 1 レジスタに格納された前記 2 以上の前記第 1 データ保全性フィールドの各々に前記第 1 世代番号を設定する設定処理を並列で実行し、

前記 S I M D 命令を用いて、前記第 2 レジスタに格納された前記 2 以上の前記第 2 データ保全性フィールドの各々に前記第 2 アドレスを設定する設定処理を並列で実行し、

40

前記 S I M D 命令を用いて、前記第 2 レジスタに格納された前記 2 以上の前記第 2 データ保全性フィールドの各々に前記第 2 世代番号を設定する設定処理を並列で実行することを特徴とする計算機。

## 【請求項 7】

請求項 4 に記載の計算機であって、

前記第 2 データ保全性フィールドは第 1 誤り符号を含むことを特徴とする計算機。

## 【請求項 8】

複数のデータブロックを含むユーザデータの書き込み及び読み出しを行う計算機であって、

プロセッサ、前記プロセッサに接続されるメモリ、前記プロセッサに接続される記憶媒

50

体、及び前記プロセッサに接続される接続インタフェースを備え、  
前記プロセッサは、  
複数のレジスタを有し、  
前記ユーザデータの書き込みリクエストを受信し、  
前記書き込みリクエストに従って書き込まれる前記ユーザデータを前記メモリに格納し、  
前記複数のレジスタを用いて、複数の暗号化データブロックを含む暗号化ユーザデータを生成する暗号化処理を実行し、  
前記複数のレジスタを用いて、前記ユーザデータの破損を検出するための第 1 検査処理を実行し、  
前記暗号化ユーザデータを前記記憶媒体に格納し、  
前記ユーザデータに含まれる前記複数のデータブロックの各々には、第 1 誤り符号を含む第 1 データ保全性フィールドが付加され、  
前記暗号化処理では、  
所定の数の前記データブロックから、前記データブロックの一部である部分データを読み出し、第 1 レジスタに格納する第 1 処理と、  
前記第 1 レジスタに格納される前記部分データを暗号化した暗号化部分データを第 2 レジスタに格納する第 2 処理と、  
前記第 1 レジスタに格納される前記部分データを用いて、前記第 1 誤り符号を生成するための第 1 演算を実行し、前記第 1 演算の結果を第 3 レジスタに格納する第 3 処理と、  
が繰り返し実行され、  
前記第 1 検査処理は、  
第 4 レジスタに、所定の数の前記データブロックの前記第 1 データ保全性フィールドを読み出す処理と、  
前記第 3 レジスタに格納される前記第 1 誤り符号と、前記第 4 レジスタに格納される前記第 1 データ保全性フィールドに含まれる前記第 1 誤り符号とを比較することによって、前記メモリから読み出された前記ユーザデータが破損しているか否かを判定する処理と、  
を含むことを特徴とする計算機。

【請求項 9】

請求項 8 に記載の計算機であって、  
前記第 1 データ保全性フィールドは、前記データブロックの格納位置を示す第 1 アドレスを含み、  
前記第 1 検査処理は、  
第 5 レジスタに、所定の数の前記データブロックの前記第 1 アドレスを読み出す処理と、  
前記第 5 レジスタに格納される前記第 1 アドレスと、前記第 4 レジスタに格納される前記第 1 データ保全性フィールドに含まれる前記第 1 アドレスとを比較することによって、前記メモリから読み出された前記ユーザデータが破損しているか否かを判定する処理と、  
を含むことを特徴とする計算機。

【請求項 10】

請求項 9 に記載の計算機であって、  
前記プロセッサは、  
前記暗号化ユーザデータの読み出しリクエストを受信し、  
前記記憶媒体から、前記読み出しリクエストによって指定された前記暗号化ユーザデータを読み出し、前記メモリに格納し、  
前記複数のレジスタを用いて、前記暗号化ユーザデータを復号する復号処理を実行し、  
前記複数のレジスタを用いて、前記暗号化ユーザデータの破損を検出するための第 2 検査処理を実行し、  
前記ユーザデータを前記メモリに格納し、  
前記暗号化ユーザデータに含まれる前記複数の暗号化データブロックの各々には、第 2 誤り符号を含む第 2 データ保全性フィールドが付加され、  
前記復号処理では、

所定の数の前記暗号化データブロックから、前記暗号化データブロックの一部である部分暗号化データを読み出し、第 6 レジスタに格納する第 8 処理と、

前記第 6 レジスタに格納される前記部分暗号化データを復号した前記部分データを第 7 レジスタに格納する第 9 処理と、

前記第 6 レジスタに格納される前記暗号化部分データを用いて、前記第 2 誤り符号を生成するための第 2 演算を実行し、前記第 2 演算の結果を第 8 レジスタに格納する第 10 処理と、

が繰り返し実行され、

前記第 2 検査処理は、

第 9 レジスタに、所定の数の前記暗号化データブロックの前記第 2 データ保全性フィールドを読み出す処理と、

10

前記第 8 レジスタに格納される前記第 2 誤り符号と、前記第 9 レジスタに格納される前記第 1 データ保全性フィールドに含まれる前記第 2 誤り符号とを比較することによって、前記記憶媒体から読み出された前記暗号化ユーザデータが破損しているか否かを判定する処理と、

を含むことを特徴とする計算機。

#### 【請求項 11】

請求項 10 に記載の計算機であって、

前記第 2 データ保全性フィールドは、前記暗号化データブロックの格納位置を示す第 2 アドレスを含み、

20

前記第 2 検査処理は、

第 10 レジスタに、所定の数の前記暗号化データブロックに対応する前記第 2 アドレスを読み出す処理と、

前記第 9 レジスタに格納される前記第 2 データ保全性フィールドに含まれる前記第 2 アドレスと、前記第 10 レジスタに格納される前記第 2 アドレスとを比較することによって、前記記憶媒体から読み出された前記暗号化ユーザデータが破損しているか否かを判定する処理と、

を含むことを特徴とする計算機。

#### 【請求項 12】

請求項 11 に記載の計算機であって、

30

前記第 2 データ保全性フィールドは、前記データブロックの書き込みの世代を表す第 2 世代番号を含み、

前記第 2 検査処理は、

第 11 レジスタに、所定の数の前記暗号化データブロックに対応する前記第 2 世代番号を読み出す処理と、

前記第 9 レジスタに格納される前記第 1 データ保全性フィールドに含まれる前記第 2 世代番号と、前記第 11 レジスタに格納される前記第 2 世代番号とを比較することによって、前記記憶媒体から読み出された前記暗号化ユーザデータが破損しているか否かを判定する処理と、

を含むことを特徴とする計算機。

40

#### 【請求項 13】

請求項 12 に記載の計算機であって、

前記プロセッサは、SIMD 命令を用いて、前記複数のデータブロック及び前記複数の暗号化データブロックに対する処理を並列で実行することを特徴とする計算機。

#### 【請求項 14】

複数のデータブロックを含むユーザデータの書き込み及び読み出しを行う計算機が実行するデータ処理方法であって、

前記計算機は、プロセッサ、前記プロセッサに接続されるメモリ、前記プロセッサに接続される記憶媒体、及び前記プロセッサに接続される接続インタフェースを有し、

前記プロセッサは、複数のレジスタを有し、

50

前記データ処理方法は、  
前記プロセッサが、前記ユーザデータの書き込みリクエストを受信するステップと、  
前記プロセッサが、前記書き込みリクエストに従って書き込まれる前記ユーザデータを前記メモリに格納するステップと、  
前記プロセッサが、前記複数のレジスタを用いて、複数の暗号化データブロックを含む暗号化ユーザデータを生成する暗号化処理を実行するステップと、  
前記プロセッサが、前記複数のレジスタを用いて、前記ユーザデータの破損を検出するための検査処理を実行するステップと、  
前記プロセッサが、前記暗号化ユーザデータに含まれる前記複数の暗号化データブロックの各々に、第 1 誤り符号を含む第 1 データ保全性フィールドを付加するステップと、  
前記プロセッサが、前記暗号化ユーザデータを前記記憶媒体に格納するステップと、  
を含み、  
前記暗号化処理では、  
所定の数の前記データブロックから、前記データブロックの一部である部分データを読み出し、第 1 レジスタに格納する第 1 処理と、  
前記第 1 レジスタに格納される前記部分データを暗号化した暗号化部分データを第 2 レジスタに格納する第 2 処理と、  
前記第 2 レジスタに格納される前記暗号化部分データを用いて、前記第 1 誤り符号を算出するための第 1 演算を実行し、前記第 1 演算の結果を第 3 レジスタに格納する第 3 処理と、  
が繰り返し実行され、  
前記検査処理は、  
第 4 レジスタに、所定の数の前記データブロックの前記第 1 データ保全性フィールドを読み出す処理と、  
前記第 3 レジスタに格納される前記第 1 誤り符号と、前記第 4 レジスタに格納される前記第 1 データ保全性フィールドに含まれる前記第 1 誤り符号とを比較することによって、前記メモリから読み出された前記ユーザデータが破損しているか否かを判定する処理と、  
を含むことを特徴とするデータ処理方法。

【請求項 15】

複数のデータブロックを含むユーザデータの書き込み及び読み出しを行う計算機であって、  
プロセッサ、前記プロセッサに接続されるメモリ、前記プロセッサに接続される記憶媒体、及び前記プロセッサに接続される接続インタフェースを備え、  
前記プロセッサは、  
複数のレジスタを有し、  
前記ユーザデータの書き込みリクエストを受信し、  
前記書き込みリクエストに従って書き込まれる前記ユーザデータを前記メモリに格納し、  
前記複数のレジスタを用いて、複数の暗号化データブロックを含む暗号化ユーザデータを生成する暗号化処理を実行し、  
前記暗号化ユーザデータに含まれる前記複数の暗号化データブロックの各々に、第 1 誤り符号を含む第 1 データ保全性フィールドを付加し、  
前記暗号化ユーザデータを前記記憶媒体に格納し、  
前記暗号化処理では、  
所定の数の前記データブロックから、前記データブロックの一部である部分データを読み出し、第 1 レジスタに格納する第 1 処理と、  
前記第 1 レジスタに格納される前記部分データを暗号化した暗号化部分データを第 2 レジスタに格納する第 2 処理と、  
前記第 2 レジスタに格納される前記暗号化部分データを用いて、前記第 1 誤り符号を算出するための第 1 演算を実行し、前記第 1 演算の結果を第 3 レジスタに格納する第 3 処理と、

10

20

30

40

50

が繰り返し実行され、

前記第 1 データ保全性フィールドには、前記暗号化データブロックの格納位置を示す第 1 アドレスを設定することができ、

前記プロセッサは、

第 4 レジスタに、所定の数の前記暗号化データブロックの前記第 1 誤り符号を読み出し、

前記第 4 レジスタに格納される前記第 1 誤り符号に、当該第 1 誤り符号が付加される前記暗号化データブロックの前記第 1 アドレスを追加することによって、前記第 1 データ保全性フィールドを生成し、

前記第 1 データ保全性フィールドには、前記データブロックの書き込みの世代を表す第 1 世代番号を設定することができ、

前記プロセッサは、前記第 4 レジスタに格納される前記第 1 誤り符号に、当該第 1 誤り符号が付加される前記暗号化データブロックの前記第 1 世代番号を追加することによって、前記第 1 データ保全性フィールドを生成することを特徴とする計算機。

**【請求項 16】**

請求項 15 に記載の計算機であって、

前記プロセッサは、

前記暗号化ユーザデータの読み出しリクエストを受信し、

前記記憶媒体から、前記読み出しリクエストによって指定された前記暗号化ユーザデータを読み出し、前記メモリに格納し、

前記複数のレジスタを用いて、前記暗号化ユーザデータを復号する復号処理を実行し、

復号された前記ユーザデータに含まれる前記複数のデータブロックの各々に、第 2 誤り符号を含む第 2 データ保全性フィールドを付加し、前記メモリに格納し、

前記復号処理では、

所定の数の前記暗号化データブロックから、前記暗号化データブロックの一部である部分暗号化データを読み出し、第 5 レジスタに格納する第 4 処理と、

前記第 5 レジスタに格納される前記部分暗号化データを復号した前記部分データを第 6 レジスタに格納する第 5 処理と、

前記第 6 レジスタに格納される前記部分データを用いて、前記第 2 誤り符号を算出するための第 2 演算を実行し、前記第 2 演算の結果を第 7 レジスタに格納する第 8 処理と、

が繰り返し実行されることを特徴とする計算機。

**【請求項 17】**

請求項 16 に記載の計算機であって、

前記第 2 データ保全性フィールドには、前記暗号化データブロックの格納位置を示す第 2 アドレスを設定することができ、

前記プロセッサは、

第 8 レジスタに、所定の数の前記データブロックの前記第 2 誤り符号を読み出し、

前記第 8 レジスタに格納される前記第 2 誤り符号に、当該第 2 誤り符号が付加される前記データブロックの前記第 2 アドレスを追加することによって、前記第 2 データ保全性フィールドを生成することを特徴とする計算機。

**【請求項 18】**

請求項 17 に記載の計算機であって、

前記第 2 データ保全性フィールドには、前記データブロックの書き込みの世代を表す第 2 世代番号を設定することができ、

前記プロセッサは、前記第 8 レジスタに格納される前記第 2 誤り符号に、当該第 2 誤り符号が付加される前記データブロックの前記第 2 世代番号を追加することによって、前記第 2 データ保全性フィールドを生成することを特徴とする計算機。

**【請求項 19】**

請求項 18 に記載の計算機であって、

前記プロセッサは、SIMD 命令を用いて、前記複数のデータブロック及び前記複数の暗号化データブロックに対する処理を並列で実行することを特徴とする計算機。

10

20

30

40

50

## 【請求項 20】

複数のデータブロックを含むユーザデータの書き込み及び読み出しを行う計算機が実行するデータ処理方法であって、

前記計算機は、プロセッサ、前記プロセッサに接続されるメモリ、前記プロセッサに接続される記憶媒体、及び前記プロセッサに接続される接続インタフェースを備え、

前記プロセッサは、複数のレジスタを有し、

前記データ処理方法は、

前記プロセッサが、前記ユーザデータの書き込みリクエストを受信するステップと、

前記プロセッサが、前記書き込みリクエストに従って書き込まれる前記ユーザデータを前記メモリに格納するステップと、

前記プロセッサが、前記複数のレジスタを用いて、複数の暗号化データブロックを含む暗号化ユーザデータを生成する暗号化処理を実行するステップと、

前記プロセッサが、2以上の第1データ保全性フィールドを第1レジスタに格納するステップと、

前記プロセッサが、前記第1レジスタに格納された前記2以上の前記第1データ保全性フィールドの各々に、前記暗号化データブロックの格納位置を示す第1アドレスを設定する設定処理を並列に実行するステップと、

前記プロセッサが、前記暗号化ユーザデータに含まれる前記複数の暗号化データブロックの各々に、前記第1アドレスが設定された第1データ保全性フィールドを付加するステップと、

前記プロセッサが、前記暗号化ユーザデータを前記記憶媒体に格納するステップと、  
を含むことを特徴とするデータ処理方法。

## 【請求項 21】

複数のデータブロックを含むユーザデータの書き込み及び読み出しを行う計算機が実行するデータ処理方法であって、

プロセッサ、前記プロセッサに接続されるメモリ、前記プロセッサに接続される記憶媒体、及び前記プロセッサに接続される接続インタフェースを有し、

前記プロセッサは、複数のレジスタを有し、

前記データ処理方法は、

前記プロセッサが、前記ユーザデータの書き込みリクエストを受信するステップと、

前記プロセッサが、前記書き込みリクエストに従って書き込まれる前記ユーザデータを前記メモリに格納するステップと、

前記プロセッサが、前記複数のレジスタを用いて、複数の暗号化データブロックを含む暗号化ユーザデータを生成する暗号化処理を実行するステップと、

前記プロセッサが、前記暗号化ユーザデータに含まれる前記複数の暗号化データブロックの各々に、第1誤り符号を含む第1データ保全性フィールドを付加するステップと、

前記プロセッサが、前記暗号化ユーザデータを前記記憶媒体に格納するステップと、  
を含み、

前記暗号化処理では、

所定の数の前記データブロックから、前記データブロックの一部である部分データを読み出し、第1レジスタに格納する第1処理と、

前記第1レジスタに格納される前記部分データを暗号化した暗号化部分データを第2レジスタに格納する第2処理と、

前記第2レジスタに格納される前記暗号化部分データを用いて、前記第1誤り符号を算出するための第1演算を実行し、前記第1演算の結果を第3レジスタに格納する第3処理と、

が繰り返し実行され、

前記第1データ保全性フィールドには、前記暗号化データブロックの格納位置を示す第1アドレスを設定することができ、

前記プロセッサは、

10

20

30

40

50

第 4 レジスタに、所定の数の前記暗号化データブロックの前記第 1 誤り符号を読み出し、前記第 4 レジスタに格納される前記第 1 誤り符号に、当該第 1 誤り符号が付加される前記暗号化データブロックの前記第 1 アドレスを追加することによって、前記第 1 データ保全性フィールドを生成し、

前記第 1 データ保全性フィールドには、前記データブロックの書き込みの世代を表す第 1 世代番号を設定することができ、

前記プロセッサは、前記第 4 レジスタに格納される前記第 1 誤り符号に、当該第 1 誤り符号が付加される前記暗号化データブロックの前記第 1 世代番号を追加することによって、前記第 1 データ保全性フィールドを生成することを特徴とするデータ処理方法。

【発明の詳細な説明】

10

【技術分野】

【0001】

本発明は、ユーザデータの暗号化及び復号の技術に関する。

【背景技術】

【0002】

内蔵されている記憶媒体からユーザデータが不正に読み出されないように、ユーザデータを暗号化して保存する機能を有するストレージシステムがある。前述の機能を有するストレージシステムは、ライトコマンドに応じて、外部のホストコンピュータから入力されたユーザデータを暗号化し、暗号化されたユーザデータを記憶媒体に保存する。また、前述の機能を有するストレージシステムは、リードコマンドに応じて、記憶媒体に保存された暗号化されたユーザデータを復号し、ユーザデータを出力する。

20

【0003】

ストレージシステムがデータの暗号化及び復号を支援するハードウェアを有していない場合、ストレージシステムが備える CPU が、複数の CPU 命令で構成されたプログラムコードにしたがって、ライト処理に伴うユーザデータの暗号化及びリード処理に伴う暗号化ユーザデータの復号を実行する。ストレージシステムの CPU の暗号化及び復号の処理性能が高いほうが、ユーザデータの読み書きのレスポンスが高くなる。

【0004】

暗号化及び復号の処理性能を向上するため、暗号専用命令をサポートしている CPU がある。AES - NI と呼ばれる命令セットは暗号専用命令の一例である。

30

【0005】

特許文献 1 は、CPU が暗号専用命令を毎サイクルディスパッチすることによって、異なるデータブロックに対する独立した暗号化 / 復号を並列的にを行い、暗号化 / 復号のスループットを向上させる技術を開示している（例えば、図 4 を参照）。

【0006】

特許文献 2 は、CPU が、平文データと鍵ストリームの排他的論理和を取って暗号文データを生成するストリーム暗号処理に SIMD 命令（1 回の命令で複数データに同じ処理を行うことができる命令）を適用し、その性能を倍増させる技術を開示している（TABLE 3 を参照）。

【0007】

40

情報処理装置としての信頼性を向上させるために、ホストコンピュータから受信したユーザデータの処理において、ユーザデータを誤って壊していないか、別のユーザデータと取り違えていないかを確認できるように、ユーザデータに DIF（データ保全性フィールド）と呼ばれる管理情報を付加する機能を有するストレージシステムも知られている。前述の機能を有するストレージシステムは、ライト処理及びリード処理において、DIF の生成及び検査等を行う。ストレージシステムが DIF の生成及び検査を支援するハードウェアを有していない場合、ストレージシステムが備える CPU が、複数の CPU 命令で構成されたプログラムコードに従って DIF の生成及び検査を実行する。

【先行技術文献】

【特許文献】

50

【 0 0 0 8 】

【文献】米国特許 8 1 9 4 8 5 4 号明細書

【文献】米国特許 1 0 3 2 0 5 5 8 号明細書

【発明の概要】

【発明が解決しようとする課題】

【 0 0 0 9 】

ユーザデータを暗号化して保存する機能及びユーザデータに D I F を付加する機能を有するストレージシステムにおいて、C P U が実行するユーザデータの暗号化の処理性能を高めるための詳細な方法については従来の技術には開示されていない。

【課題を解決するための手段】

10

【 0 0 1 0 】

本願において開示される発明の代表的な一例を示せば以下の通りである。すなわち、複数のデータブロックを含むユーザデータの書き込み及び読み出しを行う計算機であって、プロセッサ、前記プロセッサに接続されるメモリ、前記プロセッサに接続される記憶媒体、及び前記プロセッサに接続される接続インタフェースを備え、前記プロセッサは、複数のレジスタを有し、前記ユーザデータの書き込みリクエストを受信し、前記書き込みリクエストに従って書き込まれる前記ユーザデータを前記メモリに格納し、前記複数のレジスタを用いて、複数の暗号化データブロックを含む暗号化ユーザデータを生成する暗号化処理を実行し、前記暗号化ユーザデータに含まれる前記複数の暗号化データブロックの各々に、第 1 誤り符号を含む第 1 データ保全性フィールドを付加し、前記暗号化ユーザデータを前記記憶媒体に格納する。前記暗号化処理では、所定の数の前記データブロックから、前記データブロックの一部である部分データを読み出し、第 1 レジスタに格納する第 1 処理と、前記第 1 レジスタに格納される前記部分データを暗号化した暗号化部分データを第 2 レジスタに格納する第 2 処理と、前記第 2 レジスタに格納される前記暗号化部分データを用いて、前記第 1 誤り符号を算出するための第 1 演算を実行し、前記第 1 演算の結果を第 3 レジスタに格納する第 3 処理と、が繰り返し実行される。

20

【発明の効果】

【 0 0 1 1 】

本発明の一形態によれば、暗号化処理の処理性能を向上させることができる。上記した以外の課題、構成及び効果は、以下の実施例の説明により明らかにされる。

30

【図面の簡単な説明】

【 0 0 1 2 】

【図 1】実施例 1 の計算機システムの構成例を示す図である。

【図 2 A】実施例 1 のストレージシステムが扱うデータのフォーマットを示す図である。

【図 2 B】実施例 1 のストレージシステムが扱うデータのフォーマットを示す図である。

【図 2 C】実施例 1 のストレージシステムが扱うデータのフォーマットを示す図である。

【図 3 A】実施例 1 の W S C の仕様を説明する図である。

【図 3 B】実施例 1 の W S C の仕様を説明する図である。

【図 3 C】実施例 1 の W S C の仕様を説明する図である。

【図 4】実施例 1 のストレージシステムが実行するライト処理の一例を説明するフローチャートである。

40

【図 5】実施例 1 のストレージシステムが実行するリード処理の一例を説明するフローチャートである。

【図 6 A】従来の X T S 暗号化 / 復号を説明する図である。

【図 6 B】従来の X T S 暗号化 / 復号を説明する図である。

【図 7 A】実施例 1 のストレージシステムにおける X T S 暗号化 / 復号を説明する図である。

【図 7 B】実施例 1 のストレージシステムにおける X T S 暗号化 / 復号を説明する図である。

【図 7 C】実施例 1 のストレージシステムにおける X T S 暗号化 / 復号を説明する図であ

50

る。

【図 8】実施例 1 のストレージシステムが実行する `Vector` 命令を用いた XTS 暗号化 / 復号における入力データの構造を示す図である。

【図 9】実施例 1 のストレージシステムが実行する `Vector` 命令を用いた XTS 暗号化 / 復号における出力データの構造を示す図である。

【図 10 A】実施例 1 のストレージシステムにおける CRC の算出方法を説明する図である。

【図 10 B】実施例 1 のストレージシステムにおける CRC の算出方法を説明する図である。

【図 10 C】実施例 1 のストレージシステムにおける CRC の算出方法を説明する図である。

10

【図 11 A】実施例 1 のストレージシステムにおける CRC 計算の並列方法を示す図である。

【図 11 B】実施例 1 のストレージシステムにおける CRC 計算の並列方法を示す図である。

【図 12 A】実施例 1 のストレージシステムにおける 4 つのデータブロックの DIF の並列的な生成方法を説明する図である。

【図 12 B】実施例 1 のストレージシステムにおける 4 つのデータブロックの DIF の並列的な生成方法を説明する図である。

【図 13 A】実施例 1 のストレージシステムにおける 4 つのデータブロックの DIF の並列的な検査方法を説明する図である。

20

【図 13 B】実施例 1 のストレージシステムにおける 4 つのデータブロックの DIF の並列的な検査方法を説明する図である。

【図 13 C】実施例 1 のストレージシステムにおける 4 つのデータブロックの DIF の並列的な検査方法を説明する図である。

【発明を実施するための形態】

【0013】

本発明の一実施例について、図面を参照して説明する。ただし、本発明は以下に示す実施例の記載内容に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは当業者であれば容易に理解される。

30

【0014】

以下に説明する発明の構成において、同一又は類似する構成又は機能には同一の符号を付し、重複する説明は省略する。

【0015】

本明細書等における「第 1」、「第 2」、「第 3」等の表記は、構成要素を識別するために付するものであり、必ずしも、数又は順序を限定するものではない。

【実施例 1】

【0016】

図 1 は、実施例 1 の計算機システムの構成例を示す図である。

【0017】

40

実施例 1 に係る計算機システム 100 は、ホスト計算機 110 及びストレージシステム 120 を有する。ホスト計算機 110 及びストレージシステム 120 は、直接又はネットワークを介して互いに接続される。

【0018】

ストレージシステム 120 は、データの読み書きを行う計算機の一例である。ストレージシステム 120 は、ストレージコントローラ 130 及びストレージデバイス 140 を有する。ストレージデバイス 140 は、例えば、HDD (Hard Disk Drive) 及び SSD (Solid State Drive) 等である。ストレージデバイス 140 は、ストレージコントローラ 130 に搭載されてもよい。

【0019】

50

ストレージコントローラ 130 は、1 つ以上のフロントエンドインタフェース ( F E I / F ) 131、1 つ以上のバックエンドインタフェース ( B E I / F ) 132、C P U 133、及び D R A M ( D y n a m i o R a n d o m A c c e s s M e m o r y ) 134 を有する。D R A M 134 は、バイト単位で読み書きが可能な揮発性メモリ (メモリデバイス) である。

【0020】

図 1 では、ストレージシステム 120 のハードウェア要素を一つずつ図示しているが、冗長化、高性能化、又は大容量化等を実現するために、各構成要素は複数存在してもよい。

【0021】

実施例 1 に係るストレージコントローラ 130 は、ホスト計算機 110 に論理ボリュームを提供する。提供方法としては、以下のような方法がある。

【0022】

( 提供方法 1 ) 複数のストレージデバイス 140 から一つないし複数の論理ボリューム (実体的な論理ボリューム) を形成して、ホスト計算機 110 に提供する。

【0023】

( 提供方法 2 ) ストレージコントローラ 130 は、シンプロビジョニング技術によって形成される論理ボリュームをホスト計算機 110 に提供する。当該論理ボリュームは仮想的なボリュームであって、実際の記憶領域は動的に割り当てられる。

【0024】

ホスト計算機 110 は、提供された論理ボリューム及び論理ボリューム内の位置 ( 論理ブロック番号。L B A と略記されることもある ) を指定した I / O コマンド (ライトコマンド又はリードコマンド) を発行することによって、論理ボリュームに対するユーザデータのライト / リードを要求する。

【0025】

F E I / F 131 は、ホスト計算機 110 と通信するためのインタフェースデバイスである。F E I / F 131 はホスト計算機 110 から受信したユーザデータに D I F (データ保全性フィールド) と呼ばれる情報を付加する機能を有する。また、F E I / F 131 は、ホスト計算機 110 へ送信するデータに付加された D I F を検査し、除去する機能を有する。D I F は、例えば T 10 - D I F である。T 10 - D I F は、米国規格協会 ( A N S I ) によって標準化されている。

【0026】

B E I / F 132 は、ストレージデバイス 140 と通信するためのインタフェースデバイスである。B E I / F 132 は、例えば S A S、S A T A、N V M e、及び F i b r e C h a n n e l 等である。

【0027】

C P U 133 は、ライト処理 / リード処理で用いる複数のレジスタを有し、I / O コマンド (ライトコマンド) に応じてユーザデータのライト処理を実行し、I / O コマンド (リードコマンド) に応じてユーザデータのリード処理を実行する。ライト処理では、ホスト計算機 110 から受信したユーザデータが暗号化され、暗号化ユーザデータがストレージデバイス 140 に永続的に格納される。リード処理では、ストレージデバイス 140 に格納された暗号化ユーザデータが、ユーザデータに復号され、ホスト計算機 110 に送信される。これらライト / リード処理の内容は以降に詳しく説明する。

【0028】

C P U 133 は、例えば、I n t e l ( I n t e l は登録商標、以下同じ。 ) 社がサーバ向けに開発したマイクロプロセッサである、第 3 世代 X e o n ( X e o n は登録商標、以下同じ。 ) スケーラブルプロセッサ (コードネーム : I c e L a k e - S P ) である。

【0029】

D R A M 134 は、C P U 133 が実行するプログラム、及びプログラムが扱うデータを格納する。また、D R A M 134 はキャッシュ領域を含む。キャッシュ領域には、ホスト計算機 110 から受信した I / O コマンド (ライトコマンド) に従って入力されたユー

10

20

30

40

50

ザデータ、ストレージデバイス 140 に書き込まれる暗号化ユーザデータ、ストレージデバイス 140 から読み出された暗号化ユーザデータ、ホスト計算機 110 から受信した I/O コマンド（リードコマンド）に従って出力されるユーザデータがキャッシュされる。

【0030】

なお、CPU 133 は、I/O コマンド（ライトコマンド）とともに入力されたユーザデータをキャッシュ領域にキャッシュする場合、ユーザデータを多重化して、格納する。CPU 133 は、キャッシュされたユーザデータの破損が検出された場合、多重化されたユーザデータを用いてライト処理等を行う。これによって、ユーザデータの損失を防止することができる。

【0031】

また、ストレージシステム 120 は、ストレージデバイス 140 の故障による暗号化ユーザデータの損失を防ぐために、RAID (Redundant Arrays of Independent Disks) 技術に基づく、冗長化を施してから暗号化ユーザデータを格納する。具体的には、N 台（N は 2 以上の整数）のストレージデバイス 140 が搭載されている場合、CPU 133 は、書き出すデータを（N - 1）に均等に配分して各ストレージデバイス 140 に記録し、各ストレージデバイス 140 に書き込むデータの排他的論理和によって生成されたパリティを 1 つのストレージデバイス 140 に格納する。これによって、1 つのストレージデバイス 140 が故障しても、データ回復が可能となる。例えば、N = 4 のとき、CPU 133 は、3 つのストレージデバイス 140 に同じサイズのデータ D1、D2、D3 を記録して、1 つのストレージデバイス 140 にデータ D1、D2、D3 の排他的論理和から生成されるパリティ P（ $P = D1 + D2 + D3$ ；+ は排他的論理和を示す）を記録する。例えば、D2 が記録されるストレージデバイス 140 が故障した場合、CPU 133 は、パリティ P、データ D1、及びデータ D3 の排他的論理和によってデータ D2 を回復する。

【0032】

図 2A、図 2B、及び図 2C は、実施例 1 のストレージシステム 120 が扱うデータのフォーマットを示す図である。

【0033】

図 2A に示すデータフォーマット 200 は、ホスト計算機 110 から送信されたライトコマンドとともに送信されるユーザデータ、又は、リードコマンドによってストレージシステム 120 からホスト計算機 110 に送信されるユーザデータのフォーマットの一例である。

【0034】

ユーザデータは、1 つ以上のユーザデータブロック 201 から構成される。ユーザデータブロック 201 のサイズは、例えば、512 バイトである。図 2 に示すユーザデータは 4 つのユーザデータブロック 201 - 1、201 - 2、201 - 3、201 - 4 から構成された 2048 バイトのデータである。例えば、ホスト計算機 110 が 8192 バイトのユーザデータをライト又はリードする場合、ユーザデータは 16 個のユーザデータブロック 201 から構成される。

【0035】

図 2B に示すデータフォーマット 210 は、ストレージシステム 120 が DRAM 134 にキャッシュするユーザデータのフォーマットの一例である。

【0036】

ストレージシステム 120 の FEI/F 131 は、ユーザデータを構成する各ユーザデータブロック 201 の末尾に DIF 202 を付加する。図 2B では、ユーザデータブロック 201 - 1、201 - 2、201 - 3、201 - 4 の各々に、DIF 202 - 1、202 - 2、202 - 3、202 - 4 が付加されている。

【0037】

DIF 202 は T10 - DIF の規格に従っており、2 バイトの CRC (Cyclic Redundancy Check) 231、2 バイトの ATAG (Applicati

10

20

30

40

50

on Tag)(0)232、2バイトのATAG(1)233、4バイトのRTAG(Reference Tag)234から構成される。

【0038】

CRC231は、DIF202の前に位置する512バイトのユーザデータブロック201から算出される16ビットの誤り検出符号である。RTAG234は、DIF202の前に位置する512バイトのユーザデータブロック201に対応づけられたアドレスである。RTAG234に設定するアドレスは、ユーザデータの先頭のユーザデータブロック201から終端のユーザデータブロック201に向かって昇順に設定される。例えば、ユーザデータブロック201-1のアドレスがK(Kは整数)である場合、ユーザデータブロック201-2のアドレスはK+1、ユーザデータブロック201-3のアドレスはK+2、ユーザデータブロック201-4のアドレスはK+3である。ATAG(0)232及びATA(1)233は任意の用途に用いることができる。ユーザデータをDRAM134にキャッシュしている場合、ATAG(0)232及びATAG(1)233は使用されないため、ストレージシステム120はATAG(0)232及びATAG(1)233の各々に00hを設定する。

10

【0039】

ストレージシステム120は、DRAM134に格納されるユーザデータの各ユーザデータブロック201にDIF202を付加することによって、ライト処理/リード処理におけるエラーの発生を検出できる。具体的には、ストレージシステム120は、CRC231を検査することによって、ユーザデータブロック201の破損を検出できる。ストレージシステム120は、RTAG234を検査することによって、ユーザデータブロック201の順序が入れ替わりを検出できる。FEI/F131がホスト計算機110にユーザデータを送信する場合に行うDIF検査は、前述の検査である。

20

【0040】

図2Cに示すデータフォーマット220は、ストレージシステム120がストレージデバイス140に保存する暗号化ユーザデータのフォーマットの一例である。図2Cに示す暗号化ユーザデータは、ユーザデータブロック201-1、201-2、201-3、201-4を暗号化した暗号化ユーザデータブロック203-1、203-2、203-3、203-4から構成される。

【0041】

ストレージシステム120は、ユーザデータを構成する各ユーザデータブロック201をAES(Advanced Encryption Standard)アルゴリズムのXTS(XEX encryption mode with Tweak and ciphertext Stealing)モードを用いて、暗号化ユーザデータブロック203に暗号化する。

30

【0042】

AESは、米国国立標準技術研究所(NIST)が標準暗号として定めた共通鍵暗号アルゴリズムである。AES鍵のサイズは、例えば256ビットである。ただし、ASE鍵のサイズは256ビットでなくてもよい。XTSモードは、標準化文章IEEE1619で制定されているストレージデバイス向けのブロック暗号方式である。以下の説明では、AESアルゴリズムのXTSモードによる暗号化をXTS暗号化、当該モードによる復号をXTS復号と記載する。

40

【0043】

ストレージシステム120は、ユーザデータのキャッシュと同様に、各暗号化ユーザデータブロック203にDIF204を付加する。

【0044】

DIF204は、DIF202と同様にT10-DIFの規格に従っており、2バイトのCRC241、2バイトのATAG(0)242、2バイトのATAG(1)243、4バイトのRTAG244から構成される。

【0045】

50

C R C 2 4 1 は、D I F 2 0 4 の前に位置する 5 1 2 バイトの暗号化ユーザデータブロック 2 0 3 から算出される 1 6 ビットの誤り検出符号である。R T A G 2 4 4 は、D I F 2 0 4 の前に位置する 5 1 2 バイトの暗号化ユーザデータブロック 2 0 3 に対応づけられたアドレスである。R T A G 2 4 4 に設定するアドレスは、暗号化ユーザデータの先頭の暗号化ユーザデータブロック 2 0 3 から終端の暗号化ユーザデータブロック 2 0 3 に向かって昇順に設定される。ストレージシステム 1 2 0 は、暗号化ユーザデータをストレージデバイス 1 4 0 に保存する場合、A T A G ( 0 ) 2 4 2 に W S C ( ライトシーケンスコード ) と呼ばれる符号を設定する。W S C の仕様については図 3 を用いて説明する。A T A G ( 1 ) 2 4 3 は使用しないため、0 0 h が設定される。

【 0 0 4 6 】

10

ストレージシステム 1 2 0 は、ストレージデバイス 1 4 0 に保存される暗号化ユーザデータの各暗号化ユーザデータブロック 2 0 3 に D I F 2 0 4 を付加することによって、書き込みエラー又は読み出しエラーの発生を検出できる。具体的には、ストレージシステム 1 2 0 は、C R C 2 4 1 を検査することによって、読み出した暗号化ユーザデータブロック 2 0 3 の破損を検出できる。ストレージシステム 1 2 0 は、R T A G 2 4 4 を検査することによって、ストレージデバイス 1 4 0 に読み出しを指示したアドレスの誤りを検出できる。ストレージデバイス 1 4 0 への暗号化ユーザデータの書き込みのエラーは、A T A G ( 0 ) 2 4 2 に設定された W S C を検査することによって検出できる。

【 0 0 4 7 】

以下の説明では、ユーザデータブロック 2 0 1 及び暗号化ユーザデータブロック 2 0 3 を区別しない場合、データブロックと記載する。

20

【 0 0 4 8 】

図 3 A、図 3 B、及び図 3 C は、実施例 1 の W S C の仕様を説明する図である。

【 0 0 4 9 】

図 3 A に示すデータフォーマット 3 0 0 は、W S C のデータフォーマットの一例である。W S C は、A T A G 0 ( 2 4 2 ) に格納される 1 バイト ( 8 ビット ) の符号であり、1 ビットの H E A D フラグ 3 0 1、1 ビットの T A I L フラグ 3 0 2、6 ビットの S Q N ( シーケンス番号 ) 3 0 3 から構成される。

【 0 0 5 0 】

H E A D フラグ 3 0 1 は、ストレージデバイス 1 4 0 に書き込む暗号化ユーザデータブロック 2 0 3 が先頭であるか否かを示す値を格納するフラグである。T A I L フラグ 3 0 2 は、ストレージデバイス 1 4 0 に書き込む暗号化ユーザデータブロック 2 0 3 が終端であるか否かを示す値を格納するフラグである。

30

【 0 0 5 1 】

ストレージデバイス 1 4 0 に書き込む暗号化ユーザデータブロック 2 0 3 が先頭である場合、H E A D フラグ 3 0 1 に 1 が設定され、ストレージデバイス 1 4 0 に書き込む暗号化ユーザデータブロック 2 0 3 が終端である場合、T A I L フラグ 3 0 2 に 1 が設定される。先頭及び終端のいずれにも該当しない暗号化ユーザデータブロック 2 0 3 の H E A D フラグ 3 0 1 及び T A I L フラグ 3 0 2 には 0 が設定される。1 つの暗号化ユーザデータブロック 2 0 3 から構成される暗号化ユーザデータを書き込む場合、H E A D フラグ 3 0 1 及び T A I L フラグ 3 0 2 には 1 が設定される。

40

【 0 0 5 2 】

S Q N 3 0 3 はストレージデバイス 1 4 0 に書き込まれる暗号化ユーザデータの世代番号を格納する。世代番号は、書き込むたびに異なる値を用いる。

【 0 0 5 3 】

図 3 B は、ストレージデバイス 1 4 0 のアドレス 0 ~ 9 に暗号化ユーザデータブロック 2 0 3 を書き込む場合の W S C の設定例を示す。

【 0 0 5 4 】

状態 1 では、1 0 個の暗号化ユーザデータブロック 2 0 3 から構成される暗号化ユーザデータが書き込まれる。ここでは S Q N として 0 x 0 A が指定されているものとする。

50

## 【 0 0 5 5 】

アドレス 0 に書き込まれた暗号化ユーザデータブロック 2 0 3 は先頭であるため H E A D 3 0 1 は 1 となり、W S C は  $0 \times 8 A$  となる。アドレス 9 に書き込まれた暗号化ユーザデータブロック 2 0 3 は終端であるため T A I L 3 0 2 が 1 となり、W S C は  $0 \times 4 A$  となる。他のアドレスに書き込まれた暗号化ユーザデータブロック 2 0 3 の W S C は  $0 \times 0 A$  となる。

## 【 0 0 5 6 】

状態 2 では、アドレス 3 ~ 7 に対して 5 つの暗号化ユーザデータブロック 2 0 3 から構成される暗号化ユーザデータが書き込まれる。ここでは S Q N には  $0 \times 0 B$  が指定されているものとする。

## 【 0 0 5 7 】

5 つのアドレスに対してデータが上書きされるため W S C が更新される。アドレス 3 に書き込まれた暗号化ユーザデータブロック 2 0 3 は先頭であるため H E A D 3 0 1 は 1 となり、W S C は  $0 \times 8 B$  となる。アドレス 7 に書き込まれた暗号化ユーザデータブロック 2 3 0 は終端であるため T A I L 3 0 2 は 1 となり、W S C は  $0 \times 4 B$  となる。アドレス 4 ~ 6 に書き込まれた暗号化ユーザデータブロック 2 0 3 の W S C は  $0 \times 0 B$  となる。

## 【 0 0 5 8 】

図 3 C に示す表 3 2 0 は、W S C に基づいて書き込みエラーの有無を検査するためのルールの一例を示す。ストレージシステム 1 2 0 は、ストレージデバイス 1 4 0 に暗号化ユーザデータを書き込む場合、W S C を読み出して、表 3 2 0 に示したルールに従って、書き込みエラーの有無を検査する。

## 【 0 0 5 9 】

表 3 2 0 には、以下のようなルールが定義されている。

( R 1 ) 自ブロックの W S C の H E A D / T A I L が 1 / 0 又は 1 / 1 の場合、検査は行われない。

( R 2 ) 自ブロックの W S C の H E A D / T A I L が 0 / 0 又は 0 / 1、かつ、前のブロックの W S C の H E A D / T A I L が 0 / 1 である場合、検査は行われない。

( R 3 ) 自ブロックの W S C の H E A D / T A I L が 0 / 0 又は 0 / 1、かつ、前のブロックの W S C の H E A D / T A I L が 0 / 0 の場合、ストレージシステム 1 2 0 は、自ブロックの W S C の S Q N が前ブロックの W S C の S Q N と一致するか否かを検査する。

( R 4 ) 自ブロックの W S C の H E A D / T A I L が 0 / 0 又は 0 / 1、かつ、その前のブロックの W S C の H E A D / T A I L が 1 / 0 の場合、ストレージシステム 1 2 0 は、自ブロックの W S C の S Q N が前ブロックの W S C の S Q N と一致するか否かを検査する。

( R 5 ) 自ブロックの W S C の H E A D / T A I L が 0 / 0 又は 0 / 1、かつ、前のブロックの W S C の H E A D / T A I L が 1 / 1 の場合、検査は行われない。

## 【 0 0 6 0 】

( R 3 )、( R 4 ) は、自ブロックが先頭でなく、前ブロックが終端でなかった場合、暗号化ユーザデータブロック 2 0 3 の S Q N の一致を検査することを表す。これによって、複数ブロックで構成されたユーザデータの書き込みが間欠なく成功しているか否かが確認できる。例えば、図 3 B の矩形 3 1 1、3 1 2、3 1 3 に含まれるアドレスの W S C は ( R 3 )、( R 4 ) の条件に合致するため検査対象となる。アドレス 3 ~ 7 に対する 5 つのブロックの書き込みにおいて、アドレス 5 への書き込みが失敗していた場合、アドレス 5 の W S C は更新されず  $0 \times 0 A$  のままとなる。このエラーはアドレス 5 の W S C 検査において、アドレス 5 の S Q N (  $0 \times 0 A$  ) がアドレス 4 の S Q N (  $0 \times 0 B$  ) と不一致となることで検出可能である。アドレス 3 ~ 7 に対する 5 つのブロックの書き込みにおいて、アドレス 3 への書き込みが失敗していた場合、アドレス 3 の W S C は更新されず  $0 \times 0 A$  のままとなる。このエラーはアドレス 4 の W S C 検査において、S Q N (  $0 \times 0 B$  ) がアドレス 3 の S Q N (  $0 \times 0 A$  ) と不一致となることで検出可能である。

## 【 0 0 6 1 】

( R 1 )、( R 2 )、( R 5 ) は、自ブロックが先頭である場合、又は、前のブロック

10

20

30

40

50

が終端である場合、自ブロックのWSCのSQNと、前のブロックのWSCのSQNとが一致している必要がないため、検査を行わないことを表す。

【0062】

図4は、実施例1のストレージシステム120が実行するライト処理の一例を説明するフローチャートである。以下の説明では、XTS暗号化されていないユーザデータブロック201を平文ブロック、XTS暗号化によって暗号化ユーザデータブロック203を暗号文ブロックと記載する。

【0063】

ストレージシステム120は、ホスト計算機110からライトコマンドとともにユーザデータを受信する(ステップS401)。

10

【0064】

ストレージシステム120は、ユーザデータを構成する平文ブロックにDIF202を付加する(ステップS402)。具体的には、FEI/F131は、平文ブロックから16ビットの誤り検出符号を算出してCRC231として設定し、また、ブロックアドレスをTRAG234として設定する。

【0065】

ストレージシステム120のCPU133は、DIF202を付加したユーザデータをDRAM134に格納する(ステップS403)。このとき、ストレージシステム120は、ユーザデータの損失を防ぐために、ユーザデータを多重してDRAM134に格納する。

20

【0066】

ストレージシステム120のCPU133は、DRAM134から平文ブロックの一部を読み出し、レジスタにロードする(ステップS404)。

【0067】

ストレージシステム120のCPU133は、レジスタにロードされたデータを用いて平文ブロックのCRCを算出するための演算(CRC計算)を実行し、XTS暗号化によってデータを暗号化する(ステップS405)。これによって、暗号文ブロックの一部が生成される。暗号化されたデータはレジスタに格納され、また、DRAM134にも格納される。

【0068】

30

ストレージシステム120のCPU133は、レジスタに格納される暗号化されたデータを用いて、暗号文ブロックのCRCを算出するためのCRC計算を実行する(ステップS406)。

【0069】

ストレージシステム120のCPU133は、全ての平文ブロックの暗号化が完了したか否かを判定する(ステップS407)。

【0070】

全ての平文ブロックの暗号化が完了していない場合、ストレージシステム120のCPU133は、ステップS404に戻り同様の処理を実行する。このように、ストレージシステム120は、平文ブロックの先頭から終端に向かってロード元ポイントを順次移動させ、逐次的にデータを暗号化する。

40

【0071】

全ての平文ブロックの暗号化が完了した場合、平文ブロック及び暗号文ブロックのそれぞれのCRCが算出され、また、暗号化ユーザデータが生成された状態となっている。

【0072】

ストレージシステム120のCPU133は、算出された平文ブロックのCRCと、DIF202に含まれるCRC231とを比較することによって、ユーザデータが破損しているか否かを判定する(ステップS408)。具体的には、各CRCが一致しているか否かが判定される。少なくとも一つのCRCが不一致の場合、ユーザデータが破損していると判定される。

50

## 【 0 0 7 3 】

C R C の検査によってユーザデータの破損が検出された場合、ストレージシステム 1 2 0 の C P U 1 3 3 は、多重化されたユーザデータを用いてユーザデータを回復し（ステップ S 4 1 0）、その後、ステップ S 4 0 4 に戻る。

## 【 0 0 7 4 】

C R C の検査によってユーザデータの破損が検出されなかった場合、ストレージシステム 1 2 0 の C P U 1 3 3 は、D I F 2 0 2 に含まれる R T A G 2 3 4 に基づいて、ユーザデータが破損しているか否かを判定する（ステップ S 4 0 9）。具体的には、アドレスが昇順になっているか否かが判定される。アドレスが昇順になっていない場合、ユーザデータが破損していると判定される。

10

## 【 0 0 7 5 】

R T A G 2 3 4 の検査によってユーザデータの破損が検出された場合、ストレージシステム 1 2 0 の C P U 1 3 3 は、多重化されたユーザデータを用いてユーザデータを回復し（ステップ S 4 1 0）、その後、ステップ S 4 0 4 に戻る。

## 【 0 0 7 6 】

R T A G 2 3 4 の検査によってユーザデータの破損が検出されなかった場合、ストレージシステム 1 2 0 の C P U 1 3 3 は、各暗号文ブロックに D I F 2 0 4 を付加する（ステップ S 4 1 1）。具体的には、暗号文ブロックから算出された 1 6 ビットの誤り検出符号が C R C 2 4 1 に設定され、図 3 で説明した W S C が A T A G 0（2 4 2）に設定され、暗号文ブロックのアドレスが R T A G 2 3 4 に設定される。

20

## 【 0 0 7 7 】

ストレージシステム 1 2 0 の C P U 1 3 3 は、D I F 2 0 4 が付加された暗号化ユーザデータをストレージデバイス 1 4 0 にライトする（ステップ S 4 1 2）。この時、C P U 1 3 3 は、N - 1 等分に分割された暗号化ユーザデータと、R A I D 技術によって生成されたパリティとを複数のストレージデバイス 1 4 0 にライトする。以上がライト処理の説明である。

## 【 0 0 7 8 】

図 5 は、実施例 1 のストレージシステム 1 2 0 が実行するリード処理の一例を説明するフローチャートである。

## 【 0 0 7 9 】

ストレージシステム 1 2 0 の C P U 1 3 3 は、ホスト計算機 1 1 0 からリードコマンドを受信した場合、ストレージデバイス 1 4 0 から D I F 2 0 4 が付加された暗号化ユーザデータを読み出し、D R A M 1 3 4 に格納する（ステップ S 5 0 1）。

30

## 【 0 0 8 0 】

ストレージシステム 1 2 0 の C P U 1 3 3 は、D R A M 1 3 4 から暗号文ブロックの一部をレジスタにロードする（ステップ S 5 0 2）。

## 【 0 0 8 1 】

ストレージシステム 1 2 0 の C P U 1 3 3 は、レジスタにロードされたデータを用いて暗号文ブロックの C R C を算出するための演算（C R C 計算）を実行し、X T S 復号によってデータを復号する（ステップ S 5 0 3）。これによって、平文ブロックの一部が生成される。復号されたデータはレジスタに格納され、また、D R A M 1 3 4 にも格納される。

40

## 【 0 0 8 2 】

ストレージシステム 1 2 0 の C P U 1 3 3 は、レジスタに格納される復号されたデータを用いて、平文ブロックの C R C を算出するための演算（C R C 計算）を実行する（ステップ S 5 0 4）。

## 【 0 0 8 3 】

ストレージシステム 1 2 0 の C P U 1 3 3 は、全ての暗号文ブロックの復号が完了したか否かを判定する（ステップ S 5 0 5）。

## 【 0 0 8 4 】

全ての暗号文ブロックの復号が完了していない場合、ストレージシステム 1 2 0 の C P

50

U 1 3 3 は、ステップ S 5 0 2 に戻り同様の処理を実行する。このように、暗号文ブロックの先頭から終端に向かってロード元ポイントを順次移動させ、逐次的にデータを復号する。

【 0 0 8 5 】

全ての暗号文ブロックの復号が完了した場合、暗号文ブロック及び平文ブロックのそれぞれの C R C が算出され、また、ユーザデータが生成された状態となっている。

【 0 0 8 6 】

ストレージシステム 1 2 0 の C P U 1 3 3 は、算出された暗号文ブロックの C R C と、D I F 2 0 4 に含まれる C R C 2 4 1 とを比較することによって、暗号化ユーザデータが破損しているか否かを判定する（ステップ S 5 0 6）。すなわち、暗号化ユーザデータのリード又はライトに失敗しているか否かが判定される。具体的には、各 C R C が一致しているか否かが判定される。少なくとも 1 つの C R C が不一致である場合、暗号化ユーザデータが破損していると判定される。

10

【 0 0 8 7 】

C R C の検査によって暗号化ユーザデータの破損が検出された場合、ストレージシステム 1 2 0 の C P U 1 3 3 は、ストレージシステム 1 2 0 からパリティを読み出し、暗号化ユーザデータを回復し（ステップ S 5 0 9）、その後、ステップ S 5 0 2 に戻る。

【 0 0 8 8 】

C R C の検査によって暗号化ユーザデータの破損が検出されなかった場合、ストレージシステム 1 2 0 の C P U 1 3 3 は、D I F 2 0 4 に含まれる W S C に基づいて、暗号化ユーザデータが破損しているか否かを判定する（ステップ S 5 0 7）。すなわち、暗号化ユーザデータのリード又はライトに失敗しているか否かが判定される。具体的には、図 3 C に示した表 3 2 0 に従った検査が行われる。

20

【 0 0 8 9 】

W S C の検査によって暗号化ユーザデータの破損が検出された場合、ストレージシステム 1 2 0 の C P U 1 3 3 は、ストレージシステム 1 2 0 からパリティを読み出し、暗号化ユーザデータを回復し（ステップ S 5 0 9）、その後、ステップ S 5 0 2 に戻る。

【 0 0 9 0 】

W S C の検査によって暗号化ユーザデータの破損が検出されなかった場合、ストレージシステム 1 2 0 の C P U 1 3 3 は、D I F 2 0 4 に含まれる R T A G 2 3 4 に基づいて、暗号化ユーザデータが破損しているか否かを判定する（ステップ S 5 0 8）。すなわち、暗号化ユーザデータのリード又はライトに失敗しているか否かが判定される。具体的には、アドレスが昇順になっているか否かが判定される。アドレスが昇順になっていない場合、暗号化ユーザデータが破損していると判定される。

30

【 0 0 9 1 】

R T A G 2 3 4 の検査によって暗号化ユーザデータの破損が検出された場合、ストレージシステム 1 2 0 の C P U 1 3 3 は、ストレージシステム 1 2 0 からパリティを読み出し、暗号化ユーザデータを回復し（ステップ S 5 0 9）、その後、ステップ S 5 0 2 に戻る。

【 0 0 9 2 】

R T A G 2 3 4 の検査によってユーザデータの破損が検出されなかった場合、ストレージシステム 1 2 0 の C P U 1 3 3 は、各平文ブロックに D I F 2 0 2 を付加する（ステップ S 5 1 0）。具体的には、平文ブロックから算出された 1 6 ビットの誤り検出符号が C R C 2 3 1 に設定され、平文ブロックのアドレスが R T A G 2 3 4 に設定される。

40

【 0 0 9 3 】

ストレージシステム 1 2 0 の C P U 1 3 3 は、D I F 2 0 2 が付加されたユーザデータを D R A M 1 3 4 に格納する（ステップ S 5 1 1）。

【 0 0 9 4 】

ストレージシステム 1 2 0 は、ホスト計算機 1 1 0 にユーザデータを送信する（ステップ S 5 1 2）。この時、F E I / F 1 3 1 は、D I F の検査を行って、ユーザデータから D I F を除去する。以上がリード処理である。

50

## 【 0 0 9 5 】

図 6 A 及び図 6 B は、従来の X T S 暗号化 / 復号を説明する図である。

## 【 0 0 9 6 】

図 6 A は、X T S 暗号化の処理手順を示す。X T S 暗号化では、5 1 2 バイトの平文ブロックが 1 6 バイトずつ暗号化される。まず、( E 1 ) 1 6 バイトの T w e a k と平文ブロックの一部との排他的論理和が算出される。次に、( E 2 ) A E S 暗号化アルゴリズムに基づく暗号化が行われる。最後に、( E 3 ) 暗号化の結果と T w e a k との排他的論理和が算出され、1 6 バイトの暗号文要素が生成される。( E 1 )、( E 2 )、( E 3 ) の処理のサイクルを 3 2 回実行することによって 5 1 2 バイトの暗号文ブロックが生成される。

10

## 【 0 0 9 7 】

T w e a k は 1 6 バイトのデータを暗号化する毎に変更される。また、T w e a k は 5 1 2 バイトのブロック毎に異なる値である。

## 【 0 0 9 8 】

( E 2 ) の A E S アルゴリズムでは 1 5 個の暗号化ラウンド鍵 ( 1 2 8 ビット ) を用いて暗号化が行われる。これらのラウンド鍵は、規定された拡張処理 ( K e y E x p a n s i o n ) を 2 5 6 ビット暗号鍵に施して生成される。最初に、( E 2 - 1 ) A d d R o u n d K e y 処理が実行され、次に、( E 2 - 2 ) S u b B y t e s、S h i f t R o w s、M i x C o l u m n s、A d d R o u n d K e y の 4 つの処理が 1 3 回繰り返され、最後に、( E 2 - 3 ) S u b B y t e s、S h i f t R o w s、A d d R o u n d K e y の 3 つの処理が実行される。1 5 回実行される A d d R o u n d K e y 処理では、暗号化ラウンド鍵 0 ~ 1 4 が使用される。

20

## 【 0 0 9 9 】

前述した各処理は、以下のような C P U 命令に対応させることができる。データ及び T w e a k の排他的論理和は X O R 命令に対応する。A d d R o u n d K e y 処理は、C P U 命令として、前段の処理結果と暗号化ラウンド鍵との排他的論理和 ( X O R ) に対応する。( E 2 - 2 ) の 4 つの処理は、A E S E N C 命令に対応する。つまり、A E S E N C 命令は 1 3 回実行する必要がある。( E 2 - 3 ) の 3 つの処理は、A E S E N C L A S T 命令に対応する。A E S E N C 命令と A E S E N C L A S T 命令は、I n t e l 社が 2 0 1 0 年頃以降に製品化しているマイクロプロセッサにおいて、A E S - N I ( A E S N e w I n s t r u c t i o n s ) と呼ばれる暗号専用命令セットの一部として実装されている。

30

## 【 0 1 0 0 】

図 6 B は、X T S 復号の処理手順を示す。X T S 復号では、5 1 2 バイトの暗号文ブロックが 1 6 バイトずつ復号される。まず、( D 1 ) 1 6 バイトの T w e a k と暗号化ブロックの一部との排他的論理和が算出される。次に、( D 2 ) A E S アルゴリズムに基づく復号が行われる。最後に、( D 3 ) 復号の結果と T w e a k との排他的論理和が算出され、1 6 バイトの平文要素が生成される。( D 1 )、( D 2 )、( D 3 ) を 3 2 回実行することによって 5 1 2 バイトの平文ブロックが生成される。

## 【 0 1 0 1 】

T w e a k は 1 6 バイトのデータを復号する毎に変更される。また、T w e a k は 5 1 2 バイトのブロック毎に異なる値である。

40

## 【 0 1 0 2 】

( D 2 ) の A E S 復号アルゴリズムでは 1 5 個の復号ラウンド鍵 ( 1 2 8 ビット ) を用いて復号が行われる。これらのラウンド鍵は、規定された拡張処理 ( K e y E x p a n s i o n ) を 2 5 6 ビット暗号鍵に施して生成する。2 5 6 ビット暗号鍵は暗号化で使用した暗号鍵と同一である。最初に、( D 2 - 1 ) A d d R o u n d K e y 処理が実行され、次に、( D 2 - 2 ) I n v S h i f t R o w s、I n v S u b B y t e s、A d d R o u n d K e y、I n v M i x C o l u m n s の 4 つの処理が 1 3 回繰り返され、最後に、( D 2 - 3 ) I n v S h i f t R o w s、I n v S u b B y t e s、A d d R o u n d K

50

ey の 3 つの処理が実行される。15 回実行される AddRoundKey 処理では、復号ラウンド鍵 0 ~ 14 が使用される。

【0103】

前述した各処理は、以下のような CPU 命令に対応させることができる。データ及び Tweak の排他的論理和は XOR 命令に対応する。AddRoundKey 処理は、前段の処理結果と復号ラウンド鍵との排他的論理和 (XOR) に対応する。(D2-2) の 4 つの処理は、AESDEC 命令に対応する。つまり、AESDEC 命令は 13 回実行する必要がある。(D2-3) の 3 つの処理は、AESDECLAST 命令に対応する。AESDEC 命令と AESDECLAST 命令は、上記と同様に AES-NI の一部として実装されている。

10

【0104】

図 7A、図 7B、及び図 7C は、実施例 1 のストレージシステム 120 における XTS 暗号化 / 復号を説明する図である。

【0105】

CPU133 は、第 3 世代 Xeon スケーラブルプロセッサ等であり、AES-NI をサポートし、さらにその中の AESENC 命令、AESENC LAST 命令、AESDEC 命令、AESDECLAST 命令のそれぞれを Vector 化した命令 (VAESEN C 命令、VAESENCLAST 命令、VAESDEC 命令、VAESDECLAST 命令) もサポートしている。

20

【0106】

Vector 命令は、1 回の実行において、複数データに対して同じ演算を並列に実施することができる命令である。SIMD (Single Instruction / Multiple Data) 命令とも呼ばれる。Vector 命令では Zmm レジスタと呼ばれる 512 ビット (64 バイト) レジスタを使用し、128 ビット (16 バイト) の 4 つのデータに対して同じ演算を実行する。演算結果もまた Zmm レジスタに格納される。CPU133 は、32 個の Zmm レジスタ (Zmm0 レジスタ ~ Zmm31 レジスタ) を利用する。CPU133 は、マイクロプロセッサに一般的な演算 (加算、減算、乗算、排他的論理和、シフト、比較など) を行う命令についても、Vector 化した命令をサポートしている。

【0107】

CPU133 は、これらの Vector 命令を用いて XTS 暗号化 / 復号を並列的に実行する。具体的には、4 つのデータブロック (512 バイト) を並列で暗号化 / 復号する。

30

【0108】

図 7A は、CPU133 による、4 つの平文ブロックの並列的な XTS 暗号化を示す。

【0109】

CPU133 は、DRAM134 に格納された 4 つの平文ブロック (512 バイト) の各々から 16 バイトのデータを Zmm レジスタにロードする。Zmm レジスタには合計で 64 バイトのデータが格納される。

【0110】

CPU133 は、(P1) Vector XOR 命令を実行することによって、Zmm レジスタに格納されるデータと、各平文ブロックの 4 つの Tweak を並べた値との排他的論理和を算出する。次に、CPU133 は、(P2) Vector XOR 命令、13 回の VAESEN C 命令、及び VAESENCLAST 命令を実行することによって、4 つの平文ブロックの XTS 暗号化を並列で行う。最後に、CPU133 は、(P3) (P2) の演算結果と、4 つの Tweak を並べた値との排他的論理和を算出する。これによって、4 つの 16 バイトの暗号文要素が同時に生成される。

40

【0111】

暗号文要素は Zmm レジスタから逐次 DRAM134 に格納される。(P1)、(P2)、(P3) の処理のサイクルを複数回実行することによって、4 つの暗号文ブロック (512 バイト) が生成される。なお、(P2) で用いる暗号化ラウンド鍵 0 ~ 14 は各平

50

文ブロックで共通である。

【 0 1 1 2 】

図 7 B は、C P U 1 3 3 による、4 つの暗号文ブロックの並列的な X T S 復号を示す。

【 0 1 1 3 】

C P U 1 3 3 は、D R A M 1 3 4 に格納された 4 つの暗号文ブロック ( 5 1 2 バイト ) の各々から 1 6 バイトのデータを Z m m レジスタにロードする。Z m m レジスタには合計で 6 4 バイトのデータが格納される。

【 0 1 1 4 】

C P U 1 3 3 は、( P 4 ) V e c t o r X O R 命令を実行することによって、Z m m レジスタに格納されるデータと、各暗号文ブロックの 4 つの T w e a k を並べた値との排他論理和を算出する。次に、C P U 1 3 3 は、( P 5 ) V e c t o r X O R 命令、1 3 回の V A E S D E C 命令、及び V A E S D E C L A S T 命令を実行することによって、4 つの暗号文ブロックの X T S 復号を並列で行う。最後に、C P U 1 3 3 は、( P 6 ) ( P 5 ) の演算結果と、4 つの T w e a k を並べた値との排他論理和を算出する。これによって、4 つの 1 6 バイトの平文要素が同時に生成される。

【 0 1 1 5 】

平文要素は Z m m レジスタから逐次 D R A M 1 3 4 に格納される。( P 4 )、( P 5 )、( P 6 ) の処理のサイクルを複数回実行することによって、4 つの平文ブロック ( 5 1 2 バイト ) が生成される。なお、( P 5 ) で用いる復号ラウンド鍵 0 ~ 1 4 は各暗号文ブロックで共通である。

【 0 1 1 6 】

図 7 C は、V e c t o r 化した上記 4 種の A E S 命令の実行順序を最適化する方法を示す。

【 0 1 1 7 】

図 7 C の V A E S \* は、V A E S E N C、V A E S E N C L A S T、V A E S D E C、V A E S D E C L A S T に置き換えられる。

【 0 1 1 8 】

これらの命令で用いる演算回路はそれぞれ 4 段のパイプライン構造 7 3 1 となっており、処理完了までのサイクル数は 4 である。パイプライン回路は、データが N 段目から ( N + 1 ) 段目に移行した時に、N 段目は次のデータを受け入れ可能である。そのため、V A E S \* 命令を 4 つ並べて実行すると、パイプラインには 4 サイクル連続でデータを供給できるため、処理効率が向上する。この考え方に基づき、C P U 1 3 3 は、図 7 A に示す暗号化及び図 7 B に示す復号において、4 つのデータブロックからそれぞれ 1 6 バイトを Z m m レジスタにロードする場合に、4 つの Z m m レジスタを確保して 1 6 バイト × 4 のロードを 4 回分先行して行う。そして、C P U 1 3 3 は、4 つの Z m m レジスタに対する 4 つの V A E S \* 命令を連続で実行し、パイプライン処理の効率を向上させる。以下、4 連続の V A E S \* 命令で処理されるデータのまとまりを G r o u p と呼ぶ。

【 0 1 1 9 】

図 8 は、実施例 1 のストレージシステム 1 2 0 が実行する V e c t o r 命令を用いた X T S 暗号化 / 復号における入力データの構造を示す図である。

【 0 1 2 0 】

4 つのデータブロックの X T S 暗号化 / 復号の並列実行においては、図 7 C で示す G o u r p は G o u r p 0 ~ 7 の 8 個から構成される。すなわち、「4 つの Z m m レジスタに対して 4 つの V A E S \* 命令を連続で実行する」手順は、4 つのデータブロックの X T S 暗号化 / 復号の並列処理の 1 回の実行において 8 回実行される。

【 0 1 2 1 】

1 つの G r o u p を構成する 4 つの 6 4 バイトデータ ( 1 6 バイト × 4 ) はそれぞれ Z m m 0 レジスタ ~ Z m m 3 レジスタにロードされる。例えば、Z m m 0 レジスタにロードされるデータは破線 8 1 0 で囲った 6 4 バイトデータである。なお、ロード先の Z m m レジスタの番号は一例であって、他のレジスタ番号でもよい。

10

20

30

40

50

## 【 0 1 2 2 】

D R A M 1 3 4 に格納されるユーザデータ又は暗号化ユーザデータの各データブロックの終端にはそれぞれ 8 バイトの D I F が付加されている。4 つのデータブロックの D I F の検査は並列で実行されるため、1 つの Z m m レジスタに D I F がロードされる。図 8 では、Z m m 8 レジスタに 4 つのデータブロックに付加された D I F がロードされている。

## 【 0 1 2 3 】

Z m m レジスタは 1 6 バイトのデータを 4 つ保持可能である。ただし、D I F は 8 バイトであるため、8 バイトの間隔をあけて Z m m レジスタにロードされる。なお、D I F ロード先の Z m m レジスタの番号は一例であって、他のレジスタ番号でもよい。

## 【 0 1 2 4 】

X T S 暗号化 / 復号処理に同時に入力される 4 つのデータブロックのアドレスは昇順で連続しており、 $4N$ 、 $4N + 1$ 、 $4N + 2$ 、 $4N + 3$  ( $N$  は整数) である。例えば、ライト / リードするユーザデータのサイズが 1 2 8 K バイト ( 2 5 6 ブロック ) の場合、4 つのデータブロックの X T S 暗号化 / 復号の並列処理を 6 4 回行う必要がある。

## 【 0 1 2 5 】

図 9 は、実施例 1 のストレージシステム 1 2 0 が実行する V e c t o r 命令を用いた X T S 暗号化 / 復号における出力データの構造を示す図である。

## 【 0 1 2 6 】

図 9 の G o u r p 0 ~ 7 は、図 8 の G o u r p 0 ~ 7 のデータを X T S 暗号化 / 復号した結果を D R A M 1 3 4 に格納する場合の出力位置に対応する。X T S 暗号化 / 復号の結果の出力先の位置関係は入力元のそれと同じである。すなわち、入力ブロック先頭位置が  $X$ 、出力ブロック先頭位置が  $Y$  の時、入力ブロック先頭から  $P$  ( $P$  は 0 以上) だけ離れた  $X + P$  の位置にあるデータを X T S 暗号化 / 復号した結果は  $Y + P$  の位置に出力される。

## 【 0 1 2 7 】

1 つの G r o u p を X T S 暗号化 / 復号した結果は Z m m 4 ~ 7 の 4 つのレジスタに保持されており、4 つの 6 4 バイトのデータ ( 1 6 バイト  $\times$  4 ) はこの規則に従った位置に格納される。例えば、破線 9 1 0 で囲った 6 4 バイトのデータは、図 8 の破線 8 1 0 で囲った 6 4 バイトのデータの X T S 暗号化 / 復号の結果であり、Z m m 4 レジスタに格納される。なお、これら格納元の Z m m レジスタの番号は一例であって、他のレジスタ番号でもよい。

## 【 0 1 2 8 】

D R A M 1 3 4 に格納されるユーザデータ又は暗号化ユーザデータの各データブロックの終端にはそれぞれ 8 バイトの D I F が格納される。4 つのブロックの D I F の生成は並列で実行されたため、1 つの Z m m レジスタから D I F が読み出される。図 9 では、Z m m 9 から D I F が読み出されている。

## 【 0 1 2 9 】

Z m m 9 レジスタに格納される D I F は 8 バイトの間隔をあけて格納される。なお、D I F の格納元の Z m m レジスタの番号は一例であって、他のレジスタ番号でもよい。

## 【 0 1 3 0 】

X T S 暗号化 / 復号処理の結果が同時に出力される 4 つのデータブロックのアドレスは、図 8 と同様に昇順で連続しており、 $4N$ 、 $4N + 1$ 、 $4N + 2$ 、 $4N + 3$  ( $N$  は整数) である。

## 【 0 1 3 1 】

以上、図 7 ~ 9 を用いて説明した、4 つデータブロックの X T S 暗号化 / 復号の並列処理は、図 4 のステップ S 4 0 5 及び図 5 のステップ S 5 0 3 において適用される。

## 【 0 1 3 2 】

図 1 0 A、図 1 0 B、及び図 1 0 C は、実施例 1 のストレージシステム 1 2 0 における C R C の算出方法を説明する図である。

## 【 0 1 3 3 】

まず、図 1 0 A を参照しながら、C R C 計算の理論を説明する。一般に、バイナリ多項

10

20

30

40

50

式  $M(x)$  に対応する任意長のバイナリデータ  $M$  の CRC は式 (1) で定義される。

【0134】

【数1】

$$\text{CRC}(M(x)) = x^{\deg(P(x))} \cdot M(x) \bmod P(x) \dots (1)$$

【0135】

ここで、 $\deg$  は多項式の次数を表し、 $P(x)$  は CRC アルゴリズムを定義する多項式を表し、記号「 $\cdot$ 」はキャリーレス乗算を表す。16 ビット CRC アルゴリズムの場合、 $P(x)$  は次数 16 の多項式である。CRC は、ガロア体  $GF(2)$  上で定義された大きな次数の多項式  $M(x)$  を CRC 多項式  $P(x)$  で割った時の剰余多項式として計算できる。

10

【0136】

図 10A は、ストレージシステム 120 において典型的な 512 バイト (4096 ビット) のブロックから 16 ビットの CRC を算出する方法を示している。キャリーレス乗算を効率的に実行できる CPU 命令があれば、バイナリ多項式の除算は効率的に実行できる。

【0137】

図 10B 及び図 10C は、最大で 64 ビット  $\times$  64 ビットのキャリーレス乗算が実行可能な PCLMULQDQ 命令を用いた CRC 計算の方法を示している。PCLMULQDQ 命令は、Intel 社が 2010 年頃以降に製品化しているマイクロプロセッサに搭載されている。

20

【0138】

図 10B は、512 バイト (4096 ビット) のバイナリデータの CRC 計算を、128 ビットのバイナリデータの CRC 計算に短縮する方法を示している。1 回の短縮処理によってバイナリデータのビット数は 128 だけ減る。k 回の短縮処理を施した後のバイナリ多項式  $M_k(x)$  と、さらに 1 回の短縮処理を施して得られる多項式  $M_{k+1}(x)$  との関係は式 (2) で与えられる。

【0139】

【数2】

$$\left. \begin{aligned} M_k(x) \bmod P(x) \\ = \{H(x) \cdot [x^{(T+64)} \bmod P(x)]\} + \{L(x) \cdot [x^T \bmod P(x)]\} + G(x) \bmod P(x) \\ = M_{k+1}(x) \bmod P(x) \end{aligned} \right\} \dots (2)$$

30

【0140】

ここで、 $M_0(x) = M(x)$  である。 $H(x)$  は  $M_k(x)$  が示すバイナリデータの上位 64 ビットからなる多項式を表し、 $L(x)$  は  $M_k(x)$  が示すバイナリデータの上位 64 ビットに続く 64 ビットからなる多項式を表す。 $G_k(x)$  は  $M_k(x)$  が示すバイナリデータの上位 128 ビットを除いた残りデータからなる多項式を表す。 $T$  は当該残りデータのビット数を表す。記号「 $+$ 」はビット単位の排他的論理和を表す。

40

【0141】

PCLMULQDQ 命令によって、 $H(x)$  と  $L(x)$  が示す 64 ビット値にそれぞれ定数を乗じて 2 つの 128 ビット値を求め、それらと  $G_k(x)$  が示す残りデータとの排他的論理和を算出することによって、CRC 計算の対象となるバイナリデータのビット数を 128 だけ減らすことができる。この短縮処理を 31 回行うことで、512 バイト (4096 ビット) のバイナリデータの CRC 計算は、 $M_{31}(x)$  が示す 128 ビットのバイナリデータの CRC 計算に帰着する。

【0142】

図 10C は、 $M_{31}(x)$  が示す 128 ビットのバイナリデータの CRC 計算 (図 10B の最終計算) を行う方法を示している。

50

## 【 0 1 4 3 】

まず、CPU 133は、PCLMULQDQ命令によって、上位64ビット値に定数を乗じて80ビット値(1031)を求め、それと下位64ビット値との排他的論理和を算出することによって、CRC計算の対象データのビット数を80に減らす。次に、CPU 133は、PCLMULQDQ命令によって、その上位32ビット値に定数を乗じて48ビット値(1032)を求め、それと80ビット値(1031)の下位48ビットとの排他的論理和を算出することによって、CRC計算の対象データのビット数を48に減らす。その結果をRとする。最後に、CPU 133は、Barrett Reductionと呼ばれるアルゴリズムに基づいて、48ビットのRから16ビットのCRCを算出する。具体的には、CPU 133が、式(3)、(4)、(5)、(6)を順で演算を行う。

10

## 【 0 1 4 4 】

## 【数3】

$$\mu = \text{Floor}(x^{48}/P(x)) \dots (3)$$

## 【 0 1 4 5 】

## 【数4】

$$T1(x) = \text{Floor}(R(x)/x^{16}) \cdot \mu \dots (4)$$

20

## 【 0 1 4 6 】

## 【数5】

$$T2(x) = \text{Floor}(T1(x)/x^{32}) \cdot P(x) \dots (5)$$

## 【 0 1 4 7 】

## 【数6】

$$C(x) = R(x) + T2(x) \bmod x^{16} \dots (6)$$

## 【 0 1 4 8 】

ここで、R(x)はRからなる多項式を表し、Floorは多項式からxの0次以上の項を残す操作を表し、記号「+」はビット単位の排他的論理和を表す。C(x)が示す16ビット値が求めるCRCである。このように、Barrett Reductionでも、PCLMULQDQ命令が適用可能なキャリーレス乗算が2回使用される。

30

## 【 0 1 4 9 】

CPU 133は、PCLMULQDQ命令をサポートしており、さらに、それをVector化したVPCLMULQDQ命令もサポートしている。

## 【 0 1 5 0 】

CPU 133は、VPCLMULQDQ命令を用いて4つのデータブロックのCRC計算を並列で実行する。具体的には、4つの512バイトのデータブロックのCRC計算を並列で実行する。

40

## 【 0 1 5 1 】

図11A及び図11Bは、実施例1のストレージシステム120におけるCRC計算の並列方法を示す図である。この方法は、図4のステップS405とステップS406、図5のステップS503とステップS504におけるCRC計算に適用される。

## 【 0 1 5 2 】

図11Aは、CPU 133による4つのデータブロックのCRC計算の並列処理における、バイナリデータの短縮処理(図10Bの処理全体に相当)の方法を示す。

## 【 0 1 5 3 】

Zmmレジスタ1111は、図7～9を用いて説明した4つのデータブロックのXTS暗号化/復号の並列処理において、暗号化/復号の入力データ又は暗号化/復号の出力デ

50

ータの構成要素である、4つのデータブロックに対応する16バイトのデータを保持するレジスタである。具体的には、X T S暗号化／復号の入力データの場合はZ m m 0レジスタ、Z m m 1レジスタ、Z m m 2レジスタ、又はZ m m 3レジスタを示し、X T S暗号化／復号の出力データの場合はZ m m 4レジスタ、Z m m 5レジスタ、Z m m 6レジスタ、又はZ m m 7レジスタを示す。

#### 【0154】

本発明は、Z m mレジスタ1111がX T S暗号化／復号のために保持しているデータを用いて、C R C計算の対象データの短縮処理を並列で行う。Z m mレジスタ1111の16バイトのデータは、図10BのH(x)とL(x)が示す2つの64ビット値を並べた128ビット値に相当する。

10

#### 【0155】

Z m mレジスタ1112は、短縮処理の途中、又は短縮処理後に得られる、4つのデータブロックの128ビットのバイナリデータを保持するレジスタである。具体的には、X T S暗号化／復号の入力データのC R C計算の場合はZ m m 10レジスタを示し、X T S暗号化／復号の出力データのC R C計算の場合はZ m m 9レジスタを示す。

#### 【0156】

まず、C P U 133は、( P P 1 ) V P C L M U L Q D Q命令を実行することによって、Z m mレジスタ1111の16バイトのデータの上位64ビットに同じ定数を乗じる。演算結果として128ビットのデータが4つ出力される。次に、C P U 133は、( P P 2 ) V P C L M U L Q D Q命令を実行することによって、Z m mレジスタの各16バイトのデータの下位64ビットに同じ定数を乗じる。演算結果として128ビットのデータが4つ出力される。C P U 133は、( P P 3 ) これら2つの結果とZ m mレジスタ1112との排他的論理和を算出し、その結果を再びZ m mレジスタ1112に格納する。( P P 1 ) ~ ( P P 3 ) の処理が1回の短縮処理に対応する。

20

#### 【0157】

C P U 133は、4つのデータブロックのX T S暗号化／復号の並列処理において、Z m mレジスタ1111に次の16バイトのデータが格納された場合、( P P 1 ) ~ ( P P 3 ) で示す短縮処理を繰り返す。C P U 133は、短縮処理を31回実行し、Z m mレジスタ1111にブロック最後の16バイトのデータ(つまり、G r o u p 7の4つ目)が格納された場合、Z m mレジスタ1111の値とZ m mレジスタ1112との排他的論理和を算出し、その結果を再びZ m mレジスタ1112に格納する。

30

#### 【0158】

図11Bは、C P U 133による4ブロックデータのC R C計算の並列処理における、最終計算(図10Bの最終処理)の方法を示す。

#### 【0159】

Z m mレジスタ1112は、4つのデータブロックの、最終計算に用いる128ビットのバイナリデータを保持している。本発明はC R C計算の最終計算を、このZ m mレジスタ1112に保持したデータを利用して並列で行う。ここで並列の最終計算1121は、図10Bの最終計算に用いるC P U命令を、対応するV e c t o r命令に置き換えて実装する。すなわち、X O R命令はV e c t o r X O R命令、P C L M U L Q D Q命令はV P C L M U L Q D Q命令に置き換える。B a r r e t t R e d u c t i o nを構成する各命令も同様に、それに対応するV e c t o r命令に置き換える。最終的なC R C計算の結果は、Z m mレジスタ1112に格納する。具体的には、X T S暗号化／復号の入力データのC R C計算の場合はZ m m 10レジスタを示し、X T S暗号化／復号の出力データのC R C計算の場合はZ m m 9レジスタを示す。4つのC R C計算の結果が格納される位置は、Z m mレジスタ1112の各16バイトの先頭16ビットである。なお、C R C計算の完了時点で、各16バイトの残り部分(112ビット)は未使用である。

40

#### 【0160】

図12A及び図12Bは、実施例1のストレージシステム120における4つのデータブロックのD I Fの並列的な生成方法を説明する図である。

50

## 【 0 1 6 1 】

図 1 2 A は、図 1 1 に示す方法により、X T S 暗号化 / 復号の出力データから並列的に計算された 4 つの C R C を保持する Z m m 9 レジスタに対して、C P U 1 3 3 が各 C R C の後続部に 1 バイト ( 8 ビット ) の W S C を並列的に付加する方法を示す。

## 【 0 1 6 2 】

付加する W S C は、図 3 を用いて説明したように、先頭ブロックの H E A D 3 0 1 は 1、非先頭ブロックの H E A D 3 0 1 は 0 とし、終端ブロックの T A I L 3 0 2 は 1、非終端ブロックの T A I L 3 0 2 は 0 とし、すべてのデータブロックの S Q N は共通の 6 ビット値とする。この設定規則に基づく W S C を含む 5 1 2 ビットパターン ( ただし、A T A G ( 1 ) 2 3 3、2 4 3 の各 8 ビットには 0 0 h が設定される。 ) を保持する Z m m 1 1 レジスタを用意し、これを Z m m 9 レジスタの各 C R C の後の 8 ビット部分のみに重ね書きする。重ね書きには、例えば、ビットマスク付き M O V 命令を V e c t o r 化した命令を使用する。その結果、Z m m 9 レジスタは C R C と W S C の組を 4 つ格納される。

10

## 【 0 1 6 3 】

例えば、ライト / リードするユーザデータのサイズが 1 2 8 K バイト ( 2 5 6 ブロック ) の場合、W S C の付加の並列処理は 6 4 回行う必要がある。1 回目の付加で、先頭ブロックの D I F の W S C の H E A D 3 0 1 には 1 が設定され、6 4 回目の付加で、終端ブロックの D I F の W S C の T A I L 3 0 2 には 1 が設定される。その他の H E A D 3 0 1 と T A I L 3 0 2 には 0 が設定される。

## 【 0 1 6 4 】

図 1 2 B は、C P U 1 3 3 が Z m m 9 レジスタに対して、各 A T A G ( 1 ) 2 3 3、2 4 3 の後続部に 4 バイトの R T A G 2 3 4、2 4 4 を並列的に付加する方法を示す。

20

## 【 0 1 6 5 】

付加する R T A G 2 3 4、2 4 4 は、昇順に並んだ 4 つのデータブロックのアドレスである。この設定規則に基づく R T A G 2 3 4、2 4 4 を含む 5 1 2 ビットパターンを格納する Z m m 1 2 レジスタを用意し、これを Z m m 9 レジスタの各 A T A G ( 1 ) 2 3 3、2 3 4 の後の 4 バイト部分のみに重ね書きする。重ね書きには、例えば、ビットマスク付き M O V 命令を V e c t o r 化した命令を使用する。その結果、Z m m 9 レジスタには D I F ( つまり、C R C、W S C、R T A G の組 ) が 4 つ格納される。これは図 9 において、付加する 4 つの D I F を保持する Z m m 9 レジスタに相当する。この Z m m 9 レジスタから D R A M 1 3 4 への格納命令によって、4 つの出力データブロックの各終端に D I F が付加される。

30

## 【 0 1 6 6 】

以上に述べた、並列的な D I F 生成の方法は、図 4 の S 4 1 1 及び図 5 の S 5 0 9 に適用する。

## 【 0 1 6 7 】

図 1 3 A、図 1 3 B、及び図 1 3 C は、実施例 1 のストレージシステム 1 2 0 における 4 つのデータブロックの D I F の並列的な検査方法を説明する図である。

## 【 0 1 6 8 】

図 1 3 A、図 1 3 B、及び図 1 3 C において、Z m m 8 レジスタは、図 8 で X T S 暗号化 / 復号の入力データの各データブロックに後続する D I F ( 合わせて 4 つ ) を格納する Z m m レジスタである。

40

## 【 0 1 6 9 】

図 1 3 A は、Z m m 8 レジスタに対を用いた、4 つの C R C の並列的な検査方法を示す。

## 【 0 1 7 0 】

図 1 1 に示す方法により、Z m m 1 0 レジスタは、X T S 暗号化 / 復号の入力データから並列的に計算された 4 つの C R C を保持する。これらの各 C R C が、Z m m 8 レジスタに格納される各 C R C と一致するか否かを並列に検査する。当該検査には、例えば、ビットマスク付き C O M P A R E 命令を V e c t o r 化した命令が使用される。その結果、4 つの比較結果がすべて一致となれば C R C 検査は成功である。この検査方法は、図 4 のス

50

テップ S 4 0 8 及び図 5 のステップ S 5 0 6 に適用する。

【 0 1 7 1 】

図 1 3 B は、Z m m 8 レジスタを用いた 4 つの W S C の並列的な検査方法を示す。

【 0 1 7 2 】

Z m m 1 3 レジスタは、下位 4 8 バイトには Z m m 8 レジスタの内容を 1 6 バイト右方向にシフトしたもの、上位 1 6 バイトには前回検査した第 4 のブロック（つまり、アドレスが  $4 N + 3$ ）の D I F を保持する。これらの各 W S C の S Q N が、Z m m 8 レジスタの W S C の S Q N と一致するか否かを並列に検査する。当該検査には、例えば、ビットマスク付き C O M P A R E 命令を V e c t o r 化した命令を使用される。

【 0 1 7 3 】

ただし、図 3 C の表 3 2 0 に示す（R 3）、（R 4）の条件に合わない W S C の S Q N の検査は行われない。この場合、例えば、C O M P A R E 命令のマスクパラメタを部分的にゼロにする。

【 0 1 7 4 】

W S C の検査後に、Z m m 8 レジスタ上の、第 4 のブロックの D I F を含む下位 1 6 バイトを次回の W S C 検査のためにレジスタに退避する。その結果、有効な S Q N 比較（最大で 4 つ）の結果がすべて一致すれば W S C 検査は成功である。このように、Z m m 1 3 レジスタに、1 ブロック分シフトした W S C を保持することにより、1 回の V e c t o r C O M P A R E 命令を実行することによって、自 W S C と前 W S C との S Q N 比較を 4 つ同時に実行できる。この検査方法は、図 5 のステップ S 5 0 7 に適用する。

【 0 1 7 5 】

例えば、ライト/リードするユーザデータのサイズが 1 2 8 K バイト（2 5 6 ブロック）の場合、4 つの暗号化データブロックの W S C の並列検査は 6 4 回行う必要がある。Z m m 8 レジスタ上の、第 4 のブロックの D I F を含む下位 1 6 バイトは、1 回目～6 3 回目の検査で退避され、2 回目～6 4 回目の検査で Z m m 1 3 レジスタの上位 1 6 バイトに転送される。1 回目の検査で Z m m 1 3 レジスタの上位 1 6 バイトには何も転送しないが、最初の W S C は検査されないため、この場所には無効な値が含まれていてよい。

【 0 1 7 6 】

図 1 3 C は、Z m m 8 レジスタを用いた 4 つの R T A G の並列的な検査方法を示す。

【 0 1 7 7 】

Z m m 1 4 レジスタは、昇順に並んだ 4 つのアドレスを保持する。これらの各アドレスが、Z m m 8 レジスタ上の対応する R T A G と一致するかを並列に検査する。当該検査には、例えば、ビットマスク付き C O M P A R E 命令を V e c t o r 化した命令が使用される。その結果、4 つのアドレスがすべて一致となれば R T A G 検査は成功である。この検査方法は、図 4 のステップ S 4 0 9 及び図 5 のステップ S 5 0 8 に適用する。

【 0 1 7 8 】

図 1 2 と図 1 3 において、D I F の検査/生成に用いられる Z m m レジスタの番号（Z m m 1 1 レジスタ、Z m m 1 2 レジスタ、Z m m 1 3 レジスタ、Z m m 1 4 レジスタ）は一例であって、他のレジスタ番号でもよい。

【 0 1 7 9 】

以上、本発明を適用したストレージシステム 1 2 0 の C P U 1 3 3 は、ライト/リード処理において、5 1 2 ビットの Z m m レジスタと V e c t o r 命令とを用い、X T S 暗号化/復号、C R C 計算、D I F 生成、及び D I F 検査を、並列で実行できる。また、上に述べた Z m m レジスタの使い方に従えば、Z m m レジスタと D R A M 1 3 4 との間のロード/格納の回数は必要最小限に抑えられ、データ演算サイクル以外のオーバーヘッドサイクルが最小化される。

【 0 1 8 0 】

なお、ライト/リードするユーザデータのサイズが、2 0 4 8 U バイト（U は整数）の場合、4 ブロック並列のライト/リード処理を U 回行う必要があるが、ステップ S 4 0 1 のデータ受信、ステップ S 4 1 2 のデータライト、ステップ S 5 0 1 のデータリード、ス

10

20

30

40

50

テップ S 5 1 2 のデータ送信は、それぞれ U 回に分けて実施せず、 1 回にまとめて実施してもよい。

【 0 1 8 1 】

なお、本発明は、 4 つの処理データを保持する 5 1 2 ビットの Z m m レジスタの代わりに、 2 つの処理データを保持する 2 5 6 ビットの Y m m レジスタを用いてもよい。その場合、上に述べた方法と同様に、 Y m m レジスタに対する V e c t o r 命令を適用して、 X T S 暗号化 / 復号、 C R C 計算、 D I F 生成、 D I F 検査を、すべて 2 ブロック並列で処理することができる。

【 0 1 8 2 】

本発明は、ホスト計算機 1 1 0 から受信したユーザデータを暗号化してストレージデバイスに格納するライト処理、及びストレージデバイスに格納された暗号化ユーザデータを復号してホスト計算機 1 1 0 に送信するリード処理を、従来よりも高速に実行することができるという効果を奏する。

【 0 1 8 3 】

以上、本発明の一実施例を説明したが、これは本発明の説明のための例示であって、本発明の範囲をこの実施例にのみ限定する趣旨ではない。すなわち、本発明は、他の種々の形態でも実施する事が可能である。

【符号の説明】

【 0 1 8 4 】

- 1 1 0   ホスト計算機
- 1 2 0   ストレージシステム
- 1 3 0   ストレージコントローラ
- 1 3 1   F E   I / F
- 1 3 2   B E   I / F
- 1 3 3   C P U
- 1 3 4   D R A M
- 1 4 0   ストレージデバイス

10

20


30

40


50

【図面】

【図 1】




【図 2 A】




10

【図 2 B】




【図 2 C】




20

【図 3 A】



【図 3 B】



30

40


50

【図 3 C】

320

| #    | 自WSC           | 前WSC    | 検査           |
|------|----------------|---------|--------------|
| (R1) | H/T=1/0 or 1/1 | —       | なし           |
| (R2) | H/T=0/0 or 0/1 | H/T=0/1 | なし           |
| (R3) |                | H/T=0/0 | 前WSCとSQNが一致？ |
| (R4) |                | H/T=1/0 | 前WSCとSQNが一致？ |
| (R5) |                | H/T=1/1 | なし           |


【図 4】




10

20

【図 5】



【図 6 A】




30


40

50


【図 6 B】




【図 7 A】



【図 7 B】



【図 7 C】



10


20

30


40

50

【図 8】




【図 9】




10

【図 10 A】



【図 10 B】




20

30


40

50


【図 1 0 C】




【図 1 1 A】



【図 1 1 B】



【図 1 2 A】



10


20

30


40

50

【図 1 2 B】




【図 1 3 A】




10

【図 1 3 B】



【図 1 3 C】



20

30

40

50

フロントページの続き

(51)国際特許分類

F I

G 1 1 B20/185 7 2 B

G 1 1 B20/185 7 2 F

G 1 1 B20/185 3 2 B

(56)参考文献

特開 2 0 2 1 - 1 3 2 3 4 2 ( J P , A )

米国特許出願公開第 2 0 2 1 / 0 1 5 0 0 7 4 ( U S , A 1 )

岡田 尚也, "ストレージシステム適用に向けたプロセッサPCIe性能の評価", F I T 2 0 1 6 第 1 5 回情報科学技術フォーラム 講演論文集 第 1 分冊, 2016年

Keith Holt, "End-to-End Data Protection Justification", T10/03-224r0, T10 Technical Co  
mmittee, 2003年06月01日, [ 2024年5月17日検索 ], インターネット <URL : [https://  
www.t10.org/ftp/t10/document.03/03-224r0.pdf](https://www.t10.org/ftp/t10/document.03/03-224r0.pdf) >

(58)調査した分野 (Int.Cl., D B 名)

G 0 6 F 2 1 / 6 0

G 0 6 F 1 1 / 1 0

G 1 1 B 2 0 / 1 0

G 1 1 B 2 0 / 1 8