



CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, 添付公開書類:
TD, TG).

— 国際調査報告 (条約第 21 条(3))

本発明は、P o P を構成する場合において、組み合わせるパッケージの自由度が大きく、パターン設計上の制約も小さく、トップパッケージとボトムパッケージ間の接続を高密度で行うことが可能な半導体素子搭載用パッケージ基板とその製造方法を簡易なプロセスで安価に提供することを目的とする。本発明は、開口及び貫通孔を有するキャビティ層と、このキャビティ層に積層されたベース層と、前記開口によって形成されたキャビティ部と、前記貫通孔によって形成された有底ビアと、を有する半導体素子搭載用パッケージ基板において、前記有底ビアの内壁に金属被覆が形成され、これを下地として前記有底ビアに導電樹脂が充填され、この導電樹脂中に含まれる導電成分が、露出した状態で前記有底ビアの入り口側に配置され、この露出した導電成分上に、めっきが直接析出することにより形成された金属皮膜を有する半導体素子搭載用パッケージ基板とその製造方法である。

明 細 書

発明の名称：半導体素子搭載用パッケージ基板及びその製造方法 技術分野

[0001] 本発明は、高密度化が可能な半導体素子搭載用パッケージ基板及びその製造方法に関する。

背景技術

[0002] 電子部品の小型化や高密度化に伴い、システム化された半導体素子搭載用パッケージ基板が求められている。SiP (System in Package) に代表されるPoP (Package on Package) では、一つの半導体素子搭載用パッケージ基板に一つの半導体素子を実装する方法が一般的であった。近年、一つの半導体素子搭載用パッケージ基板に半導体素子を複数積み重ねたパッケージが主流となっている。

[0003] しかしながら、半導体パッケージでは、半導体素子の保護のためポッティングレジン等でコーティングする必要がある。そのため、一つの半導体素子搭載用パッケージ基板に半導体素子を複数積み重ねたパッケージでは、パッケージのトータル高さが厚くなり薄型化対応が困難であった。また、このトータル厚さが厚くなったパッケージ同士を積み重ねる際は、図7に示すように、接続端子A 14より高く盛られた封止剤3が、ボトムパッケージ35とトップパッケージ34との接続を阻害するため、封止剤3の高さより径の大きいはんだボール38（例えば $\phi 0.6\text{mm}$ 以上。なお、以下において ϕ は直径を表す。）を用いて、トップパッケージ34とボトムパッケージ35との間の接続を行う必要性がある。このようにしてパッケージ同士を接続した場合、接続に使用するはんだボール38の径（即ち端子間距離44）の半分以上の高さに、封止剤3が盛り上がった状態となるのが一般的であった。はんだボール38の径が大きいと、このはんだボール38を用いて接続する接続端子A 14の径やピッチも、それに合わせて拡大せざるを得ない。このため、これらのパッケージ間の接続に用いるはんだボール38の径が大きくな

ることで、接続端子 A 1 4 のサイズやピッチを微細化することが困難であった。

- [0004] そこで、POP用の半導体素子搭載用パッケージ基板においては、上方となるトップパッケージ用の基板に設けたキャビティ部に、下方となるボトムパッケージの半導体素子の一部が収容されるようにしたもの（引用文献 1）、ボトムパッケージ用の基板にキャビティ部を設け、複数積み重ねた半導体素子を収容するもの（引用文献 2）が知られている。

先行技術文献

特許文献

- [0005] 特許文献 1：特開 2007-221118 号公報
特許文献 2：特開 2008-016819 号公報

発明の概要

発明が解決しようとする課題

- [0006] しかしながら、引用文献 1 では、ボトムパッケージの上方側（トップパッケージ側）は封止剤が凸状態となっているため、組み合わせることができるトップパッケージに限られ、自由度が小さい問題がある。また、引用文献 2 では、キャビティ部を設けるために絶縁層が形成され、この絶縁層を通した外部接続端子との層間接続を、貫通孔に金属層を電気めっきで充填して行うため、電気めっきのためのめっきリードが必要となり、高密度化や設計上の制約がある。
- [0007] この問題を解決する方法として、図 6 に示すように、キャビティ部 9 を設けるための絶縁層（キャビティ層 5）の層間接続 31 を、導電樹脂 17 を用いて行う方法が考えられる。
- [0008] しかしながら、導電樹脂 17 を用いた場合は、引用文献 2 のように、いわゆるフィルドビアめっきのような電気めっきで層間接続 31 を形成した場合と違って、直上に接続端子 A 1 4 を設けるためには、導電樹脂 17 上にいわゆる蓋めっきを行う必要がある。この蓋めっきは、一般に、触媒を付与した

後、下地となる無電解めっきを行い、さらに電気銅めっきを行って、ある程度厚付けすることで、接続信頼性を確保している。またさらに、接続端子A 14のはんだ付けを確保するため、ニッケルめっきと金めっきを行っている。このように、蓋めっきは、工数がかかるため、コストアップやリードタイムの増加に繋がる問題があった。

[0009] 本発明は、上記問題点に鑑みなされたものであり、POPを構成する場合において、組み合わせるパッケージの自由度が大きく、パターン設計上の制約も小さく、トップパッケージとボトムパッケージ間の接続を高密度で行うことが可能な半導体素子搭載用パッケージ基板を簡易なプロセスで安価に提供することを目的とする。

課題を解決するための手段

[0010] 本発明は、以下のものに関する。

[0011] (1) 開口及び貫通孔を有するキャビティ層と、このキャビティ層に積層されたベース層と、前記開口によって形成されたキャビティ部と、前記貫通孔によって形成された有底ビアと、を有する半導体素子搭載用パッケージ基板において、前記有底ビアの内壁に金属被覆が形成され、これを下地として前記有底ビアに導電樹脂が充填され、この導電樹脂中に含まれる導電成分が、露出した状態で前記有底ビアの入り口側に配置され、この露出した導電成分上に、めっきが直接析出することにより形成された金属皮膜を有する半導体素子搭載用パッケージ基板。

[0012] (2) 上記(1)において、ベース層上のキャビティ層側に設けられる接続パッドと、前記キャビティ層上のベース層と反対側に設けられ、前記接続パッドと有底ビアによって層間接続される接続端子Aとを接続する層間接続を有し、前記接続端子Aが、前記有底ビアに充填された導電樹脂中に含まれる導電成分に、直接析出しためっきにより形成される金属皮膜を有する半導体素子搭載用パッケージ基板。

[0013] (3) 上記(1)または(2)において、金属皮膜を形成するめっきが、物理的研磨によって有底ビアの入り口側に露出した導電樹脂の導電成分上に

、直接析出した半導体素子搭載用パッケージ基板。

[0014] (4) 上記(1)から(3)の何れかにおいて、金属皮膜を形成するめっきが、無電解ニッケルめっきまたは無電解金めっきまたは無電解ニッケルめっきと置換金めっきもしくは無電解金めっきを有する半導体素子搭載用パッケージ基板。

[0015] (5) 上記(1)から(3)の何れかにおいて、金属皮膜を形成するめっきが、電気ニッケルめっきまたは電気金めっきまたは電気ニッケルめっきと置換金めっきもしくは無電解金めっきもしくは無電解金めっきもしくは電気金めっきを有する半導体素子搭載用パッケージ基板。

[0016] (6) 上記(1)から(5)の何れかにおいて、導電樹脂中に含まれる導電成分が、銀めっき銅粉または金めっき銅粉である半導体素子搭載用パッケージ基板。

[0017] (7) 開口及び貫通孔を有するキャビティ層と、このキャビティ層に積層されたベース層と、前記開口によって形成されたキャビティ部と、前記貫通孔によって形成された有底ビアと、を有する半導体素子搭載用パッケージ基板の製造方法において、前記有底ビアの内壁に金属被覆が形成され、これを下地として前記有底ビアに導電樹脂が充填される工程と、この導電樹脂表面を物理的に研磨して前記導電樹脂中の導電成分を露出させる工程と、この導電成分上に無電解めっきまたは電気めっきを直接析出させる工程と、を有する半導体素子搭載用パッケージ基板の製造方法。

発明の効果

[0018] 本発明によれば、POPを構成する場合において、組み合わせるパッケージの自由度が大きく、パターン設計上の制約も小さく、トップパッケージとボトムパッケージ間の接続を高密度で行うことが可能な半導体素子搭載用パッケージ基板とその製造方法を簡易なプロセスで安価に提供することができる。

図面の簡単な説明

[0019] [図1]本発明の実施例の半導体素子搭載用パッケージ基板及び半導体パッケー

ジの断面図である。

[図2] 本発明の実施例の半導体素子搭載用パッケージ基板及び半導体パッケージの一部を拡大した断面図である。

[図3] 本発明の実施例のキャビティ層の製造工程を表すフロー図である。

[図4] 本発明の実施例のベース層の製造工程を表すフロー図である。

[図5] 本発明の実施例のキャビティ部を有する半導体搭載用パッケージ基板の製造工程を表すフロー図である。

[図6] 本発明の半導体素子搭載用パッケージ基板及び半導体パッケージを用いたP o Pの概略の断面図である。

[図7] 従来の半導体素子搭載用パッケージ基板及び半導体パッケージを用いたP o Pの概略の断面図である。

発明を実施するための形態

[0020] 本発明の半導体素子搭載用パッケージ基板1としては、図1、図2に示すように、開口25を有するキャビティ層5と、このキャビティ層5に積層されたベース層6と、前記開口25によって形成されたキャビティ部9を有する半導体素子搭載用パッケージ基板1であって、前記キャビティ層5を貫通して、前記ベース層6上の接続パッド11と前記キャビティ層5上の接続端子A14とを接続する層間接続31が設けられ、この層間接続31が導電樹脂17により形成される半導体素子搭載用パッケージ基板1が挙げられる。

[0021] また、本発明の半導体パッケージ基板1を用いて作製した半導体パッケージ36としては、図1、図2に示すように、キャビティ部9を有する半導体素子搭載用パッケージ基板1と、前記キャビティ部9内に搭載された半導体素子2と、この半導体素子2を封止する封止剤3と、前記半導体素子搭載用パッケージ基板1の一方の面に形成された接続端子A14と、他方の面に形成された接続端子B15を有する半導体パッケージ36であって、前記キャビティ部9が、開口25を有するキャビティ層5と、このキャビティ層5に積層されたベース層6とによって形成され、前記キャビティ層5に前記ベース層6上の接続パッド11と前記キャビティ層5上の接続端子A14とを接

続する層間接続 31 が設けられ、この層間接続 31 が導電樹脂 17 により形成される半導体パッケージ 36 が挙げられる。

[0022] このように、本発明の半導体素子搭載用パッケージ基板 1 及び半導体パッケージ 36 では、導電樹脂 17 により、キャビティ層 5 の層間接続 31 を形成するため、いわゆるフィルドビアめっきによって層間接続 31 を形成する場合と異なって、給電のためのめっきリードを設ける必要がないため、設計の自由度が大きく、またその分高密度化を図ることができる。また、フィルドビアめっきに比べて、よりアスペクト比が大きい場合（例えば、層間接続 31 のための有底ビア 13 の径が $\phi 0.2\text{ mm}$ 、深さ $0.2\text{ mm} \sim 0.55\text{ mm}$ ）でも、接続パッド 11 と接続端子 A 14 との層間接続 31 を形成できるので、キャビティ層 5 の厚みを、従来よりも厚く（例えば $0.2\text{ mm} \sim 0.55\text{ mm}$ 程度）することができる。その結果、キャビティ部 9 を高く形成することができ、図 1 に示すように、複数の半導体パッケージ 36 を重ねてキャビティ部 9 内に収納することが容易になる。また、キャビティ部 9 の高さを、封止剤 3 がほとんど飛び出さない高さに形成できるため、封止剤 3 をモールドして半導体パッケージ 36 を形成した場合でも、封止剤 3 の表面が、接続端子 A 14 と同等以下、即ち接続端子 A 14 からほとんど出っ張らない程度に平坦とすることができる。例えば、図 6 に示すように、キャビティ部 9 内に半導体素子 2 を上下 2 段に積み重ねて搭載した場合でも、封止剤 3 の表面が、接続端子 A 14 よりもほとんど出っ張らない程度に平坦なので、半導体パッケージ同士の接合のためのはんだボール径は、封止剤 3 の高さを考慮する必要がなく、はんだボールとして、径が $\phi 0.3\text{ mm}$ 以下の微小なものを用いても接合が可能となる。そして、 $\phi 0.3\text{ mm}$ のはんだボールを用いた場合でも、ボトムパッケージ 35 の封止剤 3 の最上部が、接続端子 A 14 上のはんだボール（ $\phi 0.3\text{ mm}$ ）の $1/3$ 以下の高さとなる状態で、トップパッケージ 34 と接合することが可能である。即ち、封止剤 3 の最上部が、接続端子 A 14 よりも、端子間距離 44 の $1/3$ 以下（ 0.1 mm 以下）の高さだけ出っ張るようにすることができる。したがって、本発明の半

導体素子搭載用パッケージ基板 1 及び半導体パッケージ 3 6 を、ボトム基板 3 3 やボトムパッケージ 3 5 として用いて P o P を構成する場合、組み合わせる相手の半導体パッケージは一般的なものを選択でき、自由度が大きい。また、接続のためのはんだボールの径は、封止剤 3 の飛び出しを考慮して大きくする必要がないため、接続端子 A 1 4 の径やピッチを小さく（例えば、端子径が $\phi 0.25\text{ mm}$ 以下、ピッチが 0.4 mm 以下。）することができ、高密度な接続が可能となる。

[0023] キャビティ層 5 の層間接続 3 1 は、ベース層 6 のキャビティ層 5 側の面に設けられた接続パッド 1 1 と、この接続パッド 1 1 を底面として前記キャビティ層 5 に形成された有底ビア 1 3 と、この有底ビア 1 3 内に充填された導電樹脂 1 7 と、この導電樹脂 1 7 上に設けられた接続端子 A 1 4 により形成することができる。このように、導電樹脂 1 7 を充填し、その上に接続端子 A 1 4 を設けることにより、層間接続 3 1 の直上に接続端子 A 1 4 を形成することができるため、接続端子 A 1 4 を高密度に配置することができる。このキャビティ層 5 上の接続端子 A 1 4 は、他の半導体素子搭載用パッケージ基板 1 や半導体パッケージ 3 6、配線板（図示しない。）との接続に用いるいわゆる外部接続端子として用いられる。このため、図 6 に示すように、本発明を P o P のボトム基板 3 3 やボトムパッケージ 3 5 として使用した場合、トップ基板 3 2 やトップパッケージ 3 4 との間の接続を高密度で行うことが可能となる。また、ベース層 6 のキャビティ層 5 側の面に設けられた接続パッド 1 1 は、半導体素子 2 との接続を行うワイヤボンド端子 1 2 や接続端子 C 2 7 等のいわゆる内部接続端子や、ベース層 6 のキャビティ層 5 側とは反対側の面に設けられた接続端子 B 1 5 に接続される。接続端子 B 1 5 は、接続端子 A 1 4 と同様に、他の半導体素子搭載用パッケージ基板 1 や半導体パッケージ 3 6、配線板（図示しない。）との接続に用いるいわゆる外部接続端子として用いられる。

[0024] 図 2 に示すように、キャビティ層 5 の層間接続 3 1 は、キャビティ層 5 の有底ビア 1 3 の内壁に金属被覆 1 8 を形成するのが望ましい。つまり、有底

ビア 13 内に充填する導電樹脂 17 の下地として、有底ビア 13 の内壁に金属被覆 18 を形成するのが望ましい。有底ビア 13 の内壁に金属被覆 18 を形成する方法としては、例えば、電気銅めっきや無電解銅めっきにより形成することができる。これにより、有底ビア 13 の内壁が滑らかになり、導電樹脂 17 が有底ビア 13 内に入り易くなるため、導電樹脂 17 が充填し易くなる。また、めっきによる金属被覆 18 と導電樹脂 17 の両者で層間接続 31 を形成するため、層間接続の信頼性が向上する。

[0025] 図 6 に示すように、ベース層 6 のキャビティ層 5 と反対側の面に接続端子 B 15 が設けられ、接続端子 A 14 は接続端子 B 15 よりもサイズ及びピッチが小さくなるように形成することができる。これにより、接続端子 A 14 を、他の半導体素子搭載用パッケージ基板 1 や半導体パッケージ 36 と接続する際、高密度な接続が可能となる。つまり、P o P のボトム基板 33 やボトムパッケージ 35 として使用する場合、トップ基板 32 やトップパッケージ 34 との高密度接続が可能となる。

[0026] 封止剤 3 の最上部は、半導体素子搭載用パッケージ基板 1 の接続端子 A 14 と同等以下の高さに形成するのが望ましい。ここで、接続端子 A 14 と同等以下の高さとは、接続端子 A 14 上に設けられるはんだボール 38 が $\phi 0.3\text{ mm}$ の場合（即ち、端子間距離 44 が 0.3 mm の場合）を想定しており、その径の $1/3$ 以下の高さまでをいう。つまり、封止剤 3 の最上部の高さが、接続端子 A 14 から 0.1 mm の高さまでであることをいう。これにより、本発明の半導体素子搭載用パッケージ基板 1 及び半導体パッケージ 36 を、ボトム基板 33 やボトムパッケージ 35 として用いて P o P を構成する場合、接続端子 A 14 の面が平坦なので、組み合わせるトップ基板 32 やトップパッケージ 34 の接続端子 37 面は、フラットな一般的なものを選択でき、自由度が大きい。また、接続のためのはんだボール 38 の径は、封止剤 3 の飛び出しを考慮して大きくする必要がないため、高密度な接続が可能となる。

[0027] キャビティ部 9 は、半導体素子搭載用パッケージ基板 1 に設けられた所定

の深さの窪みであり、半導体素子 2 を搭載するためのスペースとして使用される。また、キャビティ部 9 は、開口 25 を有するキャビティ層 5 とベース層 6 により形成される。キャビティ部 9 を形成する方法として、一例としては、図 3、図 5 に示すように、接着剤 8 を張り合わせたキャビティ層 5 に、ルータ加工やパンチ加工等で開口 25 を形成した後、この開口 25 をベース層 6 で塞ぐように、ベース層 6 を積層する方法がある。また、他の例としては、キャビティ層 5 とベース層 6 とを積層した後で、キャビティ部 9 に対応する部分のキャビティ層 5 を除去する方法がある。この場合は、キャビティ層 5 として感光性の材料を使用することができる。

[0028] キャビティ層 5 は、ベース層 6 と積層されて半導体素子 2 を収納するキャビティ部 9 を形成する基板であるとともに、半導体素子 2 が搭載されるベース層 6 の接続パッド 11 と、他の半導体素子搭載用パッケージ用基板と接続される接続端子 A14 との電氣的接続を行う基板である。キャビティ層 5 は、絶縁層を有するキャビティ材 7 と、その表面に形成される接続端子 A14 及び内層回路 19 と、キャビティ材 7 上に設けられる接着剤 8 と、キャビティ部 9 形成のための開口 25 と、層間接続 31 のための貫通孔 A24 とを有する。キャビティ層 5 の接着剤 8 を設ける側に内層回路 19 を設けることにより、ベース層 6 の接続パッド 11 と金属被覆 18 との接続箇所に近い位置に、貫通孔 A24 内の金属被覆 18 との内層接続 20 を形成することができる。この場合は、熱サイクル試験における寿命が改善され、信頼性を向上することができる。内層回路 19 は、貫通孔 A24 の周囲を完全に取り囲んでいるいわゆるアニュラリングとするのが、信頼性の点でより望ましい。また、キャビティ層 5 とベース層 6 とを接着剤 8 を挟んで加熱・加圧して積層接着する際に、接着剤 8 が流動しても、貫通孔 A24 の周囲を完全に取り囲んだダムとして作用するので、貫通孔 A 内に流動した接着剤 8 が入り込んで、信頼性が低下するのを抑制することができる。また、例えば、接着剤 8 としてエラストマー材を使用する場合、キャビティ材 7 に使用するガラスエポキシ等の絶縁材に比べて、一般に熱膨張係数が大きい。このため、有底ビア 13

の内壁のなかで接着剤 8 が内壁となる部分では、スルーホールめっきである金属被覆 18 が、バレルクラックを生じることや、有底ビア 13 の底部では、スルーホールめっき剥がれを生じることが懸念される。しかしながら、図 2 の拡大図からわかるように、内層回路 19 が厚みを有するため、内層回路 19 に対応する部分の接着剤 8 は、それ以外の部分に比べて、厚みが薄く形成される。つまり、キャビティ材 7 上の内層回路 19 とベース層 6 の感光性樹脂 10 との間に挟まれる部分の接着剤の厚みは、これらに挟まれていない部分に比べて薄くなる。このように、有底ビア 13 の周囲では、接着剤 8 の厚みを小さくすることができるので、接着剤 8 の熱膨張係数が大きいことによる影響を小さくすることができ、信頼性を確保することが可能になる。このような作用を生じるためには、接着剤の厚みが $10\ \mu\text{m} \sim 50\ \mu\text{m}$ で内層回路の厚みが $9\ \mu\text{m} \sim 18\ \mu\text{m}$ の場合、内層回路 19 に対応する部分（内層回路 19 と感光性樹脂層 10 に挟まれた部分）の接着剤 8 の厚みは、 $0.5\ \mu\text{m} \sim 7\ \mu\text{m}$ であるのが望ましい。したがって、内層回路 19 が、貫通孔 A24 の周囲を完全に取り囲んでいるいわゆるアニュラリングとすることにより、熱膨張係数が比較的大きいエラストマー材を接着剤 8 として用いる場合でも、有底ビア 13 の接続信頼性を確保することが可能になる。内層回路 19 の厚みは、 $9 \sim 18\ \mu\text{m}$ であるのが望ましい。これにより、めっきで形成される金属被覆 18 との接続面積をかせぐことができ、また、貫通孔 A24 の周囲を完全に取り囲んだダムとしての効果も大きくなるので、接続信頼性が向上する。図 3 に示すように、キャビティ材 7 は、半導体素子搭載用パッケージ基板 1 の製造に用いられる一般的な銅張り積層板やビルドアップ材、フィルム材を用いることができる。また、これらの銅張り積層板やビルドアップ材、フィルム材を組み合わせで多層化したものも使用できる。キャビティ材 7 の厚みは、キャビティ部 9 に収納する半導体素子 2 を積み重ねる高さに応じて選択される。接続端子 A14 や内層回路 19 を形成するパターンは、サブトラクト法等により作製することができる。開口 25 や貫通孔 A24 は、ルータ加工やパンチ加工等で形成することができる。

[0029] キャビティ層5とベース層6の積層に用いる接着剤8は、半導体素子搭載用パッケージ基板1の製造に用いられるエポキシやポリイミド系の多層化接着用の接着剤8を用いることができ、プレスやラミネート等によりキャビティ層5やベース層6に仮付けすることができるのが望ましい。接着剤8は、キャビティ層5とベース層6の何れかに仮付けしてもよいし、予め仮付けはせずに、キャビティ層5とベース層6を積層して接着する際に、両者の間に挟みこんで使用してもよい。このような接着剤8として、例えば、強化繊維に熱硬化性樹脂を含浸し、加熱・乾燥して、半硬化状にしたプリプレグや、ポリエチレンテレフタレートフィルム上に熱硬化性樹脂を塗布し、加熱・乾燥してドライフィルム状にした接着シートを使用することができる。熱硬化樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ビスマレイミド樹脂等が使用でき、強化繊維としては、ガラス布、ガラス紙、アミド布、アミド紙が使用できる。

[0030] また、接着剤8は、エラストマー材であるのが好ましい。エラストマー材として使用する接着剤8としては、十分な接着強度を有し、かつキャビティ層5とベース層6の寸法変化の挙動の差によって生じる歪みを吸収することができるものであれば使用することができる。例えば、エポキシ樹脂及び硬化剤成分100質量部に対し、ゴム変成のエポキシ樹脂20質量部～50質量部、分子量が1万以上のエポキシ骨格の高分子成分10質量部～40質量部、分子量5万以上のゴム成分50質量部～150質量部、硬化促進剤0.3質量部～2.5質量部からなる接着剤組成物を、基材フィルムに塗布し、半硬化状態に熱処理してなる熱硬化性接着シートを、基材フィルムから剥がして、真空プレス等で加熱・加圧することで形成できる。接着剤8は、キャビティ層5やベース層6にラミネータ等で仮接着可能なものが、作業性の点から望ましい。加熱・加圧後の接着剤8の弾性率は、50℃で100MPa～500MPaのものを使用でき、特には500MPa程度が望ましい。なお、弾性率は、株式会社ユービーエム製、Rheogel E-4000型粘弾性測定装置を用い、DVE法にて、引張モード、周波数10Hz、昇温

速度 $5^{\circ}\text{C}/\text{分}$ の条件で測定した。樹脂フロー量（加熱・加圧後の端部からの樹脂流れ量）は、 $50\mu\text{m}\sim 1500\mu\text{m}$ のものを使用でき、成形性と有底ビア内への染み出し量のバランスから $100\mu\text{m}\sim 500\mu\text{m}$ が望ましく、特に $300\mu\text{m}$ 程度のものが望ましい。なお、樹脂フロー量は、加熱・加圧前のシート状態の接着剤 8 を直径 10mm の円形に打抜いたものをサンプルとして、これを PET（ポリエチレンテレフタレート）フィルムで挟み込み、プレス（ 100°C 、 3Mpa 、5分）を行なった後、サンプルの直径を 3箇所測定して平均し、プレス前の寸法との差を計算により求めることで測定した。ゴム変成のエポキシ樹脂としては、CTBN（カルボキシ基末端ブタジエンニトリルゴム）変成品であり、かつ変成率が $30\%\sim 60\%$ のものが挙げられる。ゴム成分としては、分子量 5 万以上のエポキシ基含有アクリルニトリルブタジエンゴムが挙げられる。半硬化状態は、基材フィルムに塗布した後の熱処理により、 $10\%\sim 60\%$ の硬化率とすることにより得ることができる。このようなエラストマーとしての作用を有する接着剤 8 を使用することにより、エラストマー材としての接着剤 8 が、キャビティ層 5 とベース層 6 の寸法変化の挙動の差によって生じる歪みを吸収するので、半導体素子搭載用パッケージ基板 1 の反りを抑制することができる。特に、キャビティ層 5 とベース層 6 に使用される材料や層構成が異なったり、キャビティ部 9 用の開口 25 を有するために開口率が異なる場合は、製造時や使用時のキャビティ層 5 とベース層 6 の寸法変化の挙動が異なるため、積層に用いる接着剤 8 としてエラストマー材を使用するのが有効である。このような接着剤 8 としては、例えば、AS2600、AS3000、GF3500、GF3600（何れも日立化成工業株式会社製 製品名）を挙げることができる。接着剤 8 の厚みとしては、 $10\mu\text{m}\sim 50\mu\text{m}$ を使用することができ、 $20\mu\text{m}\sim 50\mu\text{m}$ が望ましく、特に、 $25\mu\text{m}\sim 40\mu\text{m}$ が望ましい。これより薄い場合は、キャビティ層 5 の内層回路 19 の厚みによる段差等を埋めることができず、またキャビティ層 5 とベース層 6 の寸法変化の挙動の違い等による歪みを吸収しにくくなる。これより厚い場合は、エラストマー材

でもある接着剤 8 の動きが大きくなり、接続信頼性が低下する可能性がある。

[0031] ベース層 6 は、キャビティ層 5 と積層されてキャビティ部 9 を形成するとともに、半導体素子 2 を搭載するための基板である。ベース層 6 は、絶縁層であるベース材 21 のキャビティ層 5 側の面に、半導体と電氣的に接続されるワイヤボンダ端子 12 と、このワイヤボンダ端子 12 と引き出し線（図示しない。）により電氣的に接続される接続パッド 11 とを有し、ベース材 21 のキャビティ層 5 と反対側の面に、他の基板等と接続するための接続端子 B15 を有し、これらの接続パッド 11 と接続端子 B15 とを電氣的に接続する層間接続 42 とを有する。ワイヤボンダ端子 12、引き出し線（図示しない。）、接続パッド 11 及び接続端子 B15 を形成するパターンは、サブトラクト法等により作製することができる。ベース材 21 は、半導体素子搭載用パッケージ基板 1 の製造に用いられる一般的な銅張り積層板やビルドアップ材を用いて作製できる。また、図 4 に示すように、これらの銅張り積層板をベース材 a28 とし、ビルドアップ材をベース材 b29 及びベース材 c30 とし、これらを組み合わせて多層化したベース材 21 も使用できる。層間接続 42 は、ドリル加工やレーザ加工を用いて貫通孔や非貫通孔を形成し、これらの孔内にめっきを形成すること等により作製できる。なお、上記は、半導体素子 2 と接続パッド 11 との電氣的接続が、ワイヤボンダ端子 12 のみで行われる場合について述べたが、図 6 に示すように、ワイヤボンダ端子 12 に加えて接続端子 C27 によって電氣的に接続される場合も同様にして、ベース層 6 を形成できる。

[0032] 接続パッド 11 は、ベース層 6 のキャビティ層 5 側の面のキャビティ部 9 に対応する領域以外の領域に設けられ、この接続パッド 11 を底面とした有底ビア 13 がキャビティ層 5 に形成される。この有底ビア 13 の形成は、一例としては、図 3 に示すように、キャビティ材 7 にドリル加工、レーザ加工、パンチ加工、ルータ加工等で貫通孔 A24 を形成しておき、接着剤 8 を仮付けし、貫通孔 A24 に対応する部分の接着剤 8 をドリル加工、レーザ加工

、パンチ加工、ルータ加工等で除去した後、図5に示すように、この貫通孔A24の位置と、接続パッド11の位置が対応するように、キャビティ層5とベース層6とを積層することでなすことができる。他の例としては、キャビティ材7と接着剤8の両者にドリル加工、レーザ加工、パンチ加工、ルータ加工等で貫通孔A24を形成しておき、キャビティ材7と接着剤8の貫通孔A24の位置を合せてキャビティ材7に接着剤8を仮付けし、この貫通孔A24の位置と、接続パッド11の位置が対応するように、キャビティ層5とベース層6とを積層することでなすことができる。さらに他の例としては、キャビティ層5とベース層6とを積層した後で、接続パッド11に対応する部分のキャビティ層5を除去する方法がある。この場合は、除去をザグリ加工やレーザ加工で行う方法、あるいはキャビティ層5として感光性の材料を使用する方法を用いることができる。

[0033] 図2に示すように、ベース層6のキャビティ層5と積層される側に、感光性樹脂層10が形成されるのが望ましい。そして、有底ビア13による層間接続31を形成する目的で、接続パッド11は少なくとも一部が露出した状態とされ、キャビティ層5とベース層6とを積層する際は、キャビティ層5の接着剤8とベース層6の感光性樹脂層10が接着するようにするのが望ましい。これにより、接着剤8がベース層6の接続パッド11に直接接着しないようにすることができ、積層時に接着剤8が接続パッド11上に広がって、接続面積を縮小させ、接続抵抗が大きくなったり、接続信頼性が低下するのを抑制することができる。つまり、感光性樹脂層10が、接続パッド11と接着剤8との間に配置されることにより、積層時に接着剤8が接続パッド11上に流動するのを妨げる作用を有する。また、ベース層6のキャビティ層5との接着面にある接続パッド11等による段差を平坦にすることができ、キャビティ層5との接着に用いる接着剤8が薄く、流動性が低いものを用いても、接着剤8の追従を確保することができる。

[0034] 感光性樹脂層10としては、配線板や実装基板の製造に用いられる感光性のソルダーレジストを用いることができる。感光性のソルダーレジストとし

ては、半導体素子搭載用パッケージ基板や配線板で一般的に使用されるものを用いることができる。このようなものとしては、液状タイプのPSR4000（太陽インキ株式会社製 商品名）や、ドライフィルムタイプのフォテックSR3000G（日立化成工業株式会社製、商品名）が使用できる。

[0035] 図5に示すように、有底ビア13内には導電樹脂17が充填される。導電樹脂17の有底ビア13への充填は、導電樹脂17を印刷で塗布することにより行うことができる。有底ビア13のアスペクト比が大きい場合は、例えば、真空印刷装置を用いることで、有底ビア13内への気泡の残留を抑制することができる、充填性を確保できる。また、導電樹脂17を充填する前に、有底ビア13内に、金属被覆18を形成するが望ましい。金属被覆18は、例えば、電気銅めっきや無電解銅めっきにより形成することができる。これにより、有底ビアの内壁が滑らかになり、導電樹脂17が有底ビア13内に入り易くなるため、導電樹脂17が充填し易くなる。また、めっきによる金属被覆18と導電樹脂17の両方で層間接続31を形成するため、層間接続信頼性が向上する。

[0036] このように、接続パッド11と接続端子A14との層間接続31が、有底ビア13内に導電樹脂17を充填することによって形成されるので、いわゆるフィルドビアめっきによるめっきの充填に比べて、給電のためのめっきリードを設ける必要がないため、設計の自由度が大きく、またその分、高密度化を図ることができる。また、フィルドビアめっきに比べて、よりアスペクト比が大きい場合（例えば、層間接続31のための有底ビア13の径が $\phi 0.2\text{ mm}$ 、深さ $0.2\text{ mm} \sim 0.55\text{ mm}$ ）でも、接続パッド11と接続端子A14との層間接続31を形成できる。このため、キャビティ部9内に複数の半導体素子2を重ねて収納することが可能となる。また、このため、複数の半導体素子2を重ねて収納した場合でも、封止剤3の最上部が、接続端子A14と同等以下の高さとなるようにすることが可能である。したがって、本発明の半導体素子搭載用パッケージ基板1がPOPにおけるボトム基板33として用いられる場合、又は本発明の半導体パッケージ36がPOPに

おけるボトムパッケージ35として用いられる場合は、接続端子A14よりも上方に封止剤3が飛び出すことがないので、トップ基板32又はトップパッケージ34との接続の際に、封止剤3の高さを考慮した半田ボール径を用いる必要性がなく、半田ボール径の小径化が可能となる。また、これに伴い、接続端子A14の径（サイズ）やピッチの微細化が可能となる。

[0037] 図7に示すように、一般に、POP用のボトム基板33やボトムパッケージ35では、トップ基板32又はトップパッケージ34と接続される接続端子A14の方がはんだボール38径が大きい（例えば、 $\phi 0.6\text{ mm}$ ）ので、反対側の面の接続端子B15よりも、端子の径（サイズ）が大きく（例えば、 $\phi 0.5\text{ mm}$ ）、ピッチも大きく（例えば、 0.8 mm ）形成されている。しかしながら、図6に示すように、本発明においては、トップ基板32又はトップパッケージ34と接続される接続端子A14の方が、反対側の面の接続端子B15よりも、端子の径（サイズ）が小さく（例えば、 $\phi 0.25\text{ mm}$ ）、ピッチも小さく（例えば、 $\phi 0.4\text{ mm}$ ）形成することが可能となる。このため、より端子数の多いトップ基板32又はトップパッケージ34との高密度な接続が可能となる。

[0038] また、従来のスルーホールめっきによる層間接続31の形成では、有底ビア13の直上に接続端子を設けることができないが、本発明によれば、有底ビア13上に金属被覆18を施すことも可能なので、有底ビア13の直上に外部接続端子（接続端子A14）を設けることができ、高密度化を図ることができる。

[0039] 導電樹脂17は、導電成分として銀、銅、カーボン等を、バインダーとしてエポキシ樹脂、フェノール樹脂等の熱硬化性樹脂を含むものを用いることができる。また、充填後の導電樹脂17を硬化させる。導電樹脂17が十分硬化していないと、後の加熱で導電樹脂17の架橋密度が増し、体積収縮によるボイドやクラック、界面破壊が発生し、接続信頼性が低下する。導電樹脂17のバインダーは再硬化しないものが好ましい。

[0040] 有底ビア13内に導電樹脂17が充填され、硬化されることで、有底ビア

13全体の剛性が向上する。上述したように、接着剤8としてエラストマー材を使用した場合、キャビティ層5とベース層6の寸法変化の挙動が異なる場合でも、接着剤8がその歪みを吸収し、反りやねじれ等の発生を抑制する。一方で、この歪みを吸収する際に、接着剤8に歪の応力が集中し変形する。このため、例えば、一般的なスルーホールめっきのみで有底ビア13の層間接続を形成した場合、接着剤8の部分でクラックが発生し、接続不良が生じることが考えられる。しかしながら、有底ビア13内には、導電樹脂17が充填され、硬化されているので、有底ビア13全体の剛性が向上しているため、導電樹脂17により層間接続31が形成された箇所は、接着剤8の変形が抑えられる。導電樹脂17を充填する前に、有底ビア13内に、めっきにより金属被覆18を形成するのが、導電樹脂17の充填性や層間接続信頼性の点でより望ましい。層間接続31が形成されておらず、導電樹脂17のない部分では、接着剤8が変形して歪みを吸収する。このようにして、接着剤8としてエラストマー材を用いた場合でも、有底ビア13内に導電樹脂17が充填され、硬化されることで、接続信頼性を確保しつつ、反りや変形を抑制可能な半導体素子搭載用パッケージ基板を提供できる。

[0041] 導電成分は、平均粒径 $30\mu\text{m}$ 以下の銅粉または銅粉の表面に銀めっきしたもの（以下、「銀めっき銅粉」という。）または銅粉の表面に金めっきしたもの（以下、「金めっき銅粉」という。）を含む金属粉を用いるのが望ましい。これらの中でも、無電解ニッケルめっきや無電解金めっきの析出性が優れる点で、主な導電成分が、銀めっき銅粉や金めっき銅粉であるのが望ましい。金属粉の平均粒径が $30\mu\text{m}$ を越えると、印刷時にスクリーンが目詰まりしたり、ペーストの伸びが悪くなり、印刷性が劣る。金属粉の形状は、フレーク状又は樹枝状であると、金属粉同士の接触が良くなり、導電性が向上するので好ましい。また他の形状の金属粉をスタンピング等の処理をしてフレーク状にして用いてもよい。銀めっき銅粉における銀めっきや金めっき銅粉における金めっきは、電解めっき法、無電解めっき法、置換めっき法等の何れの方法でめっきしたものでもよく特に制限はない。導電樹脂17中の

導電成分の含有量としては、65質量%～80質量%が望ましく、特に76質量%程度が望ましい。これより少ない場合は、無電解めっきの析出性が低下し、導電樹脂17上が金属皮膜16によって被覆されない場合があり、これよりも多い場合は、導電樹脂17のペースト状態における粘度が高くなり、印刷性が低下して、有底ビア13への充填が困難になる。

[0042] このように、導電成分として、銅粉、銀めっき銅粉、金めっき銅粉を含むものを用いると、導電樹脂17上に金属皮膜16を形成する際には、導電樹脂17上に触媒を付与する処理を行うことなく、導電成分を露出させるだけで、無電解めっきまたは電気めっきによって直接金属皮膜16を形成することができる点で望ましい。これらの中でも、主な導電成分が、銀めっき銅粉、金めっき銅粉であるのが、無電解ニッケルめっきや無電解金めっきまたは電気ニッケルめっきや電気金めっき、電気銅めっきの析出性が優れる点で望ましい。この場合は、導電樹脂17中の導電成分を露出させるだけで、無電解めっきが、導電樹脂17中に含まれる導電成分のめっき触媒活性によって、直接導電成分上に析出するので、無電解めっきを所定の厚みまで形成することにより、導電樹脂17上全体が無電解めっきにより完全に被覆され、結果的に導電樹脂17上に直接金属皮膜16が形成される。また、導電樹脂17中の導電成分を露出させるだけで、この導電成分からの給電により、電気めっきが直接導電成分上に析出するので、電気めっきを所定の厚みまで形成することにより、導電樹脂17上全体が電気めっきにより完全に被覆され、結果的に導電樹脂17上に直接金属皮膜16が形成される。また、導電樹脂17を充填した後には、有底ビア13の入り口側の表面を平滑化するためにバフ研磨等の物理的研磨を行うが、この物理的研磨によって、導電樹脂17中の導電成分が露出した状態で有底ビア13の入り口側に配置されるので、過マンガン酸や硫酸を用いたデスマリア処理を用いて導電樹脂17をエッチングし導電成分を露出させることを必要とせず、無電解めっきまたは電気めっきによって、導電成分上に金属皮膜16を直接形成することができる点で望ましい。また、デスマリア処理を必要としないため、導電樹脂17以外の部

分（例えば、接着剤 8 や感光性樹脂層 10 等）にデスミア処理による影響がないように、マスキングしたりする工程が不要となる点で望ましい。また、導電樹脂 17 に対してデスミア処理を行った場合は、導電樹脂 17 の導電成分を保持する樹脂成分までもがエッチングされてしまい、導電成分が脱落する結果、導電樹脂 17 上に無電解めっきまたは電気めっきの析出性が低下し、完全に金属皮膜 16 で被覆できない問題や、導電樹脂 17 上の金属皮膜 16 の密着が得られ難い問題があるが、本発明では、物理的研磨のみによって導電樹脂 17 中の導電成分を露出させるので、このような問題がないため、導電樹脂 17 上を金属皮膜 17 で完全に被覆することができ、また導電樹脂 17 と金属皮膜 16 との密着を確保できる。さらに、物理的研磨によって導電樹脂 17 上に形成された凹凸が、投錨効果によって金属皮膜 16 との密着を向上させる効果を有する。また、このように、本発明では、導電樹脂 17 上に金属皮膜 16 を形成する際には、導電樹脂 17 上に触媒を付与する処理やデスミア処理を何れも行わないこと、物理的研磨で導電成分を露出させるだけで、無電解めっきまたは電気めっきによって直接金属皮膜 16 を形成することができる。このため、金属皮膜 16 を形成する部分以外に対して、保護のためのマスキングを行なう工程や触媒を除去する工程が不要であり、また、導電樹脂 17 上以外に、金属皮膜 16 を形成する部分がある場合（例えば、キャビティ部 9 内に露出したベース層 6 上のワイヤボンダ端子 12 等）でも、導電樹脂 17 上とこれ以外の金属皮膜 16 を形成したい部分の両者を、一括処理によって、同時に金属皮膜 16 を形成することができる。したがって、大幅に工数低減を図ることができる。

[0043] 導電樹脂 17 上に形成する無電解めっきとしては、導電樹脂 17 中に含まれる導電成分のめっき触媒活性によって析出するものであれば、使用することが可能であるが、析出性がよい点で無電解ニッケルめっきや無電解金めっきが望ましい。無電解ニッケルめっきを行った上にさらに置換金めっきや無電解金めっきを行うと、この金属皮膜 16 によって形成される接続端子 A 14 表面の酸化が抑制されるため、接続時の接触抵抗の上昇を抑え、または

だ濡れ性を維持できる点で望ましい。なお、本発明において、無電解金めっきとは、いわゆる還元型の無電解金めっきをいい、置換型の金めっきとは区別されるものをいう。無電解ニッケルめっきの厚みは、 $4\mu\text{m}\sim 6\mu\text{m}$ が望ましい。無電解ニッケルめっきの厚みがこれより薄いと導電樹脂 17 上の金属皮膜 16 による被覆が不十分となり信頼性低下の可能性がある。無電解ニッケルめっきの厚みがこれより厚いと、コストアップに繋がり、まためっき応力が大きくなって金属皮膜 16 の密着が低下する可能性がある。なお、従来のスルーホールめっきと穴埋め樹脂の充填による層間接続 31 の形成では、穴埋め樹脂が無電解めっきに対して触媒活性を有しないので、めっき触媒の付与が必要であり、この場合は、めっきが不要な領域には、めっき触媒が付かないようにマスクする必要があるため、工数が多くなる問題があった。本発明によれば、無電解めっきに対して触媒活性を有する導電樹脂 17 を使用し、導電樹脂 17 中の導電成分の露出をバフ研磨等の物理的研磨で行うので、無電解めっきの析出性や密着性が確保できる。このため、無電解めっきとして、従来のように下地めっきとして無電解銅めっきを行ってから無電解ニッケルめっきと置換金めっきや無電解金めっき等を行う必要がなく、少ない工数で、有底ビア 13 の直上に、はんだ濡れ性を確保した接続端子を形成することができる。

- [0044] 導電樹脂 17 上に形成する電気めっきとしては、導電樹脂 17 中に含まれる導電成分の導電性を利用して給電することによって、直接導電成分上に析出するものであれば、使用することが可能であるが、析出性がよい点で電気ニッケルめっきや電気金めっき、電気銅めっきが望ましい。導電樹脂 17 の導電成分上に直接電気銅めっきを行なった上に無電解ニッケルめっきもしくは電気ニッケルめっきを行い、さらに置換金めっきもしくは無電解金めっきもしくは電気金めっきを行う場合、または導電樹脂 17 の導電成分上に直接電気ニッケルめっきを行った上に、さらに置換金めっきもしくは無電解金めっきもしくは電気めっきを行う場合は、この金属皮膜 16 によって形成される接続端子 A14 表面の酸化が抑制されるため、接続時の接触抵抗の上昇を

抑え、またはんだ濡れ性を維持できる点で望ましい。特に、後者のように、導電樹脂 17 の導電成分上に直接電気ニッケルめっきを行なうと、前者のように、電気ニッケルめっきの下地めっきとして電気銅めっきを行う必要がなく、少ない工数で、有底ビア 13 の直上に、はんだ濡れ性を確保した接続端子を形成することができる。このように、導電樹脂 17 の導電成分上に直接電気ニッケルめっきを行なう場合、電気ニッケルめっきの厚みは、 $4\ \mu\text{m} \sim 16\ \mu\text{m}$ が望ましい。電気ニッケルめっきの厚みがこれより薄いと導電樹脂 17 上の金属皮膜 16 による被覆が不十分となり信頼性低下の可能性がある。電気ニッケルめっきの厚みがこれより厚いと、コストアップに繋がり、まためっき応力が大きくなって金属皮膜 16 の密着が低下する可能性がある。なお、電気ニッケルめっきの上に電気金めっきを行う場合、電気金めっきの厚みは、 $0.5\ \mu\text{m} \sim 1.5\ \mu\text{m}$ が望ましい。電気金めっきの厚みがこれより薄いと、表面の酸化を抑制する効果が低下し、一方、電気金めっきの厚みがこれより厚いと、コストアップに繋がる。

[0045] 導電樹脂 17 上には、接続端子 A 14 が設けられる。接続端子 A 14 は、外部基板と電氣的に接続するためのものであり、本発明の半導体素子搭載用パッケージ基板 1 が P o P におけるボトム基板 33 として用いられる場合、又は本発明の半導体パッケージ 36 が P o P におけるボトムパッケージ 35 として用いられる場合は、トップ基板 32（他の半導体素子搭載用パッケージ基板 1）又はトップパッケージ 34（他のパッケージ基板）との接続のための接続端子として用いられる。

[0046] 導電樹脂 17 を充填し硬化した後に、有底ビア 13 よりも上方に飛び出した導電樹脂 17 に対して行う研磨としては、例えばバフ研磨やベルトサンダー等を用いる物理的研磨を使用することができる。中でもバフロールによる機械研磨が好ましく、バフの番手は、600番、800番、1000番、あるいはそれらを組み合わせて使用する。バフロールとしては、例えば、穴埋め樹脂研磨用の J P バフモンスター V3/V3-D2（ジャブロ工業製 商品名）を使用することができる。また、研磨電流は $0.1\ \text{A} \sim 2.0\ \text{A}$ 程度

で研磨を行うが、削る導電樹脂 17 の量によって電流値も調整する。好ましくは 1.0 A ~ 1.4 A 程度である。

[0047] 接続端子 A 14 の形成の一例としては、まず有底ビア 13 内に充填した導電樹脂 17 の上に、金属皮膜 16 を形成することで行われる。例えば、有底ビア 13 内に導電樹脂 17 を充填後、研磨して、導電樹脂 17 表面をキャビティ材 7 と面一とするとともに、予めキャビティ材 7 上に備える銅箔 40 を露出させる（ここで、導電樹脂 17 を充填する前に有底ビア 13 内に金属被覆 18 を行った場合は、金属被覆 18 を露出させる。）。そして、露出した銅箔 40（または金属被覆 18）と導電樹脂 17 上にめっきレジスト（図示しない。）を形成後、無電解めっきまたは電気めっきで金属皮膜 16 を形成し、これをエッチングレジストとしてエッチングすることにより、不要な箇所の銅箔 40 を除去して接続端子 A 14 を形成する。無電解めっきは、無電解銅めっき、無電解ニッケルめっき、無電解金めっき等を用いることができ、電気めっきは、電気銅めっき、電気ニッケルめっき、電気金めっき等を用いることができる。この場合の無電解めっきとしては、触媒付与を行わなくても導電樹脂 17 上への析出性がよい点で、無電解ニッケルめっきや無電解金めっきが望ましい。電気めっきとしては、導電樹脂 17 上への析出性がよい点で、電気ニッケルめっきや電気金めっきが望ましい。このように、導電樹脂 17 とランドパターンのみに選択的に直接金属皮膜 16 を形成することにより、キャビティ材 7 上の他の部分の導体厚を薄くできるので、微細なピッチの端子が形成し易く、高密度化を図ることが可能になる。

[0048] 半導体素子 2 は、キャビティ層 5 側の面のキャビティ部 9 に対応する領域に搭載される。半導体素子 2 の搭載は、例えばダイボンドフィルムでベース層 6 上に接着され、ワイヤボンド端子 12 とボンディングワイヤ 4 によって半導体素子 2 と電氣的に接続される。この半導体素子 2 のベース層 6 への搭載は、接続端子 C 27（図 6）を用いて、フリップチップ接続や導電性接着剤による接続を用いることもできる。

[0049] 半導体素子 2 は、湿気等の環境から保護するために、封止剤 3 により封止

される。このような封止剤3として、エポキシ樹脂、ポリイミド樹脂、シリコン、ウレタンフェノール系樹脂、ポリエステル系樹脂、アクリル系樹脂他熱硬化性樹脂、熱可塑性樹脂等を用いることができる。

実施例

[0050] 以下に、本発明の実施例を説明するが、本発明は本実施例に限定されない。

[0051] (実施例1)

[キャビティ層の作製]

図3に示すように、キャビティ材7として、両面に厚さ $12\mu\text{m}$ の銅箔を張合わせた厚さ 0.2mm のエポキシ樹脂ガラス布銅張積層板であるMCL-E679F（日立化成工業株式会社製、商品名）を準備した。NCドリルマシンであるMARK-100（日立精工株式会社製、商品名）によって、ガイド孔（図示しない。）と貫通孔A24を孔明けした。

[0052] 次に、キャビティ材7の銅箔の表面に、紫外線硬化型エッチングレジスト用ドライフィルムH-W425（日立化成工業株式会社製、商品名）をラミネータで、圧力 0.2MPa 、温度 110°C 、速度 1.5m/分 の条件で仮圧着し、ついで、その上にネガ型マスクを張り合わせ、紫外線で露光し、回路を焼付け、 $1\text{質量}\%$ の炭酸ナトリウム水溶液で現像し、エッチングレジストを形成した後、銅箔40上のエッチングレジストのない部分をスプレー噴霧によって、塩化第二銅、塩酸、硫酸過水の組成からなる塩化第二銅エッチング液で圧力 0.2MPa 、速度 3.5m/分 の条件で行い、さらに $3\text{質量}\%$ 水酸化ナトリウム水溶液を噴霧してエッチングレジストを剥離除去し、銅のパターンを形成した。これにより、一方の面については、貫通孔A40の周りにアニュラリングとなる内層回路19を形成した。他方の面、即ち接続端子A14を形成する面については、ほぼ全面に銅箔40を残した。

[0053] 次に、接着剤8として、厚さ $25\mu\text{m}$ のエポキシ系ドライフィルム状の接着シートAS2600（日立化成工業株式会社製、商品名）を用い、ラミネータにより、 90°C の温度で、圧力を 0.4MPa とし、送り速度 0.4m

／分で、加熱・加圧して、キャビティ材 7 に仮付けした。次に、接着シートには、キャビティ材 7 に設けた貫通孔 A 2 4 に合わせて、開口部を打ち抜き金型で形成した。次に、NC ルータ機を用いて、12 mm × 12 mm の大きさの開口 2 5 を形成した。

[0054] [ベース層の作製]

図 4 に示すように、ベース材 a 2 8 として、両面に厚さ 12 μ m の銅箔を張合わせた厚さ 0.06 mm のエポキシ樹脂ガラス布銅張積層板である MC L - E 6 7 9 F (日立化成工業株式会社製、商品名) に NC ドリルマシンである MARK - 1 0 0 (日立精工株式会社製、商品名) によって、貫通孔 B 3 9 を明けた。

[0055] 次に、この貫通孔 B 3 9 のデスミア処理を過マンガン酸ナトリウム水溶液に温度 85 $^{\circ}$ C で 6 分間の条件で行い、無電解銅めっきである C U S T 2 0 1 (日立化成工業株式会社製、商品名)、硫酸銅 10 g / L、E D T A 40 g / L、ホルマリン 10 m l / L、p H 12.2) に温度 24 $^{\circ}$ C、時間 30 分の条件で、貫通孔 B 3 9 内を含むベース材 a 2 8 の全面に 0.5 μ m の下地銅めっきを行った。次に、硫酸銅めっきで温度 30 $^{\circ}$ C、電流密度 1.5 A / d m²、時間 60 分の条件で、貫通孔 B 3 9 内を含むベース材 a 2 8 の全面に、めっき厚 20 μ m の電気銅めっき 4 1 を形成した。

[0056] 次に、ベース材 a 2 8 の銅箔 4 0 表面に、紫外線硬化型エッチングレジスト用ドライフィルム H - W 4 2 5 (日立化成工業株式会社製、商品名) をラミネータで、圧力 0.2 M P a、温度 110 $^{\circ}$ C、速度 1.5 m / 分の条件で仮圧着し、ついでその上面にネガ型マスクを張り合わせ、紫外線で露光し、回路を焼付け、1 質量% の炭酸ナトリウム水溶液で現像し、エッチングレジストを形成し、そのエッチングレジストのない銅箔 4 0 部分をスプレー噴霧によって、塩化第二銅、塩酸、硫酸過水の組成からなる塩化第二銅エッチング液で圧力 0.2 M P a、速度 3.5 m / 分の条件で行い、さらに 3 質量% 水酸化ナトリウム水溶液を噴霧してエッチングレジストを剥離除去して、ベース材 a 2 8 の表裏に回路を形成した。

[0057] 次にベース材 b 2 9、ベース材 c 3 0として、厚さ 0. 0 6 mmのエポキシ樹脂ガラスクロス布プリプレグである G E A-6 7 9 N U J Y（日立化成工業株式会社製、商品名）を準備した。また、銅箔 4 0として、厚さ 1 2 μ mの銅箔である 3 E C-V L P-1 2（三井金属鉱業株式会社製、商品名）を準備した。これらのエポキシ樹脂ガラスクロス布プリプレグを、先に準備したベース材 a 2 8の両面の回路上に重ね合わせ、さらに、厚さ 1 2 μ mの銅箔 4 0をその上に重ね合わせ、真空プレスを用いて、圧力 3 M P a、温度 1 7 5℃、保持時間 1. 5時間の条件で加圧加熱して積層一体化した。このように、ベース材 a 2 8の一方の面にベース材 b 2 9と銅箔 4 0を、他方の面にベース材 c 3 0と銅箔 4 0を積層一体化することにより、ベース材 2 1を作製した。

[0058] 次に、ベース材 2 1の銅箔 4 0表面に、紫外線硬化型エッチングレジスト用ドライフィルム H-W 4 2 5（日立化成工業株式会社製、商品名）をラミネータで、圧力 0. 2 M P a、温度 1 1 0℃、速度 1. 5 m/分の条件で仮圧着し、ついでその上面にネガ型マスクを張り合わせ、紫外線で露光し、回路を焼付け、1 質量%の炭酸ナトリウム水溶液で現像し、エッチングレジストを形成し、そのエッチングレジストのない銅部分をスプレー噴霧によって、塩化第二銅、塩酸、硫酸過水の組成からなる塩化第二銅エッチング液で圧力 0. 2 M P a、速度 3. 5 m/分の条件で行い、さらに 3 質量%水酸化ナトリウム水溶液を噴霧してエッチングレジスト剥離除去して、コンフォーマルマスク 2 2を形成した。

[0059] 次に、ベース材 2 1に、N Cレーザ加工機 M A R K-2 0（日立精工株式会社製、商品名）を用いて、アパチャー径 ϕ 0. 2 6、出力 5 0 0 W、パルス幅 1 5 μ s、ショット数 1 5の条件で加工しレーザ孔 2 6を形成し、ついで、このレーザ孔 2 6のデスミア処理を過マンガン酸ナトリウム水溶液に温度 8 5℃で 6 分間の条件で行い、無電解銅めっきである C U S T 2 0 1（日立化成工業株式会社製、商品名）、硫酸銅 1 0 g/L、E D T A 4 0 g/L、ホルマリン 1 0 m l/L、p H 1 2. 2）に温度 2 4℃、時間 3 0分の条

件で、レーザ孔26内を含むベース材21の全面に0.5 μ mの下地銅めっきを行った。

[0060] 次に、硫酸銅めっきで温度30℃、電流密度1.5A/dm²、時間60分の条件で、レーザ孔26内を含むベース材b29、ベース材c30の全面に、めっき厚20 μ mの電気銅めっきを形成した。

[0061] 次に、ベース材21の電気銅めっき表面に、紫外線硬化型エッチングレジスト用ドライフィルムH-W475（日立化成工業株式会社製、商品名）をラミネータで、圧力0.2MPa、温度110℃、速度1.5m/分の条件で仮圧着し、ついでその上面にネガ型マスクを張り合わせ、紫外線で露光し、回路を焼付け、1質量%の炭酸ナトリウム水溶液で現像し、エッチングレジストを形成し、そのエッチングレジストのない銅部分をスプレー噴霧によって、塩化第二銅、塩酸、硫酸過水の組成からなる塩化第二銅エッチング液で圧力0.2MPa、速度3.5m/分の条件で、回路形成し、ついで3質量%水酸化ナトリウム水溶液を噴霧してエッチングレジスト剥離除去を行った。これにより、接続パッド11、接続端子B15等を含む回路を形成した。このときの接続端子B15の径は ϕ 0.3mm、ピッチは0.5mmであった。

[0062] 次に、回路形成を行ったベース材21の表面に、液状レジストであるPSR-4000（太陽インキ製造株式会社製、商品名）を印刷し、80℃、20分間乾燥後、その上面にネガ型マスクを張合わせ、紫外線で露光し、さらに1.5質量%炭酸ナトリウム水溶液で現像し、紫外線1J/cm²の照射によりさらなる硬化を行い、150℃で60分乾燥後、感光性樹脂層10としてのソルダーレジスト23を形成し、ベース層6を作製した。なお、このソルダーレジスト23（感光性樹脂層10）の形成は、ベース材21の接続パッド11を形成した面側のみに形成し、他方の面には形成しなかった。

[0063] [半導体素子搭載用パッケージ基板の作製]

次に、図5に示すように、キャビティ層5の接着剤8を仮付けした面と、ベース層6の感光性樹脂層10（ソルダーレジスト23）を形成した面が向

き合うように重ね合わせ、真空プレスを用いて、圧力3 MPa、温度175℃、保持時間1.5時間の条件で加圧加熱して積層一体化し、半導体素子搭載用パッケージ基板1とした。このとき、キャビティ層5に設けられた貫通孔A24が、ベース層6に設けられた接続パッド11によって塞がれるように積層され、接続パッド11を底面とした有底ビア13が、キャビティ層5に形成される。

[0064] 次に、この有底ビア13内に、ベース材21のときと同様にして、有底ビア13内のデスミア処理を行い、有底ビア13内を含む半導体素子搭載用パッケージ基板1の全面に0.5 μmの下地銅めっきを行った。

[0065] 次に、下地銅めっき表面に、紫外線硬化型エッチングレジスト用ドライフィルムH-W475（日立化成工業株式会社製、商品名）をラミネータで、圧力0.2 MPa、温度110℃、速度1.5 m/分の条件で仮圧着し、ついで、その上面にネガ型マスクを張り合わせ、紫外線で露光し、めっき不要の部分（キャビティ部9内及びベース層6の接続端子B15を有する面）にめっきレジスト43を形成した。なお、キャビティ部9は、電気銅めっきされないように、めっきレジスト43で完全に被覆した。次に、硫酸銅めっきで温度30℃、電流密度1.5 A/dm²、時間60分の条件で、めっき厚20 μmの電気銅めっき41により金属被覆18を形成し、ついで、3質量%水酸化ナトリウム水溶液を噴霧してめっきレジスト43の剥離除去を行った。

[0066] 次に、硫酸過水エッチング組成からなるコブラエッチ（荏原ユージライト株式会社製、商品名）を用いて、キャビティ部9内に析出した下地銅めっき（図示しない。）を、温度50℃、スプレー圧力0.2 MPa、速度1.0 m/分の条件でエッチングし、ついで、過マンガン酸ナトリウム水溶液、温度85℃で15分間の条件で触媒の除去を行った。

[0067] 次に、半導体素子搭載用パッケージ基板1の有底ビア13（穴径φ約0.2 mm、深さ約0.25 mm）内に、導電樹脂17としてAE1244（タツタ電線株式会社製、商品名）をスクリーン印刷法で充填した。スクリーン

印刷には、有底ビア 1 3 内への気泡の残留をなくするため、真空印刷装置 V E 5 0 0（東レエンジニアリング株式会社製 商品名）を用いた。充填した導電樹脂 1 7 を完全硬化するため、半導体素子搭載用パッケージ基板 1 全体を 1 1 0 °C で 1 5 分加熱し、さらに 1 7 0 °C で 6 0 分加熱した。このとき、導電樹脂 1 7 は、有底ビア 1 3 の入り口のランドパターンよりも飛び出した状態であった。

[0068] 次に、バフ研磨機（株式会社石井表記製）を使用し、有底ビア 1 3 の入り口の電気銅めっき 4 1 の表面が露出し、導電樹脂 1 7 と電気銅めっき 4 1 が平滑になるまで研磨した。使用したバフロールの番手は、6 0 0 番、8 0 0 番、1 0 0 0 番を組み合わせ使用した。バフロールとしては、穴埋め樹脂研磨用の J P バフモンスター V 3 / V 3 - D 2（ジャブロ工業製 商品名）を使用した。また、研磨電流は 1 . 2 A であった。

[0069] 次に、電気銅めっき 4 1 表面に、紫外線硬化型エッチングレジスト用ドライフィルム H - W 4 7 5（日立化成工業株式会社製、商品名）をラミネータで、圧力 0 . 2 M P a、温度 1 1 0 °C、速度 1 . 5 m / 分の条件で仮圧着し、ついで、その上面にネガ型マスクを張り合わせ、紫外線で露光し、めっき不要の部分にめっきレジスト 4 3 を形成した。なお、キャビティ部 9 内のワイヤボンダ端子 1 2 や接続端子 B 1 5 は、めっきされるようにするため、めっきレジスト 4 3 では被覆しなかった。

[0070] 次に、研磨後の導電樹脂 1 7 上に触媒を付与したり、デスミア処理を行うことなく、直接無電解めっきによって金属皮膜 1 6 を形成した（導電樹脂 1 7 以外の部分は、図示を省略した。）。具体的には、一般的に無電解めっきの前処理で行われる脱脂やソフトエッチング、酸洗浄を行った後、無電解ニッケルめっき液 N i P S 1 0 0（日立化成工業株式会社製、商品名）を用いて、液温度 8 5 °C で、時間 1 7 分、2 1 分、2 5 分の各条件で、浸漬処理を行って、それぞれニッケルめっきを 4 μ m、5 μ m、6 μ m 析出させ、さらに、置換金めっき液 H G S - 5 0 0（日立化成工業株式会社製、商品名）に液温 8 0 °C で、時間 1 0 分の条件で浸漬処理し、還元型の無電解金めっき液で

あるHGS-2000（日立化成工業株式会社製、商品名）に、液温65℃で、時間20分の条件で、金めっきを0.5μmの厚みに析出させた。これにより、半導体素子搭載用パッケージ基板1の一方の面に設けられた接続端子A14、他方の面に設けられた接続端子B15及びキャビティ部9内のワイヤボンダ端子12（接続端子C27を有する場合は接続端子C27を含む。）の表面に、はんだボール接続やワイヤボンダ接続のためのニッケル・金めっき層を形成した。なお、このように導電樹脂17上に金属皮膜16を形成すると同時に、キャビティ部9内に露出したベース層6上のワイヤボンダ端子12となる電気銅めっき41上、および接続端子B15上にも、導電樹脂17上と同様に、ニッケルめっきと金めっきを行なった（図示しない）。

[0071] 次に、紫外線硬化型エッチングレジスト用ドライフィルムH-W475（日立化成工業株式会社製、商品名）をラミネータで、圧力0.2MPa、温度110℃、速度1.5m/分の条件で仮圧着し、ついでその上面にネガ型マスクを張り合わせ、紫外線で露光し、回路を焼付け、1質量%の炭酸ナトリウム水溶液で現像し、エッチングレジストを形成し、そのエッチングレジストのない銅部分をスプレー噴霧によって、塩化第二銅、塩酸、硫酸過水の組成からなる塩化第二銅エッチング液で圧力0.2MPa、速度3.5m/分の条件で、回路形成し、ついで3質量%水酸化ナトリウム水溶液を噴霧してエッチングレジスト剥離除去を行った。これにより、接続端子A14を含む回路を形成した。このキャビティ層5の接続端子A14の径は0.25mm、ピッチは0.4mmであり、ベース層6の接続端子B15の径0.3mm、ピッチ0.5mmよりも小さい。

[0072] 次に、半導体素子搭載用パッケージ基板1の両面に、液状レジストであるPSR-4000（太陽インキ製造株式会社製、商品名）を印刷し、80℃、20分間乾燥後、その上面にネガ型マスクを張合わせ、紫外線で露光し、さらに1.5質量%炭酸ナトリウム水溶液で現像し、紫外線1J/cm²の照射によりさらなる硬化を行い、150℃で60分乾燥してソルダーレジスト

23を形成した。このソルダーレジスト23は、キャビティ層5表面側（上面側）においては、接続端子A14と同等の高さであり、ベース層6の表面側（下面側）においては、接続端子B15と同等の高さであった。

[0073] [半導体パッケージの作製]

次に、図5に示すように、半導体素子2を、半導体素子搭載用パッケージ基板1のキャビティ部9内に、ダイボンディングフィルム（図示しない。）を用いて固定した後、この半導体素子2の上に、もう一つの半導体素子2をダイボンドフィルムを用いて固定した。その後、上段及び下段の半導体素子2と半導体素子搭載用パッケージ基板1のワイヤボンド端子12とをボンディングワイヤ4で接続した。このとき、ボンディングワイヤ4を含む上段の半導体素子2の最上部は、半導体素子搭載用パッケージ基板1の接続端子A14と同等以下の高さであった。

[0074] 次に、トランスファーモールドにより、キャビティ部9内に封止剤3を充填して成形し、半導体パッケージ36を作製した。このとき、封止剤3の最上部は、半導体素子搭載用パッケージ基板1の接続端子A14と同等以下の高さ（接続端子A14よりも約0.1mm上方に飛び出す程度）であった。

[0075] [POPの作製]

次に、接続端子A14にはんだペーストを印刷し、図6に示すように、上記実施例の半導体パッケージ36をボトムパッケージ35として使用し、トップパッケージ34の接続端子と位置合わせした後、リフローによって半導体パッケージ同士を接合した。このとき、半導体素子搭載用パッケージ基板1のキャビティ部9内に封止剤3のほぼ全体が収納され、ほとんど飛び出していないので、半導体パッケージ同士の接合のためのはんだボール径は、封止剤3の高さを考慮する必要がない。このため、はんだボール径は $\phi 0.3$ mm以下で接合が可能であった。この結果、ボトムパッケージ35の封止剤3の最上部が、接続端子A14の上に設けられたはんだボール（ $\phi 0.3$ mm）の $1/3$ 以下の高さとなる状態で（即ち端子間距離44の $1/3$ 以下の高さである0.1mm以下で）、トップパッケージ34と接合することが可

能であった。

[0076] (実施例 2)

[キャビティ層の作製]

実施例 1 と同様にしてキャビティ材を作製した。

[0077] [ベース層の作製]

実施例 1 と同様にして作製した。

[0078] [半導体素子搭載用パッケージ基板及び半導体素子搭載用パッケージの作製]

導電樹脂 17 を有底ビア 13 内に充填・硬化した後、600 番の研磨布を装着したベルトサンダー研磨機（株式会社菊川鉄工所製 商品名 T26MW 型）により、有底ビア 13 の入り口の電気銅めっき 41 の表面が露出し、導電樹脂 17 と銅めっき 41 が平滑になるまで研磨した。これ以外は、実施例 1 と同様にして作製した。

[0079] (実施例 3)

[キャビティ層の作製]

実施例 1 と同様にしてキャビティ材を作製した。

[0080] [ベース層の作製]

実施例 1 と同様にして作製した。

[0081] [半導体素子搭載用パッケージ基板及び半導体素子搭載用パッケージの作製]

実施例 1 と同様にして、導電樹脂 17 を有底ビア 13 内に充填・硬化し、バフ研磨機（株式会社石井表記製）を使用して、有底ビア 13 の入り口の電気銅めっき 41 の表面が露出し、導電樹脂 17 と銅めっき 41 が平滑になるまで研磨した。

[0082] その後、研磨後の導電樹脂 17 上に、デスミアを行ったり、触媒を付与して下地めっきを行ったりすることなく、導電樹脂 17 中に含まれる導電成分の導電性を利用して給電することによって、電気ニッケルめっきを行ない、直接、導電成分上に金属皮膜 15 を形成した。具体的には、電気ニッケル

ルめっき液を用いて、電気ニッケルめっきを $4\mu\text{m}$ 、 $10\mu\text{m}$ 、 $16\mu\text{m}$ のそれぞれの厚みに析出させ、さらに、電気金めっきを用いて、金めっきを $0.5\mu\text{m}$ の厚みに析出させた。これにより、半導体素子搭載用パッケージ基板1の一方の面に設けられた接続端子A14、他方の面に設けられた接続端子B15及びキャビティ部9内のワイヤボンド端子12（接続端子C27を有する場合は接続端子C27を含む。）の表面に、はんだボール接続やワイヤボンド接続のためのニッケル・金めっき層を形成した。これ以外は、実施例1と同様にして、半導体素子搭載用パッケージ基板及び半導体素子搭載用パッケージを作製した。

[0083] （実施例4）

〔キャビティ層の作製〕

実施例1と同様にしてキャビティ材を作製した。

[0084] 〔ベース層の作製〕

実施例1と同様に作製した。

[0085] 〔半導体素子搭載用パッケージ基板及び半導体素子搭載用パッケージの作製〕

導電樹脂17を有底ビア13内に充填・硬化した後、600番の研磨布を装着したベルトサンダー研磨機（株式会社菊川鉄工所製 商品名T26MW型）により、有底ビア13の入り口の電気銅めっき41の表面が露出し、導電樹脂17と銅めっき41が平滑になるまで研磨した。これ以外は、実施例3と同様にして作製した。

[0086] （参考例1）

〔キャビティ層の作製〕

実施例1と同様にしてキャビティ材を作成した。

[0087] 〔ベース層の作製〕

実施例1と同様に作製した。

[0088] 〔半導体素子搭載用パッケージ基板及び半導体素子搭載用パッケージの作製〕

ニッケルめっきを、時間 4. 2 分、8. 4 分、12. 7 分の各条件で、浸漬処理を行って、それぞれニッケルめっき 1 μm 、2 μm 、3 μm 析出させたこと以外は、実施例 1 と同様にして作製した。

[0089] (参考例 2)

[キャビティ層の作製]

実施例 1 と同様にしてキャビティ材を作成した。

[0090] [ベース層の作製]

実施例 1 と同様にして作製した。

[0091] [半導体素子搭載用パッケージ基板及び半導体素子搭載用パッケージの作製]

研磨後の導電樹脂 17 上に、デスミアを行ったり、触媒を付与して下地めっきを行ったりすることなく、導電樹脂 17 中に含まれる導電成分の導電性を利用して給電することによって、電気ニッケルめっきを行ない、直接、導電成分上に金属皮膜 15 を形成した。具体的には、電気ニッケルめっきを 1 μm 、2 μm 、3 μm のそれぞれの厚みに析出させ、さらに、電気金めっきを用いて、金めっきを 0. 5 μm の厚みに析出させた。これ以外は、実施例 1 と同様にして作製した。

[0092] (比較例 1)

[キャビティ層の作製]

実施例 1 と同様にしてキャビティ材を作成した。

[0093] [ベース層の作製]

実施例 1 と同様にして作製した。

[0094] [半導体素子搭載用パッケージ基板及び半導体素子搭載用パッケージの作製]

導電樹脂 17 を有底ビア 13 内に充填・硬化し、バフ研磨した後の導電樹脂 17 に、さらにデスミア処理を行ってから、無電解めっきによって金属皮膜 16 を形成したこと以外は、実施例 1 と同様である。デスミア処理は、過マンガン酸ナトリウム水溶液に温度 85℃で 6 分間の条件で行った。デスミ

ア後の半導体素子搭載用パッケージ基板を、光学顕微鏡で観察したところ、導電樹脂 17 上では、導電樹脂 17 の導電成分の周囲の樹脂成分がアタックされ、導電成分の脱落が見られた。また、キャビティ層 5 とベース層 6 の間の接着剤 8 や感光性樹脂層 10 がアタックされ、窪んだり、光沢がなくなっているのがわかった。この後、導電樹脂 17 上に触媒処理しないで無電解ニッケルめっきを目標厚み 5 μ m の条件で行ったところ、所々析出しない箇所を観察され、金属皮膜 16 による被覆は十分ではなかった。

[0095] (比較例 2)

[キャビティ層の作製]

実施例 1 と同様にしてキャビティ材を作成した。

[0096] [ベース層の作製]

実施例 1 と同様にして作製した。

[0097] [半導体素子搭載用パッケージ基板及び半導体素子搭載用パッケージの作製]

導電樹脂 17 を有底ビア 13 内に充填・硬化した後の導電樹脂 17 に、バフ研磨をしないで、直接デスミア処理を行ってから、無電解めっきによって金属皮膜 16 を形成したこと以外は、実施例 1 と同様である。デスミア処理は、過マンガン酸ナトリウム水溶液に温度 85℃で 6 分間の条件で行った。デスミア後の半導体素子搭載用パッケージ基板を、光学顕微鏡で観察したところ、キャビティ層 5 とベース層 6 の間の接着剤 8 や感光性樹脂層 10 がアタックされ、窪んだり、光沢がなくなっているのがわかった。また、この後、触媒処理なしに導電樹脂 17 上への無電解ニッケルめっきを目標厚み 5 μ m の条件で行ったが、ほとんど析出せず、金属皮膜 16 は形成されなかった。

[0098] (比較例 3)

[キャビティ層の作製]

実施例 1 と同様にしてキャビティ材を作成した。

[0099] [ベース層の作製]

実施例 1 と同様に作製した。

[0100] [半導体素子搭載用パッケージ基板及び半導体素子搭載用パッケージの作製]

導電樹脂 17 を有底ビア 13 内に充填・硬化し、バフ研磨した後の導電樹脂 17 に、さらにデスミア処理を行ってから、電気ニッケルめっきによって金属皮膜 16 を形成したこと以外は、実施例 1 と同様である。デスミア処理は、過マンガン酸ナトリウム水溶液に温度 85℃で6分間の条件で行った。デスミア後の半導体素子搭載用パッケージ基板を、光学顕微鏡で観察したところ、導電樹脂 17 上では、導電樹脂 17 の導電成分の周囲の樹脂成分がアタックされ、導電成分の脱落が見られた。また、キャビティ層 5 とベース層 6 の間の接着剤 8 や感光性樹脂層 10 がアタックされ、窪んだり、光沢がなくなっているのがわかった。この後、導電樹脂 17 上に電気ニッケルめっきを目標厚み 10 μ m の条件で行ったところ、所々析出しない箇所が観察され、金属皮膜 16 による被覆は十分ではなかった。

[0101] (比較例 4)

[キャビティ層の作製]

実施例 1 と同様にしてキャビティ材を作成した。

[0102] [ベース層の作製]

実施例 1 と同様に作製した。

[0103] [半導体素子搭載用パッケージ基板及び半導体素子搭載用パッケージの作製]

導電樹脂 17 を有底ビア 13 内に充填・硬化した後の導電樹脂 17 に、バフ研磨をしないで、直接デスミア処理を行ってから、電気めっきによって金属皮膜 16 を形成したこと以外は、実施例 1 と同様である。デスミア処理は、過マンガン酸ナトリウム水溶液に温度 85℃で6分間の条件で行った。デスミア後の半導体素子搭載用パッケージ基板を、光学顕微鏡で観察したところ、キャビティ層 5 とベース層 6 の間の接着剤 8 や感光性樹脂層 10 がアタックされ、窪んだり、光沢がなくなっているのがわかった。また、この後、

導電樹脂 17 上への電気ニッケルめっきを目標厚み 10 μm の条件で行ったが、ほとんど析出せず、金属皮膜 16 は形成されなかった。

[0104] 各実施例及び比較例についての、有底ビア 13 への導電樹脂 17 の充填性や導電樹脂 17 上への無電解めっき析出性や電気めっき析出性の判定、接続信頼性試験は、以下のように行った。

[0105] [基板のダメージの判定]

半導体素子搭載用パッケージ基板 1 の外観を、光学顕微鏡で観察し、デスミアによるダメージ（接着剤 8 への窪みの形成や感光性樹脂層 10 の光沢の消失等）が認められた場合を不合格（×）とした。

[0106] [被覆性（めっき析出性）の判定]

無電解めっきや電気めっき後の導電樹脂 17 の表面を光学顕微鏡で観察し、導電樹脂 17 が完全に覆われているものを合格（○）とした。

[0107] [接続信頼性試験]

各実施例、参考例及び各比較例で作製した導体素子搭載用パッケージ基板 1 を使用して、 $-55 \sim 125^{\circ}\text{C}$ の冷熱サイクル試験（それぞれ 15 分）を行い、100 サイクルごとに有底ビア 13 の層間接続 31 を通した接続抵抗を測定し、1000 サイクル後の接続不良の有無を確認した。接続抵抗が、初期値に比べて 10 % 以上増加したものを不合格（×）とした。

[0108] 表 1 にその結果を示す。実施例 1、2、3、4 では、半導体素子搭載用パッケージ基板 1 のダメージがなく、めっき析出性、接続信頼性ともに良好であった。ニッケルめっきの厚みを薄くした参考例 1、2 では、導電樹脂 17 上の金属皮膜 16 の被覆が十分ではなかった。バフ研磨に加えデスミアを行った比較例 1、3 は、導電樹脂 17 がアタックされ、導電成分の脱落やニッケルめっきによる金属皮膜 16 の被覆が十分ではなかった。また、基板の接着剤 8 や感光性樹脂層 10 にダメージが観察された。バフ研磨なしでデスミアのみを行った比較例 2、4 は、触媒処理なしでは導電樹脂 17 上に無電解めっきが析出せず、接続信頼性も NG であった。

[表1]

項 目	研 磨	Niめっき	Ni厚(μm)	ダメージ	被覆性	接続信頼性
実施例1	バフ	無電解	4	○	○	○
			5	○	○	○
			6	○	○	○
実施例2	ベルトサンダー	無電解	4	○	○	○
			5	○	○	○
			6	○	○	○
実施例3	バフ	電気	4	○	○	○
			10	○	○	○
			16	○	○	○
実施例4	ベルトサンダー	電気	4	○	○	○
			10	○	○	○
			16	○	○	○
参考例1	バフ	無電解	1	○	×	×
			2	○	×	×
			3	○	△	×
参考例2	バフ	電気	1	○	×	×
			2	○	×	×
			3	○	△	×
比較例1	バフ+デスミア	無電解	5	×	×	×
比較例2	デスミア	無電解	5	×	×	×
比較例3	バフ+デスミア	電気	10	×	×	×
比較例4	デスミア	電気	10	×	×	×

符号の説明

[0109] 1…半導体素子搭載用パッケージ基板、2…半導体素子、3…封止剤、4…ボンディングワイヤ、5…キャビティ層、6…ベース層、7…キャビティ材、8…接着剤、9…キャビティ部、10…感光性樹脂層、11…接続パッド、12…ワイヤボンド端子、13…有底ビア、14…接続端子A、15…接続端子B、16…金属皮膜、17…導電樹脂、18…金属被覆、19…内層回路、20…内層接続、21…ベース材、22…コンフォーマルマスク、23…ソルダーレジスト、24…貫通孔A、25…開口、26…レーザ孔、27…接続端子C、28…ベース材a、29…ベース材b、30…ベース材c、31…層間接続、32…トップ基板、33…ボトム基板、34…トップパッケージ、35…ボトムパッケージ、36…半導体パッケージ、37…接続端子、38…はんだボール、39…貫通孔B、40…銅箔、41…めっき、4

2…層間接続、4 3…めっきレジスト、4 4…端子間距離

請求の範囲

[請求項1] 開口及び貫通孔を有するキャビティ層と、このキャビティ層に積層されたベース層と、前記開口によって形成されたキャビティ部と、前記貫通孔によって形成された有底ビアと、を有する半導体素子搭載用パッケージ基板において、

前記有底ビアの内壁に金属被覆が形成され、これを下地として前記有底ビアに導電樹脂が充填され、

この導電樹脂中に含まれる導電成分が、露出した状態で前記有底ビアの入り口側に配置され、この露出した導電成分上に、めっきが直接析出することにより形成された金属皮膜を有する半導体素子搭載用パッケージ基板。

[請求項2] 請求項1において、

ベース層上のキャビティ層側に設けられる接続パッドと、前記キャビティ層上のベース層と反対側に設けられ、前記接続パッドと有底ビアによって層間接続される接続端子Aとを有し、

前記接続端子Aが、前記有底ビアに充填された導電樹脂中に含まれる導電成分に、直接析出しためっきにより形成される金属皮膜を有する半導体素子搭載用パッケージ基板。

[請求項3] 請求項1または2において、

金属皮膜を形成するめっきが、物理的研磨によって有底ビアの入り口側に露出した導電樹脂の導電成分上に、直接析出した半導体素子搭載用パッケージ基板。

[請求項4] 請求項1から3の何れかにおいて、

金属皮膜を形成するめっきが、無電解ニッケルめっきまたは無電解金めっきまたは無電解ニッケルめっきと置換金めっきもしくは無電解金めっきを有する半導体素子搭載用パッケージ基板。

[請求項5] 請求項1から3の何れかにおいて、

金属皮膜を形成するめっきが、電気ニッケルめっきまたは電気金め

つきまたは電気ニッケルめっきと置換金めっきもしくは無電解金めっきもしくは電気金めっきを有する半導体素子搭載用パッケージ基板。

[請求項6]

請求項 1 から 5 の何れかにおいて、

導電樹脂中に含まれる導電成分が、銀めっき銅粉または金めっき銅粉である半導体素子搭載用パッケージ基板。

[請求項7]

開口及び貫通孔を有するキャビティ層と、このキャビティ層に積層されたベース層と、前記開口によって形成されたキャビティ部と、前記貫通孔によって形成された有底ビアと、を有する半導体素子搭載用パッケージ基板の製造方法において、


前記有底ビアの内壁に金属被覆が形成され、これを下地として前記有底ビアに導電樹脂が充填される工程と、

この導電樹脂表面を物理的に研磨して前記導電樹脂中の導電成分を露出させる工程と、


この導電成分上に無電解めっきまたは電気めっきを直接析出させる工程と、

を有する半導体素子搭載用パッケージ基板の製造方法。


[図1]




[図2]




[図3]




[図4]




[図5]



[図6]



[図7]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2009/066917

A. CLASSIFICATION OF SUBJECT MATTER

H05K3/46(2006.01)i, H01L23/12(2006.01)i, H01L25/10(2006.01)i, H01L25/18(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H05K3/46, H01L23/12, H01L25/10, H01L25/18

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2009
Kokai Jitsuyo Shinan Koho	1971-2009	Toroku Jitsuyo Shinan Koho	1994-2009

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2008-16819 A (Samsung Electro-Mechanics Co., Ltd.), 24 January 2008 (24.01.2008), paragraphs [0034] to [0043]; fig. 3 & US 2008/0006942 A1 & KR 10-0792352 B1 & CN 101101898 A	1-7
Y	JP 7-226456 A (Nihon Micron Kabushiki Kaisha), 22 August 1995 (22.08.1995), paragraphs [0021] to [0031]; fig. 1 to 6 & WO 1994/025984 A1 & AU 6582294 A	1-7
Y	JP 10-65339 A (Sony Corp.), 06 March 1998 (06.03.1998), paragraph [0019] (Family: none)	6

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
24 November, 2009 (24.11.09)

Date of mailing of the international search report
08 December, 2009 (08.12.09)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2009/066917

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2001-68624 A (Toshiba Corp.), 16 March 2001 (16.03.2001), paragraph [0015] & US 6469374 B1 & TW 472330 B & KR 10-2001-0067110 A	1, 7
A	JP 2004-265956 A (Ibiden Co., Ltd.), 24 September 2004 (24.09.2004), paragraphs [0054] to [0060]; fig. 2 (Family: none)	1, 7

A. 発明の属する分野の分類（国際特許分類（I P C））

Int.Cl. H05K3/46(2006.01)i, H01L23/12(2006.01)i, H01L25/10(2006.01)i, H01L25/18(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. H05K3/46, H01L23/12, H01L25/10, H01L25/18

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 0 9 年
日本国実用新案登録公報	1 9 9 6 - 2 0 0 9 年
日本国登録実用新案公報	1 9 9 4 - 2 0 0 9 年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2008-16819 A（サムソン エレクトロメカニクス カンパニーリミテッド.）2008.01.24, 段落【0034】 - 【0043】, 第3図 & US 2008/0006942 A1 & KR 10-0792352 B1 & CN 101101898 A	1-7
Y	JP 7-226456 A（日本ミクロン株式会社） 1995.08.22, 段落【0021】 - 【0031】, 第1-6図 & WO 1994/025984 A1 & AU 6582294 A	1-7

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

2 4 . 1 1 . 2 0 0 9

国際調査報告の発送日

0 8 . 1 2 . 2 0 0 9

国際調査機関の名称及びあて先

日本国特許庁（I S A / J P）

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

藤田 和英

電話番号 03-3581-1101 内線 3391

3 S

3 2 2 3

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 10-65339 A (ソニー株式会社) 1998.03.06, 段落【0019】 (ファミリーなし)	6
A	JP 2001-68624 A (株式会社東芝) 2001.03.16, 段落【0015】 & US 6469374 B1 & TW 472330 B & KR 10-2001-0067110 A	1, 7
A	JP 2004-265956 A (イビデン株式会社) 2004.09.24, 段落【0054】 - 【0060】, 第2図 (ファミリーなし)	1, 7