



(12) 发明专利

(10) 授权公告号 CN 1937409 B

(45) 授权公告日 2012. 01. 25

(21) 申请号 200610159804. 1

(22) 申请日 2006. 09. 22

(30) 优先权数据

11/234, 538 2005. 09. 22 US

(73) 专利权人 阿尔特拉公司

地址 美国加利福尼亚州

(72) 发明人 锡南·卡普坦诺格鲁

布鲁斯·B·佩德森

詹姆斯·G·施莱希 袁金勇

迈克尔·D·赫顿 戴维·刘易斯

(74) 专利代理机构 北京邦信阳专利商标代理有

限公司 11012

代理人 黄泽雄 唐曙晖

(51) Int. Cl.

H03K 19/00 (2006. 01)

(56) 对比文件

US 20040155676 A1, 2004. 08. 12, 说明书第 0014 段—0027 段, 附图 1、2.

US 6747480 B1, 2004. 06. 08, 全文.

CN 1540865 A, 2004. 04. 27, 全文.

审查员 刘琳


权利要求书 5 页 说明书 6 页 附图 10 页

(54) 发明名称

可分裂逻辑元件及其制造方法

(57) 摘要

可分裂逻辑元件 (Fracturable logic element) 包括第一、第二、第三和第四两输入查找表 (2-LUT)。每个 2-LUT 包括四个存储器元件。每个存储器元件可以保存一个数据位。可分裂逻辑元件 (Fracturable logic element) 还包括六输入组合和在第一模式和第二模式中运行的控制电路。当控制电路在第一模式中运行时, 利用六输入组合中的四个和第一、第二、第三和第四 2-LUT 产生第一组合输出。当控制电路在第二模式中运行时, 利用六输入组合中的三个的第一子组合以及第一和第二 2-LUT 产生第二组合输出。此外, 当控制电路在第二模式中运行时, 利用六输入组合中的三个的第二子组合以及第三和第四 2-LUT 产生第三组合输出, 第一和第二子组合为六输入组合中的非相交子组合。



1. 一种可分裂逻辑元件,其特征在于,包括:

第一、第二、第三和第四两输入查找表 2-LUT,其中每个 2-LUT 包括四个存储器元件,每个存储器元件配置为保存一个数据位;

一个六输入组合;以及

配置为工作在第一模式和第二模式下的控制电路,

其中,当所述控制电路工作在第一模式时,利用所述六输入组合中的四个和所述第一、第二、第三和第四 2-LUT 产生第一组合输出,

其中,当所述控制电路工作在第二模式时,利用所述六输入组中的三个的第一子组合和所述第一、第二 2-LUT 产生第二组合输出,以及

当所述控制电路工作在第二模式时,利用所述六输入组合中的三个的第二子组合和所述第三、第四 2-LUT 产生第三组合输出,所述第一和第二子组合是所述六输入组合的不相交子组合。

2. 根据权利要求 1 所述的可分裂逻辑元件,其特征在于,还包括:

第一复用器,具有连接到所述六输入组合的第一和第四输入的输入和连接到所述第一和第二 2-LUT 的输出;

第二复用器,具有连接到所述六输入组合的第二和第三输入的输入和连接到所述第一和第二 2-LUT 的输出;

其中,所述控制电路连接到第一和第二复用器的控制输入端,

其中,当所述控制电路工作在第一模式时,所述第一和第二复用器选择第四和第三输入作为从所述第一和第二复用器到所述第一和第二 2-LUT 的输出,以及

其中,当所述控制电路工作在第二模式时,所述第一和第二复用器选择第一和第二输入作为从所述第一和第二复用器到所述第一和第二 2-LUT 的输出。

3. 根据权利要求 2 所述的可分裂逻辑元件,其特征在于,还包括:

复用器体系,连接到第一、第二、第三和第四 2-LUT,其中,当控制电路工作在第二模式时,第一、第二、第三和第四输入被复用器体系复用,六输入组合中的第五和第六输入用作复用器体系的控制输入。

4. 根据权利要求 3 所述的可分裂逻辑元件,其特征在于,所述复用器体系包括:

第三复用器,具有连接到所述第一和第二 2-LUT 的输入端和一个连接到所述第五输入端的控制输入端;

第四复用器,具有连接到所述第三和第四 2-LUT 的输入端和一个连接到所述第五输入端的控制输入端;

第五复用器,具有连接到所述第三和第四复用器的输入端和一个连接到所述第六输入端的控制输入端。

5. 根据权利要求 4 所述的可分裂逻辑元件,其特征在于,还包括:

第六复用器,具有连接到所述第三和第四 2-LUT 的输入端和一个连接到所述第六输入端的控制输入端;

第七复用器,连接在所述第四和第五复用器之间,其输入端连接到所述第四和第六复用器;

第一逻辑门,连接到所述第七复用器的控制输入端;以及

第二逻辑门, 连接到所述第五复用器的控制输入端, 其输入端则连接到所述第一逻辑门和所述第六输入端。

6. 根据权利要求 1 所述的可分裂逻辑元件, 其特征在于, 还包括:

运算电路, 具有连接到前面的逻辑元件的进位链输入端, 和连接到后面的逻辑元件的进位链输出端, 其中, 所述运算电路配置为基于所述第一和第二 2-LUT 的输出端和所述进位链输入端产生算术和。

7. 根据权利要求 1 所述的可分裂逻辑元件, 其特征在于, 还包括:

第一加法电路, 连接到进位链输入端和所述六输入组合的第一和第四输入端, 其中, 所述第一加法电路基于所述进位链输入端和所述六输入组合的第一和第四输入端产生算术和。

第二加法电路, 连接到所述六输入组合的第三和第四输入端, 其中, 第二加法电路基于所述六输入组合的第三和第四输入端产生算术和。

8. 根据权利要求 1 所述的可分裂逻辑元件, 其特征在于, 还包括:

触发器, 连接到所述第一、第二、第三和第四 2-LUT 的输出端, 以利用所述六输入组合的四个生成第一寄存输出, 或利用六输入组合的三个的第一子组合生成第二寄存输出。

9. 根据权利要求 8 所述的可分裂逻辑元件, 其特征在于, 还包括:

第一输出线, 连接到所述第一和第二 2-LUT 的输出端;

第二输出线, 连接到所述第一、第二、第三和第四 2-LUT 的输出端;

第三输出线, 连接到所述触发器;

第一复用器, 具有连接到所述第一、第二、第三输出线的输入端;

第二复用器, 具有连接到所述第一、第二、第三输出线的输入端。

10. 根据权利要求 1 所述的可分裂逻辑元件, 还包括:

第一 4:1 复用器, 具有连接到所述第一、第二、第三和第四 2-LUT 的输入端; 以及

第二 4:1 复用器, 具有连接到所述第一、第二、第三和第四 2-LUT 的输入端。

11. 根据权利要求 10 所述的可分裂逻辑元件, 其特征在于, 还包括:

第一复用器, 具有与所述六输入组合的第五和第一输入连接的输入端和连接到所述第一和第二 2-LUT 的输出端; 以及

第二复用器, 具有与所述六输入组合的第二和第四输入连接的输入端和连接到所述第三和第四 2-LUT 的输出端,

其中, 当所述控制电路工作在第一模式时, 所述第一 4:1 复用器产生所述六输入组合的第一、第二、第五和第六输入的第一组合输出, 并且所述第二 4:1 复用器产生所述六输入组合的第一、第二、第三和第四输入的第一组合输出, 以及

其中, 当控制电路工作在第二模式时, 所述第一 4:1 复用器产生所述六输入组合的第二、第五和第六输入的第二组合输出, 并且所述第二 4:1 复用器产生所述六输入组合的第一、第三和第四输入的第三组合输出。

12. 根据权利要求 11 所述的可分裂逻辑元件, 还包括:

第三复用器, 具有与所述第一和第三输入连接的输入端, 其中, 当所述第一复用器将所述六输入组合的第一输入输出到所述第一 2-LUT 并且所述第二复用器将所述六输入组合的第四输入输出到所述第四 2-LUT 并且所述第三复用器将所述六输入组合的第三输入输

出到所述第三 2-LUT 时,所述第一 4:1 复用器将所述第一、第二、第三和第四输入复用而所述第五和第六输入作为第一 4:1 复用器的控制输入使用。

13. 根据权利要求 10 所述的可分裂逻辑元件,其特征在于,所述第一 4:1 复用器是 2:1 复用器树。

14. 一种可编程逻辑装置,其特征在于,包括:

根据权利要求 1 的逻辑元件。

15. 一种数据处理系统,其特征在于,包括:

根据权利要求 14 的可编程逻辑装置。

16. 一种可分裂逻辑元件,其特征在于,包括:

第一、第二、第三和第四两输入查找表 2-LUT,其中每个 2-LUT 包括四个存储器元件,每个存储器元件配置为保存一个数据位;

一个六输入组合;

一组复用器,所述复用器具有连接到所述六输入组合的四个的输入端,并且具有连接到所述第一、第二、第三和第四 2-LUT 中至少两个的输出端;以及

连接到所述复用器组并且配置为工作在第一模式和第二模式下的控制电路,

其中,当所述控制电路工作在第一模式时,利用所述六输入组合中的四个和所述第一、第二、第三和第四 2-LUT 产生第一组合输出,

其中,当所述控制电路工作在第二模式时,利用所述六输入组合中的三个的第一子组合和所述第一、第二 2-LUT 产生第二组合输出,以及

其中,当所述控制电路工作在第二模式时,利用所述六输入组合中的三个的第二子组合和所述第三、第四 2-LUT 产生第三组合输出,所述第一和第二子组合是所述六输入组合的不相交子组合。

17. 根据权利要求 16 所述的可分裂逻辑元件,其特征在于,还包括:

第一复用器,具有与所述六输入组合的第一和第四输入连接的输入端和连接到所述第一和第二 2-LUT 的输出端;

第二复用器,具有连接到所述六输入组合的第二和第三输入的输入端和连接到所述第一和第二 2-LUT 的输出端;

其中,所述控制电路连接到所述第一和第二复用器的控制输入端,

其中,当所述控制电路工作在第一模式时,所述第一和第二复用器选择所述第四和第三输入作为从所述第一和第二复用器到所述第一和第二 2-LUT 的输出,以及

其中,当所述控制电路工作在第二模式时,所述第一和第二复用器选择所述第一和第二输入作为从所述第一和第二复用器到所述第一和第二 2-LUT 的输出。

18. 根据权利要求 16 所述的可分裂逻辑元件,其特征在于,还包括:

第一复用器,具有与所述六输入组合的第五和第一输入连接的输入端和连接到所述第一和第二 2-LUT 的输出端;以及

第二复用器,具有连接到所述六输入组合的第二和第四输入的输入端和连接到所述第三和第四 2-LUT 的输出端;

其中,所述控制电路连接到所述第一和第二复用器的控制输入端,

其中,当所述控制电路工作在第一模式时,所述第一和第二复用器选择第一和第二输

入作为从所述第一和第二复用器的输出,以及

其中,当所述控制电路工作在第二模式时,所述第一和第二复用器选择第五和第四输入作为从所述第一和第二复用器的输出。

19. 根据权利要求 18 所述的可分裂逻辑元件,其特征在于,还包括:

第一 4:1 复用器,具有连接到所述第一、第二、第三和第四 2-LUT 的输入端;以及

第二 4:1 复用器,具有连接到所述第一、第二、第三和第四 2-LUT 的输入端,

其中,当所述控制电路工作在第一模式时,所述第一 4:1 复用器产生所述六输入组合的第一、第二、第五和第六输入的第一组合输出,并且所述第二 4:1 复用器产生所述六输入组合的第一、第二、第三和第四输入的第一组合输出,以及

其中,当所述控制电路工作在第二模式时,所述第一 4:1 复用器产生所述六输入组合的第二、第五和第六输入的第二组合输出,并且所述第二 4:1 复用器产生所述六输入组合的第一、第三和第四输入的第三组合输出。

20. 一种制造可分裂逻辑元件的方法,其特征在于,包括:

形成第一、第二、第三和第四两输入查找表 2-LUT,其中每个 2-LUT 包括四个存储器元件,每个存储器元件配置为保存一个数据位;

形成一个六输入线组合;

形成配置为工作在第一模式和第二模式下的控制电路,

其中,当所述控制电路工作在第一模式时,利用所述六输入组合中的四个和所述第一、第二、第三和第四 2-LUT 产生第一组合输出,

其中,当所述控制电路工作在第二模式时,利用所述六输入组合中的三个的第一子组合和所述第一、第二 2-LUT 产生第二组合输出,以及

其中,当所述控制电路工作在第二模式时,利用所述六输入组合中的三个的第二子组合和所述第三、第四 2-LUT 产生第三组合输出,所述第一和第二子组合是六输入组合的不相交子组合。

21. 根据权利要求 20 所述方法,其特征在于,还包括:

将第一复用器的输入连接到所述六输入线组合的第一和第四输入线;

将所述第一复用器的输出连接到所述第一和第二 2-LUT 的输出;

将第二复用器的输入连接到所述六输入线组合的第二和第三输入线;

将所述第二复用器的输出连接到所述第一和第二 2-LUT;以及

将所述控制电路连接到所述第一和第二复用器的控制输入,

其中,当所述控制电路工作在第一模式时,所述第一和第二复用器选择所述第四和第三输入线,以及

其中,当所述控制电路工作在第二模式时,所述第一和第二复用器选择所述第一和第二输入线。

22. 根据权利要求 20 所述方法,其特征在于,还包括:

将第一复用器的输入与所述六输入线组合的第五和第一输入线连接;

将所述第一复用器的输出连接到所述第一和第二 2-LUT;

将第二复用器的输入连接到所述六输入线组合的第二和第四输入线;

将所述第二复用器的输出连接到所述第三和第四 2-LUT;并且

将所述控制电路连接到所述第一和第二复用器的控制输入端，

其中，当所述控制电路工作在第一模式时，所述第一和第二复用器选择所述第一和第二输入线，以及

其中，当所述控制电路工作在第二模式时，所述第一和第二复用器选择所述第五和第四输入线。

23. 根据权利要求 22 所述方法，其特征在于，还包括：

将第一 4:1 复用器的输入连接到所述第一、第二、第三和第四 2-LUT；以及

将第二 4:1 复用器的输入连接到所述第一、第二、第三和第四 2-LUT，

其中，当所述控制电路工作在第一模式时，所述第一 4:1 复用器和第二 4:1 复用器产生所述第一组合输出，以及

其中，当所述控制电路工作在第二模式时，所述第一 4:1 复用器产生所述第二组合输出，并且所述第二 4:1 复用器产生所述第三组合输出。

可分裂逻辑元件及其制造方法

技术领域

[0001] 本申请涉及与可编程逻辑装置或其它类似装置一起使用的逻辑元件。

[0002] 背景技术

[0003] 可编程逻辑装置 (“PLD”) (有时也称为 CPLD、PAL、PLA、FPLA、EPLD、EEPLD、LCA、FPGA 或其他名称), 是公知的集成电路, 所述集成电路提供具有定制集成电路灵活性的固定集成电路 (fixed integrated circuit) 的优势。这种装置为本领域公知并且特别设置了一种具有至少一个能够进行电子编程以满足用户需求的部分的“不用定制 (off the shelf)”装置。特定用途集成电路 (ASIC) 传统意义上是固定集成电路, 然而有可能提供具有一个或多个可编程的部分的 ASIC, 因此, 对于集成电路装置有可能同时具有 ASIC 和 PLD 的性质。这里使用的术语 PLD 将认为足够广泛以便包括这类装置。

[0004] PLD 通常包括逻辑元件块, 逻辑元件块有时称为逻辑阵列块 (“LAB”) 或“可配置逻辑块” (CLB)。也被称为其他名称例如“逻辑电路”或“逻辑单元”的逻辑元件 (LE) 可以包括查找表 (LUT)、产品项、进位链、寄存器和其他元件。

[0005] 包含基于 LUT 的逻辑元件的逻辑元件通常包括保存配置数据的可配置元件, 所述可配置元件确定由逻辑元件执行的特定功能。典型的 LUT 电路可以包括保存数据 (“1”或“0”) 的 RAM 位。然而, 也可以使用其他类型的可配置元件。一些实例可以包括静态、磁、铁电体或动态随机访问存储器、电擦只读存储器、闪存、熔丝和反熔丝可编程连接。配置元件的编程也可以通过装置制造期间的掩模编程实现。虽然掩模编程可能相对于一些已经列出的可场地编程的选择具有缺点, 它可以用于某些大容量应用程序。由于此目的, 通常的术语“存储器元件”将用于称呼任何可以配置从而确定由 PLD 执行的功能的可编程元件。

[0006] 如上面讨论的, 通常利用作为基本逻辑元件的查找表 (LUT) 构建 PLD。例如, 一个 K 输入查找表 (K-LUT) 通常包括 2^K 个可编程存储器元件, 以及一个 $2K : 1$ 复用器树, 在 K 个到复用器的选定输入的控制下选择一个储存元件。这些 K 输入可以理解为一个 K 输入逻辑函数的输入, 所述逻辑函数可以通过将存储器元件的内容设定到适当的数值实现任何特定要求的逻辑功能。

[0007] 在成本和用 LUT 构建的逻辑电路的速度之间具有折衷。通常每个 LUT 的成本随 K 的选择按指数规律增长, 但是构建一个逻辑电路所需的 LUT 的数量随着 K 的增大下降的更慢。然而, 串联的 LUT 的数量对于一个更大的 K 值将减少, 所以使逻辑电路更快。例如, 当 $K = 4$, 要求用十六个存储器元件和一个 $16 : 1$ 复用器构建一个单个 LUT, 以及对于 $K = 6$, 要求用六十四个存储器元件和一个 $64 : 1$ 复用器构建一个单个 LUT。一个给定的逻辑电路可能需要一千个 4-LUT, 但是只有八百个 6-LUT。在这种假设下, 因为减少的 LUT 数量不足以补偿每个 LUT 的更大的复杂性, 所以需要更多的硬件来构建 6-LUT 逻辑元件。然而, 增加的 6-LUT 电路硬件需求通过延迟的减少来弥补。通过逻辑电路的最长的路径可以是十个 4-LUT 对八个 6-LUT。因此 6-LUT 形式的电路可能更大, 但更快。另外, 6-LUT 电路可能在 PLD 上需要更少的可编程布线, 补偿它的一些高成本。

[0008] 更大的 LUT 缺乏效率的一个原因在于不是所有的逻辑功能都使用所有的 K 个输

入。如上面描述的实例,八百个 6-LUT 可能实际包括三百个 6 输入函数、三百个 5 输入函数、一百个 4 输入函数和一百个 3 输入函数。因此,该基于 6-LUT 的 LE 只在三百而不是八百种情况下用到它的最充分程度。

[0009] 因此,需要具有可编程结构的逻辑元件,所述逻辑元件可以配置为实现一个相对大的 LUT 或多重小 LUT。

发明内容

[0010] 在一个典型实施方式中,一个可分裂逻辑元件(fracturable logic element)包括第一、第二、第三和第四两输入查找表(2-LUT)。每个 2-LUT 包括四个存储器元件。每个存储器元件配置为保存一个数据位。可分裂逻辑元件还包括一六输入组合和配置为工作在第一模式和第二模式下的控制电路。当控制电路工作在第一模式时,利用六输入组合中的四个和第一、第二、第三和第四 2-LUT 产生第一组合输出。当控制电路工作在第二模式时,利用六输入组合中的三个的第一子组合和第一、第二 2-LUT 产生第二组合输出。另外,当控制电路工作在第二模式时,利用六输入组合中的三个的第二子组合和第三、第四 2-LUT 产生第三组合输出,第一和第二子组合是六输入组合的不相交子组合。

附图说明

- [0011] 图 1 是典型的两输入查找表(2-LUT)的示意图;
- [0012] 图 2 是典型的可分裂逻辑元件的示意图;
- [0013] 图 3 是另一个典型的可分裂逻辑元件的示意图;
- [0014] 图 4 是另一个典型的可分裂逻辑元件的示意图;
- [0015] 图 5 是另一个典型的可分裂逻辑元件的示意图;
- [0016] 图 6 是另一个典型的可分裂逻辑元件的示意图;
- [0017] 图 7 是另一个典型的可分裂逻辑元件的示意图;
- [0018] 图 8 是典型的作为 2 : 1 复用器树使用的 4 : 1 复用器的示意图;
- [0019] 图 9 是另一个典型的可分裂逻辑元件的示意图;以及
- [0020] 图 10 典型数据处理系统的框图。

具体实施方式

[0021] 参考图 1,图 1 描述了典型的两个输入的查找表(2-LUT)100。2-LUT 100 包括连接到 2 : 1 复用器 104、106 的存储器元件 102。尤其,每个存储器元件 102 可以保存一个数据位(例如,1 或 0),并且每个存储器元件结合以提供数据位给复用器 104、106。如图 1 所示,复用器 104、106 的控制输入端连接到输入端 110。复用器 104、106 的输出端连接到 2 : 1 复用器 108。复用器 108 的控制输入端连接到输入端 112。因此,输入端 110、112 可以用于选择存储器元件 102 中的任意一个作为 2-LUT 100 的输出端 114。

[0022] 参考图 2,图 2 描述了可分裂逻辑元件(fracturable logic element)200 的第一个典型的实施例。逻辑元件 200 包括四个 2-LUT 202、204、206 和 208 和六个输入端 210、212、214、216、218 和 220 的组合。每个 2-LUT 202、204、206 和 208 包括四个存储器元件。因此,逻辑元件 200 包括总共十六个存储器元件,存储器元件也称为 LUT 掩模。为了更进

一步的描述可分裂逻辑元件,见专利申请号:10/364310,题目为可分裂查找表和逻辑元件(FRACTURABLE LOOKUP TABLE AND LOGIC ELEMENT),在2003年2月10日提交的美国专利申请,在此作为引用全部包括进来。

[0023] 逻辑元件200包括控制电路222,控制电路222以第一模式和第二模式运行。在控制电路222的第一模式中,逻辑元件200作为单个4-LUT运行,在此用到六个输入端组合的四个和六个输入端中的两个没有用到。在控制电路222的第二模式中,逻辑元件200作为两个3-LUT(例如,第一3-LUT 201和第二3-LUT 203),在此,六个输入端的第一子组合用于第一3-LUT 201,六个输入端的第二子组合用于第二3-LUT 203,并且在此第一和第二子组合的输入端是不同的。

[0024] 特别地,如图2所示,控制电路222包括连接到复用器226、228的控制输入端上的控制位224。输入端210和216连接到复用器226上。输入端212、214连接到复用器228上。复用器226、228的输出端连接到2-LUT 202、204的输入端。2-LUT 202、204的输出端连接到复用器230的输入端。输入端214、216也连接到2-LUT 206、208的输入端。2-LUT 206、208的输出端连接到复用器242的输入端。通过复用器246,输入端218连接到复用器230的控制输入端。输入端218还连接到复用器242的控制输入端。通过复用器234,复用器242的输出端连接到复用器238的输入端。复用器230的输出端连接到复用器238的另一输入端。通过逻辑门240,输入端220连接到复用器238的控制输入端。

[0025] 因此,当控制电路222以第一模式运行时,控制位224控制复用器226、228选择输入端214、216而不是输入端210、212作为复用器226、228的输出端。因此,输入端214、216除了用作2-LUT 206、208的输入端,还用作2-LUT 202、204的输入端。输入端218控制复用器230、242在2-LUT 202、204、206和208的输出端中进行选择。控制位224还控制复用器234选择复用器242的输出端作为复用器234的输出端。通过逻辑门240,输入端220控制复用器238在复用器230的输出端和复用器234的输出端之间选择。因此,输出线(output line)234输出四个输入端214、216、218和220的组合输出。

[0026] 当控制电路222以第二模式运行时,控制位224控制复用器226、228选择输入端210、212而不是输入端214、216作为复用器226、228的输出端。因此,输入端210、212用作2-LUT 202、204的输入端。通过复用器246,输入端218控制复用器230在2-LUT 202、204的输出之间选择。因此,输出线(output line)232输出三个输入端210、212和218的组合输出。

[0027] 此外,当控制电路222以第二模式运行时,输入端214、216被用作2-LUT 206、208的输入端。输入端220控制复用器236在2-LUT 206、208的输出之间选择。控制位224选择复用器236的输出作为复用器234的输出。控制位224通过逻辑门240还控制复用器238选择复用器234的输出作为复用器238的输出。因此,输出线(output line)234输出三个输出端214、216和220的组合输出。

[0028] 在本典型实施例中,逻辑元件200包括运算电路243以执行一位运算(one-bit arithmetic)。如图2所示,运算电路243包括连接到复用器246的输入端的进位链输入端(C_{in})244,进位链输入端(C_{in})244由前面的逻辑元件(previous logic element)产生。控制位248控制复用器246在输入端218和进位链输入端244之间选择。复用器246的输出控制复用器230。因此,在运算模式中,复用器230可以产生基于2-LUT 202、204的输入端和

进位链输入端 244 的算术和。另外,如图 2 的描述,进位链输入端 244 控制复用器 250 产生进位链输出 (C_{out}) 252,进位链输出 (C_{out}) 端 252 接入后面的逻辑元件。

[0029] 在本典型实施例中,逻辑元件 200 包括触发器 254 以在输出线 (output line) 256 上产生寄存输出 (registered output)。如图 2 的描述,触发器 254 接收时钟信号 258,并且触发器 254 的数据输入端连接到复用器 260 的输出端。控制位 262 控制复用器 260 在复用器 230 和复用器 238 的输出之间选择,复用器 230 输出三个输入端 210、212、218 的组合输出,复用器 238 输出四个输入端 214、216、218 和 220 的组合输出。因此,输出线 (outputline) 256 输出三个输入端 210、212 和 218 的寄存输出 (registered output) 或四个输入端 214、216、218 和 220 的寄存输出 (registered output)。

[0030] 参考图 3,描述了逻辑元件 200 的第二典型实施例。逻辑元件 200 的第二典型实施例包括第一典型实施例的特点,并且具有增加的 3 : 1 复用器 302、304 以减少输出线 (output line) 的数量,从 3 个输出线减少到两个输出线,这样可以减少所需驱动器的数量。如图 3 的描述,复用器 302、304 每个都连接到输出线 232、234 和 256。因此,在输出线 306、308 上的复用器 302、304 的输出各自可以在输出线 232、234 和 256 中选择。

[0031] 参考图 4,图 4 描述了逻辑元件 200 的第三典型实施例。逻辑元件 200 的第三典型实施例包括第一典型实施例的特点,并且具有增加的逻辑门 402 以执行 4 : 1 复用模式。如图 4 所示,逻辑门 402 为一个或门,且具有连接到控制位 224、404 的输入端和连接到逻辑门 240 的输入端以及复用器 234 的控制输入端的输出端。

[0032] 为了在 4 : 1 复用模式中运行,控制位 224 控制复用器 226、228 以选择输入端 210、212。通过复用器 246,输入端 218 控制复用器 230 以在输入端 210、212 之间选择。输入端 218 还控制复用器 242 在输入端 214、216 之间选择。正确设置控制位 404 以控制复用器 234 选择复用器 242 的输出作为到复用器 234 的输出,并且强制输入端 220 通过逻辑门 240 控制复用器 238。因此,输入端 220 控制复用器 238 以在复用器 230 (输入端 210、212) 的输出和复用器 234 (输入端 214、216) 的输出之间选择。需要注意,复用器 (例如,复用器 226) 的顺序可以修改因此在维持 SRAM 结构位的对偶运算时,该控制行为是可能的。

[0033] 参考图 5,描述了逻辑元件 200 的第四典型实施例。逻辑元件 200 的第四典型实施例包括第三典型实施例的特点,并且具有增加的复用器 302、304 以减少输出线的数量,从三个输出线减少到两个输出线,这样减少所需驱动器的数量。如图 5 的描述,复用器 302、304 每个都连接到输出线 232、234 和 256 上。因此,在输出线 306、308 上的复用器 302、304 的输出各自被从输出线 232、234 和 256 中选择。

[0034] 参考图 6,图 6 描述了逻辑元件 200 的第五典型实施例。逻辑元件 200 的第五典型实施例包括第三典型实施例的特点,但是还具有包括加法电路 600、602 以执行两位运算的运算电路 243。逻辑元件 200 的第五典型实施例还包括第二触发器 626 和第四输出线 628。

[0035] 加法电路 600 包括异或门 (XOR) 604,异或门具有连接到输入端 210、212 的输入端。复用器 606 的输入端接收异或门 604 的输出和经过反相器 608 反相的异或门 604 输出。复用器 606 的控制输入端连接到进位链输入端 244。因此,在运算模式中,复用器 606 可以产生基于输入端 210、212 和进位链输入端 244 的算术和。复用器 610 的输入端连接到复用器 606 和复用器 230 的输出端。复用器 610 的控制输入端连接到控制位 612。因此,控制位

612 控制复用器 610 在由复用器 606 产生的和与复用器 230 的输出之间选择。

[0036] 加法电路 602 包括异或门 616, 异或门 616 的输入端连接到输入端 214、216。复用器 618 的输入端接收异或门 616 的输出和经过反相器 620 的反相的异或门 616 的输出。因此, 在运算模式中, 复用器 618 可以产生基于输入端 214 和 216 的算术和。复用器 622 的输入端连接到复用器 618 和复用器 236 的输出端。复用器 622 的控制输入端连接到控制位 624。因此, 控制位 624 控制复用器 622 在由复用器 618 产生的和与复用器 236 的输出之间选择。

[0037] 在本典型实施例中, 逻辑元件 200 包括第二触发器 626 以在输出线 628 上产生第二寄存输出。如图 6 的描述, 触发器 626 接收时钟信号 258, 并且触发器 626 的数据输入端连接到复用器 630 的输出端。控制位 632 控制复用器 630 以在复用器 610 和复用器 238 的输出之间选择。

[0038] 参考图 7, 图 7 描述了逻辑元件 200 的第六典型实施例。在本典型实施例中, 逻辑元件 200 可以执行两个四输入逻辑函数, 两个四输入逻辑功能共享 2-LUT 202、204、206 和 208 的逻辑元件 /LUT 掩模。

[0039] 如图 7 所示, 在本典型实施例中, 第一 4 : 1 复用器 702 接收每个 2-LUT 202、204、206 和 208 的输入。第二 4 : 1 复用器 704 也接收每个 2-LUT 202、204、206 和 208 的输入。控制电路 222 包括连接到复用器 708、710 的控制输入端的控制位 706。输入端 210、218 连接到复用器 708 的输入端。复用器 708 的输入端连接到 2-LUT 202、204 的输入端。2-LUT 202、204 的输出端连接到 4 : 1 复用器 702、704。输入端 218 也连接到复用器 710 的输入端。复用器 710 的输出端连接到 4 : 1 复用器 702 的控制输入端。输入端 220 连接到 4 : 1 复用器 702 的另一个控制输入端。

[0040] 控制电路 222 还包括连接到复用器 714、716 的控制输入端的控制位 712。输入端 212、216 连接到复用器 714 的输入端。复用器 714 的输出端连接到 2-LUT 206、208 的输入端。2-LUT 206、208 的输出端连接到 4 : 1 复用器 702、704。输入端 216 连接到 4 : 1 复用器 704 的控制输入端。输入端 214 连接到 4 : 1 复用器 704 的另一个控制输入端。

[0041] 当控制电路 222 以第一模式运行时, 控制位 706 控制复用器 708 以选择输入端 210 而不是输入端 218 作为复用器 708 的输出。控制位 712 控制复用器 714 选择输入端 212 作为复用器 714 的输出。因此, 除了用作 2-LUT 202、204 的输入端外, 输入端 210、212 还用作 2-LUT 206、208 的输入端。控制位 706 控制复用器 710 选择输入端 218 作为复用器 710 的输出端。因此, 4 : 1 复用器 702 由输入端 218、220 控制, 并且 4 : 1 复用器 702 的输出是四个输入端 210、212、218 和 220 的组合输出。此外, 控制位 712 控制复用器 716 选择输入端 216 作为复用器 716 的输出端。因此, 4 : 1 复用器 702 由输入端 214、216 控制, 并且 4 : 1 复用器 704 的输出是四个输入端 210、212、214 和 216 的组合输出。

[0042] 当控制电路 222 在第二模式中运行时, 控制位 706 控制复用器 708 选择输入端 218 而不是输入端 210 作为复用器 708 的输出端。因此, 输入端 212、218 用作 2-LUT 202、204 的输入端。输入端 220 控制 4 : 1 复用器 702。因此, 4 : 1 复用器 702 的输出是三个输入端 212、218 和 220 的组合输出。

[0043] 此外, 当控制电路 222 在第二模式运行时, 控制位 712 控制复用器 714 选择输入端 216 作为复用器 714 的输出端。因此, 输入端 210、216 用作 2-LUT 206、208 的输入端。输

入端 214 控制 4 : 1 复用器 704。因此,4 : 1 复用器 704 的输出是三个输入端 210、214 和 216 的组合输出。

[0044] 应该认识到,每个 4 : 1 复用器 702、704 可以实现为多个 2 : 1 复用器的树型结构。例如,参考图 8,4 : 1 复用器 702 可以实现为三个 2 : 1 复用器 802、804、806 的树。复用器 802 的输入端分别连接到 2-LUT 202(图 7) 和 2-LUT 204(图 7) 的输出端。复用器 804 的输入端分别连接到 2-LUT 204(图 7) 和 2-LUT 208(图 7) 的输出端。复用器 802、804 的控制输入端连接到输入端 218。复用器 802、804 的输出端连接到复用器 806 的输入端。复用器 806 的控制输入端连接到输入端 220。

[0045] 对于共享的 LUT 掩模的附加的描述,见专利申请号 10/810117,题目为综合性逻辑元件,于 2004 年 3 月 25 日提交的美国专利申请,在此该专利作为引用全部包括进来,和专利申请号为 10/351026,题目为具有共享查找表的逻辑电路,于 2003 年 1 月 24 日提交的美国专利,在此该专利作为引用全部包括进来。

[0046] 参考图 9,描述了逻辑元件 200 的第七典型实施例。逻辑元件 200 的第七典型实施例包括第六典型实施例的特点,并且具有增加的复用器 902 以执行 4 : 1 复用模式。如图 9 的描述,复用器 902 在控制位 904 的控制下在输入端 210 和输入端 214 之间选择。

[0047] 为了在 4 : 1 复用模式中运行,控制位 706 控制复用器 708 选择输入端 210。控制位 904 控制复用器 902 选择输入端 214。控制位 712 控制复用器 714 选择输入端 216。因此输入端 210、212、214 和 216 用作 4 : 1 复用器 702 的输入端。输入端 218、220 控制 4 : 1 复用器 702。

[0048] 参考图 10,图 10 描述了典型的数据处理系统 1000。数据处理系统 1000 包括 PLD 1010,PLD 1010 可以包括如上面所讨论的逻辑元件 200 的实施例。PLD 1010 包括多个逻辑阵列块 (LAB),例如示出的 LAB 1012。(仅仅示出了一个 LAB 以避免过度复杂化附图。)LAB 1012 包括多个逻辑元件,例如示出的逻辑元件 200。(仅仅示出了一个逻辑元件以避免过度复杂化附图。)数据处理系统 1000 可以包括一个或多个下面的元件:处理器 1040;存储器 1050;输入/输出 (I/O) 电路 1020;和外围设备 1030。这些元件通过系统总线 1060 连接起来并且组装在电路板 1070 上,电路板 1070 位于终端用户系统 1080 内。

[0049] 数据处理系统 1000 可以用于很多种应用中,例如计算机网络、数据网络、仪器仪表 (instrumentation)、视频处理、数字信号处理或任何其它期望使用可编程逻辑或可重复编程逻辑优点的应用中。PLD 1010 可用于执行多种不同的逻辑功能。例如,PLD 1010 可以作为处理器或控制器,处理器或控制器与处理器 1040(或,在可选的实施例中,PLD 本身作为单独的系统处理器)联合工作。PLD 1010 还可以用作判别器以判别系统 1000 内的共享资源的访问。然而在另一个例子中,PLD 1010 可以作为处理器 1040 和系统 1000 内的其它元件中的一个之间的界面。需要注意,系统 1000 仅仅是用于示例的。

[0050] 尽管描述了多种典型实施例,可以理解本领域技术人员可以做多种修改和改动。




图 1




图 2




图 4




图 5




图6




图7




图 8




图 10