

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2011-22702
(P2011-22702A)

(43) 公開日 平成23年2月3日(2011.2.3)

(51) Int.Cl.
G06F 11/28 (2006.01)

F I
G06F 11/28 340C

テーマコード (参考)
5B042

審査請求 有 請求項の数 18 O L (全 25 頁)

(21) 出願番号 特願2009-165698 (P2009-165698)
(22) 出願日 平成21年7月14日 (2009.7.14)

(71) 出願人 390009531
インターナショナル・ビジネス・マシーンズ・コーポレーション
INTERNATIONAL BUSINESS MACHINES CORPORATION
アメリカ合衆国10504 ニューヨーク州 アーモンク ニュー オーチャードロード
(74) 代理人 100108501 弁理士 上野 剛史
(74) 代理人 100112690 弁理士 太佐 種一
(74) 代理人 100091568 弁理士 市位 嘉宏

最終頁に続く


(54) 【発明の名称】 シミュレーション方法、システム及びプログラム

(57) 【要約】

【課題】 シミュレーションの速度を向上させること

【解決手段】 互いに通信する複数のペリフェラルをもつシミュレーション・システムにおいて、ペリフェラルをノードとし、接続路をエッジとし、通信時間を重みとする重みつきグラフを構成し、そのループにおける通信時間のうちの最小時間を第1の同期タイミングとし、許容可能な遅延を入れたタイミングを第2のタイミングとし、ユーザが指定したそれより長いタイミングを第3の同期タイミングとして、第3の同期タイミングのタイミングが使えるところではそれを使うことにより、なるべく長い同期タイミングで、ペリフェラルを同期させる。

【選択図】 図16



【特許請求の範囲】

【請求項 1】

コンピュータにより、複数の機能ブロックをもつシステムを動作させる方法であって、前記複数の機能ブロックの接続関係と、該接続路を介しての通信時間とから、前記機能ブロックをノード、前記接続路を前記通信時間を重みとしてもつエッジとするグラフを構成するステップと、

前記グラフの閉路を見出すステップと、

前記見出された閉路のうち最小の重みをもつ閉路を決定するステップと、

前記最小の重みをもつ閉路の重みを、第 1 の同期タイミングとして保存するステップと

10

、
前記第 1 の同期タイミングで前記複数の機能ブロックを同期させるステップを有する、システムの動作方法。

【請求項 2】

前期グラフの通信時間に対して許容可能な遅延が付け加わったグラフに対して、第 2 の同期タイミングを決定するステップと、

前記第 2 の同期タイミングで前記複数の機能ブロックを同期させるステップをさらに有する、

請求項 1 に記載の動作方法。

【請求項 3】

前記複数の機能ブロックと外部インターフェースとの間で、第 1、第 2 の同期タイミングより大きい、ユーザーに指定された第 3 の同期タイミングで同期が許容されるかを判断するステップと、

20

前期グラフの前期複数の機能ブロックと外部インターフェースとの間で前記第 3 の同期タイミングが許容可能と示された箇所に対して、前期機能ブロックと外部インターフェースとの間で前記第 3 の同期タイミングによって同期を行わせるステップをさらに有する、請求項 2 に記載の動作方法。

【請求項 4】

前記許容可能な遅延は、前記コンピュータの記憶手段に、予め所定の機能ブロックに設定された値により決定される、請求項 2 に記載の動作方法。

【請求項 5】

30

前記同期が許容されるかの判断は、前記コンピュータの記憶手段に、予め所定の機能ブロックに設定された値に基づき行われる、請求項 3 に記載の動作方法。

【請求項 6】

前記第 1 の同期タイミングで前記システムを動作させて、所望の動作速度が得られたかどうか判断するステップと、

前記第 1 の同期タイミングで前記システムが動作した際に所望の動作速度が得られない場合に、前記第 2 の同期タイミングで前記システムを動作させて、所望の動作速度が得られたかどうか判断するステップと、

前記第 2 の同期タイミングで前記システムが動作した際に所望の動作速度が得られない場合に、前記第 3 の同期タイミングで前記システムを動作させるステップをさらに有する

40

、
請求項 3 に記載の動作方法。

【請求項 7】

コンピュータにより、複数の機能ブロックをもつシステムを動作させるプログラムであって、

前記コンピュータをして、

前記複数の機能ブロックの接続関係と、該接続路を介しての通信時間とから、前記機能ブロックをノード、前記接続路を前記通信時間を重みとしてもつエッジとするグラフを構成するステップと、

前記グラフの閉路を見出すステップと、

50

前記見出された閉路のうち最小の重みをもつ閉路を決定するステップと、
前記最小の重みをもつ閉路の重みを、第 1 の同期タイミングとして保存するステップと

、
前記第 1 の同期タイミングで前記複数の機能ブロックを同期させるステップを実行させる、
プログラム。

【請求項 8】

前記コンピュータをして、
前期グラフの通信時間に対して許容可能な遅延が付け加わったグラフに対して、第 2 の同期タイミングを決定するステップと、

前記第 2 の同期タイミングで前記複数の機能ブロックを同期させるステップをさらに実行させる、

請求項 7 に記載のプログラム。

【請求項 9】

前記コンピュータをして、

前記複数の機能ブロックと外部インターフェースとの間で、第 1、第 2 の同期タイミングより大きい、ユーザーに指定された第 3 の同期タイミングで同期が許容されるかを判断するステップと、

前期グラフの前期複数の機能ブロックと外部インターフェースとの間で前記第 3 の同期タイミングが許容可能と示された箇所に対して、前期機能ブロックと外部インターフェースとの間で前記第 3 の同期タイミングによって同期を行わせるステップをさらに実行させる、

請求項 8 に記載のプログラム。

【請求項 10】

前記許容可能な遅延は、前記コンピュータの記憶手段に、予め所定の機能ブロックに設定された値により決定される、請求項 8 に記載のプログラム。

【請求項 11】

前記同期が許容されるかの判断は、前記コンピュータの記憶手段に、予め所定の機能ブロックに設定された値に基づき行われる、請求項 9 に記載のプログラム。

【請求項 12】

前記コンピュータをして、

前記第 1 の同期タイミングで前記システムを動作させて、所望の動作速度が得られたかどうか判断するステップと、

前記第 1 の同期タイミングで前記システムが動作した際に所望の動作速度が得られない場合に、前記第 2 の同期タイミングで前記システムを動作させて、所望の動作速度が得られたかどうか判断するステップと、

前記第 2 の同期タイミングで前記システムが動作した際に所望の動作速度が得られない場合に、前記第 3 の同期タイミングで前記システムを動作させるステップをさらに実行させる、

請求項 9 に記載のプログラム。

【請求項 13】

コンピュータにより、複数の機能ブロックを動作させるシステムであって、

前記複数の機能ブロックの接続関係と、該接続路を介しての通信時間とから、前記機能ブロックをノード、前記接続路を前記通信時間を重みとしてもつエッジとするグラフを構成する手段と、

前記グラフの閉路を見出す手段と、

前記見出された閉路のうち最小の重みをもつ閉路を決定する手段と、

前記最小の重みをもつ閉路の重みを、第 1 の同期タイミングとして保存する手段と、

前記第 1 の同期タイミングで前記複数の機能ブロックを同期させる手段を有する、

システム。

10

20

30

40

50

【請求項 1 4】

前期グラフの通信時間に対して許容可能な遅延が付け加わったグラフに対して、第 2 の同期タイミングを決定する手段と、

前記第 2 の同期タイミングで前記複数の機能ブロックを同期させる手段をさらに有する、

請求項 1 3 に記載のシステム。

【請求項 1 5】

前記複数の機能ブロックと外部インターフェースとの間で、第 1、第 2 の同期タイミングより大きい、ユーザーに指定された第 3 の同期タイミングで同期が許容されるかを判断する手段と、

前期グラフの前期複数の機能ブロックと外部インターフェースとの間で前記第 3 の同期タイミングが許容可能と示された箇所に対して、前期機能ブロックと外部インターフェースとの間で前記第 3 の同期タイミングによって同期を行わせる手段をさらに有する、

請求項 1 4 に記載のシステム。

【請求項 1 6】

前記許容可能な遅延は、前記コンピュータの記憶手段に、予め所定の機能ブロックに設定された値により決定される、請求項 1 4 に記載のシステム。

【請求項 1 7】

前記同期が許容されるかの判断は、前記コンピュータの記憶手段に、予め所定の機能ブロックに設定された値に基づき行われる、請求項 1 5 に記載のシステム。

【請求項 1 8】

前記第 1 の同期タイミングで前記システムを動作させて、所望の動作速度が得られたかどうか判断する手段と、

前記第 1 の同期タイミングで前記システムが動作した際に所望の動作速度が得られない場合に、前記第 2 の同期タイミングで前記システムを動作させて、所望の動作速度が得られたかどうか判断する手段と、

前記第 2 の同期タイミングで前記システムが動作した際に所望の動作速度が得られない場合に、前記第 3 の同期タイミングで前記システムを動作させる手段をさらに実行させる

、

請求項 1 5 に記載のシステム。

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、自動車などの物理システムのシミュレーションに関し、より詳しくは、ソフトウェア・ベースでのシミュレーション・システムに関するものである。

【背景技術】**【0002】**

自動車は、その初期の時代の 20 世紀初頭は、動力としてのエンジンと、ブレーキ、アクセル、ハンドル、トランスミッション、サスペンションを含む、機構部品からなっていたが、エンジンのプラグの点火、ヘッドライト以外は、電氣的な仕組みはほとんど利用していなかった。

【0003】

ところが、1970 年代頃から、大気汚染、石油危機などに備えて、エンジンを効率的に制御する必要性が生じ、このためエンジンの制御に、ECU が使用されるようになってきた。ECU は、一般的に、センサからの入力信号を、例えば A/D 変換する入力インターフェースと、決められた論理に従ってデジタル入力信号を処理する論理演算部（マイクロコンピュータ）と、その処理結果を、アクチュエータ作動信号に変換する出力インターフェースとから構成される。

【0004】

いまや、エンジンやトランスミッションなどの制御システム、Anti-lock Breaking Sys

10

20

30

40

50

tem (ABS)、Electronic Stability Control (ESC)、パワーステアリングだけでなく、ワイパー制御やセキュリティ・モニタリング・システムなどに至るまで、最近の自動車では、機構部品だけでなく、エレクトロニクス部品やソフトウェアが重要な比率を占める。後者に関する開発費は全体の25%とも40%とも言われ、ハイブリッド型の自動車では70%を占める。

【0005】

電子制御は、ECUを複数、配置して行われる。ECU間は車載ネットワーク、例えば、Controller Area Network (CAN) で相互に接続される。また、制御の対象である、エンジンやトランスミッションなどには、それぞれのECUから直接ワイヤ接続する。

【0006】

ECUは、小さなコンピュータであり、センサ入力などからの割り込みに応じて動作する。一方、エンジンなどは連続的に機械的動作を行っている。すなわち、コンピュータ系のデジタル・システムと、機械系の物理システムが、自動車という単一システムにおいて、並列に協調動作を行っている。当然、これを支えるソフトウェアは複雑さがますます増大しており、ECU単体で動作を検証するだけでなく、複数を同時に検証する仕組みの実現が要望されている。

【0007】

一方、ECUの出力信号によって駆動されるアクチュエータには、電磁ソレノイド及びモータ等がある。ソレノイドは例えば、エンジンのインジェクタ、トランスミッションのシフト・コントロール、ブレーキのバルブ制御、ドアロックなどに使用される。

【0008】

このようなテストのために従来行われている技法として、HILS (Hardware In the Loop Simulation)がある。特に、自動車全体のECUをテストする環境は、ホールビークルHILS (Whole Vehicle Hardware In the Loop Simulation)と呼ばれる。ホールビークルHILSにおいては、実験室内で、本物のECUが、エンジン、トランスミッション機構などをエミュレーションする専用のハードウェア装置に接続され、所定のシナリオに従って、テストが行われる。ECUからの出力は、監視用のコンピュータに入力され、さらにはディスプレイに表示されて、テスト担当者がディスプレイを眺めながら、異常動作がないかどうか、チェックする。

【0009】

しかし、HILSは、専用のハードウェア装置を使い、それと本物のECUの間を物理的に配線しなくてはならないので、準備が大変である。また、別のECUに取り替えてのテストも、物理的に接続し直さなくてはならないので、手間がかかる。さらに、本物のECUを用いたテストであるため、テストに実時間を要する。従って、多くのシナリオをテストすると、膨大な時間がかかる。また、HILSのエミュレーション用のハードウェア装置は、一般に、非常に高価である。

【0010】

そこで近年、高価なエミュレーション用ハードウェア装置を使うことなく、ソフトウェアで構成する手法が存在する。この手法は、SILS (Software In the Loop Simulation)と呼ばれ、ECUに搭載されるマイクロコンピュータ、入出力回路、制御のシナリオなどを全て、ソフトウェア・シミュレータで構成する技法である。これによれば、ECUのハードウェアが存在しなくても、テストを実行可能である。

【0011】

ところで、自動車用シミュレーション・システムは、連続系シミュレータと、離散系シミュレータを有する。連続系シミュレータの例として、エンジンの機械系部分をシミュレートするシミュレータがある。離散イベント系シミュレータの例として、エンジン回転のパルスのタイミングで動作し、燃料噴射や点火のタイミングを制御するECUのシミュレータがある。

【0012】

4WDのシミュレーションをする場合においては、連続系シミュレータの例として、各

10

20

30

40

50

タイヤへのトルク配分から車の動作を繰り返し計算するシミュレータがあり、離散イベント系シミュレータの例として、10ミリ秒ごとの定期パルス信号で動作し、車のヨーレートなどのセンサ入力から各タイヤへのトルク配分を決定するECUをシミュレートするシミュレータがある。

【0013】

さらに、離散系シミュレータは、連続系シミュレータのタイムスライスとは非同期に、パルス信号入力以外に、I/Oポートを通じてデータの読み書きを行う。典型的には、センサからのデータを読み込み、更新する。

【0014】

典型的な離散系シミュレータである、ECUエミュレータは、CPUエミュレータと、CPUエミュレータと連続系シミュレータの間をインターフェースするペリフェラルとからなる。

10

【0015】

このようなシミュレータで、特に問題となるのは、ペリフェラルをシミュレートすることである。というのは、特にペリフェラルは種類が多く、その動作タイミングもまちまちなので、正確に動作するようにシミュレーション・システムを構成することが困難である。

【0016】

1つの解決策は、ECUベンダが提供するハードウェア記述をそのまま利用して、忠実にステップ毎にペリフェラル・エミュレータを実行させることである。

20

【0017】

TLM 2.0 user manual, June 2008の3.3.2章には、Loosely-timed coding style and temporal decouplingに関する記述がある。

【0018】

特開2001-101156号公報は、最適シミュレーションパラメータ自動推定システムにおいて、生データとシミュレーションデータとの一致性を客観的に判断できるようにするために、出発値、可変ステップ幅、終了値を設定し、パラメータ可変用テーブルを作成するパラメータ可変用設定ダイアログウインドウと、シミュレーション計算結果と比較データとの類似度を評価するデータ比較モジュールとを備え、パラメータ可変用テーブルの条件全てについて、シミュレーション計算を行って計算結果と比較データとの類似度を評価して最適シミュレーションパラメータを推定することを開示する。

30

【0019】

特開2002-318990号公報は、シミュレーション・システムにおいて、jステップ目まで既知の状態、処理が実行され、j+1ステップ目の予測子及び修正子を計算し、誤差の推定値が誤差の許容値より小さいか判定し、その判定が“Yes”であれば、次のステップ幅又は解を計算し、処理を1ステップ進め、その判定が“No”であれば、ステップ幅を縮小するか、又は、処理を1ステップ戻すことを開示する。

【先行技術文献】

【特許文献】

【0020】

40

【特許文献1】特開2001-101156号公報

【特許文献2】特開2002-318990号公報

【非特許文献】

【0021】

【非特許文献1】TLM 2.0 user manual, June 2008

【発明の概要】

【発明が解決しようとする課題】

【0022】

上記従来技術には、予め既定よりも緩いタイミングでシミュレーション・システムを動作させること、及び、必要に応じて、その動作条件を変化させることは開示されているが

50

、ペリフェラルなどの動作条件の異なる複数の機能ブロックの間の動作タイミングを適合させることは開示も示唆もされていない。

【0023】

従って、この発明の目的は、ECUのペリフェラルなどの動作条件の異なる複数の論理ブロックをもつシミュレーション・システムにおいて、互いに接続される論理ブロック間の同期タイミングを適合させることによって、動作速度を向上させることにある。

【課題を解決するための手段】

【0024】

この発明の前提としてまず、典型的にはECUのペリフェラル・モジュールである、論理ブロックのハードウェア仕様が、SystemCなどの記述言語により記述される。

10

【0025】

そのように記述されたSystemCのハードウェア仕様が、所定のスキャンツールによってスキャンされ、これによって、ペリフェラル・モジュールをノードとし、ペリフェラル・モジュール間の通信時間を重みとしてもつエッジからなるグラフが、好適にはコンピュータのメモリ上に作成される。

【0026】

このようにして作成されたグラフが、コンピュータ上で探索され、ループが抽出される。抽出されたループについて、エッジの重みに基づきパス長が計算され、こうして計算されたパス長のうちの最小のものが、 T_{peri} として、コンピュータのメモリに記憶される。この発明では、 T_{peri} での同期サイクルでの動作を、強連成モデルでの動作と呼ぶ。

20

【0027】

次に、同様にして抽出されたループについて、仕様や経験に基づきユーザが設定した許容される遅延により、より緩められた同期の値が求められ、そのうちの最小のものが、 T_{peri}' として、コンピュータのメモリに記憶される。この発明では、 T_{peri}' での同期サイクルでの動作を、弱連成モデルでの動作と呼ぶ。

【0028】

本発明によれば次に、あるループ内にあるペリフェラルと、別のループにあるペリフェラルとの間で、 T_{peri} や T_{peri}' よりも大きい T_{major} で通信することが可能かどうかチェックされ、もしそうなら、 T_{major} で通信される。この発明では、あるループ内にあるペリフェラルと、別のループにあるペリフェラルとの間で、許容された大きい同期サイクルで動作することを、ペリフェラル間の同期サイクルの集約モデルでの動作と呼ぶ。

30

【0029】

本発明によればさらに、あるペリフェラルとプラント間の通信が、ある集約された同期サイクル T_{major} で通信することが可能かどうかチェックされ、もしそうなら、 T_{major} で通信される。この発明では、あるペリフェラルと、プラントの間で、許容された大きい同期サイクルで動作することを、ペリフェラルとプラントの同期サイクルの集約モデルでの動作と呼ぶ。

【0030】

このようなスキームが用意されると、シミュレーション・システムではまず、強連成モデルでの動作が試みられ、それで所望の動作速度が得られるなら、強連成モデルでシミュレーション・システムが実行される。

40

【0031】

そうでないなら次に、弱連成モデルでの動作が試みられ、それで所望の動作速度が得られるなら、弱連成モデルでシミュレーション・システムが実行される。

【0032】

そうでないなら次に、ペリフェラル間の同期サイクルの集約モデルでの動作が試みられ、それで所望の動作速度が得られるなら、ペリフェラル間の同期サイクルの集約モデルでシミュレーション・システムが実行される。

【0033】

50

そうでないなら、ペリフェラルとプラントの同期サイクルの集約モデルで、シミュレーション・システムが実行される。

【発明の効果】

【0034】

この発明によれば、シミュレーション・システムにおいて、仕様記述から同期タイミングを次第に緩和していくようにして、動作の正確さを維持しつつ、可能な最大の動作速度を達成することが可能となる。

【図面の簡単な説明】

【0035】

【図1】ECUの典型的な制御である、フィードバック閉ループ系の例を示す図である。 10

【図2】応答関数による記述の例である。

【図3】本発明を実施するためのハードウェア構成のブロック図である。

【図4】本発明を実行するためのデータ、モジュール、及び実行環境の機能ブロック図である。

【図5】ECUエミュレータとプラント・シミュレータの同期実行を示す図である。

【図6】プラント・シミュレータとペリフェラル・エミュレータの間の通信、及びペリフェラル・エミュレータ同士の通信に限定して図式的に示す図である。

【図7】 T_{peri} での同期サイクルでの動作を、強連成モデルでの同期サイクル T_{peri} を求める処理のフローチャートを示す図である。

【図8】最大同期サイクルを説明するための図である。 20

【図9】強連成モデルから得られた同期サイクルによる実行の処理を示すフローチャートであり、特に実行時スケジューラの場合を示す。

【図10】強連成モデルから得られた同期サイクルによる実行の処理を示すフローチャートであり、特に静的スケジューラの場合、すなわち、あらかじめ実行の順番などを決めてペリフェラル実行コードをディスパッチするコードを予め生成し、それを実行する方式の場合を示す。

【図11】弱連成化のための緩和された同期サイクルを説明するための図である。

【図12】同期サイクルの集約について説明する図である。

【図13】実行時スケジューラの場合の処理を示すフローチャートである。

【図14】静的スケジューラの場合の処理を示すフローチャートである。 30

【図15】プラントとの同期の弱連成化を説明する図である。。

【図16】処理の全体のシナリオを説明する図である。

【発明を実施するための形態】

【0036】

以下、図面を参照して、本発明の一実施例の構成及び処理を説明する。以下の記述では、特に断わらない限り、図面に亘って、同一の要素は同一の符号で参照されるものとする。なお、ここで説明する構成と処理は、一実施例として説明するものであり、本発明の技術的範囲をこの実施例に限定して解釈する意図はないことを理解されたい。

【0037】

本発明を実現するための構成を説明する前に、その前提として、ECUについて説明する。ECUは、一般的に、センサからの入力信号を、例えばA/D変換する入力インターフェースと、決められた論理に従ってデジタル入力信号を処理する論理演算部（マイクロコンピュータ）と、その処理結果を、アクチュエータ作動信号に変換する出力インターフェースとから構成されるものである。 40

【0038】

この発明は、説明の便宜上、以下では、自動車のECUに関連して説明するが、それには限定されず、航空機、ロボットなどその他のECUをもつメカトロニクス機構全般に適用可能であることを理解されたい。

【0039】

ECUは、周辺や環境状態、エンジンなどの駆動機構の状態、及び人間による指示操作 50

の内容をセンサで検出して、信号として入力する。具体的には、水温センサ、吸気温センサ、過給圧センサ、ポンプ角センサ、クランク角センサ、車速センサ、アクセル位置センサ、A/Tシフト・ポジション、スタータ・スイッチ、エアコンECUなどからの信号がある。

【0040】

ECUは、これらの信号を入力して、電磁スピル弁、フュエル・カット・ソレノイド、タイミング・コントロール・バルブ、吸気絞りVSV、グロー・プラグ・リレー、タコメータ及びエアコン・リレーなどを駆動する信号を出力する。

【0041】

1つのECUが複数の異なる機構を制御するための駆動信号を出力するようにすることは不可能ではないが、例えば、エンジンとエアコンのように、応答性やその制御の厳密性が異なるものを単一のECUで制御することは合理的でなく、従って、一般的に自動車にECUは複数個設けられる。

10

【0042】

図1は、ECUの典型的な制御である、フィードバック閉ループ系の例を示す図である。すなわち、図1において、ある目標の信号が、ECUであるコントローラ102に入力され、ECUは、目標の信号を内部処理することによって、駆動信号を出力し、制御対象モデルである、エンジンなどのプラント104を駆動し、プラント104の出力は、センサ106を介して、コントローラ102の入力にフィードバックされる。

【0043】

ここで目標信号として与えられるのは、例えば、スロットル開度、アイドル・コントロール、ブレーキ力、シフト、スタータON・OFF、バッテリー電圧、インジェクション通電時間、インジェクション通電回数、デポジット、ドワエル角、進角値、吸気完了フラグ、点火完了フラグ、大気圧、車両重量、転がり抵抗係数、道路勾配、粘着係数、吸気温、などのパラメータである。

20

【0044】

また、センサ信号としてフィードバックされるのは、スロットル開度、吸気圧力、吸入空気量、シフト、エンジン回転数、車速、排気温、 O_2 、冷却水温、空燃比、ノック、点火異常、などである。

【0045】

ECUが制御する対象は、ニュートンの力学方程式で解かれる、機構系システムであったり、電気回路の応答方程式で解かれる、電気駆動回路であったり、それらの組み合わせであったりする。これらは、基本的に微分方程式であり、制御工学によれば、ラプラス変換によって応答関数に変換されて、記述することができる。

30

【0046】

図2は、そのような応答関数による記述の例である。図4で破線202で囲った箇所が、図1のコントローラ102に対応し、破線204で囲った箇所が、図1の制御対象モデル104に対応し、センサ106が、ブロック206に対応する。なお、図2は、応答関数による表現の一例であって、特に本発明を限定する意図はないことを理解されたい。

【0047】

次に、図3を参照して、本発明を実施するために使用されるコンピュータのハードウェアについて説明する。図3において、ホスト・バス302には、複数のCPU0304a、CPU1304b、CPU2304c、CPU3304dが接続されている。ホスト・バス302にはさらに、CPU0304a、CPU1304b、CPU2304c、CPU3304dの演算処理のためのメイン・メモリ306が接続されている。

40

【0048】

一方、I/Oバス308には、キーボード310、マウス312、ディスプレイ314及びハードディスク・ドライブ316が接続されている。I/Oバス308は、I/Oブリッジ318を介して、ホスト・バス302に接続されている。キーボード310及びマ

50

ウス312は、オペレータが、コマンドを打ち込んだり、メニューをクリックするなどして、操作するために使用される。ディスプレイ314は、必要に応じて、後述する本発明に係るプログラムをGUIで操作するためのメニューを表示するために使用される。

【0049】

この目的のために使用される好適なコンピュータ・システムのハードウェアとして、IBM(R)System Xがある。その際、CPU0 304a、CPU1 304b、CPU2 304c、CPU3 304dは、例えば、インテル(R)Core 2 DUOであり、オペレーティング・システムは、Windows(商標)Server 2003である。オペレーティング・システムは、ハードディスク・ドライブ316に格納され、コンピュータ・システムの起動時に、ハードディスク・ドライブ316からメイン・メモリ306に読み込まれる。

10

【0050】

ここで図示されているCPUの個数は4個であるが、これに限定されず、シングル・プロセッサのシステムであってもよく、あるいは、任意の個数のマルチコア、またはマルチプロセッサのシステムであってもよい。

【0051】

なお、本発明を実施するために使用可能なコンピュータ・システムのハードウェアは、IBM(R)System Xに限定されず、本発明のシミュレーション・プログラムを走らせることができるものであれば、任意のコンピュータ・システムを使用することができる。オペレーティング・システムも、Windows(R)に限定されず、Linux(R)、Mac OS(R)など、任意のオペレーティング・システムを使用することができる。さらに、ECUエミュレータ・プログラム、プラント・シミュレータなどの論理プロセスを高速で動作させるために、POWER(商標)6ベースで、オペレーティング・システムがAIX(商標)のIBM(R)System Pなどのコンピュータ・システムを使用してもよい。

20

【0052】

ハードディスク・ドライブ316にはさらに、ECUエミュレータ、プラント・シミュレータなどの複数の論理プロセス、及び、複数の論理プロセスを協働して動作させるためのプログラムが格納され、キーボード310及びマウス312によって起動操作可能である。

30

【0053】

好適には、フルビークルSILSを実現するために、1台の自動車で使われるすべてのECUエミュレータ・プログラムと、ECUエミュレータ・プログラムとプラント・シミュレータとのインターフェースを与えるペリフェラル・エミュレータが、ハードディスク・ドライブ316に保存されている。

【0054】

ハードディスク・ドライブ316にはさらに、図4に関連して後述するデータ及びプログラム・モジュール、及びプラント・シミュレータも格納されている。

【0055】

なお、ここでの「エミュレータ」と、「シミュレータ」の用語の使い分けであるが、もともとの、別のプロセッサで動くことを想定して書かれていたECUのコードを、CPU0~CPU3などをターゲットとして動くようにすることを、エミュレーションと呼び、それを行うプログラムを、エミュレータと呼ぶ。一方、エンジンなどの物理的システムの動作を仮想計算するシステムを、シミュレータと呼ぶ。

40

【0056】

図4は、本発明を実行するためのデータ、モジュール、及び実行環境の機能ブロック図である。図4において、ハードウェア仕様402とは、コンピュータ可読にハードディスク・ドライブ316などに保存されたファイルであって、例えば、SystemCで記述されている。以下に、SystemCの記述例を示す。

【0057】

50

下記で、通信にかかる遅延時間は、peripheral_a.cpp 16行目に記述：

```
sc_time* time = new sc_time(50, SC_NS); // communication delay is 50nsに記述
```

【 0 0 5 8 】

AからBへの通信は、peripheral_a.cpp 24行目に記述：

```
i_socket->b_transport(*trans, *time);
```

【 0 0 5 9 】

BからAへの通信は、peripheral_a.cppのb_transportからのreturnに相当する

【 0 0 6 0 】

Bの処理時間と通信にかかる遅延時間は、peripheral_b.cpp 12行目に記述：

```
sc_time* delay = new sc_time(100, SC_NS); // processing time and communication  
delay are 100ns
```

【 0 0 6 1 】

```
// peripheral_a.h
```

```
#ifndef PERIPHERAL_A_H_
```

```
#define PERIPHERAL_A_H_
```

```
#include <systemc>
```

```
#include <tlm.h>
```

```
using namespace sc_core;
```

```
using namespace sc_dt;
```

```
using namespace std;
```

```
using namespace tlm;
```

```
SC_MODULE(PERIPHERAL_A), tlm_bw_transport_if<>
```

```
{
```

```
public:
```

```
    tlm_initiator_socket<32> i_socket;
```

```
    SC_HAS_PROCESS(PERIPHERAL_A);
```

```
    PERIPHERAL_A(sc_module_name);
```

```
protected:
```

```
    virtual tlm_sync_enum nb_transport_bw(tlm_generic_payload&, tlm_phase&, sc_time&);
```

```
    virtual void invalidate_direct_mem_ptr(uint64, uint64);
```

```
    void thread0(void);
```

```
};
```

```
// end of peripheral_a.h
```

```
#endif
```

【 0 0 6 2 】

```
// peripheral_a.cpp
```

```
#include "peripheral_a.h"
```

```
PERIPHERAL_A::PERIPHERAL_A(sc_module_name name)
```

```
    : sc_module(name)
```

```
    , i_socket("i_socket")
```

```
{
```

```
    i_socket.bind(*this);
```

```
    SC_THREAD(thread0);
```

```
}
```

```
void PERIPHERAL_A::thread0(void)
```

```
{
```

```
    tlm_generic_payload* trans = new tlm_generic_payload;
```

```
    int write_value = 100;
```

```
}
```

10

20

30

40

50

```

sc_time* time = new sc_time(50, SC_NS); // communication delay is 50ns
trans->set_address(0x0);
trans->set_data_ptr(RCAST<unsigned char *>(&write_value));
trans->set_data_length(4);
trans->set_write();
// communication start
i_socket->b_transport(*trans, *time);

// the value of "time" is 150ns here
cout << time->to_string() << endl;
if (trans->is_response_error()) {
    //error processing
}
delete trans;
delete time;
}
tlm_sync_enum PERIPHERAL_A::nb_transport_bw(tlm_generic_payload& trans, tlm_phase& phase, sc_time& t)
{
    trans.set_response_status(TLM_GENERIC_ERROR_RESPONSE);
    return TLM_COMPLETED;
}
void PERIPHERAL_A::invalidate_direct_mem_ptr(uint64 a, uint64 b)
{
}
// end of peripheral_a.cpp
【 0 0 6 3 】
// peripheral_b.h
#ifndef PERIPHERAL_B_H
#define PERIPHERAL_B_H
#include <systemc>
#include <tlm.h>
using namespace sc_core;
using namespace sc_dt;
using namespace std;
using namespace tlm;
SC_MODULE(PERIPHERAL_B), tlm_fw_transport_if<>
{
public:
    tlm_target_socket<32> t_socket;
    SC_HAS_PROCESS(PERIPHERAL_B);
    PERIPHERAL_B(sc_module_name);
protected:
    virtual void b_transport(tlm_generic_payload&, sc_time&);
    virtual tlm_sync_enum nb_transport_fw(tlm_generic_payload&, tlm_phase&, sc_time&);
    virtual unsigned int transport_dbg(tlm_generic_payload&);
    virtual bool get_direct_mem_ptr(tlm_generic_payload&, tlm_dmi&);
};
#endif

```

```

// end of peripheral_b.h
【 0 0 6 4 】
// peripheral_b.cpp
#include "peripheral_b.h"
PERIPHERAL_B::PERIPHERAL_B(sc_module_name name)
    : sc_module(name)
    , t_socket("t_socket")
{
    t_socket.bind(*this);
}
void PERIPHERAL_B::b_transport(tlm_generic_payload& trans, sc_time& t)
{
    sc_time* delay = new sc_time(100, SC_NS); // processing time and communication
    delay are 100ns
    // process descriptions of peripheral_b
    t = t + *delay;
    delete delay;
}
tlm_sync_enum PERIPHERAL_B::nb_transport_fw(tlm_generic_payload& trans, tlm_phase& phase, sc_time& t)
{
    return TLM_COMPLETED;
}
unsigned int PERIPHERAL_B::transport_dbg(tlm_generic_payload& trans)
{
    return 0;
}
bool PERIPHERAL_B::get_direct_mem_ptr(tlm_generic_payload& trans, tlm_dmi& dmi)
{
    return false;
}
// end of peripheral_b.cpp
【 0 0 6 5 】
// main.cpp
#include "peripheral_a.h"
#include "peripheral_b.h"
#define deltaT 10.0
#define ATUUI_NUM 5
int sc_main(int argc, char **argv)
{
    PERIPHERAL_A *peri_a;
    PERIPHERAL_B *peri_b;
    peri_a = new PERIPHERAL_A("A");
    peri_b = new PERIPHERAL_B("B");
    // connect from peri_a to peri_b
    peri_a->i_socket(peri_b->t_socket);
    sc_start(200, SC_NS);
    delete peri_a;
    delete peri_b;
    return 0;
}

```

}

// end of main.cpp

【 0 0 6 6 】

モジュール間遅延データ 4 0 4 は、ユーザが設定した、所定のペリフェラル間、あるいは所定のペリフェラルと所定のプラントの間の許容可能な遅延時間を含むデータの集まりであり、好適には、CSV、あるいは適当なデータベースのフォーマットでハードディスク・ドライブ 3 1 6 に保存され、後で、ペリフェラルの ID、プラントの ID などで、設定された許容可能な遅延時間を検索可能である。

【 0 0 6 7 】

同期タイミング計算モジュール 4 0 6 は、ハードディスク・ドライブ 3 1 6 に保存されたハードウェア仕様 4 0 2 及びモジュール間遅延データ 4 0 4 を参照して、後述する、強連成モデル、弱練成モデル、ペリフェラル間の同期サイクルの集約モデル、または、ペリフェラルとプラントの同期サイクルの集約モデルにおける同期タイミングを計算する。

10

【 0 0 6 8 】

ハードディスク・ドライブ 3 1 6 にはさらに、ECUエミュレータ 4 0 8 と、プラント・シミュレータ 4 1 4 が保存されており、コンピュータの起動時に、メイン・メモリ 3 0 6 にロードされて、オペレーティング・システムにより実行される。このような実行環境を、参照符号 4 1 6 で示す。

【 0 0 6 9 】

ECUエミュレータ 4 0 8 は、実際は複数の ECUエミュレータからなっており、電磁スピル弁、フュエル・カット・ソレノイド、タイミング・コントロール・バルブ、吸気絞り VSV、グロー・プラグ・リレー、タコメータ及びエアコン・リレーなどに個々に対応する。個々の ECUエミュレータは、CPUエミュレータ 4 1 0 と、ペリフェラル・エミュレータ 4 1 2 からなり、ペリフェラル・エミュレータ 4 1 2 が CPUエミュレータ 4 1 0 とプラント・シミュレータ 4 1 4 の間のインターフェースを与える。

20

【 0 0 7 0 】

プラント・シミュレータ 4 1 4 もまた、実際は複数のプラント・シミュレータからなっており、エンジン・シミュレータ、トランスミッション、エアコン、ブレーキ、ワイパーなどに個々に対応する。

【 0 0 7 1 】

図示されているように、実行環境 4 1 6 は、同期タイミング計算モジュール 4 0 6 を参照して、ペリフェラル・エミュレータ間、またはペリフェラル・エミュレータとプラント・シミュレータの間の同期タイミングを設定しつつ、シミュレーション・システムを動作させる。

30

【 0 0 7 2 】

図 5 は、ECUエミュレータとプラント・シミュレータの同期実行を示す図である。図 5 において、ECUエミュレータ 5 0 2 及び 5 0 4 は、図 4 で、ECUエミュレータ 4 0 8 と示したものと同一であり、例えば、ECUエミュレータ 5 0 2 は、CPUエミュレータ 5 0 2 a と、ペリフェラル・エミュレータ 5 0 2 b とからなる。

【 0 0 7 3 】

図 5 には、ECUエミュレータは 2 個しか示されていないが、実際のホールビークル SILS を構成する際には、4 0 個以上接続されることもある。

40

【 0 0 7 4 】

CPUエミュレータ 5 0 2 a は、プラント・シミュレータ 5 0 6 と、ペリフェラル・エミュレータ 5 0 2 b を介して通信する。プラント・シミュレータ 5 0 6 と、ペリフェラル・エミュレータ 5 0 2 b の間は、メイン・メモリ 3 0 6 の指定された共有メモリ領域を使うか、または CANエミュレータ（図示しない）を介して行なわれる。

【 0 0 7 5 】

図 6 は、プラント・シミュレータとペリフェラル・エミュレータの間の通信、及びペリフェラル・エミュレータ同士の通信に限定して図式的に示す図である。ここには、プラン

50

ト・シミュレータ602と、ペリフェラル・エミュレータ604～610が示されている。

【0076】

図6において、プラント・シミュレータ602は、1 μ s毎にペリフェラル・エミュレータA604と通信するものとする。そこで、実機における1秒分のシミュレーションを考慮すると、5ns毎に各ペリフェラル・エミュレータが動作するとすると、実機における1秒分に対応して、シミュレーションに20.40sの時間がかかる。

【0077】

そこで、ペリフェラル・エミュレータ間の同期コストを削減することにより、100ns毎に各ペリフェラル・エミュレータが動作するとすると、実機における1秒分に対応して、シミュレーションにかかる時間は、5.85sまで減る。

10

【0078】

そこでさらに、ペリフェラル・エミュレータA604からプラント・シミュレータ602への通信を、1 μ s毎に1回にすることにより、シミュレーションにかかる時間は、1.60sまでに減り、これは実機の実時間に迫る速度となる。本発明は、このようなシミュレーション速度の向上を意図するものである。

【0079】

図7は、 T_{peri} での同期サイクルでの動作を、強連成モデルでの同期サイクル T_{peri} を求める処理のフローチャートを示す図である。この処理は、図4に示す同期タイミング計算モジュール406によって実行される。

20

【0080】

図7のステップ702において、同期タイミング計算モジュール406は、ハードディスク・ドライブ316に保存されている、好適にはSystemCのソースコードであるハードウェア仕様402から、ペリフェラルの接続情報を抽出する。

【0081】

次のステップ704で、同期タイミング計算モジュール406は、抽出した情報に基づき、ペリフェラルをノード、ペリフェラル間の接続をエッジとするグラフを生成して、そのデータ構造を含む情報を、メイン・メモリ306に保存する。このとき、エッジには、仕様に基づく、ペリフェラル間の処理時間が重みとして関連付けられ、従って、グラフは重み付きグラフである。

30

【0082】

次のステップ706では、同期タイミング計算モジュール406が、ステップ704で生成されたグラフからループを抽出する。

【0083】

すなわち、求めたいグラフ上の経路を (p_0, \dots, p_k) とする。そして、ステップ704で生成されたグラフ $G(V, E)$ ここで、 V はグラフ G のノードの集合、 E はグラフ G のエッジの集合とすると、このようなループは、下記の条件を満たすものとして抽出される。

$$\begin{aligned} p_i &\in V \quad (0 \leq i \leq k) \\ (p_j, p_{j+1}) &\in E \quad (0 \leq j \leq k) \\ p_0 &= p_k \end{aligned}$$

40

【0084】

このようにして求められたループ内の仕様の処理時間を加えた値に基づき、ステップ708で、 T_{peri} が求められる。 T_{peri} の求め方については、図8を参照して、より詳細に説明する。

【0085】

ステップ710では、個々のループで計算した T_{peri} のうちの最小のものが、改めて T_{peri} として、後のシミュレーション実行処理のために、メイン・メモリ306、またはハードディスク・ドライブ316に保存される。

【0086】

次に、図8を参照して、具体的に T_{peri} を求める方法について説明する。まず、図8

50

(a)のように、ペリフェラル1とペリフェラル2からなるループが見つかったとする。そして、ペリフェラル1からペリフェラル2への通信の仕様上の時間が100nsで、ペリフェラル2からペリフェラル1への通信の仕様上の時間も100nsであるとする。

【0087】

すると、ペリフェラル1からペリフェラル2へ通信され、それに応答して、ペリフェラル1からペリフェラル2へ通信されることのトータルで、少なくとも200nsという時間がかかる。

【0088】

そこで、同期サイクルを200nsより大きくとるとする。というのは、同期サイクルを大きくとるほど、シミュレーション速度を向上することができるからである。

【0089】

しかし、200nsより大きい同期サイクルには、ペリフェラル1からの送信という事象と、ペリフェラル1のペリフェラル2からの受信という事象がともに含まれ得る。ところが、1つの同期サイクル内で起こる事象は、前後関係を確認することができないので、1つの同期サイクル内で同一のペリフェラルに関する異なる2つ以上の事象が複数含まれると、それらの間の因果関係を保証できなくなる。すなわち、図8(b)にあるような「不正確な同期サイクル」になってしまう。

【0090】

そこで、同期サイクルを縮めて、200nsより短くすると、図8(b)に示すように、ペリフェラル1からの送信という事象と、ペリフェラル1のペリフェラル2からの受信という事象が別の同期サイクルに収まるようになって、因果関係が維持されるようになる。このような同期サイクルは、前述のように、最大同期サイクル T_{peri} と呼ばれる。

【0091】

図9は、強連成モデルから得られた同期サイクルによる実行の処理を示すフローチャートであり、特に実行時スケジューラの場合を示す。言い換えると、ペリフェラル実行コードを、グリーンスレッド・ライブラリなどの実行時にディスパッチする方式である。ここで、グリーンスレッドとは、オペレーティング・システムのサポートによらないユーザー空間のスレッドのことをいい、グリーンスレッドを動かすための実行時ライブラリをグリーンスレッド・ライブラリと呼ぶ。以下の処理は、図4の実行環境416によって実行される。

【0092】

さて、図9において、ステップ902では、ペリフェラルが1つ選ばれる。次のステップ904では、選ばれたペリフェラルが実行される。

【0093】

ステップ906では、選ばれたペリフェラルが、同期サイクル分 T_{peri} 実行したかどうか判断される。ここでの実行単位は、図8(b)でのクロック1つ分である。こうして、ペリフェラルが、同期サイクル分 T_{peri} 実行されると、ステップ908では、すべてのペリフェラルを今回の同期サイクル分、すなわち、 T_{peri} 分実行させたかどうか判断され、もしそうでなければ、ステップ902に戻って次のペリフェラルを選ぶ。

【0094】

もしそうであるなら、ステップ910に行って次の同期サイクルに進む。すなわち、同期サイクル分、シミュレーションの時間を進める。

【0095】

図10は、強連成モデルから得られた同期サイクルによる実行の処理を示すフローチャートであり、特に静的スケジューラの場合、すなわち、あらかじめ実行の順番などを決めてペリフェラル実行コードをディスパッチするコードを予め生成し、それを実行する方式の場合を示す。

【0096】

図10において、ステップ1002では、ペリフェラル1を実行する。ステップ1004では、同期サイクル分実行したかどうか判断され、そうでないならステップ1002

10

20

30

40

50

に戻ってペリフェラル1の実行を続け、ペリフェラル1が同期サイクル分実行されたと判断されると、次にペリフェラル2についての同様の処理へと進む。

【0097】

こうして、ペリフェラル1、ペリフェラル2、・・・ペリフェラルNと順次進み、ステップ1006でペリフェラルNを実行する。ステップ1008では、同期サイクル分実行したかどうか判断され、そうでないならステップ1006に戻ってペリフェラルNの実行を続け、ペリフェラルNが同期サイクル分実行されたと判断されると、次にステップ1010に進んで、次の同期サイクル、例えば、弱連成化同期サイクルへと進む。

【0098】

次に、ペリフェラル間同期の弱連成化について説明する。あるサイクルで同期するシミュレーションでは、ペリフェラル間の発生時刻が遅れるが、そのことが分かっているユーザが予め、特定のペリフェラル間の許容可能な遅延を、図4のモジュール間遅延データ404に記述しておく。

10

【0099】

すると、同期タイミング計算モジュール406は、図7のフローチャートの処理と同様の処理で見出されたループにおけるペリフェラル間の許容可能な遅延をルックアップし、その許容可能な遅延も含めて、緩和した同期サイクル T_{peri} を計算する。

【0100】

先ず、図11(a)に示すように、ペリフェラル1とペリフェラル2からなるループが見つかったとする。そして、ペリフェラル1からペリフェラル2への通信の仕様上の時間が100nsで、ペリフェラル2からペリフェラル1への通信の仕様上の時間も100nsであるとする。さらにまた、ペリフェラル1からペリフェラル2への通信の、ユーザにより指定された許容可能な遅延が500ns、ペリフェラル2からペリフェラル1への通信の、ユーザにより指定された許容可能な遅延も500nsであるとする。

20

【0101】

すると、図11(b)のタイミング図に示すように、ペリフェラル1での遅れP1と、ペリフェラル2での遅れP2が、ユーザにより指定された許容可能な遅延に収まるように、且つ、因果関係を維持するように、緩和した同期サイクル T_{peri} が決定される。この処理の擬似コードを以下に示す。これは、現実にはどのプログラミング言語にも対応しないが、C言語の文法をベースとしているので、この分野の当業者なら、理解することに困難はないと信じる。

30

【0102】

ペリフェラル p_0, \dots, p_m からループが形成されていると仮定

function path_len(i, j): p_i から p_j へ至るパスの長さを得る関数

function delay_allowed(i): p_i に許容される遅延を得る関数

function roundup(u, d): $n \cdot u < d$ で $d \leq (n+1) \cdot u$ のとき $(n+1) \cdot u$ を返す関数

$T_p = T_{major} // T_{major}$ はシミュレーション環境から得られる最大の同期サイクル

while (delay_allowed(0) < T_p) { // 一番最初のペリフェラル p_0 に関して、許容範囲内に収まるように T_p を小さくする

40

$T_p /= 2;$

}

ステップ1:

prev_time = 0; // prev_timeは p_{i-1} の弱連成シミュレーションでの時刻

for (i=1; i<m; i++) { // 2番目以降のすべてのペリフェラルに関して

time = prev_time + roundup(T_p , path_len(i-1, i)); timeは p_i の弱連成シミュレーションでの時刻

delay = time - path_len(0, i); // 実世界で起こるタイミングからのずれ

if(delay_allowed(i) < delay) { // 遅延は許容範囲内か?

$T_p /= 2;$ // 許容範囲を超えていた場合は T_p を半分にして再試行

50

```
goto ステップ 1
}
}
```

Tpを答えとする // 全てのペリフェラルが許容範囲に収まったらそのときの Tpが答え
このようにして決定された Tpの値が、T_peri'として、シミュレーション・システムが参照可能となるように、メイン・メモリ306またはハードディスク・ドライブ316に格納される。

【0103】

次に、図12を参照して、同期サイクルの集約について説明する。図12(a)に示すように、それぞれがループをなす、グループ1内のペリフェラルと、グループ2内のペリフェラルとが、互いに通信する、ということがありえる。

10

【0104】

そこで、本発明の1つの知見によれば、因果律はグループ内で閉じているので、別のグループに属するペリフェラル同士は、シミュレーション環境から得られる最大の同期サイクルである、T_majorにより動作させても、シミュレーションが正しく実行されるということが分かった。すると、ユーザは、そのことを、モジュール間遅延データ404に書き込んでおく。

【0105】

その様子を、図12(b)のタイミング図に示す。ここで T_minorというのは、前述の T_periまたは T_peri'である。

20

【0106】

次に、ペリフェラルを、同期サイクルの集約で、すなわち、T_minorと T_majorで動作させる場合の処理について説明する。

【0107】

図13は、実行時スケジューラの場合の処理を示すフローチャートである。ステップ1302において、実行環境416はまず、minorペリフェラルを1つ選ぶ。minorペリフェラルとは、T_minorの同期サイクルで動作するペリフェラルであり、T_minorとは、前述の T_periまたは T_peri'である。なおここで、ペリフェラルがminorペリフェラルであることは、同期タイミング計算モジュール406からの情報により識別できる。

【0108】

30

ステップ1304では、そのように選ばれたペリフェラルが実行される。ステップ1306では、選ばれたペリフェラルが T_minor実行したかどうか判断され、そうでなければ、ステップ1304が継続される。

【0109】

ステップ1308では、全てのペリフェラルが今回の T_minorだけ実行されたかどうか判断され、そうでなければ、ステップ1302に戻って、次のminorペリフェラルが1つ選ばれる。minorペリフェラルとは、T_minorで動作するペリフェラルのことである。

【0110】

40

ステップ1308で、すべてのペリフェラルが今回の T_minorだけ実行されたと判断されると、ステップ1310では、次の T_minorへ進められる。すなわち、T_minorだけシミュレーションの時間が進められる。

【0111】

ステップ1312では、全てのペリフェラルを今回の T_major実行させたかどうか判断され、そうでなければ、ステップ1302に戻って、次のminorペリフェラルが1つ選ばれる。ここで、T_majorとは、はシミュレーション環境から得られる最大の同期サイクルであり、例えば、ユーザによって、モジュール間遅延データ404に予め設定されている。

【0112】

ステップ1312で、全てのペリフェラルを今回の T_major実行させたと判断される

50

と、ステップ 1 3 1 4 に進んで、そこで、majorペリフェラルが 1 つ選ばれる。majorペリフェラルとは、T_{major}で動作するペリフェラルのことである。なおここで、ペリフェラルがmajorペリフェラルであることは、同期タイミング計算モジュール 4 0 6 からの情報により識別できる。

【 0 1 1 3 】

ステップ 1 3 1 6 では、選ばれたmajorペリフェラルが実行される。ステップ 1 3 1 8 では、選ばれたペリフェラルが T_{major}実行したかどうか判断され、そうでなければ、ステップ 1 3 1 6 が継続される。

【 0 1 1 4 】

ステップ 1 3 1 8 では、選ばれたペリフェラルが T_{major}実行したと判断されると、ステップ 1 3 2 0 で、T_{major}だけシミュレーションの時間が進められ、ステップ 1 3 0 2 に戻る。

【 0 1 1 5 】

図 1 4 は、静的スケジューラの場合の処理を示すフローチャートである。図 1 4 の処理においては、ステップ 1 4 0 2 で、minorペリフェラル 1 が実行され、ステップ 1 4 0 4 ではminorペリフェラル 1 について、T_{minor}だけ実行したかどうか判断され、すなわち、T_{minor}経過するまで、minorペリフェラル 1 が実行される。なおここで、ペリフェラルがminorペリフェラルであることは、同期タイミング計算モジュール 4 0 6 からの情報により識別できる。

【 0 1 1 6 】

これと同じ処理が、minorペリフェラル 2、minorペリフェラル 3・・・に適用されて、ステップ 1 4 0 6 に示すようにminorペリフェラルNまで実行され、ステップ 1 4 0 8 でminorペリフェラルNが T_{minor}だけ実行したと判断されると、ステップ 1 4 1 0 で T_{minor}だけ時間が進められる。

【 0 1 1 7 】

次にステップ 1 4 1 2 で、全てのペリフェラルを今回の T_{major}実行させたと判断されると、ステップ 1 4 1 4 に進んでそこで、majorペリフェラル 1 が実行され、ステップ 1 4 1 6 ではmajorペリフェラル 1 について、T_{major}だけ実行したかどうか判断され、すなわち、T_{major}経過するまで、majorペリフェラル 1 が実行される。なおここで、ペリフェラルがmajorペリフェラルであることは、同期タイミング計算モジュール 4 0 6 からの情報により識別できる。

【 0 1 1 8 】

これと同じ処理が、majorペリフェラル 2、majorペリフェラル 3・・・に適用されて、ステップ 1 4 1 8 に示すようにmajorペリフェラルNまで実行され、ステップ 1 4 2 0 でminorペリフェラルNが T_{major}だけ実行したと判断されると、ステップ 1 4 2 2 で T_{major}だけ時間が進められる。こうして処理は、ステップ 1 4 0 2 に戻る。

【 0 1 1 9 】

次に、図 1 5 を参照して、プラントとの同期の弱連成化について説明する。ユーザは予め、あるペリフェラルとプラントの通信が間が集約された同期サイクル T_{major}まで遅延を許可するかどうか、予め知っている情報を、モジュール間遅延データ 4 0 4 に記録しておく。

【 0 1 2 0 】

図 1 5 (a) は、ペリフェラル 2 と、プラント・グループの間が、T_{major}で同期可能であることを示す。

【 0 1 2 1 】

図 1 5 (b) は、ペリフェラルとプラントとの、サイクル T_{minor}での同期において、ペリフェラルとプラントの間の、T_{major}内の途中の通信が削除(省略)可能であることを示す。すなわち、途中の通信が省略可能であることにより、ペリフェラルとプラントとが T_{major}で通信可能であることが分かる。

【 0 1 2 2 】

10

20

30

40

50

図16は、本発明の処理の全体のシナリオを説明する図である。このシナリオは、同期タイミング計算モジュール406と通信しつつ、実行環境416によって実行される。その際、同期タイミング計算モジュール406は、必要に応じて、モジュール間遅延データ404を参照する。

【0123】

図16において、ステップ1602では、実行環境416は、図7の処理により強連成モデルで最大同期サイクルを発見し、図9または図10の処理によりシミュレーションを試みる。

【0124】

ステップ1604では、十分な実行速度が得られたかどうか判断され、もしそうなら、シミュレーションは終了する。

10

【0125】

ステップ1604で、十分な実行速度が得られないと判断されると、ステップ1606に進んで、ペリフェラル間の弱連成化が試みられる。このために、前述の擬似コードで示した処理により、弱連成化のための T_{peri} が計算され、この T_{peri} で以って図9または図10の処理によりシミュレーションを試みる。

【0126】

ステップ1608では、十分な実行速度が得られたかどうか判断され、もしそうなら、シミュレーションは終了する。

【0127】

20

ステップ1608で、十分な実行速度が得られないと判断されると、ステップ1610に進んで、ペリフェラル間の弱連成化に加え、図13または図14の処理により同期サイクルの集約が試みられる。

【0128】

ステップ1612では、十分な実行速度が得られたかどうか判断され、もしそうなら、シミュレーションは終了する。

【0129】

ステップ1612で、十分な実行速度が得られないと判断されると、ステップ1614に進んで、ペリフェラル間の弱連成化と、同期サイクルの集約に加え、図15に示すプラントとの同期の弱連成化を試み、シミュレーションは終了する。

30

【0130】

以上、ECUEミュレータに関するペリフェラル間の通信を例にして本発明を説明してきたが、本発明は、互いに同期通信する任意の機能ブロックについて適用可能である。

【0131】

また、自動車用の複数のシミュレーション・システムに関連して、本発明の特定の実施例を説明してきたが、本発明はこのような特定の実施例に限定されず、飛行機用のシミュレーション・システムなど、一般的な電子機械制御系システムのシミュレーション・システムに適用可能であることを、この分野の当業者であるなら、理解するであろう。


【符号の説明】

【0132】


40

- 404 モジュール間遅延データ
- 406 同期タイミング計算モジュール
- 408 エミュレータ
- 414 プラント・シミュレータ
- 412 ペリフェラル・エミュレータ
- 416 実行環境
- 506 プラント・シミュレータ
- 602 プラント・シミュレータ
- 604 ペリフェラル・エミュレータ


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】




【 図 8 】




【 図 9 】




【 図 10 】



【 図 1 1 】




(a)




(b)

【 図 1 2 】




(a)




(b)


【 図 1 3 】




【 図 1 4 】



【 図 1 5 】



【 図 1 6 】



フロントページの続き

- (72)発明者 近藤 豪
神奈川県大和市下鶴間1 6 2 3 番地 1 4 日本アイ・ピー・エム株式会社 東京基礎研究所内
- (72)発明者 片岡 正樹
神奈川県大和市下鶴間1 6 2 3 番地 1 4 日本アイ・ピー・エム株式会社 東京基礎研究所内
- (72)発明者 小松 秀昭
神奈川県大和市下鶴間1 6 2 3 番地 1 4 日本アイ・ピー・エム株式会社 東京基礎研究所内
- (72)発明者 大澤 史朋
神奈川県大和市下鶴間1 6 2 3 番地 1 4 日本アイ・ピー・エム株式会社 大和事業所内
- Fターム(参考) 5B042 GB08 HH06 HH07