202308319

(19)中華民國智慧財產局

(12)發明說明書公開本 (11)公開編號：TW 202308319 A

(43)公開日： 中華民國 112 (2023) 年 02 月 16 日

(21)申請案號：111125325 (22)申請日： 中華民國 111 (2022) 年 07 月 06 日

(51)Int. Cl.： *H03K19/0175(2006.01)* *H03K5/145 (2006.01)*

(30)優先權：2021/08/06 美國 17/396,046

(71)申請人：美商高通公司 (美國) QUALCOMM INCORPORATED (US)
美國

(72)發明人：納拉辛罕 穆肯德 NARASIMHAN, MUKUND (IN)；艾德 莫拉利克力希納 ADE, MURALI KRISHNA (IN)；艾魯爾迪拉菲亞姆 艾朗大衛 ARUL DIRAVIYAM, ARUN DAVID (IN)；古佩塔 馬彥克 GUPTA, MAYANK (IN)；安德利夫 波里斯迪米托夫 ANDREEV, BORIS DIMITROV (US)

(74)代理人：李世章

申請實體審查：無 申請專利範圍項數：39 項 圖式數：18 共 126 頁

(54)名稱

老化緩解

(57)摘要

本案內容的各態樣在閒置模式下控制訊號路徑的老化以緩解老化。在一個實例中，訊號路徑的輸入在多個閒置時段內交替地置於低位準和高位準，以平衡訊號路徑中的裝置（例如，電晶體）的老化。在另一實例中，時鐘訊號（例如，具有低頻率的時鐘訊號）在閒置時段期間被輸入到訊號路徑，以平衡訊號路徑中的裝置（例如，電晶體）的老化。在另一實例中，基於老化模式，訊號路徑的輸入在每個閒置時段期間置於高位準或低位準。

Aspects of the present disclosure control aging of a signal path in an idle mode to mitigate aging. In one example, an input of the signal path is alternately parked low and high over multiple idle periods to balance the aging of devices (e.g., transistors) in the signal path. In another example, a clock signal (e.g., a clock signal with a low frequency) is input to the signal path during idle periods to balance the aging of devices (e.g., transistors) in the signal path. In another example, the input of the signal path is parked high or low during each idle period based on an aging pattern.

指定代表圖：




圖2

符號簡單說明：

205:系統

210:訊號路徑

212:輸入

214:輸出

220:多工器

222:第一輸入

224:第二輸入

226:輸入

228:輸出

230:控制器

232:輸入

234:第一輸出

235:暫存器

236:第二輸出

【發明摘要】

【中文發明名稱】老化緩解

【英文發明名稱】AGING MITIGATION

【中文】

本案內容的各態樣在閒置模式下控制訊號路徑的老化以緩解老化。在一個實例中，訊號路徑的輸入在多個閒置時段內交替地置於低位準和高位準，以平衡訊號路徑中的裝置（例如，電晶體）的老化。在另一實例中，時鐘訊號（例如，具有低頻率的時鐘訊號）在閒置時段期間被輸入到訊號路徑，以平衡訊號路徑中的裝置（例如，電晶體）的老化。在另一實例中，基於老化模式，訊號路徑的輸入在每個閒置時段期間置於高位準或低位準。

【英文】

Aspects of the present disclosure control aging of a signal path in an idle mode to mitigate aging. In one example, an input of the signal path is alternately parked low and high over multiple idle periods to balance the aging of devices (e.g., transistors) in the signal path. In another example, a clock signal (e.g., a clock signal with a low frequency) is input to the signal path during idle periods to balance the aging of devices (e.g., transistors) in the signal path. In another example, the input of the signal path is parked high or low during each idle period based on an aging pattern.

【指定代表圖】第（ 2 ）圖。

【代表圖之符號簡單說明】

205：系統

210：訊號路徑

212：輸 入

214：輸 出

220：多 工 器

222：第 一 輸 入

224：第 二 輸 入

226：輸 入

228：輸 出

230：控 制 器

232：輸 入

234：第 一 輸 出

235：暫 存 器

236：第 二 輸 出

【特徵化學式】

無

【發明說明書】

【中文發明名稱】老化緩解

【英文發明名稱】AGING MITIGATION

【技術領域】

【0001】 本專利申請案主張享受於2021年8月6日向美國專利局遞交的序號為17/396,046的非臨時申請案的優先權和利益。

【0002】 概括而言，本案內容的各態樣係關於老化，並且更具體地，本案內容的各態樣係關於老化緩解。

【先前技術】

【0003】 電路可能會受到老化影響，例如偏置溫度不穩定性（BTI），這會隨著時間的推移降低電路的效能。例如，在閒置模式期間電路的訊號路徑中的BTI應力可能導致訊號路徑中的工作週期隨時間推移而移動，這可能導致電路中的時序問題（例如，時序違反）。

【發明內容】

【0004】 下文提供對一或多個實現方式的簡要概述，以提供對這樣的實現方式的基本理解。該概述不是對全部預期實現方式的泛泛概括，亦不意欲標識全部實現方式的關鍵或重要部件或者描述任意或全部實現方式的範疇。其唯一目的僅在於作為後文所提供更詳細描述的序言，以簡化形式提供一或多個實現方式的一些概念。

【0005】 第一態樣涉及一種系統。該系統包括：多工器，其具有第一輸入、第二輸入、選擇輸入和輸出。該系統亦

包括：具有輸入和輸出的訊號路徑，其中該訊號路徑的輸入耦合到該多工器的輸出。該系統亦包括：耦合到該多工器的第二輸入和該多工器的選擇輸入的控制器，其中該控制器具有指示符輸入。該控制器被配置為：在該指示符輸入處接收模式指示符訊號；若該模式指示符訊號具有第一邏輯值，則指示該多工器選擇該多工器的第一輸入；及若該模式指示符訊號具有第二邏輯值，則指示該多工器選擇該多工器的第二輸入，並且將控制訊號輸出到該多工器的第二輸入，該控制訊號控制該訊號路徑的輸入置於高位準還是低位準。

【0006】 第二態樣涉及一種系統。該系統包括：鎖存電路，其具有訊號輸入、時鐘輸入、設置輸入、復位輸入和輸出。該系統亦包括：具有輸入和輸出的訊號路徑，其中該訊號路徑的輸入耦合到該鎖存電路的輸出。該系統亦包括：耦合到該鎖存電路的設置輸入和重定輸入的控制器，其中該控制器具有指示符輸入。該控制器被配置為：在該指示符輸入處接收模式指示符訊號；若該模式指示符訊號具有第一邏輯值，則取消斷言該設置輸入和該復位輸入；及若該模式指示符訊號具有第二邏輯值，則使用該設置輸入和該復位輸入來控制該訊號路徑的輸入置於高位準還是低位準。

【0007】 第三態樣涉及一種用於老化控制的方法。該方法包括：在活動模式下，將訊號輸入到訊號路徑的輸入；及在閒置模式下，控制該訊號路徑的老化。

【圖式簡單說明】

【0008】 圖1A圖示根據本案內容的某些態樣的包括延遲電路的訊號路徑的實例。

【0009】 圖1B圖示根據本案內容的某些態樣的其中訊號路徑的輸入在閒置模式下置於低位準的實例。

【0010】 圖1C圖示根據本案內容的某些態樣的由於非對稱老化而導致訊號路徑中的工作週期移位的實例。

【0011】 圖1D圖示根據本案內容的某些態樣的其中訊號路徑的輸入在閒置模式下置於高位準的實例。

【0012】 圖1E圖示根據本案內容的某些態樣的由於非對稱老化而導致訊號路徑中的工作週期移位的另一實例。

【0013】 圖2圖示根據本案內容的某些態樣的包括具有老化控制的多工器的系統的實例。

【0014】 圖3A是示出根據本案內容的某些態樣的老化控制的實例的時序圖。

【0015】 圖3B是示出根據本案內容的某些態樣的老化控制的另一實例的時序圖。

【0016】 圖4圖示根據本案內容的某些態樣的包括循環移位暫存器的控制器的實例。

【0017】 圖5A圖示根據本案內容的某些態樣的包括具有老化控制的多工器的系統的另一實例。

【0018】 圖5B圖示根據本案內容的某些態樣的圖5A中的包括時鐘選通電路的系統的實例。

【0019】 圖5C圖示根據本案內容的某些態樣的時鐘選通電路的示例性實現。

【0020】 圖6圖示根據本案內容的某些態樣的包括具有老化控制的多工器的系統的另一實例。

【0021】 圖7圖示根據本案內容的某些態樣的包括具有老化控制的多工器的系統的另一實例。

【0022】 圖8圖示根據本案內容的某些態樣的包括具有老化控制的多工器的系統的另一實例。

【0023】 圖9A圖示根據本案內容的某些態樣的具有針對兩條訊號路徑的老化控制的系統的實例。

【0024】 圖9B圖示根據本案內容的某些態樣的具有針對兩條訊號路徑的老化控制的系統的另一實例。

【0025】 圖10圖示根據本案內容的某些態樣的包括具有老化控制的鎖存電路的系統的實例。

【0026】 圖11A圖示根據本案內容的某些態樣的包括具有老化控制的鎖存電路的系統的另一實例。

【0027】 圖11B圖示根據本案內容的某些態樣的圖11A中的包括時鐘選通電路的系統的實例。

【0028】 圖12圖示根據本案內容的某些態樣的包括鎖存電路和具有老化控制的多工器的系統的實例。

【0029】 圖13圖示根據本案內容的某些態樣的具有老化控制的單資料率（SDR）到雙倍資料速率（DDR）轉換器的系統的實例。

【0030】 圖14圖示根據本案內容的某些態樣的控制器的示例性實現。

【0031】 圖15圖示根據本案內容的某些態樣的被配置為輸出老化控制訊號的多工器的實例。

【0032】 圖16圖示根據本案內容的某些態樣的具有老化控制的記憶體介面電路的實例。

【0033】 圖17圖示根據本案內容的某些態樣的具有老化控制的記憶體介面電路的另一實例。

【0034】 圖18是示出根據本案內容的某些態樣的老化控制的方法的流程圖。

【實施方式】

【0035】 下文結合附圖闡述的實施方式意欲作為對各種配置的描述，以及不意欲表示在其中可以實施本文所描述的概念的唯一的配置。出於提供對各種概念的全面的理解，實施方式包括具體細節。然而，對於本發明所屬領域中具有通常知識者而言將是顯而易見的是，在無這些具體細節的情況下，可以實施這些概念。在一些實例中，眾所周知的結構和部件以方塊圖形式示出，以便避免使這樣的概念模糊。

【0036】 諸如偏置溫度不穩定（BTI）之類的老化效應可能隨著時間使電路的效能降級。例如，在閒置模式期間電路的訊號路徑中的BTI應力可能導致訊號路徑中的隨時間的工作週期移位，這可能導致電路中的時序問題（例如，時序違反）。

【0037】 現在將參考圖1A至1E論述BTI應力引起的工作週期移位的實例。圖1A圖示包括用於延遲訊號路徑105中的訊號的延遲電路115的訊號路徑105的實例。延遲電路115可以被配置為延遲訊號，以調整該訊號相對於另一訊號的時序。該訊號可以是時鐘訊號、資料訊號、控制訊號、位址訊號或另一類型的訊號。對於其中訊號為時鐘訊號的實例，延遲電路115可以用於調整時鐘訊號的時序，以將時鐘訊號在資料訊號的轉換之間的邊沿居中以用於資料擷取。對於其中訊號為資料訊號的實例，延遲電路115可以用於調整資料訊號的時序，以將資料訊號與另一資料訊號對準（例如，減少資料訊號之間的偏移）。對於其中訊號路徑105位於記憶體系統中的實例，該訊號可以是包括用於記憶體設備的命令（例如，寫命令、讀命令、刷新命令等）的控制訊號及/或包括記憶體設備中的用於寫入或讀取資料的位址的位址訊號。

【0038】 延遲電路115可以包括串聯地耦合的延遲緩衝器120-1至120-4，其中延遲電路115的延遲等於延遲緩衝器120-1至120-4的各個延遲的總和。在圖1A中所示的實例中，延遲緩衝器120-1至120-4中的每一者是利用相應的互補反相器來實現的，互補反相器包括電晶體125-1至125-4中的相應一者（例如，n型場效應電晶體）和電晶體130-1至130-4中的相應一者（例如，p型場效應電晶體）。然而，將領會的是，延遲緩衝器120-1至120-4中的每一者可以是利用另一種類型的電路或邏輯閘來實現的。

【0039】 當訊號路徑105處於活動模式時，在訊號路徑105的輸入108處接收訊號（例如，資料訊號、時鐘訊號等），並且經由延遲電路115的延遲將其延遲。所產生的延遲訊號可以被輸出到耦合到訊號路徑105的輸出110的另一電路（未圖示）。

【0040】 當訊號路徑105處於閒置模式時，訊號路徑105的輸入108可以在閒置時段期間置於（亦即，保持）高位準或低位準。對於其中處於活動模式的訊號是時鐘訊號的實例，當時鐘訊號被選通時，訊號路徑105可以處於閒置模式。對於其中處於活動模式的訊號是資料訊號的實例，當在訊號路徑105的輸入108處沒有資料傳輸量時，訊號路徑105可以處於閒置模式。

【0041】 圖1B圖示其中輸入108在閒置模式下置於低位準（即邏輯0）的實例。圖1B亦圖示延遲緩衝器120-1至120-4中的每一者的輸入和輸出處的邏輯狀態。在該實例中，訊號路徑105的輸出110在閒置模式下為低位準（即邏輯0）。在該實例中，電晶體130-1、125-2、130-3和125-4在閒置模式下導通，並且電晶體125-1、130-2、125-3和130-4在閒置模式下關斷。在圖1B中，以加粗線圖示在閒置模式下導通的電晶體130-1、125-2、130-3和125-4。在閒置模式下導通的電晶體130-1、125-2、130-3和125-4在閒置模式下受力，而在閒置模式下關斷的電晶體125-1、130-2、125-3和130-4在閒置模式下不受力。這導致不對稱老化，其中在閒置模式下受力的電

晶體130-1、125-2、130-3和125-4比在閒置模式下不受力的電晶體125-1、130-2、125-3和130-4老化得快。

【0042】 在該實例中，非對稱老化使在閒置模式下受力的電晶體130-1、125-2、130-3和125-4的閾值電壓移位，從而導致輸出110處的下降沿延遲相對於輸出110處的上升沿延遲而增加。下降沿延遲相對於上升沿延遲的增加導致訊號路徑105中的工作週期移位。在圖1C中所示的時序圖中圖示工作週期移位的實例。在圖1C中所示的實例中，在活動模式下將時鐘訊號150輸入到訊號路徑105的輸入108。在該實例中，輸入108處的時鐘訊號150具有50%的工作週期。圖1C亦圖示在時鐘訊號150已經被延遲電路115延遲之後訊號路徑105的輸出110處的時鐘訊號160。延遲電路115在輸出110處將時鐘訊號160的上升沿延遲了T_r，並且將時鐘訊號160的下降沿延遲了T_f。如圖1C中所示，由於不對稱老化，下降沿的延遲T_f比上升沿的延遲T_r長。在該實例中，下降沿的較長延遲導致輸出110處的時鐘訊號160的工作週期增加（亦即，導致輸出110處的工作週期大於50%）。

【0043】 在圖1B和1C中示出的實例中，訊號路徑105的輸入108在閒置模式下置於低位準。對於其中訊號路徑105的輸入108在閒置模式下置於高位準的情況，亦會發生非對稱老化。就這點而言，圖1D亦圖示其中輸入108在閒置模式下置於高位準（即邏輯1）的實例。圖1D亦圖示每個延遲緩衝器120-1至120-4的輸入和輸出處的邏輯狀態。

在該實例中，訊號路徑105的輸出110在閒置模式下為高位準(即邏輯1)。在該實例中，電晶體125-1、130-2、125-3和130-4在閒置模式下導通，並且電晶體130-1、125-2、130-3和125-4在閒置模式下關斷。在圖1D中，以加粗線圖示在閒置模式下導通的電晶體125-1、130-2、125-3和130-4。在閒置模式下導通的電晶體125-1、130-2、125-3和130-4在閒置模式下受力，而在閒置模式下關斷的電晶體130-1、125-2、130-3和125-4在閒置模式下不受力，這導致非對稱老化，其中在閒置模式下受力的電晶體125-1、130-2、125-3和130-4比電晶體130-1、125-2、130-3和125-4老化得快。

【0044】 在該實例中，非對稱老化使在閒置模式下受力的電晶體125-1、130-2、125-3和130-4的閾值電壓移位，從而導致輸出110處的上升沿延遲相對於輸出110處的下降沿延遲增加。上升沿延遲相對於下降沿延遲的增加導致訊號路徑105中的工作週期移位。在圖1E中所示的時序圖中圖示工作週期移位的實例。在圖1E中所示的實例中，在活動模式下將時鐘訊號150輸入到訊號路徑105的輸入108。在該實例中，輸入108處的時鐘訊號150具有50%的工作週期。圖1E亦圖示在時鐘訊號150已經被延遲電路115延遲之後訊號路徑105的輸出110處的時鐘訊號180。延遲電路115在輸出110處將時鐘訊號180的上升沿延遲T_r，並且將時鐘訊號180的下降沿延遲T_f。如圖1E中所示，由於非對稱老化，上升沿的延遲T_r比下降沿的延遲

T_f長。在該實例中，上升沿的較長延遲導致輸出110處的時鐘訊號180的工作週期減小（亦即，導致輸出110處的工作週期小於50%）。

【0045】 因此，在閒置模式下的非對稱老化導致隨著時間的工作週期移位（即工作週期降級）。工作週期移位增加或減小了工作週期，這取決於訊號路徑105的輸入108在閒置模式下置於低位準還是高位準。在工作週期敏感的系統中，工作週期移位可能導致系統中的時序問題。這樣的系統的實例是雙倍資料速率（DDR）系統，其中從在時鐘訊號的上升沿和下降沿兩者上的資料訊號中擷取資料。在該實例中，由於非對稱老化導致的工作週期移位可能導致系統中的時序違反。

【0046】 為了解決這一問題，本案內容的各個態樣控制在閒置模式下的老化，以減輕由於老化導致的工作週期移位。在一個實例中，不是在每個閒置時段期間將訊號路徑的輸入置於相同的邏輯值處，而是在多個閒置時段內將輸入交替地置於低位準和高位準，以平衡訊號路徑中的裝置（例如，電晶體）的老化，並且因此緩解由於非對稱老化而導致的工作週期移位。在另一實例中，在閒置時段期間將時鐘訊號（例如，具有低頻率的慢時鐘訊號）輸入到訊號路徑，以平衡訊號路徑中的裝置（例如，電晶體）的老化。在另一實例中，可以在每個閒置時段期間基於老化模式（例如，可程式設計老化模式）將訊號路徑的輸入置於高位準或低位準。在某些態樣中，可以對老化模式進行程

式設計以補償在活動模式下訊號路徑的非對稱老化。在某些態樣中，耦合到訊號路徑的輸入的多工器用於控制在閒置模式下訊號路徑的老化。在某些態樣中，耦合到訊號路徑的輸入的鎖存電路（例如，觸發器）用於控制在閒置模式下訊號路徑的老化。在某些態樣中，可以使用鎖存電路的設置輸入及/或復位輸入來控制在閒置模式下在訊號路徑的輸入處的邏輯值。下文將進一步論述本案內容的上述示例性特徵和其他示例性特徵。

【0047】 如本文所使用的，「鎖存電路」包括被配置為鎖存/儲存一或多個邏輯值的一或多個電路，諸如鎖存器、觸發器、暫存器等。

【0048】 圖2圖示根據本案內容的某些態樣的具有老化緩解的系統205的實例。在該實例中，系統205包括訊號路徑210、多工器220和控制器230。

【0049】 訊號路徑210具有輸入212和輸出214。輸入212可以被配置為在活動模式下接收訊號。該訊號可以是時鐘訊號、資料訊號、控制訊號、位址訊號或另一種類型的訊號。訊號路徑210可以包括用於延遲訊號的延遲電路（例如，延遲電路115）。例如，延遲電路可以被配置為延遲訊號，以調整訊號相對於另一訊號的時序，如下文進一步論述的。將領會的是，訊號路徑210可以包括替代延遲電路或者除了延遲電路之外的一或多個其他電路。一或多個其他電路可以包括一或多個邏輯閘、時序邏輯電路等。訊

號路徑210的輸出214可以耦合到時序邏輯電路、驅動器、焊盤或另一電路，如下文進一步所論述的。

【0050】 多工器220具有第一輸入222、第二輸入224、選擇輸入226和輸出228。多工器220的輸出228耦合到訊號路徑210的輸入212。多工器220被配置為基於在選擇輸入226處接收的選擇訊號，將第一輸入222或第二輸入224選擇性地耦合到輸出228。例如，當選擇訊號具有第一邏輯值時，多工器220可以將第一輸入222耦合到輸出228（亦即，選擇第一輸入222），而當選擇訊號具有第二邏輯值時，將第二輸入224耦合到輸出228（亦即，選擇第二輸入224）。第一邏輯值可以是1，以及第二邏輯值可以是0，反之亦然。在該實例中，第一輸入222被配置為接收用於訊號路徑210的活動模式的訊號。如上文論述的，訊號可以是時鐘訊號、資料訊號、控制訊號（亦被稱為命令訊號）、位址訊號或另一種類型的訊號。儘管在圖2中圖示具有兩個輸入的多工器220（亦即，第一輸入222和第二輸入224），但是要領會的是，多工器220可以包括超過兩個的輸入。

【0051】 控制器230具有輸入232、第一輸出234和第二輸出236。輸入232可以被配置為接收指示符訊號，該指示符訊號向控制器230指示訊號路徑210處於閒置模式還是活動模式。就這點而言，輸入232可以被稱為指示符輸入。在一個實例中，指示符訊號可以具有用於指示閒置模式的

第一邏輯值以及用於指示活動模式的第二邏輯值。第一邏輯值可以是1，以及第二邏輯值可以是0，反之亦然。

【0052】 對於其中輸入到訊號路徑210的訊號是時鐘訊號的實例，可以在閒置模式下選通時鐘訊號。在該實例中，指示符訊號可以由控制系統205中的時鐘選通的電路（未圖示）來產生。在該實例中，閒置指示訊號可以在時鐘訊號未被選通時指示活動模式，並且在時鐘訊號被選通時指示閒置模式。對於其中輸入到訊號路徑210的訊號是資料訊號的實例，當不存在到訊號路徑210的傳入資料傳輸量時，訊號路徑210可以進入閒置模式。在該實例中，指示符訊號可以由控制（例如，管理）系統205中的資料傳輸量的電路（未圖示）來產生。在該實例中，當存在傳入資料傳輸量時，指示訊號可以指示活動模式，而當不存在傳入資料傳輸量時指示閒置模式。對於其中訊號是控制訊號（亦被稱為命令訊號）的實例，當不存在到訊號路徑210的傳入命令（例如，讀/寫命令）時，訊號路徑210可以是閒置的。在該實例中，當存在傳入命令時，指示訊號可以指示活動模式，而當不存在傳入命令時指示閒置模式。

【0053】 控制器230的第一輸出234耦合到多工器220的第二輸入224，並且控制器230的第二輸出236耦合到多工器220的選擇輸入226。控制器230被配置為在第一輸出234處輸出老化控制訊號。如下文進一步論述的，老化控制訊號控制是控制訊號路徑210的輸入212在閒置模式下置於高位準還是低位準的控制訊號。控制器230被配置為

在第二輸出236處輸出選擇訊號，以控制多工器220的輸入選擇。

【0054】 在活動模式（亦被稱為功能模式）下，控制器230指示覆用器220使用選擇訊號來選擇第一輸入222（例如，將選擇訊號設置為第一邏輯值）。結果，多工器220將在第一輸入222處接收的訊號傳遞到訊號路徑210的輸入212。在一個實例中，當指示符訊號指示活動模式時，控制器230可以指示覆用器220選擇第一輸入22。如上文論述的，訊號可以是時鐘訊號、資料訊號、控制訊號、位址訊號或另一種類型的訊號。對於其中訊號為資料訊號的實例，當訊號路徑210正在接收傳入資料傳輸量時，訊號路徑210可以處於活動模式。對於其中訊號為控制訊號的實例，當訊號路徑210正接收命令（例如，讀/寫命令）時，訊號路徑210可以處於活動模式。

【0055】 在閒置模式下，控制器230指示覆用器220選擇第二輸入224（例如，將選擇訊號設置為第二邏輯值）。例如，當控制器230接收到指示閒置模式的指示符訊號時，控制器230可以指示覆用器220選擇第二輸入224。結果，多工器220將從控制器230的第一輸出234輸出的老化控制訊號耦合到訊號路徑210的輸入212。這允許控制器230經由使用老化控制訊號來控制訊號路徑210的輸入212處的所置於的邏輯值（即狀態），從而控制在閒置模式下訊號路徑210的老化，如下文進一步論述的。

【0056】 圖3A是示出根據某些態樣的其中控制器230使用老化控制訊號來控制在閒置模式下的老化的實例的時序圖。圖3A圖示在多個活動時段310-1至310-4和多個閒置時段320-1至320-4內在訊號路徑210的輸入212處的邏輯值305（即狀態）。在該實例中，在活動模式下輸入到訊號路徑210的訊號是時鐘訊號。然而，將領會的是，該訊號可以是資料訊號、控制訊號、位址訊號或另一種類型的訊號。

【0057】 在圖3A中所示的實例中，控制器230在閒置時段320-1至320-4期間交替地將訊號路徑210的輸入212置於低位準和高位準，以平衡訊號路徑210中的裝置（例如，電晶體）的老化。例如，控制器230可以經由在連續閒置時段內交替地將老化控制訊號設置為低位準和高位準，從而在連續閒置時段內交替地將訊號路徑210的輸入212設置為低位準和高位準。控制器230可以在奇數閒置時段320-1和320-3期間將訊號路徑210的輸入212置於低位準，並且在偶數閒置時段320-2和320-4期間將訊號路徑210的輸入212置於高位準（如圖3A中的實例所示），或者在奇數閒置時段320-1和320-3期間將訊號路徑210的輸入212置於高位準，並且在偶數閒置時段320-2和320-4期間將訊號路徑210的輸入212置於低位準。為此，控制器230可以在奇數閒置時段320-1和320-3期間將老化控制訊號設置為低位準，並且在偶數閒置時段320-2和320-4期間將老化控制訊號設置為高位準，或者在奇數閒

置時段320-1和320-3期間將老化控制訊號設置為高位準，並且在偶數閒置時段320-2和320-4期間將老化控制訊號設置為低位準。

【0058】 假設在多個閒置時段內奇數閒置時段320-1和320-3的累積持續時間大約等於偶數閒置時段320-2和320-4的累積持續時間，則控制器230在閒置模式下隨著時間將訊號路徑210的輸入212置於低位準和高位準達大約相等的持續時間。這有助於平衡訊號路徑210中的裝置（例如，電晶體）的老化，並且因此減少由非對稱老化造成的訊號路徑210中的工作週期移位。

【0059】 圖3B是示出根據某些態樣的其中控制器230使用老化控制訊號來控制在閒置模式下的老化的另一實例的時序圖。圖3B圖示在多個活動時段360-1至360-4和多個閒置時段370-1至370-4內在訊號路徑210的輸入212處的邏輯值350（即狀態）。在該實例中，在活動模式下輸入到訊號路徑210的訊號是時鐘訊號。然而，要領會的是，該訊號可以是資料訊號或另一種類型的訊號。

【0060】 在圖3B中所示的實例中，控制器230在閒置模式下向訊號路徑210輸入慢時鐘訊號。與在活動模式中使用的時鐘訊號的頻率相比，慢時鐘訊號可以具有低得多的頻率，以降低閒置模式下的功率。例如，慢時鐘訊號可以具有19.2 MHz或更低的頻率。慢時鐘訊號可以由耦合到控制器230的慢時鐘產生器（未圖示）來產生。慢時鐘產生器可以利用晶體振盪器或另一種類型的時鐘產生器來實

現。在該實例中，控制器230可以經由在閒置模式下輸出慢時鐘訊號作為老化控制訊號（亦即，在第一輸出234處輸出慢時鐘訊號），從而將慢時鐘訊號輸入到訊號路徑210。在該實例中，慢時鐘訊號經由在閒置模式下將訊號路徑210的輸入212在高位準和低位準之間交替來說明平衡訊號路徑210中的裝置（例如，電晶體）的老化。

【0061】 在某些態樣中，控制器230可以基於老化模式來將訊號路徑210的輸入212置於閒置模式，老化模式可以是可程式設計的。例如，可以針對每N個連續閒置時段來重複老化模式，其中N是整數。對於每N個連續閒置時段，老化模式可以指示N個連續閒置時段中的其中訊號路徑210的輸入212置於高位準的多個（k個）閒置時段以及N個連續閒置時段中的其中訊號路徑210的輸入212置於低位準的多個（亦即，N-k）閒置時段。例如，若N等於8，則針對每8個連續閒置時段來重複老化模式。在這態樣中，控制器230可以基於老化模式經由在N個連續閒置時段中的k個閒置時段內將老化控制訊號設置為高位準、並且在N個連續閒置時段中的N-k個閒置時段內將老化控制訊號設置為低位準來控制老化。N可以是大於1的整數，k可以是等於或大於1的整數，並且N可以大於k。在一個實例中，k和N可以作為參數被儲存在控制器230的暫存器235中。在該實例中，可以經由在暫存器235中寫入k和N的值來對k和N進行程式設計。將領會的是，在一些實現中可以省略暫存器235。

【0062】 在某些態樣中，老化模式是由N位元的序列來指定的。在這些態樣中，序列之每一者位元對應於N個連續閒置時段中的一個閒置時段，並且每個位元指示訊號路徑210的輸入212在N個連續閒置時段中的對應閒置時段期間置於高位準還是低位準。例如，位元值1可以指示訊號路徑210的輸入212在相應的閒置時段期間置於高位準，以及位元值0可以指示訊號路徑210的輸入212在相應的閒置時段期間置於低位準，反之亦然。例如，由位元序列11100000提供的老化模式可以指示輸入212在8個連續閒置時段中的3個閒置時段內置於高位準，並且在8個連續閒置時段中的5個閒置時段內置於低位準。

【0063】 在某些態樣中，控制器230可以經由基於N位元的序列設置老化控制訊號的邏輯狀態（即邏輯值），從而基於N位元的序列來控制老化，其中序列之每一者位元對應於N個連續閒置時段中的相應一個閒置時段。對於N個閒置時段之每一者閒置時段，若序列中的對應位元具有第一邏輯值，則控制器230可以將老化控制訊號設置為高位準，以及若序列中的對應位元具有第二邏輯值，則可以將老化控制訊號設置為低位準。第一邏輯值可以是1，以及第二邏輯值可以是0，反之亦然。

【0064】 控制器230可以將指定老化模式的N（例如，8）位元的序列儲存在暫存器235中。在一個實例中，暫存器235可以包括被配置為一次輸出序列中的一個位元的循環移位暫存器。就這點而言，圖4圖示根據某些態樣的其中暫

存器235包括循環移位暫存器410的實例。在該實例中，循環移位暫存器410包括儲存槽415-1至415-N（亦被稱為儲存空間），其中儲存槽415-1至415-N之每一者儲存槽可以保存N位元的序列中的一個位元。循環移位暫存器410具有輸入412和輸出414。輸入412用於控制循環移位暫存器410中的位元的移位，如下文進一步論述的。輸出414耦合到控制器230的第一輸出234，並且被配置為輸出儲存槽415-N中的位元。

【0065】 在該實例中，控制器230亦包括控制電路420。控制電路420具有輸入422、第一輸出424和第二輸出426。輸入422耦合到控制器230的輸入232，並且被配置為接收上面論述的指示符訊號。第一輸出424耦合到循環移位暫存器410的輸入412，並且由控制電路420用於將循環移位暫存器410中的位元進行移位，如下文進一步論述的。第二輸出426耦合到控制器230的第二輸出236，並且由控制電路420用於控制多工器220的輸入選擇。

【0066】 在操作中，控制電路420被配置為指示覆用器220在閒置模式下經由第二輸出426選擇第二輸入224（例如，當在輸入422處接收到指示閒置時段的閒置訊號時）。對於其中當第二邏輯值被輸入到選擇輸入226時多工器220選擇第二輸入224的實例，控制電路420可以經由經由第二輸出426將第二邏輯值輸出到選擇輸入225，從而指示覆用器220選擇第二輸入224。控制電路420可以被配置為

指示覆用器220在活動模式下經由第二輸出426選擇第一輸入222。

【0067】 在閒置模式下，控制電路420可以被配置為經由第一輸出424將循環移位暫存器410中的位元在每個閒置時段內移位一位元位置，使得循環移位暫存器410每N個閒置時段將N位元的序列之每一者位元輸出一次。例如，每當指示符訊號指示閒置模式時，控制電路420可以將循環移位暫存器410中的位元移位一位元位置。對於每次移位，每個儲存槽415-1至415-N中的位元可以被向上移位到循環移位暫存器410中的下一儲存槽415-1至415-N。例如，在一次移位中，儲存槽415-1中的位元可以被向上移位到儲存槽415-2，並且儲存槽415-N中的位元可以被移位回儲存槽415-1（如從儲存槽415-N循環回儲存槽415-1的箭頭所示）。

【0068】 因此，在該實例中，在每個閒置時段內將循環移位暫存器410中的位元移位一位元位置，使得循環移位暫存器410每N個閒置時段循環經由N位元的序列一次。在該實例中，當循環移位暫存器410輸出第一位元值時，訊號路徑210的輸入212可以置於高位準，以及當循環移位暫存器410輸出第二位元值時，訊號路徑210的輸入212可以置於低位準。第一位元值可以是1，以及第二位元值可以是0，反之亦然。

【0069】 因此，可以對控制器230的老化控制進行配置（例如，程式設計），例如，經由相應地對N位元的序列中的位

元進行程式設計。在一些用例中，訊號路徑210可能在活動模式下經歷非對稱老化。在這些用例中，老化模式可以被程式設計為補償在活動模式下訊號路徑210的非對稱老化，並且因此緩解由在活動模式下的非對稱老化造成的工作週期移位。例如，若訊號路徑210的輸入212在活動模式下在較長的持續時間內為高位準（與在活動模式下為低位準相比），則可以對老化模式進行程式設計，使得控制器230將訊號路徑210的輸入212在較多的閒置時段內置於低位準（與高位準相比），以補償在活動模式下的非對稱老化。類似地，若訊號路徑210的輸入212在活動模式下在較長的持續時間內為低位準（與在活動模式下為高位準相比），則可以對老化模式進行程式設計，使得控制器230將訊號路徑210的輸入212在較多的閒置時段內置於高位準（與低位準相比），以便補償在活動模式下的非對稱老化。在該實例中，可以例如經由在活動模式下執行系統205的模擬來決定訊號路徑210的輸入212在活動模式下為高位準和低位準的持續時間。亦可以經由以下操作來獲得該資訊：監測在活動模式下訊號路徑210的輸入212處的邏輯狀態，並且基於所監測到的邏輯狀態來決定訊號路徑210的輸入212在活動模式下為高位準和低位準的持續時間。在獲得該資訊之後，可以相應地對老化模式進行程式設計，以補償在活動模式下的非對稱老化。

【0070】　圖5A圖示包括上文論述的訊號路徑210、多工器220和控制器230的系統505的實例。系統505亦包括驅動

器510和焊盤520。驅動器510具有輸入512和輸出514。驅動器510的輸入512耦合到訊號路徑210的輸出214，並且驅動器510的輸出514耦合到焊盤520。在某些態樣中，訊號路徑210、多工器220、驅動器510和焊盤520可以整合在晶片（即晶粒）上，並且焊盤520可以經由金屬線（例如，形成在印刷電路板（PCB）上）耦合到另一晶片。

【0071】 驅動器510可以被配置為在活動模式下從訊號路徑210接收訊號，並且基於所接收的訊號來驅動焊盤520（並且因此驅動金屬線）。例如，驅動器510可以被配置為當所接收的訊號為高位準時將焊盤520驅動為高位準，以及當所接收的訊號為低位準時將焊盤520驅動為低位準。替代地，驅動器510可以被配置為當所接收的訊號為高位準時將焊盤520驅動為低位準，而當所接收的訊號為低位準時將焊盤520驅動為高位準。驅動器510可以利用用於將焊盤520驅動為高位準的上拉電晶體和用於將焊盤520驅動為低位準的下拉電晶體來實現。

【0072】 在一個實例中，金屬線（未圖示）可以耦合在焊盤520和另一晶片（未圖示）之間。在該實例中，驅動器510可以被配置為經由基於訊號驅動焊盤520（並且因此驅動金屬線），經由金屬線將訊號發送到另一晶片。在該實例中，訊號路徑210和驅動器510可以位於系統505的發送路徑中。如上文所論述的，訊號可以是資料訊號、時鐘訊號、控制訊號、位址訊號或另一種類型的訊號。

【0073】 在圖5A中的實例中，訊號路徑210的輸出214處的邏輯狀態可以在多個閒置時段內在高位準和低位準之間切換。這是因為控制器230可以將訊號路徑210的輸入212交替地置於高位準和低位準以平衡老化，如上文所論述的。在一些用例中，期望驅動器510的輸入512及/或焊盤520在閒置模式下為低位準（即邏輯0）。例如，規範可以要求焊盤520在閒置模式下為低位準，使得耦合到焊盤520的傳輸線（未圖示）在閒置模式下保持低位準。在這些情況下，時鐘選通電路540（亦被稱為時鐘選通單元）可以耦合在訊號路徑210的輸出214與驅動器510的輸入512之間，以將驅動器510和焊盤520與在閒置模式下在訊號路徑210的輸出214處的低位準和高位準之間的切換隔離，在圖5B中圖示其實例。

【0074】 在圖5B中所示的實例中，時鐘選通電路540具有耦合到訊號路徑210的輸出214的訊號輸入542、耦合到驅動器510的輸入512的輸出546和耦合到控制器230的第三輸出530的控制輸入544。在該實例中，控制器230可以被配置為經由第三輸出530來選擇性地選通或取消選通時鐘選通電路540。例如，時鐘選通電路540可以被配置為當第一邏輯值被輸入到控制輸入544時選通，以及當第二邏輯值被輸入到控制輸入544時取消選通。在該實例中，控制器230可以經由將第一邏輯值輸出到時鐘選通電路540的控制輸入544來選通時鐘選通電路540，並且經由將第二邏輯值輸出到時鐘選通電路540的控制輸入544來取消選

通時鐘選通電路540。在該實例中，第一邏輯值可以是1，以及第二邏輯值可以是0，反之亦然。在該實例中，時鐘選通電路540可以被配置為當時鐘選通電路540被選通時將輸出546置於低位準。

【0075】 在該實例中，控制器230可以被配置為在活動模式下取消選通時鐘選通電路540，並且在閒置模式下選通時鐘選通電路540（例如，當控制器230在輸入232處接收到指示閒置模式的指示符訊號時）。在該實例中，時鐘選通電路540在閒置模式下將輸出546置於低位準，這將驅動器510和焊盤520與在閒置模式下在訊號路徑210的輸出214處的低位準和高位準之間的切換隔離。

【0076】 將領會的是，本案內容不限於在圖5B中所示的實例。例如，在另一實例中，時鐘選通電路540可以耦合在驅動器510的輸出514與焊盤520之間，以將焊盤520與在閒置模式下的切換隔離。在該實例中，控制器230可以在閒置模式下選通時鐘選通電路540，並且在活動模式下取消選通時鐘選通電路540，如上文所論述的。

【0077】 時鐘選通電路540可以利用一或多個邏輯閘來實現。例如，圖5C圖示其中時鐘選通電路540包括AND閘570的實例。在該實例中，AND閘570的第一輸入耦合到訊號輸入542，AND閘570的第二輸入耦合到控制輸入544，並且AND閘570的輸出耦合到輸出546。在該實例中，當控制輸入544處的邏輯值為1時，AND閘570取消選通時鐘選通電路540。當控制輸入544處的邏輯值為0時，

AND閘570選通時鐘選通電路540，並且將輸出546置於低位準。在一個實例中，AND閘570可以利用NAND閘和反相器來實現。將領會的是，時鐘選通電路540不限於在圖5C中所示的實例，並且時鐘選通電路540可以利用另一種類型的邏輯閘及/或邏輯閘的組合來實現。亦將領會的是，時鐘選通電路540可以包括在圖5C中未圖示的額外部件（例如，鎖存電路或同步器以防止激生軌跡）。

【0078】 在上述實例中，時鐘選通電路540被配置為當時鐘選通電路540被選通時將輸出546置於低位準。然而，將領會的是，本案內容不限於該實例。例如，在一些用例中，可能期望驅動器510的輸入512及/或焊盤520在閒置模式下為高位準（即邏輯1）。在這些情況下，時鐘選通電路540被配置為當時鐘選通電路540被選通時將輸出546置於高位準。在這些情況下，時鐘選通電路540可以利用邏輯閘的組合或OR閘來實現。

【0079】 圖6圖示包括上文論述的訊號路徑210、多工器220和控制器230的系統605的實例。系統605亦包括具有訊號輸入612、時鐘輸入614和輸出616的鎖存電路610（例如，觸發器）。訊號輸入612耦合到訊號路徑210的輸出214。在該實例中，在活動模式下的訊號可以是資料訊號、控制訊號或位址訊號。

【0080】 在活動模式下，鎖存電路610被配置為在訊號輸入612處從訊號路徑210接收訊號，並且在時鐘輸入614處接收時鐘訊號（被標記為「C1k」）。鎖存電路610被配

置為在時鐘訊號的邊沿鎖存（即擷取）訊號的邏輯值，並且在輸出616處輸出所鎖存的邏輯值。輸出616可以耦合到被配置為接收所鎖存的邏輯值的電路。該電路可以包括另一鎖存電路、處理器、資料緩衝器等。用於鎖存邏輯值的時鐘訊號的邊沿可以是上升沿或下降沿。

【0081】 圖7圖示包括上文論述的訊號路徑210、多工器220、控制器230和鎖存電路610的系統705的實例。系統705亦包括焊盤720和接收器710。接收器710具有輸入712和輸出714。接收器710的輸入712耦合到焊盤720，並且接收器710的輸出714耦合到多工器220的第一輸入222。在某些態樣中，焊盤720、接收器710、多工器220、訊號路徑210和鎖存電路610可以整合在晶片（即晶粒）上，並且焊盤720可以經由金屬線（例如，形成在印刷電路板（PCB）上）耦合到另一晶片。

【0082】 接收器710可以被配置為經由焊盤720從其他晶片（未圖示）接收訊號。接收器710可以放大所接收的訊號及/或對所接收的訊號執行均衡（例如，補償金屬線中的訊號衰減）。接收器710將所接收的訊號輸出到多工器220的第一輸入222。在該實例中，接收器710和訊號路徑210可以位於系統705的接收路徑中。在該實例中，訊號可以是資料訊號（例如，由另一晶片經由金屬線發送到焊盤720）。

【0083】 圖8圖示包括上文論述的訊號路徑210、多工器220和控制器230的系統805的實例。系統805亦包括具有

訊號輸入812、時鐘輸入814和輸出816的鎖存電路810（例如，觸發器）。時鐘輸入814耦合到訊號路徑210的輸出214。在該實例中，在活動模式下的訊號是時鐘訊號。

【0084】 在活動模式下，鎖存電路810被配置為在訊號輸入812處接收資料訊號，並且在時鐘輸入814處從訊號路徑210接收時鐘訊號。鎖存電路810被配置為在時鐘訊號的邊沿上鎖存（即擷取）資料訊號的邏輯值，並且在輸出816處輸出所鎖存的邏輯值。輸出816可以耦合到被配置為接收所鎖存邏輯值的電路。該電路可以包括另一鎖存電路、處理器、資料緩衝器等。用於鎖存邏輯值的時鐘訊號的邊沿可以是上升沿或下降沿。在該實例中，訊號路徑210可以被配置為延遲時鐘訊號以調整時鐘訊號的時序（例如，使時鐘訊號的邊沿在資料訊號的轉換之間居中）。

【0085】 在圖8中所示的實例中，系統805亦包括被配置為在輸出822處輸出時鐘訊號的時鐘源820，輸出822耦合到多工器220的第一輸入222。時鐘源820可以包括鎖相迴路（PLL）或另一種類型的時鐘產生器。時鐘源820可以整合在與多工器220相同的晶片上，或者可以位於單獨的晶片上。

【0086】 儘管在上文論述的實例中輸入到鎖存電路810的訊號輸入812的訊號是資料訊號，但是將領會的是，該訊號亦可以是控制訊號或位址訊號。例如，鎖存電路810可以用於鎖存命令位元或位址位元。

【0087】 圖9A圖示包括上文論述的訊號路徑210、多工器220、控制器230和鎖存電路810的系統905的實例。系統905亦包括第二多工器920、第二訊號路徑910、焊盤940和接收器930。在下文對圖9A的論述中，訊號路徑210被稱為第一訊號路徑，並且多工器220被稱為第一多工器。

【0088】 第二訊號路徑910具有輸入912和輸出914，其中輸出914耦合到鎖存電路810的訊號輸入812。第二訊號路徑910可以被配置為延遲上文參考圖8論述的資料訊號、控制訊號或位址訊號。

【0089】 第二多工器920具有第一輸入922、第二輸入924、選擇輸入926和輸出928。第二多工器920的輸出928耦合到第二訊號路徑910的輸入912。第二多工器920被配置為基於在選擇輸入926處接收的選擇訊號來將第一輸入922或第二輸入924選擇性地耦合到輸出928。例如，當選擇訊號具有第一邏輯值時，第二多工器920可以將第一輸入922耦合到輸出928（亦即，選擇第一輸入922），以及當選擇訊號具有第二邏輯值時，將第二輸入924耦合到輸出928（亦即，選擇第二輸入924）。在圖9A中所示的實例中，第二輸入924耦合到控制器230的第一輸出234，並且因此接收從控制器230輸出的老化控制訊號。選擇輸入926耦合到控制器230的第二輸出236，並且因此接收從控制器230輸出的選擇訊號。因此，在該實例中，控制器230控制第一訊號路徑210的老化和第二訊號路徑910的老化。在該實例中，第一訊號路徑210和第二訊號路

徑910的閒置時段可以相同。然而，將領會的是，如下文參考圖9B進一步論述的，不需要是這種情況。

【0090】 接收器930具有輸入932和輸出934。接收器930的輸入932耦合到焊盤940，並且接收器930的輸出934耦合到第二多工器920的第一輸入922。在某些態樣中，焊盤940、接收器930、第一多工器220、第二多工器920、第一訊號路徑210、第二訊號路徑910和鎖存電路810可以整合在晶片（即晶粒）上，並且焊盤940可以經由金屬線（例如，形成在印刷電路板（PCB）上）耦合到另一晶片。

【0091】 接收器930被配置為經由焊盤940從另一晶片（未圖示）接收訊號（例如，資料訊號、控制訊號或位址訊號）。接收器930可以放大所接收的訊號及/或對所接收的訊號執行均衡（例如，補償金屬線中的訊號衰減）。接收器930將所接收的訊號輸出到第二多工器920的第一輸入922。在該實例中，接收器930和訊號路徑910可以位於系統905的接收路徑中。

【0092】 如上文所論述的，在該實例中，控制器230控制第一訊號路徑210的老化和第二訊號路徑910的老化。在活動模式中，控制器230指示第一多工器220選擇相應的第一輸入222，並且指示第二多工器920選擇相應的第一輸入922。在閒置模式下，控制器230指示第一多工器220選擇相應的第二輸入224，並且指示第二多工器920選擇相應的第二輸入924。隨後，控制器230使用老化控制訊號（例如，使用上文參考圖2論述的技術中的任何技術）來控制第一訊

號路徑210和第二訊號路徑910的老化。例如，控制器230可以在多個閒置時段內將第一訊號路徑210的輸入212交替地置於低位準和高位準，並且在多個閒置時段內將第二訊號路徑910的輸入912交替地置於低位準和高位準。在另一實例中，控制器230可以基於老化模式（例如，N位元的序列）來控制第一訊號路徑210和第二訊號路徑910的老化，如上文所論述的。

【0093】 圖9B圖示根據某些態樣的其中控制器230可以獨立地控制第一訊號路徑210的老化和第二訊號路徑910的老化的實例。在該實例中，控制器230具有第二輸入952、第三輸出944和第四輸出946，其用於控制第二訊號路徑910的老化。在下文對圖9B的論述中，輸入232被稱為第一輸入。

【0094】 在該實例中，第三輸出944耦合到第二多工器920的第二輸入924，並且第四輸出946耦合到第二多工器920的選擇輸入926。第一輸入232被配置為接收指示第一訊號路徑210的閒置時段的第一指示符訊號，並且第二輸入942被配置為接收指示第二訊號路徑910的閒置時段的第二指示符訊號。第一訊號路徑210的閒置時段和第二訊號路徑910的閒置時段可以在時間上重疊。在該實例中，控制器230被配置為在第一輸出234處輸出第一老化控制訊號以控制第一訊號路徑210的老化，並且在第三輸出944處輸出第二老化控制訊號以控制第二訊號路徑910的老化。

【0095】 現在將根據某些態樣來論述控制器230的示例性操作。在第一訊號路徑210的活動模式中，控制器230指示第一多工器220經由第二輸出236選擇第一輸入222。結果，第一多工器220將在第一輸入222處接收的時鐘訊號傳遞到第一訊號路徑210。

【0096】 在第一訊號路徑210的閒置模式下，控制器230指示第一多工器220選擇第二輸入224。結果，多工器220將從控制器230的第一輸出234輸出的第一老化控制訊號耦合到多工器220的第二輸入224。這允許控制器230在閒置模式下使用第一老化控制訊號來控制第一訊號路徑210的老化，如上文參考圖2所論述的。在該實例中，當在第一輸入232處接收到指示第一訊號路徑210處於閒置模式的第一指示符訊號時，控制器230決定第一訊號路徑210是閒置的。

【0097】 在第二訊號路徑910的活動模式下，控制器230指示第二多工器920經由第四輸出946選擇第一輸入922。結果，第二多工器920將在第一輸入922處接收的訊號（例如，資料訊號、控制訊號或位址訊號）傳遞到第二訊號路徑910。

【0098】 在第二訊號路徑910的閒置模式下，控制器230指示第二多工器920選擇第二輸入924。結果，第二多工器920將從控制器230的第三輸出944輸出的第二老化控制訊號耦合到第二訊號路徑910的第二輸入924。這允許控制器230在第二訊號路徑的閒置模式下使用第二老化控制訊

號（例如，使用上文參考圖2論述的技術中的任何技術）控制第二訊號路徑910的老化。例如，控制器230可以在第二訊號路徑910的多個閒置時段內將第二訊號路徑910的輸入912交替地置於低位準和高位準。在另一實例中，控制器230可以基於老化模式（例如，N位元的序列）來控制第二訊號路徑910的老化，如上文所論述的。在該實例中，當在第二輸入942處接收到指示第二訊號路徑910處於閒置模式的第二指示符訊號時，控制器230決定第二訊號路徑910是閒置的。例如，對於資料訊號的實例，當接收器930沒有在接收傳入資料傳輸量時，第二訊號路徑910可以處於閒置模式。

【0099】 圖10圖示根據本案內容的某些態樣的具有老化緩解的系統1005。在該實例中，系統包括訊號路徑1040、鎖存電路1010（例如，觸發器）和控制器1030。

【0100】 訊號路徑1040具有輸入1042和輸出1044。輸入1042可以被配置為在活動模式下接收訊號。該訊號可以是資料訊號、控制訊號、位址訊號或另一種類型的訊號。訊號路徑1040可以包括用於延遲訊號的延遲電路（例如，延遲電路115）。例如，延遲電路可以被配置為延遲訊號，以調整該訊號相對於另一訊號的時序，如下文進一步論述的。將領會的是，訊號路徑1040可以包括替代延遲電路或除了延遲電路之外的一或多個其他電路。一或多個其他電路可以包括一或多個邏輯閘、時序邏輯電路等。如下文進

一步論述的，訊號路徑1040的輸出1044可以耦合到時序邏輯電路、驅動器、焊盤或另一電路。

【0101】 鎖存電路1010具有訊號輸入1012、時鐘輸入1014、設置輸入1016、復位輸入1018和輸出1020。鎖存電路1010的輸出1020耦合到訊號路徑1040的輸入1042。訊號輸入1012被配置為接收訊號（例如，資料訊號、控制訊號或位址訊號），並且時鐘輸入1014被配置為接收時鐘訊號（被標記為「Clk」）。鎖存電路1010被配置為在時鐘訊號的邊沿上鎖存（即擷取）訊號的邏輯值，並且在輸出1020處輸出所鎖存的邏輯值。對於在活動模式下的訊號是資料訊號的實例，訊號輸入1012可以被稱為資料登錄。

【0102】 鎖存電路1010被配置為在設置輸入1016被斷言時設置（例如，邏輯1被輸入到設置輸入1016）。當設置輸入1016被斷言時，鎖存電路1010的輸出1020為高位準（亦即，邏輯1）。鎖存電路1010被配置為在重定輸入1018被斷言時重定（例如，邏輯1被輸入到重定輸入1018）。當重定輸入1018被斷言時，鎖存電路1010的輸出1020為低位準（亦即，邏輯0）。

【0103】 控制器1030具有輸入1032、第一輸出1034和第二輸出1036。輸入1032可以被配置為接收指示符訊號，該指示符訊號向控制器1030指示訊號路徑1040何時處於閒置模式。對於其中輸入到訊號路徑1040的訊號是資料訊號的實例，當不存在到訊號路徑1040的傳入資料傳輸量

時，訊號路徑1040可以進入閒置模式。在該實例中，指示符訊號可以由控制（例如，管理）系統1005中的資料傳輸量的電路（未圖示）來產生。控制器1030的第一輸出1034耦合到鎖存電路1010的設置輸入1016，並且控制器的第二輸出1036耦合到鎖存電路1010的重定輸入1018。如下文進一步論述的，控制器1030使用鎖存電路1010的設置輸入1016和重定輸入1018來控制訊號路徑1040的輸入1042（其耦合到鎖存電路1010的輸出1020）在閒置模式下置於高位準還是低位準。

【0104】 在活動模式(亦被稱為功能模式)中，控制器1030將鎖存電路1010的設置輸入1016和復位輸入1018解除斷言（例如，向設置輸入1016和重定輸入1018兩者輸入邏輯0）。在這種情況下，鎖存電路1010在時鐘訊號的邊沿上鎖存訊號（例如，資料訊號、控制訊號或位址訊號）的邏輯值，並且將所鎖存的邏輯值輸出到訊號路徑1040。

【0105】 在閒置模式下，控制器1030使用鎖存電路1010的設置輸入1016和重定輸入1018來控制訊號路徑1040的老化。當控制器1030的輸入1032接收到指示閒置模式的指示符訊號時，控制器1030可以決定訊號路徑1040處於閒置模式。在該實例中，控制器1030可以經由斷言設置輸入1016（例如，將邏輯1輸入到設置輸入1016）來將訊號路徑1040的輸入1042置於高位準。控制器1030可以經由斷言復位輸入1018(例如，向重定輸入1018輸入邏輯1）來將訊號路徑1040的輸入1042置於低位準。注意的是，

在該實例中，每次斷言設置輸入1016和復位輸入1018中的一者。

【0106】 在閒置模式下，控制器1030可以使用上文參考圖2論述的技術中的任何技術來控制訊號路徑1040的老化。例如，控制器1030可以經由在多個閒置時段內交替地斷言鎖存電路1010的設置輸入1016和復位輸入1018，在多個閒置時段內將訊號路徑1040的輸入1042交替地置於低位準和高位準。例如，控制器1030可以在奇數閒置時段期間將輸入1042置於低位準，並且在偶數閒置期間將輸入1042置於高位準，反之亦然。在該實例中，控制器1030可以在奇數閒置時段期間斷言復位輸入1018，並且在偶數閒置時段期間斷言設置輸入1016，或者在奇數閒置時段期間斷言設置輸入1016，並且在偶數閒置時段期間斷言復位輸入1018。

【0107】 在另一實例中，控制器1030可以基於老化模式來控制訊號路徑1040的老化，如上文所論述的。例如，可以針對每N個連續閒置時段重複老化模式，其中N是整數。對於每N個連續閒置時段，老化模式可以指示N個連續閒置時段中的其中訊號路徑1040的輸入1042置於高位準的多個（k個）閒置時段，以及N個連續閒置時段中的其中訊號路徑1040的輸入1042置於低位準的多個（亦即，N-k）閒置時段。例如，若N等於8，則針對每8個連續閒置時段重複老化模式。在這態樣中，控制器1030可以經由在N個連續閒置時段中的k個閒置時段內斷言設置輸入1016以及在

N個連續閒置時段中的N-k個閒置時段內斷言復位輸入1018，從而基於老化模式來控制老化。N可以是大於1的整數，k可以是等於或大於1的整數，並且N可以大於k。在一個實例中，k和N可以作為參數儲存在控制器1030的暫存器1035中。在該實例中，可以經由在暫存器1035中寫入k和N的值來對k和N進行程式設計。將領會的是，在一些實現中可以省略暫存器1035。

【0108】 在某些態樣中，老化模式由N位元的序列來指定。在這些態樣中，序列之每一者位元對應於N個連續閒置時段中的一個閒置時段，並且每個位元指示訊號路徑1040的輸入1042在N個連續閒置時段中的對應閒置時段期間置於高位準還是低位準。例如，位元值1可以指示訊號路徑1040的輸入1042在對應的閒置時段期間置於高位準，以及位元值0可以指示訊號路徑1040的輸入1042在對應的閒置時段期間置於低位準，反之亦然。例如，由位元序列11100000提供的老化模式可以指示輸入1042在8個連續閒置時段中的3個閒置時段內置於高位準，並且在8個連續閒置時段中的5個閒置時段內置於低位準。

【0109】 在某些態樣中，控制器1030可以經由基於N個位元的序列控制設置輸入1016和復位輸入1018，從而基於N個位元的序列來控制老化，其中序列之每一者位元對應於N個連續閒置時段中的相應一個閒置時段。對於N個閒置時段之每一者閒置時段，若序列中的對應位元具有第一邏輯值，則控制器230可以斷言設置輸入1016以將輸入1042

置於高位準，以及若序列中的對應位元具有第二邏輯值，則控制器230可以斷言復位輸入1018以將輸入1042置於低位準。第一邏輯值可以是1，並且第二邏輯值可以是0，反之亦然。

【0110】 圖11A圖示包括上文論述的訊號路徑1040、鎖存電路1010和控制器1030的系統1105的實例。系統1105亦包括驅動器1110和焊盤1120。驅動器1110具有輸入1112和輸出1114。驅動器1110的輸入1112耦合到訊號路徑1040的輸出1044，並且驅動器1110的輸出1114耦合到焊盤1120。在某些態樣中，訊號路徑1040、鎖存電路1010、驅動器1110和焊盤1120可以整合在晶片（亦即，晶粒）上，並且焊盤1120可以經由金屬線（例如，形成在印刷電路板（PCB）上）耦合到另一晶片。

【0111】 驅動器1110可以被配置為在活動模式下從訊號路徑1040接收訊號，並且基於所接收的訊號來驅動焊盤1120（並且因此金屬線）。例如，驅動器1110可以被配置為當所接收的訊號為高位準時將焊盤1120驅動為高位準，而當所接收的訊號為低位準時將焊盤1120驅動為低位準。替代地，驅動器1110可以被配置為當所接收的訊號為高位準時將焊盤1120驅動為低位準，以及當所接收的訊號為低位準時將焊盤1120驅動為高位準。驅動器1110可以利用用於將焊盤1120驅動為高位準的上拉電晶體和用於將焊盤1120驅動為低位準的下拉電晶體來實現。

【0112】 在圖11A中的實例中，訊號路徑1040的輸出1044處的邏輯狀態可以在多個閒置時段內在高位準和低位準之間切換。這是因為控制器1030可以將訊號路徑1040的輸入1042交替地置於高位準和低位準以平衡老化，如上文所論述的。在一些用例中，期望驅動器1110的輸入1112及/或焊盤1120在閒置模式下為低位準（即邏輯0）。例如，規範可以要求焊盤1120在閒置模式下為低位準，使得耦合到焊盤1120的傳輸線（未圖示）在閒置模式下保持低位準。在這些情況下，時鐘選通電路1140（亦被稱為時鐘選通單元）可以耦合在訊號路徑1040的輸出1044與驅動器1110的輸入1112之間，以將驅動器1110和焊盤1120與在閒置模式下在訊號路徑1040的輸出1044處的低位準和高位準之間的切換隔離，在圖11B中圖示其實例。

【0113】 在圖11B中所示的實例中，時鐘選通電路1140具有耦合到訊號路徑1040的輸出1044的訊號輸入1142、耦合到驅動器1110的輸入1112的輸出1146以及耦合到控制器1030的第三輸出1130的控制輸入1144。在該實例中，控制器1030可以被配置為經由第三輸出1130選擇性地選通或取消選通時鐘選通電路1140。例如，時鐘選通電路1140可以被配置為當第一邏輯值被輸入到控制輸入1144時選通，以及當第二邏輯值被輸入到控制輸入1144時取消選通。在該實例中，控制器1030可以經由將第一邏輯值輸出到時鐘選通電路1140的控制輸入1144來選通時

鐘選通電路1140，並且經由將第二邏輯值輸出到時鐘選通電路1140的控制輸入1144來取消選通時鐘選通電路1140。在該實例中，第一邏輯值可以為1，並且第二邏輯值可以是0，反之亦然。在該實例中，時鐘選通電路1140可以被配置為在選通時鐘選通電路1140時將輸出1146置於低位準。

【0114】 在該實例中，控制器1030可以被配置為在活動模式下取消選通時鐘選通電路1140，並且在閒置模式下選通時鐘選通電路1140（例如，當控制器1030在輸入1032處接收到指示閒置模式的指示符訊號時）。在該實例中，時鐘選通電路1140在閒置模式下將輸出1146置於低位準，這將驅動器1110和焊盤1120與在閒置模式下在訊號路徑1040的輸出1044處的低位準和高位準之間的切換隔離。

【0115】 將領會的是，本案內容不限於在圖11B中所示的實例。例如，在另一實例中，時鐘選通電路1140可以耦合在驅動器1110的輸出1114與焊盤1120之間，以將焊盤1120與在閒置模式中的切換隔離。在該實例中，控制器1030可以在閒置模式下選通時鐘選通電路1140，並且在活動模式下取消選通時鐘選通電路1140，如上文所論述的。

【0116】 在上述實例中，時鐘選通電路1140被配置為當時鐘選通電路1140被選通時將輸出1146置於低位準。然而，將領會的是，本案內容不限於該實例。例如，在一些用例中，可能期望驅動器1110的輸入1112及/或焊盤

1120在閒置模式下為高位準（即邏輯1）。在這些情況下，時鐘選通電路1140被配置為當時鐘選通電路1140被選通時將輸出1146置於高位準。

【0117】 圖12圖示根據某些態樣的系統1205的實例，其中在圖2中所示的示例性系統205與在圖10中所示的示例性系統1005相結合。在下文對圖12的論述中，訊號路徑210被稱為第一訊號路徑，訊號路徑1040被稱為第二訊號路徑，控制器230被稱為第一控制器，並且控制器1030被稱為第二控制器。

【0118】 在該實例中，第一訊號路徑210的輸出214耦合到鎖存電路1010的時鐘輸入1014。因此，在該實例中，用於對鎖存電路1010進行計時的時鐘訊號經由第一訊號路徑210傳播。如上文參考圖2所論述的，第一控制器230控制在第一訊號路徑210的閒置模式下第一訊號路徑210的老化。如上文參考圖10所論述的，第二控制器1030控制在第二訊號路徑1040的閒置模式下第二訊號路徑1040的老化。第二訊號路徑1040的輸出1044可以耦合到驅動器（例如，驅動器1110）、時序邏輯電路（例如，觸發器）、處理器或另一種類型的電路。

【0119】 圖13圖示包括上文論述的訊號路徑1040和控制器1030的系統1305的實例。根據本案內容的各態樣，系統1305亦包括單資料率（SDR）到雙倍資料速率（DDR）轉換器1310。SDR到DDR轉換器1310包括第一鎖存電路1320、第二鎖存電路1340和多工器1360。SDR到DDR

轉換器1310具有第一輸入1312、第二輸入1314和輸出1316。第一輸入1312被配置為接收第一資料訊號，並且第二輸入1314被配置為接收第二資料訊號。第一資料訊號可以包括奇數資料位元，並且第二資料訊號可以包括偶數資料位元，反之亦然。第一資料訊號和第二資料訊號可以各自包括時鐘訊號的每個時段的一個資料位元（被標記為「Clk」）。因此，在該實例中，第一資料訊號和第二資料訊號中的每一者以單資料率（亦即，時鐘訊號的每個時段一個位元）來發送資料。SDR到DDR轉換器1310的輸出1316耦合到訊號路徑1040的輸入1042。

【0120】 第一鎖存電路1320具有訊號輸入1322、時鐘輸入1324、設置輸入1326、復位輸入1328和輸出1330。訊號輸入1322耦合到SDR到DDR轉換器1310的第一輸入1312，並且時鐘輸入1324被配置為接收時鐘訊號。第一鎖存電路1320被配置為在時鐘訊號的上升沿上鎖存（即擷取）第一資料訊號的邏輯值，並且在輸出1330處輸出所鎖存的邏輯值。因此，在該實例中，第一鎖存電路1320是上升沿觸發鎖存電路（亦被稱為正邊沿觸發鎖存電路）。

【0121】 第一鎖存電路1320被配置為當設置輸入1326被斷言時設置（例如，邏輯1被輸入到設置輸入1326）。當設置輸入1326被斷言時，輸出1330為高位準（即邏輯1）。第一鎖存電路1320被配置為當重定輸入1328被斷言時重定（例如，邏輯1被輸入到重定輸入1328）。當復位輸入1328被斷言時，輸出1330為低位準（即邏輯0）。

【0122】 第二鎖存電路1340具有訊號輸入1342、時鐘輸入1344、設置輸入1346、復位輸入1348和輸出1350。訊號輸入1342耦合到SDR到DDR轉換器1310的第二輸入1314，並且時鐘輸入1344被配置為接收時鐘訊號。第二鎖存電路1340被配置為在時鐘訊號的下降沿上鎖存（即擷取）第二資料訊號的邏輯值，並且在輸出1350處輸出所鎖存的邏輯值。因此，在該實例中，第二鎖存電路1340是下降沿觸發鎖存電路（亦被稱為負邊沿觸發鎖存電路）。

【0123】 第二鎖存電路1340被配置為當設置輸入1346被斷言時設置（例如，邏輯1被輸入到設置輸入1346）。當設置輸入1346被斷言時，輸出1350為高位準(即邏輯1)。第二鎖存電路1340被配置為當重定輸入1348被斷言時重定（例如，邏輯1被輸入到重定輸入1348）。當復位輸入1348被斷言時，輸出1350為低位準（即邏輯0）。

【0124】 多工器1360具有第一輸入1362、第二輸入1364、選擇輸入1366和輸出1368。第一輸入1362耦合到第一鎖存電路1320的輸出1330，第二輸入1364耦合到第二鎖存電路1340的輸出1350，選擇輸入1366被配置為接收時鐘訊號，並且輸出1368耦合到SDR到DDR轉換器1310的輸出1316。

【0125】 多工器1360被配置為當時鐘訊號為高位準時將第一鎖存電路1320的輸出1330耦合到輸出1368，並且當時鐘訊號為低位準時將第二鎖存電路1340的輸出1350耦合到輸出1368。因此，對於時鐘訊號的每個時段，多工器

1360在時鐘訊號為高位準的時段的一部分期間從第一鎖存電路1320的輸出1330輸出所鎖存的資料位元（例如，奇數資料位元），並且在時鐘訊號為低位準的時段的一部分期間從第二鎖存電路1340的輸出1350輸出所鎖存的資料位元（例如，偶數資料位元）。因此，多工器1360在輸出1316處輸出時鐘訊號的每時段的兩個資料位元，並且因此在輸出1316處以雙倍資料速率來輸出資料位元。

【0126】 由於SDR到DDR轉換器1310的輸出1316耦合到訊號路徑1040的輸入1042，因此SDR到DDR轉換器1310以雙倍資料速率向訊號路徑1040輸出資料位元。訊號路徑1040的輸出1044可以耦合到驅動器（例如，驅動器1110）、時序邏輯電路（例如，觸發器）、處理器或另一種類型的電路。

【0127】 在該實例中，控制器1030的第一輸出1034耦合到第一鎖存電路1320的設置輸入1326和第二鎖存電路1340的設置輸入1346。控制器1030的第二輸出1036耦合到第一鎖存電路1320的重定輸入1328和第二鎖存電路1340的重定輸入1348。

【0128】 在活動模式(亦被稱為功能模式)下，控制器1030將第一鎖存電路1320的設置輸入1326和復位輸入1328解除斷言（例如，向設置輸入1326和重定輸入1328兩者輸入邏輯0），並且將第二鎖存電路1340的設置輸入1346和復位輸入1348解除斷言（例如，向設置輸入1346和重定輸入1348兩者輸入邏輯0）。在這種情況下，第一鎖存

電路1320在時鐘訊號的上升沿上鎖存第一資料訊號的邏輯值（亦即，資料位元），並且將所鎖存的邏輯值輸出到多工器1360的第一輸入1362，並且第二鎖存電路1340在時鐘訊號的下降沿上鎖存第二資料訊號的邏輯值（亦即，資料位元），並且將所鎖存的邏輯值輸出到多工器1360的第二輸入1364。

【0129】 在閒置模式下，控制器1030控制訊號路徑1040的老化。當控制器1030的輸入1032接收到指示閒置模式的指示符訊號時，控制器1030可以決定訊號路徑1040處於閒置模式。在該實例中，控制器1030可以經由斷言第一鎖存電路1320的設置輸入1326並且斷言第二鎖存電路1340的設置輸入1346（例如，經由在第一輸出1034處輸出邏輯1），將訊號路徑1040的輸入1042置於高位準。控制器1030可以經由斷言第一鎖存電路1320的重定輸入1328並且斷言第二鎖存電路1340的重定輸入1348（例如，經由在第二輸出1036處輸出邏輯1），將訊號路徑1040的輸入1042置於低位準。

【0130】 在閒置模式下，控制器1030可以使用上文參考圖2論述的技術中的任何技術來控制訊號路徑1040的老化。例如，控制器1030可以在多個閒置時段內將訊號路徑1040的輸入1042交替地置於低位準和高位準。在該實例中，控制器1030可以在奇數閒置時段期間將輸入1042置於低位準，並且在偶數閒置時段期間將輸入1042置於高位準，反之亦然。在另一實例中，控制器1030可以基於老化

模式來控制訊號路徑1040的老化，如上文參考圖10所論述的。

【0131】 儘管上文使用資料訊號的實例論述了SDR到DDR轉換器1310，但是將領會的是，SDR到DDR轉換器1310亦可以用於控制訊號和位址訊號。

【0132】 如上文所論述的，控制器1030可以基於被儲存在暫存器1035中的N位元的序列來控制老化。在一個實例中，暫存器1035可以包括被配置為一次輸出序列中的一個位元的循環移位暫存器。就這點而言，圖14圖示根據某些態樣的其中暫存器1035包括循環移位暫存器1410的實例。在該實例中，循環移位暫存器1410包括儲存槽1415-1至1415-N，其中儲存槽1415-1至1415-N之每一者儲存槽可以保存N位元的序列中的一個位元。循環移位暫存器1410具有輸入1412和輸出1414。輸入1412用於控制循環移位暫存器1410中的位元的移位，如下文進一步論述的。輸出1414被配置為輸出儲存槽415-N中的位元。

【0133】 在該實例中，控制器1030亦包括第一多工器1450、第二多工器1460和反相器1470。第一多工器1450具有耦合到循環移位暫存器1410的輸出1414的第一輸入1452、被配置為接收邏輯0的第二輸入1454、耦合到控制器1030的第一輸出1034的輸出1458以及選擇輸入1456。第二多工器1460具有經由反相器1470耦合到循環移位暫存器1410的輸出1414的第一輸入1462、被配置為

接收邏輯0的第二輸入1464、耦合到控制器1030的第二輸出1036的輸出1468以及選擇輸入1466。

【0134】 控制器1030亦包括控制電路1420。控制電路1420具有輸入1422、第一輸出1424和第二輸出1426。輸入1422耦合到控制器1030的輸入1032，並且被配置為接收上文論述的指示符訊號。第一輸出1424耦合到循環移位暫存器1410的輸入1412，並且由控制電路1420用於將循環移位暫存器1410中的位元進行移位，如下文進一步論述的。第二輸出146耦合到第一多工器1450的選擇輸入1456和第二多工器1460的選擇輸入1466。

【0135】 在操作中，控制電路1420被配置為指示第一多工器1450和第二多工器1460中的每一者在活動模式下經由第二輸出1426選擇相應的第二輸入1454和1464。這使得第一多工器1450和第二多工器1460將0輸出到鎖存電路1010的設置輸入1016和復位輸入1018，這將解除斷言設置輸入1016和復位輸入1018兩者。

【0136】 在操作中，控制電路1420被配置為指示第一多工器1450和第二多工器1460中的每一者在閒置模式下經由第二輸出1426選擇相應的第一輸入1452和1462。這將設置輸入1016耦合到循環移位暫存器1410的輸出1414，並且經由反相器1470將復位輸入1018耦合到循環移位暫存器1410的輸出1414。因此，在該實例中，復位輸入1018接收由循環移位暫存器1410輸出的位元的相反位元。

【0137】 在閒置模式下，控制電路1420可以被配置為經由第一輸出1424將循環移位暫存器410中的位元在每個閒置時段內移位一位元位置，使得循環移位暫存器410每N個閒置時段輸出一次N位元的序列之每一者位元。例如，每當指示符訊號指示閒置模式時，控制電路1420可以將循環移位暫存器1410中的位元移位一位元位置。對於每次移位，每個儲存槽1415-1至1415-N中的位元可以被向上移位到循環移位暫存器1410中的下一儲存槽1415-1至1415-N。例如，在一次移位中，儲存槽1415-1中的位元可以被向上移位到儲存槽1415-2，並且儲存槽415-N中的位元可以被移位回儲存槽1415-1（如從儲存槽1415-N循環回儲存槽1415-1的箭頭所示）。

【0138】 因此，在該實例中，循環移位暫存器1410中的位元在每個閒置時段內移位一位元位置，使得循環移位暫存器1410每N個閒置時段循環經由N位元的序列一次。在該實例中，當循環移位暫存器1410輸出1時，鎖存電路1010的輸出1020可以置於高位準。這是因為第一多工器1450將1輸出到鎖存電路1010的設置輸入1016，這斷言設置輸入1016，以及第二多工器將0（亦即，1的相反數）輸出到鎖存電路1010的重定輸入1018，這解除斷言復位輸入1018。此外，在該實例中，當循環移位暫存器1410輸出0時，鎖存電路1010的輸出1020可以被置於低位準。這是因為第一多工器1450向鎖存電路1010的設置輸入1016輸出0，這解除斷言鎖存電路1010的設置輸入1016，並且

第二多工器向鎖存電路1010的重定輸入1018輸出1（亦即，0的相反數），這斷言復位輸入1018。

【0139】 在圖14中所示的實例中，反相器1470耦合在循環移位暫存器1410的輸出1414與第二多工器1460的第一輸入1462之間。然而，將領會的是，本案內容不限於該實例。在其他實現中，反相器1470可以耦合在循環移位暫存器1410的輸出1414與第一多工器1450的第一輸入1452之間。在該實例中，當循環移位暫存器1410輸出1時，鎖存電路1010的輸出1020可以置於低位準，以及當循環移位暫存器1410輸出0時，鎖存電路1010的輸出1020可以置於高位準。

【0140】 圖15圖示根據本案內容的某些態樣的具有老化緩解的系統1505的另一實例。在該實例中，系統1505包括上文論述的訊號路徑210、多工器220和控制器230。系統1505亦包括第二多工器1520。在下文對圖15的論述中，多工器220被稱為第一多工器220。

【0141】 第二多工器1520具有第一輸入1522、第二輸入1524、選擇輸入1526和輸出1528。第二多工器1520的輸出1528耦合到第一多工器220的第二輸入224，並且第二多工器1520的選擇輸入1526耦合到控制器230的第一輸出234。第二多工器1520的第一輸入1522被配置為接收邏輯0，並且第二多工器1520的第二輸入1524被配置為接收邏輯1。例如，第一輸入1522可以經由將第一輸入

1522接地來接收邏輯0，並且第二輸入1524可以經由將第二輸入1524耦合到供電軌來接收邏輯1。

【0142】 在閒置模式下，第二多工器1520被配置為接收老化控制訊號。如上文論述的，在某些態樣中，老化控制訊號可以在多個閒置時段內在1（亦即，高位準）與0（亦即，低位準）之間交替，或者基於老化模式在1（亦即，高位準）與0（亦即，低位準）之間切換。隨後，第二多工器1520可以基於老化控制訊號的邏輯狀態來選擇第一輸入1522處的邏輯0或第二輸入1524處的邏輯1，並且在輸出1528處輸出邏輯0和邏輯1中的所選擇的一項。例如，當老化控制訊號為0時，第二多工器1520可以選擇第一輸入1522處的邏輯0，而當老化控制訊號為1時，第二多工器1520可以選擇第二輸入1524處的邏輯1，反之亦然。

【0143】 在閒置模式下，第一多工器220被配置為在第二輸入224處從第二多工器1520接收邏輯0和邏輯1中的所選擇的一項。由於如上文所論述的，在閒置模式下選擇第一多工器220的第二輸入224，因此第一多工器220將邏輯0和邏輯1中的所選擇的一項傳遞到訊號路徑210的輸入212。例如，當選擇邏輯0時，訊號路徑的輸入212在閒置模式下置於低位準，以及當選擇邏輯0時，訊號路徑的輸入212在閒置模式下置於高位準。因此，在該實例中，第二多工器1520的輸出向第一多工器220的第二輸入224提供老化控制訊號。

【0144】 如上文所論述的，訊號路徑210、訊號路徑910和訊號路徑1040可以各自包括延遲電路。例如，訊號路徑210、訊號路徑910和訊號路徑1040可以各自包括延遲電路115，延遲電路115包括串聯地耦合的延遲緩衝器120-1至120-4。儘管在圖1A中的實例中圖示四個延遲緩衝器120-1至120-4，但是將領會的是，訊號路徑可以包括不同數量的延遲緩衝器。儘管圖1A圖示其中延遲緩衝器120-1至120-4利用反相器來實現的實例，但是將領會的是，延遲緩衝器120-1至120-4不限於該實例，並且延遲緩衝器120-1至120-4可以利用其他類型的延遲緩衝器來實現。

【0145】 在某些態樣中，訊號路徑（例如，訊號路徑210、訊號路徑910或訊號路徑1040）可以包括具有可調整延遲（例如，以調整資料訊號及/或時鐘訊號的時序）的延遲電路。例如，延遲電路可以包括延遲緩衝器和開關電路，其被配置為控制延遲緩衝器中的哪些延遲緩衝器耦合在延遲電路的輸入和輸出之間。在該實例中，可以經由使用開關電路控制耦合在延遲電路的輸入和輸出之間的延遲緩衝器的數量來調整延遲電路的延遲。開關電路可以包括開關、邏輯閘、多工器或其任何組合。

【0146】 圖16圖示其中可以使用根據本案內容的各態樣的老化控制的記憶體介面電路1600的實例。然而，將領會的是，本案內容不限於記憶體介面電路1600，並且可以在其他類型的電路中使用。記憶體介面電路1600可以被配置

為向一或多個處理器（例如，中央處理單元（CPU）核、圖形處理單元（GPU）等）提供對記憶體設備（未圖示）的存取。記憶體設備可以是雙倍資料速率（DDR）動態隨機存取記憶體（DRAM）或另一種類型的記憶體設備。

【0147】 記憶體介面電路1600包括控制器1690，其被配置為針對記憶體介面電路1600執行老化控制操作，如下文進一步論述的。記憶體介面電路1600亦包括第一焊盤1610、第二焊盤1612、第三焊盤1614、第四焊盤1616、第一接收器1620、第二接收器1624、第一驅動器1622、第二驅動器1626、第三驅動器1627和第四驅動器1628。在圖16中的實例中，第一焊盤1610用於資料訊號（被標記為「DQ」），第二焊盤1612用於資料選通訊號（被標記為「DQS」），第三焊盤1614用於時鐘訊號（被標記為「CK」），並且第四焊盤1616用於命令/位址訊號（被標記為「CA」）。第一焊盤1610、第二焊盤1612、第三焊盤1614和第四焊盤1616經由相應的金屬線（未使用）耦合到記憶體設備（未圖示）。儘管為了便於說明，在圖16中圖示與第一焊盤1610相對應的一條資料線，但是將領會的是，記憶體介面電路1600可以包括用於並行地發送及/或接收多個資料訊號的並行的多條資料線。

【0148】 第一接收器1620的輸入和第一驅動器1622的輸出耦合到第一焊盤1610。第二接收器1624的輸入和第二驅動器1626的輸出耦合到第二焊盤1612。第三驅動器1627的輸出耦合到第三焊盤1614，並且第四驅動器1628

的輸出耦合到第四焊盤1616。第一接收器1620可以被配置為經由第一焊盤1610從記憶體設備接收資料訊號。第一接收器1620可以被配置為放大所接收的資料訊號。第一驅動器1622可以被配置為接收資料訊號，並且利用資料訊號驅動第一焊盤1610，以將資料訊號發送給記憶體設備。第二接收器1624可以被配置為經由第二焊盤1612從記憶體設備接收資料選通訊號。第二驅動器1626可以被配置為接收資料選通訊號，並且利用資料選通訊號來驅動第二焊盤1612，以將資料選通訊號發送給記憶體設備。資料選通訊號可以是用於從資料訊號中擷取資料位元的時鐘訊號。第三驅動器1627可以被配置為接收時鐘訊號，並且利用時鐘訊號來驅動第三焊盤1614，以將時鐘訊號發送給記憶體設備。第四驅動器1628可以被配置為接收命令/位址（CA）訊號，並且利用CA訊號來驅動第四焊盤1616，以將CA訊號發送給記憶體設備。在該實例中，從第三焊盤1614發送的時鐘訊號可以用於從CA訊號中擷取命令位元及/或位址位元。

【0149】 記憶體介面電路1600亦包括第一多工器1630、第一訊號路徑1650、第二多工器1640、第二訊號路徑1654、第二多工器1640、第三訊號路徑1657、第三多工器1675、第四訊號路徑1660、第四多工器1680、第五訊號路徑1663、第六訊號路徑1666、第一SDR到DDR轉換器1670、以及第二SDR到DDR轉換器1685。第一訊號路徑1650、第二訊號路徑1654、第三訊號路徑1657、第四

訊號路徑1660、第五訊號路徑1663和第六訊號路徑1666中的每一者可以包括用於延遲相應訊號的延遲電路（例如，延遲電路115）。

【0150】 第一多工器1630具有耦合到第一接收器1620的輸出的第一輸入1632、耦合到控制器1690的第二輸入1634、耦合到控制器1690的選擇輸入1636以及輸出1638。第一訊號路徑1650具有耦合到第一多工器1630的輸出1638的輸入1651和輸出1652。

【0151】 第一SDR到DDR轉換器1670具有耦合到資料來源（未圖示）的第一訊號輸入1671-1和第二訊號輸入1671-2。第一SDR到DDR轉換器1670亦具有耦合到控制器1690的設置輸入1672、耦合到控制器1690的復位輸入1673和輸出1674。第二訊號路徑1654具有耦合到第一SDR到DDR轉換器1670的輸出1674的輸入1655以及耦合到第一驅動器1622的輸入的輸出1656。

【0152】 第二多工器1640具有耦合到第二接收器1624的輸出的第一輸入1642、耦合到控制器1690的第二輸入1644、耦合到控制器1690的選擇輸入1646以及輸出1648。第三訊號路徑1657具有耦合到第二多工器1640的輸出1648的輸入1658以及輸出1659。

【0153】 第三多工器1675具有耦合到資料選通源（未圖示）的第一輸入1676、耦合到控制器1690的第二輸入1677、耦合到控制器1690的選擇輸入1678以及輸出1679。第四訊號路徑1660具有耦合到第三多工器1675的

輸出1679的輸入1661以及耦合到第二驅動器1626的輸入的輸出1662。

【0154】 第四多工器1680具有耦合到時鐘源（未圖示）的第一輸入1681、耦合到控制器1690的第二輸入1682、耦合到控制器1690的選擇輸入1683以及輸出1684。第五訊號路徑1663具有耦合到第四多工器1680的輸出1684的輸入1664以及耦合到第三驅動器1627的輸入的輸出1665。

【0155】 第二SDR到DDR轉換器1685具有耦合到命令/位址源（未圖示）的第一訊號輸入1686-1和第二訊號輸入1686-2。第二SDR到DDR轉換器1685亦具有耦合到控制器1690的設置輸入1687、耦合到控制器1690的復位輸入1688以及輸出1689。第六訊號路徑1666具有耦合到第二SDR到DDR轉換器1685的輸出1689的輸入1667以及耦合到第四驅動器1628的輸入的輸出1668。

【0156】 現在將根據某些態樣描述記憶體介面電路1600的示例性操作。

【0157】 在寫操作期間，第一SDR到DDR轉換器1670可以接收要寫入記憶體設備的資料。例如，第一SDR到DDR轉換器1670可以接收處於單資料率（SDR）的兩個或兩個以上資料訊號中的資料，其中第一資料訊號可以包括奇數資料位元，並且第二資料訊號可以包括偶數位元。在該實例中，第一SDR到DDR轉換器1670可以經由第一訊號輸

入1671-1接收第一資料訊號，並且經由第二訊號輸入1671-2接收第二資料訊號。

【0158】 第一SDR到DDR轉換器1670可以將處於SDR的資料訊號轉換為處於雙倍資料速率（DDR）的資料訊號，並且在輸出1674處輸出處於DDR的資料訊號。在一個實例中，第一SDR到DDR轉換器1670可以利用示例性SDR到DDR轉換器1310來實現。處於DDR的資料訊號經由第二訊號路徑1654傳播到第一驅動器1622，並且第一驅動器1622經由第一焊盤1610將處於DDR的資料訊號發送給記憶體設備。在該實例中，第二訊號路徑1654可以延遲資料訊號（例如，將資料訊號與並行資料線中的其他一或多個資料訊號（未圖示）對準）。如上文所論述的，為了便於說明，在圖16中未圖示其他資料線。

【0159】 在寫操作期間，第三多工器1675可以在第一輸入1676處接收資料選通訊號。控制器1690指示第三多工器1675選擇第一輸入1676，使得第三多工器1675將資料選通訊號輸出到第四訊號路徑1660。資料選通訊號可以具有處於DDR的資料訊號的一半頻率（亦即，處於DDR的資料訊號包括資料選通訊號的每個時段的兩個資料位元）。資料選通訊號經由第四訊號路徑1660傳播到第二驅動器1626，並且第二驅動器1626經由第二焊盤1612將資料選通訊號發送給記憶體設備。在該實例中，第四訊號路徑1660可以延遲資料選通訊號（例如，調整資料選通訊號相對於處於DDR的資料訊號的時序）。

【0160】 在讀操作期間，第一接收器1620可以經由第一焊盤1610從記憶體設備接收包括讀資料的資料訊號。控制器1690可以指示第一多工器1630選擇第一輸入1632，以允許資料訊號經由第一多工器1630傳播到第一訊號路徑1650。第一訊號路徑1650可以將讀資料輸出到記憶體控制器（未圖示），記憶體控制器可以將資料緩衝在資料訊號中，並且將資料發送給從記憶體設備請求資料的處理器。

【0161】 在讀操作期間，第二接收器1624可以經由第二焊盤1612從記憶體設備接收資料選通訊號，並且將所接收的資料選通訊號輸出到第二多工器1640的第一輸入1642。控制器1690指示第二多工器1640選擇第一輸入1642，使得第二多工器1640將資料選通訊號輸出到第三訊號路徑1657。資料選通訊號經由第三訊號路徑1657傳播到記憶體控制器（未圖示），其中記憶體控制器可以使用資料選通訊號來擷取從記憶體設備接收的資料訊號中的讀資料。在該實例中，第三訊號路徑1657可以延遲資料選通訊號（例如，以調整資料選通訊號相對於所接收的資料訊號的時序）。

【0162】 第二SDR-DDR轉換器1685可以接收記憶體設備的命令及/或位址資訊。例如，第二SDR到DDR轉換器1685可以接收處於單資料率（SDR）的兩個或兩個以上控制/位址（CA）訊號中的命令及/或位址資訊，其中第一CA訊號可以包括奇數位元，並且第二CA訊號可以包括偶數位元。在該實例中，第二SDR到DDR轉換器1685可以經由

第一訊號輸入1686-1接收CA訊號中的第一CA訊號，並且經由第二訊號輸入1686-2接收CA訊號中的第二CA訊號。

【0163】 第二SDR-DDR轉換器1685可以將處於SDR的CA訊號轉換為處於雙倍資料速率（DDR）的CA訊號，並且在輸出1689處輸出處於DDR的CA訊號。在一個實例中，第二SDR到DDR轉換器1685可以利用示例性SDR到DDR轉換器1310來實現。處於DDR的CA訊號經由第六訊號路徑1666傳播到第四驅動器1628，並且第四驅動器1628經由第四焊盤1616將處於DDR的CA訊號發送給記憶體設備。

【0164】 第四多工器1680可以在第一輸入1681處接收時鐘訊號。控制器1690指示第四多工器1680選擇第一輸入1681，使得第四多工器1680將時鐘訊號輸出到第五訊號路徑1663。時鐘訊號經由第五訊號路徑1663傳播到第三驅動器1627，並且第三驅動器1627經由第三焊盤1614將時鐘訊號發送給記憶體設備。記憶體設備可以使用時鐘訊號來從CA訊號中擷取命令/位址位元。

【0165】 對於寫操作，記憶體控制器（未圖示）可以從處理器（未圖示）接收用於將資料寫入記憶體設備的請求。作為回應，記憶體控制器產生CA訊號，包括寫命令和用於要寫入的資料的寫位址。第二SDR到DDR轉換器1685經由第一訊號輸入1686-1和第二訊號輸入1686-2接收處於SDR的CA訊號，並且將處於SDR的CA訊號轉換為處於DDR的CA訊號，並且在輸出1689處輸出處於DDR的CA

訊號。CA訊號經由第六訊號路徑1666傳播到第四驅動器1628，第四驅動器1628經由第四焊盤1616將CA訊號發送給記憶體設備。

【0166】 對於讀操作，記憶體控制器（未圖示）可以從處理器（未圖示）接收讀請求。作為回應，記憶體控制器產生CA訊號，其包括讀命令和用於要從記憶體設備讀取的資料的讀位址。第二SDR到DDR轉換器1685經由第一訊號輸入1686-1和第二訊號輸入1686-2接收處於SDR的CA訊號，並且將處於SDR的CA訊號轉換為處於DDR的CA訊號，並且在輸出1689處輸出處於DDR的CA訊號。CA訊號經由第六訊號路徑1666傳播到第四驅動器1628，第四驅動器1628經由第四焊盤1616將CA訊號發送給記憶體設備。

【0167】 記憶體控制器亦可以產生CA訊號，其包括用於執行內務操作（例如，刷新操作）的命令。在這種情況下，記憶體控制器產生CA訊號，其包括用於記憶體設備的內務命令（例如，刷新命令）。第二SDR到DDR轉換器1685經由第一訊號輸入1686-1和第二訊號輸入1686-2接收處於SDR的CA訊號，並且將處於SDR的CA訊號轉換為處於DDR的CA訊號，並且在輸出1689處輸出處於DDR的CA訊號。CA訊號經由第六訊號路徑1666傳播到第四驅動器1628，第四驅動器1628經由第四焊盤1616將CA訊號發送給記憶體設備。

【0168】 控制器1690可以被配置為基於記憶體介面電路1600的活動來針對記憶體介面電路1600執行老化控制操作，如下文進一步論述的。在某些態樣中，控制器1690可以在輸入1692處接收指示記憶體介面電路1600的操作的一或多個訊號。控制器1690可以利用上文論述的示例性控制器230及/或控制器1030的一或多個實例來實現。

【0169】 在寫操作期間，第一訊號路徑1650和第三訊號路徑1657可以是閒置的，而第二訊號路徑1654、第四訊號路徑1660、第五訊號路徑1663和第六訊號路徑1666是活動的。換句話說，在寫操作期間，讀資料路徑和讀資料選通路徑（其分別包括第一訊號路徑1650和第三訊號路徑1657）可以處於閒置模式。在這種情況下，控制器1690可以從記憶體控制器接收指示寫操作的訊號。作為回應，控制器1690可以針對第一訊號路徑1650和第三訊號路徑1657執行老化控制操作，而第二訊號路徑1654、第四訊號路徑1660、第五訊號路徑1663和第六訊號路徑1666是活動的。

【0170】 就這點而言，控制器1690可以指示第一多工器1630經由選擇輸入1636選擇第二輸入1634。隨後，控制器1690可以將老化控制訊號輸入到第一多工器1630的第二輸入1634，以控制第一訊號路徑1650的老化（例如，使用上文論述的示例性技術中的任何技術）。例如，老化控制訊號可以在多個閒置時段內將第一訊號路徑1650的輸入1651交替地置於高位準和低位準，基於老化模式（例

如，被儲存在循環移位暫存器410中）來控制第一訊號路徑1650的老化等。

【0171】 控制器1690亦可以指示第二多工器1640經由選擇輸入1646選擇第二輸入1644。隨後，控制器1690可以將老化控制訊號輸入到第二多工器1640的第二輸入1644，以控制第三訊號路徑1657的老化（例如，使用上文論述的示例性技術中的任何技術）。例如，老化控制訊號可以在多個閒置時段內將第三訊號路徑1657的輸入1658交替地置於高位準和低位準，基於老化模式（例如，被儲存在循環移位暫存器410中）來控制第三訊號路徑1657的老化等。

【0172】 在讀操作期間，第二訊號路徑1654和第四訊號路徑1660可以是閒置的，而第一訊號路徑1650、第三訊號路徑1657、第五訊號路徑1663和第六訊號路徑1666是活動的。換句話說，在讀操作期間，寫資料路徑和寫資料選通路徑（其分別包括第二訊號路徑1654和第四訊號路徑1660）可以處於閒置模式。在這種情況下，控制器1690可以從記憶體控制器接收指示讀操作的訊號。作為回應，當第一訊號路徑1650、第三訊號路徑1657、第五訊號路徑1663和第六訊號路徑1666是活動的時，控制器1690可以針對第二訊號路徑1654和第四訊號路徑1660執行老化控制操作。

【0173】 就這點而言，控制器1690可以使用第一SDR到DDR轉換器1670的設置輸入1672和復位輸入1673（例

如，使用上文論述的示例性技術中的任何技術）來控制第二訊號路徑1654的老化。例如，控制器1690可以經由斷言設置輸入1672來將第二訊號路徑1654的輸入1655置於高位準，並且經由斷言復位輸入1673來將第二訊號路徑1654的輸入1655置於低位準。在該實例中，控制器1690可以控制老化，例如，經由在第二訊號路徑1654的多個閒置時段內將第二訊號路徑1654的輸入1655交替地置於高位準和低位準。在另一實例中，控制器1690可以基於老化模式來控制第二訊號路徑1654的老化。

【0174】 控制器1690亦可以指示第三多工器1675經由選擇輸入1678選擇第二輸入1677。隨後，控制器1690可以將老化控制訊號輸入到第三多工器1675的第二輸入1677，以控制第四訊號路徑1660的老化（例如，使用上文論述的示例性技術中的任何技術）。例如，老化控制訊號可以在多個閒置時段內將第四訊號路徑1660的輸入1661交替地置於高位準和低位準，基於老化模式（例如，被儲存在循環移位暫存器410中）來控制第四訊號路徑1660的老化等。

【0175】 在內務操作（例如，刷新操作）期間，與讀和寫操作相關聯的第一訊號路徑1650、第二訊號路徑1654、第三訊號路徑1657和第四訊號路徑1660可以是閒置的，而第五訊號路徑1663和第六訊號路徑1666可以是活動的，以向記憶體設備發送內務命令（例如，刷新命令）。換句話說，在內務操作期間，寫資料路徑、寫資料選通路

徑、讀資料路徑和讀資料選通路徑可以是閒置的。在這種情況下，控制器1690可以從記憶體控制器接收指示內務操作的訊號。作為回應，控制器1690可以針對第一訊號路徑1650、第二訊號路徑1654、第三訊號路徑1657和第四訊號路徑1660執行老化控制操作。例如，控制器1690可以按照上文針對寫操作論述的方式，針對第一訊號路徑1650和第三訊號路徑1657執行老化控制操作。控制器1690亦可以按照上文針對讀操作論述的方式，針對第二訊號路徑1654和第四訊號路徑1660執行老化控制操作。

【0176】 在流量閒置模式或時鐘停止斷電（CSPD）模式期間，CA、CK、DQ和DQS路徑均處於閒置狀態。在這種情況下，控制器1690可以從記憶體控制器接收指示傳輸量閒置模式或CSPD模式的訊號。作為回應，控制器1690可以對第一訊號路徑1650、第二訊號路徑1654、第三訊號路徑1657、第四訊號路徑1660、第五訊號路徑1663和第六訊號路徑1666執行老化控制操作。控制器1690可以以上述方式對第一訊號路徑1650、第二訊號路徑1654、第三訊號路徑1657和第四訊號路徑1660執行老化控制操作。

【0177】 控制器1690可以使用第二SDR至DDR轉換器1685的設置輸入1687和復位輸入1688（例如，使用上述任何示例性技術）來控制第六訊號路徑1666的老化。例如，控制器1690可以經由斷言設置輸入1687將第六訊號路徑1666的輸入1667置於高位準，以及經由斷言重置輸

入1688將第六訊號路徑1666的輸入1667置於低位準。在該實例中，控制器1690可以例如經由在多個閒置週期內交替地將第六訊號路徑1666的輸入1667置於高位準和低位準來控制老化。在另一實例中，控制器1690可以基於老化模式控制第六訊號路徑1666的老化。

【0178】 控制器1690亦可以指示第四多工器1680經由選擇輸入1683選擇第二輸入1682。隨後，控制器1690可以將老化控制訊號輸入到第四多工器1680的第二輸入1682，以控制第五訊號路徑1663的老化（例如，使用上面論述的任何示例性技術）。例如，老化控制訊號可以在多個閒置週期內交替地將第五訊號路徑1663的輸入1664置於高位準和低位準，基於老化模式（例如，儲存在循環移位暫存器410中）來控制第五訊號路徑1663的老化等。

【0179】 在無時鐘執行模式下，時鐘訊號可能在無命令傳輸量的情況下執行。例如，可以這樣做以保持記憶體設備與時鐘訊號同步。在該模式中，第五訊號路徑1663對於時鐘訊號保持啟動，而第一訊號路徑1650、第二訊號路徑1654、第三訊號路徑1657、第四訊號路徑1660和第六訊號路徑1666閒置。在這種情況下，控制器1690可以從記憶體控制器接收指示無時鐘執行模式的訊號。作為回應，控制器1690可以以上述方式對第一訊號路徑1650、第二訊號路徑1654、第三訊號路徑1657、第四訊號路徑1660和第六訊號路徑1666執行老化控制操作。

【0180】 圖17示出在其中可以使用根據本案內容的各態樣的老化控制的記憶體介面電路1900的另一實例。記憶體介面電路1900包括上面論述的第一多工器1630、第二多工器1640、第三多工器1675、第四多工器1680、第一訊號路徑1650、第二訊號路徑1654、第三訊號路徑1657、第四訊號路徑1660、第五訊號路徑1663、第六訊號路徑1666、第一接收器1620、第二接收器1624、第一驅動器1622、第二驅動器1626、第三驅動器1627、第四驅動器1628、第一焊盤1610、第二焊盤1612、第三焊盤1614、第四焊盤1616和控制器1690。記憶體介面電路1900亦包括第五多工器1710和第六多工器1720。

【0181】 第五多工器1710具有被配置為接收資料訊號的第一輸入1712、耦合到控制器1690的第二輸入1714、耦合到控制器1690的選擇輸入1716以及耦合到第二訊號路徑1654的輸入1655的輸出1718。在一個實例中，第一輸入1712可以從第一SDR接收到DDR轉換器1670（圖17中未圖示）的資料訊號，其中第五多工器1710的第一輸入1712耦合到第一SDR到DDR轉換器1670的輸出1674。然而，要領會的是，本案內容不限於此實例。

【0182】 第六多工器1720具有被配置為接收CA訊號的第一輸入1722、耦合到控制器1690的第二輸入1724、耦合到控制器1690的選擇輸入1726和耦合到第六訊號路徑1666的輸入1667的輸出1728。在一個實例中，第一輸入1722可以從第二SDR接收到DDR轉換器1685（圖17中

未圖示）的資料訊號，其中第六多工器1720的第一輸入1722耦合到第二SDR到DDR轉換器1685的輸出1689。然而，要領會的是，本案內容不限於此實例。

【0183】 在寫操作期間，控制器1690指示第五多工器1710經由選擇輸入1716來選擇第一輸入1712。這允許第五多工器1710接收包括要寫入記憶體設備的資料的資料訊號，以及將資料訊號傳遞到第二訊號路徑1654的輸入1655。

【0184】 在讀操作、內務管理操作、傳輸量閒置模式或CSPD模式期間，控制器1690可以指示第五多工器1710經由選擇輸入1716選擇第二輸入1714。隨後，控制器1690可以將老化控制訊號輸入到第五多工器1710的第二輸入1714，以控制第二訊號路徑1654的老化（例如，使用上面論述的任何示例性技術）。例如，老化控制訊號可以在多個閒置時段內交替地將第二訊號路徑1654的輸入1655置於高和低、基於老化模式（例如，儲存在循環移位暫存器410中）控制第二訊號路徑1654的老化等。

【0185】 在讀操作、寫操作或內務管理操作期間，控制器1690可以指示第六多工器1720經由選擇輸入1726選擇第一輸入1722。這允許第六多工器1720接收包括命令及/或位址資訊的CA訊號，以及將CA訊號傳遞給第六訊號路徑1666的輸入1667。

【0186】 在傳輸量閒置模式、CSPD模式或無時鐘執行模式期間，控制器1690可以指示第六多工器1720經由選擇

輸入1726選擇第二輸入1724。隨後，控制器1690可以將老化控制訊號輸入到第六多工器1720的第二輸入1724，以控制第六訊號路徑1666的老化（例如，使用上面論述的任何示例性技術）。例如，老化控制訊號可以在多個閒置週期內交替地將第六訊號路徑1666的輸入1667置於高和低，基於老化模式（例如，儲存在循環移位暫存器410中）控制第六訊號路徑1666的老化等。

【0187】 圖18是示出根據某些態樣的用於老化控制的方法1800的流程圖。

【0188】 在方塊1810處，在啟動模式下，將訊號輸入到訊號路徑的輸入。例如，訊號可以包括資料訊號、時鐘訊號、控制訊號或位址訊號。訊號路徑可以對應於訊號路徑210、訊號路徑1040、第一訊號路徑1650、第二訊號路徑1654、第三訊號路徑1657、第四訊號路徑1660、第五訊號路徑1663或第六訊號路徑1666中的任何一項。訊號路徑可以包括延遲電路（例如，延遲電路115）。在一些實例中，訊號可以由多工器（例如，多工器220、多工器920、第一多工器1630、第二多工器1640、第三多工器1675、第四多工器1680、第五多工器1710或第六多工器1720）或閉鎖電路（例如，閉鎖電路1010、第一閉鎖電路1320或第二閉鎖電路1340）輸入到訊號路徑。

【0189】 在方塊1820處，在閒置模式下，控制訊號路徑的老化。老化可以由控制器（例如控制器230、1030或1690）控制。

【0190】 在某些態樣中，在閒置模式下控制訊號的老化包括在多個連續的閒置時段內交替地將訊號輸入設為高位準和低位準。在某些態樣中，連續閒置時段包括奇閒置時段和偶閒置時段。在這些態樣中，交替地將訊號路徑的輸入設為高位準和低位準可以包括在每個奇閒置時段期間將訊號路徑的輸入設為低位準，以及在每個偶閒置時段期間將訊號路徑的輸入設為高位準，或者可以包括在每個奇閒置時段期間將訊號路徑的輸入設為高位準，以及在每個偶閒置時間段期間將訊號路徑的輸入設為低位準。

【0191】 在某些態樣中，在閒置模式下控制訊號路徑的老化包括在N個連續閒置時段中的k個閒置時段內將訊號路徑的輸入置於高位準，並且在N個連續閒置時段中的N-k個閒置時段內將訊號路徑的輸入置於低位準，其中k是等於或大於1的整數，並且N是大於k的整數。

【0192】 在某些態樣中，方法1800亦可以包括在暫存器（例如，暫存器235或暫存器1035）中儲存位元序列，位元序列之每一者位元對應於在閒置模式下的N個連續閒置時段中的相應一個閒置時段。在這些態樣中，在閒置模式下控制訊號路徑的老化可以包括：在N個連續閒置時段之每一者閒置時段內，若位元序列中的對應位元具有第一位元值，則在該閒置時段期間將訊號路徑的輸入置於高位準，並且若位元序列中的對應位元具有第二位元值，則在該閒置時段期間將訊號路徑的輸入置於低位準。第一位元值可

以是1，並且第二位元值可以是0，或者第一位元值可以是0，並且第二邏輯位元可以是1。

【0193】 在某些態樣中，在閒置模式下控制訊號路徑的老化包括將時鐘訊號輸入到訊號路徑的輸入。時鐘訊號可以對應於上文參考圖3B論述的慢時鐘訊號。

【0194】 在以下編號的條款描述了實現實例：

【0195】 1、一種系統，包括：

【0196】 多工器，其具有第一輸入、第二輸入、選擇輸入和輸出；

【0197】 具有輸入和輸出的訊號路徑，其中該訊號路徑的輸入耦合到該多工器的輸出；及

【0198】 耦合到該多工器的第二輸入和該多工器的選擇輸入的控制器，其中該控制器具有指示符輸入，並且該控制器被配置為：

【0199】 在該指示符輸入處接收模式指示符訊號；

【0200】 若該模式指示符訊號具有第一邏輯值，則指示該多工器選擇該多工器的第一輸入；及

【0201】 若該模式指示符訊號具有第二邏輯值，則指示該多工器選擇該多工器的第二輸入，並且將控制訊號輸出到該多工器的第二輸入，該控制訊號控制該訊號路徑的輸入置於高位準還是低位準。

【0202】 2、根據條款1之系統，其中該多工器的第一輸入被配置為接收資料訊號、時鐘訊號、命令訊號或位址訊號。

【0203】 3、根據條款1或2之系統，其中該訊號路徑包括延遲電路。

【0204】 4、根據條款3之系統，其中該延遲電路包括串聯地耦合的延遲緩衝器。

【0205】 5、根據條款1至4中任一項所述的系統，其中該第一邏輯值指示該系統處於活動模式，並且該第二邏輯值指示該系統處於閒置模式。

【0206】 6、根據條款1至5中任一項所述的系統，其中當該模式指示符訊號具有該第二邏輯值時，該控制器被配置為在多個連續閒置時段內將該控制訊號設置為高位準和低位準。

【0207】 7、根據條款6之系統，其中該連續閒置時段包括奇數閒置時段和偶數閒置時段，並且該控制器被配置為：

【0208】 在該等奇數閒置時段之每一者閒置時段期間，將該控制訊號設置為低位準；及

【0209】 在該等偶數閒置時段之每一者閒置時段期間，將該控制訊號設置為高位準。

【0210】 8、根據條款6之系統，其中該連續閒置時段包括奇數閒置時段和偶數閒置時段，並且該控制器被配置為：

【0211】 在該等奇數閒置時段之每一者閒置時段期間，將該老化控制訊號設置為高位準；及

【0212】 在該等偶數閒置時段之每一者閒置時段期間，將該老化控制訊號設置為低位準。

【0213】 9、根據條款1至5中任一項所述的系統，其中當該模式指示符訊號具有該第二邏輯值時，該被控制器配置為：

【0214】 在N個連續閒置時段中的k個閒置時段內，將該控制訊號設置為高位準；及

【0215】 在該N個連續閒置時段中的N-k個閒置時段內，將該控制訊號設置為低位準；

【0216】 其中k是等於或大於1的整數，並且N是大於k的整數。

【0217】 10、根據條款1至5中任一項所述的系統，其中該控制器被配置為將位元序列儲存在暫存器中，該位元序列中的位元之每一者位元對應於在閒置模式下的N個連續閒置時段中的相應一個閒置時段，並且其中在該N個連續閒置時段之每一者閒置時段內，該控制器被配置為：

【0218】 若該位元序列中的相應位元具有第一位元值，則在該閒置時段期間將該控制訊號設置為高位準；及

【0219】 若該位元序列中的相應位元具有第二位元值，則在該閒置時段期間將該控制訊號設置為低位準。

【0220】 11、根據條款1至5中任一項所述的系統，其中該控制訊號包括時鐘訊號。

【0221】 12、根據條款1至11中任一項所述的系統，亦包括：

【0222】 焊盤；及

【0223】 具有輸入和輸出的接收器，其中該接收器的輸入耦合到該焊盤，並且該接收器的輸出耦合到該多工器的第一輸入。

【0224】 13、根據條款1至12中任一項所述的系統，亦包括：

【0225】 焊盤；及

【0226】 具有輸入和輸出的驅動器，其中該驅動器的輸入耦合到該訊號路徑的輸出，並且該驅動器的輸出耦合到該焊盤。

【0227】 14、根據條款1至12中任一項所述的系統，亦包括：

【0228】 具有訊號輸入、時鐘輸入和輸出的鎖存電路，其中該訊號輸入耦合到該訊號路徑的輸出。

【0229】 15、根據條款1至12中任一項所述的系統，亦包括：

【0230】 具有訊號輸入、時鐘輸入和輸出的鎖存電路，其中該時鐘輸入耦合到該訊號路徑的輸出。

【0231】 16、根據條款1至10和12至15中任一項所述的系統，其中該控制器包括：

【0232】 具有輸入和輸出的循環移位暫存器，其中該循環移位暫存器的輸出耦合到該多工器的第二輸入；及

【0233】 具有輸入、第一輸出和第二輸出的控制電路，其中該控制電路的輸入耦合到該指示符輸入，該控制電路的

第一輸出耦合到該多工器的選擇輸入，並且該控制電路的第二輸出耦合到該循環移位暫存器的輸入。

【0234】 17、根據條款16之系統，其中：

【0235】 該循環移位暫存器被配置為儲存位元並且在該循環移位元暫存器的輸出處一次輸出該位元中的一個位元；

【0236】 該控制電路被配置為：

【0237】 經由該控制電路的輸入接收該模式指示符訊號；

【0238】 若該模式指示符訊號具有該第一邏輯值，則指示該多工器選擇該第一輸入；及

【0239】 若該模式指示符訊號具有該第二邏輯值，則指示該多工器經由該第一輸出選擇該第二輸入，並且指示該循環移位暫存器經由該第二輸出將該循環移位暫存器中的該位元進行移位。

【0240】 18、一種系統，包括：

【0241】 鎖存電路，其具有訊號輸入、時鐘輸入、設置輸入、復位輸入和輸出；

【0242】 具有輸入和輸出的訊號路徑，其中該訊號路徑的輸入耦合到該鎖存電路的輸出；及

【0243】 耦合到該鎖存電路的設置輸入和重定輸入的控制器，其中該控制器具有指示符輸入，並且該控制器被配置為：

【0244】 在該指示符輸入處接收模式指示符訊號；

【0245】 若該模式指示符訊號具有第一邏輯值，則取消斷言該設置輸入和該復位輸入；及

【0246】 若該模式指示符訊號具有第二邏輯值，則使用該設置輸入和該復位輸入來控制該訊號路徑的輸入置於高位準還是低位準。

【0247】 19、根據條款18之系統，其中該第一邏輯值指示該系統處於活動模式，並且該第二邏輯值指示該系統處於閒置模式。

【0248】 20、根據條款18或19之系統，其中該鎖存電路的訊號輸入被配置為接收資料訊號、命令訊號或位址訊號。

【0249】 21、根據條款18至20中任一項所述的系統，其中該訊號路徑包括延遲電路。

【0250】 22、根據條款21之系統，其中該延遲電路包括串聯地耦合的延遲緩衝器。

【0251】 23、根據條款18至22中任一項所述的系統，其中當該模式指示符具有該第二邏輯值時，該控制器被配置為在多個連續閒置時段內交替地斷言該設置輸入和該復位輸入。

【0252】 24、根據條款23之系統，其中該連續閒置時段包括奇數閒置時段和偶數閒置時段，並且該控制器被配置為：

【0253】 在該等奇數閒置時段之每一者閒置時段期間，斷言該設置輸入；及

【0254】 在該等偶數閒置時段之每一者閒置時段期間，斷言該復位輸入。

【0255】 25、根據條款23之系統，其中該連續閒置時段包括奇數閒置時段和偶數閒置時段，並且該控制器被配置為：

【0256】 在該等奇數閒置時段之每一者閒置時段期間，斷言該復位輸入；及

【0257】 在該等偶數閒置時段之每一者閒置時段期間，斷言該設置輸入。

【0258】 26、根據條款18至22中任一項所述的系統，其中當該模式指示符訊號具有該第二邏輯值時，該控制器被配置為：

【0259】 在N個連續閒置時段中的k個閒置時段內，斷言該設置輸入；及

【0260】 在該N個連續閒置時段中的N-k個閒置時段內，斷言該復位輸入；

【0261】 其中k是等於或大於1的整數，並且N是大於k的整數。

【0262】 27、根據條款18至22中任一項所述的系統，其中該控制器被配置為將位元序列儲存在暫存器中，該位元序列中的位元之每一者位元對應於在閒置模式下的N個連續閒置時段中的相應一個閒置時段，並且其中在該N個連續閒置時段之每一者閒置時段內，該控制器被配置為：

【0263】 若該位元序列中的相應位元具有第一位元值，則在該閒置時段期間斷言該設置輸入；及

【0264】 若該位元序列中的相應位元具有第二位元值，則在該閒置時段期間斷言該復位輸入。

【0265】 28、根據條款18至27中任一項所述的系統，亦包括：

【0266】 焊盤；及

【0267】 具有輸入和輸出的接收器，其中該接收器的輸入耦合到該焊盤，並且該接收器的輸出耦合到該鎖存電路的訊號輸入。

【0268】 29、根據條款18至28中任一項所述的系統，亦包括：

【0269】 焊盤；及

【0270】 具有輸入和輸出的驅動器，其中該驅動器的輸入耦合到該訊號路徑的輸出，並且該驅動器的輸出耦合到該焊盤。

【0271】 30、一種用於老化控制的方法，包括：

【0272】 在活動模式下，將訊號輸入到訊號路徑的輸入；及

【0273】 在閒置模式下，控制該訊號路徑的老化。

【0274】 31、根據條款30之方法，其中該訊號包括資料訊號、時鐘訊號、控制訊號或位址訊號。

【0275】 32、根據條款30或31之方法，其中該訊號路徑包括延遲電路。

【0276】 33、根據條款32之方法，其中該延遲電路包括串聯地耦合的延遲緩衝器。

【0277】 34、根據條款30至33中任一項所述的方法，其中在該閒置模式下控制該訊號的該老化包括在多個連續閒置時段內將該訊號的輸入交替地置於高位準和低位準。

【0278】 35、根據條款34之方法，其中該連續閒置時段包括奇數閒置時段和偶數閒置時段，並且將該訊號路徑的輸入交替地置於高位準和低位準包括：

【0279】 在該等奇數閒置時段之每一者閒置時段期間，將該訊號路徑的輸入置於低位準；及

【0280】 在該等偶數閒置時段之每一者閒置時段期間，將該訊號路徑的輸入置於高位準。

【0281】 36、根據條款34之方法，其中該連續閒置時段包括奇數閒置時段和偶數閒置時段，並且將該訊號路徑的輸入交替地置於高位準和低位準包括：

【0282】 在該等奇數閒置時段之每一者閒置時段期間，將該訊號路徑的輸入置於高位準；及

【0283】 在該等偶數閒置時段之每一者閒置時段期間，將該訊號路徑的輸入置於低位準。

【0284】 37、根據條款30至33中任一項所述的方法，其中在該閒置模式下控制該訊號路徑的老化包括：

【0285】 在N個連續閒置時段中的k個閒置時段內，將該訊號路徑的輸入置於高位準；及

【0286】 在該N個連續閒置時段中的N-k個閒置時段內，將該訊號路徑的輸入置於低位準；

【0287】 其中k是等於或大於1的整數，並且N是大於k的整數。

【0288】 38、根據條款30至33中任一項所述的方法，亦包括：將位元序列儲存在暫存器中，該位元序列中的位元

之每一者位元對應於在該閒置模式下的N個連續閒置時段中的相應一個閒置時段，並且其中在該閒置模式下控制該訊號路徑的老化包括：在該N個連續閒置時段之每一者閒置時段內，

【0289】 若該位元序列中的相應位元具有第一位元值，則在該閒置時段期間將該訊號路徑的輸入置於高位準；及

【0290】 若該位元序列中的相應位元具有第二位元值，則在該閒置時段期間將該訊號路徑的輸入置於低位準。

【0291】 39、根據條款30至33中任一項所述的方法，其中控制該訊號路徑的老化包括將時鐘訊號輸入到該訊號路徑的輸入。

【0292】 應領會的是，本案內容不受限於上文用於描述本案內容的各態樣的示例性術語。例如，延遲電路亦可以被稱為延遲線、延遲鏈、延遲部件或另一術語。在另一實例中，焊盤亦可以稱為管腳或另一術語。亦要領會的是，指示訊號亦可以稱為模式指示訊號。

【0293】 控制器230、控制器1030和控制器1690各自可以利用被設計為執行本文描述的功能的通用處理器、數位訊號處理器（DSP）、特殊應用積體電路（ASIC）、現場可程式設計閘陣列（FPGA）或其他可程式設計邏輯裝置、個別硬體部件（例如邏輯閘）或其任意組合來實現。處理器可以經由執行包括用於執行功能的代碼的軟體來執行本文所述的功能。軟體可以儲存在電腦可讀取儲存媒體上，例如RAM、ROM、EEPROM、光碟及/或磁碟。

【0294】 在本案內容內，詞語「示例性」用於意指「用作實例、例子或說明」本文中描述為「示例性」的任何實現或態樣不一定被解釋為優選於本案內容的其他態樣或比本案內容的其他態樣有優勢。同樣，術語「各態樣」不要求本案內容的所有態樣包括所論述的特徵、優點或操作模式。術語「耦合」在本文中用於指兩個結構之間的直接或間接電耦合。亦要領會的是，術語「接地」可以指的是DC接地或AC接地，並且因此術語「接地」涵蓋這兩種可能性。

【0295】 提供本案內容的前述描述，以使本發明所屬領域中任何具有通常知識者能夠實現或使用本案內容。對本案內容的各種修改對於本發明所屬領域中具有通常知識者將是顯而易見的，以及在不脫離本案內容的精神或範疇的情況下，本文所定義的通用原則可以應用到其他變形中。因此，本案內容不意欲受限於本文描述的實例和設計，而是符合與本文所揭示的原則和新穎性特徵相一致的最寬的範疇。

【符號說明】

【0296】

105：延遲訊號路徑

108：輸入

110：輸出

115：延遲電路

120-1：延遲緩衝器

120-2：延遲緩衝器

120-3：延遲緩衝器

120-4：延遲緩衝器

125-1：電晶體

125-2：電晶體

125-3：電晶體

125-4：電晶體

130-1：電晶體

130-2：電晶體

130-3：電晶體

130-4：電晶體

150：時鐘訊號

160：時鐘訊號

180：時鐘訊號

205：系統

210：訊號路徑

212：輸入

214：輸出

220：多工器

222：第一輸入

224：第二輸入

226：輸入

228：輸出

230：控制器

232：輸入

234：第一輸出

235：暫存器

236：第二輸出

305：邏輯值

310-1：活動時段

310-2：活動時段

310-3：活動時段

310-4：活動時段

320-1：閒置時段

320-2：閒置時段

320-3：閒置時段

320-4：閒置時段

350：邏輯值

360-1：活動時段

360-2：活動時段

360-3：活動時段

360-4：活動時段

370-1：閒置時段

370-2：閒置時段

370-3：閒置時段

370-4：閒置時段

410：循環移位暫存器

412：輸入

414：輸出

415-(N-1):儲存槽

415-1:儲存槽

415-2:儲存槽

415-N:儲存槽

420:控制電路

422:輸入

424:第一輸出

426:第二輸出

505:系統

510:驅動器

512:輸入

514:輸出

530:第三輸出

540:時鐘選通電路

542:訊號輸入

544:控制輸入

546:輸出

570:AND閘

605:系統

610:鎖存電路

612:訊號輸入

614:時鐘輸入

616:輸出

705:系統

710：接收器

712：輸入

714：輸出

720：焊盤

805：系統

810：鎖存電路

812：訊號輸入

814：時鐘輸入

816：輸出

820：時鐘源

822：輸出

905：系統

910：第二訊號路徑

912：輸入

914：輸出

920：第二多工器

922：第一輸入

924：第二輸入

926：選擇輸入

928：輸出

930：接收器

932：輸入

934：輸出

940：焊盤

942：第二輸入

944：第三輸出

946：第四輸出

1005：系統

1010：鎖存電路

1012：訊號輸入

1014：時鐘輸入

1016：設置輸入

1018：復位輸入

1020：輸出

1030：控制器

1032：輸入

1034：第一輸出

1035：暫存器

1036：第二輸出

1040：訊號路徑

1042：輸入

1044：輸出

1105：系統

1110：驅動器

1112：輸入

1114：輸出

1120：焊盤

1130：第三輸出

1140:時鐘選通電路

1142:訊號輸入

1144:輸出

1146:輸出

1205:系統

1305:系統

1310:DDR轉換器

1312:第一輸入

1314:第二輸入

1316:輸出

1320:第一鎖存電路

1322:訊號輸入

1324:時鐘輸入

1326:設置輸入

1328:復位輸入

1330:輸出

1340:第二鎖存電路

1342:訊號輸入

1344:時鐘輸入

1346:設置輸入

1348:復位輸入

1350:輸出

1360:多工器

1362:第一輸入

1364：第二輸入

1366：選擇輸入

1368：輸出

1410：循環移位暫存器

1412：輸入

1414：輸出

1415-(N-1)：儲存槽

1415-1：儲存槽

1415-2：儲存槽

1415-N：儲存槽

1420：控制電路

1422：輸入

1424：第一輸出

1426：第二輸出

1450：第一多工器

1452：第一輸入

1454：第二輸入

1456：選擇輸入

1458：輸出

1460：第二多工器

1462：第一輸入

1464：第二輸入

1466：選擇輸入

1468：輸出

1470：反相器

1505：系統

1520：第二多工器

1522：第一輸入

1524：第二輸入

1526：選擇輸入

1528：輸出

1600：記憶體介面電路

1610：第一焊盤

1612：第二焊盤

1614：第三焊盤

1616：第四焊盤

1620：第一接收器

1622：第一驅動器

1624：第二接收器

1626：第二驅動器

1627：第三驅動器

1628：第四驅動器

1630：第一多工器

1632：第一輸入

1634：第二輸入

1636：選擇輸入

1638：輸出

1640：第二多工器

1642：第一輸入

1644：第二輸入

1646：選擇輸入

1648：輸出

1650：第一訊號路徑

1651：輸入

1652：輸出

1654：第二訊號路徑

1655：輸入

1656：輸出

1657：第三訊號路徑

1658：輸入

1659：輸出

1660：第四訊號路徑

1661：輸入

1662：輸出

1663：第五訊號路徑

1664：輸入

1665：輸出

1666：第六訊號路徑

1667：輸入

1668：輸出

1670：DDR轉換器

1671-1：第一訊號輸入

1671-2：第二訊號輸入

1672：設置輸入

1673：復位輸入

1674：輸出

1675：第三多工器

1676：第一輸入

1677：第二輸入

1678：選擇輸入

1679：輸出

1680：第四多工器

1681：第一輸入

1682：第二輸入

1683：選擇輸入

1684：輸出

1685：DDR轉換器

1686-1：第一訊號輸入

1686-2：第二訊號輸入

1687：設置輸入

1688：復位輸入

1689：輸出

1690：控制器

1692：輸入

1710：第五多工器

1712：第一輸入

1714:第二輸入

1716:選擇輸入

1718:輸出

1720:第六多工器

1722:第一輸入

1724:第二輸入

1726:選擇輸入

1728:輸出

1800:方法

1810:方塊

1820:方塊

CA:命令/位址訊號

CK:時鐘訊號

Clk:時鐘訊號

DQ:資料訊號

DQS:資料選通訊號

T_f:延遲

T_r:延遲

【生物材料寄存】

國內寄存資訊(請依寄存機構、日期、號碼順序註記)

無

國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)

無

【發明申請專利範圍】

【請求項1】 一種系統，包括：

一多工器，其具有一第一輸入、一第二輸入、一選擇輸入和一輸出；

具有一輸入和一輸出的一訊號路徑，其中該訊號路徑的輸入耦合到該多工器的輸出；及

耦合到該多工器的第二輸入和該多工器的選擇輸入的一控制器，其中該控制器具有一指示符輸入，並且該控制器被配置為：

在該指示符輸入處接收一模式指示符訊號；

若該模式指示符訊號具有一第一邏輯值，則指示該多工器選擇該多工器的一第一輸入；及

若該模式指示符訊號具有一第二邏輯值，則指示該多工器選擇該多工器的第二輸入，並且將一控制訊號輸出到該多工器的第二輸入，該控制訊號控制該訊號路徑的輸入置於高位準還是低位準。

【請求項2】 根據請求項1之系統，其中該多工器的第一輸入被配置為接收一資料訊號、一時鐘訊號、一命令訊號或一位址訊號。

【請求項3】 根據請求項1之系統，其中該訊號路徑包括一延遲電路。

【請求項4】 根據請求項3之系統，其中該延遲電路包括串聯地耦合的延遲緩衝器。

【請求項5】 根據請求項1之系統，其中該第一邏輯值指

示該系統處於一活動模式，並且該第二邏輯值指示該系統處於一閒置模式。

【請求項6】 根據請求項1之系統，其中當該模式指示符訊號具有該第二邏輯值時，該控制器被配置為在多個連續閒置時段內交替地將該控制訊號設置為高位準和低位準。

【請求項7】 根據請求項6之系統，其中該連續閒置時段包括奇數閒置時段和偶數閒置時段，並且該控制器被配置為：

在該等奇數閒置時段之每一者閒置時段期間，將該控制訊號設置為低位準；及

在該等偶數閒置時段之每一者閒置時段期間，將該控制訊號設置為高位準。

【請求項8】 根據請求項6之系統，其中該連續閒置時段包括奇數閒置時段和偶數閒置時段，並且該控制器被配置為：

在該等奇數閒置時段之每一者閒置時段期間，將該老化控制訊號設置為高位準；及

在該等偶數閒置時段之每一者閒置時段期間，將該老化控制訊號設置為低位準。

【請求項9】 根據請求項1之系統，其中當該模式指示符訊號具有該第二邏輯值時，該被控制器配置為：

在N個連續閒置時段中的k個閒置時段內，將該控制訊號設置為高位準；及

在該 N 個連續閒置時段中的 N-k 個閒置時段內，將該控制訊號設置為低位準；

其中 k 是等於或大於 1 的一整數，並且 N 是大於 k 的一整數。

【請求項10】根據請求項 1 之系統，其中該控制器被配置為將一位元序列儲存在一暫存器中，該位元序列中的位元之每一者位元對應於在一閒置模式下的 N 個連續閒置時段中的相應一個閒置時段，並且其中在該 N 個連續閒置時段之每一者閒置時段內，該控制器被配置為：

若該位元序列中的相應位元具有一第一位元值，則在該閒置時段期間將該控制訊號設置為高位準；及

若該位元序列中的相應位元具有一第二位元值，則在該閒置時段期間將該控制訊號設置為低位準。

【請求項11】根據請求項 1 之系統，其中該控制訊號包括一時鐘訊號。

【請求項12】根據請求項 1 之系統，亦包括：

一焊盤；及

具有一輸入和一輸出的一接收器，其中該接收器的輸入耦合到該焊盤，並且該接收器的輸出耦合到該多工器的第一輸入。

【請求項13】根據請求項 1 之系統，亦包括：

一焊盤；及

具有一輸入和一輸出的一驅動器，其中該驅動器的輸入耦合到該訊號路徑的輸出，並且該驅動器的輸出耦合

到該焊盤。

【請求項14】根據請求項1之系統，亦包括：

具有一訊號輸入、一時鐘輸入和一輸出的一鎖存電路，其中該訊號輸入耦合到該訊號路徑的輸出。

【請求項15】根據請求項1之系統，亦包括：

具有一訊號輸入、一時鐘輸入和一輸出的一鎖存電路，其中該時鐘輸入耦合到該訊號路徑的輸出。

【請求項16】根據請求項1之系統，其中該控制器包括：

具有一輸入和一輸出的一循環移位暫存器，其中該循環移位暫存器的輸出耦合到該多工器的第二輸入；及

具有一輸入、一第一輸出和一第二輸出的一控制電路，其中該控制電路的輸入耦合到該指示符輸入，該控制電路的第一輸出耦合到該多工器的選擇輸入，並且該控制電路的第二輸出耦合到該循環移位暫存器的輸入。

【請求項17】根據請求項16之系統，其中：

該循環移位暫存器被配置為儲存位元並且在該循環移位暫存器的輸出處一次輸出該位元中的一個位元；

該控制電路被配置為：

經由該控制電路的輸入接收該模式指示符訊號；

若該模式指示符訊號具有該第一邏輯值，則指示該多工器選擇該第一輸入；及

若該模式指示符訊號具有該第二邏輯值，則指示該多工器經由該第一輸出選擇該第二輸入，並且指示該循環移位暫存器經由該第二輸出將該循環移位暫存器中的該

位元進行移位。

【請求項18】一種系統，包括：

一鎖存電路，其具有一訊號輸入、一時鐘輸入、一設置輸入、一復位輸入和一輸出；

具有一輸入和一輸出的一訊號路徑，其中該訊號路徑的輸入耦合到該鎖存電路的輸出；及

耦合到該鎖存電路的設置輸入和重定輸入的一控制器，其中該控制器具有一指示符輸入，並且該控制器被配置為：

在該指示符輸入處接收一模式指示符訊號；

若該模式指示符訊號具有一第一邏輯值，則取消斷言該設置輸入和該復位輸入；及

若該模式指示符訊號具有一第二邏輯值，則使用該設置輸入和該復位輸入來控制該訊號路徑的輸入置於高位準還是低位準。

【請求項19】根據請求項18之系統，其中該第一邏輯值指示該系統處於一活動模式，並且該第二邏輯值指示該系統處於一閒置模式。

【請求項20】根據請求項18之系統，其中該鎖存電路的訊號輸入被配置為接收一資料訊號、一命令訊號或一位址訊號。

【請求項21】根據請求項18之系統，其中該訊號路徑包括一延遲電路。

【請求項22】根據請求項21之系統，其中該延遲電路包

括串聯地耦合的延遲緩衝器。

【請求項23】根據請求項18之系統，其中當該模式指示符具有該第二邏輯值時，該控制器被配置為在多個連續閒置時段內交替地斷言該設置輸入和該復位輸入。

【請求項24】根據請求項23之系統，其中該連續閒置時段包括奇數閒置時段和偶數閒置時段，並且該控制器被配置為：

在該等奇數閒置時段之每一者閒置時段期間，斷言該設置輸入；及

在該等偶數閒置時段之每一者閒置時段期間，斷言該復位輸入。

【請求項25】根據請求項23之系統，其中該連續閒置時段包括奇數閒置時段和偶數閒置時段，並且該控制器被配置為：

在該等奇數閒置時段之每一者閒置時段期間，斷言該復位輸入；及

在該等偶數閒置時段之每一者閒置時段期間，斷言該設置輸入。

【請求項26】根據請求項18之系統，其中當該模式指示符訊號具有該第二邏輯值時，該控制器被配置為：

在N個連續閒置時段中的k個閒置時段內，斷言該設置輸入；及

在該N個連續閒置時段中的N-k個閒置時段內，斷言該復位輸入；

其中 k 是等於或大於 1 的一整數，並且 N 是大於 k 的一整數。

【請求項27】根據請求項 18 之系統，其中該控制器被配置為將一位元序列儲存在一暫存器中，該位元序列中的位元之每一者位元對應於在一閒置模式下的 N 個連續閒置時段中的相應一個閒置時段，並且其中在該 N 個連續閒置時段之每一者閒置時段內，該控制器被配置為：

若該位元序列中的相應位元具有一第一位元值，則在該閒置時段期間斷言該設置輸入；及

若該位元序列中的相應位元具有一第二位元值，則在該閒置時段期間斷言該復位輸入。

【請求項28】根據請求項 18 之系統，亦包括：

一焊盤；及

具有一輸入和一輸出的一接收器，其中該接收器的輸入耦合到該焊盤，並且該接收器的輸出耦合到該鎖存電路的訊號輸入。

【請求項29】根據請求項 18 之系統，亦包括：

一焊盤；及

具有一輸入和一輸出的一驅動器，其中該驅動器的輸入耦合到該訊號路徑的輸出，並且該驅動器的輸出耦合到該焊盤。

【請求項30】一種用於老化控制的方法，包括以下步驟：

在一活動模式下，將一訊號輸入到訊號路徑的一輸入；及

在一閒置模式下，控制該訊號路徑的老化。

【請求項31】根據請求項30之方法，其中該訊號包括一資料訊號、一時鐘訊號、一控制訊號或一位址訊號。

【請求項32】根據請求項30之方法，其中該訊號路徑包括一延遲電路。

【請求項33】根據請求項32之方法，其中該延遲電路包括串聯地耦合的延遲緩衝器。

【請求項34】根據請求項30之方法，其中在該閒置模式下控制該訊號的該老化包括在多個連續閒置時段內將該訊號的輸入交替地置於高位準和低位準。

【請求項35】根據請求項34之方法，其中該連續閒置時段包括奇數閒置時段和偶數閒置時段，並且將該訊號路徑的輸入交替地置於高位準和低位準包括：

在該等奇數閒置時段之每一者閒置時段期間，將該訊號路徑的輸入置於低位準；及

在該等偶數閒置時段之每一者閒置時段期間，將該訊號路徑的輸入置於高位準。

【請求項36】根據請求項34之方法，其中該連續閒置時段包括奇數閒置時段和偶數閒置時段，並且將該訊號路徑的輸入交替地置於高位準和低位準包括：

在該等奇數閒置時段之每一者閒置時段期間，將該訊號路徑的輸入置於高位準；及

在該等偶數閒置時段之每一者閒置時段期間，將該訊號路徑的輸入置於低位準。

【請求項37】根據請求項30之方法，其中在該閒置模式下控制該訊號路徑的老化包括以下步驟：

在N個連續閒置時段中的k個閒置時段內，將該訊號路徑的輸入置於高位準；及

在該N個連續閒置時段中的N-k個閒置時段內，將該訊號路徑的輸入置於低位準；

其中k是等於或大於1的一整數，並且N是大於k的一整數。

【請求項38】根據請求項30之方法，亦包括以下步驟：將一位元序列儲存在一暫存器中，該位元序列中的位元之每一者位元對應於在該閒置模式下的N個連續閒置時段中的相應一個閒置時段，並且其中在該閒置模式下控制該訊號路徑的老化包括，在該N個連續閒置時段之每一者閒置時段內：

若該位元序列中的相應位元具有一第一位元值，則在該閒置時段期間將該訊號路徑的輸入置於高位準；及

若該位元序列中的相應位元具有一第二位元值，則在該閒置時段期間將該訊號路徑的輸入置於低位準。

【請求項39】根據請求項30之方法，其中控制該訊號路徑的老化包括將一時鐘訊號輸入到該訊號路徑的輸入。

【發明圖式】



105
110
130-4
125-4
Vdd
120-4
130-3
125-3
Vdd
120-3
130-2
125-2
Vdd
120-2
130-1
125-1
Vdd
115
120-1
108

圖1A



105
110
0
130-4
125-4
Vdd
120-4
1
130-3
125-3
Vdd
120-3
0
130-2
125-2
Vdd
120-2
1
130-1
125-1
Vdd
115
120-1
0
108

圖1B




圖1C



105
110
1
130-4
125-4
Vdd
120-4
0
130-3
125-3
Vdd
120-3
1
130-2
125-2
Vdd
120-2
0
130-1
125-1
Vdd
115
120-1
1
108

圖1D




圖1E


205
210
訊號路徑
212
214
220
222
224
226
228
多工器
230
控制器
232
234
236
235
暫存器
指示符訊號

圖2



305
H
L
H
310-1
320-1
310-2
320-2
310-3
320-3
L
310-4
320-4

圖3A



350
360-1
370-1
360-2
370-2
360-3
370-3
360-4
370-4

圖3B



205
210
212
214
220
222
224
226
228
230
232
234
235
236
410
412
414
415-1
415-2
415-(N-1)
415-N
420
422
424
426

圖4

505
520
510
514
512
524
510
522
220
222
224
226
228
230
232
234
236
235
5A

圖 3
第一導電層
第二導電層
基底
505
520
519
514
546
549
544
512
214
210
228
212
226
220
222
224
530
234
236
230
232
235

505
520
510
514
516
512
540
570
544
214
542
210
第一端
228
212
226
220
222
224
530
230
232
第二端
234
236
235
50

圖6
220
222
224
226
228
211
212
213
214
215
216
217
218
219
231
232
233
234
235
236
237
238
239

前
220
7'0
222
7'1
224
7'2
226
228
2'2
C1
6'4
C2
6'2
2'4
C3
6'0
6'6
7'5
230
236
234
235
232
感光鼓
顯影器
充電器
清潔器
感光鼓旋轉方向

圖8
第一表面
第二表面
第一基板
第二基板
第一電極
第二電極
第一配向膜
第二配向膜
液晶層
密封材
220
222
224
226
228
230
232
234
235
236
820
822
824
826
828
830
835




905
810
816
Q
D
914, 812
814
910
912
928
920
922
924
930
934
940
932
926
多工器
210
214
212
228
220
222
224
226
多工器
820
820
230
235
236
234
232
控制器
暫存器
指示符訊號

圖9A



905
810
816
812
914
814
910
912
928
920
922
924
926
930
932
934
940
多工器
210
212
214
220
222
224
226
228
820
時鐘源
236
230
234
946
944
232
942
235
暫存器
第一指示符
第二指示符

圖9B



1005
1040
訊號路徑
1044
1042
1020
1010
Q
D
1012
CLK
1014
設置
復位
1016
1018
1030
1036
1034
控制器
1035
暫存器
1032
指示符訊號

圖10



訊號改變
Q
D
CLK
設置
復位
控制器
暫存器
指示符訊號
1040
1020
1042
1044
1030
1036
1034
1035
1032

圖11A




圖11B




圖2

305
044
040
042
316
368
310
366
360
330
362
320
328
326
340
350
364
346
348
342
322
324
312
314
C1
030
036
034
035
032
第3圖



1010
1005
1040
1020
D
Q
訊號路徑
1012
1042
1044
Clk
1014
設置
復位
1016
1018
1034
1036
1458
1460
1468
1456
1450
1466
多工器
多工器
1452
0
1454
1462
0
1464
1470
1035
1414
1030
1415 N
1424
1415 (N-1)
1426
1420
1032
控制電路
指示符訊號
1422
1415 2
1415 1
1412
1410

圖14

505
214
210
212
228
220
222
522
524
526
528
226
224
第1方向
第2方向
第3方向
第4方向
第5方向
第6方向
第7方向
第8方向
第9方向
第10方向
第11方向
第12方向
第13方向
第14方向
第15方向
第16方向
第17方向
第18方向
第19方向
第20方向
第21方向
第22方向
第23方向
第24方向
第25方向
第26方向
第27方向
第28方向
第29方向
第30方向
第31方向
第32方向
第33方向
第34方向
第35方向
第36方向
第37方向
第38方向
第39方向
第40方向
第41方向
第42方向
第43方向
第44方向
第45方向
第46方向
第47方向
第48方向
第49方向
第50方向
第51方向
第52方向
第53方向
第54方向
第55方向
第56方向
第57方向
第58方向
第59方向
第60方向
第61方向
第62方向
第63方向
第64方向
第65方向
第66方向
第67方向
第68方向
第69方向
第70方向
第71方向
第72方向
第73方向
第74方向
第75方向
第76方向
第77方向
第78方向
第79方向
第80方向
第81方向
第82方向
第83方向
第84方向
第85方向
第86方向
第87方向
第88方向
第89方向
第90方向
第91方向
第92方向
第93方向
第94方向
第95方向
第96方向
第97方向
第98方向
第99方向
第100方向
第101方向
第102方向
第103方向
第104方向
第105方向
第106方向
第107方向
第108方向
第109方向
第110方向
第111方向
第112方向
第113方向
第114方向
第115方向
第116方向
第117方向
第118方向
第119方向
第120方向
第121方向
第122方向
第123方向
第124方向
第125方向
第126方向
第127方向
第128方向
第129方向
第130方向
第131方向
第132方向
第133方向
第134方向
第135方向
第136方向
第137方向
第138方向
第139方向
第140方向
第141方向
第142方向
第143方向
第144方向
第145方向
第146方向
第147方向
第148方向
第149方向
第150方向
第151方向
第152方向
第153方向
第154方向
第155方向
第156方向
第157方向
第158方向
第159方向
第160方向
第161方向
第162方向
第163方向
第164方向
第165方向
第166方向
第167方向
第168方向
第169方向
第170方向
第171方向
第172方向
第173方向
第174方向
第175方向
第176方向
第177方向
第178方向
第179方向
第180方向
第181方向
第182方向
第183方向
第184方向
第185方向
第186方向
第187方向
第188方向
第189方向
第190方向
第191方向
第192方向
第193方向
第194方向
第195方向
第196方向
第197方向
第198方向
第199方向
第200方向
第201方向
第202方向
第203方向
第204方向
第205方向
第206方向
第207方向
第208方向
第209方向
第210方向
第211方向
第212方向
第213方向
第214方向
第215方向
第216方向
第217方向
第218方向
第219方向
第220方向
第221方向
第222方向
第223方向
第224方向
第225方向
第226方向
第227方向
第228方向
第229方向
第230方向
第231方向
第232方向
第233方向
第234方向
第235方向
第236方向
第237方向
第238方向
第239方向
第240方向
第241方向
第242方向
第243方向
第244方向
第245方向
第246方向
第247方向
第248方向
第249方向
第250方向
第251方向
第252方向
第253方向
第254方向
第255方向
第256方向
第257方向
第258方向
第259方向
第260方向
第261方向
第262方向
第263方向
第264方向
第265方向
第266方向
第267方向
第268方向
第269方向
第270方向
第271方向
第272方向
第273方向
第274方向
第275方向
第276方向
第277方向
第278方向
第279方向
第280方向
第281方向
第282方向
第283方向
第284方向
第285方向
第286方向
第287方向
第288方向
第289方向
第290方向
第291方向
第292方向
第293方向
第294方向
第295方向
第296方向
第297方向
第298方向
第299方向
第300方向
第301方向
第302方向
第303方向
第304方向
第305方向
第306方向
第307方向
第308方向
第309方向
第310方向
第311方向
第312方向
第313方向
第314方向
第315方向
第316方向
第317方向
第318方向
第319方向
第320方向
第321方向
第322方向
第323方向
第324方向
第325方向
第326方向
第327方向
第328方向
第329方向
第330方向
第331方向
第332方向
第333方向
第334方向
第335方向
第336方向
第337方向
第338方向
第339方向
第340方向
第341方向
第342方向
第343方向
第344方向
第345方向
第346方向
第347方向
第348方向
第349方向
第350方向
第351方向
第352方向
第353方向
第354方向
第355方向
第356方向
第357方向
第358方向
第359方向
第360方向
第361方向
第362方向
第363方向
第364方向
第365方向
第366方向
第367方向
第368方向
第369方向
第370方向
第371方向
第372方向
第373方向
第374方向
第375方向
第376方向
第377方向
第378方向
第379方向
第380方向
第381方向
第382方向
第383方向
第384方向
第385方向
第386方向
第387方向
第388方向
第389方向
第390方向
第391方向
第392方向
第393方向
第394方向
第395方向
第396方向
第397方向
第398方向
第399方向
第400方向
第401方向
第402方向
第403方向
第404方向
第405方向
第406方向
第407方向
第408方向
第409方向
第410方向
第411方向
第412方向
第413方向
第414方向
第415方向
第416方向
第417方向
第418方向
第419方向
第420方向
第421方向
第422方向
第423方向
第424方向
第425方向
第426方向
第427方向
第428方向
第429方向
第430方向
第431方向
第432方向
第433方向
第434方向
第435方向
第436方向
第437方向
第438方向
第439方向
第440方向
第441方向
第442方向
第443方向
第444方向
第445方向
第446方向
第447方向
第448方向
第449方向
第450方向
第451方向
第452方向
第453方向
第454方向
第455方向
第456方向
第457方向
第458方向
第459方向
第460方向
第461方向
第462方向
第463方向
第464方向
第465方向
第466方向
第467方向
第468方向
第469方向
第470方向
第471方向
第472方向
第473方向
第474方向
第475方向
第476方向
第477方向
第478方向
第479方向
第480方向
第481方向
第482方向
第483方向
第484方向
第485方向
第486方向
第487方向
第488方向
第489方向
第490方向
第491方向
第492方向
第493方向
第494方向
第495方向
第496方向
第497方向
第498方向
第499方向
第500方向
第501方向
第502方向
第503方向
第504方向
第505方向
第506方向
第507方向
第508方向
第509方向
第510方向
第511方向
第512方向
第513方向
第514方向
第515方向
第516方向
第517方向
第518方向
第519方向
第520方向
第521方向
第522方向
第523方向
第524方向
第525方向
第526方向
第527方向
第528方向
第529方向
第530方向
第531方向
第532方向
第533方向
第534方向
第535方向
第536方向
第537方向
第538方向
第539方向
第540方向
第541方向
第542方向
第543方向
第544方向
第545方向
第546方向
第547方向
第548方向
第549方向
第550方向
第551方向
第552方向
第553方向
第554方向
第555方向
第556方向
第557方向
第558方向
第559方向
第560方向
第561方向
第562方向
第563方向
第564方向
第565方向
第566方向
第567方向
第568方向
第569方向
第570方向
第571方向
第572方向
第573方向
第574方向
第575方向
第576方向
第577方向
第578方向
第579方向
第580方向
第581方向
第582方向
第583方向
第584方向
第585方向
第586方向
第587方向
第588方向
第589方向
第590方向
第591方向
第592方向
第593方向
第594方向
第595方向
第596方向
第597方向
第598方向
第599方向
第600方向
第601方向
第602方向
第603方向
第604方向
第605方向
第606方向
第607方向
第608方向
第609方向
第610方向
第611方向
第612方向
第613方向
第614方向
第615方向
第616方向
第617方向
第618方向
第619方向
第620方向
第621方向
第622方向
第623方向
第624方向
第625方向
第626方向
第627方向
第628方向
第629方向
第630方向
第631方向
第632方向
第633方向
第634方向
第635方向
第636方向
第637方向
第638方向
第639方向
第640方向
第641方向
第642方向
第643方向
第644方向
第645方向
第646方向
第647方向
第648方向
第649方向
第650方向
第651方向
第652方向
第653方向
第654方向
第655方向
第656方向
第657方向
第658方向
第659方向
第660方向
第661方向
第662方向
第663方向
第664方向
第665方向
第666方向
第667方向
第668方向
第669方向
第670方向
第671方向
第672方向
第673方向
第674方向
第675方向
第676方向
第677方向
第678方向
第679方向
第680方向
第681方向
第682方向
第683方向
第684方向
第685方向
第686方向
第687方向
第688方向
第689方向
第690方向
第691方向
第692方向
第693方向
第694方向
第695方向
第696方向
第697方向
第698方向
第699方向
第700方向
第701方向
第702方向
第703方向
第704方向
第705方向
第706方向
第707方向
第708方向
第709方向
第710方向
第711方向
第712方向
第713方向
第714方向
第715方向
第716方向
第717方向
第718方向
第719方向
第720方向
第721方向
第722方向
第723方向
第724方向
第725方向
第726方向
第727方向
第728方向
第729方向
第730方向
第731方向
第732方向
第733方向
第734方向
第735方向
第736方向
第737方向
第738方向
第739方向
第740方向
第741方向
第742方向
第743方向
第744方向
第745方向
第746方向
第747方向
第748方向
第749方向
第750方向
第751方向
第752方向
第753方向
第754方向
第755方向
第756方向
第757方向
第758方向
第759方向
第760方向
第761方向
第762方向
第763方向
第764方向
第765方向
第766方向
第767方向
第768方向
第769方向
第770方向
第771方向
第772方向
第773方向
第774方向
第775方向
第776方向
第777方向
第778方向
第779方向
第780方向
第781方向
第782方向
第783方向
第784方向
第785方向
第786方向
第787方向
第788方向
第789方向
第790方向
第791方向
第792方向
第793方向
第794方向
第795方向
第796方向
第797方向
第798方向
第799方向
第800方向
第801方向
第802方向
第803方向
第804方向
第805方向
第806方向
第807方向
第808方向
第809方向
第810方向
第811方向
第812方向
第813方向
第814方向
第815方向
第816方向
第817方向
第818方向
第819方向
第820方向
第821方向
第822方向
第823方向
第824方向
第825方向
第826方向
第827方向
第828方向
第829方向
第830方向
第831方向
第832方向
第833方向
第834方向
第835方向
第836方向
第837方向
第838方向
第839方向
第840方向
第841方向
第842方向
第843方向
第844方向
第845方向
第846方向
第847方向
第848方向
第849方向
第850方向
第851方向
第852方向
第853方向
第854方向
第855方向
第856方向
第857方向
第858方向
第859方向
第860方向
第861方向
第862方向
第863方向
第864方向
第865方向
第866方向
第867方向
第868方向
第869方向
第870方向
第871方向
第872方向
第873方向
第874方向
第875方向
第876方向
第877方向
第878方向
第879方向
第880方向
第881方向
第882方向
第883方向
第884方向
第885方向
第886方向
第887方向
第888方向
第889方向
第890方向
第891方向
第892方向
第893方向
第894方向
第895方向
第896方向
第897方向
第898方向
第899方向
第900方向
第901方向
第902方向
第903方向
第904方向
第905方向
第906方向
第907方向
第908方向
第909方向
第910方向
第911方向
第912方向
第913方向
第914方向
第915方向
第916方向
第917方向
第918方向
第919方向
第920方向
第921方向
第922方向
第923方向
第924方向
第925方向
第926方向
第927方向
第928方向
第929方向
第930方向
第931方向
第932方向
第933方向
第934方向
第935方向
第936方向
第937方向
第938方向
第939方向
第940方向
第941方向
第942方向
第943方向
第944方向
第945方向
第946方向
第947方向
第948方向
第949方向
第950方向
第951方向
第952方向
第953方向
第954方向
第955方向
第956方向
第957方向
第958方向
第959方向
第960方向
第961方向
第962方向
第963方向
第964方向
第965方向
第966方向
第967方向
第968方向
第969方向
第970方向
第971方向
第972方向
第973方向
第974方向
第975方向
第976方向
第977方向
第978方向
第979方向
第980方向
第981方向
第982方向
第983方向
第984方向
第985方向
第986方向
第987方向
第988方向
第989方向
第990方向
第991方向
第992方向
第993方向
第994方向
第995方向
第996方向
第997方向
第998方向
第999方向
第1000方向




圖 6



圖 17




圖18