

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第5459807号
(P5459807)

(45) 発行日 平成26年4月2日(2014.4.2)

(24) 登録日 平成26年1月24日(2014.1.24)

(51) Int.Cl.

F 1

GO6F 11/28	(2006.01)	GO6F 11/28	J
GO6F 11/16	(2006.01)	GO6F 11/16	310E
GO6F 11/18	(2006.01)	GO6F 11/18	310F

請求項の数 5 (全 20 頁)

(21) 出願番号 特願2012-504697 (P2012-504697)
 (86) (22) 出願日 平成22年3月23日 (2010.3.23)
 (65) 公表番号 特表2012-523616 (P2012-523616A)
 (43) 公表日 平成24年10月4日 (2012.10.4)
 (86) 國際出願番号 PCT/US2010/028300
 (87) 國際公開番号 WO2010/117618
 (87) 國際公開日 平成22年10月14日 (2010.10.14)
 審査請求日 平成25年3月22日 (2013.3.22)
 (31) 優先権主張番号 12/420,521
 (32) 優先日 平成21年4月8日 (2009.4.8)
 (33) 優先権主張国 米国(US)

(73) 特許権者 504199127
 フリースケール セミコンダクター イン
 コーポレイテッド
 アメリカ合衆国 テキサス州 78735
 オースティン ウィリアム キャノン
 ドライブ ウエスト 6501
 (74) 代理人 100142907
 弁理士 本田 淳
 (72) 発明者 モイヤー、ウィリアム シー。
 アメリカ合衆国 78620 テキサス州
 ドリッピング スプリングス メドー^{リッジ} ドライブ 1111

最終頁に続く

(54) 【発明の名称】マルチプロセッサデータ処理システムにおけるデバッグシグナリング

(57) 【特許請求の範囲】

【請求項 1】

第1のプロセッサと、
 第2のプロセッサと、
 第1のプロセッサに接続された第1のクロックと、
 第2のプロセッサに接続された第2のクロックと、
 第1のプロセッサおよび第2のプロセッサに接続されるとともに第1のクロックに対して同期されていない第3のクロックと、を備えるシステムにおいて、
 第1のプロセッサは、

第3のクロックを受信するように接続されたデバッグ回路と、

第1のクロックを受信するように接続された同期化回路であって、第3のクロックに対して同期されているデバッグモードに入るための第1の要求を受信し、第1の同期化デバッグ開始要求信号を供給する、同期化回路と、

第2のプロセッサから第2の同期化デバッグ開始要求信号を受信するための入力と、を備え、

第1の同期化デバッグ開始要求信号は第1のクロックに対して同期化されており、

第1のプロセッサは、第1の同期化デバッグ開始要求信号および第2の同期化デバッグ開始要求信号の両方がアサートされるまで、デバッグモードに入ることを待機する、システム。

【請求項 2】

10

20

デバッグ回路はデバッグ要求レジスタビットを備え、デバッグ要求レジスタビットのアサートに応答して、デバッグモードに入るための第1の要求は、同期化回路に対し供給される、請求項1に記載のシステム。

【請求項3】

第1のプロセッサおよび第2のプロセッサはデバッグモードに入り、該デバッグモード中、ロックステップ方式により同じ命令を実行する、請求項1に記載のシステム。

【請求項4】

同期化回路はデバッグモードから出るための要求をデバッグ回路から受信し、第1の同期化されたデバッグ終了コマンド信号を供給し、第1の同期化されたデバッグ終了コマンド信号は第1のクロックに対して同期化されており、第1のプロセッサはさらに、

10

第1の同期化デバッグ開始要求信号を第1のプロセッサから第2のプロセッサに転送するための第1の出力と、

第1の同期化デバッグ終了命令信号を第1のプロセッサから第2のプロセッサに転送するための第2の出力と、

第2の同期化デバッグ終了命令信号を第2のプロセッサから受信するための入力とを備え、

第1のプロセッサは、第1の同期化されたデバッグ終了コマンド信号および第2の同期化されたデバッグ終了コマンド信号の両方がアサートされるまで、デバッグモードを出ることを待機する、請求項1に記載のシステム。

【請求項5】

20

第1のクロックを用いてデバッグ回路の第1の部分にクロックを供給する工程と、

第2のクロックを用いてデバッグ回路の第2の部分にクロックを供給する工程であって、第1のクロックは第2のクロックに対して同期されていない工程と、

デバッグモードに入るための第1の要求をデバッグ回路の第1の部分から同期化回路に転送する工程であって、デバッグモードに入るための第1の要求は第2のクロックに対して同期されていない工程と、

第1のプロセッサが、第1の同期化デバッグ開始要求を生成するために、デバッグモードに入るための第1の要求を第2のクロックと同期させる工程と、

第1のプロセッサが、第2のプロセッサから受信されている第2の同期化デバッグ開始要求を監視する工程と、

30

第1のプロセッサが、第1の同期化デバッグ開始要求および第2の同期化デバッグ開始要求の両方がアサートされるまで、デバッグモードに入ることを待機する工程と、を含む方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、一般にデータ処理に関し、より詳細には、マルチプロセッサデータ処理システムにおけるデバッグシグナリングに関する。

【背景技術】

【0002】

集積回路データ処理システムの幾つかの用途では、平均的な信頼性のレベルよりも高い信頼性が要求される。例えば、フライ・バイ・ワイヤ、アンチロックブレーキ、自動車工アバッジのシステムや、故障によって事故が発生し得るシステムは、高信頼性の動作を要求するシステムの例である。

【0003】

信頼性を改善する多くの方法が存在する。例えば、メモリでは、第1の部品の故障時に引き継ぎを行う冗長的な部品を追加することによって、信頼性が改善される。マルチプロセッサシステムでは、「ロックステップ」(lockstep)方式で複数のプロセッサを作動させることによって、より優れた信頼性が達成される。2つ以上のプロセッサがロックステップ方式で作動するとき、各プロセッサは同時にまたは互いの所定スキューリー以内

40

50

(すなわち、互いの所定のクロック数以内)で同じ命令ストリームを実行する。しかしながら、そのようなマルチプロセッサシステムのデバッグ時には問題が生じる。例えば、1つのプロセッサの動作はデバッグ開始および終了命令の続く同期とは異なる場合があるので、マルチプロセッサシステム内の1つ以上のプロセッサのプロセッサクロック領域に対するデバッグポートの非同期性によって、ロックステップに残る問題が生じる。すなわち、マルチプロセッサシステム内の別のプロセッサは、デバッグ開始および終了命令を同じクロックサイクルにおいて同期できない場合があり、そのため、デバッグモードへの出入りを認識するのに遅延が生じて、ロックステップの損失を生じる。

【図面の簡単な説明】

【0004】

10

【図1】一実施形態によるマルチプロセッサシステムのロック図。

【図2】一実施形態による図1のマルチプロセッサシステム内のプロセッサのデバッグ制御の一部のロック図。

【図3】一実施形態による図2のデバッグ制御のデバッグ命令レジスタの図。

【図4】一実施形態による図3のデバッグ命令レジスタの様々なフィールドを表形式で示す図。

【図5】一実施形態による図2のデバッグ制御のデバッグ制御レジスタの図。

【図6】一実施形態による図5のデバッグ制御レジスタのフィールドを表形式で示す図。

【図7】非ロックステップモードによるデバッグ開始シグナリングの一例における図1または図2の様々な信号のタイミング図。

20

【図8】ロックステップモードによるデバッグ開始シグナリングの一例における図1または図2の様々な信号のタイミング図。

【図9】ロックステップモードによるデバッグ開始シグナリングの別例における図1または図2の様々な信号のタイミング図。

【図10】非ロックステップモードによるデバッグ終了シグナリングの一例における図1または図2の様々な信号のタイミング図。

【図11】ロックステップモードによるデバッグ終了シグナリングの一例における図1または図2の様々な信号のタイミング図。

【図12】ロックステップモードによるデバッグ終了シグナリングの別例における図1または図2の様々な信号のタイミング図。

30

【発明を実施するための形態】

【0005】

本発明は例示の方法により説明されており、添付の図面により限定されるものではなく、図面において、同様の参照符号は類似の要素を示す。図中の要素は簡潔かつ明確に説明されており、必ずしも寸法通りに描かれていない。

【0006】

一般に、複数のプロセッサ、コア、または中央処理ユニット(CPU)が、ロックステップ方式によってなど同期される方式により動作する、マルチプロセッサデータ処理システムが提供される。しかしながら、デバッグモードへの出入りなどデバッグ動作の非同期性のため、ロックステップが失われることがある。例えば、一対のプロセッサをロックステップ方式により作動させるとき、同期されていない入力がプロセッサのクロックに対して同期されることを保証するため、各プロセッサにおいて同期化回路が使用される。しかしながら、このような同期化回路内に生じ得る準安定性のため、その2つのプロセッサの各々における同期化回路の同期された出力は、実際には異なることがあり、プロセッサクロックに対して非同期的に動作するデバッグ制御インターフェースを用いてデバッグ動作を実行する場合、ロックステップ動作が失われる。この場合、デバッガは、ロックステップの喪失を考慮して、再同期を試みる必要がある。したがって、一実施形態では、プロセッサ間でのデバッグモードの出入りを協調させるために、ロックステップデバッグインターフェースなどクロスシグナリングインターフェースが用いられる(例えば、両方のプロセッサが同時にまたは互いの所定のクロックサイクル数以内でデバッグモードに出入りすること

40

50

が保証される)。一実施形態では、このクロスシグナリングによって、1つのプロセッサにおけるデバッグの開始および終了を別のプロセッサが同じ要求を認識するまで条件付で遅延させることによって、プロセッサがロックステップ方式に維持されることを保証する。また、一実施形態では、プロセッサが実際にロックステップモードにより動作しているか否かに基づき、条件付で、このクロスシグナリングインターフェースが用いられる。

【0007】

本明細書において使用されるものとして、用語「バス」は、1以上の各種の情報、例えばデータ、アドレス、制御又は状態を送信するために使用される複数の信号又は導体を参照するものとして使用される。本明細書において説明される導体は、単一の導体、複数の導体、单方向の導体、又は双方の導体として参照して図示又は説明される。しかしながら、異なる実施形態は導体の実施を変更してもよい。例えば、別々の单方向の導体が双方の導体に代えて使用されてもよく、反対に、双方の導体が別々の单方向の導体に代えて使用されてもよい。また、複数の信号を連続的に送信したり、時間多重化して送信したりする単一の導体によって、複数の導体が置換されてもよい。同様に、複数の信号を搬送する単一の導体が、それらの信号の一部分を搬送する様々な異なる導体に分割されてもよい。従って、信号を送信するための多くの選択肢が存在する。

10

【0008】

「アサート」または「セット」及び「ネゲート」(または「ディアサート」もしくは「クリア」)という語は、本明細書において、それぞれ、信号、状態ビット、または同様の装置を論理的に真または論理的に偽の状態にすることを指して用いられる。論理的に真の状態が論理レベル1である場合、論理的に偽の状態は論理レベルゼロ(0)である。また、論理的に真の状態が論理レベルゼロの場合、論理的に偽の状態は論理レベル1である。

20

【0009】

本明細書に記載の各信号は正論理または負論理として設計され得る。ここで、負論理は、信号名の上の棒(バー)か、信号名に続く文字「B」で示される。負論理信号の場合、信号はアクティブローであり、論理的に真の状態は論理レベル0に相当する。正論理信号の場合、信号はアクティブハイであり、論理的に真の状態は論理レベル1に相当する。本明細書に記載の任意の信号は、負論理または正論理の信号として設計され得る。従って、代替の実施形態では、正論理信号として記載される信号が負論理信号として実装されてもよく、負論理信号として記載される信号が正論理信号として実装されてもよい。

30

【0010】

図1には、一実施形態によるデータ処理システム10の簡略化したブロック図を示す。システム10は、プロセッサ12、プロセッサ14、他のモジュール22、システム相互接続部24、およびデバッグインターフェース20を含む。プロセッサ12は、デバッグ制御16、ロックステップモードイネーブル32、プログラムカウンタ15、プロセッサ制御論理38を含む。ロックステップモードイネーブル32、プログラムカウンタ15、およびプロセッサ制御論理38の各々は、デバッグ制御16に接続される。ロックステップモードイネーブル32はロックステップモードインジケータ42をデバッグ制御16に与え、プロセッサ制御論理38が信号40を介してデバッグ制御16と通信する。プロセッサ14は、デバッグ制御18、ロックステップモードイネーブル34、プログラムカウンタ17、およびプロセッサ制御論理39を備える。ロックステップモードイネーブル34、プログラムカウンタ17、およびプロセッサ制御論理39の各々は、デバッグ制御18に接続される。ロックステップモードイネーブル34はロックステップモードインジケータ36をデバッグ制御18に与え、プロセッサ制御論理39が信号41を介してデバッグ制御18と通信する。図示された実施形態では、プロセッサ12、14は実質的に同一であり、例えば、汎用プロセッサ、デジタル信号プロセッサ(DSP)等、任意の種類のプロセッサであってよい。他の実施形態では、プロセッサ12、14は異なってよい。例えば、プロセッサ12は汎用プロセッサであり、プロセッサ14はDSPであってよい。また、2つのプロセッサしか示していないが、本明細書に記載の実施形態が2つ以上のプロセッサを有するシステムにも適用され得ることが当業者には理解される。加えて、他

40

50

の実施形態では、プロセッサ 12, 14 は図示したものとは異なる論理ブロックを備えて もよく、図 1 に示されていない追加の論理ブロックが存在してもよい。例えば、プロセッサ 12, 14 の各々は、1 つ以上の実行ユニット、命令フェッチユニット、命令デコードユニット、バスインターフェースユニット等を備えてよい。したがって、処理制御論理 38, 39 は、それぞれのプロセッサ 12, 14 の動作を制御することが可能である。プロセッサ 12, 14 の動作は既知であるので、本発明の実施形態を説明するために必要と考えられる範囲を超える説明は行わない。

【 0 0 1 1 】

プロセッサ 12, 14 および他のモジュール 22 (存在する場合) は、システム相互接続部 24 に双方向的に接続される。なお、図 1 に示されていない、システム相互接続部 24 に接続された追加の機能ブロックが存在してもよい。一実施形態では、システム相互接続部 24 は、システムの各ブロックに接続された複数の導体を含むバスとして具体化してもよい。別の実施形態では、システム相互接続部 24 は、システムブロック間における同時通信を可能とする従来の「クロスバー」型バスであってもよい。別の実施形態では、システム相互接続部 24 は、A H B (Advanced High - performance Bus) であってよい。A H B は、A R M 社 (A R M L t d C o m p a n y) によって公開された A M B A 仕様第 2 版において紹介されているバスプロトコルである。さらに別の実施形態では、システム相互接続部 24 は、別のタイプのシステム相互接続システムであってよい。

【 0 0 1 2 】

システム 10 は、プロセッサ 12 におけるデバッグ制御 16 とプロセッサ 14 におけるデバッグ制御 18 との間のロックステップデバッグインターフェース 30 を含む。一実施形態では、ロックステップデバッグインターフェース 30 は、次の信号、すなわち、同期化デバッグ開始要求 25 (デバッグ制御 16 からデバッグ制御 18 に与えられる) 、同期化デバッグ終了命令 26 (デバッグ制御 16 からデバッグ制御 18 に与えられる) 、同期化デバッグ開始要求 27 (デバッグ制御 18 からデバッグ制御 16 に与えられる) 、および同期化デバッグ終了命令 28 (デバッグ制御 18 からデバッグ制御 16 に与えられる) を含む。なお、デバッグ制御 16 と 18 との間に追加の信号が存在してもよい。デバッグインターフェース 20 は、デバッグ制御 16, 18 と外部デバッガ (図示せず) との間のインターフェースを行う。例えば、一実施形態では、デバッグインターフェース 20 は J T A G ポートまたはその一部であってよい。デバッグインターフェース 20 は、外部デバッガとシステム 10 のそれぞれのプロセッサに配置されたデバッグ制御との間において、デバッグの命令および結果の通信を行うことができる。

【 0 0 1 3 】

動作時には、プロセッサ 12, 14 は、同じプロセッサクロック、すなわち、P C L K 54 (図 1 には示さず) を用いて動作し、互いにロックステップ方式により動作可能である。一実施形態では、プロセッサ 12, 14 の各々におけるロックステップモードイネーブルは、ロックステップモードをイネーブルするようにアサートされることが可能である。一実施形態では、ロックステップモードは、システム 10 内においてプロセッサ 12, 14 の内部または外部にある回路 (図示せず) によって与えられたシステム信号に応答してイネーブルされる。代替の実施形態では、プロセッサ 12, 14 が常にロックステップモードにより動作してもよい。プロセッサ 12, 14 がロックステップ方式により作動する場合、各プロセッサは、同時にまたは互いの所定のスキュー以内 (すなわち、互いの所定のクロック数以内) で同じ命令ストリームを実行する。例えば、一実施形態では、ロックステップ方式により作動する場合、プロセッサ 14 における同じ命令の実行は、プロセッサ 12 における同じ命令の実行に比較して、P C L K について 10 サイクル未満だけスキューされる。また、プロセッサ 12, 14 がロックステップモード方式により作動する場合 (デバッグモードにおいても) 、各プロセッサは、その対応するプログラムカウンタ (それぞれプログラムカウンタ 15 およびプログラムカウンタ 17) を同時に更新する。

【 0 0 1 4 】

10

20

30

40

50

ロックステップ方式により作動する場合、デバッグ命令は、デバッグインターフェース 20 を介して外部デバッガからデバッグ制御 16, 18 へ与えられることが可能である。そのデバッグ命令に応答して、プロセッサ 12 及びプロセッサ 14 の各々はデバッグモードに入ることができる。しかしながら、ロックステップ方式による作動を維持するために、プロセッサ 12 およびプロセッサ 14 は、同時にまたは互いの所定のクロック数以内にデバッグモードに入る必要がある。幾つかの実施形態では、デバッグインターフェース 20 は、TCLK 56 などクロックを用いて動作する。このクロックは、プロセッサ 12, 14 によって用いられるクロックに対して同期されておらず、また異なる周波数でもよく、一実施形態では十分に低い周波数である。したがって、一実施形態では、デバッグモードに入る必要があるとき、各プロセッサは、自身がデバッグ命令を認識し、デバッグモードに入る準備が済むとともに、他方のプロセッサが同じデバッグ命令を認識し、やはりデバッグモードに入る準備が済むまで待機する。したがって、一実施形態では、1つのプロセッサがデバッグモードに入る準備が済むとき、そのプロセッサのデバッグ制御が同期化デバッグ開始要求信号をアサートするので、そのプロセッサがデバッグモードに入る準備が済むときを他方のプロセッサが認識できる。このようにして、プロセッサは、他方のプロセッサがデバッグモードに入る準備が済むまで、デバッグに入るのを待機する。同様な説明が、デバッグモードから出ることに適用される。ここで、プロセッサがデバッグモードから出るとき、そのプロセッサのデバッグ制御が同期化デバッグ終了命令信号をアサートするので、そのプロセッサがデバッグモードから出る準備が済むときを他方のプロセッサが認識できる。動作のさらなる詳細について、図 2 ~ 12 を参照して記載する。

【0015】

図 2 には、デバッグ制御 16 の一部をブロック図により示す。デバッグ制御 16 は、制御回路 43、同期化回路 48、デバッグ制御レジスタ 44、およびデバッグ命令レジスタ 46 を備える。制御回路 43 は、ロックステップモードインジケータ 42、プログラムカウンタ 15、PCLK 54、プロセッサ 14 からの同期化デバッグ開始要求 27、プロセッサ 14 からの同期化デバッグ終了命令 28、および同期化回路 48 からの同期化された出力 52 を受信する。なお、同期化出力 52 は、同期化された DR 51 および同期化 GO 53 を含むことができる。また、制御回路 43 は、信号 40 を介してプロセッサ制御論理 38 と通信する。同期化回路 48 は PCLK 54 を受信し、同期化された出力 52 を制御回路 43 に与える。デバッグ制御レジスタ 44 およびデバッグ命令レジスタ 46 は、デバッグインターフェース 20 と通信し、同期化回路 48 に非同期入力 50 を与える。デバッグ回路 58 は、デバッグ制御レジスタ 44 およびデバッグ命令レジスタ 46 を備え、テストクロック (TCLK) 56 を受信する。したがって、デバッグ回路 58 が、PCLK 54 に対して同期されていない TCLK 56 にしたがって動作することが留意される。したがって、非同期入力 50 は PCLK 54 に対して同期されていないてもよい。しかしながら、これに代えて、TCLK 56 が PCLK 54 に対して同期されていてよい。また、デバッグインターフェース 20 から入って来る入力は、PCLK 54 に同期されていなくてもよい。したがって、デバッグ回路 (例えば、デバッグ回路 58) の第 1 の部分は第 1 のクロック (例えば、TCLK 56) を用いて動作する一方、デバッグ回路の第 2 の部分 (例えば、同期化回路 48 および制御回路 43) は第 1 のクロックに対して同期されていない第 2 のクロック (例えば、PCLK 54) を用いて動作することが可能である。図 2 の動作については、図 3 ~ 6 を参照してデバッグ制御レジスタ 44 およびデバッグ命令レジスタ 46 について説明した後、より詳しく記載する。

【0016】

図 3 には、本発明の一実施形態によるデバッグ命令レジスタ 46 を示す。デバッグ命令レジスタ 46 は、読み取り / 書込み命令ビットを格納するための R / W フィールド 60、入命令ビットを格納するための GO フィールド 62、出命令ビットを格納するための EX フィールド 64、およびレジスタ選択インジケータを格納するための RS フィールド 66 を含む。図 4 には、デバッグ命令レジスタ 46 における各フィールドの動作について記載する表を示す。読み取り / 書込み命令ビットによって、データ転送の方向が指定される。例えば、R /

10

20

30

40

50

W60が論理レベル0にクリアされるとき、命令に関連したデータはRS66によって指定されるレジスタに書き込まれ、論理レベル1に設定されるとき、RS66によって指定されるレジスタに格納されているデータが読み取られる。GO62が論理レベル0にクリアされるとき、動作は実行されない。GO62が論理レベル1に設定されるとき、(プロセッサ12内の)命令レジスタ(IRD)における命令が実行される。この命令を実行するために、プロセッサ12はデバッグモードから抜け、命令を実行する。EX64が論理レベル0にクリアされるとき、プロセッサ12は、命令の実行直後、デバッグモードに戻る。プロセッサ12は、EX64が論理レベル1に設定されるとき、通常の動作を継続し、他のデバッグ要求源はアサートされない。したがって、EX64が論理レベル1に設定されるとき、プロセッサ12はデバッグモードを抜けて、別のデバッグ要求が生成されるまで通常動作を再開する。

【0017】

図5には、本発明の一実施形態によるデバッグ制御レジスタ44を示す。デバッグ制御レジスタ44は、デバッグ要求制御ビットを格納するためのDRフィールド70を備える。図6には、DR70の動作を説明する表を示す。DR70は、無条件にプロセッサ12にデバッグモードに入ることを要求するために用いられる。したがって、DR70が論理レベル0にクリアされるとき、デバッグモード要求は行われず、論理レベル1に設定されるとき、プロセッサ12は次の命令境界においてデバッグモードに入る。

【0018】

なお、デバッグ命令レジスタ46およびデバッグ制御レジスタ44は、任意の数のフィールドを各々有する1つ以上のレジスタを用いて実装されてよく、各フィールドは任意の数のビットを有し、任意に編成されてよい。

【0019】

従って、戻って図2を参照すると、例えば、外部デバッガからの命令に応答して、デバッグモードに入りするための要求を生成するために、デバッグインターフェース20がレジスタ44, 46のフィールドを設定またはクリアしてよい。デバッガ回路58はTCLK56にしたがって動作するので、レジスタ44, 46のフィールドは、デバッグインターフェース20からの命令に応答して、TCLK56にしたがって更新される(例えば、TCLKの立ち上がりまたは立ち下がり縁に応答して)。同期化回路48は、レジスタ44, 46から非同期入力50を受信する。例えば、DR70またはGO62が設定またはクリアされるとき、それらの入力は同期化回路48によって入力として受信される。これらのビットはTCLK56に同期して設定またはクリアされるので、PCLK54に対して同期されなくてよい。同期化回路48は、PCLK54に従って動作し、DR70およびGO62をPCLK54に同期させて、DR70の同期化されたバージョン、すなわち、同期化されたDR51と、GO62の同期化されたバージョン、すなわち、同期化GO53とを生成し、それらは各々PCLK54に対し同期化される。したがって、同期化回路48は、制御回路43に対し対応する同期された出力52(ここで、同期化DR51および同期化GO53は同期化出力52に含まれてよい)を与えるように、デバッガ回路58から受信された非同期入力50を同期させるように動作する。

【0020】

これらの同期化出力を用いて、制御回路43は、プロセッサ14に対し、制御回路43が同期され、適切な動作(デバッグモードの出入りなど)を行う準備が済んだことを適切にアラートする。例えば、デバッグモードに入ることのDR70のアサートに応答して、同期化回路48は同期化DR51を制御回路43に与える。この点において、プロセッサ12がデバッグモードに入る準備が済んだと考えられてもよい。したがって、制御回路43は、同期化DR51のアサートに応答して、プロセッサ14のデバッグ制御18に同期化デバッグ開始要求25を与えて、プロセッサ12がデバッグモードに入る準備が済んだことをデバッグ制御18に指示することが可能である。しかしながら、プロセッサ12は、プロセッサ14のデバッグ制御18からのアサートされた同期化デバッグ開始要求27が受信され、プロセッサ14もデバッグモードに入る要求を受信し(その対応するデバッ

10

20

30

40

50

グ制御レジスタのD R ビットのアサートを介して)、それに応じて、デバッグモードに入る準備が済んでいることを示すまで、デバッグモードに入らない。したがって、プロセッサ1 2は、プロセッサ1 4がデバッグモードに入る準備が済むまで、デバッグモードに入らない。反対に、プロセッサ1 4は、プロセッサ1 2がデバッグモードに入る準備が済むまで、デバッグモードに入らない。このようにして、両方のプロセッサはロックステップ方式により、すなわち同時に、デバッグモードに入ることが可能である。プロセッサ1 4は、同様に、プロセッサ1 2が、プロセッサ1 2がデバッグモードに入る準備が済んだことをプロセッサ1 4にアラートし、プロセッサ1 4自身もデバッグモードに入る準備が済むまで、デバッグモードに入らない。

【0021】

10

同様な動作が、デバッグモードから出ることに適用される。例えば、デバッグモードから出ることのG O 6 2のアサートに応答して、同期化回路4 8は同期化G O 5 3を制御回路4 3に与える。この点において、プロセッサ1 2がデバッグモードから出る準備が済んだと考えられてもよい。したがって、制御回路4 3は、同期化G O 5 3のアサートに応答して、プロセッサ1 4またはデバッグ制御1 8に同期化デバッグ終了命令2 6を与えて、プロセッサ1 2がデバッグモードから出る準備が済んだことをデバッグ制御1 8に指示することが可能である。しかしながら、プロセッサ1 2は、プロセッサ1 4のデバッグ制御1 8からのアサートされた同期化デバッグ終了命令2 7が受信され、プロセッサ1 4もデバッグモードから出る命令を受信し(その対応するデバッグ命令レジスタのG O ビットのアサートを介して)、それに応じて、デバッグモードから出る準備が済んでいることを示すまで、デバッグモードから出ない。したがって、プロセッサ1 2は、プロセッサ1 4がデバッグモードから出る準備が済むまで、デバッグモードから出ない。反対に、プロセッサ1 4は、プロセッサ1 2がデバッグモードから出る準備が済むまで、デバッグモードから出ない。このようにして、両方のプロセッサはロックステップ方式により、すなわち同時に、デバッグモードから出ることが可能である。プロセッサ1 4は、同様に、プロセッサ1 2が、プロセッサ1 2がデバッグモードから出る準備が済んだことをプロセッサ1 4にアラートし、プロセッサ1 4自身もデバッグモードから出る準備が済むまで、デバッグモードから出ない。

【0022】

20

一実施形態では、プロセッサ1 2およびプロセッサ1 4がデバッグモードに入ると、デバッグインターフェース2 0を介して外部デバッグによって要求される続く動作は、両方のプロセッサにおいてT C L K 5 6クロックを用いて実行されることができ、プロセッサ1 2とプロセッサ1 4との間では、それらの動作の同期および続くイベントのハンドシェークが必要ないので、通信が簡略化される。代替の実施形態では、プロセッサクロックP C L K 5 4は、要求される動作を実行するために両方のプロセッサにおいて用いられてもよく、P C L K 5 4は、デバッグ制御1 6内の制御5 8に同期されている代替のクロックに切り替えられてもよいので、制御シグナリングのさらなる同期化の必要が回避される。このデバッグまたはテストクロックと汎用プロセッサのクロックとの間のクロックハンドオフによって、幾つかの実施形態においてより高度にシグナリングを簡略化することが可能となる。

【0023】

40

なお、一実施形態では、同期化デバッグ開始要求2 5は同期化D R 5 1の遅延されたバージョンである(例えば、組み合わせまたは連続した論理を通じた伝搬による遅延)。すなわち、同期化デバッグ開始要求2 5は同期化D R 5 1と同じ信号であってよく、P C L K 5 4の1以上のクロックサイクルだけ遅延されているだけである。すなわち、同期化D R 5 1および同期化デバッグ開始要求2 5の両方は、同じイベントに応答してアサートされる(すなわち、それらの両方は、デバッグ回路5 8を介して受信されたデバッグモードに入るための要求を同期化回路4 8が同期化することに応答してアサートされる)。同期化デバッグ終了命令2 6の場合も、同期化デバッグ終了命令2 6が単に同期化G O 5 3の遅延されたバージョンであるという点で同じであってよい。すなわち、同期化G O 5 3お

50

および同期化デバッグ終了命令信号 26 の両方は、同じイベントに応答してアサートされる（すなわち、それらの両方は、デバッグ回路 58 を介して受信されたデバッグモードから出るための要求を同期化回路 48 が同期化することに応答してアサートされる）。

【0024】

また、同期化回路 48 によって出力される同期化 DR51 の任意の部分または同期化デバッグ開始要求 25 の任意の部分は、プロセッサ 12 がデバッグモードに入る時を決定する同期化デバッグ開始要求信号として用いられることができる。例えば、一実施形態では、プロセッサ 12 は、プロセッサ 14 から受信された同期化 DR51 および同期化デバッグ開始要求 27 の両方がアサートされるまで、デバッグモードに入るのを待機する。代替の実施形態では、プロセッサ 12 は、プロセッサ 14 から受信された同期化デバッグ開始 25 および同期化デバッグ開始要求信号 27 の両方がアサートされるまで、デバッグモードに入るのを待機する。したがって、上述のように、同じイベントに応答して同期化 DR52 および同期化デバッグ開始要求 25 の両方がアサートされるので、同期化 DR51 または同期化デバッグ開始要求 25 が同期化デバッグ開始要求信号（デバッグモードに入る時を決定する際にプロセッサ 12 によって用いられる）として用いられてもよいことが留意される。同様に、代替の実施形態では、同期化回路 48 によって出力される同期化 GO53 の任意の部分または同期化デバッグ終了命令 26 の任意の部分は、プロセッサ 12 がデバッグモードから出る時を決定する同期化デバッグ終了命令信号として用いられることができる。

【0025】

図 2 を参照すると、任意のタイプの周知の同期化回路を用いて、入力 50 を PCLK54 に対し同期させることができる。例えば、一実施形態では、各入力および対応する出力について、同期化回路は、PCLK54 によってクロックの与えられる複数の直列に接続された D タイプのフリップフロップを含むことが可能である。非同期入力は最初の直列に接続されたフリップフロップのデータ入力において与えられることが可能であり、対応する同期出力は最後の直列に接続されたフリップフロップのデータ出力において与えられることが可能である。ここで、データ出力は次いで PCLK54 に対して同期される。例えば、一実施形態では、DR70 および GO62 の各々は一連の 3 つの直列に接続された D タイプフリップフロップに対し与えられることが可能である。ここで、直列における第 1 のフリップフロップのデータ入力が DR70 または GO62 を受信し、直列における第 3 のかつ最後のフリップフロップのデータ出力が DR51 または GO53 を与える。これに代えて、任意の数のフリップフロップまたは他のタイプの同期化回路が用いられてもよい。

【0026】

一実施形態では、デバッグ制御回路 18 はデバッグ制御回路 16 と同じであり、制御回路、同期化回路、デバッグ制御レジスタ、およびデバッグ命令レジスタを備え、それらはデバッグ制御回路 16 と同じように接続され、同じように動作する。したがって、この実施形態では、デバッグ制御回路 16 およびプロセッサ 12 に対して上述においていたのと同じ説明がデバッグ制御回路 18 およびプロセッサ 14 にも適用される。デバッグ制御回路 18 のデバッグ制御レジスタの DR ビットおよびデバッグ命令レジスタの GO ビットも、デバッginタフェース 20 を介してアサートまたはネゲートされる。幾つかの実施形態では、プロセッサ 12 をデバッグモードに入らせる（例えば、プロセッサ 12 における DR50 をアサートすることによって）第 1 の要求は、プロセッサ 14 をデバッグモードに入らせる（例えば、プロセッサ 14 における DR ビットをアサートすることによって）第 2 の要求と同じ、デバッグモードに入るための要求と考えられる。しかしながら、代替の実施形態では、複数のプロセッサが含まれるため、複数のプロセッサに対するそうした要求は、複数の個別の要求と考えられてもよい。プロセッサ 12 と同様、プロセッサ 14 は、デバッグモードへの出入りを行う準備が済み（プロセッサ 14 の同期化 DR または同期化 GO 信号のアサートによって示される）、プロセッサ 12 からアサートされた同期化デバッグ開始要求 27 または同期化デバッグ終了命令 28 がそれぞれ受信されるまで、デ

10

20

30

40

50

バッグモードに出入りしない。一実施形態では、プロセッサ 12, 14 の両方は、PCLK54 のような同じプロセッサクロックにしたがって動作する。ここで、プロセッサ 12, 14 の各々のデバッグ回路の非同期部分は、TCLK56 のような同じテストクロックにしたがって動作する。しかしながら、代替の実施形態では、第 3 のクロックがプロセッサ 14 に対して用いられ、プロセッサ 14 は自身のプロセッサクロック（プロセッサ 12 によって用いられる PCLK54 と同じ場合も異なる場合もある）にしたがって動作することができる。

【0027】

一実施形態では、各プロセッサの対応するデバッグ回路制御の DR または GO ピットは 10 デバッグインターフェース 20 によって同時に設定またはクリアされることが可能であるが、プロセッサ 12 の同期化回路 48 からの同期化された出力およびプロセッサ 14 の同期化回路からの同期化された出力は同時に与えられない。プロセッサ 12, 14 の同期化回路は同一であった場合にも、様々な原因に基づいて、同期化された出力を与えるように入力を同期化するために、1 つサイクル以上が取られることがある。デバッグモードに入るまたはデバッグモードから出るためには各プロセッサが単にそれぞれの同期化回路の出力に依存し、デバッグモードに入るまたはデバッグモードから出る準備が済んだか否かに関するインジケータを他のプロセッサから受信しない場合、同期化時間の差のために、2 つのプロセッサが 1 サイクル以上離れてデバッグモードに入るまたはデバッグモードから出ることがあり、したがって、ロックステップが失われる。したがって、ロックステップデバッグインターフェース 30 を含むことおよびシステムにおける他のロックステッププロセッサは、デバッグモードに入るまたはデバッグモードから出る準備が済むまで、この信号を用いてデバッグモードの開始または終了を遅延し、上述に説明したように、ロックステップの損失を防ぐことが可能である。代替の実施形態では、異なるタイプの同期化回路は各プロセッサに用いられることにおいて、上述したようなロックステップデバッグインターフェースの使用もロックステップの損失を防ぐことに役立つ可能性がある。

【0028】

また、一実施形態では、各プロセッサのデバッグ制御回路に対応するロックステップモードイネーブルインジケータによって示されるように、プロセッサ 12, 14 はロックステップモードで動作する時のみ、ロックステップデバッグインターフェース 30 が用いられる、あるいはデバッグモードの開始または終了が遅延される。なお、幾つかの実施形態では、ロックステップモードで動作する時、プロセッサ 12, 14 が、その 2 つのプロセッサとの間に遅延を有するように動作し、同じクロックサイクルで動作することはできない。さもなければ、ロックステップモードがイネーブルしない時、対応する制御回路がその対応する同期化回路から同期化された DR または GO 命令を受信すると、各プロセッサがデバッグモードに入るまたはデバッグモードから出ることができる。すなわち、プロセッサ 12, 14 はロックステップモードで動作しないとき、独立モードで動作する、ここで、プロセッサ 12, 14 は別の独立プロセッサとして機能する。

【0029】

システム 10 の動作について図 7 ~ 12 のタイミング図を参照して以下に詳しく説明する。しかしながら、同じ説明をシステム内の任意のプロセッサに適用することが可能である。タイミング図の各々において、PCLK54 および TCLK56 は第 1 の 2 つの信号として与えられる（また、プログラムカウンタ 15 およびプログラム 17 の図 7 ~ 12 の各々に用いられたプログラムカウンタ値は 16 進数式であることを注意されたい）。

【0030】

図 7 には、ロックステップがディザブルされた状態でデバッグモードに入るタイミングの例を示す。したがって、図 7 の最後の信号、ロックステップモード、はネゲートされる。この例において、デバッグモードに入ることは DR70 のアサートによって要求される（ここで、プロセッサ 14 の DR ピットも同時にアサートされることが可能である）。矢印 81 で示すように、TCLK56 の立ち上がり縁に応答して、DR70 のアサートはサイクル 1 の間に起きる。この点において、DR70 は PCLK54 に対して同期されてい

10

20

30

40

50

ない。矢印 8 2 で示すように、D R 7 0 は P C L K 5 4 (同期化回路 4 8 によって) さらに同期化され、サイクル 3 で同期化 D R 5 1 を生成する。矢印 8 3 で示すように、同期化 D R 5 1 のアサートに応答して、制御回路 4 3 が後のサイクル 3 で同期化デバッグ開始要求 2 5 (デバッグ制御 1 6 の出力) をアサートする。また、矢印 8 4 で示すように、同期化 D R 5 1 のアサートに応答して、プロセッサ 1 2 がサイクル 4 でデバッグモードに入る (デバッグモード信号が論理レベル 1 のとき、プロセッサ 1 2 はデバッグモードであり、論理レベルがゼロのとき、プロセッサはデバッグモードではない)。矢印 8 5 で示すように、上述のように、P C L K 5 4 と T C L K 5 6 との間の関係は固定されないので、同期化されたバージョンの D R (同期化 D R) はプロセッサ 1 2, 1 4 で異なることが可能である。したがって、プロセッサ 1 4 の D R ビットは D R 7 0 と同時に設定できるが、プロセッサ 1 4 の同期化された D R はサイクル 4 まで、プロセッサ 1 4 の同期化回路によって出力されず、該サイクル 4 は、プロセッサ 1 2 で同期化 D R 5 1 が与えられるときより 1 つ後のサイクルである。後のサイクル 4 では、矢印 8 6 で示すように、プロセッサ 1 4 の制御回路が同期化デバッグ開始要求 2 7 (デバッグ制御 1 8 の出力) をアサートする。また、矢印 8 7 で示すように、サイクル 4 における同期化 D R のアサートに応答して、プロセッサ 1 4 がサイクル 5 でデバッグモードに入る。したがって、プロセッサ 1 4 がプロセッサ 1 2 より 1 つ後のサイクルでデバッグモードに入る。しかしながら、ロックステップモードがイネーブルされていないので、デバッグ制御 1 6 (同期化デバッグ開始要求 2 7) の入力におけるインターフェース信号およびデバッグ制御 1 8 (同期化デバッグ開始要求 2 5) の入力におけるインターフェース信号が無視され、したがって、プロセッサが無条件でデバッグモードに入る。したがって、デバッグモードにおいて、各プロセッサのプログラムカウンタが異なる値になり (サイクル 6 および 7 に認識されるように)、このときプロセッサ 1 2, 1 4 は同期されていない。10

【 0 0 3 1 】

図 8 には、ロックステップモードがイネーブルされた状態でデバッグモードに入る時間の例を示す。したがって、図 8 における最後の信号、ロックステップモード、がアサートされる。この例において、デバッグモードに入ることは、D R 7 0 のアサートによって要求される (ここで、プロセッサ 1 4 の D R ビットも同時にアサートされることが可能である)。矢印 9 1 で示すように、T C L K 5 6 の立ち上がり縁に応答して、D R 7 0 のアサートはサイクル 1 の間に起きる。この点では、D R 7 0 は P C L K 5 4 に対して同期されていない。矢印 9 2 で示すように、D R 7 0 は P C L K 5 4 (同期化回路 4 8 によって) にさらに同期化され、サイクル 3 で同期化 D R 5 1 を生成する。矢印 9 3 で示すように、同期化 D R 5 1 のアサートに応答して、制御回路 4 3 が後のサイクル 3 で同期化デバッグ開始要求 2 5 (デバッグ制御 1 6 の出力) をアサートする。矢印 9 4 で示すように、この同期化デバッグ開始要求 2 5 のアサートがデバッグ制御 1 8 の入力を次に伝達する。上で説明したように、P C L K 5 4 と T C L K 5 6 との間の関係が固定されないので、同期化されたバージョンの D R (同期化された D R) はプロセッサ 1 2, 1 4 で異なることが可能である。したがって、矢印 9 5 で示すように、プロセッサ 1 4 の D R ビットは D R 7 0 に同時に設定できるが、プロセッサ 1 4 の同期化された D R はサイクル 4 までプロセッサ 1 4 の同期化回路によって出力できず、該サイクル 4 は、同期化 D R 5 1 はプロセッサ 1 2 に与えられた時より 1 つ後のサイクルである。矢印 9 6 によって示すように、サイクル 4 の後、プロセッサ 1 4 の制御回路が同期化デバッグ開始要求 2 7 (デバッグ制御 1 8 の出力) をアサートする。矢印 9 7 で示すように、この同期化デバッグ開始要求 2 7 のアサートがデバッグ制御 1 6 の出力を伝達する。30

【 0 0 3 2 】

同期化 D R 5 1 のアサートに応答してプロセッサ 1 2 がデバッグモードに入ることを示す図 7 と異なって、矢印 9 8 で示すように、同期化 D R 5 1 がアサートされ、同期化デバッグ開始要求 2 7 のアサートが受信されるまでプロセッサ 1 2 がデバッグモードの開始を遅延する。したがって、図 7 のようにサイクル 4 でデバッグモードに入るよりプロセッサ 1 2 がサイクル 5 までデバッグモードの開始を遅延する。同様に、矢印 9 9 で示すように40

、プロセッサ14の同期化されたDRがアサートされ、同期化デバッグ開始要求25のアサートが受信された時、プロセッサ14がデバッグモードに入る。したがって、プロセッサ14もサイクル5でデバッグモードに入る。よって、両方のプロセッサは同期しており、ロックステップを損失しない。したがって、同期化デバッグ開始要求信号の使用によって、ロックステップが維持できる。図7の例に比較すると、サイクル5～7に示すように、プロセッサ12, 14のプログラムカウンタ値はデバッグモードの間で同じ値である。

【0033】

図9が、ロックステップ動作がイネーブルされた状態でデバッグモードに入るタイミングの別の例を示す。したがって、図9の最後の信号、ロックステップモード、がアサートされる。この例において、デバッグモードの開始はDR70のアサートによって要求される（ここで、プロセッサ14のDRビットも同時にアサートされることが可能である）。矢印101で示すように、TCLK56の立ち上がり縁に応答して、DR70はサイクル1でアサートされる。この点で、DR70はPCLK54に対して同期されていない。矢印105で示すように、DR70はPCLK54（同期化回路48によって）にさらに同期化され、サイクル3で同期化DR51を生成する。矢印106で示すように、同期化DR51のアサートに応答して、制御回路43が後のサイクル3で同期化デバッグ開始要求25（デバッグ制御16から出力）をアサートする。矢印103で示すように、同期化デバッグ開始要求25のアサートが、デバッグ制御18の入力をさらに伝達する。上述で説明したように、PCLK54とTCLK56との間の関係は固定されないので、同期化されたバージョンのDR（同期化されたDR）はプロセッサ12, 14で異なることが可能である。しかしながら、図9において、矢印102で示すように、プロセッサ14の同期化されたDRもサイクル4でプロセッサ14の同期化回路によって出力される。後のサイクル3で、矢印109で示すように、プロセッサ14の制御回路が同期化デバッグ開始要求27（デバッグ制御18の出力で）をアサートする。矢印104で示すように、この同期化デバッグ開始要求27のアサートが、デバッグ制御16の入力をさらに伝達する。

【0034】

また図9を参照して、矢印107で示すように、同期化デバッグ開始要求25がデバッグ制御16の出力でアサートされ、アサートおよび同期化デバッグ開始要求27はデバッグ制御16によって受信される時、プロセッサ12がデバッグモードに入る。同様に、矢印108で示すように、同期化デバッグ開始要求27がデバッグ制御18の出力でアサートされ、アサートおよび同期化デバッグ開始要求25はデバッグ制御18によって受信される時、プロセッサ14がデバッグモードに入る。したがって、この例において、デバッグモードに入るために別のプロセッサからアサートされた同期化デバッグ開始要求を受信することに加えて同期化されたDRのアサートを待機するより、別のプロセッサからアサートされた同期化デバッグ開始要求を受信することに加えてプロセッサの各々がプロセッサの各々の同期化デバッグ開始要求を受信するまで各プロセッサが待機する。したがって、この例において、ロックステップを損失することなく、両方のプロセッサは同期状態で維持される。したがって、同期化デバッグ開始要求信号の使用によって、ロックステップは維持できる。

【0035】

図10が、ロックステップ動作状態でデバッグモードから出るタイミングの例を示す。したがって、図10の最後の信号、ロックステップモード、がネゲートされる。この例において、デバッグモードの終了はGO62のアサートによって要求される（ここで、プロセッサ14のGOビットも同時にアサートされることが可能である）。矢印111で示すように、TCLK56の立ち上がり縁に応答して、GO62がサイクル1でアサートされる。この点において、GO62はPCLK54に対して同期されていない。矢印112で示すように、GO62はPCLK54（同期化回路48によって）にさらに同期化され、サイクル3で同期化GO53を生成する。矢印113で示すように、同期化GO53のアサートに応答して、制御回路43が後のサイクル3で同期化デバッグ終了命令26（デバッグ制御16の出力）をアサートする。また、矢印114で示すように、同期化GO53

10

20

30

40

50

のアサートに応答して、プロセッサ12がサイクル4でデバッグモードから出る。上述で説明したように、PCLK54とTCLK56との間の関係は固定されないので、同期化されたバージョンのGO(同期化GO)がプロセッサ12, 14と異なることが可能である。したがって、プロセッサ14のGOビットはGO62に同時に設定されることが可能であるが、矢印115で示すように、プロセッサ14の同期化GOはサイクル4までプロセッサ14の同期化回路によって出力できなく、該サイクル4は、同期化GO53がプロセッサ12に与えられた時より1つ後のサイクルである。後のサイクル4において、矢印116で示すように、プロセッサ14の制御回路が同期化デバッグ終了命令28(デバッグ制御18の出力で)をアサートする。また、矢印117で示すように、サイクル4における同期化GOのアサートに応答して、プロセッサ14がサイクル5でデバッグモードに入る。したがって、この例において、プロセッサ14がプロセッサ12の1つ後のサイクルでデバッグモードから出る。しかしながら、ロックステップモードがイネーブルされないので、デバッグ制御16の入力におけるインターフェース信号(同期化デバッグ終了命令28)およびデバッグ制御18の入力におけるインターフェース信号(同期化デバッグ終了命令26)が無視され、したがって、プロセッサがデバッグモードから出ることに条件を付けない。したがって、各プロセッサのプログラムカウンタは異なる値になり(サイクル6および7から参照するように)、よって、このときプロセッサ12, 14は同期されていない。

【0036】

図11が、ロックステップモードがイネーブルされた状態でデバッグモードに入るまたはデバッグモードから出るタイミングの例を示す。したがって、図11の最後の信号、ロックステップ、がアサートされる。この例において、デバッグモードから出ることはGO62のアサートによって要求される(ここで、プロセッサ14のGOビットも同時にアサートされることが可能である)。矢印121で示すように、TCLK56の立ち上がり縁に応答して、GO62がサイクル1でアサートされる。この点において、GO62はPCLK54に対して同期されていない。矢印122で示すように、GO62はPCLK54(同期化回路48によって)にさらに同期化され、サイクル3で同期化GO53を生成する。矢印123で示すように、同期化GO53のアサートに応答して、制御回路43が同期化デバッグ終了命令26(デバッグ制御16の出力で)をアサートする。矢印124で示すように、この同期化デバッグ終了命令26のアサートがデバッグ制御18の入力を伝達する。上述で説明したように、PCLK54とTCLK56との間の関係が固定されないので、同期化されたバージョンのGO(同期化GO)がプロセッサ12, 14で異なることが可能である。したがって、矢印125で示すように、プロセッサ14のGOビットはGO62に同時に設定されることが可能であるが、プロセッサ14の同期化GOはサイクル4までプロセッサ14の同期化回路によって出力されない、該サイクル4は、同期化GO53がプロセッサ12に与えられた時より1つ後のサイクルである。後のサイクル4で、矢印126で示すように、プロセッサ14の制御回路が同期化デバッグ終了命令28(デバッグ制御18の出力で)をアサートする。矢印127で示すように、この同期化デバッグ終了命令28のアサートがデバッグ制御16の入力を伝達する。

【0037】

同期化GO53のアサートに応答してプロセッサ12がデバッグモードから出ることを示す図10と異なって、矢印128で示すように、同期化GO53がアサートされ、同期化デバッグ終了命令28がアサートされることが受信されるまでプロセッサ12がデバッグモードの終了を遅延する。したがって、図10で行ったように、プロセッサ12が、サイクル4よりサイクル5までデバッグモードの終了を遅延する。同様に、矢印129で示すように、プロセッサ14の同期化GOがアサートされ、同期化デバッグ終了命令26のアサートが受信されるまでプロセッサ14がデバッグモードから出る。したがって、プロセッサ14もサイクル5でデバッグモードから出る。したがって、ロックステップを損失しなく、両方のプロセッサは同期化で維持する。したがって、同期化デバッグ終了命令信号の使用を介して、ロックステップが維持される。

10

20

30

40

50

【0038】

図12が、ロックステップ動作をイネーブルされた状態でデバッグモードから出るタイミングの例を示す。したがって、図12の最後の信号、ロックステップモード、がアサートされる。この例において、デバッグモードの終了は、G062のアサートによって要求される（ここで、プロセッサ14のG0ビットも同時にアサートされることが可能である）。矢印131で示すように、TCLK56の立ち上がり縁に応答して、G062がサイクル1でアサートされる。この点において、G062はPCLK54に対して同期されていない。矢印133で示すように、G062はPCLK54（同期化回路48によって）にさらに同期化され、同期化G053をサイクル3で生成する。矢印134で示すように、同期化G053のアサートに応答して、制御回路43が後のサイクル3で同期化デバッグ終了命令26（デバッグ制御16の出力）をアサートする。上述で説明したように、PCLK54とTCLK56との間の関係は固定されないので、同期化されたバージョンのG0（同期化G0）はプロセッサ12, 14で異なることが可能である。しかしながら、図12において、矢印132で示すように、プロセッサ14の同期化G0もサイクル4プロセッサ14の同期化回路によって出力される。後のサイクル3において、矢印139で示すように、プロセッサ14の制御回路が同期化されたデバッグ開始命令28（デバッグ制御18の出力で）をアサートする。矢印136で示すように、この同期化デバッグ終了命令28のアサートがデバッグ制御16の入力を伝達する。

【0039】

また図12を参照して、矢印137で示すように、同期化デバッグ終了命令26がデバッグ制御16の出力でアサートされ、アサートされた同期化デバッグ終了命令28はデバッグ制御16によって受信される時、プロセッサ12がデバッグモードから出る。同様に、矢印138で示すように、同期化デバッグ終了命令28がデバッグ制御18の出力でアサートされ、アサートされた同期化デバッグ終了命令26がデバッグ制御18によって受信される時、プロセッサ14がデバッグモードから出る。したがって、この例において、デバッグモードから出るために別のプロセッサからアサートされた同期化デバッグ終了命令を受信することに加えて同期化G0を待機するより、別のプロセッサからアサートされた同期化デバッグ終了命令を受信することに加えてプロセッサの各々がプロセッサの各々の同期化デバッグ終了命令をアサートするまでプロセッサの各々が待機する。したがって、この例において、両方のプロセッサが、ロックステップを損失しなくロックステップで維持する。したがって、同期化デバッグ終了命令信号の使用を介して、ロックステップが維持できる。

【0040】

したがって、クロスシグナリングの使用によって、ロックステップモードで動作するシステム内のプロセッサがロックステップを損失せず、デバッグモードに入るまたはデバッグモードから出ることが保証されることが理解される。このようにして、デバッグを開始または終了しても、システムにおける複数のプロセッサが同期状態を維持する。

【0041】

例えば、一実施形態では、システム10の図示された素子は单一集積回路または同じデバイス以内に配置される。あるいは、システム10は、任意の数の別の集積回路または別の互いに相互接続されたデバイスを含むことが可能である。例えば、他のモジュール22がある場合、そのモジュールは、プロセッサ12, 14と同じ集積回路または別の集積回路に配置されてもよく、またはシステム10の他の素子から別々に離れた別の周辺装置またはスレーブ装置に配置されてもよい。

【0042】

以下に本発明の様々な実施形態を説明する。

項目1は、第1のプロセッサと、第2のプロセッサと、第1のプロセッサに接続された第1のクロックと、第2のプロセッサに接続された第2のクロックと、第1のプロセッサおよび第2のプロセッサに接続された第3のクロックと、を備えるシステムである。第1のプロセッサは、第3のクロックを受信するように接続されたデバッグ回路と、第1のク

10

20

30

40

50

ロックを受信するように接続された同期化回路であって、デバッグモードに入るための第1の要求を受信し、第1の同期化デバッグ開始要求信号を供給する、同期化回路と、第2のプロセッサから第2の同期化デバッグ開始要求信号を受信するための入力とを備える。第1の同期化デバッグ開始要求信号は第1のクロックに対して同期化されており、第1のプロセッサは、第1の同期化デバッグ開始要求信号および第2の同期化デバッグ開始要求信号の両方がアサートされるまで、デバッグモードに入ることを待機する。項目2は、項目1のシステムを含み、第3のクロックは第1のクロックに対して同期されていない。項目3は、項目2のシステムを含み、第2のクロックは第2のクロックに対して同期されていない。項目4は、項目1のシステムを含み、デバッグ回路はデバッグ要求レジスタビットを備え、デバッグ要求レジスタビットのアサートに応答して、デバッグモードに入るための第1の要求は、同期化回路に対し供給される。項目5は、項目1のシステムを含み、第1のプロセッサは第1のプログラムカウンタを備え、第2のプロセッサは第2のプログラムカウンタを備え、第1のプロセッサ及び第2のプロセッサがデバッグモードにあるとき、同時に第1のプロセッサは第1のプログラムカウンタをインクリメントし、第2のプロセッサは第2のプログラムカウンタをインクリメントする。項目6は、項目1のシステムを含み、第1のプロセッサおよび第2のプロセッサはデバッグモードに入り、該デバッグモード中、ロックステップ方式により同じ命令を実行する。項目7は、項目1のシステムを含み、第1のプロセッサおよび第2のプロセッサはデバッグモードに入り、該デバッグモード中、同じ命令を実行し、第1のプロセッサによる前記同じ命令の実行は、第2のプロセッサによる前記同じ命令の実行と比較して、第1のクロックにおける10サイクル以下だけスキューされる。項目8は、項目1のシステムを含み、同期化回路はデバッグモードから出るための要求をデバッグ回路から受信し、第1の同期化されたデバッグ終了コマンド信号を供給し、第1の同期化されたデバッグ終了コマンド信号は第1のクロックに対して同期化されており、第1のプロセッサはさらに、第1の同期化デバッグ開始要求信号を第1のプロセッサから第2のプロセッサに転送するための第1の出力と、第1の同期化デバッグ終了命令信号を第1のプロセッサから第2のプロセッサに転送するための第2の出力と、第2の同期化デバッグ終了命令信号を第2のプロセッサから受信するための入力とを備え、第1のプロセッサは、第1の同期化されたデバッグ終了コマンド信号および第2の同期化されたデバッグ終了コマンド信号の両方がアサートされるまで、デバッグモードを出ることを待機する。項目9は、項目1のシステムを含み、第2のプロセッサは、第3のクロックを受信するように接続されたデバッグ回路と、第2のクロックを受信するように接続された同期化回路であって、デバッグモードに入るための第2の要求を受信し、第2の同期化デバッグ開始要求信号を第1のプロセッサに供給する、同期化回路と、第1のプロセッサから第1の同期化デバッグ開始要求信号を受信するための入力とを備える。項目10は、項目9のシステムを含み、第2のプロセッサは、第1の同期化デバッグ開始要求信号および第2の同期化デバッグ開始要求信号の両方がアサートされるまで、デバッグモードに入ることを待機する。

【0043】

項目11は、第1のクロックを用いてデバッグ回路の第1の部分にクロックを供給する工程と、第2のクロックを用いてデバッグ回路の第2の部分にクロックを供給する工程であって、第1のクロックは第2のクロックに対して同期されていない工程と、デバッグモードに入るための第1の要求をデバッグ回路の第1の部分から同期化回路に転送する工程であって、デバッグモードに入るための第1の要求は第2のクロックに対して同期されていない工程と、第1のプロセッサが、第1の同期化デバッグ開始要求を生成するために、デバッグモードに入るための第1の要求を第2のクロックと同期させる工程と、第1のプロセッサが、第2のプロセッサから受信されている第2の同期化デバッグ開始要求を監視する工程と、第1のプロセッサが、第1の同期化デバッグ開始要求および第2の同期化デバッグ開始要求の両方がアサートされるまで、デバッグモードに入ることを待機する工程と、を含む方法である。項目12は、項目11の方法において、第1の同期化デバッグ開始要求を第1のプロセッサから第2のプロセッサに転送する工程をさらに含む。項目13

10

20

30

40


50

は、項目11の方法において、第1のプロセッサおよび第2のプロセッサに対するロックステップ動作をイネーブルする工程をさらに含み、ロックステップ動作は、デバッグモード中、第1のプロセッサおよび第2のプロセッサにおいて同じ命令を実行することを含む。項目14は、項目11の方法において、デバッグモードから出るための要求をデバッグ回路の第1の部分から同期化回路に転送する工程であって、デバッグモードから出るための要求は第2のクロックに対して同期されていない工程と、第1のプロセッサが、第1の同期化デバッグ終了命令を生成するために、デバッグモードから出るための要求を第2のクロックと同期させる工程と、第1のプロセッサが、第2のプロセッサから受信されている第2の同期化デバッグ終了命令を監視する工程と、第1のプロセッサが、第1の同期化デバッグ終了命令および第2の同期化デバッグ終了命令の両方がアサートされるまで、デバッグモードから出ることを待機する工程と、をさらに含む。項目15は、項目11の方法において、第2のプロセッサが、第2の同期化デバッグ開始要求を生成するために、デバッグモードに入るための第2の要求を第3のクロックと同期させる工程をさらに含み、第1のクロックは第3のクロックに対して同期されていない。項目16は、項目15の方法において、第2のクロックおよび第3のクロックは同期されていない。項目17は、項目15の方法において、デバッグモードに入る前に、第2のプロセッサが、第1のプロセッサから受信されている第1の同期化デバッグ開始要求を監視する工程と、第1の同期化デバッグ開始要求および第2の同期化デバッグ開始要求の両方がアサートされた後、第2のプロセッサが、デバッグモードにおいて1つ以上の命令を実行する工程と、をさらに含む。項目18は、項目11の方法において、第1のプロセッサおよび第2のプロセッサは同じ集積回路上に形成される。
10
20


【0044】

項目19は、第1のプロセッサおよび第2のプロセッサにテストクロックを入力する工程と、第1のプロセッサに第1のプロセッサクロックを入力する工程と、第2のプロセッサに第2のプロセッサクロックを入力する工程と、を備え、テストクロックは第1のプロセッサクロックに対して同期されておらず、テストクロックは第2のプロセッサクロックに対して同期されておらず、さらに、第1のプロセッサが、デバッグモードに入るための第1の要求を受信する工程と、第2のプロセッサが、デバッグモードに入るため前記要求を受信する工程であって、デバッグモードに入るための第1の要求およびデバッグモードに入るための第2の要求はテストクロックに対して同期されている工程と、第1のプロセッサが、第1の同期化デバッグ開始要求を生成するために、デバッグモードに入るための第1の要求を第1のプロセッサクロックに対して同期させる工程と、第2のプロセッサが、第2の同期化デバッグ開始要求を生成するために、デバッグモードに入るための前記要求を前記プロセッサクロックに対して同期させる工程と、第1のプロセッサが、第2のプロセッサから第2の同期化デバッグ開始要求を受信し、第2の同期化デバッグ開始要求を用いて、デバッグモードに入る時を決定する工程と、第2のプロセッサが、第1のプロセッサから第1の同期化デバッグ開始要求を受信し、第1の同期化デバッグ開始要求を用いて、デバッグモードに入る時を決定する工程と、を備える方法である。項目20は、項目19の方法において、デバッグモードに入る前に、第1のプロセッサが、第1の同期化デバッグ開始要求および第2の同期化デバッグ開始要求の両方がアサートされるまで待機し、デバッグモードに入る前に、第2のプロセッサが、第2の同期化デバッグ開始要求および第1の同期化デバッグ開始要求の両方がアサートされるまで待機する。
30
40


【図1】



【図2】




(3)



【 4 】

ビット名	説明
0 RW	読み書き命令ビット このR/Wビットによって、データ転送の向きが指定される。 0-命令中に記述するデータをRS[0:6]によって指定される。データを読み取る。 1-RS[0:6]によって指定されるデータをRS[0:6]に書き込む。
1 GO	GO命令ビット 0-非活性（作動せ不可能）命令 1-RSにおいて命令がRS[0:6]にある命令を実行する。 GO命令が実行される場合、RS[0:6]はRS[0:6]に記述するデータモードを実行する。 命令を実行する場合、RS[0:6]はRS[0:6]に記述するデータモードを実行する。 そして、RS[0:6]に記述する命令に応じて、RS[0:6]に記述する命令が実行される。 EXリセットがサルされている場合、通常動作を抜け、他のデータモードを実行する。 EXリセットがサルされている場合、通常動作を抜け、他のデータモードを実行する。
2 EX	終了命令ビット EXリセットがサルされるまで通常動作を継続する。 EXリセットがサルされるまで通常動作を継続する。
3 RS	RSデータ選択ビットは、いざれのレジ斯特が選択（書込）動作用のリストであるかを決める。

【図 5】




【図 6】


説明	
ビット	名前
31	DR

この制御ビットは、7ビットが「デバッグモード」に入ることを無条件に要求するために用いられる。
 0—デバッグモードが要求しない
 1—無条件のデバッグモード要求
 DR比特がセットされるとき、7ビットは次の命令境界において「デバッグモード」に入る


【図 7】




【図 8】




【 図 9 】




【 図 1 1 】



【図10】



【図12】



フロントページの続き

(72)発明者 グムルジャ、ジミー

アメリカ合衆国 78746 テキサス州 オースティン カノネロ ドライブ 1801

審査官 多賀 実

(56)参考文献 特表2006-512634 (JP, A)

特表2008-518299 (JP, A)

特開2006-079142 (JP, A)

特開2006-178617 (JP, A)

特開平7-261814 (JP, A)

(58)調査した分野(Int.Cl., DB名)

G 06 F 11 / 22

G 06 F 11 / 28

G 06 F 9 / 48

G 06 F 11 / 16 - 11 / 20

G 06 F 15 / 78