

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4323808号
(P4323808)

(45) 発行日 平成21年9月2日(2009.9.2)

(24) 登録日 平成21年6月12日(2009.6.12)

(51) Int. Cl.		F I			
GO6T	5/20	(2006.01)	GO6T	5/20	A
GO6F	17/10	(2006.01)	GO6F	17/10	D
GO6T	1/00	(2006.01)	GO6T	1/00	510
HO4N	1/409	(2006.01)	HO4N	1/40	101C

請求項の数 4 (全 12 頁)

(21) 出願番号	特願2002-578251 (P2002-578251)	(73) 特許権者	591003943 インテル・コーポレーション アメリカ合衆国 95052 カリフォル ニア州・サンタクララ・ミッション カレ ッジ ブレーバード・2200
(86) (22) 出願日	平成14年3月28日(2002.3.28)	(74) 代理人	100064621 弁理士 山川 政樹
(65) 公表番号	特表2005-509201 (P2005-509201A)	(72) 発明者	アチャリヤ, ティンク アメリカ合衆国・85226・アリゾナ州 ・チャンドラー・ウエスト エリー スト リート・4840
(43) 公表日	平成17年4月7日(2005.4.7)	審査官	▲広▼島 明芳
(86) 国際出願番号	PCT/US2002/010166		
(87) 国際公開番号	W02002/080104		
(87) 国際公開日	平成14年10月10日(2002.10.10)		
審査請求日	平成17年3月28日(2005.3.28)		
(31) 優先権主張番号	09/823, 212		
(32) 優先日	平成13年3月30日(2001.3.30)		
(33) 優先権主張国	米国 (US)		

最終頁に続く

(54) 【発明の名称】 二次元ピラミッド・フィルタ・アーキテクチャ

(57) 【特許請求の範囲】

【請求項1】

Nが3より大きい正の整数であり、(2N-1)次の二次元ピラミッド・フィルタ・アーキテクチャ含む集積回路であって、その(2N-1)次の二次元ピラミッド・フィルタ・アーキテクチャが

(2N-1)次の一次元ピラミッド・フィルタと、

第1、第2、第3の加算回路とを有し、

前記(2N-1)次の二次元ピラミッド・フィルタ・アーキテクチャは、オペレーション中、それぞれのクロック・サイクルにおいて、少なくとも、

4つの(2N-1)次の一次元ピラミッド・フィルタ($P^{(2N-1) \times 1}_{i,j-1}$ 、 $P^{(2N-1) \times 1}_{i,j+1}$ 、 $P^{1 \times (2N-1)}_{i-1,j}$ 、 $P^{1 \times (2N-1)}_{i+1,j}$)によって生成される出力信号の前記第1の加算回路による合計に対応するピラミッド・フィルタリング済み出力信号と、

前記第2の加算回路において、 $[2(N-1)-1]$ 次の4つの信号サンプル・マトリックス($P^{2(N-1)-1 \times 2(N-1)-1}_{i-1,j-1}$ 、 $P^{2(N-1)-1 \times 2(N-1)-1}_{i-1,j+1}$ 、 $P^{2(N-1)-1 \times 2(N-1)-1}_{i+1,j-1}$ 、 $P^{2(N-1)-1 \times 2(N-1)-1}_{i+1,j+1}$)を合計することによって生成される出力信号に対応する、ピラミッド・フィルタリング済み出力信号とを生成することができ、

前記二次元ピラミッド・フィルタ・アーキテクチャにおける前記第1、第2の加算回路からの出力信号が、前記二次元ピラミッド・フィルタ・アーキテクチャのそれぞれのクロック・サイクルにおいて前記第3の加算回路によって合計され、さらに、

二次元信号($S_{i+1,j+1}$ 、 $S_{i+1,j-1}$ 、 $S_{i-1,j+1}$ 、 $S_{i-1,j-1}$)を加算する第4の加算回

10

20

路を設け、この第4の加算回路の出力信号が前記第3の加算回路に入力される集積回路。

【請求項2】

Nは3より大きい正の整数であり、 $(2N - 1)$ 次の一次元ピラミッド・フィルタを含む $(2N - 1)$ 次の二次元ピラミッド・フィルタ・アーキテクチャを使用して画像をフィルタリングする方法であって、

前記二次元ピラミッド・フィルタ・アーキテクチャのそれぞれのクロック・サイクルに

4つの $(2N - 1)$ 次の一次元ピラミッド・フィルタ $(P^{(2N-1) \times 1}_{i,j-1}, P^{(2N-1) \times 1}_{i,j+1}, P^{1 \times (2N-1)}_{i-1,j}, P^{1 \times (2N-1)}_{i+1,j})$ によって生成される出力信号に対応するピラミッド・フィルタリング済み出力信号と、

[$2(N - 1) - 1$]次の4つの信号サンプル・マトリックス $(P^{2(N-1)-1 \times 2(N-1)-1}_{i-1,j-1}, P^{2(N-1)-1 \times 2(N-1)-1}_{i-1,j+1}, P^{2(N-1)-1 \times 2(N-1)-1}_{i+1,j-1}, P^{2(N-1)-1 \times 2(N-1)-1}_{i+1,j+1})$ の合計に対応する、ピラミッド・フィルタリング済み出力信号とを合計し、

さらに、前記合計した出力信号と、前記画像の二次元信号 $(S_{i+1,j+1}, S_{i+1,j-1}, S_{i-1,j+1}, S_{i-1,j-1})$ の合計とを加算する

ことを含む方法。

【請求項3】

記憶媒体であって、前記記憶媒体はその上に命令を記憶しており、その命令は、実行されると、

$(2N - 1)$ 次の一次元ピラミッド・フィルタを含む $(2N - 1)$ 次の二次元ピラミッド・フィルタ・アーキテクチャ(Nは3よりも大きい正の整数)を使って画像のフィルタリングを行うため、前記 $(2N - 1)$ 次の二次元ピラミッド・フィルタ・アーキテクチャのそれぞれのクロック・サイクルに、

4つの $(2N - 1)$ 次の一次元ピラミッド・フィルタ $(P^{(2N-1) \times 1}_{i,j-1}, P^{(2N-1) \times 1}_{i,j+1}, P^{1 \times (2N-1)}_{i-1,j}, P^{1 \times (2N-1)}_{i+1,j})$ によって生成される出力信号に対応するピラミッド・フィルタリング済み出力信号と、

[$2(N - 1) - 1$]次の4つの信号サンプル・マトリックス $(P^{2(N-1)-1 \times 2(N-1)-1}_{i-1,j-1}, P^{2(N-1)-1 \times 2(N-1)-1}_{i-1,j+1}, P^{2(N-1)-1 \times 2(N-1)-1}_{i+1,j-1}, P^{2(N-1)-1 \times 2(N-1)-1}_{i+1,j+1})$ の合計に対応する、ピラミッド・フィルタリング済み出力信号と、

合計し、

さらに、前記合計した出力信号を、前記画像の二次元信号 $(S_{i+1,j+1}, S_{i+1,j-1}, S_{i-1,j+1}, S_{i-1,j-1})$ の合計に加算させる

ことを、コンピュータに行わせる、コンピュータ可読記憶媒体。

【請求項4】

スキャンしたカラー画像をフィルタリングするための画像処理ユニットを含む画像処理システムであって、

前記画像処理ユニットは、少なくとも1つの二次元ピラミッド・フィルタ・アーキテクチャを含み、

前記少なくとも1つの二次元ピラミッド・フィルタ・アーキテクチャは、

$(2N - 1)$ 次の一次元ピラミッド・フィルタを含む $(2N - 1)$ 次の二次元ピラミッド・フィルタ・アーキテクチャを含み、この場合、Nは3より大きい正の整数であり、

前記 $(2N - 1)$ 次の二次元ピラミッド・フィルタ・アーキテクチャは、オペレーション中、それぞれのクロック・サイクルにおいて、少なくとも、

4つの $(2N - 1)$ 次の一次元ピラミッド・フィルタ $(P^{(2N-1) \times 1}_{i,j-1}, P^{(2N-1) \times 1}_{i,j+1}, P^{1 \times (2N-1)}_{i-1,j}, P^{1 \times (2N-1)}_{i+1,j})$ によって生成される出力信号に対応するピラミッド・フィルタリング済み出力信号と、

[$2(N - 1) - 1$]次の4つの信号サンプル・マトリックス $(P^{2(N-1)-1 \times 2(N-1)-1}_{i-1,j-1}, P^{2(N-1)-1 \times 2(N-1)-1}_{i-1,j+1}, P^{2(N-1)-1 \times 2(N-1)-1}_{i+1,j-1}, P^{2(N-1)-1 \times 2(N-1)-1}_{i+1,j+1})$ の合計に対応するピラミッド・フィルタリング済み出力信号とを生成することができ、

10

20

30

40

50

前記二次元ピラミッド・フィルタ・アーキテクチャにおけるそれぞれのピラミッド・フィルタリング済み出力信号は、前記二次元ピラミッド・フィルタ・アーキテクチャのそれぞれのクロック・サイクルにおいて合計され、

さらに、前記合計された出力信号が、前記カラー画像の二次元信号 ($S_{i+1, j+1}$ 、 $S_{i+1, j-1}$ 、 $S_{i-1, j+1}$ 、 $S_{i-1, j-1}$) の合計と加算される画像処理システム。

【発明の詳細な説明】

【関連出願】

【0001】

本特許出願は、2001年1月3日に出願の、Tinku Acharyaによる“Multiplierless Pyramid Filter (乗算器なしピラミッド・フィルタ)”という名称の米国特許出願第09/754,684号、2001年3月26日に出願の、Tinku Acharyaによる“Two-Dimensional Pyramid Filter Architecture (二次元ピラミッド・フィルタ・アーキテクチャ)”という名称の米国特許出願第_____号(整理番号042390.P11275)、2001年3月28日に出願の、Tinku Acharyaによる“Pyramid Filter (ピラミッド・フィルタ)”という名称の米国特許出願第_____号(整理番号042390.P11211)、および2001年3月____日に出願の、Tinku Acharyaによる“Two-Dimensional Pyramid Filter Architecture (二次元ピラミッド・フィルタ・アーキテクチャ)”という名称の同時出願米国特許出願第_____号(整理番号042390.P11277)に関連し、それら全ては、本明細書の特許出願の範囲に記載の主題の譲受人に譲受され、本明細書に参照により組み込んである。

【技術分野】

【0002】

本開示はピラミッド・フィルタに関する。

【背景技術】

【0003】

画像処理においては、スキャンしたカラー画像などの画像を、2つまたは複数の別個の画像表現に分解することが望ましい場合が多い。例えば、標準的なフォトコピー・マシンやスキャナ・デバイスにおいて時として適用されることがある、強調や圧縮などの効率的な画像処理オペレーションのために、カラーまたはグレースケールのドキュメント画像を背景画像および前景画像に分解することがある。この状況において、このオペレーションは、しばしばデスクリーニング・オペレーションと呼ばれる。このデスクリーニングはまた、オリジナルのスキャン画像中に存在することがあるハーフトーン・パターンを除去するためにも適用されることがある。例えば、これらのハーフトーン・パターンは、適切に除去しないと、人間の眼に不快なアーティファクトを発生させることがある。この分解またはデスクリーニングのための従来のアプローチでは、それをぼかす(blur)ために、カラー画像にフィルタをかける。次いで、このぼかした結果を、分解を行うためにどの程度、画像をぼかしたらよいか、またシャープにしたらよいかを決定する際の助けとして使用する。一般的に、このブラーリング(ぼかすこと)は、「対称ピラミッド」フィルタを使って実現することができる。対称ピラミッド有限インパルス応答(FIR)フィルタがよく知られている。

【0004】

しかし、この画像処理技術の欠点の1つは、その技術を上述のように適用するために、異なるサイズの多数のピラミッド・フィルタを平行して適用して複数のぼかした画像を生成する際、その複雑さが何倍にも増すことである。この多重ピラミッド・フィルタリング・アプローチのための強引なアプローチとしては、図1に示すように、複数のFIRフィルタを平行して使用することが挙げられる。このようなアプローチは、単一のソース画像から、並行して異なるぼかした画像を生成するための高速な「対称ピラミッド・フィルタ

リング」アーキテクチャの設計および実装が望ましい場合があることを示している。

【0005】

図1の各FIRブロックについて括弧内に記載してある数字は、対応する長さのピラミッド・フィルタを表している。例えば、(1, 2, 1)は、3次または長さ3の対称ピラミッド有限インパルス応答(FIR)フィルタのフィルタ係数である。同様に、(1, 2, 3, 2, 1)は5次のFIRピラミッド・フィルタの係数、(1, 2, 3, 4, 3, 2, 1)は7次のFIRフィルタの係数、以下同様である。

【発明の開示】

【発明が解決しようとする課題】

【0006】

残念なことに、図1に示すアプローチには欠点がある。例えば、冗長な計算の結果、非効率的になる場合がある。同様に、FIRの実装に乗算器回路が利用されることが多い。シフト回路および加算回路を使用するなど、乗算器の使用を減らし、または避けるための実装も存在するが、その場合、クロックが増加し、したがって、回路のスループットが低下することがある。したがって、ピラミッド・フィルタリングの実装またはアーキテクチャを改善する必要がある。

【発明を実施するための最良の形態】

【0007】

主題を、特に本明細書の結論部分において指摘し、また、特許請求の範囲として明記してある。しかし、特許請求の範囲に記載の主題は、その機構についてもオペレーションの方法についても、その目的、特徴、付属物とともに、以下の詳細な説明を、添付の図面とともに読むことにより、最もよく理解することができる。

【0008】

以下の詳細な説明には、特許請求の範囲に記載の主題を完全に理解できるよう、多くの特定の詳細事項を記載してある。しかし、これらの特定の詳細事項なしでも、特許請求の範囲に記載の主題を実施できることを、当業者は理解されるであろう。その他の場合には、特許請求の範囲に記載の主題がぼやけないように、よく知られている手順、構成要素、回路については詳細には記載していない。

【0009】

前述のように、ピラミッド・フィルタリング、特に対称ピラミッド・フィルタリングをカラー画像またはカラー画像処理と関連して利用することによって、画像を、例えば背景および前景画像などに分解またはデスクリーンすることができる。特許請求の範囲に記載の主題は、この点に関して、その範囲が限定されるものではないが、このような状況においては、計算の複雑さ、あるいは処理および/またはハードウェアのコストを削減するピラミッド・フィルタリング・アーキテクチャが特に望ましい。同様に、乗算器なしの、すなわち、実装において特に乗算を利用しない実装も望ましい。なぜならば、通常、このような実装または実施形態は、乗算器回路を利用した、または含んだものよりも実装するのが安価だからである。

【0010】

特許請求の範囲に記載の範囲は、この点に関してその範囲が限定されるものではないが、図2は、前述の2001年1月3日出願の、T. Acharyaによる“Multiplierless Pyramid Filter (乗算器なしピラミッド・フィルタ)”という名称の米国特許出願第09/754,684号(整理番号042390.P10722)により詳細に記載されている一次元ピラミッド・フィルタなどの、一次元ピラミッド・フィルタの実施形態200を示している。実施形態200は、異なる次元の一続きまたは一連のピラミッド・フィルタのための複数のフィルタリング済み出力信号ストリームを生成する、一体化した乗算器なしのカスケード式対称ピラミッド・フィルタリング・アーキテクチャを含み、出力信号ストリームの生成は並行して行われる。この特定の実施形態においてもやはり、特許請求の範囲に記載の主題は、この点に関してその範囲が限定されるわけではないが、フィルタリング済み出力信号ストリームは、異なる次元のピラ

10

20

30

40

50

ミッド・フィルタそれぞれについてクロック・サイクルが生成される度に生成される。したがって、計算上効率的であることに加え、この特定の実施形態は、スループットについても良い結果をもたらす。しかし、前に述べたように、この特定の実施形態は、一次元ピラミッド・フィルタを実装する。

【 0 0 1 1 】

図 2 は、特定の表記法の状況において理解される。例えば、入力源の信号 X を以下のように表すことができる。

【 0 0 1 2 】

【 数 1 】

$$X = (X_0, X_1, \dots, X_{i-2}, X_{i-1}, X_i, X_{i+1}, X_{i+2}, \dots)$$

10

【 0 0 1 3 】

デジタルまたは離散的信号処理においては、フィルタリングを、入力信号 X と、フィルタ F、この場合、ここでは有限インパルス応答 (F I R) フィルタと呼ぶ有限長のデジタル・フィルタとの畳み込み (×) として表現することができる。したがって、フィルタリング済み出力信号ストリームは以下のように表される。(訳注：本明細書中の (×) は丸の中に × の記号である。)

【 0 0 1 4 】

【 数 2 】

$$Y = X \otimes F$$

20

【 0 0 1 5 】

前述のように、図 2 の特定の実施形態は、ピラミッド・フィルタを利用している。これらのフィルタは、一般的に、3、5、7、9 などの奇数の長さまたは次数のデジタル・フィルタを使用して実装される。この状況においては、奇数または奇数の次数を、 $2N - 1$ という形で表現することができる。ここで、N は、例えば、2 より大きい正の整数である。以下に、このようなデジタル・フィルタの例をいくつか挙げる。

【 0 0 1 6 】

【 数 3 】

$$F_3 = (1, 2, 1)$$

$$F_5 = (1, 2, 3, 2, 1)$$

$$F_7 = (1, 2, 3, 4, 3, 2, 1)$$

$$F_9 = (1, 2, 3, 4, 5, 4, 3, 2, 1)$$

...

$$F_M = (1, 2, 3, \dots, N, \dots, 3, 2, 1) \quad (\text{式中、この状況においては } M = 2N - 1)$$

【 0 0 1 7 】

前述のフィルタの場合、フィルタリング済み出力信号または出力信号ストリームを以下のように表すことができる。

$$B^3 = X(x) F_3 = (b_0^3, b_1^3, \dots, b_{i-1}^3, b_i^3, b_{i+1}^3, \dots) \quad \text{入力信号 } X \text{ を } F_3 \text{ でフィルタリングした結果}$$

$$B^5 = X(x) F_5 = (b_0^5, b_1^5, \dots, b_{i-1}^5, b_i^5, b_{i+1}^5, \dots) \quad \text{入力信号 } X \text{ を } F_5 \text{ でフィルタリングした結果}$$

$$B^7 = X(x) F_7 = (b_0^7, b_1^7, \dots, b_{i-1}^7, b_i^7, b_{i+1}^7, \dots) \quad \text{入力信号 } X \text{ を}$$

50

F_7 でフィルタリングした結果

$B^9 = X(x) F_9 = (b_0^9, b_1^9, \dots, b_{i-1}^9, b_i^9, b_{i+1}^9, \dots)$ 入力信号 X を F_9 でフィルタリングした結果

...

$B^M = X(x) F_M = (b_0^M, b_1^M, \dots, b_{i-1}^M, b_i^M, b_{i+1}^M, \dots)$ 入力信号 X を F_M でフィルタリングした結果

【0018】

これらのフィルタリング済み出力信号サンプルを経験に基づいて表す別の方法は、以下の通りである。

【0019】

10

【数4】

$$b_i^3 = x_{i-1} + 2x_i + x_{i+1}$$

$$b_i^5 = x_{i-2} + 2x_{i-1} + 3x_i + 2x_{i+1} + x_{i+2}$$

$$b_i^7 = x_{i-3} + 2x_{i-2} + 3x_{i-1} + 4x_i + 3x_{i+1} + 2x_{i+2} + x_{i+3}$$

20

$$b_i^9 = x_{i-4} + 2x_{i-3} + 3x_{i-2} + 4x_{i-1} + 5x_i + 4x_{i+1} + 3x_{i+2} + 2x_{i+3} + x_{i+4}$$

【0020】

同様に、この状況においては、状態変数と呼ばれるものを導入することによって、上記の式を以下のように再表現することができる。

$$b_i^3 = x_i + s_i^3, \text{ 式中、 } s_i^3 = x_{i-1} + x_i + x_{i+1}$$

$$b_i^5 = b_i^3 + s_i^5, \text{ 式中、 } s_i^5 = x_{i-2} + x_{i-1} + x_i + x_{i+1} + x_{i+2}$$

30

$$b_i^7 = b_i^5 + s_i^7, \text{ 式中、 } s_i^7 = x_{i-3} + x_{i-2} + x_{i-1} + x_i + x_{i+1} + x_{i+2} + x_{i+3}$$

$$b_i^9 = b_i^7 + s_i^9, \text{ 式中、 } s_i^9 = x_{i-4} + x_{i-3} + x_{i-2} + x_{i-1} + x_i + x_{i+1} + x_{i+2} + x_{i+3} + x_{i+4}$$

【0021】

したがって、所望のピラミッド・フィルタを以下のように表現することができる。

$$B^3 = X + S_3, \text{ 式中、 } S_3 = (s_0^3, s_1^3, s_2^3, \dots, s_{i-1}^3, s_i^3, s_{i+1}^3, \dots)$$

$$B^5 = B^3 + S_5, \text{ 式中、 } S_5 = (s_0^5, s_1^5, s_2^5, \dots, s_{i-1}^5, s_i^5, s_{i+1}^5, \dots)$$

$$B^7 = B^5 + S_7, \text{ 式中、 } S_7 = (s_0^7, s_1^7, s_2^7, \dots, s_{i-1}^7, s_i^7, s_{i+1}^7, \dots)$$

$$B^9 = B^7 + S_9, \text{ 式中、 } S_9 = (s_0^9, s_1^9, s_2^9, \dots, s_{i-1}^9, s_i^9, s_{i+1}^9, \dots)$$

40

【0022】

図2の研究は、図2に示すピラミッド・フィルタの計算された出力信号ストリーム B_3 、 B_5 、 B_7 、 B_9 などが、例示の実施形態によって生成されることを示す。

【0023】

前述のピラミッド・フィルタの説明は、一次元フィルタリングの状況においてのものである。しかし、少なくともひとつにはそのようなフィルタの対称の性質のために、余分の計算ステップを使用する、横方向および縦方向の一次元の方法で計算する代わりに、ピラミッド二次元フィルタリングを実装することが可能である。一次元の k タップ・ピラミッド・フィルタを $F_k = [1 \ 2 \ 3 \ \dots \ (k-1)/2 \ \dots \ 3 \ 2 \ 1]$ として表すと、対応する二次元ピラミッド・フィルタ $F_{k \times k}$ を、図6に示すように引き出すことがで

50

きる。図7には、 $k = 9$ の場合の二次元ピラミッド・フィルタ・カーネルを示してある。図4は、図5に示す形を有する二次元入力信号、例えば信号サンプルを想定した場合に、その結果として得られるマトリックス、ここでは二次元フィルタリング済み信号サンプル・マトリックス $P^{k \times k}$ を示すテーブルである。このテーブルでは、二次元入力信号サンプル・マトリックスが、二次元ピラミッド・フィルタ・カーネル $F_{k \times k}$ を使ってフィルタリングされる。

【0024】

図8に示すマトリックスは、一次元の k タップ・ピラミッド・フィルタを二次元入力信号サンプル・マトリックスの全ての横列に適用した結果得られ、図9に示すマトリックスは、一次元の k タップ・ピラミッド・フィルタを二次元入力信号サンプル・マトリックスの全ての縦列に適用した結果得られる。図4のマトリックスは、二次元 ($k \times k$) タップ・フィルタを二次元入力信号サンプル・マトリックスに適用した結果得られ、あるいは、一次元 k タップ・ピラミッド・フィルタを横方向に適用した後、縦方向に適用した結果、得られる。このアプローチを適用して、フィルタリング済み信号サンプル出力 $P^{1 \times 3}$ 、 $P^{3 \times 1}$ 、 $P^{3 \times 3}$ を生成することにより、以下の関係が得られる。

【0025】

【数5】

$$P_{i,j}^{1 \times 3} = s_{i,j-1} + 2s_{i,j} + s_{i,j+1}$$

$$P_{i,j}^{3 \times 1} = s_{i-1,j} + 2s_{i,j} + s_{i+1,j}$$

$$P_{i,j}^{3 \times 3} = s_{i-1,j-1} + 2s_{i-1,j} + s_{i-1,j+1} + 2s_{i,j-1} + 4s_{i,j} + 2s_{i,j+1} + s_{i+1,j-1} + 2s_{i+1,j} + s_{i+1,j+1}$$

【0026】

フィルタリング済み信号サンプル出力 $P^{1 \times 5}$ 、 $P^{5 \times 1}$ 、 $P^{5 \times 5}$ を生成することにより、以下の関係が得られる。

【0027】

【数6】

$$P_{i,j}^{5 \times 1} = s_{i-2,j} + 2s_{i-1,j} + 3s_{i,j} + 2s_{i+1,j} + s_{i+2,j}$$

$$P_{i,j}^{1 \times 5} = s_{i,j-2} + 2s_{i,j-1} + 3s_{i,j} + 2s_{i,j+1} + s_{i,j+2}$$

$$P_{i,j}^{5 \times 5} = (s_{i-2,j-2} + 2s_{i-2,j-1} + 3s_{i-2,j} + 2s_{i-2,j+1} + s_{i-2,j+2}) + (2s_{i-1,j-2} + 4s_{i-1,j-1} + 6s_{i-1,j} + 4s_{i-1,j+1} + 2s_{i-1,j+2}) + (3s_{i,j-2} + 6s_{i,j-1} + 9s_{i,j} + 6s_{i,j+1} + 3s_{i,j+2}) + (2s_{i+1,j-2} + 4s_{i+1,j-1} + 6s_{i+1,j} + 4s_{i+1,j+1} + 2s_{i+1,j+2}) + (s_{i+2,j-2} + 2s_{i+2,j-1} + 3s_{i+2,j} + 2s_{i+2,j+1} + s_{i+2,j+2})$$

【0028】

同様に、フィルタリング済み信号サンプル出力 $P^{7 \times 1}$ 、 $P^{1 \times 7}$ 、 $P^{7 \times 7}$ を生成することにより、以下の関係が得られる。

【0029】

10

20

30

40

【数7】

$$P_{i,j}^{7 \times 1} = s_{i-3,j} + 2s_{i-2,j} + 3s_{i-1,j} + 4s_{i,j} + 3s_{i+1,j} + 2s_{i+2,j} + s_{i+3,j}$$

$$P_{i,j}^{1 \times 7} = s_{i,j-3} + 2s_{i,j-2} + 3s_{i,j-1} + 4s_{i,j} + 3s_{i,j+1} + 2s_{i,j+2} + s_{i,j+3}$$

$$\begin{aligned} P_{i,j}^{7 \times 7} = & (s_{i-3,j-3} + 2s_{i-3,j-2} + 3s_{i-3,j-1} + 4s_{i-3,j} + 3s_{i-3,j+1} + 2s_{i-3,j+2} + s_{i-3,j+3}) + \\ & (2s_{i-2,j-3} + 4s_{i-2,j-2} + 6s_{i-2,j-1} + 8s_{i-2,j} + 6s_{i-2,j+1} + 4s_{i-2,j+2} + 2s_{i-2,j+3}) + \\ & (3s_{i-1,j-3} + 6s_{i-1,j-2} + 9s_{i-1,j-1} + 12s_{i-1,j} + 9s_{i-1,j+1} + 6s_{i-1,j+2} + 3s_{i-1,j+3}) + \\ & (4s_{i,j-3} + 8s_{i,j-2} + 12s_{i,j-1} + 16s_{i,j} + 12s_{i,j+1} + 8s_{i,j+2} + 4s_{i,j+3}) + \\ & (3s_{i+1,j-3} + 6s_{i+1,j-2} + 9s_{i+1,j-1} + 12s_{i+1,j} + 9s_{i+1,j+1} + 6s_{i+1,j+2} + 3s_{i+1,j+3}) + \\ & (2s_{i+2,j-3} + 4s_{i+2,j-2} + 6s_{i+2,j-1} + 8s_{i+2,j} + 6s_{i+2,j+1} + 4s_{i+2,j+2} + 2s_{i+2,j+3}) + \\ & (s_{i+3,j-3} + 2s_{i+3,j-2} + 3s_{i+3,j-1} + 4s_{i+3,j} + 3s_{i+3,j+1} + 2s_{i+3,j+2} + s_{i+3,j+3}) \end{aligned}$$

10

20

【0030】

数学的操作を利用して、以下を実現することができる。

【0031】

【数8】

$$\begin{aligned} P_{i,j}^{7 \times 7} = & (P_{i-1,j-1}^{5 \times 5} + P_{i-1,j+1}^{5 \times 5} + P_{i+1,j-1}^{5 \times 5} + P_{i+1,j+1}^{5 \times 5}) - (P_{i,j-1}^{7 \times 1} + P_{i,j+1}^{7 \times 1} + P_{i-1,j}^{1 \times 7} + P_{i+1,j}^{1 \times 7}) \\ & - (s_{i-1,j-1} + s_{i-1,j+1} + s_{i+1,j-1} + s_{i+1,j+1}) \end{aligned}$$

30

【1】

【0032】

上記の方程式【1】は、 $(2N - 1)$ 次の直接二次元ピラミッド・フィルタ・アーキテクチャ（この場合 N は 4）を、4 つの $[2(N - 1) - 1]$ 次、すなわち 5 次の二次元ピラミッド・フィルタを使用して、あるいは、4 つの信号サンプル・マトリックス $P^{5 \times 5}_{i-1,j-1}$ 、 $P^{5 \times 5}_{i-1,j+1}$ 、 $P^{5 \times 5}_{i+1,j-1}$ 、 $P^{5 \times 5}_{i+1,j+1}$ を使った、1 つの $[2(N - 1) - 1]$ 次の二次元ピラミッド・フィルタ、および 4 つの $(2N - 1)$ 次、ここでは 7 次の一次元ピラミッド・フィルタであって、横方向および縦方向のフィルタを使用して実現することがこの例では潜在的に可能であることを示している。図 3 は、この

40

【0033】

図 3 は、集積回路 (IC) 300 を示す。ただし、もちろん、代替実施形態の場合、必

50

ずしも、単一の集積回路チップ上に実装する必要はない。IC 300は、オペレーション中、それぞれのクロック・サイクルにおいて、少なくとも以下を生成することができる、 $(2N - 1)$ 次の二次元ピラミッド・フィルタ・アーキテクチャを含み、この場合、 N は3よりも大きい正の整数であり、ここでは4である。図3の4つの $(2N - 1)$ 次(この場合、再び N は4であり、7次)の一次元ピラミッド・フィルタ330、340、350、360によって生成される出力信号に対応する、ピラミッド・フィルタリング済み出力信号が生成される。また、4つの二次元ピラミッド・フィルタによって、あるいは、信号サンプル・マトリックス $P^{5 \times 5}_{i-1, j-1}$ 、 $P^{5 \times 5}_{i-1, j+1}$ 、 $P^{5 \times 5}_{i+1, j-1}$ 、 $P^{5 \times 5}_{i+1, j+1}$ を使った、1つの $[2(N - 1) - 1]$ 次、すなわち、ここでは N は4であり5次の、二次元ピラミッド・フィルタによって生成される出力信号に対応する、ピラミッド・フィルタリング済み出力信号も生成される。これらの出力信号を図3の加算器310が合計する。同様に、この二次元ピラミッド・フィルタ・アーキテクチャの実装におけるそれぞれの出力信号、例えば図3の実装における出力信号330、340、350、360を、二次元ピラミッド・フィルタ・アーキテクチャのそれぞれのクロック・サイクルにおいて、図3の加算器370が合計する。加算器380は、310、370、および390の出力信号を合計する。もちろん図3は、実装の可能な一例にすぎず、特許請求の範囲に記載の主題は、この実装、またはその他の特定の实装にその範囲が限定されるものではない。

【0034】

例えば、 N は、4に限定されるわけではない。同様に、二次元ピラミッド・フィルタによって生成される出力信号に対応するピラミッド・フィルタリング済み出力信号は、一次元ピラミッド・フィルタによる実装、または二次元ピラミッド・フィルタに限定されるものではない。同様に、前述のように、一次元フィルタが利用される場合、それらのフィルタは、2001年1月3日に出願の、Tinku Acharyaによる“Multiplierless Pyramid Filter (乗算器なしピラミッド・フィルタ)”という名称の米国特許出願第09/754,684号、または前述の2001年3月28日に出願の、Tinku Acharyaによる“Pyramid Filter (ピラミッド・フィルタ)”という名称の米国特許出願第_____号(整理番号042390.P11211)に記載されている実装アプローチに限定されない。例えば、乗算器なしピラミッド・フィルタ以外の一次元ピラミッド・フィルタを利用することができる。同様に、実装に応じて、異なる数のこのようなピラミッド・フィルタ、および異なる次数のフィルタを利用することができる。例えば、異なる数、次元、または次数のピラミッド・フィルタに対応するピラミッド・フィルタリング済み出力信号を生成するように、出力信号を結合または処理することができる。

【0035】

特定の実施形態を説明してきたが、もちろん、特許請求の範囲に記載の主題は、特定の実施形態または実装にその範囲が限定されるものではないことを理解されよう。例えば、ハードウェアによる実施形態もあれば、ソフトウェアによる実施形態もある。同様に、実施形態はファームウェアによるものでもよく、あるいは、例えば、ハードウェア、ソフトウェア、またはファームウェアのいずれかの組合せによるものでもよい。同様に、特許請求の範囲に記載の主題は、この点に関してその範囲が限定されるものではないが、ある実施形態では、記憶媒体などの物品を含むことができる。このような記憶媒体、例えば、CD-ROMやディスクなどは、その上に命令が記憶されていることが可能であり、それらの命令は、例えば、コンピュータ・システムやプラットフォーム、または画像システムなどのシステムによって実行されると、例えば、前述のような、画像またはビデオをフィルタリングまたは処理する方法の実施形態など、特許請求の範囲に記載の主題に従った方法の実施形態が実行されるという結果をもたらすことができる。例えば、画像処理プラットフォームまたは画像処理システムは、画像処理ユニット、ビデオ、または画像入出力デバイスおよび/またはメモリを含むことができる。

【0036】

本明細書では、特許請求の範囲に記載の主題の特定の特徴を例示し記載してきたが、当業者は、多くの修正、代用、変更、同等物を思い浮かべるであろう。したがって、添付の特許請求の範囲は、特許請求の範囲に記載の主題の真の趣旨の範囲に含まれる、そのような修正および変更の全てを対象とすることを意図したものであることを理解されたい。

【図面の簡単な説明】

【0037】

【図1】有限インパルス応答(FIR)多重ピラミッド・フィルタリング・アーキテクチャを実装するための強引なアプローチを示す構成図である。

【図2】一次元乗算器なしピラミッド・フィルタの一実施形態を示す図である。

【図3】二次元ピラミッド・フィルタ・アーキテクチャの一実施形態を示す図である。

【図4】図3の実施形態によって実装することができるアーキテクチャなどの、二次元ピラミッド・フィルタ・アーキテクチャを実装することによって得ることができる、マトリックスの例を表すテーブル/マトリックスを示す図である。

【図5】二次元ピラミッド・フィルタ・アーキテクチャが作用することができる二次元信号の例を表す、テーブル/マトリックスを示す図である。

【図6】一次元ピラミッド・フィルタ・カーネルを横方向および縦方向に適用した例を表すテーブル/マトリックスを示す図である。

【図7】 $k = 9$ の場合の図6のテーブル/マトリックスを示す図である。


【図8】二次元入力信号サンプル・マトリックスの横列に一次元ピラミッド・フィルタを適用した場合の、結果を表すテーブル/マトリックスを示す図である。

【図9】二次元入力信号サンプル・マトリックスの縦列に、一次元ピラミッド・フィルタを適用した場合の、結果を表すテーブル/マトリックスを示す図である。


10

20

【図1】



【図2】



【 図 3 】




FIG. 3

【 図 4 】

FIG. 4

$$P^{kxk} = \begin{bmatrix} P_{0,0}^{kxk} & P_{0,1}^{kxk} & \dots & \dots & P_{0,N-1}^{kxk} \\ P_{1,0}^{kxk} & P_{1,1}^{kxk} & \dots & \dots & P_{1,N-1}^{kxk} \\ \vdots & \vdots & \dots & P_{i,j}^{kxk} & \vdots \\ \vdots & \vdots & \dots & \vdots & \vdots \\ P_{M-1,0}^{kxk} & P_{M-1,1}^{kxk} & \dots & \dots & P_{M-1,N-1}^{kxk} \end{bmatrix}$$

【 図 5 】

FIG. 5

$$S = \begin{bmatrix} s_{0,0} & s_{0,1} & \dots & \dots & s_{0,N-1} \\ s_{1,0} & s_{1,1} & \dots & \dots & s_{1,N-1} \\ \vdots & \vdots & \dots & s_{i,j} & \vdots \\ \vdots & \vdots & \dots & s_{i,j} & \vdots \\ s_{M-1,0} & s_{M-1,1} & \dots & \dots & s_{M-1,N-1} \end{bmatrix}$$

【 図 6 】

$$P_{kxk} = \begin{bmatrix} 1 \\ 2 \\ 3 \\ \vdots \\ k-1 \\ 2 \\ \vdots \\ 3 \\ 2 \\ 1 \end{bmatrix} * \begin{bmatrix} 1 & 2 & 3 & \dots & \frac{k-1}{2} & 4 & 3 & 2 & 1 \end{bmatrix}$$

$$= \begin{bmatrix} 1 & 2 & 3 & \dots & \frac{k-1}{2} & \dots & 3 & 2 & 1 \\ 2 & 4 & 6 & \dots & \frac{2(k-1)}{2} & \dots & 6 & 4 & 2 \\ 3 & 6 & 9 & \dots & \frac{3(k-1)}{2} & \dots & 9 & 6 & 3 \\ \vdots & \vdots & \vdots & \dots & \vdots & \dots & \vdots & \vdots & \vdots \\ k-1 & 2(k-1) & 3(k-1) & \dots & \frac{(k-1) * (k-1)}{2} & \dots & 3(k-1) & 2(k-1) & k-1 \\ 2 & 2 & 2 & \dots & 4 & \dots & 2 & 2 & 2 \\ \vdots & \vdots & \vdots & \dots & \vdots & \dots & \vdots & \vdots & \vdots \\ 3 & 6 & 9 & \dots & \frac{3(k-1)}{2} & \dots & 9 & 6 & 3 \\ 2 & 4 & 6 & \dots & \frac{2(k-1)}{2} & \dots & 6 & 4 & 2 \\ 1 & 2 & 3 & \dots & \frac{k-1}{2} & \dots & 3 & 2 & 1 \end{bmatrix}$$

FIG. 6

【 図 7 】

$$P_{5x5} = \begin{bmatrix} 1 \\ 2 \\ 3 \\ 4 \\ 5 \\ 4 \\ 3 \\ 2 \\ 1 \end{bmatrix} * \begin{bmatrix} 1 & 2 & 3 & 4 & 5 & 4 & 3 & 2 & 1 \\ 2 & 4 & 6 & 8 & 10 & 8 & 6 & 4 & 2 \\ 3 & 6 & 9 & 12 & 15 & 12 & 9 & 6 & 3 \\ 4 & 8 & 12 & 16 & 20 & 16 & 12 & 8 & 4 \\ 5 & 10 & 15 & 20 & 25 & 20 & 15 & 10 & 5 \\ 4 & 8 & 12 & 16 & 20 & 16 & 12 & 8 & 4 \\ 3 & 6 & 9 & 12 & 15 & 12 & 9 & 6 & 3 \\ 2 & 4 & 6 & 8 & 10 & 8 & 6 & 4 & 2 \\ 1 & 2 & 3 & 4 & 5 & 4 & 3 & 2 & 1 \end{bmatrix}$$

FIG. 7

【 図 8 】

$$P^{1xk} = \begin{bmatrix} P_{0,0}^{1xk} & P_{0,1}^{1xk} & \dots & \dots & P_{0,N-1}^{1xk} \\ P_{1,0}^{1xk} & P_{1,1}^{1xk} & \dots & \dots & P_{1,N-1}^{1xk} \\ \vdots & \vdots & \dots & P_{i,j}^{1xk} & \vdots \\ \vdots & \vdots & \dots & \vdots & \vdots \\ P_{M-1,0}^{1xk} & P_{M-1,1}^{1xk} & \dots & \dots & P_{M-1,N-1}^{1xk} \end{bmatrix}$$

FIG. 8

【 図 9 】

$$P^{kx1} = \begin{bmatrix} P_{0,0}^{kx1} & P_{0,1}^{kx1} & \dots & \dots & P_{0,N-1}^{kx1} \\ P_{1,0}^{kx1} & P_{1,1}^{kx1} & \dots & \dots & P_{1,N-1}^{kx1} \\ \vdots & \vdots & \dots & P_{i,j}^{kx1} & \vdots \\ \vdots & \vdots & \dots & \vdots & \vdots \\ P_{M-1,0}^{kx1} & P_{M-1,1}^{kx1} & \dots & \dots & P_{M-1,N-1}^{kx1} \end{bmatrix}$$

FIG. 9

フロントページの続き

(56)参考文献 特開平07-121705(JP,A)
特開平09-297842(JP,A)

(58)調査した分野(Int.Cl., DB名)

G06T 1/00 - 5/50

H04N 1/409

G06F 17/10