

【公報種別】特許法第 17 条の 2 の規定による補正の掲載  
【部門区分】第 7 部門第 3 区分  
【発行日】平成 17 年 6 月 30 日 (2005.6.30)

【公開番号】特開 2003-124757 (P2003-124757A)  
【公開日】平成 15 年 4 月 25 日 (2003.4.25)  
【出願番号】特願 2001-318301 (P2001-318301)  
【国際特許分類第 7 版】  
H 0 3 F 3/50  
【F I】  
H 0 3 F 3/50

【手続補正書】  
【提出日】平成 16 年 10 月 18 日 (2004.10.18)  
【手続補正 1】

【補正対象書類名】明細書  
【補正対象項目名】特許請求の範囲  
【補正方法】変更  
【補正の内容】  
【特許請求の範囲】

【請求項 1】

3 端子デバイスを使用する方法であって、  
該 3 端子デバイスを含む回路の動作における、前記 3 端子デバイスに関するアーリー効果の影響を低減すること、  
を特徴とする 3 端子デバイス使用方法。

【請求項 2】

請求項 1 記載の方法において、  
前記アーリー効果の影響の低減は、前記回路の動作を高速にするために行うこと、  
を特徴とする 3 端子デバイス使用方法。

【請求項 3】

請求項 1 記載の方法において、  
前記アーリー効果の影響の低減は、前記回路の動作の精度を高くするために行うこと、  
を特徴とする 3 端子デバイス使用方法。

【請求項 4】

請求項 1 から 3 のいずれかに記載の方法において、  
前記 3 端子デバイスの第 1、第 2 および第 3 の端子の全てを無接地状態で使用すること、  
を特徴とする 3 端子デバイス使用方法。

【請求項 5】

請求項 1 から 3 のいずれかに記載の方法であって、  
前記 3 端子デバイスは、入力端子として機能する第 1 の端子と、第 2 の端子と、出力端子として機能する第 3 の端子とを有し、  
前記 3 端子デバイスの前記第 2 端子を非接地状態で使用すること、  
を特徴とする 3 端子デバイス使用方法。

【請求項 6】

請求項 5 記載の方法であって、さらに、前記第 1 端子および第 3 端子も非接地で使用するにより、前記 3 端子デバイスを無接地状態で動作させること、を特徴とする 3 端子デバイス使用方法。

【請求項 7】

請求項 5 または 6 に記載の方法において、前記第 2 端子と前記第 3 端子間の第 1 電位差

を、前記入力信号の変化に拘わらず実質上一定に保持すること、を特徴とする３端子デバイス使用方法。

【請求項 8】

入力端子として機能する第 1 の端子と、第 2 の端子と、出力端子として機能する第 3 の端子とを有し、前記第 1 端子に入力される入力信号に応答して前記第 3 端子に出力信号を発生する３端子デバイスにおいて、該デバイスの出力信号におけるアーリー効果による成分を低減させるアーリー効果成分低減方法であって、

第 1 の端子に受ける前記入力信号に関係した第 1 の信号に応答して、前記デバイスの前記第 2 端子の電位を制御することによって、前記デバイスの前記第 2 端子と前記第 3 端子との間の第 1 の電位差を実質上一定にすること、から成るアーリー効果成分低減方法。

【請求項 9】

請求項 8 記載の方法において、前記 3 端子デバイスは、

前記第 1 端子と前記第 3 端子との間の第 2 の電位差は、前記第 2 端子と前記第 3 端子との間の前記第 1 電位差に対し第 1 の関数の関係を有すること、を特徴とするアーリー効果成分低減方法。

【請求項 10】

請求項 8 または 9 に記載の方法において、前記制御は、

前記第 1 信号を入力端子に受けて第 2 の信号を出力端子に発生することにより、前記第 1 電位差が前記第 2 電位差に対し第 2 の関数の関係を有するようにすること、を特徴とするアーリー効果成分低減方法。

【請求項 11】

請求項 10 記載の方法において、前記第 2 関数は、前記第 2 電位差を変数とする 1 次関数、または前記第 2 電位差を変数とする定数関数、またはこれら 1 次関数と定数関数の組み合わせの関数であること、を特徴とするアーリー効果成分低減方法。

【請求項 12】

３端子デバイスを含むバッファ回路を使用して信号をバッファする信号バッファ方法において、

前記バッファ回路の動作における前記 3 端子デバイスに関係するアーリー効果成分を低減すること、を特徴とする信号バッファ方法。

【請求項 13】

請求項 12 記載の方法において、

前記 3 端子デバイスは、入力端子として機能する第 1 の端子と、第 2 の端子と、出力端子として機能する第 3 の端子とを有し、前記第 1 端子に入力される入力信号に応答して前記第 3 端子に出力信号を発生するようになっており、

前記のアーリー効果成分を低減することは、

イ) 前記 3 端子デバイスの前記第 1 端子に、入力信号を受けるステップと、

ロ) 前記入力信号に関係した第 1 の信号を発生するステップと、

ハ) 前記第 1 信号に応答して、前記デバイスの前記第 2 端子の電位を制御することによって、前記デバイスの前記第 2 端子と前記第 3 端子との間の第 1 の電位差を実質上一定にするステップと、

ニ) 前記第 1 端子に受けた前記入力信号をバッファした出力信号を、前記 3 端子デバイスの前記第 3 端子から発生するステップと、を含むこと、を特徴とする信号バッファ方法。

【請求項 14】

入力端子として機能する第 1 の端子と、第 2 の端子と、出力端子として機能する第 3 の端子とを有し、前記第 1 端子に入力される入力信号に応答して前記第 3 端子に出力信号を発生する３端子デバイスにおいて、該デバイスの出力信号におけるアーリー効果による成

分を低減させるアーリー効果成分低減回路であって、

前記入力信号に関係した第 1 の信号を受け、該第 1 信号に応答して前記デバイスの前記第 2 端子の電位を制御する制御手段、  
を備え、これにより、前記デバイスの前記第 2 端子と前記第 3 端子との間の第 1 の電位差を実質上一定にすることによってアーリー効果成分を低減すること、を特徴とするアーリー効果成分低減回路。

【請求項 15】

請求項 14 記載の回路において、前記 3 端子デバイスは、

前記第 1 端子と前記第 3 端子との間の第 2 の電位差は、前記第 2 端子と前記第 3 端子との間の前記第 1 電位差に対し第 1 の関数の関係を有すること、  
を特徴とするアーリー効果成分低減回路。

【請求項 16】

請求項 14 または 15 に記載の回路において、前記制御手段は、

前記第 1 信号を入力端子に受けて第 2 の信号を出力端子に発生することにより、前記第 1 電位差が前記第 2 電位差に対し第 2 の関数の関係を有するようにすること、  
を特徴とするアーリー効果成分低減回路。

【請求項 17】

請求項 14 から 16 のいずれかに記載の回路において、前記制御手段は、

イ) 前記第 1 信号を前記 3 端子デバイスの前記第 1 端子から得るため、前記 3 端子デバイスの前記第 1 端子に接続した前記入力端子と、

ロ) 前記 3 端子デバイスの前記第 2 端子に接続した前記出力端子と、  
を有すること、  
を特徴とするアーリー効果成分低減回路。

【請求項 18】

請求項 14 から 16 のいずれかに記載の回路において、前記制御手段は、

イ) 前記第 1 信号を前記 3 端子デバイスの前記第 3 端子から得るため、前記 3 端子デバイスの前記第 3 端子に接続した前記入力端子と、

ロ) 前記 3 端子デバイスの前記第 2 端子に接続した前記出力端子と、  
を有すること、  
を特徴とするアーリー効果成分低減回路。

【請求項 19】

3 端子デバイスを含む回路であって、

該回路の動作における、前記 3 端子デバイスに関係するアーリー効果の影響を低減したこと、  
を特徴とする回路。