



(12) 发明专利申请

(10) 申请公布号 CN 105471779 A

(43) 申请公布日 2016. 04. 06

(21) 申请号 201510897006. 8

(22) 申请日 2015. 12. 08

(71) 申请人 扬智科技股份有限公司

地址 中国台湾

(72) 发明人 陈岳勇

(74) 专利代理机构 北京康信知识产权代理有限公司
责任公司 11240

代理人 梁丽超 王红艳

(51) Int. Cl.

H04L 25/03(2006. 01)


权利要求书4页 说明书9页 附图6页

(54) 发明名称

校正方法及校正电路

(57) 摘要

本发明实施例提供一种校正方法及校正电路。其中所述的校正方法及校正电路，系应用于校正接收器中的第一信号路径与第二信号路径之间的不匹配，并且所述的校正方法及校正电路是根据训练模式下的观测结果，而对第二信号路径内的有限脉冲响应滤波器的多个分接头系数进行校正，以决定出这些分接头系数的最佳值，并由此有效地消除第一及第二信号路径之间的不匹配。



1. 一种校正方法,用于校正一接收器中的一第一信号路径与一第二信号路径之间的不匹配,其中该接收器于该第一信号路径中额外设置有一延迟电路串,以对该第一信号路径进行信号延迟处理,并且于该第二信号路径中额外设置有一有限脉冲响应滤波器,以对该第一信号路径及该第二信号路径之间的不匹配进行补偿,其特征在于,该校正方法包括:

将一多重频率信号分别输入至该第一信号路径内的一第一混频器及该第二信号路径内的一第二混频器中,以产生出对应于该第一混频器的一第一混频信号及对应于该第二混频器的一第二混频信号;

利用一第一开关电路进行该第一混频信号及该第二混频信号的选取,并且分别将该第一开关电路所选取后的结果及该第二混频信号,输入至该第一信号路径及该第二信号路径内的一低通滤波器中;

分别将该第一信号路径及该第二信号路径内的该低通滤波器的输出结果,输入至该第一信号路径及该第二信号路径内的一模拟数字转换器中,以产生出对应于该第一信号路径的一第一测试信号及对应于该第二信号路径的一第二测试信号;

分别将该第一测试信号及该第二测试信号,输入至该延迟电路串及该有限脉冲响应滤波器中,以产生出一延迟信号及一补偿输出信号;以及

对该延迟信号及该补偿输出信号进行减法运算,以获得到关联于该第二信号路径中的该有限脉冲响应滤波器的一第一校正系数,并且利用该第一校正系数来对该有限脉冲响应滤波器的多个分接头系数进行校正,以使得该第二信号路径则用已经校正后的该有限脉冲响应滤波器来对该第一信号路径及该第二信号路径之间的不匹配进行补偿。

2. 如权利要求1所述的校正方法,其中该第一开关电路的一第一端电性连接于该第一信号路径内的该低通滤波器,而该第一开关电路的一第二端及一第三端则分别电性连接于该第一混频器及该第二混频器,并且该第二端以及该第三端分别接收来自于该第一混频器及该第二混频器的该第一混频信号及该第二混频信号,其中该第一开关电路受控于一第一开关控制信号,以选择性地使得该第一开关电路的该第二端与该第三端的其中之一,与该第一开关电路的该第一端彼此导通。

3. 如权利要求2所述的校正方法,其中在产生出该第一混频信号及该第二混频信号之步骤中,进一步包括:

利用一第二开关电路进行一振荡器所输出的一余弦信号及一正弦信号的选取,并且分别将该第二开关电路所选取后的结果及该正弦信号,输入至该第一混频器及该第二混频器中与该多重频率信号进行混频处理,以由此分别产生出该第一混频信号及该第二混频信号。

4. 如权利要求3所述的校正方法,其中该第二开关电路的一第一端电性连接于该第一混频器,而该第二开关电路的一第二端及一第三端则分别电性连接于该振荡器,并且该第二端以及该第三端分别接收来自于该振荡器的该余弦信号及该正弦信号,其中该第二开关电路受控于一第二开关控制信号,以选择性地使得该第二开关电路的该第二端与该第三端的其中之一,与该第二开关电路的该第一端彼此导通。

5. 如权利要求4所述的校正方法,其中在未获得到该第一校正系数之前,当该第一开关电路的该第二端,与该第一开关电路的该第一端为彼此导通时,该第二开关控制信号则将控制使得该第二开关电路的该第三端,与该第二开关电路的该第一端彼此导通。

6. 如权利要求1所述的校正方法,其中该第一信号路径及该第二信号路径之一为一同相信号路径,且该第一信号路径及该第二信号路径的另一个为一正交信号路径。

7. 一种校正电路,用于校正一接收器中的一第一信号路径与一第二信号路径之间的不匹配,其中该接收器于该第一信号路径中额外设置有一延迟电路串,以对该第一信号路径进行信号延迟处理,并且于该第二信号路径中额外设置有一有限脉冲响应滤波器,以对该第一信号路径及该第二信号路径之间的不匹配进行补偿,其特征在于,该校正电路包括:

一混频信号产生单元,用以将一多重频率信号分别输入至该第一信号路径内的一第一混频器及该第二信号路径内的一第二混频器中,以产生出对应于该第一混频器的一第一混频信号及对应于该第二混频器的一第二混频信号;

一测试信号产生单元,利用一第一开关电路进行该第一混频信号及该第二混频信号的选取,并且分别将该第一开关电路所选取后的结果及该第二混频信号输入至该第一信号路径及该第二信号路径内的一低通滤波器中,再分别将该第一信号路径及该第二信号路径内的该低通滤波器的输出结果,输入至该第一信号路径及该第二信号路径内的一模拟数字转换器中,以产生出对应于该第一信号路径的一第一测试信号及对应于该第二信号路径的一第二测试信号;以及

一校正单元,用以分别将该第一测试信号及该第二测试信号输入至该延迟电路串及该有限脉冲响应滤波器中,以产生出一延迟信号及一补偿输出信号,并且对该延迟信号及该补偿输出信号进行减法运算,以获得到关联于该第二信号路径中的该有限脉冲响应滤波器的一第一校正系数,并且利用该第一校正系数来对该有限脉冲响应滤波器的多个分接头系数进行校正,以使得该第二信号路径则用已经校正后的该有限脉冲响应滤波器来对该第一信号路径及该第二信号路径之间的不匹配进行补偿。

8. 如权利要求7所述的校正电路,其中该第一开关电路的一第一端电性连接于该第一信号路径内的该低通滤波器,而该第一开关电路的一第二端及一第三端则分别电性连接于该第一混频器及该第二混频器,并且该第二端以及该第三端分别接收来自于该第一混频器及该第二混频器的该第一混频信号及该第二混频信号,其中该第一开关电路受控于一第一开关控制信号,以选择性地使得该第一开关电路的该第二端与该第三端的其中之一,与该第一开关电路的该第一端彼此导通。

9. 如权利要求8所述的校正电路,该混频信号产生单元进一步执行以下步骤以产生出该第一混频信号及该第二混频信号:

利用一第二开关电路进行一振荡器所输出的一余弦信号及一正弦信号的选取,并且分别将该第二开关电路所选取后的结果及该正弦信号,输入至该第一混频器及该第二混频器中与该多重频率信号进行混频处理,以由此分别产生出该第一混频信号及该第二混频信号。

10. 如权利要求9所述的校正电路,其中该第二开关电路的一第一端电性连接于该第一混频器,而该第二开关电路的一第二端及一第三端则分别电性连接于该振荡器,并且该第二端以及该第三端分别接收来自于该振荡器的该余弦信号及该正弦信号,其中该第二开关电路受控于一第二开关控制信号,以选择性地使得该第二开关电路的该第二端与该第三端的其中之一,与该第二开关电路的该第一端彼此导通。

11. 如权利要求10所述的校正电路,其中在未获得到该第一校正系数之前,当该第一开

关电路的该第二端,与该第一开关电路的该第一端为彼此导通时,该第二开关控制信号则将控制使得该第二开关电路的该第三端,与该第二开关电路的该第一端彼此导通。

12. 如权利要求7所述的校正电路,其中该第一信号路径及该第二信号路径之一为一同相信号路径,且该第一信号路径及该第二信号路径的另一个为一正交信号路径。

13. 一种校正方法,用于校正一接收器中的一第一信号路径与一第二信号路径之间的不匹配,其中该接收器于该第一信号路径中额外设置有一延迟电路串,以对该第一信号路径进行信号延迟处理,并且于该第二信号路径中额外设置有一有限脉冲响应滤波器,以对该第一信号路径及该第二信号路径之间的不匹配进行补偿,其特征在于,该校正方法包括:

将一多重频率信号分别输入至该第一信号路径内的一第一混频器及该第二信号路径内的一第二混频器中,并且利用一开关电路进行一振荡器所输出的一余弦信号及一正弦信号的选取,以使得该振荡器所输出的该正弦信号,被分别地输入至该第一混频器及该第二混频器中与该多重频率信号进行混频处理,以产生出对应于该第一混频器的一第一混频信号及对应于该第二混频器的一第二混频信号;

分别将该第一混频信号及该第二混频信号,输入至该第一信号路径及该第二信号路径内的一低通滤波器中,并且分别将该第一信号路径及该第二信号路径内的该低通滤波器的输出结果,输入至该第一信号路径及该第二信号路径内的一模拟数字转换器中,以产生出对应于该第一信号路径的一第一测试信号及对应于该第二信号路径的一第二测试信号;

分别将该第一测试信号及该第二测试信号,输入至该延迟电路串及该有限脉冲响应滤波器中,以产生出一延迟信号及一补偿输出信号;以及

对该延迟信号及该补偿输出信号进行减法运算,以获得到关联于该第二信号路径中的该有限脉冲响应滤波器的第一校正系数,并且利用该第一校正系数来对该有限脉冲响应滤波器的多个分接头系数进行校正,以使得该第二信号路径则用已经校正后的该有限脉冲响应滤波器来对该第一信号路径及该第二信号路径之间的不匹配进行补偿。

14. 如权利要求13所述的校正方法,其中该开关电路的一第一端电性连接于该第一混频器,而该开关电路的一第二端及一第三端则分别电性连接于该振荡器,并且该第二端以及该第三端分别接收来自于该振荡器的该余弦信号及该正弦信号,其中该开关电路受控于一开关控制信号,以选择性地使得该开关电路的该第二端与该第三端的其中之一,与该开关电路的该第一端彼此导通。

15. 如权利要求13所述的校正方法,其中该第一信号路径及该第二信号路径之一为一同相信号路径,且该第一信号路径及该第二信号路径的另一个为一正交信号路径。

16. 一种校正电路,用于校正一接收器中的一第一信号路径与一第二信号路径之间的不匹配,其中该接收器于该第一信号路径中额外设置有一延迟电路串,以对该第一信号路径进行信号延迟处理,并且于该第二信号路径中额外设置有一有限脉冲响应滤波器,以对该第一及该第二信号路径之间的不匹配进行补偿,其特征在于,该校正电路包括:

一混频信号产生单元,用以将一多重频率信号分别输入至该第一信号路径内的一第一混频器及该第二信号路径内的一第二混频器中,并且利用一开关电路进行一振荡器所输出的一余弦信号及一正弦信号的选取,以使得该振荡器所输出的该正弦信号,被分别地输入至该第一混频器及该第二混频器中与该多重频率信号进行混频处理,以产生出对应于该第一混频器的一第一混频信号及对应于该第二混频器的一第二混频信号;

一测试信号产生单元,用以分别将该第一混频信号及该第二混频信号,输入至该第一信号路径及该第二信号路径内的一低通滤波器中,并且分别将该第一信号路径及该第二信号路径内的该低通滤波器的输出结果,输入至该第一信号路径及该第二信号路径内的一模拟数字转换器中,以产生出对应于该第一信号路径的一第一测试信号及对应于该第二信号路径的一第二测试信号;以及

一校正单元,用以分别将该第一测试信号及该第二测试信号输入至该延迟电路串及该有限脉冲响应滤波器中,以产生出一延迟信号及一补偿输出信号,并且对该延迟信号及该补偿输出信号进行减法运算,以获得到关联于该第二信号路径中的该有限脉冲响应滤波器的一第一校正系数,并且利用该第一校正系数来对该有限脉冲响应滤波器的多个分接头系数进行校正,以使得该第二信号路径则用已经校正后的该有限脉冲响应滤波器来对该第一信号路径及该第二信号路径之间的不匹配进行补偿。

17. 如权利要求16所述的校正电路,其中该开关电路的一第一端电性连接于该第一混频器,而该开关电路的一第二端及一第三端则分别电性连接于该振荡器,并且该第二端以及该第三端分别接收来自于该振荡器的该余弦信号及该正弦信号,其中该开关电路受控于一开关控制信号,以选择性地使得该开关电路的该第二端与该第三端的其中之一,与该开关电路的该第一端彼此导通。

18. 如权利要求16所述的校正电路,其中该第一信号路径及该第二信号路径之一为一同相信号路径,且该第一信号路径及该第二信号路径的另一个为一正交信号路径。

校正方法及校正电路

技术领域

[0001] 本发明是有关于一种校正方法及校正电路,且特别是一种应用于校正一接收器中的第一信号路径与第二信号路径之间不匹配的校正方法及校正电路。

背景技术

[0002] 对于现有的无线通讯领域中的接收器而言,如何执行同相(In-phase)信号路径与正交(Quadrature)信号路径之间不匹配的校正,已成为此领域中相当重要的一项议题。

[0003] 具体来说,造成同相信号路径与正交信号路径之间不匹配的主要原因有其两点,第一是由于本地振荡器(local oscillator,LO)产生载波并将载波各自推送到同相信号路径与正交信号路径上的混频器(mixer)时,很难呈现出完美的90度相位差,又或者是,被推送到同相信号路径与正交信号路径上的混频器的各载波的振幅大小并不一致,因此发生了相位偏差与振幅偏差的影响,进而导致同相信号路径与正交信号路径之间的不匹配。值得一提的是,即便是些微的上述偏差影响,也是会对整体通信系统造成严重的干扰,并且形成出不完全的正交解调变程序,进而导致接收数据的流失以及接收端的位错误率(bit error rate,BER)上升等困境的发生。

[0004] 然而,由于本地振荡器与混频器所导致的不匹配,与基频(baseband)信号的频率的相关性较低,因此当输入的基频信号改变频率或是应用于较宽带带的通信系统时,即便此通信系统已完成了上述相位偏差与振幅偏差的校正,但在此通信系统中仍可能存在着有因频率相依性(frequency dependent)所导致而成的同相信号路径与正交信号路径之间不匹配。而这种因频率相依性所导致的不匹配,是由于因同相信号路径与正交信号路径上的各组相应组件(例如,滤波器)之间的电路特性不匹配所造成。换言之,造成同相信号路径与正交信号路径之间不匹配的第二原因乃在于,由于电路制造中难免的不完美情况发生,因此使得同相信号路径与正交信号路径上的各组相应组件之间不具有彼此完全匹配的电路特性,因而连带地使得通过同相信号路径与正交信号路径的信号产生差异,并且产生出非预期性的镜像干扰(image interference)。有鉴于此,如何校正因频率相依性所导致而成的同相信号路径与正交信号路径之间不匹配,确为所属领域亟需解决的问题。

发明内容

[0005] 本发明实施例提供一种校正方法,用于校正一接收器中的第一信号路径与第二信号路径之间的不匹配,其中此接收器于第一信号路径中额外设置有一延迟电路串(delay chain),以对第一信号路径进行信号延迟处理,并且于第二信号路径中额外设置有一有限脉冲响应(finite impulse response,FIR)滤波器,以对第一及第二信号路径之间的不匹配进行补偿。所述方法包括如下步骤。将一多重频率信号(multiple frequency signal)分别输入至第一信号路径内的第一混频器及第二信号路径内的第二混频器中,以产生出对应于第一混频器的第一混频信号及对应于第二混频器的第二混频信号。利用第一开关电路进行第一混频信号及第二混频信号的选取,并且分别将第一开关电路所选取后的结果及第二

混频信号,输入至第一及第二信号路径内的低通滤波器(low-pass filter,LPF)中。分别将第一及第二信号路径内的低通滤波器的输出结果,输入至第一及第二信号路径内的模拟数字转换器(analog-to-digital converter,ADC)中,以产生出对应于第一信号路径的第一测试信号及对应于第二信号路径的第二测试信号。分别将第一测试信号及第二测试信号,输入至延迟电路串及有限脉冲响应滤波器中,以产生出一延迟信号及一补偿输出信号。对此延迟信号及此补偿输出信号进行减法运算,以获得到关联于第二信号路径中的有限脉冲响应滤波器的第一校正系数,并且利用第一校正系数来对此有限脉冲响应滤波器的多个分接头系数进行校正,以使得第二信号路径则用已经校正后的有限脉冲响应滤波器来对第一及第二信号路径之间的不匹配进行补偿。

[0006] 本发明实施例另提供一种校正电路,用于校正一接收器中的第一信号路径与第二信号路径之间的不匹配,其中此接收器于第一信号路径中额外设置有一延迟电路串,以对第一信号路径进行信号延迟处理,并且于第二信号路径中额外设置有一有限脉冲响应滤波器,以对第一及第二信号路径之间的不匹配进行补偿。所述的校正电路包括混频信号产生单元、测试信号产生单元以及校正单元。混频信号产生单元用以将一多重频率信号分别输入至第一信号路径内的第一混频器及第二信号路径内的第二混频器中,以产生出对应于第一混频器的第一混频信号及对应于第二混频器的第二混频信号。测试信号产生单元利用第一开关电路进行第一混频信号及第二混频信号的选取,并且分别将第一开关电路所选取后的结果及第二混频信号输入至第一及第二信号路径内的低通滤波器中,再分别将第一及第二信号路径内的低通滤波器的输出结果,输入至第一及第二信号路径内的模拟数字转换器中,以产生出对应于第一信号路径的第一测试信号及对应于第二信号路径的第二测试信号。校正单元用以分别将第一测试信号及第二测试信号输入至延迟电路串及有限脉冲响应滤波器中,以产生出一延迟信号及一补偿输出信号,并且对此延迟信号及此补偿输出信号进行减法运算,以获得到关联于第二信号路径中的此有限脉冲响应滤波器的第一校正系数,并且利用第一校正系数来对此有限脉冲响应滤波器的多个分接头系数进行校正,以使得第二信号路径则用已经校正后的有限脉冲响应滤波器来对第一及第二信号路径之间的不匹配进行补偿。

[0007] 综上所述,本发明实施例所提供的校正方法及校正电路,可以是根据训练模式下的观测结果,而来对于第二信号路径内的有限脉冲响应滤波器的多个分接头系数进行校正,以由此决定出这些分接头系数的最佳值。通过上述的操作,相较于现有技术,本发明实施例的校正方法及校正电路,将可以更准确且高效率地实际解决第一信号路径及第二信号路径之间不匹配的问题。

[0008] 为使能更进一步了解本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图,但是此等说明与所附附图仅用以说明本发明,而非对本发明的权利范围作任何的限制。

附图说明

[0009] 图1是本发明实施例所提供的接收器的功能方块图。

[0010] 图2是本发明实施例所提供的校正方法的流程示意图。

[0011] 图3是本发明另一实施例所提供的接收器的功能方块图。

- [0012] 图4是本发明另一实施例所提供的校正方法的流程示意图。
- [0013] 图5是本发明另一实施例所提供的接收器的功能方块图。
- [0014] 图6是本发明实施例所提供的校正电路的功能方块图。
- [0015] 图7是本发明另一实施例所提供的校正电路的功能方块图。

具体实施方式

[0016] 在下文中,将通过附图说明本发明的各种实施例来详细描述本发明。然而,本发明概念可能以许多不同形式来体现,且不应解释为限于本文中所阐述的例示性实施例。此外,在附图中相同参考数字可用以表示类似的组件。

[0017] 具体来说,本发明实施例所提供的校正方法,可以适用于任何通信系统的接收器中。举例来说,所述通信系统可以为一正交分频多任务调变(orthogonal frequency-division multiplexing,OFDM)系统,但本发明并不以此为限制。请参阅图1,图1是本发明实施例所提供的接收器的功能方块图。接收器1具有第一信号路径10及第二信号路径12,其中第一信号路径10及第二信号路径12中又分别包含了混频器102与122、低通滤波器104与124,以及模拟数字转换器106与126。另外,在第一信号路径10中设置有一延迟电路串108,以用来对于第一信号路径10进行输入信号的延迟处理,而在第二信号路径12中则设置有一有限脉冲响应滤波器128,以用来对于第一信号路径10及第二信号路径12之间的不匹配进行补偿。值得一提的是,上述使用延迟电路串108及有限脉冲响应滤波器128的技术手段为本领域技术人员所知的,故有关于其细部内容于此就不再多加赘述。

[0018] 然而,上述相关技术仍存在的最大问题在于,其虽使用有限脉冲响应滤波器128来对低通滤波器104与124以及模拟数字转换器106与126之间的电路特性差异进行补偿(亦即,对于第一信号路径10及第二信号路径12之间的不匹配进行补偿),但在接收器1的运作过程中,第一信号路径10及第二信号路径12之间的不匹配亦会随着温度等因素而产生变化。如此一来,在上述相关技术中,如果要跟踪这种变化,就需要完整地再重作一次校正,故需要相对较长的处理时间。因此,对于接收器1而言,仍无法准确且高效率地实际解决第一信号路径10及第二信号路径12之间不匹配的问题。

[0019] 请参阅图2,图2是本发明实施例所提供的校正方法的流程示意图。值得一提的是,图2的方法可执行于图1的接收器1中,故请一并参阅图1以利理解,但本发明并不以此为限制。

[0020] 首先,在步骤S201中,将一多重频率信号分别输入至第一信号路径10内的第一混频器(亦即,混频器102)及第二信号路径12内的第二混频器(亦即,混频器122)中,以产生出对应于第一混频器的第一混频信号及对应于第二混频器的第二混频信号。其次,在步骤S203中,利用第一开关电路进行第一混频信号及第二混频信号的选取,并且分别将第一开关电路所选取后的结果及第二混频信号,输入至第一信号路径10及第二信号路径12内的低通滤波器104、124中。

[0021] 另外,在步骤S205中,分别将第一信号路径10及第二信号路径12内的低通滤波器104、124的输出结果,输入至第一信号路径10及第二信号路径12内的模拟数字转换器106、126中,以产生出对应于第一信号路径10的第一测试信号及对应于第二信号路径12的第二测试信号。接着,在步骤S207中,分别将第一测试信号及第二测试信号,输入至延迟电路串

108及有限脉冲响应滤波器128中,以产生出延迟信号及补偿输出信号。

[0022] 再者,在步骤S209中,对延迟信号及补偿输出信号进行减法运算,以获得到关联于第二信号路径12中的有限脉冲响应滤波器128的第一校正系数,并且利用第一校正系数来对有限脉冲响应滤波器128的多个分接头系数进行校正。最后,在步骤S211中,使得第二信号路径12则用已经校正后的有限脉冲响应滤波器128来对第一信号路径10及第二信号路径12之间的不匹配进行补偿。

[0023] 因此,根据以上内容的教示,本技术领域技术人员应可以理解到,本发明实施例的校正方法主要精神之一乃在于,针对于接收器1未进行正式接收数据之前(亦即,训练模式下),利用接收器1所自动产生的一个多重频率信号来观测出第一信号路径10内的低通滤波器104与模拟数字转换器106,以及第二信号路径12内的低通滤波器124与模拟数字转换器126之间的电路特性差异。另外,此多重频率信号在同时通过第一信号路径10内的低通滤波器104与模拟数字转换器106,以及第二信号路径12内的低通滤波器124与模拟数字转换器126之后,则被分别地输入至延迟电路串108及有限脉冲响应滤波器128中。

[0024] 接着,再利用延迟电路串108及有限脉冲响应滤波器128的输出结果,来计算出关联于有限脉冲响应滤波器128的第一校正系数,并且利用第一校正系数来修正有限脉冲响应滤波器128的多个分接头系数,以由此决定出这些分接头系数的最佳值。最后,当接收器1开始进行正式接收数据时(亦即,正常接收模式下),接收器1则可利用已经校正后的有限脉冲响应滤波器128来对第一信号路径10及第二信号路径12之间的不匹配进行补偿。如此一来,便可以有效地实际解决第一信号路径10及第二信号路径12之间不匹配的问题。换句话说,步骤S201至步骤S209应为执行在接收器1未进行正式接收数据之前(亦即,训练模式下)的步骤。

[0025] 然而,为了更进一步说明关于步骤S201至步骤S209执行于图1的接收器1中的实现细节,本发明进一步提供其一种实施方式。请参阅图3,图3是本发明另一实施例所提供的接收器的功能方块图。其中,图3中部分与图1相同的组件以相同的图号标示,因此在此不再详述其细节。

[0026] 首先,相较于图1中的接收器1,图3中的接收器1'包括一开关组件S1,用以在训练模式下,当天线所接收到的数据不适合作为信号源(亦即,非连续性的多重频率工作信号)时,使得混频器102、122(亦即,第一及第二混频器)能够一并地连接至一频率信号产生单元300,并且经由该频率信号产生单元300作为信号源(signal source),以由此输出一个多重频率信号S_{MF}分别至第一信号路径10内的第一混频器102及第二信号路径12内的第二混频器122中。另外,振荡器L0所产生的余弦信号Cos及正弦信号Sin则可同时地分别被输入至第一混频器102及第二混频器122中,以进而与此多重频率信号S_{MF}进行混频处理,并据此产生出对应于第一混频器102的第一混频信号MS1及对应于第二混频器122的第二混频信号MS2。其中,由于振荡器L0、第一混频器102及第二混频器122的原理皆为本技术领域技术人员所知,故有关于振荡器L0、第一混频器102及第二混频器122所进行混频处理的细部内容于此就不再赘述。

[0027] 值得一提的是,相较于现有技术大多采用单一频率信号(single frequency signal)作为训练模式下的信号源输出,本发明实施例的校正方法则是采用多重频率信号S_{MF}作为训练模式下的信号源输出,故可以更有效地对于第一信号路径10内的低通滤波器

104与模拟数字转换器106,以及第二信号路径12内的低通滤波器124与模拟数字转换器126之间的电路特性差异进行观测,并且有助于有限脉冲响应滤波器128的分接头系数的最佳值调整。

[0028] 另外,图3中的接收器1'进一步包括一个第一开关电路302,其中第一开关电路302的第一端电性连接于第一信号路径10内的低通滤波器104,而第一开关电路302的第二端及第三端则分别地电性连接于第一混频器102及第二混频器122,并且第二端及第三端分别接收来自于第一混频器102及第二混频器122的第一混频信号MS1及第二混频信号MS2。值得注意的是,此第一开关电路302乃受控于一第一开关控制信号SS1,以选择性地使得第一开关电路302的第二端与第三端的其中之一,与第一开关电路302的第一端彼此导通。

[0029] 因此,根据以上内容的教示,本技术领域技术人员应可理解到,当第一开关电路302的第二端与第一端彼此导通时,也就表示本发明实施例的接收器1'是通过对于第一开关电路302的选取,以使得第一混频信号MS1及第二混频信号MS2能够分别地被输入至第一信号路径10内的低通滤波器104及第二信号路径12内的低通滤波器124中。相反地,当第一开关电路302的第三端与第一端彼此导通时,也就表示本发明实施例的接收器1'是通过对于第一开关电路302的选取,则使得第二混频信号MS2能够同时地被分别输入至第一信号路径10内的低通滤波器104及第二信号路径12内的低通滤波器124中。

[0030] 然而,如同前面内容所述,由于本发明期望是能够有效地观测出第一信号路径10内的低通滤波器104与模拟数字转换器106,以及第二信号路径12内的低通滤波器124与模拟数字转换器126之间的电路特性差异,以由此有助于调整有限脉冲响应滤波器128的分接头系数的最佳值。因此,当图2中的步骤S203乃为执行于图3中的接收器1'时,第一开关控制信号SS1使得第一开关电路302的第三端与第一端彼此导通(亦即,使得第二混频信号MS2能够同时地被分别输入至第一信号路径10内的低通滤波器104及第二信号路径12内的低通滤波器124中)。

[0031] 接着,再分别将低通滤波器104、124的输出结果输入至模拟数字转换器106、126中,以产生出对应于第一信号路径10的第一测试信号TS1及对应于第二信号路径12的第二测试信号TS2,并且分别将第一测试信号TS1及第二测试信号TS2,输入至延迟电路串108及有限脉冲响应滤波器128中,以产生出延迟信号DS及补偿输出信号EQ_OUT。如此一来,接收器1'才可能有效地经由延迟信号DS及补偿输出信号EQ_OUT,而来观测出第一信号路径10内的低通滤波器104与模拟数字转换器106,以及第二信号路径12内的低通滤波器124与模拟数字转换器126之间的电路特性差异。更进一步来说,在步骤S207中所获得到的补偿输出信号EQ_OUT则可简化表示为如下:

$$[0032] EQ_OUT = \sum(Input_n * Coef_n) \quad \text{方程式(1)}$$

[0033] 其中,Input_n为输入至有限脉冲响应滤波器128中的第n个的值(亦即,第二测试信号TS2中的第n个的值),且coef_n则为有限脉冲响应滤波器128的这些分接头系数中的第n个的值。值得注意的是,由于在步骤S207中仍未开始对于这些分接头系数进行校正,因此方程式(1)中的coef_n为这些分接头系数中的第n个的初始值。另外,在步骤S209中所获得到的第一校正系数EQ_err即可对应地简化表示为如下:

$$[0034] EQ_err = DS - EQ_OUT \quad \text{方程式(2)}$$

[0035] 接着,在步骤S209中利用第一校正系数EQ_err来对有限脉冲响应滤波器128的多

个分接头系数coef_n进行校正的方程式即可简化地表示为如下：

[0036] $\text{Coef_n}' = \text{Coef_n} + (\text{step} * \text{EQ_err} * \text{Input_n})$ 方程式(3)

[0037] 其中,coef_n'为校正后的这些分接头系数中的第n个的值,且step为一个可编程(programmable)系数。值得一提的是,上述分接头系数coef_n所采用的校正方式在此仅是用以举例,其并非用以限制本发明。因此,方程式(3)亦可对应地简化表示为如下:

[0038] $\text{Coef_n}' = \text{Coef_n} + (\text{step} * \text{sign_of_EQ_err} * \text{Input_n})$ 方程式(4)

[0039] 其中,sin_of_EQ_err为用以表示该第一校正系数EQ_err的一符号位。举例来说,当第一校正系数EQ_err>0时,则令该符号位sin_of_EQ_err为1,而当第一校正系数EQ_err<0时,则令该符号位sin_of_EQ_err为-1,且当第一校正系数EQ_err=0时,则令该符号位sin_of_EQ_err为0。总而言之,本发明实施例并不限制上述分接头系数coef_n所采用的校正方式的具体实现方式,本技术领域技术人员可依据实际需求或应用来进行设计。

[0040] 最后,当接收器1'皆成功地取得到经校正后的这些分接头系数coef_n'之后,接收器1'便可开始改切换至正常接收模式下执行(亦即,开关组件S1使得第一混频器102及第二混频器122恢复成共同连接至天线,且第一开关电路302则受控于第一开关控制信号SS1,以使得第一开关电路302的第二端与第一端彼此导通)。因此,根据以上内容的教示,本技术领域技术人员应可理解到,即便在接收器1'的运作过程中,第一信号路径10及第二信号路径12之间的不匹配仍会随着温度等因素而产生变化,但本实施例的接收器1'则可随时地切换至训练模式。如此一来,本发明实施例的校正方法可根据前一次校正所得到的系数的基础,使得接收器1'采用和第一次校正相同的方法,但仅需要使用较短的时间进行系数微调。因此,相较于现有技术,本发明实施例的校正方法可以更准确且高效率地实际解决第一信号路径10及第二信号路径12之间不匹配的问题。另外,通过现有的已知信息,本技术领域技术人员应可理解到,本发明实施例中的第一信号路径10及第二信号路径12的其中之一可为同相信号路径,而另一路径则应相对地为正交信号路径,但本发明并不以此为限制。

[0041] 另外一方面,如同前面内容所述,由于接收器1'中亦可存在着有因第一混频器102及第二混频器122所带来的不匹配影响,因此以下将再使用另一例子来说明,本发明是如何以获得到关联于第二信号路径12中的有限脉冲响应滤波器128的第一校正系数EQ_err。请同时参阅图4与图5,图4是本发明另一实施例所提供的校正方法的流程示意图,而图5是本发明另一实施例所提供的接收器的功能方块图。其中图4的校正方法可以是执行于图5的接收器中,但本发明并不以此为限制。另外,图4中部分与图2相同之流程步骤以相同的图号标示,且图5中部分与图3相同的组件以相同的图号标示,故于此不再详述其细节。

[0042] 请先同时参阅图2、图4与图5,步骤S201中进一步可包括有步骤S401~步骤S403。首先,如图5所示,相较于图3中的接收器1',图5中的接收器1"进一步包括一个第二开关电路500,其中第二开关电路500的第一端电性连接于第一混频器102,而第二开关电路500的第二端及第三端则分别电性连接于振荡器L0,且第二端以及第三端分别接收来自于振荡器L0的余弦信号Cos及正弦信号Sin。值得注意的是,此第二开关电路500乃受控于一第二开关控制信号SS2,以选择性地使得第二开关电路500的第二端与第三端的其中之一,与第二开关电路500的第一端彼此导通。

[0043] 进一步来说,在步骤S401中,将多重频率信号S_{MF}分别输入至第一信号路径10内的第一混频器102及第二信号路径12内的第二混频器122中。接着,在步骤S403中,利用一个第

二开关电路500进行振荡器L0所输出的余弦信号Cos及正弦信号Sin的选取，并且分别将第二开关电路500所选取后的结果及正弦信号Sin，输入至第一混频器102及第二混频器122中，以进而与多重频率信号SMF进行混频处理，并据此产生出对应于第一混频器102的第一混频信号MS1及对应于第二混频器122的第二混频信号MS2。

[0044] 因此，根据以上内容的教示，本技术领域技术人员应可理解到，当第二开关电路500的第二端与第一端彼此导通时，也就表示本发明实施例的接收器1”通过对于第二开关电路500的选取，以使得振荡器L0所输出的余弦信号Cos及正弦信号Sin能够分别地被输入至第一信号路径10内的第一混频器102及第二信号路径12内的第二混频器122中。相反地，当第二开关电路500的第三端与第一端彼此导通时，也就表示本发明实施例的接收器1”通过对于第二开关电路500的选取，则使得振荡器L0所输出的正弦信号Sin能够同时地被分别输入至第一信号路径10内的第一混频器102及第二信号路径12内的第二混频器122中。

[0045] 更进一步来说，由现有技术可知，若在训练模式下，当图5中的第一开关控制信号SS1控制使得第一开关电路302的第三端与第一端互为彼此导通的情况下，无论图5中的第二开关控制信号SS2是要控制第二开关电路500中的第二端来与第一端彼此导通，或是控制第二开关电路500中的第三端来与第一端彼此导通时，都将使得图5的接收器1”的设计方式，呈现如同为图3的接收器1”的设计方式（亦即，仅第一开关电路302实际具有切换作用），故于此不再多加详述其细节。

[0046] 相反地，若在训练模式下，当图5中的第一开关控制信号SS1控制使得第一开关电路302的第二端与第一端互为彼此导通的情况下，而图5中的第二开关控制信号SS2则必须相应地为控制使得第二开关电路500中的第三端来与第一端彼此导通（亦即，使得振荡器L0所输出的正弦信号Sin能够同时地被分别输入至第一混频器102及第二混频器122中）。如此一来，图5中的接收器1”才可经由延迟信号DS及补偿输出信号EQ_OUT，而有效地观测出第一信号路径10内的第一混频器102至模拟数字转换器106，以及第二信号路径12内的第二混频器122至模拟数字转换器126之间的电路特性差异。

[0047] 换句话说，根据以上内容的教示，本技术领域技术人员应可以理解到，图4及图5的主要精神之一乃在于，多增加一组第二开关电路500于振荡器L0、第一混频器102及第二混频器122之间，以选择性地使得接收器1”能自行决定是否需要一并地考虑到抵消掉第一混频器102及第二混频器122所带来的不匹配影响，以进而使得所获得到的第一校正系数EQ_err更为精准，并且有助于提高第一信号路径10与第二信号路径12之间不匹配的校正性能。

[0048] 另外一方面，当在接收器1”已决定需要一并地考虑到抵消掉第一混频器102及第二混频器122所带来的不匹配影响时，也就是说在训练模式下，当第一开关控制信号SS1系控制使得第一开关电路302的第二端与第一端互为彼此导通时，第二开关控制信号SS2则必须相应地控制使得第二开关电路500的第三端与第一端互为彼此导通。如此一来，实际上，上述操作方式中的第一开关电路302将亦可被视作为不存在（亦即，仅第二开关电路500实际具有切换作用）。总而言之，上述采用的各具体方式在此仅是用以举例，其并非用以限制本发明，本技术领域中具有通常知识者应可依据实际需求或应用来进行设计，故于此亦不再多加详述其细节。

[0049] 最后，为了更进一步说明关于校正方法的运作流程，本发明进一步提供其校正电路的一种实施方式。请参阅图6，图6是本发明实施例所提供的校正电路的功能方块图。然

而,下述的校正电路6仅是上述方法的其中一种实现方式,其并非用以限制本发明。

[0050] 详细来说,校正电路6包括混频信号产生单元60、测试信号产生单元62以及校正单元64。其中,上述各单元可以是通过纯硬件电路来实现,或者是通过硬件电路搭配固件或软件来实现,总而言之,本发明并不限制校正电路6的具体实现方式。另外,上述各单元可以是整合或是分开设置,且本发明亦不以此为限制。

[0051] 混频信号产生单元60将多重频率信号分别输入至第一信号路径内的第一混频器及第二信号路径内的第二混频器中,以产生出对应于第一混频器的第一混频信号及对应于第二混频器的第二混频信号。

[0052] 测试信号产生单元62利用一第一开关电路进行第一混频信号及第二混频信号的选取,并且分别将第一开关电路所选取后的结果及第二混频信号输入至第一及第二信号路径内的低通滤波器中,再分别将第一及第二信号路径内的低通滤波器的输出结果,输入至第一及第二信号路径内的模拟数字转换器中,以产生出对应于第一信号路径的第一测试信号及对应于第二信号路径的第二测试信号。

[0053] 校正单元64则分别将第一测试信号及第二测试信号输入至延迟电路串及有限脉冲响应滤波器中,以产生出一延迟信号及一补偿输出信号,并且对延迟信号及补偿输出信号进行减法运算,以获得到关联于第二信号路径中的有限脉冲响应滤波器的第一校正系数,并且利用第一校正系数来对有限脉冲响应滤波器的多个分接头系数进行校正,以使得第二信号路径则用已经校正后的有限脉冲响应滤波器来对第一及第二信号路径之间的不匹配进行补偿。

[0054] 值得注意的是,本例所述的校正电路6可以搭配与图3所示的接收器1'执行,因此请一并参阅图3以利理解,故于此不再详述其细节。

[0055] 另外一方面,如同前面内容所述,若为了考虑一并地抵销掉第一混频器及第二混频器所带来的不匹配影响,并且使得所获得到的第一校正系数能够更为精准,以下将再使用另一例子来进行说明。请参阅图7,图7是本发明另一实施例所提供的校正电路的功能方块图。然而,下述的校正电路7仅是上述方法的其中一种实现方式,其并非用以限制本发明。其中,图7中部分与图6相同的组件以相同的图号标示,故于此不再详述其细节。

[0056] 简单来说,相较于图6中的混频信号产生单元60,图7中的混频信号产生单元70,则将多重频率信号分别输入至第一信号路径内的第一混频器及第二信号路径内的第二混频器中,并且利用一个第二开关电路进行振荡器所输出的余弦信号及正弦信号的选取。接着,分别将第二开关电路所选取后的结果及正弦信号,输入至第一混频器及第二混频器中,以进而与多重频率信号进行混频处理,并据此产生出对应于第一混频器的第一混频信号及对应于第二混频器的第二混频信号。

[0057] 值得注意的是,本例所述的校正电路7可以搭配与图5所示的接收器1"执行,因此请一并参阅图5以利理解,故于此不再详述其细节。

[0058] 综上所述,本发明实施例所提供的校正方法及校正电路,可以是根据训练模式下的观测结果,而来对于第二信号路径内的有限脉冲响应滤波器的多个分接头系数进行校正,以由此决定出这些分接头系数的最佳值。通过上述的操作,相较于现有技术,本发明实施例的校正方法及校正电路,将可以更准确且高效率地实际解决第一信号路径及第二信号路径之间不匹配的问题。

- [0059] 以上所述仅为本发明的实施例，其并非用以局限本发明的专利范围。
- [0060] 符号说明
- [0061] 1、1'、1":接收器
- [0062] 10:第一信号路径
- [0063] 12:第二信号路径
- [0064] 102、122:混频器
- [0065] 104、124:低通滤波器
- [0066] 106、126:模拟数字转换器
- [0067] 108:延迟电路串
- [0068] 128:有限脉冲响应滤波器
- [0069] L0:振荡器
- [0070] S201~S211、S401~S403:流程步骤
- [0071] S1:开关组件
- [0072] 300:频率信号产生单元
- [0073] S_{MF}:多重频率信号
- [0074] Cos:余弦信号
- [0075] Sin:正弦信号
- [0076] MS1:第一混频信号
- [0077] MS2:第二混频信号
- [0078] 302:第一开关电路
- [0079] SS1:第一开关控制信号
- [0080] TS1:第一测试信号
- [0081] TS2:第二测试信号
- [0082] DS:延迟信号
- [0083] EQ_OUT:补偿输出信号
- [0084] EQ_err:第一校正系数
- [0085] 500:第二开关电路
- [0086] SS2:第二开关控制信号
- [0087] 6、7:校正电路
- [0088] 60、70:混频信号产生单元
- [0089] 62:测试信号产生单元
- [0090] 64:校正单元。




图1





图2



1*

图3




图4




图5




图7