

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2017年10月5日(05.10.2017)



(10) 国際公開番号
WO 2017/169749 A1

- (51) 国際特許分類:
H01L 23/13 (2006.01) *H05K 1/11* (2006.01)
H05K 1/03 (2006.01) *H05K 3/46* (2006.01)
- (21) 国際出願番号: PCT/JP2017/010259
- (22) 国際出願日: 2017年3月14日(14.03.2017)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2016-065757 2016年3月29日(29.03.2016) JP
- (71) 出願人: 株式会社東芝(KABUSHIKI KAISHA TOSHIBA) [JP/JP]; 〒1058001 東京都港区芝浦一丁目1番1号 Tokyo (JP). 東芝マテリアル株式会社(TOSHIBA MATERIALS CO., LTD.) [JP/JP]; 〒2358522 神奈川県横浜市磯子区新杉田町8番地 Kanagawa (JP).
- (72) 発明者: 近藤 弘康(KONDO, Hiroyasu); 〒2358522 神奈川県横浜市磯子区新杉田町8番地 東芝マテリアル株式会社内 Kanagawa (JP). 大関 智行(OOZEKI, Tomoyuki); 〒2358522 神奈川県横浜市磯子区新杉田町8番地 東芝マテリアル株式会社内 Kanagawa (JP).
- (74) 代理人: 特許業務法人 東京国際特許事務所(TOKYO INTERNATIONAL PATENT FIRM); 〒

1050003 東京都港区西新橋一丁目17番16号
宮田ビル2階 Tokyo (JP).

- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).


添付公開書類:

— 国際調査報告 (条約第21条(3))

(54) Title: CERAMIC CIRCUIT BOARD AND SEMICONDUCTOR DEVICE USING SAME

(54) 発明の名称: セラミック回路基板およびそれを用いた半導体装置

[図1]



(57) Abstract: A ceramic circuit board which has at least one of a recess and a through hole, and which is characterized in that: the interior of the recess or the through hole has a conductor part that is filled with a conductor; and the ceramic circuit board has a surface roughness Ra of 1.0 μm or less and a maximum height Rz of 100 μm or less. It is preferable that the maximum height Rz is 10 μm or less. It is also preferable that the surface roughness Ra is 0.5 μm or less. Due to the above-described configuration, the present invention is able to provide a ceramic circuit board which has excellent positioning properties of a conductive part on which a semiconductor element is to be mounted.

(57) 要約: 凹部およびスルーホールのある一方を有するセラミックス回路基板において、上記凹部またはスルーホール内には導体が充填された導体部を有し、上記セラミックス回路基板の表面粗さRaが1.0 μm 以下であり、最大高さRzが100 μm 以下であることを特徴とするセラミックス回路基板である。また、最大高さRzが10 μm 以下であることが好ましい。また、表面粗さRaが0.5 μm 以下であることが好ましい。上記構成によれば、半導体素子を実装する導電部の位置決め性が優れたセラミックス回路基板を提供することができる。



WO 2017/169749 A1

明 細 書

発明の名称：セラミック回路基板およびそれを用いた半導体装置
技術分野

[0001] 後述する実施形態は、セラミック回路基板およびそれを用いた半導体装置に関する。

背景技術

[0002] セラミックス回路基板は、半導体素子を搭載する基板として用いられている。半導体素子は、パワー素子、発光ダイオード（ＬＥＤ）、レーザダイオードなど様々なものが挙げられる。従来のセラミックス回路基板は、セラミックス基板上に金属板を接合して形成されている。具体的には、金属板／セラミックス基板／金属板となるように素材を積層した構造を有している。このような積層構造とした場合、セラミックス基板と金属板との熱膨張率の差からセラミックス回路基板に反りが生じ易い問題点があった。

[0003] 一方で、半導体素子は、年々高出力化している。これに伴い動作補償温度（ジャンクション温度）が高くなっている。第７世代の半導体では動作補償温度が１５０℃になり、第８世代では１７５℃以上になると言われている。このため、構成材料の熱膨張率の差に起因してセラミックス回路基板の耐熱サイクル特性が低下する問題点もあった。

[0004] また、セラミックス基板にスルーホールを設け、このスルーホールによりセラミックス回路基板の表裏の導通を図る構造も採用されている。

[0005] 例えば、特開２００６－２８７１２６号公報（特許文献１）には、スルーホールにより導通を図る構造が開示されている。特許文献１はＬＥＤを搭載するためのセラミックス回路基板である。

[0006] 特許文献１のようにスルーホール型セラミックス回路基板であると、金属板を接合しないため反りの発生を抑制することができる。その一方、特許文献１のセラミックス回路基板は、ＬＥＤチップを搭載する部分を凸状にしているので、セラミックス基板を凸状に研磨することは、コスト的負荷が大き

い。また、特許文献1のセラミックス回路基板では、スルーホール表面に配線パターンを設けた後、半田付けにてLEDチップを実装している。

先行技術文献

特許文献

[0007] 特許文献1：特開2006-287126号公報

発明の概要

発明が解決しようとする課題

[0008] スルーホール表面上の配線パターンの厚さは、通常50 μ m程度である。この配線パターンは、例えばCuメッキしたものをエッチング加工してパターンニングする。このため、配線パターンには段差ができ易い。その段差にダストなどが付着すると、ショート（短絡）が発生し易くなり、デバイスの不具合が発生し易い。また、付着したダストが段差間に入ると、除去しにくいという問題があった。

[0009] 本発明は、このような課題に対応するためのものであり、耐熱サイクル特性を向上させると共に、配線パターンにゴミが付着したとしても除去し易いセラミックス回路基板を提供することを目的とする。

課題を解決するための手段

[0010] 実施形態に係るセラミックス回路基板は、凹部およびスルーホールの少なくとも一方を有するセラミックス回路基板において、上記凹部またはスルーホール内には導体が充填された導体部を有し、上記セラミックス回路基板の表面粗さRaが1.0 μ m以下であり、最大高さRzが100 μ m以下であることを特徴とするものである。

図面の簡単な説明

[0011] [図1]実施形態に係るセラミックス回路基板の一例を示す断面図である。

[図2]実施形態に係るセラミックス回路基板の他の一例を示す断面図である。

[図3]実施形態に係るセラミックス回路基板のその他の一例を示す断面図である。

[図4]実施形態に係るセラミックス回路基板のさらに他の一例を示す断面図である。

[図5]実施形態に係るセラミックス回路基板の一例を示す上面図である。

[図6]実施形態に係るセラミックス回路基板のスルーホール型導体部の縁部と導体部の縁部の一例を示す断面図である。

[図7]スルーホール型導体部の他の一例を示す断面図である。

[図8]実施形態に係る半導体装置の一例を示す断面図である。

[図9]実施形態に係るセラミックス回路基板のさらに他の一例を示す断面図（a）および上面図（b）である。

[図10]実施形態に係るセラミックス回路基板のさらに他の一例を示す断面図（a）および上面図（b）である。

発明を実施するための形態

[0012] 実施形態に係るセラミックス回路基板は、凹部およびスルーホールの少なくとも一方を有するセラミックス回路基板において、上記凹部またはスルーホール内には導体が充填された導体部を有し、上記セラミックス回路基板の表面粗さ R_a が $1.0\ \mu\text{m}$ 以下であり、最大高さ R_z が $100\ \mu\text{m}$ 以下であることを特徴とするものである。

[0013] 図1～5に各実施形態に係るセラミックス回路基板の一例を示す。図1～5において、符号1はセラミックス回路基板であり、2はセラミックス基板であり、3はスルーホール型導体部であり、4は凹部型導体部、である。図1および図2は、スルーホール型導体部を有する構造を示す。また、図3は凹部型導体部を有する構造を示す。また、図4はスルーホール型導体部と凹部型導体部とを共に有する構造を示す。また、図5はセラミックス回路基板1の上面図である。

[0014] 実施形態に係るセラミックス回路基板は、凹部およびスルーホールの少なくとも一方を有している。スルーホールは図1に示したように、セラミックス基板の表裏に貫通した孔である。図1では直線形状の孔としているが、曲線形状または段差形状の孔であってもよい。また、三角形を上下に合わせた

ような形状、すなわち断面がX字形状のスルーホールであってもよい。また、凹部は、図3に示すように、セラミックス基板を貫通していない構造を有してもよい。図3においては、セラミックス基板の表面側に広がっている形状（台形状）としたが、断面四角形状であってもよい。また、図4は凹部とスルーホールとの両方を有する構造を示す。

[0015] また、図5は、実施形態に係るセラミックス回路基板の一例を示す上面図である。図5では凹部またはスルーホールの上面形状を円形に設定している。なお、上面形状は円形に限らず、四角形状、楕円形状、湾曲形状など様々な形状で構成してもよい。

[0016] 凹部またはスルーホール内には、導体を充填した導体部が形成されている。スルーホール内に充填された導体部はスルーホール型導体部となる。また、凹部内に充填された導体部は凹部型導体部となる。導体部は半導体素子と導通をとるための配線となる。半導体素子は、一对の導体部により導通を図られる。図1～5は、一对の導体部を有する構造として例示している。複数の半導体素子を搭載する場合は、その数に対応して導体部を増加させる。

[0017] また、セラミックス回路基板の表面粗さ R_a が $1.0\mu\text{m}$ 以下であり、最大高さ R_z が $100\mu\text{m}$ 以下であることを特徴とするものである。 R_a 、 R_z はJIS-B-0601（2013）に定められたものである。つまり、表面粗さ R_a は算術平均粗さのことである。また、最大高さ R_z は最大高さ粗さのことである。

[0018] 実施形態に係るセラミックス回路基板は、導体部が設けられた表面の任意の箇所の R_a および R_z を測定したとしても、 R_a が $1.0\mu\text{m}$ 以下、 R_z が $100\mu\text{m}$ 以下となる。

[0019] 図6は、実施形態に係るセラミックス回路基板のスルーホール型導体部の縁部と導体部の縁部の一例を示す断面図である。図中、5はスルーホールの縁部、6は導体部の縁部、である。図6は、スルーホールの縁部5と導体部の縁部6とは、連続して繋がった平坦面となっている。このため、スルーホールの縁部5と導体部の縁部6とを連続的に表面粗さを測定したとしても、

R_a を $1.0\mu\text{m}$ 以下とし、 R_z を $100\mu\text{m}$ 以下とすることができる。

[0020] なお、図6ではスルーホール型導体部を使ったものを例示したが、凹部型導体部であってもよい。つまり、凹部の縁部と凹部型導体部の縁部がつながった平坦面となっている。このため、凹部の縁部と凹部型導体部の縁部を連続的に表面粗さを測定したとしても R_a を $1.0\mu\text{m}$ 以下とし、 R_z を $100\mu\text{m}$ 以下とすることができる。

[0021] このような構造を採用することにより、導体部とセラミックス基板との境界に大きな段差がされない。このため、導体部間にダストが付着し難い。また、ダストが付着したとしても、エアーの吹き付けなどの簡単な清掃工程で除去することが可能である。

[0022] また、表面粗さ R_a は $1.0\mu\text{m}$ 以下であり、さらには $0.5\mu\text{m}$ 以下であることが好ましい。また、最大高さ R_z は $100\mu\text{m}$ 以下であり、さらには $30\mu\text{m}$ 以下であることが好ましい。さらに好ましくは最大高さ R_z が $10\mu\text{m}$ 以下である。 R_a や R_z が小さい平坦面とすることにより、導体部がCCDカメラによって位置検出し易くなる。導体部の位置検出が容易になると、半導体素子の実装工程中における実装エラーが大幅に抑制される。

[0023] また、表面粗さ R_a の下限値は特に限定されるものではないが、 R_a は $0.01\mu\text{m}$ 以上であることが好ましい。 R_a が $0.01\mu\text{m}$ 未満であっても使用可能ではあるが、 R_a を $0.01\mu\text{m}$ 以下にするには研磨加工が必須である。研磨加工を施し過ぎると、セラミックス基板の脱粒が起き易くなる。脱粒がおきると R_z が $100\mu\text{m}$ を超えるおそれがある。

[0024] また、セラミックス基板の凹部の縁部またはスルーホールの縁部の高さと同導体部の縁部の高さとの差が $0\mu\text{m}$ 以上 $5\mu\text{m}$ 以下であることが好ましい。凹部の縁部（またはスルーホールの縁部）と同導体部の縁部は、どちらが高くても良い。高さの差が $5\mu\text{m}$ を超えて大きいと、段差が出来てしまう結果、ダストの付着という問題が生じ易くなる。

[0025] また、セラミックス基板のスルーホールの縁部（または凹部の縁部）の高さと導体部の縁部の高さの差が $0\mu\text{m}$ の状態が最も好ましい。この状態は図

1 に示したように、セラミックス基板 2 の厚さとスルーホール型導体部 3 の厚さ T が一致した状態である。

[0026] また、隣り合う導体部の高さの差が $0\ \mu\text{m}$ 以上 $5\ \mu\text{m}$ 以下であることが好ましい。後述するようにフリップチップ型半導体素子を搭載する場合には、導体部をペアにして配置される。隣り合う導体部の高さが $5\ \mu\text{m}$ を超えて大きいと、半導体素子が斜めに傾いた状態となってしまう。また、 R_a が $1\ \mu\text{m}$ 以下、 R_z が $100\ \mu\text{m}$ 以下を満たすのであれば、図 2 に示したように導体部の厚さ T がセラミックス基板の厚さ t より大きくなっても良い。

[0027] また、このような形状とすることにより、沿面放電を抑制することができる。そのため、隣り合う導体部またはスルーホールの最短距離を $2\ \text{mm}$ 以下、さらには $1\ \text{mm}$ 以下にすることができる。なお、隣り合う導体部またはスルーホールの最短距離の下限は特に限定されるものではないが、 $0.5\ \text{mm}$ 以上であることが好ましい。隣り合う導体部またはスルーホールの最短距離が $0.5\ \text{mm}$ 未満と短くなると、凹部やスルーホールを形成する際の加工が困難になる。

[0028] また、凹部またはスルーホール内の導体の充填率は 98% 以上 100% 以下であることが好ましい。充填率が 98% 未満であると、凹部型導体部またはスルーホール型導体部の中の導体が少ないことを意味する。導体が少ない場合としては、凹部またはスルーホール内に充填された導体量が少ない場合が挙げられる。導体量が少ないと、凹部の縁部（またはスルーホールの縁部）と導体部の縁部の間に大きな段差が出来てしまうおそれがある。また、段差が小さな場合、導体部の内部にポアがある状態となる。導体部の内部にポアがあると、導体部による通電容量を確保できなくなるおそれがある。このため、凹部またはスルーホール内の導体の充填率は 98% 以上 100% 以下、さらには 99% 以上 100% 以下が好ましい。また、最も好ましい充填率は 100% である。

[0029] また、導体の充填率を 98% 以上にすることにより通電容量を高くすることができる。これにより、大電流が必要な半導体素子に好適なセラミックス

回路基板とすることができる。

言い換えると、大電流が不要な半導体素子を搭載する場合は、導体の充填率は98%未満であっても良い。このような場合は、後述する図10に示したように、スルーホール型導体部3の中に空洞部8を設けた構造とすることが好ましい。つまり、スルーホール内面のみに導体膜として導体部を設けた構造である。導体膜によって形成された導体部であったとしても、導体膜の膜密度は98%以上であることが好ましい。

[0030] また、凹部またはスルーホール内の導体の充填率の測定方法は、X線CT撮影が挙げられる。X線CT撮影であれば、画像解析により導体部内の導体と空洞が区別できる。また、Cu、Al、Ag、AuはX線を透過し易い元素である。後述するように、導体部をCu、Al、Ag、Auから選ばれる少なくとも1種を主成分とすることにより、X線CT撮影により充填率を非破壊状態で測定することが可能である。

[0031] また、凹部またはスルーホールの直径が1mm以下であることが好ましい。また、直径は0.1~0.3mm(100~300 μ m)の範囲が好ましい。前述のように、凹部型導体部(またはスルーホール型導体部)は一对(ペア)となって半導体素子と導通を図ることになる。半導体素子は、高出力化と共に小型化も進行している。例えば、フリップチップ型半導体素子の場合、凹部型導体部(またはスルーホール型導体部)同士の間隔を半導体素子のサイズに合わせることになる。直径が1mmより大きいと、半導体素子のサイズに合わなくなるおそれがある。直径1mm以下と小さな凹部型導体部またはスルーホール型導体部のときに、導体部の内部にポアがあると、通電容量を確保出来なくなる。このため、実施形態に係るセラミックス回路基板は、フリップチップ型半導体素子を実装するのに好適なものであると言える。

[0032] また、図7に示すように、スルーホール型導電部3と凹部型導電部4a、4bとを組合せた構造であっても良い。また、必要に応じ、裏面側をつなげた構造としても良い。また、図9および図10に示したように、スルーホール

型導体部 3 と凹部型導電部 4, 4 とを L 字に組合せた構造を採用しても良い。図中、符号 1 はセラミックス回路基板、3 はスルーホール型導体部、4 は凹部型導体部、である。また、図 10 はスルーホール型導体部 3 の中心軸方向に空洞部 8 を形成した構造を示す。また、図 9 (a) は断面図であり、図 9 (b) は上面図である。また、図 10 (a) は断面図であり、図 10 (b) は上面図である。

[0033] 図 10 はスルーホール型導体部 3 の中に空洞部 8 を設けた構造を示す。これはスルーホール内面に導体部を設けた構造である。図 10 に示す構造の場合、スルーホール内の導体の充填率は 98%未満になる。この場合は、導電膜の膜密度を 98%以上にすることが好ましい。

[0034] また、導体部は、Cu、Al、Ag、Au から選択される少なくとも 1 種を主成分とすることが好ましい。これら金属は導電性が高い。また、メッキ法や金属ペーストを焼成する方法によって導体部を形成し易い利点がある。そのため、小さな凹部（またはスルーホール）内における導体の充填率を高くすることができる。なお、「主成分とする」とは導体部の中に導体が 50 質量%以上 100 質量%以下含有される状態を示す。このため、導体部は Cu、Cu 合金、Al、Al 合金、Ag、Ag 合金、Au、Au 合金から選択される少なくとも 1 種を示すものである。

[0035] また、セラミックス基板は、窒化アルミニウム基板、窒化珪素基板、酸化アルミニウム基板、炭化ケイ素、酸化ケイ素、酸化ジルコニウムのいずれか 1 種であることが好ましい。

[0036] ここで、窒化アルミニウム基板は、熱伝導率が $170\text{ W/m}\cdot\text{K}$ 以上と高い。また、熱伝導率は $200\text{ W/m}\cdot\text{K}$ 以上とすることも可能である。また、3 点曲げ強度は $300\sim 450\text{ MPa}$ 程度である。

[0037] また、窒化珪素基板は、熱伝導率が $50\text{ W/m}\cdot\text{K}$ 以上のものを使用する。また、熱伝導率の上限は $130\text{ W/m}\cdot\text{K}$ 以下である。また、3 点曲げ強度は 600 MPa 以上と高い。

[0038] また、酸化アルミニウム基板は、熱伝導率が $20\text{ W/m}\cdot\text{K}$ 程度であり、

3点曲げ強度は400MPa程度である。また、炭化ケイ素基板は導電部を設ける箇所に絶縁処理した後に使用する。また、酸化ジルコニウム基板は3点曲げ強度が400～500MPa程度である。

[0039] 窒化アルミニウム基板（AlN基板）は、熱伝導率が高いのが特徴である。その一方で強度は450MPa以下と低い。そのため基板の厚さは0.635mm程度が主流となる。

[0040] 窒化珪素基板（Si₃N₄基板）は、強度が600MPa以上であり、さらには700MPa以上と高い。このため、基板の厚さは0.635mmに限らず、0.32mm以下と薄くすることができる。窒化珪素基板は、AlN基板と比べて熱伝導率が半分程度であるが、基板の厚さを薄くできるので、熱抵抗は同程度である。窒化珪素基板は強度が高いため、回路基板の薄型化が可能である。

[0041] また、酸化アルミニウム基板（Al₂O₃基板）は、熱伝導率は低い、価格は安い。セラミックス基板の材質は、それぞれ目的に合わせて選択するものとする。また、それぞれのセラミックス基板には、必要に応じ焼結助剤を添加するものとする。なお、熱伝導率を重視する場合には、AlN基板を用いることが好ましい。また、薄型化や強度を重視する場合はSi₃N₄基板を用いることが好ましい。

[0042] また、導電部をCu、Al、Ag、Auから選択される少なくとも1種を主成分として形成し、セラミックス基板を窒化アルミニウム基板、窒化珪素基板、酸化アルミニウム基板のいずれか1種を採用することが好ましい。この組合せであると、セラミックス基板と導電部との色が異なるので、CCDカメラによる導電部の位置検出が容易となる。

[0043] 以上のようなセラミックス回路基板は、導体部上に半導体素子を実装する半導体装置に好適である。半導体素子としては、パワー素子、発光ダイオード（LED）、レーザダイオードなど様々な素子が挙げられる。また、半導体素子は隣り合う導体部をまたいで実装されていることが好ましい。「導体部をまたいで実装する」とは、一对の導体部を使用して一つの半導体素子を

実装することである。このような半導体素子としてはフリップチップ型半導体素子が挙げられる。

[0044] 実施形態に係るセラミックス回路基板は、セラミックス基板の凹部（またはスルーホール）の縁部と導電部の縁部との段差が小さいため、段差にダストが付着しない。また、隣り合う導電部の高さの差を同一にしてあるため、隣り合う導電部（一对の導電部）をまたいで半導体素子を搭載したときに、半導体素子を傾斜させずに実装できる。例えば、LED素子の場合、素子の傾きがあると発光特性に大きな影響が出現する。また、半導体素子をまっすぐに配置することにより、素子の熱をセラミックス回路基板に伝達し易くすることができる。また、金属板を接合しないため、セラミックス回路基板の反りを抑制できる。また、金属板を接合していないため、金属板とセラミックス基板の接合界面に応力が発生しないので耐熱サイクル特性（TCCT特性）も優れている。

[0045] また、凹部型導電部またはスルーホール型導電部の数を増加させることにより、複数の半導体素子を実装することが可能である。また、半導体素子を実装したい場所に、凹部型導電部またはスルーホール型導電部を設けることができる。このため、モジュール設計の自由度を高めることができる。例えば、金属板を接合したセラミックス回路基板の場合、セラミックス基板の端部から内側に入った箇所に金属板を接合することになる。沿面距離を確保する必要があるため、半導体素子の実装位置に制約が必然的に生じる。

[0046] 次に実施形態に係るセラミックス回路基板の製造方法について説明する。実施形態に係るセラミックス回路基板は上記構成を有していれば、その製造方法は特に限定されるものではない。

[0047] まず、セラミックス基板を用意する。セラミックス基板は、窒化アルミニウム基板、窒化珪素基板、酸化アルミニウム基板から選択される1種が好ましい。また、窒化アルミニウム基板は、熱伝導率が $170\text{ W/m}\cdot\text{K}$ 以上であり、かつ3点曲げ強度が 300 MPa 以上のものが好ましい。また、窒化珪素基板は、熱伝導率が $50\text{ W/m}\cdot\text{K}$ 以上であり、かつ、3点曲げ強度が

600MPa以上のものが好ましい。また、酸化アルミニウム基板は、3点曲げ強度が350MPa以上のものが好ましい。

[0048] また、セラミックス基板は、基板厚さが0.1mm以上3.0mm以下、さらには0.2mm以上1.0mm以下であることが好ましい。基板強度が500MPa未満の場合は、基板厚さは0.60mm以上が好ましい。また、基板強度が500MPa以上の場合は、基板厚さは0.60mm未満が好ましい。また、セラミックス基板は、必要に応じ焼結助剤を添加したものであってもよい。

[0049] 次に、凹部またはスルーホールを形成する工程を行う。この工程は、エッチング加工、ブラスト加工、レーザ加工、ドリルでの加工などで実施される。また、セラミックス基板を直接加工して凹部またはスルーホールを設けることが好ましい。グリーンシートを加工する方法もあるが、焼結による収縮により凹部またはスルーホールの位置がずれる可能性がある。

[0050] また、凹部またはスルーホールの直径は1mm以下が好ましい。また、直径は0.1～0.3mmの範囲が好ましい。直径が0.1mm未満と小さいと、加工が難しい。また、直径が1mmより大きいと、半導体素子のサイズより大きくなってしまうおそれがある。また、あまり過大な穴をあけるとセラミックス基板の強度が低下するおそれがある。

[0051] 次に導体部を形成する工程を実施する。導体部は、Cu、Al、Ag、Auから選択される少なくとも1種を主成分とすることが好ましい。また、導体部の形成方法としては、メッキ法や金属ペーストを焼成する方法が挙げられる。また、スルーホールに金属柱を挿入し、その隙間に金属ペーストを充填した後、焼成する方法も挙げられる。

また、必要に応じ、押圧工程を実施しても良い。押圧工程は、メッキ法や金属ペーストを焼成する方法を行った後に、実施することが好ましい。また、導体部をセラミックス基板からはみ出させて、押圧工程を行う方法が好ましい。このような方法を行うことにより、導体部中のポアを消滅させることができる。また、凹部またはスルーホール内の導体の充填率を98%以上、

さらには100%とすることができる。また、押圧工程は、平板や金型によるプレス工程でも実施できる。また、加熱しながら押圧してもよい。このような工程としては、ホットプレス、HIP（熱間静水圧プレス）などが挙げられる。

[0052] また、必要に応じ、研磨加工工程を実施しても良い。研磨加工により、セラミックス回路基板の表面粗さ R_a を $1.0\mu m$ 以下、さらには $0.5\mu m$ 以下にすることができる。同様に、セラミックス回路基板の最大高さ R_z を $100\mu m$ 以下、さらには $10\mu m$ 以下にすることができる。

[0053] また、上記研磨加工を実施することにより、凹部（またはスルーホール）の縁部の高さで導体部の縁部の高さとの差を $0\mu m$ 以上 $5\mu m$ 以下に制御し易くなる。また、エッチング加工により、凹部（またはスルーホール）の縁部の高さで導体部の縁部の高さとの差を調整しても良い。

[0054] また、必要に応じ、クリーニング工程を実施するものとする。クリーニング工程は、エアー洗浄などで実施される。実施形態に係るセラミックス回路基板は、凹部またはスルーホールの縁部と導電部の縁部との段差が小さいので、ダストが付着し難い。そのため、エアー洗浄で容易にクリーニングできる効果が得られる。

[0055] （実施例）

（実施例1～10および比較例1～2）

セラミックス基板として、下記表1に示す窒化珪素基板、窒化アルミニウム基板、酸化アルミニウム基板を用意した。

[表1]

基板No.	熱伝導率 (W/m・K)	3点曲げ強度 (MPa)	基板サイズ (縦×横×厚さmm)	Ra (μ m)	Rz (μ m)
窒化珪素基板1	80	600	50×40×0.320	0.3	10.0
窒化珪素基板2	90	700	50×40×0.250	0.2	6.0
窒化珪素基板3	95	650	50×30×0.320	0.3	1.2
窒化珪素基板4	90	750	40×25×0.250	0.2	1.0
窒化珪素基板5	90	650	50×30×0.320	0.3	8.0
窒化珪素基板6	90	750	50×30×0.200	0.2	1.1
窒化アルミニウム基板1	180	400	50×40×0.635	0.5	10.0
窒化アルミニウム基板2	200	350	50×40×0.500	0.1	5.0
酸化アルミニウム基板1	20	450	50×40×0.635	1.0	15.0

[0056] 次に、レーザ加工により、表2に示す凹部またはスルーホールを設けた。凹部またはスルーホールは、表2に示した間隔となるようにペアで設けた。また、窒化珪素基板3～5は図9に示したような凹部型導電部とスルーホール型導電部とを組合せた構造である。

[表2]

基板No.	凹部サイズ (直径×深さmm)	スルーホール (直径mm)	間隔 (mm)
窒化珪素基板1	0.2×0.1	—	1.0
窒化珪素基板2	—	0.3	1.0
窒化珪素基板3	縦3mm×横0.3mm×深さ0.1mmの凹部と、直径0.3mmのスルーホールを断面L字状に組合せる。表面側の凹部の間隔は1.0mm。		
窒化珪素基板4	縦3mm×横0.4mm×深さ0.1mmの凹部と、直径0.2mmのスルーホールを断面L字状に組合せる。表面側の凹部の間隔は1.0mm。		
窒化珪素基板5	縦3mm×横0.3mm×深さ0.1mmの凹部と、直径0.3mmのスルーホールを断面L字状に組合せる。表面側の凹部の間隔は1.0mm。		
窒化珪素基板6	—	0.3	0.8
窒化アルミニウム基板1	0.3×0.2	—	1.0
窒化アルミニウム基板2	—	0.2	1.0
酸化アルミニウム基板1	—	0.5	1.0

[0057] 次に、表3に示す導電部を形成した。導電部はCuペーストを用いて形成した。Cuペーストを凹部またはスルーホール内に充填し、焼成した。その後、セラミックス回路基板を加熱しながら、その上下面を金型で押圧した。これにより各実施例に係るセラミックス回路基板を用意した。また、必要に

応じ、表面研磨加工を実施した。

[0058] また、比較例 1 は、セラミックス基板から導電部が突出した構造とした。

また、比較例 1 は押圧工程および研磨加工を実施しなかったものである。

[表3]

試料No.	基板No.	導電部の導電体の 充填率 (%)	隣り合う導電部の 高さの差 (μm)	凹部または スルーホール縁部と 導電部の高さの差 (μm)
実施例1	窒化珪素基板1	100	0	1
実施例2	窒化珪素基板2	100	0	0
実施例3	窒化珪素基板1	99	2	5
実施例4	窒化アルミニウム基板1	100	1	1
実施例5	窒化アルミニウム基板2	100	0	0
実施例6	酸化アルミニウム基板1	99	1	1
実施例7	窒化珪素基板3	100	0	0
実施例8	窒化珪素基板4	100	0	1
実施例9	窒化珪素基板5	100	3	4
実施例10	窒化珪素基板6	100	0	0
比較例1	窒化アルミニウム基板1	95	30	50

[0059] 実施例および比較例に係るセラミックス回路基板において、表面粗さ R_a 、最大高さ R_z を測定した。また、凹部またはスルーホールの縁部と導電部の縁部とを直線状に連続して測定した。その結果を下記表 4 に示す。

[表4]

試料No.	基板No.	R_a (μm)	R_z (μm)
実施例1	窒化珪素基板1	0.05	0.80
実施例2	窒化珪素基板2	0.01	0.01
実施例3	窒化珪素基板3	0.02	0.43
実施例4	窒化アルミニウム基板1	0.05	0.81
実施例5	窒化アルミニウム基板2	0.01	0.02
実施例6	酸化アルミニウム基板1	0.50	0.92
実施例7	窒化珪素基板3	0.09	1.60
実施例8	窒化珪素基板4	0.13	2.20
実施例9	窒化珪素基板5	0.50	10.0
実施例10	窒化珪素基板6	0.02	0.21
比較例1	窒化アルミニウム基板1	31.0	46.0

- [0060] 各実施例に係るセラミックス回路基板は、凹部またはスルーホール縁部と導電部縁部とを連続して測定したとしても、 R_a 、 R_z が共に小さな値となった。このため、凹部またはスルーホール縁部と導電部縁部との段差が非常に小さいことが判明した。
- [0061] 次に、各実施例および比較例に係るセラミックス回路基板の耐久性試験、ダスト除去の容易性、CCDカメラによる導電部の位置検出容易性を調査した。
- [0062] 耐久性試験は、TCCT試験（熱サイクル試験）により実施した。熱サイクルは、温度 $-40^{\circ}\text{C} \times 30$ 分間保持 $\rightarrow$ 室温 $\times 10$ 分間保持 $\rightarrow 150^{\circ}\text{C} \times 30$ 分間保持 $\rightarrow$ 室温 $\times 10$ 分間保持を1サイクルとした。そして、1000サイクル後のセラミックス基板の反り量の変化率、割れなどの不具合の発生率を測定した。反りの変化量は、試験前の反りに対しての変化量である。
- [0063] ダスト除去の容易性は、エアー洗浄にて、基板表面を洗浄したとき、ダストが残存した割合を測定した。すなわち、各実施例および比較例に係るセラミックス回路基板をそれぞれ100枚用意した。エアー噴射圧 0.25MPa にて1分間クリーニングした後にダストが残存したものの割合を示した。
- [0064] CCDカメラによる位置検出容易性は、CCDカメラで位置検出を行いながら半導体素子を実装する工程を100回実施し、位置ずれが発生した割合を調査した。
- [0065] また、比較例2として、窒化アルミニウム基板（熱伝導率 $180\text{W}/\text{m}\cdot\text{K}$ 、3点曲げ強度 400MPa ）に銅板を接合したものを用意した。窒化アルミニウム基板のサイズは縦 $50\text{mm} \times$ 横 $40\text{mm} \times$ 厚さ 0.635mm とした。また、表側銅板は縦 $10\text{mm} \times$ 横 $10\text{mm} \times$ 厚さ 0.3mm のものを 2mm 間隔で接合した。また、裏銅板として、縦 $45\text{mm} \times$ 横 $35\text{mm} \times$ 厚さ 0.2mm の銅板を接合した。
- [0066] 各測定結果を下記表5に示す。

[表5]

試料No.	基板No.	耐久性試験		ダスト除去の 容易性 (ダスト残存率%)	CCDカメラによる 位置検出容易性 (位置ずれ発生率%)
		反りの変化量 (%)	割れの発生率 (%)		
実施例1	窒化珪素基板1	3	0	0	0
実施例2	窒化珪素基板2	1	0	0	0
実施例3	窒化珪素基板2	2	0	2	0
実施例4	窒化アルミニウム基板1	1	0	0	0
実施例5	窒化アルミニウム基板2	2	0	0	0
実施例6	酸化アルミニウム基板1	1	0	0	0
実施例7	窒化珪素基板3	1	0	0	0
実施例8	窒化珪素基板4	2	0	0	0
実施例9	窒化珪素基板5	5	0	3	0
実施例10	窒化珪素基板6	1	0	0	0
比較例1	窒化アルミニウム基板1	5	0	7	10
比較例2	窒化アルミニウム銅 回路基板	7	0	17	20

[0067] 上記表5に示す結果から明らかなように、各実施例に係るセラミックス回路基板は優れた特性を示した。それに対して、比較例1は段差が大きいためダスト除去性能および位置検出性能が共に低下した。また、比較例2のように銅板を接合したセラミックス回路基板も特性が低下した。

[0068] 次に、各実施例および比較例に係るセラミックス回路基板に対し、沿面放電の影響を調査した。それぞれの導体部（スルーホール）に交流電圧（50 Hz）を印加して、絶縁破壊した電圧を測定した。その測定結果を下記表6に示す。

[表6]

試料No.	基板No.	隣り合う導体部 (スルーホール) の最短距離 (mm)	絶縁破壊電圧 (kV/mm)
実施例1	窒化珪素基板1	1.0	1.3
実施例2	窒化珪素基板2	1.0	1.3
実施例3	窒化珪素基板2	1.0	1.2
実施例4	窒化アルミニウム基板1	1.0	1.1
実施例5	窒化アルミニウム基板2	1.0	1.1
実施例6	酸化アルミニウム基板1	1.0	1.0
実施例7	窒化珪素基板3	1.0	1.3
実施例8	窒化珪素基板4	1.0	1.2
実施例9	窒化珪素基板5	1.0	1.2
実施例10	窒化珪素基板6	0.8	1.2
比較例1	窒化アルミニウム基板1	1.0	0.8

[0069] 上記表6に示す結果から明らかなように、各実施例に係るセラミックス回路基板は絶縁破壊電圧が大きかった。これは沿面放電が十分に抑制されていることを示す。特に、窒化珪素基板を用いたものは絶縁破壊電圧が高かった。

[0070] それに対し、比較例1のように凹部またはスルーホールの縁部と導電部の高さの差が大きいと絶縁破壊電圧が小さくなった。導電部の突出高さが大きくなることにより、パターン間の異物や表面汚染が除去しきれず、沿面放電が起き易いことを示している。

[0071] 以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

符号の説明


- [0072] 1…セラミックス回路基板
2…セラミックス基板
3…スルーホール型導体部
4, 4 a, 4 b…凹部型導体部
5…スルーホールの縁部
6…導体部の縁部
7…半導体素子
8…空洞部
10…半導体装置
T…スルーホール型導体部の厚さ
t…セラミックス基板の厚さ

請求の範囲


- [請求項1] 凹部およびスルーホールของอย่างน้อย一方を有するセラミックス回路基板において、上記凹部またはスルーホール内には導体が充填された導体部を有し、上記セラミックス回路基板の表面粗さ R_a が $1.0 \mu\text{m}$ 以下であり、最大高さ R_z が $100 \mu\text{m}$ 以下であることを特徴とするセラミックス回路基板。
- [請求項2] 前記最大高さ R_z が $10 \mu\text{m}$ 以下であることを特徴とする請求項1記載のセラミックス回路基板。
- [請求項3] 前記表面粗さ R_a が $0.5 \mu\text{m}$ 以下であることを特徴とする請求項1または請求項2記載のセラミックス回路基板。
- [請求項4] 前記凹部またはスルーホール内の導体の充填率が98%以上100%以下であることを特徴とする請求項1ないし請求項3のいずれか1項に記載のセラミックス回路基板。
- [請求項5] 隣り合う導体部の高さの差が $0 \mu\text{m}$ 以上 $5 \mu\text{m}$ 以下であることを特徴とする請求項1ないし請求項4のいずれか1項に記載のセラミックス回路基板。
- [請求項6] 前記セラミックス基板のスルーホール縁部の高さで導体部の縁部の高さとの差が $0 \mu\text{m}$ 以上 $5 \mu\text{m}$ 以下であることを特徴とする請求項1ないし請求項5のいずれか1項に記載のセラミックス回路基板。
- [請求項7] 前記スルーホールの直径が 1mm 以下であることを特徴とする請求項1ないし請求項6のいずれか1項に記載のセラミックス回路基板。
- [請求項8] 前記セラミックス基板は、窒化アルミニウム、窒化珪素、酸化アルミニウム、炭化ケイ素、酸化ケイ素、酸化ジルコニウムのいずれか1種を含む基板であることを特徴とする請求項1ないし請求項7のいずれか1項に記載のセラミックス回路基板。
- [請求項9] 前記導体部は、Cu、Al、Ag、Auから選択される少なくとも1種を主成分とすることを特徴とする請求項1ないし請求項8のいずれか1項に記載のセラミックス回路基板。

- [請求項10] 請求項1ないし請求項9のいずれか1項に記載のセラミックス回路基板の導体部上に半導体素子を実装したことを特徴とする半導体装置。
- [請求項11] 前記半導体素子は隣り合う導体部をまたいで実装されていることを特徴とする請求項10記載の半導体装置。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]



[図9]




(a)




(b)

[図10]



(a)



(b)

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2017/010259

A. CLASSIFICATION OF SUBJECT MATTER

H01L23/13(2006.01)i, H05K1/03(2006.01)i, H05K1/11(2006.01)i, H05K3/46(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L23/13, H05K1/03, H05K1/11, H05K3/46

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2017
Kokai Jitsuyo Shinan Koho	1971-2017	Toroku Jitsuyo Shinan Koho	1994-2017

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 9-219577 A (Nikko Co.), 19 August 1997 (19.08.1997), paragraphs [0005] to [0057]; fig. 1 to 4 (Family: none)	1-11
Y	JP 2015-8268 A (Mitsuboshi Belting Ltd.), 15 January 2015 (15.01.2015), paragraph [0084]; fig. 3 & CN 104185358 A & KR 10-2014-0139435 A & TW 201505498 A	1-11
Y	JP 3-102893 A (Tokuyama Soda Co., Ltd.), 30 April 1991 (30.04.1991), page 3, lower left column, line 16 to lower right column, line 10; fig. 1 (Family: none)	1-11

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
23 May 2017 (23.05.17)

Date of mailing of the international search report
30 May 2017 (30.05.17)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2017/010259

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2002-319758 A (Murata Mfg. Co., Ltd.), 31 October 2002 (31.10.2002), paragraphs [0003], [0021] to [0043]; fig. 1 to 5 (Family: none)	4-11
Y	JP 3-276790 A (Mitsubishi Materials Corp.), 06 December 1991 (06.12.1991), page 2, lower left column to lower right column; fig. 1 (Family: none)	4-11
Y	JP 2006-287126 A (Toyoda Gosei Co., Ltd.), 19 October 2006 (19.10.2006), fig. 1 (Family: none)	10-11
A	JP 2006-5252 A (Kabushiki Kaisha Nandi Electronics), 05 January 2006 (05.01.2006), paragraphs [0007] to [0029]; fig. 1 to 2 (Family: none)	1-11
A	JP 3-283590 A (NEC Corp.), 13 December 1991 (13.12.1991), entire text; all drawings (Family: none)	1-11
A	JP 63-216398 A (Jeco Co., Ltd.), 08 September 1988 (08.09.1988), entire text; all drawings (Family: none)	1-11

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int.Cl. H01L23/13(2006.01)i, H05K1/03(2006.01)i, H05K1/11(2006.01)i, H05K3/46(2006.01)i

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int.Cl. H01L23/13, H05K1/03, H05K1/11, H05K3/46

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2017年
日本国実用新案登録公報	1996-2017年
日本国登録実用新案公報	1994-2017年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 9-219577 A (ニッコー株式会社) 1997.08.19, 段落[0005]-[0057], 図 1-4 (ファミリーなし)	1-11
Y	JP 2015-8268 A (三ツ星ベルト株式会社) 2015.01.15, 段落[0084], 図 3 & CN 104185358 A & KR 10-2014-0139435 A & TW 201505498 A	1-11

C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの
「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
「O」 口頭による開示、使用、展示等に言及する文献
「P」 国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」 同一パテントファミリー文献

国際調査を完了した日

23.05.2017

国際調査報告の発送日

30.05.2017

国際調査機関の名称及びあて先

日本国特許庁 (ISA/J P)
郵便番号 100-8915
東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

鈴木 駿平

5 D

5588

電話番号 03-3581-1101 内線 3551

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 3-102893 A (徳山曹達株式会社) 1991.04.30, 第 3 頁左下欄第 16 行ー右下欄第 10 行, 第 1 図 (ファミリーなし)	1-11
Y	JP 2002-319758 A (株式会社村田製作所) 2002.10.31, 段落[0003], [0021]-[0043], 図 1-5 (ファミリーなし)	4-11
Y	JP 3-276790 A (三菱マテリアル株式会社) 1991.12.06, 第 2 頁左下欄-右下欄, 第 1 図 (ファミリーなし)	4-11
Y	JP 2006-287126 A (豊田合成株式会社) 2006.10.19, 図 1 (ファミリーなし)	10-11
A	JP 2006-5252 A (株式会社ナンディエレクトロニクス) 2006.01.05, 段落[0007]-[0029], 図 1-2 (ファミリーなし)	1-11
A	JP 3-283590 A (日本電気株式会社) 1991.12.13, 全文全図 (ファミリーなし)	1-11
A	JP 63-216398 A (ジェコー株式会社) 1988.09.08, 全文全図 (ファミリーなし)	1-11