

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第5576798号
(P5576798)

(45) 発行日 平成26年8月20日 (2014. 8. 20)

(24) 登録日 平成26年7月11日 (2014. 7. 11)

(51) Int. Cl.

F I

G 0 6 F 9/45 (2006. 01)

G 0 6 F 9/44 3 2 2 A

G 0 6 F 9/46 (2006. 01)

G 0 6 F 9/46 4 1 0

請求項の数 35 (全 32 頁)

(21) 出願番号 特願2010-538213 (P2010-538213)
 (86) (22) 出願日 平成20年12月12日 (2008. 12. 12)
 (65) 公表番号 特表2011-507112 (P2011-507112A)
 (43) 公表日 平成23年3月3日 (2011. 3. 3)
 (86) 国際出願番号 PCT/US2008/086711
 (87) 国際公開番号 W02009/076654
 (87) 国際公開日 平成21年6月18日 (2009. 6. 18)
 審査請求日 平成23年12月12日 (2011. 12. 12)
 (31) 優先権主張番号 61/013, 019
 (32) 優先日 平成19年12月12日 (2007. 12. 12)
 (33) 優先権主張国 米国 (US)

(73) 特許権者 500093498
 ユニバーシティ・オブ・ワシントン
 アメリカ合衆国 ワシントン州 シアトル
 スイート 500 イレブンズ アベニ
 ュー エヌイー 4311
 (74) 代理人 100140109
 弁理士 小野 新次郎
 (74) 代理人 100089705
 弁理士 社本 一夫
 (74) 代理人 100075270
 弁理士 小林 泰
 (74) 代理人 100080137
 弁理士 千葉 昭男
 (74) 代理人 100096013
 弁理士 富田 博行

最終頁に続く

(54) 【発明の名称】 決定論的マルチプロセッシング (DETERMINISTIC MULTIPROCESSING)

(57) 【特許請求の範囲】

【請求項 1】

マルチプロセッシングシステムにおけるマルチスレッドアプリケーションの決定論的実行を提供するために、前記マルチスレッドアプリケーションを増補するコンピューティングシステムにおける方法であって、

2つ以上のスレッドの実行を指定するマルチスレッドアプリケーションコードにアクセスするステップと、

前記マルチスレッドアプリケーションコードに同期コードを自動的に挿入するステップであって、毎回、前記マルチスレッドアプリケーションコードが、特定の入力によって実行される度に、当該同期コードが、操作の組の中の決定論的順序を指定し、当該組の少なくとも1つが、前記マルチスレッドアプリケーションコードが実行されるとき、前記2つ以上のスレッドのうちの少なくとも1つの別のスレッドによってアクセス可能な状態に影響を与えることができる1つ又は複数の操作を含むものと、を含む方法。

【請求項 2】

前記決定論的順序が、前記2つ以上のスレッドが作成された順序である請求項1に記載の方法。

【請求項 3】

前記決定論的順序がトークンの値に従って決定されており、

前記2つ以上のスレッドの各スレッドについて、前記2つ以上のスレッドのうちの少な

10

20

くとも1つによってアクセス可能な状態に影響を与えることができる操作を実行する前に、

前記トークンの前記値を決定するために、前記同期コードを呼び出すステップと、
前記トークンの前記決定された値が前記スレッドのスレッド識別子に一致するとき、
前記操作の実行を可能にするステップと、
前記トークンの前記決定された値が前記スレッドのスレッド識別子に一致しないとき、
前記スレッドの実行を一時停止するステップと
をさらに含む請求項1に記載の方法。

【請求項4】

コンパイラによって実行される請求項1に記載の方法。

10

【請求項5】

トランザクショナルメモリシステムを増補するためのコンピューティングシステムにおける方法において、

トランザクショナルメモリシステムのためのコードにアクセスするステップであって、
前記コードがマルチスレッドアプリケーションソースコードからコンパイルされたコードによって呼び出されるインターフェイスの1つまたは複数の実装を含み、前記マルチスレッドアプリケーションソースコードが1つまたは複数のコードブロックをアトミックブロックと宣言し、前記マルチスレッドアプリケーションソースコードが2つ以上のスレッドを指定する、ステップと、

同期コードを含むために前記アクセスされたコードを増補するステップであって、当該同期コードが、特定の入力により前記マルチスレッドアプリケーションソースコードがマルチプロセッシングシステムによって実行される度に毎回、トランザクションがコミットするような特定の順序を指定するものであるもの、と、

20

を含む方法。

【請求項6】

メモリ操作の順序を制御するためのマルチプロセッシングシステムで実行される方法であって、

マルチプロセッシングシステムにおいてマルチスレッドアプリケーションコードを実行するステップであって、前記マルチスレッドアプリケーションコードが複数のスレッドを指定する、ステップと、

30

前記マルチスレッドアプリケーションコードの前記実行を2つ以上の量子に分割するステップであって、各量子がメモリ操作を含む決定論的数の操作を指定する、ステップと、

前記複数のスレッドが前記2つ以上の量子を実行する決定論的順序を指定するステップと

を含み、前記マルチスレッドアプリケーションコードが実行されるとき、メモリ操作を指定するスレッド間通信が決定論的である。

【請求項7】

前記複数のスレッドのうちの少なくとも1つのスレッドが前記複数のスレッドの別のスレッドによってプライベートに保持されるデータをロードするとき、前記スレッド間通信が行われる請求項6に記載の方法。

40

【請求項8】

スレッドが別のスレッドによってプライベートに保持されるデータをロードしようと試行するとき、前記複数のスレッドのそれぞれがその実行における決定論的ポイントに到達し、前記スレッドが実行を始めることを前記決定論的順序が指定するまで、前記スレッドの実行を一時停止するステップをさらに含む請求項7に記載の方法。

【請求項9】

前記複数のスレッドのうちの1つのスレッドが前記1つのスレッドによってプライベートに保持されないデータを格納するとき、前記スレッド間通信が行われる請求項6に記載の方法。

【請求項10】

50

スレッドが前記スレッドによってプライベートに保持されないデータを格納しようと試行するとき、前記複数のスレッドのそれぞれがその実行における決定論的ポイントに到達し、前記スレッドが実行を始めることを前記決定論的順序が指定するまで、前記スレッドの実行を一時停止するステップをさらに含む請求項 9 に記載の方法。

【請求項 11】

決定論的順序を指定するステップが、
マルチスレッドアプリケーションコードの中に同期コードを挿入するステップを含み、
前記挿入された同期コードが、1 つ又はそれより多いロック又は共有テーブルを実行して、スレッド間通信をモニタする、
請求項 6 に記載の方法。

10

【請求項 12】

前記マルチプロセッシングシステムが、トランザクショナルメモリシステムを含み、
決定論的順序を指定するステップが、マルチスレッドアプリケーションコードの中に同期コードを挿入するステップを含み、
同期コードを挿入するステップが、各量子をトランザクション内に封入する (encapsulating) ステップを含み、
前記トランザクショナルメモリシステムが、各トランザクションを、指定された決定論的順序でコミットする、
請求項 6 に記載の方法。

20

【請求項 13】

前記決定論的順序がトークンの値に従って指定されており、
前記複数のスレッドごとに、メモリ操作を実行する前に、
前記トークンの前記値を決定するステップと、
前記トークンの前記決定された値が前記スレッドのスレッド識別子に一致するとき、前記複数のスレッドの 1 つおきのスレッドがその実行における決定論的ポイントに到達すると、前記メモリ操作の実行を可能にするステップと、
前記トークンの前記決定された値が前記スレッドの識別されたスレッドに一致しないとき、前記スレッドの実行を一時停止するステップと
をさらに含む請求項 6 に記載の方法。

30

【請求項 14】

マルチスレッドアプリケーションのスレッドのインターリーピングを制御するためのマルチプロセッシングシステムであって、
複数のスレッドを指定するマルチスレッドアプリケーションコードと、
前記マルチスレッドアプリケーションコードを、決定論的数の操作をそれぞれ指定する 2 つ以上の量子に分割するための量子ビルダコンポーネントと、
前記マルチスレッドアプリケーションのスレッドが前記 2 つ以上の量子を実行する決定論的順序を指定するための決定論的コンポーネントと
を含み、前記マルチスレッドアプリケーションコードの複数の実行中に特定の入力指定されたとき、各実行が前記特定の入力について同じ出力を生成する
マルチプロセッシングシステム。

40

【請求項 15】

前記指定された決定論的数の操作内に、制御された操作として指定された特定の操作のみを含めることによって、前記量子ビルダコンポーネントが前記マルチスレッドアプリケーションコードの実行を選択的にシリアル化する請求項 14 に記載のシステム。

【請求項 16】

請求項 15 に記載のシステムであって、制御された操作として指定された操作が、メモリ操作を含み、
前記複数のスレッドのうちの 1 つのスレッドが、前記複数のスレッドのうちの別のスレッドの状態に影響を与えることができるメモリ操作を実行するとき、前記メモリ操作が前記決定論的コンポーネントによって指定された前記決定論的順序を侵害するかどうかを前

50

記量子化ビルダコンポーネントが決定し、

前記メモリ操作が前記決定論的順序を侵害するとき、前記複数のスレッドの各スレッドがその実行における決定論的ポイントに到達し、前記スレッドが続行することを前記決定論的コンポーネントが指定するまで、前記マルチプロセッシングシステムが前記メモリ操作の実行を一時停止し、

前記メモリ操作が前記決定論的順序を侵害しないとき、前記マルチプロセッシングシステムが前記メモリ操作の実行を許可する、

請求項 15 に記載のシステム。

【請求項 17】

前記スレッドが別のスレッドによってプライベートに保持されると見なされるデータをロードまたは格納することを前記メモリ操作が指定するとき、

前記スレッドが前記複数のスレッドによって共有されると見なされるデータを格納することを前記メモリ操作が指定するとき、又は、

前記スレッドが前記複数のスレッドのうちの任意のものによってこれまでアクセスされていないデータをロードまたは格納することを前記メモリ操作が指定するとき、前記メモリ操作が前記決定論的順序を侵害する請求項 16 に記載のシステム。

【請求項 18】

前記マルチプロセッシングシステムが各スレッドの実行を一時停止したとき、又は、各スレッドが量子の実行を終了すると、

前記複数のスレッドの各スレッドがその実行における決定論的ポイントに到達する請求項 16 に記載のシステム。

【請求項 19】

同期コードを前記マルチスレッドアプリケーションコード内に挿入することによって、前記量子ビルダコンポーネントが前記マルチスレッドアプリケーションコードを2つ以上の量子に分割する請求項 14 に記載のシステム。

【請求項 20】

前記挿入された同期コードが1つまたは複数のロックを含む、又は、メモリ操作を追跡するための共有テーブルを含む、請求項 19 に記載のシステム。

【請求項 21】

トランザクショナルメモリシステムをさらに含み、前記挿入された同期コードが各量子をトランザクション内に封入し、各トランザクションが前記決定論的コンポーネントによって指定された前記決定論的順序でコミットされる請求項 19 に記載のシステム。

【請求項 22】

前記トランザクションが並行して実行され、2つ以上の並行して実行されるトランザクション間に競合が存在するとき、前記トランザクションのうちの少なくとも1つが、前記決定論的順序に従って中止され、再開される、請求項 21 に記載のシステム。

【請求項 23】

前記含まれるトランザクショナルメモリシステムがハードウェアトランザクショナルメモリシステム、ソフトウェアトランザクショナルメモリシステム、ハイブリッドハードウェア - ソフトウェアトランザクショナルメモリシステム、およびトランザクショナルメモリシステムの組み合わせを含むグループから選択される請求項 21 に記載のシステム。

【請求項 24】

前記決定論的順序が、前記複数のスレッドのそれぞれが作成された順序に基づいて指定される請求項 14 に記載のシステム。

【請求項 25】

前記決定論的順序が、前記マルチスレッドアプリケーションコードのソフトウェア開発者によって前記決定論的コンポーネントに対して指定される請求項 14 に記載のシステム。

【請求項 26】

マルチプロセッシングシステムに、マルチスレッドアプリケーションのスレッドによ

10

20

30

40

50

て実行されるメモリ操作の順序を制御させることができるコードを格納するコンピュータ可読記憶媒体において、前記コードが、

マルチスレッドアプリケーションコードを複数の量子に分割するためのコードであって、各量子が決定論的な有限数のメモリ操作を指定する、コードと、

各量子を、前記マルチスレッドアプリケーションによって指定された2つ以上のスレッドのうちの1つによって決定論的にコミットされるトランザクション内に封入するためのコードと

を含み、前記マルチプロセッシングシステムがトランザクショナルメモリシステムと共に動作する

コンピュータ可読記憶媒体。

10

【請求項27】

トランザクション内に封入される各量子が、前記2つ以上のスレッドが作成される順序に従って前記2つ以上のスレッドのうちの一方によって決定論的にコミットされる請求項26に記載のコンピュータ可読記憶媒体。

【請求項28】

請求項26に記載のコンピュータ可読記憶媒体であって、

2つ以上の多いスレッドによってトランザクションがコミットされる前に、更に、1つのスレッドの実行を一時停止するために、

前記2つ以上の多いスレッドの各々が、その実行中に、決定論的ポイントに到達し、そして、トークンが、前記スレッドが、前記トランザクションをコミットすべきことを指定するまで、コードを格納する、コンピュータ可読記憶媒体。

20

【請求項29】

各スレッドがトランザクションの実行を完了すると、各スレッドがその実行における決定論的ポイントに到達する請求項28に記載のコンピュータ可読記憶媒体。

【請求項30】

前記マルチスレッドアプリケーションコードが、前記マルチスレッドアプリケーションコードのソフトウェア開発者によって指定された1つまたは複数のトランザクショナルメモリブロックを含み、前記コードが前記1つまたは複数のトランザクショナルメモリブロックを増補するためにさらに使用される請求項26に記載のコンピュータ可読記憶媒体。

【請求項31】

操作の組の中の決定論的順序が、特定のレジスタに依存すること無しに決定される、請求項1に記載の方法。

30

【請求項32】

トランザクションがコミットされる特定の順序が、特定のレジスタに依存すること無しに決定される、請求項5に記載の方法。

【請求項33】

複数のスレッドが実行される決定論的順序が、特定のレジスタに依存すること無しに決定される、請求項6に記載の方法。

【請求項34】

特定のレジスタに依存すること無しに、前記決定論的コンポーネントが、マルチスレッドアプリケーションのスレッドが2つ以上の量子を実行する決定論的順序を指定する、請求項14に記載のシステム。

40

【請求項35】

決定論的にコミットする各量子が、特定のレジスタに依存することが無い、請求項26に記載のコンピュータ可読記憶媒体。

【発明の詳細な説明】

【技術分野】

【0001】

本願発明の実施例は、例えば、決定論的マルチプロセッシングに関する。

【背景技術】

50

【0002】

本出願は、参照により本明細書に組み込まれる2007年12月12日出願の「DETERMINISTIC MULTIPROCESSING（決定論的マルチプロセッシング）」という名称の米国特許仮出願第61/013,019号の利益を主張する。

【0003】

マルチプロセッシングは、2つ以上の処理装置がそれぞれ1つまたは複数のプロセス（プログラムまたは命令のセット）を同時に実行する動作モードである。マルチプロセッシングシステムの目的は、処理速度を向上させることである。通常、これは、各処理装置が同じプロセスの異なる命令のセットまたは異なるスレッドを処理することによって達成される。プロセスは、1つまたは複数のスレッドを実行することができる。各スレッドは、それ自体のプログラムコンテキストを含むそれ自体のプロセッサコンテキストを有する。従来、アプリケーションがマルチプロセッシングの利益を利用するためには、ソフトウェア開発者は、アプリケーションをマルチスレッド型で書く必要がある。本明細書で使用する場合、マルチスレッドアプリケーションとは、2つ以上のスレッドを同時に実行することができるプログラムを指す。

10

【0004】

マルチプロセッサまたはマルチコアシステム（まとめて「マルチプロセッシングシステム」と呼ぶ）において、マルチスレッドアプリケーションの2つ以上のスレッドは同時に実行することができ、各プロセッサまたはコアが特定のスレッドを実行する。マルチスレッドアプリケーションのスレッドが、同時実行中に、例えばメモリなどリソースを共有することは、一般的である。本明細書で使用される場合、同時実行とは、マルチスレッドアプリケーションの2つ以上のスレッドの同時の実行を指す。同時実行の結果、マルチスレッドアプリケーションの2つ以上のスレッドが同じ共有リソースを読み取り、および/または更新することができる。例えば、あるスレッドは、共有メモリロケーションの値を変更することができ、一方、別のスレッドは、共有メモリロケーションに格納された値に応じて、一連の操作を実行する。

20

【0005】

従来のソフトウェア開発モデル下で、ソフトウェア開発者は、そのマルチスレッドアプリケーション内の並列スレッドを識別し、正しく同期しようと試みることにかなりの時間を費やす。例えば、開発者は、ロック、セマフォ、バリア、または他の同期機構を明示的に使用して、共有リソースへのアクセスを制御することができる。スレッドが共有リソースにアクセスするとき、同期機構は、リソースが使用可能になるまで、これらのスレッドを一時停止することによって、他のスレッドがリソースにアクセスするのを防ぐ。同期機構を明示的に実装するソフトウェア開発者は、通常、同期コードをデバッグするのにかなりの時間を費やす。しかし、通常、同期エラーに起因するソフトウェアの欠陥（バグとも呼ばれる）が一時的に表面化する（すなわち、インターリーブされたスレッド操作の特定のシーケンスにのみバグが現れる可能性がある）。その結果、欠陥のあるソフトウェアは、小さな同期バグが現れる前に、何百回も正しく実行する可能性がある。

30

【0006】

こうしたシステムにおけるスレッドの様々なインターリーブによって非決定論的挙動が作り出されるため、マルチプロセッシングシステムのためのソフトウェアを開発することは難しい。インターリーブとは、スレッド間の対話を含み得るスレッド操作の順序を指す。スレッド間の可能なインターリーブの数は、スレッドの数が増すにつれて、著しく増す。その結果、マルチスレッドアプリケーションは、誤り検出およびモデリングプログラムの挙動に関して、追加の問題を提示する。例えば、マルチスレッドアプリケーションに同じ入力を与えられると、マルチプロセッシングシステムは、スレッド操作を非決定論的にインターリーブし、それによって、マルチスレッドアプリケーションが実行されるたびに異なる出力を生成する。図1は、マルチプロセッシングシステムにおいて実行されるマルチスレッドアプリケーションにおける2つの可能なスレッドインターリーブの例を示す高レベル図である。図示されるように、アプリケーションは、少なくとも

40

50

2つのスレッド、スレッド1およびスレッド2を含む。アプリケーションが呼び出されると、ある時点で、スレッド1は、変数Aの値を1に設定する($A = 1$)操作、次いで変数Bの値を変数Aの値に設定する($B = A$)操作を実行し、スレッド2は、変数Bの値をゼロに設定する($B = 0$)操作、次いで変数Aの値を変数Bの値に設定する($A = B$)操作を実行する。図示されるように、スレッド1およびスレッド2の操作は、非決定論的にインターリーブされ、それによって、アプリケーションが呼び出されるたびに、異なる出力を生成する。すなわち、最初に示された呼び出し中、操作のインターリーブによって変数AおよびBがそれぞれゼロに設定され、2番目に示された呼び出し中、操作のインターリーブによって変数AおよびBがそれぞれ1に設定された。

【0007】

10

マルチスレッド実行における非決定性は、例えば、他のプロセスが同時に実行する、オペレーティングシステムリソースの割り当てにおける差、キャッシュの状態、トランシェーションルックアサイドバッファ(「TLB」)、バス、割り込み、および他のマクロアーキテクチャ構造など、実行環境におけるわずかな変化に起因し得る。

【発明の概要】

【発明が解決しようとする課題】

【0008】

その結果、マルチスレッドアプリケーションを開発することは、シングルスレッドアプリケーションを開発するよりかなり難しい。

【課題を解決するための手段】

20

【0009】

従来、この問題に対処するにあたっての取り組みは、以前生成されたログファイルに基づいてマルチスレッド実行を決定論的に再生することに焦点を当てていた。しかし、決定論的再生システムは、再生ログファイルの維持に伴うオーバーヘッドの結果、かなりの性能の低下を受ける。さらに、決定論的再生では、ソフトウェア開発者は、スレッドのインターリーブがどのように実行されるかを制御しない。その結果、ソフトウェアが顧客に配布される前に、操作の特定のインターリーブに起因する同期バグは、識別(およびより重要には修正)されない場合がある。非決定性は、テストカバレッジを評価するのを難しくする点で、ソフトウェア開発プロセスをさらに複雑にする。良好なカバレッジは、広範なプログラム入力と、広範な可能なスレッドインターリーブとを必要とする。

30

【0010】

ファシリティの1つまたは複数の実施形態が、添付の図面の図に例として、かつ限定されないものとして示されている。図中、参照番号は、類似の要素を示す。

【図面の簡単な説明】

【0011】

【図1】マルチスレッドプログラムにおける、2つの可能なスレッドインターリーブの一例を示す高レベル図である。

【図2】1つまたは複数の実施形態における、ファシリティによって実行される決定論的シリアル化プロセスのフロー図である。

【図3】1つまたは複数の実施形態における、ファシリティによって実行される決定論的選択的シリアル化プロセスのフロー図である。

40

【図4】1つまたは複数の実施形態における、ファシリティが実行するコンピューティングシステムのアーキテクチャ例を示す高レベルブロック図である。

【図5】1つまたは複数の実施形態における、決定論的マルチプロセッシングレイヤの様々な機能的要素を示す高レベルブロック図である。

【図6】1つまたは複数の実施形態における、マルチプロセッサコードを決定論的にするためにファシリティによって使用されるデータ構造を示す高レベルブロック図である。

【図7】1つまたは複数の実施形態における、スレッドを作成し、決定論的に実行する一例を示す高レベル図である。

【図8】1つまたは複数の実施形態における、マルチプロセッサコードを決定論的にする

50

ためにトランザクショナルメモリシステムを使用する一例を示す高レベルブロック図である。

【図 9】 1 つまたは複数の実施形態における、アプリケーションを増補 (augment) するためにファシリティによって実行されるプロセスを示すフロー図である。

【図 10】 1 つまたは複数の実施形態における、ブロックを構文解析するためにファシリティによって実行されるプロセスを示すフロー図である。

【図 11】 1 つまたは複数の実施形態における、マルチスレッドアプリケーションの増補された機能の制御フローグラフの一例である。

【図 12】 1 つまたは複数の実施形態における、決定論的マルチプロセッシング初期化関数を示すフロー図である。

【図 13】 1 つまたは複数の実施形態における、決定論的マルチプロセッシングコミット関数を示すフロー図である。

【発明を実施するための形態】

【0012】

決定論的再生システムなどの従来のシステムは、マルチスレッドアプリケーションの開発における非決定論的挙動に伴う問題を適切に解決しない。さらに、既存のシステムは、マルチスレッドアプリケーションの配置における非決定論的挙動に伴う問題を低減することも、解決しようと試みることもない。したがって、マルチスレッドアプリケーションの決定論的マルチプロセッシングのためのハードウェアおよび/またはソフトウェアファシリティ(「ファシリティ」)が開発された。本明細書で使用される場合、決定論的マルチ
20
プロセッシングという用語は、マルチスレッドアプリケーションに同じ入力を与えられると、マルチスレッドアプリケーションによって同じ出力が生成される技術を指す。例えば、共有リソースへのスレッドアクセスを同期するための負担から開発者を解放することによって、ファシリティは、マルチスレッドアプリケーションを開発する処理を簡略化する。さらにファシリティは、こうしたマルチスレッドアプリケーションが配置されるとき、例えば、開発者がバグを再生し、様々なスレッドインターリーピングを厳格にテストできるようにすることによって、マルチスレッドアプリケーションの信頼性を向上させる。

【0013】

いくつかの実施形態において、ファシリティは、マルチスレッドアプリケーションの実行を決定論的な有限数の操作の組(各組は、本明細書では「量子」と呼ばれる)に分割する。量子を識別するとき、ファシリティは、例えば、通信無しのスレッド操作など、並行して実行され得る操作と、スレッド間通信、システムコールなど、決定論的な順序で実行されるべき操作とを区別することができる。次いで、ファシリティによって識別される各量子は、決定論的な順序で実行される。マルチスレッドアプリケーションのスレッドによって量子が実行される順序を制御することによって、ファシリティは、マルチスレッドアプリケーションが決定論的に挙動できるようにする。すなわち、同じ入力を与えられると、マルチスレッドアプリケーションのスレッドは、その操作を決定論的にインターリーブし、それによって同じ出力を提供する。

【0014】

いくつかの実施形態において、ファシリティは、マルチスレッドアプリケーションの実行をシリアル化する。すなわち、ファシリティは、すべてのスレッド操作のグローバルなインターリーピングを制御することができる。例えば、これは、スレッド間に決定論的な順序で渡されるメモリアクセストークンを確立することによって達成され得る。スレッドは、トークンの値がそのスレッドの識別子に一致するとき、トークンを「保持する」と呼ばれ得る。トークンの値がスレッドの識別子に一致しないとき、トークンの値がスレッドの識別子に一致するまで、その実行は一時停止される。トークンの値がスレッドの識別子に一致するとき、スレッドは、トークンが次のスレッドに渡される前に、決定論的な有限数の操作(すなわち量子)を実行する。例えば、決定論的な順序で次のスレッドの識別子に対応するように、トークンの値を進めることによって、トークンは、次のスレッドに渡され得る。

10

20

30

40

50

【 0 0 1 5 】

図2は、1つまたは複数の実施形態における、ファシリティによって実行される決定論的シリアル化プロセス200のフロー図である。例えば、決定論的シリアル化プロセス200は、マルチスレッドアプリケーションがマルチプロセッシングシステム上で実行している間に実行され得る。マルチスレッドアプリケーションが実行している間、ファシリティは、スレッドごとにステップ205～215をループする。ステップ205で、トークンの値がスレッドの識別子に一致することをファシリティが決定した場合、ファシリティはステップ210に進み、そうでない場合、ファシリティは折り返してステップ205に戻る。すなわち、ファシリティは、トークンの値がそのスレッドの識別子に一致するまで、スレッドの実行を一時停止する。ステップ210で、ファシリティは、識別子がトークンに一致するスレッドが決定論的な有限数の操作（すなわち量子）を実行できるようにし、次いでファシリティは、ステップ215に進む。ステップ215で、ファシリティは、トークンの値を、決定論的な順序で次のスレッドの識別子に等しくなるように設定し、次いでファシリティは、ステップ205に進む。ファシリティは、アプリケーションが終了するまで、シリアル化プロセス200をループし続けることができることに留意されたい。

10

【 0 0 1 6 】

図2および以下のフロー図のそれぞれに示されるステップは様々な方法で変更され得ることを、当業者であれば理解されたい。例えば、いくつかのステップの順序が並べ替えられてもよく、いくつかのサブステップが並行して実行されてもよく、いくつかの示されたステップが省略されてもよく、または他のステップが含まれていてもよい。

20

【 0 0 1 7 】

いくつかの実施形態において、ファシリティは、マルチスレッドアプリケーションの実行を選択的にシリアル化する。すなわち、ファシリティは、他のスレッド操作が並行して実行される間に、いくつかのスレッド操作のインターリーピングを制御する（本明細書では「制御された操作」と呼ばれる）ことができる。例えば、ファシリティは、2つ以上のスレッド間の通信を伴う操作のインターリーピングを制御することができる。スレッド間通信は、スレッドが別のスレッドによってプライベートに保持されるデータを読み取るとき、またはスレッドが共有データに書き込み、それをプライベート化するとき起こる。いくつかの実施形態において、スレッドが別のスレッドによってプライベートに保持されるとみなされるデータを読み取ろうと試みるとき、スレッドは、トークンの値がその識別子に一致するまで、その実行を一時停止する。同様に、いくつかの実施形態において、スレッドは、共有される、または別のスレッドによってプライベートに保持されるとみなされるデータに書き込もうと試みるとき、トークンの値がその識別子に一致し、すべての他のスレッドがその実行における決定論的ポイントに到達する（例えば、量子の実行を終了する）まで、その実行を一時停止する。その結果、ファシリティは、すべてのスレッドが、その実行での決定論的ポイントにおけるデータの状態の変化（共有からスレッドによってプライベートに保持されるまで）を観察することを確実にする。

30

【 0 0 1 8 】

いくつかの実施形態において、スレッド間通信を検出するために、ファシリティは、マルチスレッドアプリケーションのアドレス空間におけるメモリロケーションごとに、共有情報を含む共有メモリデータ構造を維持する。例えば、こうした情報は、メモリロケーションが共有である、プライベートであるなどを示すことができる。共有は、操作レベル、命令レベル、ページレベルなど、様々なレベルで起こり得ることに留意されたい。いくつかの実施形態において、スレッドは、それ自体のプライベートに保持されたデータにアクセスすることも、トークンを保持することなく共有データを読み取ることもできる。しかし、共有データに書き込むために、または別のスレッドによってプライベートとして保持されるデータを読み取るために、スレッドは、トークンを保持し、すべての他のスレッドがブロックされるまで待つ（すなわち、他のスレッドもそのトークンを待っている）。スレッドが、プライベートとみなされるメモリロケーションを読み取るとき、共有メモリデ

40

50

ータ構造は、読み取られたメモリロケーションを共有されたものとみなすべきであることを示すために更新される。スレッドがメモリロケーションに書き込むとき、メモリロケーションをそのスレッドによってプライベートに保持されているものとみなすべきであることを示すために、共有メモリデータ構造が更新される。同様に、スレッドが別のスレッドによってこれまではアクセスされていないメモリロケーションを読み取るとき、共有メモリデータ構造は、メモリロケーションをそのスレッドによってプライベートに保持されているものとみなすべきであることを示すために更新される。

【 0 0 1 9 】

図 3 は、1 つまたは複数の実施形態における、ファシリティによって実行される決定論的選択的シリアル化プロセス 3 0 0 のフロー図である。例えば、スレッドまたはプロセスが、メモリ操作、システムコールなど、制御された操作を実行しようと試行すると、選択的シリアル化プロセス 3 0 0 が実行され得る。ステップ 3 0 5 で、操作がシステムコールである（例えば I / O 操作など）ことをファシリティが決定した場合、ファシリティはステップ 3 2 5 に進み、そうでない場合、ファシリティはステップ 3 1 0 に進む。ステップ 3 1 0 で、操作がスレッドによってプライベートに保持されていないメモリにアクセスするとファシリティが決定した場合、ファシリティはステップ 3 1 5 に進み、そうでない場合、ファシリティはステップ 3 5 5 に進む。ステップ 3 1 5 で、操作が共有メモリにアクセスしたことをファシリティが決定した場合、ファシリティはステップ 3 2 0 に進み、そうでない場合、ファシリティはステップ 3 2 5 に進む。ステップ 3 2 0 で、操作が格納操作であることをファシリティが決定した場合、ファシリティはステップ 3 2 5 に進み、そうでない場合、ファシリティはステップ 3 5 5 に進む。ステップ 3 2 5 で、トークンの値がスレッドの識別子に一致することをファシリティが決定した場合、ファシリティはステップ 3 3 0 に進み、そうでない場合、ファシリティは折り返してステップ 3 2 5 に戻る。すなわち、ファシリティは、トークンの値が選択されたスレッドの識別子に一致するまで、選択されたスレッドの実行を一時停止する。ステップ 3 3 0 で、マルチスレッドアプリケーションのすべてのスレッドが一時停止（またはブロック）されたことをファシリティが決定した場合、ファシリティはステップ 3 3 5 に進み、そうでない場合、ファシリティは折り返してステップ 3 3 0 に戻る。トークンを保持するスレッドが実行し得る前に、すべてのスレッドが一時停止されるのを待つことによって、ファシリティは、実行における決定論的ポイントで、すべてのスレッドが操作の実行に起因する任意の状態の変化を観察することを確実にする。ステップ 3 3 5 で、操作がシステムコールであることをファシリティが決定した場合、ファシリティはステップ 3 5 5 に進み、そうでない場合、ファシリティはステップ 3 4 0 に進む。ステップ 3 4 0 で、操作が格納操作であることをファシリティが決定した場合、ファシリティはステップ 3 4 5 に進み、そうでない場合、ファシリティはステップ 3 5 0 に進む。ステップ 3 4 5 で、ファシリティは、操作によって影響を受けるメモリロケーションを、スレッドによってプライベートに保持されているものとみなすべきであることを示すために、共有メモリデータ構造を更新し、次いで、ファシリティはステップ 3 5 5 に進む。ステップ 3 5 0 で、ファシリティは、操作によってアクセスされたメモリロケーションを共有されたものとみなすべきであることを示すために、共有メモリデータ構造を更新し、次いでファシリティはステップ 3 5 5 に進む。ステップ 3 5 5 で、ファシリティによって、スレッドは操作を始めることができ、次いでファシリティは戻る。

【 0 0 2 0 】

いくつかの実施形態において、ファシリティは、トランザクショナルメモリシステムと共に動作して、マルチスレッドアプリケーションの実行をシリアル化または選択的にシリアル化する。例えば、ファシリティは、トランザクショナルメモリシステムを使用して、メモリ操作の決定論的順序を侵害することになるスレッド間通信を検出することができる。すなわち、共有メモリデータ構造の代わりに、またはそれに加えて、トランザクショナルメモリシステムが使用され得る。トランザクショナルメモリシステムは、ハードウェアトランザクショナルメモリ（HTM）システム、ソフトウェアトランザクショナルメモリ

10

20

30

40

50

(STM)システム、またはハイブリッドハードウェア - ソフトウェアトランザクショナルメモリシステム(HS-STM)とすることができることに留意されたい。トランザクショナルメモリシステムと共に動作するとき、ファシリティは、スレッドによって実行される各量子をトランザクション内に封入する。各量子をトランザクション内に封入することによって、スレッドは、アトミック的に、かつ隔離されて実行するように見える。その結果、トランザクションは、並行して実行され、次いで、決定論的順序に従ってコミットされ得る。通常、トランザクションは、決定論的順序を侵害することになる(本明細書では「競合」と呼ばれる)スレッド間通信を含む場合、コミットされない。競合が存在するとき、トランザクションは、中止され、再開される。

【0021】

いくつかの実施形態において、ファシリティは、量子ビルダコンポーネント(quantum builder component)、および決定論的マルチプロセッシング(「DMP」)コンポーネントを含む。量子ビルダコンポーネントは、マルチスレッドアプリケーションの実行を量子(すなわち、決定論的な有限数の操作の組)に分割するために使用される。いくつかの実施形態において、量子ビルダコンポーネントは、例えば通信無しのスレッド操作など、並行して実行され得る操作と、スレッド間通信、システムコールなど、決定論的な順序で実行されるべき操作(例えば、制御された操作)とを区別する。DMPコンポーネントは、決定論的順序に従って各量子が実行されることを確実にする。いくつかの実施形態において、トークンがブロックされた(例えば、別のスレッドによって保持されたロックを待つ)スレッドに進められると、ファシリティは、トークンを次のスレッドに渡し、それによって、開発者がマルチスレッドコード内に含まれる同期プリミティブのブロックに起因するライブロックを回避する。例えば、トークンがスレッド2に渡されるときにスレッド2が進むために必要とするロックをスレッド1が保持する場合、トークンは、次のスレッド(例えば、スレッド3)に渡される。トークンが決定論的順序で渡されるため、また各スレッドが量子を実行する(またはトークンを渡す)ため、量子は、決定論的にインターリーブされ、それによってコードが同じ入力で実行されるたびに同じ出力を生成し、ライブロックを防ぐ。

【0022】

量子ビルダコンポーネントおよびDMPコンポーネントは、ハードウェア、ソフトウェア、またはハードウェアおよびソフトウェアの組み合わせにおいて実装され得る。例えば、量子ビルダコンポーネントは、命令が後退するにつれてそれらをカウントし、所定の量子サイズに到達したとき、量子境界を配置することによって実装され得る。実行をシリアル化するために、DMPコンポーネントは、決定論的順序で量子境界においてプロセッサ間に渡されるトークンとして実装され得る。別の例として、実行を選択的にシリアル化するために、量子ビルダコンポーネントは、アクセスがスレッド間通信を伴うかどうか(例えば、共有データへのアクセスなど)を決定するために、メモリアクセスを監視することができる。例えば、一実施形態において、量子ビルダは、共有テーブルを実装するために、MESI(「変更、排他、共有、無効」)キャッシュコヒーレンスプロトコルによって維持されるキャッシュライン状態を使用する。排他または変更状態のキャッシュラインは、プロセッサによってプライベートに保持されるものとみなされ、トークンを保持しないそれ自体のスレッドによって自由に読み取られ、または書き込まれ得る。同様に、共有状態のキャッシュラインは、トークンを保持しないそれ自体のスレッドによって自由に読み取られ得る。すべてのスレッドがその実行における決定論的ポイントにあるとき(例えば、すべてのプロセッサがブロックされたとき)、およびプロセッサが決定論的トークンを取得したとき、プロセッサは、共有状態のキャッシュラインに書き込むことができる。こうした実施形態において、各プロセッサは、それがブロックされ、および/またはブロック解除されると、ブロードキャストする。任意のプロセッサによってキャッシュに入れられないラインに対応する共有テーブルにおけるエントリの状態は、メモリに保持され、メモリコントローラによって管理することができ、こうしたエントリの状態は、キャッシュミスが処理されるときに転送され得ることに留意されたい。いくつかの実施形態において

10

20

30

40

50

、量子ビルダおよびDMPコンポーネントは、ハードウェアトランザクショナルメモリ（HTM）システムなどのトランザクショナルメモリ（TM）システムと共に動作して、特定のトランザクションコミット順序、すなわちトランザクション内に封入された量子の決定論的コミット順序を指定する。こうした実施形態において、TMシステムは、プロセッサがトークンを保持するとき、トランザクションをコミットし、トランザクションがコミットされた後、トークンは、決定論的順序で次のプロセッサに渡される。いくつかの実施形態において、ハードウェアは複数のトークンをサポートすることができ、それによって、プロセッサ間に渡されるトークンをそれぞれ指定する複数の決定論的プロセスが同時に実行できるようになることに留意されたい。

【0023】

いくつかの実施形態において、ファシリティは、コンパイラまたはバイナリ書き換えインフラストラクチャを使用して実装され得る。例えば、量子ビルダコンポーネントは、マルチスレッドアプリケーションコード内に同期コードを挿入し、コンパイラによって生成される制御フローグラフ（「CFG」）において操作を追跡することによって、コンパイラを使用して量子を構築することができる。量子は、サイズが決定論的である限り、均一サイズのものである必要はないことに留意されたい。こうした同期コードは、例えば、関数呼び出しの最初および最後、およびCFG後退エッジの最後に挿入することができる。挿入されたコードは、量子サイズを追跡し、ターゲットサイズに到達したとき、DMPコンポーネントにコールバックする。例えば、実行のこうした実施形態をシリアル化するために、DMPコンポーネントは、決定論的順序でスレッド間に渡される待ち行列ロックとしてトークンを実装することができる。別の例として、実行を選択的にシリアル化するために、量子ビルダコンポーネントは、ロード操作および格納操作がDMPコンポーネントへのコールバックをもたらすように、コンパイラを使用して、コードを挿入することができる。いくつかの実施形態において、DMPコンポーネントは、ソフトウェアトランザクショナルメモリ（STM）システムなどのトランザクショナルメモリシステムと共に動作し、および/または共有テーブルを実装する。

【0024】

いくつかの実施形態において、スレッドによって実行される操作のインターリーピングを制御するために、ファシリティは、ソースコード、ソースコードの中間表現、または実行ファイルを増補することができる。例えば、ファシリティは、1つまたは複数の決定論的マルチプロセッシング（「DMP」）関数またはデータ構造をアプリケーションコードに挿入することによって、マルチスレッドアプリケーションコードを増補することができる。別の例として、挿入されたDMP関数は、1つまたは複数のデータ構造（例えば、共有メモリデータ構造）を維持する、DMPコンポーネントによって提供されるものなど、ランタイムシステムにコールバックすることができる。増補されたコードがマルチプロセッシングシステムによって実行されると、挿入されたDMP関数およびデータ構造は、次いで、メモリおよびI/O操作、システムコールなど、操作が実行される順序を制御するために使用される。スレッドがこうした動作を実行する順序を制御することによって、ファシリティは、マルチスレッドアプリケーションが決定論的に挙動できるようにする（本明細書では、「増補されたアプリケーション」と呼ばれる）。すなわち、同じ入力を与えられると、増補されたアプリケーションのスレッドは、操作の一部またはすべてを決定論的にインターリーブし、それによって同じ出力を提供することができる。ファシリティは他のスレッド操作を制御するように拡張され得ることを、当業者であれば理解されたい。

【0025】

いくつかの実施形態において、ファシリティは、増補されたアプリケーションのスレッドによって実行される量子の決定論的実行を実施する、DMPライブラリによって提供される関数を挿入することによって、マルチスレッドアプリケーションコードを増補するコンパイラモジュールとして実装される。いくつかの実施形態において、コードが増補された後、コンパイラは、例えば、DMPライブラリに対するすべての呼び出しをインライン化するなど、コードを再度最適化する。コンパイラは本明細書では具体的に記載されない

10

20

30

40

50

増補されたコードへの他の最適化を実行することができることを、当業者であれば理解されたい。

【 0 0 2 6 】

いくつかの実施形態において、ファシリティは、本明細書では「スレッドデータ構造」と呼ばれる D M P データ構造を含み、その詳細は、図 6 を参照して以下でより詳しく説明される。しかし、任意の数の D M P データ構造が含まれていてよいことに留意されたい。スレッドデータ構造が複数の D M P データ構造を表し得ることにさらに留意されたい。いくつかの実施形態において、スレッドデータ構造は、実行中に増補されたアプリケーションによって作成される各スレッドに対応するスレッド識別子（「 I D 」）を格納する。例えば、スレッドデータ構造は、配列、リンクリスト、キュー、またはスレッド I D の他のデータ構造（本明細書では「スレッドコンテナ」と呼ばれる）を含み得る。

10

【 0 0 2 7 】

いくつかの実施形態において、スレッドデータ構造は、量子の実行の順序を制御するために使用され得るトークンを含む。例えば、いくつかの実施形態において、量子を実行する前に、スレッドは、トークンの現在の値がスレッドの I D に一致するかどうかを決定する。スレッドの I D がトークンの現在の値に一致するとき、スレッドは、量子を実行することができる。そうでない場合、スレッドは、トークンの現在の値がその識別子に一致するまで、量子を実行するのを待つ。

【 0 0 2 8 】

いくつかの実施形態において、スレッドが作成される順序は、スレッドが決定論的に実行される順序に対応する。例えば、各スレッドが作成されるとき、スレッドの対応するスレッド I D は、スレッドコンテナ内に順次格納され得る（例えば、最初に作成されたスレッドのスレッド I D は 1、2 番目に作成されたスレッドのスレッド I D は 2 など）。操作が実行されるとき、スレッドは、（第 1 のスレッド I D から開始して）スレッド I D が格納される順序に基づいてスレッドコンテナに格納されるスレッド I D を順次ループすることによって、トークンの値を進めるよう動作するいくつかの D M P 関数を呼び出すことができる。スレッドが存在するとき、通常、スレッドの対応する I D がスレッドコンテナから削除されることに留意されたい。

20

【 0 0 2 9 】

いくつかの実施形態において、スレッドデータ構造は、トークンが進められる前にスレッド I D がトークンの現在の値に一致するスレッドによって実行され得る決定論的な有限数の（すなわち量子）制御された操作またはブロックに対応する値を格納する。制御された操作またはブロックのこの数は、本明細書では「コミットブロックサイズ」と呼ばれる。コミットブロックサイズは、1 つから N 個までの制御された操作またはブロックに及び得る。大きいコミットブロックサイズおよび小さいコミットブロックサイズには性能のトレードオフが関連することを、当業者であれば理解されたい。例えば、コミットブロックサイズが小さすぎるとき、スレッド間でのコンテキストの切り替えに伴うオーバーヘッドの結果として、増補されたアプリケーションの性能が悪化する。別の例として、コミットブロックサイズが大きすぎるとき、多くのまたはすべてのスレッドは、スレッド I D がトークンに一致するスレッド（およびスレッド I D がそのスレッド I D に先行するすべてのスレッド）がコミットブロックサイズによって指定された数の制御された操作を終了する、または実際に実行するのを待つのを余儀なくされ得るため、増補されたアプリケーションの性能が悪化する。少なくとも 1 つの実施形態において、コミットブロックサイズは、1 , 0 0 0 に等しい。

30

40

【 0 0 3 0 】

いくつかの実施形態において、コミットブロックサイズは、構成可能である。例えば、コミットブロックサイズは、増補されたアプリケーションの様々なスレッドインターリーピングをプログラマ的に操作し、テストするように、ソフトウェア開発者によって構成され得る。別の例として、コミットブロックサイズは、増補されたアプリケーションによって作成され得る最大数のスレッド、および / または増補されたアプリケーションが実行す

50

るマルチプロセッシングシステムのプロセッサまたはコアの数に基づいて、自動的に構成され得る。スレッドによって実行される制御された操作の数をカウントするために様々な技術が使用され得ることを、当業者であれば理解されたい。例えば、いくつかの実施形態において、スレッドデータ構造は、スレッドIDが現在のトークンIDに一致するスレッドによって実行された制御された操作の数に対応する値を含む。スレッドが制御された操作を実行するたびに、制御された操作の数は、増分され、コミットブロックサイズと比較される。制御された操作の数がコミットブロックサイズに等しい場合、トークンは、次のスレッドIDに進められ、制御された操作の数は、ゼロにリセットされる。

【0031】

マルチスレッドアプリケーションを増補して、いくつかのスレッドの操作（例えば、制御されたスレッド操作）の順序を制御することによって、開発プロセスは、かなり簡略化される。例えば、ファシリティは、マルチスレッドアプリケーションのスレッドインターリーピングを直接操作し、それによってマルチスレッドアプリケーションの実質的により良いテストカバレッジを可能にできるようにするために、ソフトウェア開発者によって使用され得る。開発者は、例えばコミットブロックサイズを変更することによって、制御されたスレッド操作のインターリーピングを操作することができる。別の例として、開発者は、スレッドコンテナに格納されるスレッドIDの順序を変更することによって、制御されたスレッド操作のインターリーピングを操作することができる。いくつかの実施形態において、ファシリティによって、ソフトウェア開発者は、挿入されたコードが量子構築物に影響を与えないように、増補のために挿入されたコードをマーク付けすることができる。

【0032】

いくつかの実施形態において、マルチスレッドアプリケーションは、その増補された形で配置される。マルチスレッドアプリケーションを増補された形で配置することによって、アプリケーションの信頼性は、実質的に向上する。というのは、例えば、「現場での」（すなわち顧客による）増補されたアプリケーションの実行は、社内でのアプリケーションのテストに、より似たものになるからである。さらに、マルチスレッドアプリケーションがクラッシュする、または同期バグを経験するとしたら、ソフトウェア開発者は、顧客から意味のあるクラッシュ情報を集めることによって欠陥を迅速に解決することができる。すなわち、増補された形で配置されると、クラッシュに先行する顧客によって実行されるアクションは、ソフトウェア開発者がクラッシュを容易に再生することができるようになるため、意味がある。その結果、ソフトウェア開発者は、クラッシュまたは同期バグがスレッドの未知のインターリーピングに関連付けられた場合より実質的に早く欠陥を解決することができる。したがって、ファシリティは、マルチスレッドアプリケーションの開発および配置の両方を向上させる。

【0033】

いくつかの実施形態において、マルチスレッドアプリケーションが開発される、および/またはマルチスレッドアプリケーションが配置されるコンピューティングシステムは、共有メモリへのアクセスを制御するためのトランザクショナルメモリ（「TM」）システムを含む。トランザクショナルメモリシステムは、ハードウェアトランザクショナルメモリ（「HTM」）、ソフトウェアトランザクショナルメモリ（「STM」）システム、またはハイブリッドハードウェア-ソフトウェア（HS-TM）システムとすることができる。両方のTMシステムは、当分野で知られている。STMシステムは、プログラミングアブストラクション（programming abstraction）を提供し、それを介して、スレッドは、共有リソースをロックすることなく、または共有リソースが解放されるのを待つことなく、その一部に1つまたは複数の共有リソース（例えばメモリ）が関与し得る操作のシーケンスをアトミック的に実行する。

【0034】

従来のTMシステムは、他のスレッドが何をしているかに関係なく、スレッドが共有メモリへの変更を終了するという点で「楽観的」である。これは、例えば、マルチスレッド

10

20

30

40

50

アプリケーションのスレッドごとにログを維持することによって達成され、トランザクションごとに、各スレッドは、その対応するログにその操作を順次記録する。例えば、ログは、メモリロケーションの数、並びにトランザクション中にスレッドが読み取り、および/または書き込む値を含み得る。トランザクションの最後に、他のスレッドが同じ共有メモリロケーションに並行してアクセスしなかった場合、スレッドは、実際に、操作のシーケンスを実行する（これは一般に「コミット」と呼ばれる）。しかし、別のスレッドが同じメモリロケーションのうちの1つまたは複数に並行してアクセスした場合、トランザクションは、中止され、再開される。すなわち、従来のTMシステムにおいて、同じトランザクション中に共有リソースが複数のスレッドによってアクセスされない限り、トランザクションは、並行して実行する。

10

【0035】

従来のTMシステムに関連付けられた欠点がいくつかある。例えば、従来のTMシステムは、開発者がいくつかの操作、またはいくつかの操作のシーケンスをアトミックとして宣言できるようにすることによって、開発をある程度簡略化するが、従来のTMシステムは、マルチスレッドアプリケーションの決定論的マルチプロセッシングを提供しない。さらに、従来のTMシステムでは、ソフトウェア開発者は、マルチスレッドアプリケーションにおけるスレッドのインターリーピングを指定し、または操作することができない。その結果、従来のTMシステムは、潜在的な同期バグにも苦しむ。また、HTMシステムと比較すると、STMシステムは、ログの維持に伴うオーバーヘッド、およびトランザクションのコミットに費やされた時間の結果、パフォーマンスヒットを被る。

20

【0036】

いくつかの実施形態において、ファシリティは、HTM、STM、HS-TMシステムなど、共有リソースへのアクセスを制御するためにトランザクショナルメモリシステムを使用するマルチスレッドアプリケーションのいくつかのスレッド操作の実行の順序を制御する。すなわち、ファシリティは、スレッドが開始する、および/またはトランザクショナルメモリシステムにおけるトランザクションをコミットする順序を制御することができる。いくつかの実施形態において、ファシリティは、STMシステムによって提供されるアプリケーションプログラミングインターフェイス（「API」）を増補する。一例として、ファシリティは、以下の表1に示されたSTM APIの関数を増補することができる。ファシリティのいくつかの実施形態は、表1に提供されるSTM APIを参照して記載されるが、ファシリティは様々なトランザクショナルメモリシステムにおいて動作し得ることを、当業者であれば理解されたい。

30

【0037】

【表 1】

表 1

void STMBeginTransaction():	スレッドによって実行される新しいトランザクションを開始する	
value STM Read (*addr):	共有メモリロケーションの動作タイプ・アドレス、及び／又は、現在の値についての情報をログに記録する	
void STMWrite(*addr, value):	操作タイプ・アドレス、及び／又は、操作の結果としての共有メモリロケーションの現在の値についての情報をログに記録する	10
bool STMValidTransaction():	スレッドのログに基づいて、別のスレッドが同じ共有リソースのうち1つまたは複数に並行してアクセスしたかどうかを決定する	
void STMAbortTransaction():	スレッドによって実行されるトランザクションを中止する	
bool STMCommitTransaction():	スレッドによって実行されるトランザクションをコミットする	20

【0038】

いくつかの実施形態において、ソフトウェア開発者は、マルチスレッドアプリケーション内のアトミックブロックを手動で指定する。例えば、ソフトウェア開発者は、以下のアトミックブロックを含み得る。

【0039】

【数 1】

```
atomic {
    a = b + c;
}
```

30

【0040】

コンパイル後、上記のアトミックブロック例は、以下の擬似コードによって置き換えられることになる。

【0041】

【数 2】

```

STM_Begin_Transaction( );
try {
    var_1 = STMRead(*b);
    var_2 = STMRead(*c);
    STMWrite(*a, var_1 + var_2);

    bool transaction_valid = STMValidTransaction( );
    if (!STMValidTransaction( )) {
        STMAbortTransaction( );
    }
    else if (STMValidTransaction( )) {
        bool transaction_committed = STMCommitTransaction( );
        if (!transaction_committed) {
            throw transaction_failed_to_commit;
        }
    }
}
catch (transaction_failed_to_commit)
{
    ...
}

```

【0042】

いくつかの実施形態において、トランザクションのうちの1つまたは複数（すなわち、アトミックブロック）は、ソフトウェア開発者に可視ではない。例えば、これらは、コンパイラ、ランタイム、TMシステム、またはその何らかの組み合わせによって挿入される。いくつかの実施形態において、ブロックがソフトウェア開発者によって指定されたか、それともコンパイラ、ランタイム、またはTMシステムによって挿入されたかにかかわらず、アトミックブロックは、増補される。いくつかの実施形態において、スレッドがSTM APIの増補された関数を呼び出すと、関数は、トークンの現在の値に対応するスレッドIDをチェックするDMP関数に制御を転送し、これは、トランザクションを開始し、および/または決定論的にコミットするために使用される。多くの異なる技術はトランザクションをインターセプトするために使用され得ることを、当業者であれば理解されたい。例えば、いくつかのSTM APIは、API関数の実行前および/または後に、制御をDMP関数に転送するために、フックが登録され得るコールバック機構を提供する。

【0043】

増補されたトランザクショナルメモリシステムのトランザクションは、サイズが決定論的である。すなわち、各スレッドは、ブロックにおいて特定数の操作（本明細書では「コミットブロックサイズ」と呼ばれる）を実行し、次いでスレッドは、IDがトークンの現在の値に一致するスレッドで開始して、決定論的にコミットしようと試みる。トランザクションが有効であり、スレッドIDがトークンに一致する場合、スレッドは、STM_Commit_Transaction（）を呼び出す。トランザクションがコミットされた後、トークンは、次のスレッドIDに進められる。しかし、トランザクションが無効で

ある場合（例えば、スレッドがそのトランザクション中に別のスレッドによって書き込まれたロケーションから読み取ったため）、スレッドは `STM_Abort_Transaction()` を呼び出す。通常、スレッドIDがトークンに一致するスレッドがその対応するトランザクションを正常にコミットするまで、トークンは進められないことに留意されたい。

【0044】

いくつかの実施形態において、トークンの現在の値がトランザクションを実行するスレッドのスレッドIDに一致しない場合、いくつかのタイプの操作は、トランザクションに即座に中止させる。例えば、トランザクションがI/O操作など元に戻すことができない操作を含むとき、トランザクションを実行するスレッドは、そのスレッドIDがトークンに一致するかどうかを決定する。そのスレッドIDがトークンに一致する場合、トランザクションは、続行し得る。そうでない場合、トランザクションは、自動的に中止され得る。

10

【0045】

いくつかの実施形態では、中止されたスレッド以降のスレッドIDを有するすべてのスレッドが中止され、一方、別の実施形態では、並行のトランザクションが同じ共有リソースにアクセスしたスレッドのみが中止され、再開される。通常、スレッドIDがトークンに一致するスレッドがその対応するトランザクションを正常にコミットするまで、トークンは進められない。その結果、それらのトランザクションを中止しなかった中止されたスレッド以降のスレッドIDを有する任意のスレッドは、`STM_Commit_Transaction()` を呼び出す前に、トークンがそのスレッドIDに一致するのを待つ。

20

【0046】

HTMを有するコンピューティングシステムにおいて増補されたアプリケーションが実行されると、増補されたアプリケーションは、実質的に性能のペナルティなく、決定論的に実行され得ることに留意されたい。その結果、ソフトウェア開発者および/または製造業者は、スレッドインターリーピングの可能性について徹底的にテストしたことを知っているマルチスレッドアプリケーションを配布することができる。したがって、同期バグがマルチスレッドコードに残っている場合でさえ、顧客には見えない。

【0047】

より詳しくファシリティについて説明する前に、ファシリティを実施することができる環境について検討することが有用である。図4は、1つまたは複数の実施形態における、ファシリティが実行するコンピューティングシステム400のアーキテクチャ例を示す高レベルブロック図である。説明を曖昧にするのを回避するために、いくつかのよく知られている構造および機能は、詳細に示されても述べられてもいない。コンピューティングシステム400は、相互接続システム415に結合された1つまたは複数のプロセッサ405およびメモリ410を含む。プロセッサ405は、コンピューティングシステム400の中央処理装置（「CPU」）であり、したがってその操作全体を制御する。いくつかの実施形態において、プロセッサ405は、メモリ410に格納されたソフトウェアを実行することによってこれを達成する。いくつかの実施形態において、コンピューティングシステム400は、単一の集積回路（「ダイ」と呼ばれる）から成るパッケージ、ひとまとめにされた1つまたは複数のダイ、複数のパッケージなどに2つ以上の独立したコアを有するプロセッサ405を含む。いくつかの実施形態において、コンピューティングシステム400は、単一のコアのみを有するにもかかわらず、マルチコアプロセッサとして実行することができるハイパースレッドプロセッサ405を含む。プロセッサ405は、1つまたは複数のプログラム可能な汎用または専用マイクロプロセッサ、デジタル信号プロセッサ（「DSP」）プログラム可能コントローラ、特定用途向け集積回路（「ASIC」）、プログラム可能論理装置（「PLD」）など、またはこうした装置の組み合わせとすることができ、またはそれらを含み得る。

30

40

【0048】

図4に示される相互接続システム415は、適切なブリッジ、アダプタ、および/また

50

はコントローラによって接続される任意の１つまたは複数の個別の物理バスおよび／またはポイントツーポイント接続を表す抽象概念である。相互接続システム４１５は、例えば、システムバス、ある形の周辺機器コンポーネント相互接続（PCI）バス、ハイパートランスポートまたは業界標準アーキテクチャ（ISA）バス、小型コンピュータシステムインターフェイス（SCSI）バス、ユニバーサルシリアルバス（USB）、電気電子技術者協会（IEEE）標準１３９４バス（時として「FireWire」と呼ばれる）などを含み得る。

【００４９】

システムメモリ４１０は、プログラムおよびデータが使用されている間にそれらを格納するためのメモリ４２０、プログラムおよびデータを永続的に格納するためのハードドライブなどの固定記憶装置４２５、およびコンピュータ可読媒体に格納されるプログラムおよびデータを読み取るためのCD-ROMまたはDVD-ROMドライブなどのコンピュータ可読媒体ドライブ４３０を含む。本明細書で使用される場合、システムメモリ４１０は、任意の形の揮発性、不揮発性、取外式、および固定式媒体、またはコンピュータ可読命令、データ構造、プログラムモジュール、およびコンピューティングシステム４００の他のデータなどの情報を格納することができるこうした媒体装置の任意の組み合わせを含む。

【００５０】

また、プロセッサ４０５には、相互接続システム４１５を介して、ネットワークアダプタ４３５、１つまたは複数の入力装置および出力装置（「I/O装置」）４４０も結合される。ネットワークアダプタ４３５は、コンピューティングシステム４００に、ネットワークを介して他のコンピューティングシステムと通信することができる機能を提供し、例えば、Ethernet（登録商標）アダプタとすることができる。I/O装置４４０は、コンピューティングシステム４００のユーザに、システムメモリ４１０に格納されるプログラムおよびデータにアクセスすることができる機能を提供する。例えば、I/O装置４４０は、キーボード、ポインティング装置、マイクロフォンなどの入力装置、および表示装置、スピーカ、プリンタなどの出力装置を含み得る。上述したように構成されたコンピューティングシステムは、通常、ファシリティの操作をサポートするために使用されるが、様々なタイプおよび構成の装置を使用して、様々なコンポーネントを有するファシリティが実装され得ることを、当業者であれば理解されたい。

【００５１】

図５は、１つまたは複数の実施形態における、決定論的マルチプロセッシングレイヤ５００の様々な機能的要素を示す高レベルブロック図である。決定論的マルチプロセッシングレイヤ５００はコンピューティングシステム４００によって実装される必要がないことに留意されたい。例えば、いくつかの実施形態において、決定論的マルチプロセッシングレイヤ５００は、マルチスレッド型ソフトウェアコードが入力として提供される個別のコンピューティングシステムに実装される。

【００５２】

いくつかの実施形態において、決定論的マルチプロセッシングレイヤ５００は、量子ビルダコンポーネント５０５および決定論的マルチプロセッシング（「DMP」）コンポーネント５１０を含む。量子ビルダコンポーネント５０５は、例えば、DMPコンポーネント５１０によって提供される関数５１５～５４０のうちの１つまたは複数を使用して、マルチスレッドアプリケーション５４５のコードを増補するコンパイラモジュールとして実装され得る。DMPコンポーネント５１０によって提供される関数は様々な方法で変更され得ることを、当業者であれば理解されたい。例えば、いくつかの関数がマージまたは分割されてもよく、いくつかの関数が省略されてもよく、いくつかの関数が追加されてもよい。いくつかの実施形態において、量子ビルダコンポーネント５０５は、例えば低レベル仮想マシン（「LLVM」）コンパイラインフラストラクチャ内など、コンパイラインフラストラクチャ内にコンパイラパスとして実装される。一方、他の実施形態では、量子ビルダコンポーネント５０５は、マルチスレッドアプリケーションコード５４５が入力とし

10

20

30

40

50

て提供される個別のシステムによって実装される。

【 0 0 5 3 】

示された実施形態において、決定論的マルチプロセッシングレイヤ 5 0 0 は、マルチスレッドアプリケーションコード 4 1 0 を受信し、および／またはそれにアクセスする。マルチスレッドアプリケーションコード 5 4 5 は 1 つまたは複数のコードファイルを表し得ることに留意されたい。コード 5 4 5 は、マルチスレッドアプリケーションのソースコード、マルチスレッドアプリケーションのソースコードの中間表現（「IR」）、マルチスレッドアプリケーションの実行ファイルなどとしてすることができる。いくつかの実施形態において、量子ビルダコンポーネント 5 0 5 は、マルチスレッドアプリケーションコード 5 4 5 内に同期コードを挿入して、コンパイラによって生成される制御フローグラフ（「CFG」）において操作を追跡することによって、コンパイラを使用して量子を構築することができる。挿入されたコードは、量子サイズを追跡し、量子サイズに到達したとき、DMP コンポーネント 5 1 0 によって提供される 1 つまたは複数の関数を呼び出して、アプリケーション内のスレッドの前進を制御する。DMP コンポーネント 5 1 0 は、ランタイムシステムを提供することができ、および／または DMP 関数 5 1 5 ~ 5 4 0 のうちの 1 つまたは複数のコード 5 4 5 に挿入することができる。いくつかの実施形態において、決定論的プロセッシングレイヤ 5 0 0 は、トランザクショナルメモリシステムと共に動作し、および／または共有テーブルを実装する。

10

【 0 0 5 4 】

示された実施形態において、DMP ライブラリは、DMP 開始関数（「DMP__Function__Start（）関数 5 1 5」）、DMP 初期化関数（「DMP__Init（）関数 5 2 0」）、DMP 格納関数（「DMP__Store（）関数 5 2 5」）、DMP ロード関数（「DMP__Load（）関数 5 3 0」）、DMP コミット関数（「DMP__Commit（）関数 5 3 5」）、および DMP 終了関数（「DMP__Function__End（）関数 5 4 0」）を含む。DMP 開始関数 5 1 5 および終了関数 5 4 0 は、アプリケーション関数が開始し、終了するときを画定するために使用され得る。DMP ロード関数 5 3 0 は、ロード操作が実行される、または実行された決定論的マルチプロセッシングレイヤ 5 0 0 に運ぶために使用され得る。同様に、DMP 格納関数 5 2 5 は、格納操作が実行される、または実行された決定論的マルチプロセッシングレイヤ 5 0 0 に運ぶために使用され得る。DMP 格納関数 5 2 5 およびロード関数 5 3 0 は、メモリ操作の順序を制御し、それによってこうした操作の決定論的実行を実施するために使用される。DMP 初期化関数 5 2 0 および DMP コミット関数 5 3 5 は、メモリ操作の順序を制御する、またはトランザクションを開始し、または終了するために使用されるコードのブロックを画定するために使用され得る。DMP コンポーネント 5 1 0 によって提供される関数は様々な方法で変更され得ることを、当業者であれば理解されたい。例えば、いくつかの関数がマージまたは分割されてもよく、いくつかの関数が省略されてもよく、いくつかの関数が追加されてもよい。

20

30

【 0 0 5 5 】

いくつかの実施形態において、量子ビルダコンポーネント 5 0 5 は、以下の表 2 に列挙される DMP コンポーネント 5 1 0 の関数 5 1 5 ~ 5 4 0 を挿入する。

40

【 0 0 5 6 】

【表 2】

表 2

DMP_Function_Start() -	コード 545 に含まれる各関数の最初に挿入される
DMP_Function_End() -	コード 545 に含まれる各関数の最後に挿入される
DMP_Load() -	各ロードブロックの前に挿入される
DMP_Store() -	各ストアブロックの前に挿入される
DMP_Commit() -	任意のジャンプブロックの前に挿入される；任意の関数呼び出しの前に挿入される；任意の O S の呼び出しの前に挿入される；リターンブロックの前に挿入される
DMP_Init() -	DMP_Commit()を含む別のブロックから各ジャンプ先ブロック (jump-to block) に挿入される；各関数呼び出し後に挿入される；各 O S 呼び出し後に挿入される；DMP_Function_Start() 後に挿入される

10

【 0 0 5 7 】

いくつかの実施形態において、量子ビルダコンポーネント 5 0 5 は、増補されたコードの中間表現を作成し、これは、例えば、制御フローグラフ (「 C F G 」) として表され得る。図 1 1 は、表 2 に従って増補されるマルチスレッドアプリケーションコード 5 4 5 の関数の制御フローグラフの一例を示す。いくつかの実施形態において、マルチスレッドアプリケーションコード 5 4 5 が増補された後、コンパイラは、例えば D M P 関数 5 1 5 ~ 5 4 0 への呼び出しをインライン化することによって、増補されたコードを再度最適化する。コンパイラは本明細書では具体的に記載されない増補されたコードへの他の最適化を実行することができることを、当業者であれば理解されたい。

20

【 0 0 5 8 】

いくつかの実施形態において、マルチスレッドアプリケーションコード 5 4 5 は、S T M、H T M、または H S - T M など、トランザクショナルメモリシステムを使用して、スレッドによる共有リソースへのアクセスを制御する。こうした実施形態において、決定論的マルチプロセッシングレイヤ 5 0 0 は、トランザクションがマルチスレッドアプリケーションのスレッドによってコミットされる順序を制御するために使用され得る。例えば、量子ビルダ 5 0 5 は、D M P 初期化関数 5 2 0 および D M P コミット関数 5 3 5 への呼び出しを挿入することによってトランザクションにおける各量子を包むことができる。別の例として、マルチスレッドアプリケーションコード 5 4 5 が 1 つまたは複数のアプリケーションレベルトランザクショナルメモリブロックを含むとき、量子ビルダコンポーネント 5 0 5 は、ソフトウェア開発者によって宣言される各アトミックブロックの前に D M P 初期化関数 5 2 0 への呼び出しを挿入することによって、また命令をコミットするための T M システムへの任意の呼び出しの前に D M P コミット関数 5 3 5 への呼び出しを挿入することによって、マルチスレッドアプリケーションコード 5 4 5 を増補することができる。さらに別の例として、決定論的マルチプロセッシングレイヤ 5 0 0 は、T M インターフェイスの関数への呼び出しを D M P コンポーネント 5 1 0 の 1 つまたは複数の関数 5 1 5 ~ 5 4 0 への呼び出しで包むことによって、T M システムによって提供されるインターフェイスを増補することができる。その結果、決定論的マルチプロセッシングレイヤ 5 0 0 が T M システムと共に動作するとき、トランザクションは、決定論的に開始され、および / またはコミットされ得る。トランザクショナルメモリシステムが H T M システムであるとき、H T M がこうした追跡を実行する限り、D M P ロード関数 5 3 0 および D M P 格納関数 5 2 5 が含まれる必要はないことに留意されたい。

30

40

【 0 0 5 9 】

いくつかの実施形態において、マルチスレッドアプリケーションコード 5 4 5 は、実行

50

可能な増補されたアプリケーション 550 にコンパイルされる。一方、他の実施形態では、増補されたアプリケーション 550 は、マシンに依存しない中間言語コードであり、これは、実行時に実行可能命令に変換される。増補後、増補されたアプリケーション 550 は、マルチプロセッシングシステム上で決定論的に実行され得る。すなわち、増補されたアプリケーション 550 に同じ入力を与えられると、マルチプロセッシングシステムは、スレッド量子を決定論的にインターリーブし、それによって、増補されたアプリケーション 550 が実行されるたびに同じ入力を生成する。図 5 に示されるコンポーネントは様々な方法で変更され得ることを、当業者であれば理解されたい。例えば、コンパイラなど、いくつかのコンポーネントがマージまたは分割されてもよく、いくつかのコンポーネントが省略されてもよく、いくつかのコンポーネントが追加されてもよい。

10

【0060】

いくつかの実施形態において、DMP コンポーネント 510 によって提供される関数 515 ~ 540 は、増補されたアプリケーションのスレッド間に決定論的にトークンを渡し、または進め、それによって各スレッドの前進を決定論的に制御する責任を負う。いくつかの実施形態において、これは、スレッドデータ構造 600 を使用することによって達成される。図 6 は、1 つまたは複数の実施形態において、マルチプロセッサコードを決定論的にするためにファシリティによって使用されるスレッドデータ構造 600 を示す高レベルブロック図である。いくつかの実施形態において、スレッドデータ構造 600 は、スレッドコンテナ 605 を含む。スレッドコンテナは、実行中に増補されたアプリケーションによって作成されるスレッドごとにスレッド ID を格納する。スレッドコンテナ 605 は、配列、リンクリスト、キュー、またはスレッド ID の他のデータ構造として実装され得る。

20

【0061】

いくつかの実施形態において、スレッドデータ構造 600 は、実行中に増補されたアプリケーションのスレッドによるトランザクションまたは制御された操作の実行の順序を制御するために使用されるトークン 610 を含む。例えば、いくつかの実施形態において、制御された操作を実行する、またはトランザクションをコミットする前に、スレッドは、そのスレッド ID がトークン 610 の現在の値に一致するかどうかを決定する。トークン 610 の現在の値がスレッド ID に一致するとき、対応するスレッドは、制御された操作を実行する、またはトランザクションをコミットしようと試行することができる。そうでない場合、対応するスレッドは、トークン 610 の現在の値がそのスレッド ID に一致するまで待つ。

30

【0062】

いくつかの実施形態において、スレッドが作成される順序は、スレッドが決定論的に実行される順序に対応する。例えば、各スレッドが作成されるとき、スレッドの対応するスレッド ID は、スレッドコンテナ 605 に順次格納され得る。トランザクションまたは制御された操作が実行されるとき、実行中のスレッドが、例えば DMP_Commit() 535 などいくつかの DMP 関数を呼び出し、こうした関数は、(第 1 のスレッド ID で開始して) スレッド ID が格納されたシーケンスに基づいてスレッドコンテナ 605 に格納されたスレッド ID を順次ループすることによって、トークン 610 の値を進めるように動作する。スレッドが終了すると、スレッドの対応する ID はスレッドコンテナ 605 から削除されることに留意されたい。

40

【0063】

いくつかの実施形態において、スレッドデータ構造は、コミットブロックサイズ 615 を格納する。コミットブロックサイズ 615 は、トークンが進められる前に、スレッド ID がトークン 610 の現在の値に一致するスレッドによって実行され得る予め定められた数のトランザクションまたは制御された操作を表す。コミットブロックサイズ 615 は、1 つのトランザクションまたは制御された操作から N 個のトランザクションまたは制御された操作まで及び得る。少なくとも 1 つの実施形態において、コミットブロックサイズ 615 は、1,000 に等しい。いくつかの実施形態において、コミットブロックサイズ 6

50

15は、構成可能である。例えば、コミットブロックサイズ615は、マルチスレッドアプリケーションの様々なスレッドインターリーピングをプログラマ的に操作し、テストするように、ソフトウェア開発者によって構成され得る。別の例として、コミットブロックサイズ615は、増補されたアプリケーションによって作成され得る最大数のスレッド、および/または増補されたアプリケーションが実行するマルチプロセッシングシステムのプロセッサまたはコアの数に基づいて、自動的に構成され得る。

【0064】

スレッドによって実行される制御された操作の数をカウントするために様々な技術が使用され得ることを、当業者であれば理解されたい。いくつかの実施形態において、スレッドデータ構造600は、スレッドコミットブロック620を含む。スレッドコミットブロック620は、スレッドIDが現在のトークンID610に一致するスレッドによって実行された制御された操作の数を表し得る。スレッドが制御された操作を実行するたびに、スレッドコミットブロック620の値は、増分され、コミットブロックサイズ615と比較される。スレッドコミットブロック620の値がコミットブロックサイズ615に等しい場合、トークン605は、次のスレッドIDに進められ、スレッドコミットブロック620の値は、ゼロにリセットされる。代替例として、スレッドコミットブロック620は、スレッドがその対応するトランザクションをコミットしようと試行する前に残っているブロックの数を表し得る。こうした実施形態において、スレッドコミットブロック620は、スレッドコンテナ605に格納されたスレッドIDを有するスレッドごとに残りのブロックの数を含み得る。次いで、スレッドは、ブロックを実行するたびに、その対応するスレッドコミットブロックを減分し、残りのブロックの数がゼロに等しいとき、そのトランザクションをコミットしようと試みる。

【0065】

いくつかの実施形態において、スレッドデータ構造は、使用中スレッドブロック625を含み、これは、増補されたアプリケーションで実行中のスレッドの数を表す。いくつかの実施形態において、使用中スレッドブロック625は、スレッドが作成されるたびに増分される。同様に、使用中スレッドブロック625は、スレッドが終了するたびに減分される。一方、他の実施形態では、使用中スレッドブロック625は、スレッドコンテナ605のサイズに基づいて決定される。図6に示されるスレッドデータ構造600は様々な方法で変更され得ることを、当業者であれば理解されたい。例えば、いくつかの部分がマージまたは分割されてもよく、いくつかの部分が省略されてもよく、いくつかの部分が追加されてもよい。

【0066】

図7は、1つまたは複数の実施形態における、スレッドを作成し、決定論的に実行する一例を示す高レベル図である。説明を容易にするために、ある期間にわたるスレッドデータ構造600の一部分の内容が示される。トークン値610によって示されるように、スレッドが作成される順序は、スレッドが決定論的に実行される順序に対応する。

【0067】

示された例において、最初に作成されたスレッド(「スレッド1」)は、マルチスレッドアプリケーションのメインのアプリケーションスレッドを表す。説明を容易にするために、各スレッドのスレッドIDは、スレッドが作成された順序に等しい。すなわち、最初に作成されたスレッドのスレッドIDは1、2番目に作成されたスレッドのスレッドIDは2、3番目に作成されたスレッドのスレッドIDは3、などとなる。時刻 T_0 と T_1 との間で、スレッド1が実行し、スレッド2が作成される。示された例において、スレッドの実行は、指定された数の制御された操作(例えば、コミットブロックサイズ615によって指定された量子)によって表される。したがって、図7に示される時間の増分は、必ずしも等しくない。各スレッドによって実行された未制御の操作の数は、異なってもよく、またその各実行期間中にスレッドごとに異なってもよいことにも留意されたい。

【0068】

10

20

30

40

50

図7に戻って、スレッド1がその量子の実行を終了する前のある時点でスレッド2が作成されたため、時刻 T_0 と T_1 との間使用中スレッド625の数は2である。その結果、スレッド1が終了すると、トークン610は、スレッドコンテナ605に格納された次のスレッドIDに進められた(すなわち、スレッド2)。

【0069】

時刻 T_1 と T_2 との間で、スレッド2が実行し、次いでトークン610がスレッド1に戻される。時刻 T_2 と T_3 との間で、スレッド1が実行し、次いでトークン610がスレッド2に進められる。時刻 T_3 と T_4 との間で、スレッド2が実行し、次いでトークン610がスレッド1に戻される。

【0070】

時刻 T_4 と T_5 との間で、スレッド1が実行し、スレッド2が作成される。時刻 T_4 と T_5 との間でスレッド3が作成されるが、スレッド2は、時刻 T_5 と T_6 との間で実行する。これは、スレッドが作成された順序が、スレッドが実行される順序に対応するからである。その結果、時刻 T_5 と T_6 との間でスレッド2が実行し、次いで、トークン610がスレッド3に進められる。次いで時刻 T_6 と T_7 との間でスレッド3が実行し、次いでトークン610がスレッド1に戻される。

【0071】

図8は、1つまたは複数の実施形態における、マルチプロセッサコードを決定論的にするためにトランザクショナルメモリシステムを使用する一例を示す高レベルブロック図である。説明を容易にするために、ある期間にわたるスレッドデータ構造600の一部分の内容が示される。また、説明を容易にするために、スレッドIDがスレッド1、スレッド2、スレッド3などのようにスレッドコンテナ605に配列されると仮定する。ある期間にわたってトークン値610によって示されるように、スレッドがトランザクションをコミットする順序は、決定論的である。説明を容易にするために、トークン610の最初の値は、スレッド1のスレッドIDに対応する。示された例において、各スレッドによって実行されるトランザクションは、サイズが決定論的である。すなわち、各スレッドは、特定の数のブロックを実行する。説明を容易にするために、コミットブロックサイズ615は2である。

【0072】

示されるように、時刻 T_0 において、スレッド1~3がトランザクションを開始する。スレッドがその対応するトランザクションを終了した後、スレッドは、そのトランザクションを決定論的にコミットしようと試行する。いくつかの実施形態において、各スレッドは、そのトランザクションが、スレッドにそのトランザクションをコミットさせないようにする競合をもたらしたかどうかを決定する。一方、他の実施形態では、この決定は、そのスレッドIDがトークン610の現在の値に一致するとき、スレッドによって行われる。例えば、これは、`STMValidTransaction()`を呼び出すことによって達成され得る。

【0073】

時刻 T_1 で、トークン610の現在の値は、スレッド1のIDに一致する。したがって、示された例では、スレッド1は、そのトランザクションが、それにトランザクションをコミットさせないようにする競合をもたらしたかどうかを決定する。スレッド1およびスレッド2は、同じ共有メモリロケーション(すなわち、アドレスA)にアクセスしているが、スレッド1のトランザクションは有効である。これは、スレッド1がアドレスAに値を格納し、トークン610がそのスレッドIDに一致するからである。すなわち、(スレッド1によって実行される)Aの格納は、(スレッド2によって実行される)Aのロードによって影響されない。その結果、スレッド1は、そのトランザクションをコミットし(例えば、`STMCommitTransaction()`を呼び出すことによって)、次いでトークン610は、次のスレッドIDに進められる。しかし、トークン610は、スレッド2のスレッドIDに一致した場合、スレッド1は、そのトランザクションを中止することになる。これは、スレッド1がAを格納した後、スレッド2がAをロードしたかも

10

20

30

40

50

しれないからである。トークン 6 1 0 がスレッド 2 の ID に一致すると仮定すると、スレッド 1 およびスレッド 2 は、そのトランザクションを中止することになる。この場合、スレッド 2 は、スレッド 1 の中止されたトランザクションを再開する前に、中止されたトランザクションを開始し、コミットすることになる。

【 0 0 7 4 】

示されるように、時刻 T_1 で、スレッド 1 は、そのトランザクションをコミットし、次いでトークン 6 1 0 は、スレッド 2 に進められる。しかし、スレッド 2 は、そのトランザクションをコミットすることができない。というのは、スレッド 2 は、同じトランザクション中にスレッド 1 によって格納された値をロードしたからである。すなわち、スレッド 2 は、スレッド 1 が A を格納する前に、A をロードしたかもしれない。その結果、スレッド 2 は、そのトランザクションを中止し、再開しなければならない。示された例において、中止されたスレッド以降のスレッド ID を有するすべてのスレッドが中止される。一方、他の実施形態では、並行のトランザクションが同じ共有リソースにアクセスした以降の ID を有するスレッドのみが中止され、再開される。したがって、示された例では、スレッド 3 のトランザクションは、中止され、再開される。しかし、他の実施形態において、スレッド 3 のトランザクションは、中止されない。というのは、そのトランザクションは、並行のトランザクション中にスレッド 2 またはスレッド 1 によってアクセスされた共有リソースにアクセスしなかったからである。代わりに、スレッド 3 は、単にトークン 6 1 0 がそのスレッド ID に一致するのを待つことになる。スレッド ID がトークンに一致するスレッドが、その対応するトランザクションを正常にコミットするまで、トークン 6 1 0 は進められないことに留意されたい。

【 0 0 7 5 】

示されるように、時刻 T_3 で、スレッド 2 ~ 3 は、その中止されたトランザクションを再開する。時刻 T_4 で、トークン 6 1 0 の現在の値は、スレッド 2 の ID に一致するため、スレッド 2 は、その再開されたトランザクションが、それにトランザクションをコミットさせない競合をもたらしたかどうかを決定する。示された例において、スレッド 2 および 3 の再開されたトランザクションは、任意の共有メモリロケーションにアクセスしない。その結果、時刻 T_4 で、スレッド 2 は、そのトランザクションを正常にコミットし、次いでトークン 6 1 0 は、スレッド 3 に進められる。時刻 T_5 で、スレッド 3 は、そのトランザクションを正常にコミットし、次いでトークン 6 1 0 は、スレッド 1 に戻される。

【 0 0 7 6 】

次に、時刻 T_6 で、スレッド 1 ~ 3 は、トランザクションを開始し、プロセスは上述したように続行する。時刻 T_6 で、スレッド 1 および 3 の並行のトランザクションによって、スレッド 3 がそのトランザクションを中止し、再開することに留意されたい。しかし、スレッド 1 および 2 は、決定論的にコミットし、トークン 6 1 0 は、上述したように、スレッド 3 に進められる。

【 0 0 7 7 】

図 9 は、1 つまたは複数の実施形態において、マルチスレッドアプリケーションコードを増補するためにファシリティによって実行されるプロセス 9 0 0 を示すフロー図である。ステップ 9 0 5 ~ 9 4 0 で、ファシリティは、マルチスレッドアプリケーションコード 5 4 5 の各関数をループする。ステップ 9 0 5 で、ファシリティは、関数を選択し、次いでステップ 9 1 0 に進む。ステップ 9 1 0 で、ファシリティは、`DMP__Function__Start()` 関数 5 1 5 など、決定論的マルチプロセッシング起動関数を挿入し、次いでステップ 9 1 5 に進む。ステップ 9 1 5 で、ファシリティは、`DMP__Init()` 関数 5 2 0 など、決定論的マルチプロセッシング初期化関数を挿入し、次いでステップ 9 2 0 に進む。ステップ 9 2 0 ~ 9 3 0 で、ファシリティは、選択されたアプリケーションの各ブロックをループする。ステップ 9 2 0 で、ファシリティは、ブロックを選択し、次いでステップ 9 2 5 に進む。ステップ 9 2 5 で、ファシリティは、構文解析ブロック関数 1 0 0 0 を呼び出し、次いでステップ 9 3 0 に進む。ステップ 9 3 0 で、追加のブロックが残っている場合、ファシリティはステップ 9 2 0 に進み、そうでない場合、ファシリ

ティはステップ 9 3 5 に進む。ステップ 9 3 5 で、ファシリティは、`DMP__Function_End()` 5 4 0 など、決定論的プロセッシング終了関数を挿入し、次いでステップ 9 4 0 に進む。ステップ 9 4 0 で、追加の関数が残っている場合、ファシリティはステップ 9 0 5 に進み、そうでない場合、これらのステップは終了する。

【0078】

図 10 は、1 つまたは複数の実施形態における、ブロックを構文解析するためにファシリティによって実行されるプロセス 1 0 0 0 を示すフロー図である。ステップ 1 0 0 5 で、ブロックがロードブロックであることをファシリティが決定した場合、ファシリティはステップ 1 0 1 0 に進み、そうでない場合、ファシリティはステップ 1 0 1 5 に進む。ステップ 1 0 1 0 で、ファシリティは、ロードブロックの前に `DMP__Load()` 関数 5 3 0 への呼び出しを挿入し、次いでファシリティは戻る。ステップ 1 0 1 5 で、ブロックが格納ブロックであることをファシリティが決定した場合、ファシリティはステップ 1 0 2 0 に進み、そうでない場合、ファシリティはステップ 1 0 2 5 に進む。ステップ 1 0 2 0 で、ファシリティは、格納ブロックの前に `DMP__Store()` 関数 5 2 5 への呼び出しを挿入し、次いでファシリティは戻る。ステップ 1 0 2 5 で、ブロックがジャンプブロックであることをファシリティが決定した場合、ファシリティはステップ 1 0 3 0 に進み、そうでない場合、ファシリティはステップ 1 0 3 5 に進む。ステップ 1 0 3 0 で、ファシリティは、ジャンプの前に `DMP__Commit()` 関数 5 3 5 への呼び出しを挿入し、ジャンプ先ポイントで `DMP__Init()` 関数 5 2 0 への呼び出しを挿入し、次いでファシリティは戻る。ステップ 1 0 3 5 で、ブロックが関数呼び出しであることをファシリティが決定した場合、ファシリティはステップ 1 0 4 0 に進み、そうでない場合、ファシリティはステップ 1 0 4 5 に進む。ステップ 1 0 4 0 で、ファシリティは、呼び出し前に `DMP__Commit()` 関数 5 3 5 への呼び出しを挿入し、呼び出し後 `DMP__Init()` 5 2 0 への呼び出しを挿入し、次いでファシリティは戻る。ステップ 1 0 4 5 で、ブロックが I/O 呼び出しであることをファシリティが決定した場合、ファシリティは、上述したようにステップ 1 0 4 0 に進み、そうでない場合、ファシリティはステップ 1 0 5 0 に進む。ステップ 1 0 5 0 で、ブロックが戻りブロックであることをファシリティが決定した場合、ファシリティはステップ 1 0 5 5 に進み、そうでない場合、ファシリティは戻る。ステップ 1 0 5 5 で、ファシリティは、戻りブロック前に `DMP__Commit()` 5 3 5 への呼び出しを挿入し、次いでファシリティは戻る。

【0079】

図 11 は、1 つまたは複数の実施形態における、マルチスレッドアプリケーションの増補された関数の制御フローグラフ 1 1 0 0 の一例である。「制御フローグラフ」という用語は、その実行中にアプリケーションによってトラバースされ得るすべてのパスの表現を指す。グラフ 1 1 0 0 における各ノード 1 1 0 5 ~ 1 1 3 0 は、基本ブロック、すなわち、任意のジャンプまたはジャンプターゲットのない直線のコードを表す。ジャンプターゲットは、ブロックを開始し、ジャンプは、ブロックを終了させる。例えば、`DMP__Init()` 関数 5 2 0 を表すブロック 1 1 1 0 は、ジャンプターゲットである。ブロック 1 1 0 5 は、入口ブロックを表し、そこを通過してすべての制御がフローグラフに入る。ブロック 1 1 3 0 は、出口ブロックを表し、そこを通過してすべての制御フローが出る。有向辺、例えば、ブロック 1 1 1 5 と 1 1 2 5 との間の辺、1 1 2 0 と 1 1 2 5 との間の辺、およびブロック 1 1 1 0 とブロック 1 1 1 5、1 1 2 0、および 1 1 2 5 との間の辺は、制御フローにおいてジャンプを表すために使用される。

【0080】

図 12 は、1 つまたは複数の実施形態における、決定論的マルチプロセッシング（「DMP」）初期化関数 1 2 0 0 を示すフロー図である。例えば、DMP 初期化関数 1 2 0 0 は、ファシリティがトランザクショナルメモリシステムと共に動作するとき、実行される。DMP 初期化関数は、スレッドがトランザクションの処置を開始または続行できるように、スレッドが初期化された状態であるかどうかを決定するために実行され得る。スレッドが初期化されない（すなわち、スレッドの `initSite` 変数の値がゼロに等しい

10

20

30

40

50

）場合、その実行は、トークンの値がスレッドIDに一致するまで一時停止される。スレッドが初期化された場合、スレッドは実行を続ける。

【0081】

ステップ1205で、ファシリティは、スレッド開始変数（「initSite」）の値がゼロに等しいことを決定した場合、ファシリティはステップ1210に進み、そうでない場合、ファシリティは戻る。スレッドの初期化変数は、例えば、スレッドが正常にトランザクションをコミットした後、ゼロに割り当てることができる。ステップ1210で、トークンの現在の値がスレッドIDに一致することをファシリティが決定した場合、ファシリティはステップ1215に進み、そうでない場合、ファシリティは折り返してステップ1210に戻る。すなわち、ファシリティは、スレッドIDがトークンの値に一致するまで、ステップ1210におけるスレッド実行を一時停止する。ステップ1215で、ファシリティは、initSite変数を、スレッドがトランザクションを開始するメモリアドレスに割り当て、次いでファシリティは戻る。次いでinitSite変数は、トランザクションをコミットできない場合、明示的なジャンプアドレスとして使用され得る。

10

【0082】

図13は、1つまたは複数の実施形態における、決定論的マルチプロセッシング（「DMP」）コミット関数1300を示すフロー図である。例えば、DMPコミット関数1300は、ファシリティがトランザクショナルメモリシステムと共に動作するとき、実行され得る。ステップ1305で、ファシリティは、コミットブロック変数の値を減分し、次いでステップ1310に進む。コミットブロック変数は、スレッドによって実行された操作の数をカウントするために使用される。ステップ1310で、コミットブロック変数の値がゼロであることをファシリティが決定した場合、ファシリティはステップ1315に進み、そうでない場合、ファシリティは戻る。ステップ1315で、ファシリティが間に競合があったことを決定した（例えば、トランザクション中に別のスレッドによって書き込まれたロケーションからスレッドが読み取ったため）場合、ファシリティはステップ1320に進み、そうでない場合、ファシリティはステップ1325に進む。ステップ1320で、ファシリティはトランザクションを中止する。ステップ1325で、ファシリティは、トランザクションをコミットし、次いでステップ1330に進む。ステップ1330で、ファシリティは、スレッドのinitSite変数の値をゼロに割り当て、次いでステップ1335に進む。ステップ1335で、ファシリティは、コミットブロック変数の値をコミットブロックサイズに割り当てることによって、スレッドのコミットブロック変数の値をリセットし、次いで、ステップ1340に進む。ステップ1340で、ファシリティは、トークンの値を次のスレッドIDの値に割り当てることによって、トークンを進め、次いでファシリティは戻る。

20


30

【0083】


このように、マルチスレッドアプリケーションの決定論的マルチプロセッシングのためのファシリティについて説明した。ファシリティについて、特定の実施形態を参照して説明してきたが、ファシリティは、記載した実施形態に限定されず、添付の特許請求の範囲の意図および範囲内の修正および変更で実施することができることを理解されたい。したがって、明細書および図面は、制限的意味ではなく、例示的意味でみなされるものとする。

40


【図 1】




【図 2】




【図 3】




【図 4】




【 図 5 】




【 図 6 】




【圖 7】




【 図 8 】



【図 9】



【図 10】



【図 11】






FIG. 11

【図 12】



【図 13】



フロントページの続き

(74)代理人 100119781

弁理士 中村 彰吾

(72)発明者 セゼ, ルイス・エイチ

アメリカ合衆国ワシントン州 9 8 1 3 6, シアトル, ビーチ・ドライブ・サウス・ウエスト 6 3
0 9

(72)発明者 オスキン, マーク・エイチ

アメリカ合衆国ワシントン州 9 8 1 3 6, シアトル, ビーチ・ドライブ・サウス・ウエスト 6 3
0 9

審査官 坂庭 剛史

(56)参考文献 特表 2 0 0 6 - 5 0 2 5 0 5 (J P , A)

国際公開第 2 0 0 7 / 0 6 7 3 9 0 (W O , A 1)

米国特許出願公開第 2 0 0 7 / 0 1 1 3 2 3 2 (U S , A 1)

(58)調査した分野(Int.Cl., D B 名)

G 0 6 F 9 / 4 5

G 0 6 F 9 / 4 6