

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第3652995号
(P3652995)

(45) 発行日 平成17年5月25日(2005.5.25)

(24) 登録日 平成17年3月4日(2005.3.4)

(51) Int. Cl.⁷

F I

H O 4 L	25/03	H O 4 L	25/03	E
H O 4 L	7/02	H O 4 L	25/02	3 O 2 B
H O 4 L	25/02	H O 4 L	7/02	Z

請求項の数 24 (全 27 頁)

<p>(21) 出願番号 特願2001-76455 (P2001-76455)</p> <p>(22) 出願日 平成13年3月16日 (2001.3.16)</p> <p>(65) 公開番号 特開2002-281094 (P2002-281094A)</p> <p>(43) 公開日 平成14年9月27日 (2002.9.27)</p> <p>審査請求日 平成14年2月15日 (2002.2.15)</p> <p>前置審査</p>	<p>(73) 特許権者 000004237 日本電気株式会社 東京都港区芝五丁目7番1号</p> <p>(73) 特許権者 000232254 日本電気通信システム株式会社 東京都港区三田1丁目4番28号</p> <p>(74) 代理人 100109313 弁理士 机 昌彦</p> <p>(74) 代理人 100085268 弁理士 河合 信明</p> <p>(74) 代理人 100111637 弁理士 谷澤 靖久</p> <p>(72) 発明者 松本 好博 東京都港区芝五丁目7番1号 日本電気株式会社内</p> <p style="text-align: right;">最終頁に続く</p>
--	---

(54) 【発明の名称】 クロックデータ再生回路の識別電圧制御回路と識別電圧制御方法及び光受信装置、識別電圧制御プログラム

(57) 【特許請求の範囲】

【請求項1】

光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御方法において、

入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ、

前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、3識別点を同時に動かす過程

前記エラー計数結果に基づいて、エラー数の計測時間を変化させる過程とを含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする識別電圧制御方法。

【請求項2】

光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御方法において、

入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ、

前記エラー計数結果に基づいて、エラー数の計測時間を変化させる過程とを含み、
前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする識別電圧制御方法。

【請求項 3】

光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の 1 又は 0 を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御方法において、

入力データ信号の H レベル近傍のエラー数と L レベル近傍のエラー数を計数処理し、
前記エラー計数結果に基づいて、H レベル近傍の上識別点と中央識別点又は、L レベル近傍の下識別点との幅を変化させ、

前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、3 識別点を同時に動かす過程とを含み、

前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする識別電圧制御方法。

【請求項 4】

光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の 1 又は 0 を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御方法において、

入力データ信号の H レベル近傍のエラー数と L レベル近傍のエラー数を計数処理し、
前記エラー計数結果に基づいて、H レベル近傍の上識別点と中央識別点又は、L レベル近傍の下識別点との幅を変化させる過程を含み、

前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする識別電圧制御方法。

【請求項 5】

光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の 1 又は 0 を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、

入力データ信号の H レベル近傍のエラー数と L レベル近傍のエラー数を計数処理するエラーカウント部と、

前記エラー計数結果に基づいて、H レベル近傍の上識別点と中央識別点又は、L レベル近傍の下識別点との幅を変化させ、

前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、3 識別点を同時に動し、

前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、

前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする識別電圧制御回路。

【請求項 6】

光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の 1 又は 0 を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、

入力データ信号の H レベル近傍のエラー数と L レベル近傍のエラー数を計数処理するエラーカウント部と、

前記エラー計数結果に基づいて、H レベル近傍の上識別点と中央識別点又は、L レベル近傍の下識別点との幅を変化させ、

前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、

前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする識別電圧制御回路。

【請求項 7】

10

20

30

40

50

光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、

入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理するエラーカウント部と、

前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ、

前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、3識別点を同時に動かす演算処理部とを備え、

前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする識別電圧制御回路。 10

【請求項8】

光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、

入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理するエラーカウント部と、

前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させる演算処理部とを備え、

前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする識別電圧制御回路。 20

【請求項9】

光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路において、

入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理するエラーカウント部と、

前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ、 30

前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、3識別点を同時に動し、

前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、

前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする識別電圧付加機能付きクロックデータ再生回路。

【請求項10】

光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路において、 40

入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理するエラーカウント部と、

前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ、

前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、

前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする識別電圧付加機能付きクロックデータ再生 50

回路。

【請求項 1 1】

光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の 1 又は 0 を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路において、

入力データ信号の H レベル近傍のエラー数と L レベル近傍のエラー数を計数処理するエラーカウント部と、

前記エラー計数結果に基づいて、H レベル近傍の上識別点と中央識別点又は、L レベル近傍の下識別点との幅を変化させ、

前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、3 識別点を同時に動かす演算処理部とを備え、

前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする識別電圧付加機能付きクロックデータ再生回路。

【請求項 1 2】

光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の 1 又は 0 を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路において、

入力データ信号の H レベル近傍のエラー数と L レベル近傍のエラー数を計数処理するエラーカウント部と、

前記エラー計数結果に基づいて、H レベル近傍の上識別点と中央識別点又は、L レベル近傍の下識別点との幅を変化させる演算処理部とを備え、

前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする識別電圧付加機能付きクロックデータ再生回路。

【請求項 1 3】

コンピュータ装置に読み込まれて実行され、当該コンピュータ装置を制御して、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の 1 又は 0 を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御プログラムにおいて、

入力データ信号の H レベル近傍のエラー数と L レベル近傍のエラー数を計数処理し、

前記エラー計数結果に基づいて、H レベル近傍の上識別点と中央識別点又は、L レベル近傍の下識別点との幅を変化させ、

前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、3 識別点を同時に動かす過程

前記エラー計数結果に基づいて、エラー数の計測時間を変化させる過程とを含み、

前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する機能を実現することを特徴とする識別電圧制御プログラム。

【請求項 1 4】

コンピュータ装置に読み込まれて実行され、当該コンピュータ装置を制御して、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の 1 又は 0 を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御プログラムにおいて、

入力データ信号の H レベル近傍のエラー数と L レベル近傍のエラー数を計数処理し、

前記エラー計数結果に基づいて、H レベル近傍の上識別点と中央識別点又は、L レベル近傍の下識別点との幅を変化させ、

前記エラー計数結果に基づいて、エラー数の計測時間を変化させる過程とを含み、

前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定す

10

20

30

40

50

る機能を実現することを特徴とする識別電圧制御プログラム。

【請求項 15】

コンピュータ装置に読み込まれて実行され、当該コンピュータ装置を制御して、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御プログラムにおいて、

入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理し、

前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ、

前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、3識別点を同時に動かす過程とを含み、

前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する機能を実現することを特徴とする識別電圧制御プログラム。

【請求項 16】

コンピュータ装置に読み込まれて実行され、当該コンピュータ装置を制御して、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御プログラムにおいて、

入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理し、

前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ過程を含み、

前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する機能を実現することを特徴とする識別電圧制御プログラム。

【請求項 17】

光入力信号を電気信号に変換して入力データ信号として出力する光/電気変換回路と、所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路とを備える光受信装置において、

入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理するエラーカウント部と、

前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ、

前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、3識別点を同時に動し、

前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、

前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする光受信装置。

【請求項 18】

光入力信号を電気信号に変換して入力データ信号として出力する光/電気変換回路と、所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路とを備える光受信装置において、

入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理するエラーカウント部と、

前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ、

前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え

10

20

30

40

50

、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする光受信装置。

【請求項 19】

光入力信号を電気信号に変換して入力データ信号として出力する光/電気変換回路と、所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路とを備える光受信装置において、

入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理するエラーカウント部と、

10

前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ、

前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、3識別点を同時に動かす演算処理部とを備え、

前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする光受信装置。

【請求項 20】

光入力信号を電気信号に変換して入力データ信号として出力する光/電気変換回路と、所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路とを備える光受信装置において、

20

入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理するエラーカウント部と、

前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させる演算処理部とを備え、

前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする光受信装置。

【請求項 21】

光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、

30

入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数に応じた電圧を生成するD/A変換部と、

前記エラー数に応じた電圧に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点に対応する電圧を、各識別点の幅を変化させながら出力する演算部とを備え、

前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする識別電圧制御回路。

【請求項 22】

40

前記演算部は、

Hレベルエラー数に対応する電圧とLレベルエラー数に対応する電圧の差電圧に比例する電圧を中央識別点に対応する電圧として与える第1の演算増幅器と、

H Lレベルエラー数に対応する電圧に逆比例した電圧を上識別点に対応する電圧とし、H Lレベルエラー数に対応する電圧に比例した電圧を下識別点に対応する電圧として与える第2の演算増幅器を備えることを特徴とする請求項 21に記載の識別電圧制御回路。

【請求項 23】

前記演算部は、

前記Hレベル近傍の上識別点に対応する電圧とLレベル近傍の下識別点に対応する電圧を任意の分圧比で分圧して前記中央識別点に対応する電圧を出力する分圧器を備えること

50

を特徴とする請求項 2 1 に記載の識別電圧制御回路。

【請求項 2 4】

光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の 1 又は 0 を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、

入力データ信号の H レベル近傍のエラー数と L レベル近傍のエラー数に応じた電圧を生成する D / A 変換部と、

前記エラー数に応じた電圧に基づいて、H レベル近傍の上識別点と中央識別点又は、L レベル近傍の下識別点に対応する電圧を、各識別点の幅を変化させながら、前記上下各識別点及び中央識別点の間隔保持をしたままで 3 識別点を同時に動かして出力する演算部とを備え、

10

前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする識別電圧制御回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、識別電圧付与機能付きクロックデータ再生回路において、クロックデータ再生回路に最適な識別電圧を与える制御回路と識別電圧制御方法及び識別電圧制御プログラムに関する。

【0002】

20

【従来の技術】

昨今の、光アンプや WDM (波長多重伝送) を含む光伝送系においては、従来の光伝送系に比べて、光受信波形を劣化させる要因が増えてきた。例として、光ファイバアンプが発生する ASE (amplified spontaneous emission) に起因する雑音の累積、光ファイバ内の光信号パワーの増大によりその影響が顕著になった光ファイバの分散や非線形効果による波形劣化、波長多重伝送における隣接チャネルからのクロストーク等が上げられる。

【0003】

送信直後の光受信波形は、図 19 に示すように、光入力データ信号を 1 又は 0 に確実に識別できる領域、アイ開口部が大きいのが、600 k m 伝送後の光受信波形は、図 25 に示すように、アイ開口部が非常に小さくなる。

30

【0004】

このような光受信波形の劣化があっても、受信回路の識別回路は、最適な識別を行うことが要求される。光受信波形のアイ開口部は、受光電力によって異なるので、光受信波形の 1 又は 0 を識別する識別位置の最適値は、受光電力によって異なるものであるが、従来の光伝送路では、光受信波形の劣化に対して識別位置の余裕が比較的あり、製品出荷時にメーカーにより調整された値に固定されていても、実用上あまり問題とならなかった。

【0005】

【発明が解決しようとする課題】

しかしながら、光アンプや WDM (波長多重伝送) を含む光伝送系では、上述のように光受信波形を劣化させる要因が増えたため、従来のように識別位置を固定された識別回路では、エラーレート特性の曲がり (フロア) が生じ、伝送路品質を確保することが困難となる (図 26 上)。

40

【0006】

また、このような状況に鑑み、ハードウェア的に識別位置を最適に制御する識別回路が種々考えられているが、演算処理されるため回路パラメータの設計を緻密に行う必要があり、また、あまりきめこまかい制御ができないという欠点があった。

【0007】

本発明の目的は、このような欠点を克服するため、識別電圧制御回路にデジタル演算処理を用いることにより、各受光レベルで識別位置を最適に制御することができ、識別点が固定されていた従来の識別回路に比べてエラーレート特性が改善され、フロアを生じるこ

50

とがなくなる識別電圧付与機能付きクロックデータ再生回路の識別電圧制御回路と識別電圧制御方法を提案することにある。

【0008】

本発明の第2の目的は、アイ開口部の内縁を検出することにより、中央識別点を最適位置に制御することができる識別電圧付与機能付きクロックデータ再生回路の識別電圧制御回路と識別電圧制御方法を提案することにある。

【0009】

本発明の第3の目的は、エラーカウント部の計測結果をもとに計測時間を調整しているので、計測精度を上げることができ、また、悪い状態からすばやく脱出することができる識別電圧付与機能付きクロックデータ再生回路の識別電圧制御回路と識別電圧制御方法を提案することにある。

10

【0010】

本発明の第4の目的は、計測したエラーの数に応じて、計測時間を変更するので、いたずらに大規模なカウンタを用いる必要がない識別電圧付与機能付きクロックデータ再生回路の識別電圧制御回路と識別電圧制御方法を提案することにある。

【0013】

請求項1の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御方法において、入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、3識別点を同時に動かす過程前記エラー計数結果に基づいて、エラー数の計測時間を変化させる過程とを含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。

20

【0014】

請求項2の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御方法において、入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、エラー数の計測時間を変化させる過程とを含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。

30

【0015】

請求項3の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御方法において、入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、3識別点を同時に動かす過程とを含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。

40

【0016】

請求項4の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御方法において、入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレ

50

ベル近傍の下識別点との幅を変化させる過程を含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。

【0019】

請求項5の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、3識別点を同時に動し、前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。

10

【0020】

請求項6の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。

20

【0021】

請求項7の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、3識別点を同時に動かす演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。

30

【0022】

請求項8の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。

40

【0025】

請求項9の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路において、入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、3識別点を同時に動し、前記エラー計数結果に基づいて、エラー

50

数の計測時間を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。

【0026】

請求項10の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路において、入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。

10

【0027】

請求項11の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路において、入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、3識別点を同時に動かす演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。

20

【0028】

請求項12の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路において、入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。

30

【0031】

請求項13の本発明は、コンピュータ装置に読み込まれて実行され、当該コンピュータ装置を制御して、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御プログラムにおいて、入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、3識別点を同時に動かす過程前記エラー計数結果に基づいて、エラー数の計測時間を変化させる過程とを含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する機能を実現することを特徴とする。

40

【0032】

請求項14の本発明は、コンピュータ装置に読み込まれて実行され、当該コンピュータ装置を制御して、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を

50

識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御プログラムにおいて、入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、エラー数の計測時間を変化させる過程とを含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する機能を実現することを特徴とする。

【0033】

請求項15の本発明は、コンピュータ装置に読み込まれて実行され、当該コンピュータ装置を制御して、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御プログラムにおいて、入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、3識別点を同時に動かす過程とを含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する機能を実現することを特徴とする。

10

【0034】

請求項16の本発明は、コンピュータ装置に読み込まれて実行され、当該コンピュータ装置を制御して、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御プログラムにおいて、入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させる過程を含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する機能を実現することを特徴とする。

20

【0037】

請求項17の本発明は、光入力信号を電気信号に変換して入力データ信号として出力する光/電気変換回路と、所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路とを備える光受信装置において、入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、3識別点を同時に動し、前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。

30

【0038】

請求項18の本発明は、光入力信号を電気信号に変換して入力データ信号として出力する光/電気変換回路と、所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の1又は0を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路とを備える光受信装置において、入力データ信号のHレベル近傍のエラー数とLレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Hレベル近傍の上識別点と中央識別点又は、Lレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。

40

【0039】

50

請求項 19 の本発明は、光入力信号を電気信号に変換して入力データ信号として出力する光/電気変換回路と、所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の 1 又は 0 を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路とを備える光受信装置において、入力データ信号の H レベル近傍のエラー数と L レベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、H レベル近傍の上識別点と中央識別点又は、L レベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、3 識別点を同時に動かす演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。

10

【0040】

請求項 20 の本発明は、光入力信号を電気信号に変換して入力データ信号として出力する光/電気変換回路と、所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の 1 又は 0 を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路とを備える光受信装置において、入力データ信号の H レベル近傍のエラー数と L レベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、H レベル近傍の上識別点と中央識別点又は、L レベル近傍の下識別点との幅を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。

20

【0041】

請求項 21 の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の 1 又は 0 を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、入力データ信号の H レベル近傍のエラー数と L レベル近傍のエラー数に応じた電圧を生成する D/A 変換部と、前記エラー数に応じた電圧に基づいて、H レベル近傍の上識別点と中央識別点又は、L レベル近傍の下識別点に対応する電圧を、各識別点の幅を変化させながら出力する演算部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。

30

【0042】

請求項 22 の本発明の識別電圧制御回路は、前記演算部は、H レベルエラー数に対応する電圧と L レベルエラー数に対応する電圧の差電圧に比例する電圧を中央識別点に対応する電圧として与える第 1 の演算増幅器と、H L レベルエラー数に対応する電圧に逆比例した電圧を上識別点に対応する電圧とし、H L レベルエラー数に対応する電圧に比例した電圧を下識別点に対応する電圧として与える第 2 の演算増幅器を備えることを特徴とする。

【0043】

請求項 23 の本発明の識別電圧制御回路は、前記演算部は、前記 H レベル近傍の上識別点に対応する電圧と L レベル近傍の下識別点に対応する電圧を任意の分圧比で分圧して前記中央識別点に対応する電圧を出力する分圧器を備えることを特徴とする。

40

【0044】

請求項 24 の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の 1 又は 0 を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、入力データ信号の H レベル近傍のエラー数と L レベル近傍のエラー数に応じた電圧を生成する D/A 変換部と、前記エラー数に応じた電圧に基づいて、H レベル近傍の上識別点と中央識別点又は、L レベル近傍の下識別点に対応する電圧を、各識別点の幅を変化させながら、前記上下各識別点及び中央識別点の間隔保持をしたままで 3 識別点を同時に動かして出力する演算部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。

50

【 0 0 5 5 】

【 発明の実施の形態 】

以下、本発明の実施の形態について図面を参照して詳細に説明する。

【 0 0 5 6 】

図 1 は、本発明の第 1 の実施の形態による識別電圧付加機能付き C D R の識別電圧制御回路の構成を示すブロック図である。

【 0 0 5 7 】

図 1 において、100 は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の 1 又は 0 を識別する C D R (clock and data recovery: クロックデータ再生回路) に識別電圧を付与する機能が追加された識別電圧付加機能付き C D R であり、10 は、識別電圧付与機能付き C D R 100 において、制御アルゴリズムにより C D R に最適な識別電圧を与える識別電圧制御回路である。

10

【 0 0 5 8 】

識別電圧付加機能付き C D R 100 は、従来から提供されているものであり、その構成例を図 2 に示す。この識別電圧付加機能付き C D R 100 においては、エラーの検出は、隣り合う識別点における識別結果の一致不一致を排他論理和で判定し、不一致であればエラーパルスを出力する。

【 0 0 5 9 】

識別電圧制御回路 10 は、エラーカウント部 20、演算処理回路 31 を有する演算処理部 30、計測時間設定部 40、D/A変換部 50 とで構成される。

20

【 0 0 6 0 】

エラーカウント部 20 は、Hレベルエラーカウンタ 21 と Lレベルエラーカウンタ 22 とを備えており、識別電圧付加機能付き C D R 100 からの、Hレベル近傍のエラーパルス(以下 Hレベルエラーパルス)と Lレベル近傍のエラーパルス(以下 Lレベルエラーパルス)を各々 Hレベルエラーカウンタ 21 と Lレベルエラーカウンタ 22 で計数する。

【 0 0 6 1 】

演算処理部 30 の演算処理回路 31 は、Hレベルエラーパルス数と Lレベルエラーパルスに応じて、以下の過程を実行する。

(1) Hレベル近傍の識別点(上識別点)と中央識別点又は、Lレベル近傍の識別点(下識別点)幅を変化させる過程

30

(2) 上下各識別点及び中央識別点の間隔保持をしたままで、3 識別点を同時に動かす過程

(3) 計数したエラーの数に応じて、計数時間を変化させる過程を 1 つ又は複数組み合わせさせて実行する。

【 0 0 6 2 】

計測時間設定部 40 は、Hレベルエラーパルス数と Lレベルエラーパルス数に応じて、エラーカウント部の計数時間を最適な計測時間に設定する。

【 0 0 6 3 】

D/A変換部 50 は、演算処理部から出力される上識別点電圧 V_m と中央識別点電圧 V_{th} と下識別点電圧 V_s をそれぞれアナログ電圧に変換する。この D/A変換部 50 は、上識別点電圧 V_m をアナログ電圧に変換する D/A変換回路 51 と、中央識別点 V_{th} アナログ電圧に変換する D/A変換回路 52 と、下識別点 V_s アナログ電圧に変換する D/A変換回路 53 とを備える。

40

【 0 0 6 4 】

なお、上記の構成では、識別電圧制御回路を識別電圧付加機能付き C D R 100 と別回路として説明したが、識別電圧制御回路を識別電圧付加機能付き C D R 100 に内蔵する構成とすることも勿論可能である。

【 0 0 6 5 】

図 2 を参照して、識別電圧付加機能付き C D R 100 の構成について簡単に説明する。

50

【0066】

図2において、識別電圧付加機能付きCDR100は、入力した入力データ信号のHレベル近傍の上識別点、中央レベル近傍の中央識別点及びLレベル近傍の下識別点を識別する3値識別回路101と、レベル変動を検出して検出結果を上記識別電圧制御回路10に出力するレベル変動検出回路102と、PLL回路103とを備えて構成される。

【0067】

ここで、3値識別回路101は、比較器110a、110b、110cとフリップフロップ120a、120b、120cとで構成され、レベル変動検出回路102は、排他的論理和回路130a、130bとで構成される。

【0068】

また、図3に、本発明による識別電圧制御回路10を適用した光受信装置の構成を示す。この光受信装置200は、光データ信号を受信して電気信号に変換し入力データ信号として出力する光/電気変換回路210、上述した識別電圧付加機能付きCDR100と識別電圧制御回路10とで構成されており、識別電圧付加機能付きCDR100から識別されたデータ信号が出力されるものである。

【0069】

図4から図10を用いて本発明の実施の形態による識別電圧制御回路の動作について説明する。

【0070】

図4は、本発明の特徴である上記識別電圧制御回路10の演算処理部30における制御アルゴリズムの基本的考え方を示す図、図5は、本発明の制御アルゴリズムを用いたフローチャートの一例である。また、図6から図9は、それぞれ図5のフローチャート各過程におけるアイ開口部と上識別点電圧 V_m と中央識別点 V_{th} と下識別点 V_s との位置関係を示す図である。なお、中央識別点電圧 V_{th} の値については、入力する光データ信号のレベルやデータ品質に応じて、すなわち識別電圧付加機能付きCDR100を使用するシステムに応じて任意に調整して設定するものとする。

【0071】

ここで、

Hレベルエラー数： C_m

Lレベルエラー数： C_s

最大計測値： $C_{max}(C_{max} > C_{min} > 0)$

最小計測値： $C_{min}(C_{min} \geq 0)$

Hレベル識別点電圧： V_m

Lレベル識別点電圧： V_s

中央識別点電圧： $V_{th}(V_m > V_{th} > V_s)$

エラー計測時間： T_{samp}

と定義する。

【0072】

初期状態における上識別点電圧 V_m と中央識別点電圧 V_{th} と下識別点電圧 V_s の各位置が、図6のようになっていると仮定する。すなわち、3点はアイ開口部内部にあるが、中央識別点電圧 V_{th} は最適位置から若干上にずれている。

【0073】

この状態において、Hレベルエラー数 C_m とLレベルエラー数 C_s を計数すると、 $C_m < C_{min}$ 、 $C_s < C_{min}$ となるので、ステップ401の一番目の判定がY(Y_{es})となり、アイ開口部の縁を検出するため、 V_m を V_m だけ上にあげ、かつ V_s を V_s だけ下に下げる(各識別点の幅を広げる)操作を行う(ステップ402)。この操作により、図7の状態になる。

【0074】

このとき、Hレベルエラー数 C_m 、Lレベルエラー数 C_s とも最小計測値 C_{min} を下回っているため、計測時間内に計数するエラーパルス数を増やして計測精度を上げるために

10

20

30

40

50

計測時間 T_{samp} を T_{samp} だけ長くする (ステップ 403)。

【0075】

次に、図7において、上識別点電圧 V_m と下識別点電圧 V_s はアイ開口部の外側にずれているので、Hレベルエラー数 C_m とLレベルエラー数 C_s を計数すると、 $C_{\text{max}} > C_m > C_s > C_{\text{min}}$ となる。この結果、ステップ401の一番目の判定とステップ404の2番目の判定はN (No) となり、ステップ407の3番目の判定がY (Yes) となり、上識別点電圧 V_m と中央識別点電圧 V_{th} と下識別点電圧 V_s を3点同時に V_{th} だけだけ下げる制御を行うことにより (ステップ408)、図8の状態になる。

【0076】

このときも、Hレベルエラー数 C_m 、Lレベルエラー数 C_s は、最大計測値 C_{max} を上回っていないので計測精度を上げるために計測時間 T_{samp} を T_{samp} だけ長くする (ステップ409)。

10

【0077】

図8では、中央識別点電圧 V_{th} は最適位置近傍あるが、まだ、上識別点電圧 V_m と下識別点電圧 V_s はアイ開口部の縁を検出しているとは言えない。このときのHレベルエラー数 C_m とLレベルエラー数 C_s の計数結果は、 $C_{\text{max}} > C_m = C_s > C_{\text{min}}$ となり、図5のフローチャートでは、ステップ401の一番目からステップ410の4番目の判定が全てN (No) となり、アイ開口部の縁を検出するため、上識別点電圧 V_m を V_m だけ下げ、かつ下識別点電圧 V_s を V_s だけ上げる (各識別点の幅を縮める) (ステップ413)

20

【0078】

また同様に計測精度を上げるために計測時間 T_{samp} を T_{samp} だけ長くする (ステップ414)。

【0079】

以上の操作を繰り返し行うことで、上識別点電圧 V_m と下識別点電圧 V_s でのエラー計数値が、 $C_{\text{max}} > C_m = C_s > C_{\text{min}}$ を満足する状態における中央識別点電圧 V_{th} が最適識別点となる (図9)。

【0080】

図5において、Hレベルエラー数 C_m 、Lレベルエラー数 C_s のいずれかが最大計測値 C_{max} を越えた場合は (ステップ404でYes)、上識別点電圧 V_m を V_m だけ下げ、かつ下識別点電圧 V_s を V_s だけ上げる (各識別点の幅を縮める) とともに (ステップ405)、計測時間 T_{samp} を T_{samp} だけ短くする (ステップ406)。これにより、悪い状態からすばやく脱出することができ、またカウンタのオーバーフローを防ぐことができる。

30

【0081】

以上のような動作により、本実施の形態によれば、中央識別点電圧 V_{th} が最適識別点となることで、図26に示すように、識別点固定の場合に比べてエラーレートの改善が図られるものである。

【0082】

図4における、識別点の制御とエラー計測時間の制御はそれぞれに単独で行ってもよいし、複数同時に行ってもよい。

40

【0083】

すなわち、上識別点電圧 V_m を V_m だけ下げ、かつ下識別点電圧 V_s を V_s だけ上げる (各識別点の幅を縮める) 制御と、上識別点電圧 V_m と中央識別点電圧 V_{th} と下識別点電圧 V_s を3点同時に V_{th} だけ下げる制御を同時に行ってもよい。

【0084】

例えば、図5においてHレベルエラー数 C_m 、Lレベルエラー数 C_s のいずれかが最大計測値 C_{max} を越えた場合は、上識別点電圧 V_m を V_m だけ下げ、かつ下識別点電圧 V_s を V_s だけ上げる (各識別点の幅を縮める) とともに、計測時間 T_{samp} を T_{samp} だけ短くする制御に加え、上識別点電圧 V_m と中央識別点電圧 V_{th} と下識別点電圧 V_s を3点

50

同時に V_{th} だけ下げる制御を同時に行ったほうが、悪い状態からより早く脱出することができるであろう。

【0085】

また、計測結果において、Hレベルエラー数 C_m とLレベルエラー数 C_s が、 $C_{max} > C_m > C_s > C_{min}$ を満たす場合は、計測数としては適切な値であるので、計測時間 T_{smp} をかえないようにしてもよい。

【0086】

図5において一番目の判定と2番目の判定は逆の順番でもよい。同様に3番目と4番目の判定の順序が入れ替わってもよい。

【0087】

また、一番目の判定(ステップ401)、と3番目、4番目の判定(ステップ407、410)(又は4番目、3番目の判定)、2番目の判定(ステップ404)の順序で実行してもよい。あるいは、2番目の判定(ステップ404)、と3番目又は4番目の判定(ステップ407、410)(又は4番目、3番目の判定)、一番目の判定の順序で実行してもよい。

【0088】

また、 V_m と V_s は等しくてもよいし等しくなくてもよい。 V_m と V_s を等しい値に設定した場合は、中央識別点 V_{th} は、上識別点電圧 V_m と下識別点 V_s の中間に位置することになる。

【0089】

上記説明において、 V_m 、 V_s 、 V_{th} の値は、制御の精度をどの程度に設定するかによって変化することは言うまでもない。例えば、一般的な例では、入力データ信号の $1/10 \sim 1/1000$ の範囲で設定する。さらに、計測時間 T_{smp} 及び T_{smp} の値についても、制御の精度をどの程度に設定するかによって変化する。一例として、計測時間 T_{smp} は、光受信装置が動作するエラーレートの最低値(例えば、 $BER = 10^{-2} \sim 10^{-3}$)を計測できる時間から、ほぼエラーフリーとみなされるエラーレート(例えば、 $BER = 10^{-12} \sim 10^{-15}$)を計測できる時間までの範囲で可変される。加えて、 T_{smp} は、一例として、上述した時間的範囲のさらに $1/10 \sim 1/1000$ 程度の刻みで設定する。

【0090】

次に、本発明の第2の実施の形態について説明する。図10は、本発明の第2の実施の形態による識別電圧制御回路の構成を示す図、図11は第2の実施の形態における制御アルゴリズムの基本的考え方を示す図、図12は、第2の実施の形態における制御アルゴリズムを用いたフローチャートの一例である。

【0091】

この、第2の実施の形態では、上述した第1の実施の形態をさらに簡略化したものであり、第1の実施の形態における上下各識別点電圧 V_m 、 V_s 及び中央識別点電圧 V_{th} の間隔保持をしたままで3識別点を同時に動かす過程を省略した構成としている。その他の上下各識別点電圧 V_m 、 V_s を移動するステップ及びエラー計測時間 T_{smp} を変更するステップについては、図5の対応するステップと同じである。

【0092】

この第2の実施の形態による識別電圧制御回路10では、中央識別点電圧 V_{th} は、演算処理部30により上下識別点 V_m 、 V_s の間の任意に定められた点に設定される。アナログ電圧に変換後、分圧回路60を用いることにより、上下識別点電圧 V_m 、 V_s の間の任意定められた点に設定する構成としている。

【0093】

次に、本発明の第3の実施の形態について説明する。図13は、本発明の第3の実施の形態による識別電圧制御回路の構成を示す図、図14は第3の実施の形態における制御アルゴリズムの基本的考え方を示す図、図15は、第3の実施の形態における制御アルゴリズムを用いたフローチャートの一例である。

10

20

30

40

50

【 0 0 9 4 】

この第3の実施の形態では、第1の実施の形態による識別電圧制御回路10において、計測時間設定部40aに固定の計測時間が設定されており、エラーカウンタ部20における計測時間を固定し、エラー計測時間 T_{samp} の変更を行わない構成としている。

【 0 0 9 5 】

次に、本発明の第4の実施の形態について説明する。図16は、本発明の第4の実施の形態による識別電圧制御回路の構成を示す図、図17は第4の実施の形態における制御アルゴリズムの基本的考え方を示す図、図18は、第4の実施の形態における制御アルゴリズムを用いたフローチャートの一例である。

【 0 0 9 6 】

この第4の実施の形態では、第2の実施の形態による識別電圧制御回路10の構成に加えて、エラーカウンタ部20における計測時間を固定し、エラー計測時間 T_{samp} の変更を行わない構成としている。

【 0 0 9 7 】

なお、第1から第4の実施の形態による識別電圧制御回路10における制御は、制御回路の各機能をハードウェア的に実現することは勿論として、各機能を備えるコンピュータプログラムである識別電圧制御プログラムを、コンピュータ処理装置のメモリにロードされることで実現することができる。この識別電圧制御プログラムは、磁気ディスク、半導体メモリその他の記録媒体600に格納される。そして、その記録媒体からコンピュータ処理装置にロードされ、コンピュータ処理装置の動作を制御することにより、上述した識別電圧制御回路10の各機能を実現する。

【 0 0 9 8 】

上記の実施の形態では、識別電圧制御回路10をデジタル回路で実現した形態を説明したが、以下の第5から第7の実施の形態では、同様の機能を備える識別電圧制御回路をアナログ回路によって実現した形態を示す。

【 0 0 9 9 】

まず、識別電圧制御回路をアナログ回路によって実現した第5の実施の形態について説明する。図20は、本発明の第5実施の形態による識別電圧制御回路の構成を示す図、図21は第5の実施の形態における制御アルゴリズムの基本的考え方を示す図である。この第5の実施の形態では、上識別点電圧 V_m 、下識別点電圧 V_s 、中央識別点電圧 V_{th} の間隔が最適な位置になるようにアナログ的に制御するものである。

【 0 1 0 0 】

この第5の実施の形態による識別電圧制御回路10Aは、HレベルエラーパルスとLレベルエラーパルスをそのレベルエラーの数に応じた直流電圧に変換するD/A変換部50Aと、演算部30Aとで構成される。また、演算部30Aは、演算増幅器301A、302Aとで構成され、D/A変換部50Aは、平均値検出回路501A~503A及び論理和回路504Aとで構成される。

【 0 1 0 1 】

以下、上記識別電圧制御回路10Aの動作について、図21を参照して説明する。D/A変換部50Aでは、平均値検出回路501AにおいてHレベルのエラーパルスの数に応じた直流電圧(Hレベルエラー電圧 C_m)と、平均値検出回路502AにおいてLレベルのエラーパルスの数に応じた直流電圧(Lレベルエラー電圧 C_s)と、HレベルとLレベルのエラーパルスの論理和のエラーパルスの数に応じた直流電圧(HLレベルエラー電圧 C)とに変換して出力する。

【 0 1 0 2 】

演算部30Aでは、演算増幅器301AがHレベルエラー電圧 C_m とLレベルエラー電圧 C_s の差電圧に比例する電圧を中央識別点電圧 V_{th} として与え、演算増幅器302AがHLレベルエラー電圧 C に逆比例した電圧を上識別点電圧 V_m として、HLレベルエラー電圧 C に比例した電圧を下識別点電圧 V_s として与える処理が行われる。これらの処理は同時に行われる。

10

20

30

40

50

【0103】

すなわち、上記において、Hレベルエラー数 > Lレベルエラー数の場合、Hレベルエラー電圧 C_m > Lレベルエラー電圧 C_s となって中央識別点電圧 V_{th} が下がると同時に、HLレベルエラー電圧 C も発生するので、上識別点電圧 V_m が下がり、かつ下識別点電圧 V_s が上がる。この結果、各識別点の間隔が狭くなる。

【0104】

また、各識別点の間隔制御において、間隔を広げる速度と狭める速度に差をつけたい場合には、HレベルとLレベルのエラーパルスの論理和のエラーパルスの数に応じた直流電圧に変換する過程において、充電時定数と放電時定数に差を設ければよい。

【0105】

上記の第5の実施の形態では、HレベルとLレベルのエラー数の計測結果に応じて、上識別点電圧 V_m 、下識別点電圧 V_s 及び中央識別点電圧 V_{th} の3つの識別点の間隔が制御され、各識別点を最適な位置に調整することが可能となる。

【0106】

次に、識別電圧制御回路をアナログ回路によって実現した第6の実施の形態について説明する。図22は、本発明の第6の実施の形態による識別電圧制御回路の構成を示す図である。この第6の実施の形態では、上識別点電圧 V_m 、下識別点電圧 V_s 、中央識別点電圧 V_{th} の間隔が制御し、かつ各識別点の間隔を保持したまま3つの識別点を移動することにより、各識別点が最適な位置になるようにアナログ的に制御するものである。

【0107】

この第6の実施の形態による識別電圧制御回路10Bは、HレベルエラーパルスとLレベルエラーパルスをそのレベルエラーの数に応じた直流電圧に変換するD/A変換部50Bと、演算部30Bとで構成される。また、演算部30Bは、演算増幅器301B、302B、303Bとで構成され、D/A変換部50Aは、平均値検出回路501B~503B及び論理和回路504Bとで構成される。ここで、演算部30B以外の構成は上記第5の実施の形態と同じである。

【0108】

演算部30Bでは、演算増幅器301BがHレベルエラー電圧 C_m とLレベルエラー電圧 C_s の差電圧に比例する電圧を中央識別点電圧 V_{th} として与え、演算増幅器302BがHLレベルエラー電圧 C と中央識別点電圧 V_{th} の差電圧に比例した電圧を上識別点電圧 V_m として与え、演算増幅器303BがHLレベルエラー電圧 C と、Hレベルエラー電圧 C_m とLレベルエラー電圧 C_s の差電圧に逆比例する電圧との差電圧に比例した電圧を下識別点電圧 V_s として与える処理が行われる。

【0109】

上記のような構成により、中央識別点電圧 V_{th} が上下に変化した場合には、上識別点電圧 V_m と下識別点電圧 V_s がそれに連動して上下に変化する。これにより、上記の第6の実施の形態では、HレベルとLレベルのエラー数の計測結果に応じて、上識別点電圧 V_m 、下識別点電圧 V_s 及び中央識別点電圧 V_{th} の3つの識別点の間隔の制御がなされると共に、各識別点の間隔を保ちつつ3つの識別点を移動する制御がなされ、各識別点を最適な位置に調整することが可能となる。

【0110】

最後に、識別電圧制御回路をアナログ回路によって実現した第7の実施の形態について説明する。図23は、本発明の第7実施の形態による識別電圧制御回路の構成を示す図、図24は第7の実施の形態における制御アルゴリズムの基本的考え方を示す図である。この第7の実施の形態では、上識別点電圧 V_m 、下識別点電圧 V_s 、中央識別点電圧 V_{th} の間隔が最適な位置になるようにアナログ的に制御するものである。

【0111】

この第7の実施の形態による識別電圧制御回路10Cは、HレベルエラーパルスとLレベルエラーパルスをそのレベルエラーの数に応じた直流電圧に変換するD/A変換部50Cと、演算部30Cとで構成される。また、演算部30Cは、演算増幅器301C、302

10

20

30

40

50

Cと分圧器303Cとで構成され、D/A変換部50Aは、平均値検出回路501Cと502Cとで構成される。

【0112】

この識別電圧制御回路10Cでは、上識別点電圧 V_m と下識別点電圧 V_s の間隔制御のみを行い、中央点識別電圧 V_{th} については、上識別点電圧 V_m と下識別点電圧 V_s を分圧器303Cによって比例配分することで与えている。この分圧器303Cの分圧比については任意に設定することが可能である。

【0113】

上記第7の実施の形態によれば、Hレベルエラー電圧 C_m が発生すると、上識別点電圧 V_m が下がるように制御され、Lレベルエラー電圧 C_s が発生すると下識別点電圧 V_s が上がるように制御される。これにより、上識別点電圧 V_m 、下識別点電圧 V_s 、中央識別点電圧 V_{th} の間隔が最適な位置になるように制御される。

10

【0114】

なお、上記第5から第7の実施の形態においても、第1の実施の形態と同様に、Hレベルエラー電圧 C_m とLレベルエラー電圧 C_s の大きさによって、計測時間を設定するような構成とすることも可能である。

【0115】

以上好ましい実施の形態及び実施例をあげて本発明を説明したが、本発明は必ずしも上記実施の形態及び実施例に限定されるものではなく、その技術的思想の範囲内において様々に変形して実施することができる。

20

【0116】

【発明の効果】

以上説明したように本発明の識別電圧付与機能付きCDRの識別電圧制御回路と識別電圧制御方法によれば、以下のような効果が達成される。

【0117】

第1に、各受光レベルで識別位置を最適に制御することができるので、識別点が固定されていた従来の識別回路に比べてエラーレート特性が改善され、フロアーを生じることがなくなる。

【0118】

第2に、アイ開口部の内縁を検出するので識別点 V_{th} を最適位置に制御することができる。

30

【0119】

第3に、エラーカウント部の計測結果をもとに、計測時間を調整しているので、計測精度を上げることができ、また、悪い状態からすばやく脱出することができる。

【0120】

第4に、計測したエラーの数に応じて、計測時間を変更するので、いたずらに大規模なカウンタを用いる必要がない。

【図面の簡単な説明】

【図1】 本発明の第1の実施の形態による識別電圧付加機能付きCDRの識別電圧制御回路の構成を示すブロック図である。

40

【図2】 本発明の第1の実施の形態における識別電圧付加機能付きCDRの構成を示すブロック図である。

【図3】 本発明の本発明による識別電圧制御回路を適用した光受信装置の構成を示すブロック図である。

【図4】 本発明の第1の実施の形態による識別電圧制御回路の演算処理部における制御アルゴリズムの基本的考え方を示す図である。

【図5】 本発明の第1の実施の形態による識別電圧制御回路の動作を説明するフローチャートである。

【図6】 図5のフローチャート各過程におけるアイ開口部と上識別点電圧と中央識別点と下識別点 V との位置関係を示す図である。

50

【図 7】 図 5 のフローチャート各過程におけるアイ開口部と上識別点電圧と中央識別点と下識別点 V との位置関係を示す図である。

【図 8】 図 5 のフローチャート各過程におけるアイ開口部と上識別点電圧と中央識別点と下識別点 V との位置関係を示す図である。

【図 9】 図 5 のフローチャート各過程におけるアイ開口部と上識別点電圧と中央識別点と下識別点 V との位置関係を示す図である。

【図 10】 本発明の第 2 の実施の形態による識別電圧付加機能付き C D R の識別電圧制御回路の構成を示すブロック図である。

【図 11】 本発明の第 2 の実施の形態による識別電圧制御回路の演算処理部における制御アルゴリズムの基本的考え方を示す図である。

10

【図 12】 本発明の第 2 の実施の形態による識別電圧制御回路の動作を説明するフローチャートである。

【図 13】 本発明の第 3 の実施の形態による識別電圧付加機能付き C D R の識別電圧制御回路の構成を示すブロック図である。

【図 14】 本発明の第 3 の実施の形態による識別電圧制御回路の演算処理部における制御アルゴリズムの基本的考え方を示す図である。

【図 15】 本発明の第 3 の実施の形態による識別電圧制御回路の動作を説明するフローチャートである。

【図 16】 本発明の第 4 の実施の形態による識別電圧付加機能付き C D R の識別電圧制御回路の構成を示すブロック図である。

20

【図 17】 本発明の第 4 の実施の形態による識別電圧制御回路の演算処理部における制御アルゴリズムの基本的考え方を示す図である。

【図 18】 本発明の第 4 の実施の形態による識別電圧制御回路の動作を説明するフローチャートである。

【図 19】 送信後の光受信波形の例を示す図である。

【図 20】 本発明の第 5 実施の形態によるアナログ的な識別電圧制御回路の構成を示すブロック図である。

【図 21】 第 5 の実施の形態における制御アルゴリズムの基本的考え方を示す図である。

【図 22】 本発明の第 6 の実施の形態によるアナログ的な識別電圧制御回路の構成を示すブロック図である。

30

【図 23】 本発明の第 7 の実施の形態によるアナログ的な識別電圧制御回路の構成を示すブロック図である。

【図 24】 第 7 の実施の形態における制御アルゴリズムの基本的考え方を示す図である。

【図 25】 送信後の光受信波形の例を示す図である。

【図 26】 エラーレートの改善効果を示す図である。

【符号の説明】

10、10A、10B、10C 識別電圧制御回路

20 エラーカウンタ部

40

30 演算処理部

40 計測時間設定部

50、50A、50B、50C D/A変換部

100 識別電圧付加機能付き C D R

200 光受信装置

210 光/電気変換回路

30A、30B、30C 演算部

301A、302A、301B、302B、303B、301C、302C 演算増幅器


501A、502A、503A、501B、502B、503B、501C、502C

平均値検出回路


50

504A、504B 論理和回路
303C 分圧器


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【 図 9 】




【 図 10 】




【 図 11 】




【 図 12 】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図 2 2】




【図 2 3】



【図 2 4】




【図 2 5】



600km伝送後の受光波形
 平均受光電力-2.4 [dBm]

【図 2 6】



フロントページの続き

- (72)発明者 栗山 宜巳
東京都港区芝五丁目7番1号 日本電気株式会社内
- (72)発明者 井波 大二郎
東京都港区芝五丁目7番1号 日本電気株式会社内
- (72)発明者 白岩 雅輝
宮城県黒川郡大和町吉岡字雷神2番地 宮城日本電気株式会社内

審査官 阿部 弘

- (56)参考文献 特開平08-265375(JP,A)
特開平04-054043(JP,A)
特開平2-7745(JP,A)

(58)調査した分野(Int.Cl.⁷, DB名)

H04L 25/03
H04L 7/02
H04L 25/02 302