

(21) 申請案號：101130079

(22) 申請日：中華民國 101 (2012) 年 08 月 20 日

(51) Int. Cl. : *H01L21/768 (2006.01)*

H01L23/485 (2006.01)

(30) 優先權：2011/09/14 美國

13/232,075

(71) 申請人：格羅方德半導體公司 (美國) GLOBALFOUNDRIES US INC. (US)
美國

(72) 發明人：李基永 LEE, KI YOUNG (KR) ; 裴尚吉 BAE, SANGGIL (KR) ; 鄭在皓 JOUNG, TONY (KR)

(74) 代理人：洪武雄；陳昭誠

申請實體審查：有 申請專利範圍項數：15 項 圖式數：1 共 23 頁


(54) 名稱

形成具有電容器及通孔接觸之半導體設備的方法

METHODS OF FORMING SEMICONDUCTOR DEVICES HAVING CAPACITOR AND VIA CONTACTS

(57) 摘要

本申請是揭露形成具有電容器與通孔接觸的半導體裝置的方法。在一範例中，所述方法包含在絕緣材料層中，形成第一傳導結構與電容器的底部電極，在所述第一傳導結構與所述底部電極上方形成傳導材料層，以及在所述傳導材料層上執行蝕刻製程，來定義傳導材料硬遮罩與所述電容器的頂部電極，其中所述傳導材料硬遮罩是位在所述第一傳導結構的至少一部份上方。本示例方法更包含在所述傳導材料硬遮罩中形成開口，以及形成延伸穿過傳導材料硬遮罩中開口的第二傳導結構，並且傳導接觸所述第一傳導結構。



- 10：第一絕緣層
- 12：非傳導擴散障蔽層
- 14：第二絕緣層
- 18：傳導結構
- 20：MIM 電容器
- 20A：底部電極
- 20B：頂部電極
- 30：硬遮罩層
- 32：第三絕緣材料層
- 40：傳導結構
- 42：通孔
- 44：溝渠
- 100：半導體裝置

(21) 申請案號：101130079

(22) 申請日：中華民國 101 (2012) 年 08 月 20 日

(51) Int. Cl. : *H01L21/768 (2006.01)*

H01L23/485 (2006.01)

(30) 優先權：2011/09/14 美國

13/232,075

(71) 申請人：格羅方德半導體公司 (美國) GLOBALFOUNDRIES US INC. (US)
美國

(72) 發明人：李基永 LEE, KI YOUNG (KR) ; 裴尚吉 BAE, SANGGIL (KR) ; 鄭在皓 JOUNG, TONY (KR)

(74) 代理人：洪武雄；陳昭誠

申請實體審查：有 申請專利範圍項數：15 項 圖式數：1 共 23 頁


(54) 名稱

形成具有電容器及通孔接觸之半導體設備的方法

METHODS OF FORMING SEMICONDUCTOR DEVICES HAVING CAPACITOR AND VIA CONTACTS

(57) 摘要

本申請是揭露形成具有電容器與通孔接觸的半導體裝置的方法。在一範例中，所述方法包含在絕緣材料層中，形成第一傳導結構與電容器的底部電極，在所述第一傳導結構與所述底部電極上方形成傳導材料層，以及在所述傳導材料層上執行蝕刻製程，來定義傳導材料硬遮罩與所述電容器的頂部電極，其中所述傳導材料硬遮罩是位在所述第一傳導結構的至少一部份上方。本示例方法更包含在所述傳導材料硬遮罩中形成開口，以及形成延伸穿過傳導材料硬遮罩中開口的第二傳導結構，並且傳導接觸所述第一傳導結構。



- 10：第一絕緣層
- 12：非傳導擴散障蔽層
- 14：第二絕緣層
- 18：傳導結構
- 20：MIM 電容器
- 20A：底部電極
- 20B：頂部電極
- 30：硬遮罩層
- 32：第三絕緣材料層
- 40：傳導結構
- 42：通孔
- 44：溝渠
- 100：半導體裝置

發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※申請案號：10/130079

※申請日：10/8/20

※IPC 分類： H01L 21/768 (2006.1)
H01L 23/485 (2006.1)

一、發明名稱：(中文/英文)

形成具有電容器及通孔接觸之半導體設備的方法

METHODS OF FORMING SEMICONDUCTOR DEVICES HAVING
CAPACITOR AND VIA CONTACTS

二、中文發明摘要：

本申請是揭露形成具有電容器與通孔接觸的半導體裝置的方法。在一範例中，所述方法包含在絕緣材料層中，形成第一傳導結構與電容器的底部電極，在所述第一傳導結構與所述底部電極上方形成傳導材料層，以及在所述傳導材料層上執行蝕刻製程，來定義傳導材料硬遮罩與所述電容器的頂部電極，其中所述傳導材料硬遮罩是位在所述第一傳導結構的至少一部份上方。本示例方法更包含在所述傳導材料硬遮罩中形成開口，以及形成延伸穿過傳導材料硬遮罩中開口的第二傳導結構，並且傳導接觸所述第一傳導結構。

三、英文發明摘要：

Disclosed herein are various methods of forming semiconductor devices that have capacitor and via contacts. In one example, the method includes forming a first conductive structure and a bottom electrode of a capacitor in a layer of insulating material, forming a layer of conductive material above the first conductive structure and the bottom electrode and performing an etching process on the layer of conductive material to define a conductive material hard mask and a top electrode for the capacitor, wherein the conductive material hard mask is positioned above at least a portion of the first conductive structure. This illustrative method includes the further steps of forming an opening in the conductive material hard mask and forming a second conductive structure that extends through the opening in the conductive material hard mask and conductively contacts the first conductive structure.

四、指定代表圖：

(一)本案指定代表圖為：第 (1H) 圖。

(二)本代表圖之元件符號簡單說明：

10	第一絕緣層
12	非傳導擴散障蔽層
14	第二絕緣層
30	硬遮罩層
18、40	傳導結構
44	溝渠
20	MIM 電容器
20A	底部電極
20B	頂部電極
32	第三絕緣材料層
42	通孔
100	半導體裝置

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

本案無化學式。

六、發明說明：

【發明所屬之技術領域】

本申請是關於精密半導體裝置的製造，且更特別地，是關於形成具有電容器與通孔接觸的半導體裝置的各種方法。

【先前技術】

近年來，隨著半導體裝置的集成密度增加，個別裝置佔據的面積持續減少。具體而言，儘管電容器所占面積減少，電容器仍必須具有足夠電容用於儲存動態隨機記憶體(DRAM)的資料。因此，在許多積體電路產品中，已經使用金屬-絕緣體-金屬(MIM)電容器，所述電容器是包含由絕緣材料層分隔的金屬所形成的下電極與上電極。因此，MIM電容器已經大量用於執行類比至數位轉換與數位至類比轉換的半導體裝置中。類比信號與數位信號之間的轉換要求此轉換程式中使用的電容器是穩定的，亦即電容器的電容在施加電壓與溫度範圍內是相對穩定的。由於此電容結構的電容傾向於隨著溫度與施加電壓的改變而變化，因此具有多晶矽電極的電容器的電容傾向於相對不穩定。因此，具有多晶矽電極的電容器通常不用於所述轉換應用中。

在形成MIM電容器的上與下金屬電極過程中，典型執行蝕刻製程，來圖案化金屬層。然而，近幾年來由於半導體裝置的集成密度增加，蝕刻這樣的金屬層變成更為困難。特別地，很難蝕刻具有良好電子遷移阻抗與理想低電阻率的銅。因此，已經提出通過鑲嵌製程形成上與下金屬

電極的各種方法，且不涉及蝕刻金屬層的製程。例如，參閱美國專利號 6,649,464。銅鑲嵌製程通常包括在絕緣層中形成銅結構的溝渠(trench)，形成足夠量的銅來填充所述溝渠，以及從所述結構移除過多的銅，因而在所述溝渠中留下所述銅結構。然而，用於形成以電容器與傳導線和通孔為基礎的銅的鑲嵌製程是非常耗時、昂貴，在多個步驟製程中總有產生未預期缺陷的機會。

本申請是關於形成具有 MIM 電容器與通孔接觸的半導體裝置的各種方法。

【發明內容】

為了提供本發明一些方面的基礎瞭解，以下說明內容呈現本發明的簡化概述。此發明概述並不是本發明的詳盡說明。發明概述並不是用於識別本發明的關鍵或關鍵元素，也不是描述本發明的範圍。發明概述的唯一目的是用簡化的形式呈現一些概念，本發明的詳細描述說明如後。

一般而言，本發明揭露的內容是關於形成具有電容器與通孔接觸的半導體裝置的各種方法。在一範例中，所述方法包含在絕緣材料層中，形成第一傳導結構與電容器的底部電極，在所述第一傳導結構與所述底部電極上方，形成傳導材料層，以及在所述傳導材料層上執行蝕刻製程，來定義傳導材料硬遮罩與所述電容器的頂部電極，其中所述傳導材料硬遮罩是位在所述第一傳導結構的至少一部分的上方。所述方法更包含在所述傳導材料硬遮罩中形成開口，以及形成延伸穿過所述傳導材料硬遮罩中所述開口的

第二傳導結構，並且傳導接觸所述第一傳導結構。在一些實施例中，所述傳導材料是金屬。

在另一示例範例中，所述的方法包含在絕緣材料層中，形成第一傳導結構與電容器的底部電極，在所述傳導銅結構與所述底部電極上方，形成金屬擴散障蔽層，在所述金屬擴散障蔽層上方形成第二絕緣材料層，以及在所述第二絕緣材料層上方形成金屬層。在此實施例中，所述方法更包含下列步驟：在所述金屬層上執行蝕刻製程，來定義金屬硬遮罩與所述電容器的頂部電極，其中所述金屬硬遮罩是位在所述第一傳導結構的至少一部分的上方，在所述金屬硬遮罩中形成開口，在第二絕緣材料層中形成開口以及在所述金屬擴散障蔽層中形成開口，以及形成第二傳導結構，所述第二傳導結構傳導接觸所述第一傳導結構，其中所述第二傳導結構是延伸穿過所述金屬硬遮罩、第二絕緣材料層與金屬擴散障蔽層中的開口。

【實施方式】

本發明的不同說明實施例如下所述。為求清楚，並非實際實施的所有特徵都描述在本申請的說明書中。當然應瞭解，在發展任何實際實施例中，必須進行許多實施特異性的決定，來達到發展者的特定目標，例如符合系統相關與商業相關的限制，這在不同實施之間會有變化。再者，應瞭解的，這種發展是複雜且耗時，但是對於對於本領域技術人員而言，本申請的揭露內容並不屬於例行工作。

現在參閱隨附圖式來說明本申請主題。附圖中概示描

述不同的結構、系統與裝置，僅用於說明，因此不因本領域技術人員所熟知的細節而模糊本申請的揭露內容。然而，附隨附圖是描述與說明本發明揭露內容的說明範例。於此使用的文字與用語意義應可瞭解，且與本領域技術人員已知的文字與用語一致。本申請案的文字與用語並無不同於本領域技術人員認知的通常與一般意義的特殊定義。如具有不同於熟知此技藝的人士認知的通常與一般意義的文字與用語，則說明書內定義的方法中將特別地陳述此特別意義，直接且清楚明白提供對文字與用語的特別定義。

本申請的揭露內容是關於形成具有電容器與通孔接觸的半導體裝置的各種方法。在完全閱讀本申請之後，對本領域技術人員是輕易明顯的，本申請的方法可用於不同技術，例如 NMOS、PMOS、CMOS 等，並且輕易明顯的可用於不同裝置，包含但不限制於邏輯裝置、記憶體裝置等。參閱第 1A 至 1H 圖，於此所述的的方法的各種說明實施例現在將更詳細描述如下。

第 1A 圖是說明在製造前階段，示例的半導體裝置 100 一部分的簡化視圖。裝置 100 形成在半導體襯底(未顯示)上方。在第 1A 圖中描述的製造點，裝置 100 包含示例的第一絕緣層 10、非傳導擴散障蔽層 12、第二絕緣層 14、硬遮罩層 16、圖案化的遮罩層 22、傳導結構 18(例如傳導線)，以及成為 MIM 電容器的底部電極 20A。可由各種不同的材料形成第 1A 圖所描述的各層，可通過執行各種技術，例如化學蒸氣沈積(CVD)、原子層沈積(ALD)、物理蒸氣沈

積(PVD)或這樣的等離子增進方式來形成這些層。這些層的厚度也可依據特定應用而變化。

例如，在一示例實施例中，第一絕緣層 10 可包括如二氧化矽、氮氧化矽、低 k 二氧化矽等的材料。在一特定範例中，所述第一絕緣層 10 可為通過執行 CVD 製程所最初形成的二氧化矽層，其厚度約 400 至 600 奈米。在另一範例中，在一示例實施例中，所述非傳導擴散障蔽層 12 可包括如氮化矽、NBLoK™、矽碳化物、氮摻雜的碳化矽等的材料，有助於防止或至少降低在傳導結構 18 及/或底部電極 20A 中任何不想要的傳導材料遷移。在一特定範例中，所述非傳導擴散障蔽層 12 可為通過執行 CVD 製程所最初形成的 NBLoK™ 層，其厚度約 20 至 40 奈米。

請繼續參閱第 1A 圖，在一示例實施例中，第二絕緣層 14 可包括如所謂的低 k 絕緣材料(k 值小於 2.7)、超低 k 絕緣材料(k 值小於 2.3)、二氧化矽、OMCTS(辛甲基四矽氧烷)氧化物膜等的材料。在一特定範例中，第二絕緣層 14 可為通過執行 CVD 製程最初所形成的低 k 絕緣材料層，其厚度約 700 至 1000 奈米。在一示例實施例中，硬遮罩層 16 可包括許多材料，例如 TEOS 為基礎的二氧化矽、氮化矽等。在一特定範例中，硬遮罩 16 可為通過執行 CVD 製程最初所形成的 TEOS 為基礎的二氧化矽層，其厚度約 30 至 40 奈米。除了別的之外，所述硬遮罩層 16 作為保護下方第二絕緣材料層 14。亦應注意的，如果有需要或允許的特定製程流程，可在所述硬遮罩層 16 上方形成另一硬遮罩層

(未顯示)。如果使用此另一硬遮罩層，它可為不同材料，並且相對於硬遮罩層 16 的硬度可具有更高的硬度。圖案化的遮罩層 22 可包括不同材料，例如光阻材料，並且可使用已知的光微影蝕刻技術而形成。

還是參閱第 1A 圖，按圖所示的傳導結構 18 可包括各種傳導材料，例如銅、銅錳、銀等，並且可使用各種已知的技術而形成。在一特定範例中，傳導結構 18 是使用已知鑲嵌技術而形成的銅線。所述傳導結構 18 可為裝置 100 的整體金屬化系統的一部分。當然，可依據特定的應用，變化傳導結構 18 的尺寸、形狀與架構。在一特定範例中，傳導結構 18 可具有範圍約 40 至 60 奈米的厚度。為了不模糊本發明，不在附圖中描述與形成傳導結構 18 相關的各種細節與層。例如，在溝渠 19 中沈積傳導材料之前，例如沈積銅之前，在溝渠 19 中形成一或多個障蔽層(未顯示)。同樣地，底部電極 20A 可包括各種傳導材料，例如銅、銅錳、銀等，並且可由各種技術而形成。也可依據特定的應用，變化底部電極 20A 的厚度。在一示例實施例中，底部電極 20A 可包括銅，可使用已知的鑲嵌技術而形成，且其具有厚度約 40 至 60 奈米。依據特定的應用，也可變化底部電極 20A 的側厚度。為了不模糊本發明，第 1A 圖中不描述形成底部電極 20A 製程中可形成的任何障蔽層的部分。

接著，如第 1B 圖所示，遮罩執行一或多個蝕刻製程，穿過圖案化的遮罩層 22 來定義開口 24。形成所述開口 24 可使用乾或濕蝕刻製程。在一示例實施例中，開口 24 形成

若是通過執行乾非等向性的蝕刻製程來定義開口 24，需要以此蝕刻製程的蝕刻化學中適當的改變，來蝕刻穿過硬遮罩層 16 與第二絕緣材料層 14。依據特定應用，可改變開口 24 的尺寸與架構。

接著，如第 1C 圖所示，在裝置 100 上方與開口 24 中，形成傳導材料層 26。更詳盡的描述如下，傳導材料層 26 的一部分最終變成裝置 100 上所形成的 MIM 電容器的上電極。傳導材料層 26 可包括各種不同的材料，該材料適合作為 MIM 電容器的電極，例如鈦、氮化鈦、鈿、氮化鈿等。在一特定範例中，傳導材料層 26 可為通過執行同形 PVD 或 CVD 製程而最初形成的具有厚度約 30 至 50 奈米的氮化鈦層。而後，在傳導材料層 26 上方形成另一圖案化的遮罩層 28，例如光阻遮罩。

接著，如第 1D 圖所示，在傳導材料層 26 上，穿過所述圖案化的遮罩層 28，執行一或多個蝕刻製程，來定義 MIM 電容器 20 的頂部電極 20B，以及定義位於傳導結構 18 上方的傳導材料硬遮罩 26A。可使用乾或濕蝕刻製程來蝕刻傳導材料層 26。在一示例實施例中，通過執行乾非等向性的蝕刻製程來蝕刻傳導材料層 26。依據特定應用，可改變頂部電極 20B 與傳導材料硬遮罩 26A 的尺寸與架構。

然後，如第 1E 圖所示，圖案化的遮罩層 28 被移除，且在一示例製程流程中，在裝置 100 上方形成硬遮罩層 30 與第三絕緣材料層 32。應注意的，硬遮罩層 30 可不用於所有應用中。於此所描述的製程流程中，當執行 CMP 製程

來移除部分的第三絕緣材料 32 時，硬遮罩層 30 最終作為拋光終止層，詳盡描述如下。因此，在此示例範例中，由硬度比第三絕緣材料層 32 所選擇材料更硬的材料，是有助於製造所述硬遮罩層 30。在一示例實施例中，硬遮罩層 30 可包括各種材料，例如 TEOS 為基礎的二氧化矽、氮化矽等。在一特定範例中，硬遮罩層 30 可為通過執行 CVD 製程而最初形成的 TEOS 為基礎的二氧化矽層，其厚度約 30 至 50 奈米。在一示例實施例中，第三絕緣材料層 32 包括如所謂的低 k 絕緣材料(k 值小於 2.7)或是超低 k 絕緣材料(k 值小於 2.3)等的材料。在一特定範例中，第三絕緣層 32 可為通過執行 CVD 製程而最初形成的低 k 絕緣材料層，其厚度約 600 至 800 奈米。

接著，如第 1F 圖所示，執行一或多個製程操作，來移除部分的第三絕緣材料層 32。在一示例實施例中，執行化學機械拋光(CMP)製程，來移除第三絕緣材料層 32 過多的部分，而硬遮罩層 30 是作為拋光終止層。在其他應用中，執行蝕刻製程，來移除第三絕緣材料層 32 的過多部分。當然，視需要，移除部分的第三絕緣材料層 32 可使用 CMP 製程與蝕刻製程的結合。

接著，如第 1G 圖所示，執行多個製程操作，而形成將成為電性耦合至傳導結構 18 的傳導結構 40，傳導結構 18 (例如金屬線) 是位於第一絕緣材料層 10 中。傳導結構 40 可包括各種不同材料，例如銅、金屬、銅錳、銀等，並且可使用各種已知的技術來形成傳導結構 40。因此，用於傳

導結構 40 的特定材料與形成方法不會限制本發明。在一示例實施例中，傳導結構 40 可包括銅，並且可通過使用已知的鑲嵌製程技術，例如美國專利號 6,649,464 所述的技術，形成傳導結構 40。一般而言，正如上述，銅鑲嵌製程通常包括在絕緣層中形成供銅結構之用的溝渠，形成足量的銅來填充所述溝渠，以及從所述結構移除過多的銅，因而在溝渠中留下銅結構。於此所述的範例中，使用所謂的先通孔後溝渠技術來形成銅結構 40。使用此技術，穿過第 1G 圖所示的各材料層，而形成通孔 42 與溝渠 44。此製程包含形成穿過傳導材料硬遮罩 26A 的開口 27。通孔 42 暴露下方的傳導結構 18。而後，在通孔 42 與溝渠 44 中形成一或多個傳導材料層 41。為了不模糊本發明，在附圖中不描述與形成傳導結構 40 有關的詳細說明與層。例如，在沈積傳導材料 41 之前，例如在通孔 42 與溝渠 44 中沈積銅之前，在通孔 42 與溝渠 44 中形成一或多個障蔽層(未顯示)。

接著，如第 1H 圖所示，執行 CMP 製程來降低傳導結構 40 至所欲的最終高度。而後，在裝置 100 的上方，形成第二非傳導擴散障蔽層 12。第二非傳導擴散障蔽層 12 有助於防止或至少降低傳導結構 40 及/或 MIM 電容器 20 的頂部電極 20B 中傳導材料的遷移。在一示例實施例中，第二非傳導擴散障蔽層 12 可為通過執行 CVD 製程而最初形成的 NBLok™ 層，其厚度約 20 至 40 奈米。

以上所述特定實施例僅用於示例，本發明可被修飾與不同實施，並且對本領域技術人員而言通過本發明揭露的

教學可理解本發明的均等方式。例如，本申請上述的製程步驟可用不同的順序執行。再者，除了本申請的申請專利範圍描述的內容之外，本申請的詳細結構或設計不具有任何限制。由此可見，在本發明的範圍與精神內，上面所述的特定實施例可有改變或修飾。因此，本申請的保護範圍如申請專利範圍內所述。

【圖式簡單說明】

參閱以下描述與附隨附圖，即可瞭解本申請的內容，其中相同的元件符號是指相同的元件。

第 1A 至 1H 圖是描述形成於此所述半導體裝置的方法，所述半導體裝置具有電容器與通孔接觸。

雖然本申請揭露的目標有不同的修飾與其他形式，其特定實施例如附圖所示且由以下詳細說明中描述。然而，應理解的，於此所述特定實施例並非用於將本發明限制於特定的揭露形式，但相對地，是意圖涵蓋所有的修飾、均等物與落入由所附申請專利範圍所定義的本發明的精神與範圍內的其他替代。

【主要元件符號說明】

10	第一絕緣層
12	非傳導擴散障蔽層
14	第二絕緣層
16、30	硬遮罩層
18、40	傳導結構
19、44	溝渠

20	MIM 電容器
20A	底部電極
20B	頂部電極
22、28	圖案化的遮罩層
24	開口
26、41	傳導材料層
26A	傳導材料硬遮罩
32	第三絕緣材料層
42	通孔
100	半導體裝置

七、申請專利範圍：

1. 一種方法，包括：

在絕緣材料層中，形成第一傳導結構與電容器的底部電極；

在該第一傳導結構與該底部電極上方，形成傳導材料層；

對該傳導材料層執行蝕刻製程，以定義傳導材料硬遮罩與該電容器的頂部電極，該傳導材料硬遮罩係位在該第一傳導結構的至少一部分的上方；

在該傳導材料硬遮罩中形成開口；以及

形成延伸穿過該傳導材料硬遮罩中之該開口的第二傳導結構，且傳導接觸該第一傳導結構。

2. 如申請專利範圍第 1 項所述之方法，其中，該傳導材料層包括金屬、鈦、鉭、氮化鈦與氮化鉭的至少其中之一。
3. 如申請專利範圍第 1 項所述之方法，其中，形成該第一傳導結構包括形成傳導金屬線。
4. 如申請專利範圍第 1 項所述之方法，其中，形成該第二傳導結構包括使用鑲嵌製程以形成傳導銅線與傳導銅通孔。
5. 如申請專利範圍第 1 項所述之方法，其中，該底部電極結構包括銅，以及其中，形成該底部電極包括執行鑲嵌製程以形成該底部電極。
6. 如申請專利範圍第 1 項所述之方法，更包括執行化學機械拋光製程，以降低該第二傳導結構的高度。

7. 一種方法，包括：

在絕緣材料層中，形成第一傳導結構與電容器的底部電極；

在該傳導銅結構與該底部電極上方，形成金屬擴散障蔽層；

在該金屬擴散障蔽層上方，形成第二絕緣材料層；

在該第二絕緣材料層上方，形成金屬層；

對該金屬層執行蝕刻製程，以定義金屬硬遮罩與該電容器的頂部電極，該金屬硬遮罩係位在該第一傳導結構的至少一部分的上方；

在該金屬硬遮罩中形成開口，在該第二絕緣材料層中形成開口，以及在該金屬擴散障蔽層中形成開口；

形成傳導接觸該第一傳導結構的第二傳導結構，該第二傳導結構延伸穿過該金屬硬遮罩、該第二絕緣材料層和該金屬擴散障蔽層中的開口。

8. 如申請專利範圍第 7 項所述之方法，其中，該金屬層包括鈦、鈮、氮化鈦與氮化鈮的至少其中之一。

9. 如申請專利範圍第 7 項所述之方法，其中，形成該第一傳導結構包括形成傳導金屬線。

10. 如申請專利範圍第 7 項所述之方法，其中，形成該第二傳導結構包括使用鑲嵌製程以形成傳導銅線與傳導銅通孔。

11. 如申請專利範圍第 7 項所述之方法，其中，該底部電極結構包括銅，以及其中，形成該底部電極包括執行鑲嵌

製程以形成該底部電極。

12. 如申請專利範圍第 7 項所述之方法，更包括執行化學機械拋光製程，以降低該第二傳導結構的高度。

13. 一種方法，包括：

在絕緣材料層中，形成第一傳導結構與電容器的底部電極；

在該第一傳導結構與該底部電極上方形成金屬層，其中，該金屬層包括鈦、鈮、氮化鈦與氮化鈮的至少其中之一；

對該金屬層執行蝕刻製程，以定義金屬硬遮罩與該電容器的頂部電極，該金屬硬遮罩係位在該第一傳導結構的至少一部分的上方；


在該金屬硬遮罩中形成開口；以及

形成延伸穿過該金屬硬遮罩中之該開口的第二傳導結構，且傳導接觸該第一傳導結構。


14. 如申請專利範圍第 13 項所述之方法，其中，形成該第一傳導結構包括形成傳導金屬線。

15. 如申請專利範圍第 13 項所述之方法，其中，形成該第二傳導結構包括使用鑲嵌製程以形成傳導銅線以及傳導銅通孔。


八、圖式：




第1A圖




第1B圖




第1C圖




第1D圖




第1E圖



第1F圖



第1G圖



第1H圖