


申請日期: 90.5.15	案號: 90111544
類別: <u>1721/26</u>	

(以上各欄由本局填註)

發明專利說明書		490797
一、 發明名稱	中 文	用來沉積一個經選擇厚度之中間層電介材料以達成於半導體晶圓上之最佳總體平面化之方法
	英 文	METHOD FOR DEPOSITING A SELECTED THICKNESS OF AN INTERLEVEL DIELECTRIC MATERIAL TO ACHIEVE OPTIMUM GLOBAL PLANARITY ON A SEMICONDUCTOR WAFER
二、 發明人	姓 名 (中文)	1. 埃米特·S·凱爾卡
	姓 名 (英文)	1. Amit S. Kelkar
	國 籍	1. 印度
	住、居所	1. 美國科羅拉多州卡色洛克市南山路1405號
三、 申請人	姓 名 (名稱) (中文)	1. 艾特梅爾公司
	姓 名 (名稱) (英文)	1. Atmel Corporation
	國 籍	1. 美國
	住、居所 (事務所)	1. 美國加州聖約瑟市奧查德林蔭大道2325號
	代表人 姓 名 (中文)	1. 朱莉·Y·瑪-斯皮諾拉
	代表人 姓 名 (英文)	1. Julie Y. Mar-Spinola
		

本案已向

國(地區)申請專利

美國 US

申請日期

2000/06/01 09/586,660

案號

主張優先權


有

有關微生物已寄存於

寄存日期

寄存號碼

無



五、發明說明 (1)



技術領域

本發明大致係關於矽處理之領域，更具體說，係關於一種在半導體晶圓上形成中間層電介質之方法。

背景技術

在建構一種半導體裝置時，許多導電裝置區域或層是形成於一種半導體基體上。為隔離這些層或區域，在這些區域上形成一中間層電介層。通常，使用化學汽相沉積(CVD)技術來將中間層電介層沉積於導電區域之上。在化學汽相沉積程序中，混合包含在最後薄膜中所需之原子或分子之化學品並使之在一沉積室中反應以形成蒸汽。原子或分子沉積在晶圓表面上且增大以形成一薄膜。普通的CVD方法包括大氣壓力CVD(APCVD)，低壓CVD(LPCVD)以及電漿增強CVD(PECVD)。PECVD方法提供優於APCVD和LPCVD方法之優點，因為其可在較低的基體溫度上執行。這是因為PECV使用rf誘發熱排放或電漿以將能量轉移至反應物氣體中，而非單獨依賴熱能來開始和維持化學反應。這使得PEVD可被用來在未具有熱穩定性之基體上沉積薄膜以接受其他方法之塗覆，諸如例如在金屬上形成氮化矽和氧化矽。

當半導體技術進步時，晶圓或矽基體上的電路元件和互連變得越來越密。當電路密度持續增加時，提供來實體地和電性地隔離電路元件和導線之以絕緣體填滿的縫隙或溝槽之寬度減少。這增加了縫隙外觀比，其通常被定義為縫隙高度除以縫隙寬度。使用上面的CVD技術來填滿這些具





五、發明說明 (2)

有較高外觀比之縫隙是更困難的，其會導致絕緣上或縫隙填滿材料中之不要的裂縫以及不連續。

目前，高密度電漿化學汽相沉積(HDP-CVD)技術被用來填滿具有高外觀比之縫隙。HDP-CVD考慮到加入一噴濺成分至電漿沉積程序中，其可被控制來在沉積程序期間以優於上述之其他CVD方法之方式來協助縫隙填滿。典型的HDP沉積程序使用以包含氧，矽甲烷，和諸如氫之鈍氣之氣體混合物的化學汽相沉積以達成同時的電介質蝕刻以及沉積。在HDP程序中，RF偏壓加至在反應室中的晶圓基體。這些氣體分子中的一些，特別是氫，當RF偏壓加至基體時，在電漿中離子化並加速朝向晶圓表面。當離子撞擊表面時，藉此使材料噴濺。這會造成沉積在晶圓表面上的電介質材料同時噴濺蝕刻。這協助在沉積程序期間保持縫隙打開，其使得具有較高外觀比之縫隙可被填滿。

在其上沉積了中間層電介質之導電元件和互連一般來說包含多個金屬特徵，其中一些具有不同的大小。典型的導電樣式包含密集的金屬特徵陣列，其一般是以具有小於約一微米之寬度之縫隙來分離的。然而，鄰近於密集陣列之金屬特徵之一的金屬特徵可甚大於密集陣列之金屬特徵。在鄰近的特徵具有大於密集陣列之金屬特徵之上方表面區域之大小之上方表面區域的情況中，會因為在相對小的密集陣列之金屬特徵和相對大的金屬特徵之間增加的高度而形成一步階。參考圖1，一密集陣列12之金屬特徵15和17具有小於位於密集陣列12旁之甚大金屬特徵19之上方表面



五、發明說明 (3)



區域之上方表面區域。當一電介質層21沉積於金屬特徵15, 17, 19時, 在覆蓋較小特徵15, 17所需之電介質材料之厚度23和覆蓋具有較大上方表面區域之特徵所需之電介質材料25之間形成一步階27。此步階27使得要使沉積於金屬特徵上的電介質層平面化變得極端困難。所需要的是一種沉積一使步階高度最小化並改進跨越半導體晶圓之層的整體平面性之電介質層之方法。

本發明之目標為提供一種在半導體晶圓上沉積中間層電介質材料之方法, 其使得金屬特徵之間的步階高度最小化。

本發明之進一步的目標為提供一種以電介質材料之高密度電漿化學汽相沉積厚度之理論預測為基礎在半導體晶圓上沉積中間層電介質材料之方法, 其提供了跨越晶圓和跨越每個晶片之最佳總體平面化。

發明之概述

上面的目標已藉由一種在半導體晶圓上將中間層電介質材料沉積在一所選定的厚度, 如此使得達成電介質層之最佳總體平面化來達成。以沉積和噴濺之物為基礎以及以半導體裝置中之金屬特徵之最小幾何為基礎來發展矽二氧化物電介質層之沉積之模型。然後使用在本發明中發展之HDP沉積模型以預測所沉積之薄膜之最理想厚度, 其在保形蓋沉積和化學機械磨光(CMP)平面化之後, 提供跨越晶圓之最佳總體平面性。首先, 決定金屬特徵之幾何參數, 諸如最小寬度, 斜度和高度。然後, 以金屬線之間的最大




五、發明說明 (4)

外觀比為基礎，計算化學汽相沉積比對噴濺率比(D/S)。以金屬特徵之最小寬度和間隔，特徵之高度，沉積比對噴濺率比，最大噴濺範圍之角度和程序所需之平面性之程度來決定所沉積之氧化物之最理想的薄膜厚度。然後使用HDP-CVD技術以使用所計算的比將沉積停止在所決定的薄膜厚度之方式將電介質材料沉積於金屬特徵上，如此使得達成總體平面性之最理想的厚度。

實行本發明之最佳模式

參考圖2，在典型的HDP-CVD沉積程序中，如先前技術中所示的，諸如二氧化矽，或石英(SiO_2)之不同的電介質材料層沉積在金屬軌道上。圖2顯示了電介質材料22被分為十層A-J，A層為第一個沉積在金屬軌道14，16，18上之層，而J層為最後沉積的層。如所示的，電介質材料22之層A-J以三角結構之型式累積在金屬軌道14，16，18上方。這是因為雖然氬氣分子均勻地跨越表面來噴濺，但因為角上的噴濺氣體之入射角之故，噴濺率在金屬軌道之角上較快。

參考圖3，有相對於噴濺表面之噴濺氣體之入射角，其提供了最大的噴濺率範圍。最大噴濺角會變化，且以所使用的特定的HDP-CVD設備來決定。在大部份的系統中，產生最大噴濺範圍之入射角範圍從45度至60度變化。因為金屬軌道之角上的入射角為在最大範圍之角度上或其之附近，在金屬軌道之角上的噴濺率比金屬軌道上方上的噴濺率來得快。這造成基體材料形成三角形結構之型式，如圖





五、發明說明 (5)

2 中所示的。在圖3之曲線30中，噴濺氣體之入射角32對沉積表面材料之噴濺率34來繪圖。在本發明之較佳具體例中，如圖3中所示的，最大噴濺範圍之角度為60度。對最大噴濺範圍之噴濺36之範圍顯示為介於45度和70度之間。因此，60度之最大噴濺範圍角度被用來計算本發明之較佳具體例中所使用之最理想薄膜厚度。

回頭參考圖2，金屬軌道14被覆以三角形的電介質材料24，其是由三層A, B和C構成的。類似地，金屬軌道16被覆以三角形電介質結構26，其是由層A, B和C構成的。金屬軌道18具有較寬的上方表面，因此在金屬軌道18上的完整的三角形電介質結構28之大小甚大且是由層A-H構成的。電介質材料22之每個電介質層A-J填滿了介於金屬軌道之間的縫隙，且亦以能形成三角形結構24，26和28之方式沉積在金屬軌道14，16，18之上方。如圖2中所見的，具有較寬表面區域之金屬軌道18需要更多的電介質層以完全地以三角形結構28來覆蓋金屬軌道。例如，當加上D層時，三角形結構24和26已形成於金屬軌道14和16之上，且D層之電介質材料恰填入金屬軌道14和16附近和之間。然而，D層持續累積在金屬軌道18之上方以形成三角形結構28。如所見到的，當加上額外的電介質材料層時，在三角形結構24和26上方和三角形結構28之上方之間產生一大的高度差異或步階高度。

參考圖5，本發明之方法中的第一步驟為決定半導體晶圓表面上的一系列金屬特徵之幾何參數組。每個金屬軌道





五、發明說明 (6)

61 具有一寬度(w)68 和一高度(h)69。直接在金屬軌道61上方上的電介質材料之三角形結構63 具有一厚度(t)65 和一噴濺範圍角度(θ)70。

參考圖4，與決定沉積率對噴濺率相關之另外的幾何參數為軌道之上方角上的基體之角生成(x)56, 57, 58 之量。在該比上為零角生成之沉積率對噴濺率比會視所使用的特定HDP-CVD裝置之參數而變化。一旦已決定了這些參數，下一個步驟就是以幾何參數組為基礎來計算沉積率和噴濺之間的比。在圖4中，軌道41被覆以具有一厚度(t)42 和一角度 θ 之三角形結構48。在軌道41上形成結構48之絕緣材料之沉積率對噴濺率比為在該比上為零角生長之沉積率對噴濺率比。角生成率56等於零，因為三角形結構48之側邊直接與金屬軌道41之上方角校準。在本發明之較佳具體例中，在該比上包含零角生成之沉積率對噴濺率比等於

3.2。比較來說，由沉積在軌道43上的基體材料所形成之三角形結構49以諸如例如4.5之比之較高的沉積率對噴濺率比沉積。在4.5之沉積率對噴濺率比上，三角形結構49之側邊從金屬軌道43向外伸展，如此使得有一角生成距離(x)57。因為角生成距離(x)57，形成三角形結構49所需之電介質層之厚度44大於形成軌道41上之三角形結構48所需之電介質層之厚度42。另外，如圖4中所示的，三角形結構45是以諸如7.5之更高的沉積率對噴濺比來形成的。以7.5之更高的沉積率對噴濺比，覆蓋金屬軌道45之三角形結構50具有更大的角生成(x)58以及大於其他金屬軌道41





五、發明說明 (7)

和43之厚度46，其具有較低的沉積率對噴濺比。因此，可看出為了得到形成於金屬軌道上方之電介質材料之三角形結構上的最低可能的頂端，最好選擇其中角生成(x)最小化之沉積率對噴濺比。

然而，沉積率對噴濺率比不應太低。若沉積率對噴濺率比低於在其上為零角生成之比例時，則三角形結構不會覆蓋金屬軌道41之整個上方表面，且金屬軌道41之上方表面之角將被噴濺掉，其不是所要的。

為了決定三角形結構完成時之薄膜厚度(t)，使用對具有最小寬度之金屬軌道61之三角形結構之高度和寬度之間的幾何關係。參考圖5，覆蓋最小金屬軌道61之三角形結構63具有一高度或厚度(t)65以及一等於寬度(w)68加上二倍角生成(x)76之基底。三角形結構亦具有二側邊，每個具有一長度(l)60。在本發明之較佳具體例中，其中入射角 θ 等於60度，三角形之所有側邊具有相同的長度，如此使得 $l=2x+w$ 。使用三角關係， $\sin \theta = t/l$ ，其可改寫為 $t = \sin \theta (w+2x)$ 。因此，在本發明之較佳具體例中，薄膜厚度等於金屬軌道之寬度加上兩倍角生成(在金屬軌道之每一側上的距離x)乘以產生最大噴濺範圍之角度 θ 之正弦所定義之值。在一般情況中，其中角度 θ 不等於60度，關係 $\tan \theta = t/(1/2w+x)$ 存在，如此使得 $t = \tan \theta (1/2w+x)$ 。因此，薄膜厚度等於金屬軌道之寬度之一半加上兩倍角生成厚度乘以產生最大噴濺範圍之角度 θ 之正切所定義之值。

沉積率對噴濺率比(D/S)在技術上已知為沉積之有效厚



五、發明說明 (8)

度加上噴濺率(SR)，除以噴濺率，或者

$$D/S = \frac{\text{eff. } t + SR}{SR}$$

其可改寫為

$$D/S = \frac{\text{eff. } t}{SR} + 1$$

為決定角生成(x)之量，需考慮二個情況。在第一個情況中，沉積率對噴濺率比等於在其上為零角生成之比， D/S_0 。在第二情況中，沉積率對噴濺率比等於在其上薄膜厚度待決定之比， D/S 。沉積厚度假設為等於金屬特徵之高度， h 。使用對上述之 D/S 之等式結果得到對第一情況為：

$$D/S_0 = \frac{h}{SR_1} + 1$$


以及對第二情況為：

$$D/S = \frac{h}{SR_2} + 1$$

這些等式可重新整理以得到下列對噴濺率之等式，

$$SR_1 = \frac{h}{(D/S_0 - 1)} \quad \text{and} \quad SR_2 = \frac{h}{(D/S - 1)}$$

二個噴濺率之間的差($SR_1 - SR_2$)等於角生成之厚度， x 。因此，角生成(x)可定義為金屬軌道之高度， h ，乘以一除以其上為零角生成之沉積率對噴濺率比減一和在其上最理想厚度待決定之沉積率對噴濺率比減一之間的差，或為





五、發明說明 (9)

$$x=h\left[\frac{1}{(D/S_0-1)}-\frac{1}{(D/S-1)}\right]$$

角生成之等式使沉積率對噴濺率比與電介質材料層之最理想厚度相關。最理想薄膜厚度可大於或小於金屬特徵之高度，視特徵之寬度 w 而定。

參考圖5，二個其他的待定義的值為局部步階高度66以及總體步階高度67。局部步階高度66為覆蓋軌道之三角形結構之上方和位於三角形結構外部之電介質材料之高度之間的高度。在局部步階高度為最大之點上，形成於軌道上方上的三角形結構為在最大值且位於軌道上之三角形結構外部之電介質材料為在最小值。當加入更多電介質層至軌道時，局部步階高度變得更小，而軌道之三角形結構之外部之電介質材料變得更大。總體步階高度67為覆蓋最小軌道61之三角形結構63之上方和覆蓋最大軌道62之三角形結構64之上方間的差異。總體步階高度67在較小的軌道61之三角形結構達到其峰值時為最小的。當加入更多電介質層且較大軌道62之三角形結構64變得更大時，總體的步階高度67增加。

參考圖6A和6B，步階高度對三角形結構之HDP沉積厚度繪圖。在圖6A中，沉積率對噴濺率比為4。曲線71表示局部步階高度而曲線81表示總體步階高度。如可看到的，當電介質材料之厚度增加時，局部步階高度71減少，同時總體步階高度81增加。總體步階高度81開始增加和局部步階高度開始減少之點為最理想厚度之點91。在圖6A中，決定





五、發明說明 (10)

HTP 最理想厚度91為 $0.5\ \mu\text{m}$ 。圖6B為相同的曲線，除了較低的沉積率對噴濺率比3.5。在此情況中，局部步階高度72開始減少和總體步階高度82開始增加之點產生一最理想厚度點92為 $0.4\ \mu\text{m}$ 。因此，很清楚地具有較低的沉積率對噴濺率比，而不低至將金屬軌道噴濺者，產生一最小的電介質層之理想厚度。

參考圖7，一旦已以上述的公式來決定最理想薄膜厚度，則諸如氣體流動率，沉積率，沉積和噴濺所需的時間量，電漿功率等之達成最理想薄膜厚度必要之幾何參數被輸入執行HDP-CVD程序之機器中。然後HDP-CVD機器以技術上已知的方式使用計算來達成電介質層之最理想厚度之參數來將電介質層應用於軌道上。使用光學測量工具來測量薄膜厚度。理想上，最好所沉積之電介質層之厚度等於所決定的薄膜厚度。或者，所決定的薄膜厚度可恰使用做為可允許誤差容忍度之指導方針，例如加或減百分之二十。


如圖7中所示的，當達成電介質層之最理想薄膜厚度時，在金屬軌道115和117上之電介質層121之高度和較大的軌道119上之電介質層123之間有很少或沒有步階高度125。藉由使步階高度最小化，其協助使半導體晶圓平面化更為容易。在沉積絕緣層後，保形氧化層蓋沉積於電介質上方上，然後實施化學機械磨光步驟以使晶圓平面化。藉由以本發明中所說明之方式應用電介質材料，減少了步階高度，其使得隨後的CMP步驟更易執行，且額外地提供了金屬軌道上之氧化層之較佳平面性。



五、發明說明 (11)

元 件 編 號 說 明

12	密 集 陣 列
14 , 16 , 18	金 屬 軌 道
15 , 17 , 19	金 屬 特 徵
21	電 介 質 層
22	電 介 質 材 料
23	厚 度
24 , 26 , 28	三 角 形 結 構
25	電 介 質 材 料
26	三 角 形 電 介 質 結 構
27	步 階
28	三 角 形 電 介 質 結 構
30	曲 線
32	入 射 角
34	噴 濺 率
36	噴 濺
41	軌 道
42	厚 度 (t)
43	軌 道
44	厚 度
45	三 角 形 結 構
46	厚 度
48 , 49 , 50	三 角 形 結 構
56	角 生 成 率



五、發明說明 (12)

57	角生成距離(x)
58	角生成(x)
60	長度(l)
61	金屬軌道
62	最大軌道
63 , 64	三角形結構
65	厚度(t)
66	局部步階高度
67	總體步階高度
68	寬度(w)
69	高度(h)
70	噴濺範圍角度(θ)
71	曲線
72	局部步階高度
76	角生成(x)
81	曲線
82	總體步階高度
91	點
92	最理想厚度點
115 , 117	金屬軌道
119	較大的軌道
121 , 123	電介質層
125	步階高度
A-J	電介質層



圖式簡單說明

圖1為一先前技術中已知之電介質材料以HDP-CVD沉積在多個金屬軌道上之橫截面圖。

圖2為一先前技術中已知之電介質材料之幾層以HDP-CVD沉積在多個金屬軌道上之橫截面圖。


圖3為一顯示噴濺氣體(氫)之入射角和目標材料(石英)之噴濺率之間的典型關係之圖形。

圖4為金屬軌道之橫截面圖，每個具有以不同沉積率對噴濺率比沉積在其上之電介質材料。

圖5為一金屬軌道之橫截面圖，其具有沉積於其上之電介質材料且具有本發明中使用之不同的參數之維度。

圖6A和6B為顯示對不同的沉積率對噴濺率比之步階高度對HDP沉積厚度之圖形。

圖7為使用本發明之方法之電介質材料以HDP-CVD沉積在多個金屬軌道上之橫截面圖。





四、中文發明摘要 (發明之名稱：用來沉積一個經選擇厚度之中間層電介材料以達成於半導體晶圓上之最佳總體平面化之方法)

一種在半導體晶圓上將中間層電介質材料沉積於一所選定之厚度上之方法，使得達成最佳的電介質材料之總體平面性。以沉積和噴濺之物理為基礎以及以半導體裝置中之特徵之最小幾何為基礎來發展一種二氧化矽層之沉積之模型。首先決定金屬特徵之幾何參數。然後，以金屬線中最大的外觀比為基礎，計算沉積率對噴濺率比。以所計算的比為基礎來決定對最理想總體平面性之薄膜厚度。然後以使用所計算的比將沉積停止在所決定的薄膜厚度上之方式使用HDP-CVD技術將電介質材料沉積於金屬特徵上，如此使得達成對總體平面性最理想之厚度。

英文發明摘要 (發明之名稱：METHOD FOR DEPOSITING A SELECTED THICKNESS OF AN INTERLEVEL DIELECTRIC MATERIAL TO ACHIEVE OPTIMUM GLOBAL PLANARITY ON A SEMICONDUCTOR WAFER)


A method of depositing an interlevel dielectric material on a semiconductor wafer at a selected thickness such that the best global planarity of the dielectric layer is achieved. A model for the deposition of a silicon dioxide layer is developed based upon the physics of deposition and sputtering and based upon the minimum geometry of features in the semiconductor device. First the geometric parameters of the metal features are determined. Then, based upon the most aggressive



四、中文發明摘要 (發明之名稱：用來沉積一個經選擇厚度之中間層電介材料以達成於半導體晶圓上之最佳總體平面化之方法)

英文發明摘要 (發明之名稱：METHOD FOR DEPOSITING A SELECTED THICKNESS OF AN INTERLEVEL DIELECTRIC MATERIAL TO ACHIEVE OPTIMUM GLOBAL PLANARITY ON A SEMICONDUCTOR WAFER)

aspect ratio between metal lines, the deposition rate to sputter rate ratio is calculated. The film thickness for optimum global planarity is determined based on the calculated ratio. The dielectric material is then deposited on the metal features using HDP-CVD techniques in a manner using the calculated ratio to stop deposition at the determined film thickness such that the optimum thickness for global planarity is achieved.



六、申請專利範圍

1. 一種用來沉積一個經選擇厚度之電介材料之方法，其包含：

決定一組半導體晶圓表面上之一系列金屬特徵之幾何參數，

以對該晶圓之幾何參數組為基礎來計算化學汽相沉積率和噴濺率之間之比，

以所計算的比為基礎來決定薄膜厚度，以及

以使用所計算的比來停止沉積之方式將電介質材料沉積在金屬特徵上，藉此達成對總體平面性之最理想厚度。

2. 如申請專利範圍第1項之方法，其中幾何參數組包括一系列金屬特徵之一最小寬度，一最小斜度和最小高度。



3. 如申請專利範圍第1項之方法，其中幾何參數組包括在金屬特徵之一之上方角上的電介質材料之角厚度。

4. 如申請專利範圍第3項之方法，其中角厚度關於金屬特徵之最小高度乘以一除以在其上為零角生成之沉積率對噴濺率比減一和一除以在其上為沉積之厚度之沉積率對噴濺率比減一之差。

5. 如申請專利範圍第4項之方法，其中所決定的薄膜厚度關於最大噴濺範圍之角度之正弦乘以兩倍角厚度之值加上最小寬度。

6. 如申請專利範圍第4項之方法，其中所決定的薄膜厚度關於最大噴濺範圍之角度之正切乘以最小寬度之一半加上角厚度。

7. 如申請專利範圍第1項之方法，其中電介質材料以一



六、申請專利範圍

等於所決定之薄膜厚度之厚度沉積於金屬特徵上方。

8. 如申請專利範圍第1項之方法，其中電介質材料以在所決定之薄膜厚度之百分之二十內之厚度沉積於金屬特徵上方。

9. 如申請專利範圍第1項之方法，進一步包括下列步驟：
沉積一保形蓋氧化物，以及

使用一化學機械磨光技術以使半導體晶圓表面平面化。

10. 如申請專利範圍第1項之方法，其中使用一HDP-CVD程序來執行在金屬特徵上沉積電介質材料之步驟。

11. 一種用來沉積一個經選擇厚度之電介材料之方法，其包含：

決定一組半導體晶圓表面上之一系列金屬特徵之幾何參數，該組幾何參數包括在金屬特徵之上方角上的電介質材料之最小寬度，最小斜度，最小高度以及最小角厚度，


以該組幾何參數為基礎來計算一化學汽相沉積率和噴濺率之間的比，

以所計算的比來決定薄膜厚度，以及

以使用所計算的比來停止沉積之方式將電介質材料沉積於金屬特徵上，藉此達成對總體平面性之最理想厚度。

12. 如申請專利範圍第11項之方法，其中角厚度關於金屬特徵之最小高度乘以一除以在其上為零角生成之沉積率對噴濺率比減一和一除以在其上為所沉積之厚度之沉積率對噴濺率比減一之差。

13. 如申請專利範圍第11項之方法，其中所決定之薄膜



六、申請專利範圍

厚度關於最大噴濺範圍之角度之正弦乘以兩倍角厚度加上最小寬度之值。

14. 如申請專利範圍第11項之方法，其中所決定的薄膜厚度關於最大噴濺範圍之角度之正切乘以最小寬度之一半加上角厚度之值。

15. 如申請專利範圍第11項之方法，其中電介質材料是以等於所決定之薄膜厚度之厚度沉積於金屬特徵上。

16. 如申請專利範圍第11項之方法，其中電介質材料是在所決定之薄膜厚度之百分之二十內之厚度沉積於金屬特徵上。


17. 如申請專利範圍第11項之方法，其中使用一HDP-CVD程序來執行將電介質材料沉積於金屬特徵上之步驟。

18. 一種用來沉積一個經選擇厚度之電介材料之方法，其包含：

決定一系列金屬特徵之一組幾何參數，該組幾何參數包括在金屬特徵上方角上的電介質材料之最小寬度，最小斜度，最小高度，以及角厚度，

以該組實體參數來計算化學汽相沉積率和噴濺率之間的比，

決定一薄膜厚度，其中角厚度關於金屬特徵之最小高度乘以一除以在其上為零角生成之沉積率對噴濺率比減一和一除以在其上為所沉積之厚度之沉積率對噴濺率比減一之差，且其中薄膜厚度關於最大噴濺範圍之角度之正切乘以最小寬度之一半加上角厚度之值，以及




六、申請專利範圍

將所計算的比和該組幾何參數輸入一HDP-CVD裝置中以沉積電介質材料，


使用一HDP-CVD程序以使用所計算的比來停止沉積之方式將電介質材料沉積於金屬特徵上，藉此達成對總體平面性之最理想厚度。

19. 如申請專利範圍第18項之方法，其中電介質材料是以等於所決定之薄膜厚度之厚度沉積於金屬特徵上。

20. 如申請專利範圍第18項之方法，其中電介質材料是在所決定之薄膜厚度之百分之二十內之厚度沉積於金屬特徵上。




1




圖



3



圖

4








圖 6A




圖 6B