



(19)中華民國智慧財產局

(12)發明說明書公告本

(11)證書號數：TW I611566 B

(45)公告日：中華民國 107 (2018) 年 01 月 11 日

(21)申請案號：103105411

(22)申請日：中華民國 103 (2014) 年 02 月 19 日

(51)Int. Cl. : H01L27/12 (2006.01)

G02F1/1368 (2006.01)

G02F1/1362 (2006.01)

(30)優先權：2013/02/25 日本

2013-034877

2013/07/25 日本

2013-154400

(71)申請人：半導體能源研究所股份有限公司 (日本) SEMICONDUCTOR ENERGY

LABORATORY CO., LTD. (JP)

日本

(72)發明人：宍戶英明 SHISHIDO, HIDEAKI (JP)；三宅博之 MIYAKE, HIROYUKI (JP)；井上

聖子 INOUE, SEIKO (JP)；豐高耕平 TOYOTAKA, KOUHEI (JP)；楠紘慈

KUSUNOKI, KOJI (JP)

(74)代理人：林志剛

(56)參考文獻：

TW I361945

TW 201234483

US 2011/0127524A1

US 2011/0151618A1

US 2011/0188111A1

審查人員：翁佑菱

申請專利範圍項數：10 項 圖式數：35 共 140 頁

(54)名稱

顯示裝置和電子裝置

DISPLAY DEVICE AND ELECTRONIC DEVICE

(57)摘要


本發明提供一種新的顯示裝置，包括：像素部及配置在像素部外側的驅動電路部，其中，該像素部包括配置為矩陣狀的像素電極以及與像素電極電連接的電晶體，該電晶體包括閘極電極、該閘極電極上的閘極絕緣層、該閘極絕緣層上的氧化物半導體層、該氧化物半導體層上的源極電極及汲極電極，該驅動電路部包括與該閘極電極在同一製程中形成的第一佈線至第三佈線、與該源極電極及該汲極電極在同一製程中形成的第四佈線至第六佈線、與該像素電極在同一製程中形成的第七佈線、該第二佈線與該第五佈線交叉的第一區域、該第三佈線與該第六佈線交叉的第二區域，其中該第一佈線與該第四佈線藉由該第七佈線連接，該第二區域的佈線之間的距離比該第一區域的佈線之間的距離長。

Transistors each include a gate electrode, a gate insulating layer over the gate electrode, an oxide semiconductor layer over the gate insulating layer, and a source electrode and a drain electrode over the oxide semiconductor layer. A driver circuit portion includes first to third wirings formed in the same step as the gate electrode, fourth to sixth wirings formed in the same step as the source electrode and the drain electrode, a seventh wiring formed in the same step as a pixel electrode, a first region where the second wiring intersects with the fifth wiring, and a second region where the third wiring intersects with the sixth

wiring. The first wiring is connected to the fourth wiring through the seventh wiring. A distance between the wirings in the second region is longer than that in the first region.

指定代表圖：

圖 3B



符號簡單說明：

- 104 . . . 驅動電路部
- 302 . . . 基板
- 304c . . . 導電層
- 304d . . . 導電層
- 304e . . . 導電層
- 305 . . . 絕緣層
- 306 . . . 絕緣層
- 308b . . . 半導體層
- 310d . . . 導電層
- 310e . . . 導電層
- 312 . . . 絕緣層
- 314 . . . 絕緣層
- 316b . . . 導電層
- 318 . . . 配向膜
- 320 . . . 液晶層
- 342 . . . 基板
- 344 . . . 遮光層
- 348 . . . 絕緣層
- 350 . . . 導電層
- 352 . . . 配向膜
- 360 . . . 靜電破壞誘發區
- X2-Y2、X3-Y3 . . . 點劃線

發明專利說明書

(本說明書格式、順序，請勿任意更動)

【發明名稱】(中文/英文)

顯示裝置和電子裝置

Display device and electronic device

【技術領域】

[0001] 本發明係關於目標、方法、製造方法、過程、機器、製造或組成物。特別地，本發明關於，例如，半導體裝置、顯示裝置、發光裝置、電子裝置、它們的驅動方法或者它們的製造方法。特別地，例如，本發明涉及包含氧化物半導體的半導體裝置、顯示裝置、電子裝置或發光裝置。

[0002] 注意，術語“顯示裝置”是指包括顯示元件的裝置。另外，有時顯示裝置還包括用於驅動多個像素的驅動電路等。此外，有時顯示裝置還包括形成於另一個基板上的控制電路、電源電路、信號發生電路等。

【先前技術】

[0003] 對於以液晶顯示裝置為代表的顯示裝置，元件和佈線已經隨著新近的技術革新而縮小了尺寸，並且大規模生產技術同樣已經得到了大大改進。需要提高製造良率而在將來實現更低的成本。

[0004] 如果因靜電等所致的突波電壓被施加於顯示裝置，則元件會被損壞而不能進行正常的顯示。因而，製

造良率很可能會被降低。爲了克服這點，用於將突波電壓釋放到另一個佈線的保護電路被設置於顯示裝置內(例如，參照專利文獻 1 至 7)。

[0005]

[專利文獻 1]日本專利申請公開第 2010-92036 號公報

[專利文獻 2]日本專利申請公開第 2010-92037 號公報

[專利文獻 3]日本專利申請公開第 2010-97203 號公報

[專利文獻 4]日本專利申請公開第 2010-97204 號公報

[專利文獻 5]日本專利申請公開第 2010-107976 號公報

[專利文獻 6]日本專利申請公開第 2010-107977 號公報

[專利文獻 7]日本專利申請公開第 2010-113346 號公報

[0006] 以提高可靠性爲目標的結構(典型爲保護電路)對於顯示裝置是重要的。

[0007] 然而，保護電路是在顯示裝置的製程，即用於顯示裝置的電晶體的製程中形成的。因此，製程中的電晶體沒有與保護電路連接。換言之，製程中的電晶體及連接於該電晶體的佈線等很有可能被在電晶體的製程中有可能產生的靜電或過電流所破壞。

[0008] 如此，在該電晶體及連接於該電晶體的佈線等很有可能被在電晶體的製程中有可能產生的靜電或過電流所破壞的狀況下製造顯示裝置時，存在製造良率極低的問題。

【發明內容】

[0009] 於是，本發明的一個方式的一個目的是提供具有能夠減少靜電破壞的新結構的顯示裝置。另外，本發明的一個方式的一個目的是提供具有能夠提高可靠性的新結構的顯示裝置。本發明的一個方式的另一個目的是提供具有能夠減少靜電的影響的新結構的顯示裝置。另外，本發明的一個方式的另一個目的是提供具有能夠在使用觸摸感測器時減少故障的影響的新結構的顯示裝置。另外，本發明的一個方式的另一個目的是提供具有能夠減少電晶體特性的波動或劣化的新結構的顯示裝置。另外，本發明的一個方式的另一個目的是提供具有能夠減少電晶體的臨界電壓的波動或電晶體的劣化的新結構的顯示裝置等。另外，本發明的一個方式的另一個目的是提供具有能夠減少電晶體的常導通狀態的新結構的顯示裝置。另外，本發明的一個方式的另一個目的是提供具有能夠提高電晶體的製造良率的新結構的顯示裝置。另外，本發明的一個方式的另一個目的是提供具有能夠使積聚在像素電極中的電荷放電的新結構的顯示裝置。另外，本發明的一個方式的另一個目的是提供具有能夠使積聚在佈線中的電荷放電的新結構的顯示裝置。另外，本發明的一個方式的另一個目的是提供具有容易實現正常顯示的新結構的顯示裝置。

[0010] 注意，這些目的描述並不妨礙其它目的存在。注意，在本發明的一個實施方式中，不需要實現全部目的。根據關於本說明書、圖式、申請專利範圍等的描述，除上述目的外的目的將會變得明顯，並且可以從所述

描述中得出。

[0011] 本發明的一個方式是一種顯示裝置，包括：像素部；以及配置在像素部外側的驅動電路部，其中，該像素部包括配置為矩陣狀的像素電極以及與該像素電極電連接的電晶體，該電晶體包括閘極電極、該閘極電極上的閘極絕緣層、該閘極絕緣層上的氧化物半導體層、該氧化物半導體層上的源極電極及汲極電極，該驅動電路部包括與該閘極電極在同一製程中形成的第一佈線至第三佈線、與該源極電極及該汲極電極在同一製程中形成的第四佈線至第六佈線、與該像素電極在同一製程中形成的第七佈線、該第二佈線與該第五佈線交叉的第一區域、該第三佈線與該第六佈線交叉的第二區域，其中該第一佈線與該第四佈線藉由該第七佈線連接，該第二區域的佈線之間的距離比該第一區域的佈線之間的距離長。

[0012] 藉由本發明的一個方式可以提供一種具有能夠減少靜電破壞的新結構的顯示裝置。

【圖式簡單說明】

[0013]

在圖式中：

圖 1A 至圖 1C 是說明顯示裝置的俯視示意圖及說明保護電路的電路圖；

圖 2A 至圖 2C 是說明顯示裝置的俯視示意圖；

圖 3A 至圖 3C 是說明顯示裝置的剖面的圖；

圖 4A 至圖 4C 是說明顯示裝置的製造方法的剖面圖；

圖 5A 至圖 5C 是說明顯示裝置的製造方法的剖面圖；

圖 6A 至圖 6C 是說明顯示裝置的製造方法的剖面圖；

圖 7A 至圖 7C 是說明顯示裝置的製造方法的剖面圖；

圖 8A 至圖 8C 是說明顯示裝置的製造方法的剖面圖；

圖 9A 至圖 9C 是說明顯示裝置的製造方法的剖面圖；

圖 10A 至圖 10C 是說明顯示裝置的製造方法的剖面圖；

圖 11A 至圖 11C 是說明顯示裝置的製造方法的剖面圖；

圖 12A 至圖 12C 是說明顯示裝置的製造方法的剖面圖；

圖 13A 至圖 13C 是說明顯示裝置的製造方法的剖面圖；

圖 14A 至圖 14C 是說明顯示裝置的製造方法的剖面圖；

圖 15A 至圖 15C 是說明顯示裝置的製造方法的剖面圖；

圖 16A 至圖 16C 是說明顯示裝置的製造方法的剖面圖；

圖 17A 至圖 17C 是說明顯示裝置的製造方法的剖面圖；

圖 18A 至圖 18C 是說明顯示裝置的剖面的圖；

圖 19 是說明電晶體的剖面的圖；

圖 20A 及圖 20B 是說明顯示裝置的剖面的圖；

圖 21A 至圖 21C 是說明顯示裝置及顯示裝置外周的俯視圖的圖以及說明顯示裝置外周部的剖面的圖；

圖 22A 及圖 22B 是說明可以用於顯示裝置的像素電路的電路圖；

圖 23A 至圖 23D 是電晶體的剖面圖及說明氧化物疊層的圖；

圖 24A 及圖 24B 是說明觸摸感測器的圖；

圖 25 是說明觸摸感測器的電路圖；

圖 26 是說明觸摸感測器的剖面圖；

圖 27 是說明使用本發明的一個方式的顯示裝置的顯示模組的圖；

圖 28A 至圖 28H 是說明使用本發明的一個方式的顯示裝置的電子裝置的圖；

圖 29A 至圖 29H 是說明使用本發明的一個方式的顯示裝置的電子裝置的圖；

圖 30A 及圖 30B 是示出氧化物半導體的奈米束電子繞射圖案的圖；

圖 31A 及圖 31B 是說明輻射影像檢測裝置的圖；

圖 32A 及圖 32B 是說明輻射檢測元件的圖；

圖 33A 及圖 33B 是說明在實施例中使用的 TEG 的俯視圖及剖面圖；

圖 34 是說明在實施例中使用的各個樣本的絕緣擊穿電壓的圖；

圖 35A 及圖 35B 是說明保護電路的電路圖以及說明信號的波形的示意圖。

【實施方式】

[0014] 以下，將參照圖式來描述實施方式。但是，這些實施方式能夠以各種模式來實現。本領域技術人員應當很容易理解，在不脫離本發明的精神和範圍的情況下能夠按照各種方式來改變模式和細節。因而，本發明不應當被理解為限制於下面實施方式的描述。

[0015] 在圖式中，尺寸、層的厚度、或區域在某些情況下可以出於清晰起見而誇大。因此，本發明的實施方式並不限制於這樣的比例。

[0016] 注意，在本說明書等中，電晶體是至少具有包括閘極、汲極和源極的三個端子的元件。另外，電晶體具有在汲極(汲極端子、汲極區或汲極電極)與源極(源極端子、源極區或源極電極)之間的通道區，並且電流能夠流過汲極區、通道區和源極區。

[0017] 在此，由於電晶體的源極和汲極可依據電晶

體的結構、操作條件等而互換，因而難以界定哪個是源極或汲極。因而，在某些情況下，用作源極的部分以及用作汲極的部分並不稱為源極和汲極，而是源極和汲極之一被稱為第一電極，而它們中的另一個被稱為第二電極。

[0018] 注意，在本說明書中，為了在構成要素當中避免混淆而使用諸如“第一”、“第二”和“第三”之類的序數，並且這些序數並沒有在數位上限制這些構成要素。

[0019] 注意，在本說明書中，短語“A 與 B 連接”或者“A 連接於 B”包括 A 和 B 彼此電連接的情形，以及 A 和 B 彼此直接連接的情形。在此，描述“A 與 B 彼此電連接”或者“A 電連接於 B”是指如下情形：當具有任何電功能的目標存在於 A 與 B 之間時，電信號能夠在 A 與 B 之間進行發送和接收。

[0020] 注意，在本說明書中，用於描述佈局的術語，例如，“之上”、“上方”、“之下”和“下方”，是爲了方便起見而用來描述構成要素關於圖式的位置。此外，構成要素的位置能夠依據從哪個方向來示出構成要素而適當地改變。因而，不侷限於本說明書中使用的術語，並且能夠根據情況而適當地換詞句。

[0021] 注意，在圖式中的塊圖內的各電路塊的佈局爲了描述的目的而指定了位置關係。因而，即使在圖式示出不同的功能被實現於不同的電路塊中時，也可以配置實際的電路和區域使得不同的功能被實現於相同的電路或區

域內。在圖式中的塊圖內的各個電路塊的功能是爲了描述的目的而指定的，並且即使在一個電路塊被示出的情形中，也可以在實際的電路或區域內，使得由一個電路塊執行的處理由多個電路塊來執行。

[0022] 注意，像素對應於能夠控制一個顏色要素(例如，R(紅色)、G(綠色)和 B(藍色)中的任意一個)的亮度的顯示單元。因此，在彩色顯示裝置中，彩色影像的最小顯示單元包括 R 像素、G 像素和 B 像素的三個像素。注意，用於顯示彩色影像的顏色要素並不限制於這三種顏色，並且可以使用多於三種顏色的顏色要素或者可以使用除 RGB 外的顏色。

[0023] 在本說明書中，本發明的實施方式將參照圖式來進行說明。在各實施方式中，將按照如下順序來進行說明。

1. 實施方式 1(顯示裝置的基本結構)
2. 實施方式 2(顯示裝置的製造方法)
3. 實施方式 3(顯示裝置的變形例)
4. 實施方式 4(靜電破壞區域的變形例)
5. 實施方式 5(像素部的結構)
6. 實施方式 6(電晶體的結構)
7. 實施方式 7(觸摸感測器及顯示模組)
8. 實施方式 8(電子裝置)
9. 實施方式 9(輻射影像檢測裝置)
10. 實施例(絕緣擊穿電壓)

[0024]

實施方式 1

在本實施方式中，參照圖 1A 至圖 3C 對本發明的一個方式的顯示裝置進行說明。

[0025] 圖 1A 所示的顯示裝置包括顯示元件的像素的區域(以下稱為像素部 102)、配置在像素部 102 的外側且包含用於驅動像素的電路的電路部(以下稱為驅動電路部 104)、具有針對元件的保護功能的電路(以下稱為保護電路 106)以及端子部 107。另外，也可以不設置保護電路 106。

[0026] 驅動電路部 104 的一部分或全部較佳為與像素部 102 形成在同一基板上。由此，可以減少構成要素或端子的個數。當驅動電路部 104 的一部分或全部不與像素部 102 形成在同一基板上時，在很多情況下驅動電路部 104 的一部分或全部藉由 COG 或 TAB 安裝。

[0027] 像素部 102 包括用於驅動配置成 X(X 是 2 以上的自然數)行和 Y 列(Y 是 2 以上的自然數)的多個顯示元件的電路(在下文，這樣的電路被稱為像素電路部 108)。驅動電路部 104 包括驅動電路，例如，用於輸出用於選擇像素的信號(掃描信號)的電路(該電路在下文稱為閘極驅動器 104a)以及用於供應用於驅動在像素中的顯示元件的信號(資料信號)的電路(該電路在下文稱為源極驅動器 104b)。

[0028] 閘極驅動器 104a 包括移位暫存器等。閘極驅

動器 104a 藉由端子部 107 來接收用於驅動移位暫存器的信號並輸出信號。例如，閘極驅動器 104a 接收起動脈衝信號、時脈信號等，並輸出脈衝信號。閘極驅動器 104a 具有控制被供應掃描信號的佈線(這樣的佈線在下文稱為掃描線 GL_1 至 GL_X)的電位的功能。另外，還可以設置多個閘極驅動器 104a，並由該多個閘極驅動器 104a 分別控制掃描線 GL_1 至 GL_X。另外，閘極驅動器 104a 具有供應初始化信號的功能。但不侷限於此，閘極驅動器 104a 能夠供應另外的信號。

[0029] 源極驅動器 104b 包括移位暫存器等。源極驅動器 104b 藉由端子部 107 來接收可從其中得出資料信號的信號(影像信號)、以及用於驅動移位暫存器的信號。源極驅動器 104b 具有基於影像信號來生成寫入像素電路部 108 內的資料信號的功能。另外，源極驅動器 104b 還具有響應於由起動脈衝、時脈信號等的輸入產生的脈衝信號而控制資料信號的輸出的功能。此外，源極驅動器 104b 還具有控制被供應以資料信號的佈線(這樣的佈線在下文稱為資料 DL_1 至 DL_Y)的電位的功能。另外，源極驅動器 104b 具有供應初始化信號的功能。但是並不侷限於此，源極驅動器 104b 也能夠供應另外的信號。

[0030] 源極驅動器 104b 使用例如多個類比開關等來形成。源極驅動器 104b 藉由依次開啓該多個類比開關而能夠輸出將影像信號按時間劃分而成的信號作為資料信號。源極驅動器 104b 可以使用移位暫存器等來形成。

[0031] 脈衝信號和資料信號藉由被供應以掃描信號的該多個掃描線 GL 之一以及被供應以資料信號的該多個資料線 DL 之一而被分別輸入到該多個像素電路部 108 中的每一個。資料信號在該多個像素電路部 108 中的每個像素電路部內的寫入和保持由閘極驅動器 104a 控制。例如，對於在第 m 行和第 n 列(m 是 X 以下的自然數，而 n 是 Y 以下的自然數)中的像素電路部 108，脈衝信號從閘極驅動器 104a 藉由掃描線 GL_m 來輸入，而資料信號從源極驅動器 104b 根據掃描線 GL_m 的電位而藉由資料線 DL_n 來輸入。

[0032] 圖 1A 所示的保護電路 106 例如連接於掃描線 GL，該掃描線 GL 是閘極驅動器 104a 與像素電路部 108 之間的佈線。或者，保護電路 106 連接於資料線 DL，該資料線 DL 是源極驅動器 104b 與像素電路部 108 之間的佈線。或者，保護電路 106 能夠連接於位於閘極驅動器 104a 與端子部 107 之間的佈線。或者，保護電路 106 能夠連接於位於源極驅動器 104b 與端子部 107 之間的佈線。注意，端子部 107 是指設置有用於從外部電路將功率、控制信號和影像信號輸入顯示裝置的端子的部分。

[0033] 保護電路 106 是用於在超出一定範圍的電位被施加於與保護電路連接的佈線時將與保護電路連接的佈線電連接於另一佈線的電路。

[0034] 如圖 1A 所示，保護電路 106 被分別設置於像素部 102 及驅動電路部 104 中，從而能夠提高顯示裝置對

於由靜電釋放(ESD：Electro Static Discharge)所產生的過電流的抗性。注意，保護電路 106 的結構並不限於此，並且例如，保護電路 106 可以被配置為僅連接於閘極驅動器 104a，或者保護電路 106 可以被配置為僅連接於源極驅動器 104b。或者，保護電路 106 可以被配置為僅連接於端子部 107。

[0035] 在圖 1A 中，雖然驅動電路部 104 由閘極驅動器 104a 及源極驅動器 104b 形成，但是並不侷限於此。例如，也可以只形成閘極驅動器 104a，並且另外準備的形成有源極驅動器電路的基板(例如，以單晶半導體膜或多晶半導體膜形成的驅動電路基板)可以被安裝。

[0036] 換言之，保護電路 106 較佳為與像素部 102、驅動電路部 104 中的一個或兩個電連接。

[0037] 例如，保護電路 106 能夠使用二極體連接的電晶體等構成。圖 1B 及圖 1C 示出了保護電路 106 的一個例子。

[0038] 在圖 1B 所示的保護電路 106 中，在佈線 110 與佈線 116 之間連接有二極體連接的電晶體 112、114。佈線 110 是例如從圖 1A 所示的掃描線 GL、資料線 DL 或端子部 107 引至驅動電路部 104 的佈線。特別地，圖 1B 所示的保護電路 106 較佳為設置在像素部 102 與閘極驅動器 104a 之間。

[0039] 另外，佈線 116 例如是被供應以電源線的電位(VDD、VSS 或 GND)的佈線，該電源線給圖 1A 所示的

閘極驅動器 104a 供電。另外，也是被供應以共用電位的佈線(共用線)。作為一個例子，佈線 116 較佳為連接於電源線，以便給閘極驅動器 104a 供電，特別地，較佳為連接於用於供應低電位的佈線。這是因為掃描線 GL 大部分期間內都具有低電。因而，當佈線 116 同樣具有低電位時，能夠減少在通常的操作中從掃描線 GL 洩漏至佈線 116 的電流。

[0040] 在圖 1C 所示的保護電路 106 中，二極體連接的電晶體 128、130、132、134 連接於佈線 118、佈線 120、佈線 122、佈線 124 及佈線 126 中。佈線 118 及佈線 120 例如被施加用來對圖 1A 所示的源極驅動器 104b 供應電源的電源線的電位(VDD、VSS 或 GND)或者取樣脈衝等。佈線 122、124、126 例如是圖 1A 所示的資料線 DL。尤其是，圖 1C 所示的保護電路 106 較佳為設置在像素部 102 與源極驅動器 104b 之間。

[0041] 如此，藉由在圖 1A 所示的顯示裝置中設置保護電路 106，像素部 102 及驅動電路部 104 可以提高對因 ESD 等而產生的過電流的耐性。

[0042] 另外，作為用於圖 1B 及圖 1C 所示的保護電路 106 的電晶體 112、114、128、130、132、134 的半導體層，較佳為使用氧化物半導體。由於不發生突崩潰，使用氧化物半導體的電晶體與作為半導體層使用矽等的電晶體相比，對電場具有較高的耐性。此外，作為電晶體 112、114、128、130、132、134 的電晶體結構，例如可

以使用平面型或反交錯型。在此，使用圖 1B 中的保護電路 106 的變形例來說明在保護電路中流過的電流及電子流。

[0043] 圖 35A 示出圖 1B 中的保護電路 106 的變形例。

[0044] 圖 35A 所示的保護電路 206 包括電晶體 212、214、216、218 及佈線 208、224、226。

[0045] 電晶體 212 的源極和汲極中的一個與佈線 224 連接，電晶體 212 的源極和汲極中的另一個與電晶體 214 的源極和汲極中的一個連接，電晶體 214 的源極和汲極中的另一個與佈線 208 連接，電晶體 216 的源極和汲極中的一個與電晶體 214 的源極和汲極中的另一個及佈線 208 連接，電晶體 216 的源極和汲極中的另一個與電晶體 218 的源極和汲極中的一個連接，電晶體 218 的源極和汲極中的另一個與佈線 226 連接。

[0046] 另外，電晶體 212、214、216、218 都是閘極連接於源極或汲極的電晶體，即二極體連接的電晶體。

[0047] 此外，佈線 224 與被施加高電源電位 VDD 的佈線連接，佈線 226 與被施加低電源電位 VSS 的佈線連接，佈線 208 與被施加信號電位 SIG 的佈線連接。

[0048] 另外，在圖 35A 中，將電晶體 212 及電晶體 214 表示為電晶體群 220，將電晶體 216 及電晶體 218 表示為電晶體群 222。注意，在圖 35A 中，雖然例示出電晶體群 220 及電晶體群 222 分別包括兩個電晶體的結構，但

是並不侷限於此。電晶體群 220 及電晶體群 222 分別包括也可以包括一個或三個以上的電晶體。

[0049] 在圖 35A 所示的保護電路 206 中，在滿足特定的條件的情況下，施加於佈線 208 的信號電位 SIG 的電流藉由電晶體群 220 或電晶體群 222 流向高電源電位 VDD 或低電源電位 VSS。注意，在圖 35A 中，用實線箭頭表示流向高電源電位 VDD 及低電源電位 VSS 的電流，而用虛線剪頭表示流向高電源電位 VDD 及低電源電位 VSS 的電子流。

[0050] 在此，使用圖 35B 來說明流過電晶體群 220 及電晶體群 222 的電流及電子流。

[0051] 圖 35B 所示的波形示意地表示施加到佈線 208 的信號電位 SIG。信號電位 SIG 有可能在信號上升以及信號下降時產生漣波(ripple)。作為該漣波有可能發生高電源電位一側的漣波及低電源電位一側的漣波的兩種。在圖 35B 中，將高電源電位一側的漣波的電位表示為 HVDD，將低電源電位一側的漣波的電位表示為 HVSS。如果在信號電位 SIG 的信號上升時產生漣波，即在信號電位 SIG 超過高電源電位 VDD 時，電流則流過電晶體群 220。此時，電子流從高電源電位 VDD 一側向佈線 208 一側流過。另外。如果在信號電位 SIG 的信號下降時產生漣波，即在信號電位 SIG 低於低電源電位 VSS 時，電流則流過電晶體群 222。此時，電子流從低電源電位 VSS 一側向佈線 208 一側流過。

[0052] 如此，藉由設置保護電路 206，可以釋放過電流。

[0053] 另外，保護電路 106、206 在顯示裝置所具有的電晶體的製程中形成。因此，在電晶體的製程中保護電路 106、206 不能充分發揮其功能。換言之，在電晶體的製程中，該電晶體或連接於該電晶體的佈線等的對因 ESD 等而產生的過電流的抗性不夠。

[0054] 在電晶體的製程中產生的過電流容易在不同佈線等之間產生大的電位差的情況下產生。例如，在構成電晶體的閘極電極或與閘極電極在同一製程中形成的佈線以及源極電極及汲極電極或與源極電極及汲極電極在同一製程中形成的佈線之間的電位差變大時，在閘極電極或與閘極電極在同一製程中形成的佈線等以及源極電極及汲極電極或與源極電極及汲極電極在同一製程中形成的佈線等之間有可能發生靜電破壞。尤其是，在與閘極電極在同一製程中形成的佈線以及與源極電極及汲極電極在同一製程中形成的佈線交叉的區域或與其鄰接的區域中，很有可能發生靜電破壞。

[0055] 於是，在本發明的一個方式中，爲了在電晶體的製程中不使電晶體或連接於該電晶體的佈線等發生靜電破壞，藉由形成可以發生靜電破壞而被破壞的區域(以下，稱之爲靜電破壞誘發區)，並且將在電晶體的製程中有可能產生的過電流釋放到該靜電破壞誘發區，從而可以提供可靠性高且製造良率高的顯示裝置。

[0056] 在此，作為圖 1A 所示的顯示裝置的一個例子，圖 2A 至圖 2C 示出更具體的結構。

[0057] 圖 2A 至圖 2C 所示的顯示裝置示出圖 1A 所示的顯示裝置的像素部 102 及驅動電路部 104 的一個例子的俯視圖。另外，在本實施方式中，使用圖 2A 至圖 2C 說明使用液晶元件的顯示裝置(也稱為液晶顯示裝置)的結構。

[0058] 圖 2A 示出驅動電路部 104 的一部分的俯視圖，圖 2B 示出驅動電路部 104 的與圖 2A 不同的一部分的俯視圖，圖 2C 示出像素部 102 的俯視圖。注意，在圖 2A 至圖 2C 中，為了避免圖式的繁雜而省略閘極絕緣層等一部分的構成要素的記載。

[0059] 在圖 2A 中，電晶體 131_3 由如下要素構成：用作閘極電極的導電層 304a；閘極絕緣層(圖 2A 中未圖示)；形成通道區的半導體層 308a；以及用作源極電極及汲極電極的導電層 310a、310b。半導體層 308a 設置在閘極絕緣層上。另外，還設置有：與用作閘極電極的導電層 304a 在同一製程中形成的導電層 304b(也稱為第一佈線)；與用作源極電極及汲極電極的導電層 310a、310b 在同一製程中形成的導電層 310c(也稱為第四佈線)；以及連接導電層 304b 與導電層 310c 的具有透光性的導電層 316a(也稱為第七佈線)。具有透光性的導電層 316a 在開口部 372a、374a 中與導電層 304b 連接，而在開口部 374b 中與導電層 310c 連接。

[0060] 在圖 2B 中，靜電破壞誘發區 360 由如下要素構成：與用作閘極電極的導電層 304a 在同一製程中形成的導電層 304c(也稱為第二佈線)；閘極絕緣層(圖 2B 中未圖示)；與用作源極電極及汲極電極的導電層 310a、310b 在同一製程中形成的導電層 310d(也稱為第五佈線)；以及與具有透光性的導電層 316a 在同一製程中形成的導電層 316b。另外，導電層 304c 及導電層 310d 在開口部 374c、374d 中隔著導電層 316b 連接。此外，將作為第二佈線的導電層 304c 與作為第五佈線的導電層 310d 所交叉的區域稱為第一區域 380。第一區域 380 在導電層 304c 與導電層 310d 之間包括用作閘極絕緣層的絕緣層。

[0061] 另外，在圖 2B 中，在鄰接於上述靜電破壞誘發區 360 的區域中，作為與用作閘極電極的導電層 304a 在同一製程中形成的導電層 304d(也稱為第三佈線)以及與用作源極電極及汲極電極的導電層 310a、310b 在同一製程中形成的導電層 310e(也稱為第六佈線)所交叉的區域，設置有第二區域 382。第二區域 382 在導電層 304d 與導電層 310e 之間包括閘極絕緣層(圖 2B 中未圖示)以及半導體層 308b。藉由在第二區域 382 中形成半導體層 308b，可以使導電層 304d 與導電層 310e 之間的距離變長，因此可以減少在導電層 304d 與導電層 310e 之間產生的寄生電容。另外，在導電層 304d 與導電層 310e 之間產生大的電位差時，藉由使導電層 304d 與導電層 310e 之間的距離變長，可以抑制在導電層 304d 與導電層 310e 之間因靜電破

壞而發生短路。

[0062] 如此，第一區域 380 的導電層之間的距離與第二區域 382 的不同。由於在第二區域 382 中形成有半導體層 308b，所以其導電層之間的距離比第一區域 380 的長。

[0063] 另外，在圖 2C 中，用作掃描線的導電層 304e 向大致垂直於信號線的方向(圖中左右方向)延伸地設置。用作信號線的導電層 310e 向大致垂直於掃描線的方向(圖中上下方向)延伸地設置。用作電容線的導電層 310g 向平行於信號線的方向延伸地設置。另外，用作掃描線的導電層 304e 與閘極驅動器 104a(參照圖 1A)電連接，用作信號線的導電層 310e 及用作電容線的導電層 310g 與源極驅動器 104b(參照圖 1A)電連接。

[0064] 另外，在圖 2C 中，電晶體 131_1 設置於掃描線與信號線彼此交叉的區域中。電晶體 131_1 由如下要素構成：用作閘極電極的導電層 304e；閘極絕緣層(圖 2C 中未圖示)；形成於閘極絕緣層上的形成有通道區的半導體層 308c；以及用作源極電極及汲極電極的導電層 310e、310f。此外，導電層 304e 也用作掃描線，其與半導體層 308c 重疊的區域用作電晶體 131_1 的閘極電極。另外，導電層 310e 也用作信號線，其與半導體層 308c 重疊的區域用作電晶體 131_1 的源極電極或汲極電極。

[0065] 此外，在圖 2C 中，從上方看時掃描線的邊緣部位於半導體層 308c 的邊緣部的外側。因此，掃描線用

作遮擋來自背光等光源的光的遮光膜。其結果是，光不照射到包括在電晶體中的半導體層 308c，由此可以抑制電晶體的電特性的變動。

[0066] 另外，在圖 2C 中，導電層 310f 在開口部 374e 中與用作像素電極的具有透光性的導電層 316c 電連接。

[0067] 另外，在圖 2C 中，在電容元件 133_1 中，用作電容線的導電層 310g 與半導體層 308d 接觸。另外，電容元件 133_1 由如下要素構成：形成在閘極絕緣層上的具有透光性的半導體層 308d；用作像素電極的具有透光性的導電層 316c；以及由設置在電晶體 131_1 上的包含氫的絕緣膜形成的介電膜。換言之，電容元件 133_1 具有透光性。

[0068] 如此，由於電容元件 133_1 具有透光性，所以可以在像素部 102 內大面積地形成電容元件 133_1。因此，可以得到如下顯示裝置：在使孔徑比典型地提高至 55% 以上，較佳為 60% 以上的同時增大了電荷容量。例如，在解析度高的顯示裝置，例如液晶顯示裝置中，像素的面積小，電容元件的面積也小。因此，在解析度高的顯示裝置中，儲存在電容元件中的電荷容量很小。然而，由於本實施方式所示的電容元件 133_1 具有透光性，所以藉由在像素中設置該電容元件，可以在各像素中得到充分的電荷容量，與此同時提高孔徑比。典型的是，可以適當地將電容元件 133_1 用於像素密度為 200ppi 以上，較佳為

300ppi 以上的高解析度的顯示裝置。

[0069] 另外，在圖 2C 所示的像素部 102 中，與用作掃描線的導電層 304e 平行的邊比與用作信號線的導電層 310e 平行的邊長，且設置有用作電容線的導電層 310g，該導電層 310g 向與用作信號線的導電層 310e 平行的方向延伸。其結果，可以減少在像素部 102 中導電層 310g 所占的面積，因此可以提高孔徑比。另外，由於用作電容線的導電層 310g 不使用連接電極而直接接觸於用作具有透光性的導電層的半導體層 308d，所以可以進一步提高孔徑比。注意，在本實施方式中雖然說明了與導電層 304e 平行的邊比與導電層 310e 平行的邊長的形狀，但是並不侷限於此，例如，也可以是與導電層 304e 平行的邊比與導電層 310e 平行的邊短的形狀。當設置為這樣的形狀時，可以減少在像素中導電層 304e 所占的面積，因此可以提高孔徑比。

[0070] 另外，本發明的一個方式在高解析度的顯示裝置中也可以提高孔徑比，因此可以有效地利用背光等光源的光，由此可以降低顯示裝置的耗電量。

[0071] 接著，使用圖 3A 至圖 3C 說明圖 2A 至圖 2C 所示的顯示裝置的剖面結構。

[0072] 在此，圖 3A 示出相當於圖 2A 所示的點劃線 X1-Y1 的剖面的剖面圖，圖 3B 示出相當於圖 2B 所示的點劃線 X2-Y2、X3-Y3 的剖面的剖面圖，圖 3C 示出相當於圖 2C 所示的點劃線 X4-Y4 剖面的剖面圖。

[0073] 在圖 3 所示的顯示裝置中，在一對基板(基板 302 及基板 342)之間夾有液晶元件 322(參照圖 3C)。

[0074] 液晶元件 322 包括：基板 302 上方的導電層 316c；控制配向性的層(以下，稱之為配向膜 318、352)；液晶層 320；以及導電層 350。注意，導電層 316c 用作液晶元件 322 的一個電極，導電層 350 用作液晶元件 322 的另一個電極。另外，在圖 3A 至圖 3C 中對液晶元件 322 為垂直電場方式的液晶元件的情況進行說明。

[0075] 圖 3A 所示的驅動電路部 104 包括：基板 302；形成在基板 302 上的導電層 304a、304b；形成在基板 302 及導電層 304a、304b 上的絕緣層 305；形成在絕緣層 305 上的絕緣層 306；形成在絕緣層 306 上且形成在與導電層 304a 重疊的位置的半導體層 308a；形成在絕緣層 306 及半導體層 308a 上的導電層 310a、310b；形成在絕緣層 306 上的導電層 310c；以覆蓋半導體層 308a 及導電層 310a、310b、310c 的方式形成的絕緣層 312；形成在絕緣層 312 上的絕緣層 314；以及形成在絕緣層 314 上的導電層 316a。

[0076] 另外，在圖 3A 所示的驅動電路部 104 中，導電層 316a 具有作為連接導電層 304b 與導電層 310c 的佈線的功能。導電層 304b 藉由形成在絕緣層 305、306、312、314 的開口部與導電層 316a 連接，導電層 310c 藉由形成在絕緣層 312、314 的開口部與導電層 316a 連接。注意，在圖 3A 中，當導電層 304b 與導電層 316a 連接時，

在絕緣層 306、312 設置開口部之後，在絕緣層 314 及絕緣層 305 同時形成開口。由此，與在絕緣層 305、306、312、314 同時形成開口時相比，形成開口的次數多。其結果，各個開口的每一次形成的深度(絕緣層的蝕刻量)變小，因此容易蝕刻。但是，本發明的一個方式並不侷限於此，如圖 3B 的導電層 304c 與導電層 316b 的連接部分所示的那樣，也可以在絕緣層 305、306、312、314 同時形成開口。當同時形成開口時，可以使開口區域的面積變小。

[0077] 圖 3B 所示的驅動電路部 104 包括：基板 302；形成在基板 302 上的導電層 304c、304d；形成在基板 302 及導電層 304c、304d 上的絕緣層 305；形成在絕緣層 305 上的絕緣層 306；形成在絕緣層 306 上且形成在與導電層 304d 重疊的位置的半導體層 308b；形成在絕緣層 306 上的導電層 310d；形成在半導體層 308b 上的導電層 310e；以覆蓋絕緣層 306 及導電層 310d、310e 的方式形成的絕緣層 312；以及形成在絕緣層 312 上的絕緣層 314。另外，在絕緣層 314 上形成有導電層 316b。

[0078] 另外，在圖 3B 所示的驅動電路部 104 中，導電層 316b 具有作為連接導電層 304c 與導電層 310d 的佈線的功能。導電層 316b 藉由形成在絕緣層 305、306、312、314 的開口部以及形成在絕緣層 312、314 的開口部與導電層 310d 連接。注意，在圖 3B 中，當導電層 304c 與導電層 316b 連接時，在絕緣層 305、306、312、314 一同形成開口。由此，可以使開口區域的面積變小。但是，

本發明的一個方式並不侷限於此，如圖 3A 的導電層 304b 與導電層 316a 的連接部分同樣地，也可以在絕緣層 306、312 設置開口部之後，在絕緣層 314 及絕緣層 305 一同形成開口。由此，與在絕緣層 305、306、312、314 一同形成開口時相比，形成開口的次數多。其結果，各個開口的每一次形成的深度(絕緣層的蝕刻量)變小，因此容易蝕刻。

[0079] 另外，在圖 3B 所示的驅動電路部 104 中形成有靜電破壞誘發區 360，而靜電破壞誘發區 360 由如下要素構成：導電層 304c；絕緣層 305、306；導電層 310d；絕緣層 312、314；以及導電層 316b。注意，在靜電破壞誘發區 360 中也可以不設置絕緣層 305、306。

[0080] 如圖 2B 的俯視圖所示的那樣，靜電破壞誘發區 360 的導電層 304c 的一部分被形成為梳齒狀。另外，如圖 3B 的剖面圖所示，導電層 304c 具有多個凸部，並以其與導電層 310d 之間容易發生短路的方式形成。

[0081] 在靜電破壞誘發區 360 中，例如，當在導電層 304c 與導電層 310d 之間發生大的電位差時，形成在導電層 304c 與導電層 310d 之間的絕緣層 305、306 被破壞而發生短路。

[0082] 注意，靜電破壞誘發區 360 尤其在形成為了使導電層 316b 與其他導電層連接的開口部時發揮其效果。例如，當利用乾蝕刻裝置形成該開口部時，在乾蝕刻裝置內產生的電漿等的電場導致導電層 304c 與導電層

310d 的電位差變大。在沒有形成靜電破壞誘發區 360 的情況下，起因於 ESD 的靜電破壞在顯示裝置所包括的佈線圖案等不特定的圖案中發生。但是，藉由形成靜電破壞誘發區 360，本實施方式的一個方式的顯示裝置可以將起因於 ESD 的過電流釋放到靜電破壞誘發區 360。

[0083] 另外，在絕緣層形成開口部之後，導電層 304c 及導電層 310d 藉由導電層 316b 連接，因此即使發生靜電破壞而導電層 304c 與導電層 310d 之間發生短路，也沒有對顯示裝置的影響，或者對顯示裝置的影響極小。

[0084] 如此，藉由設置靜電破壞誘發區 360，可以抑制與導電層 304c 在同一製程中形成的其他導電層(例如，導電層 304a、304b)或者與導電層 310d 在同一製程中形成的其他導電層(例如，導電層 310a、310b、310c)被破壞。

[0085] 另外，圖 3A 及圖 3B 所示的驅動電路部 104 包括：基板 342；形成在基板 342 上的具有遮光性的層(以下，稱之為遮光層 344)；形成在遮光層 344 上的絕緣層 348；以及形成在絕緣層 348 上的導電層 350。

[0086] 另外，在圖 3A 及圖 3B 所示的驅動電路部 104 中，在基板 302 與基板 342 之間夾有液晶層 320，以與液晶層 320 接觸的方式將配向膜 318 及配向膜 352 分別設置於基板 302 及基板 342。此外，使用密封材料(未圖示)可以將液晶層 320 密封在基板 302 與基板 342 之間。爲了抑制水分從外部侵入，密封材料較佳爲與無機材料接觸。另外，使用間隔物(未圖示)可以維持液晶層 320 的厚

度(也稱為單元間隙)。

[0087] 圖 3C 所示的像素部 102 包括：基板 302；形成在基板 302 上的導電層 304e；形成在基板 302 及導電層 304e 上的絕緣層 305；形成在絕緣層 305 上的絕緣層 306；形成在絕緣層 306 上且形成在與導電層 304e 重疊的位置的半導體層 308c；形成在絕緣層 306 上的半導體層 308d；形成在絕緣層 306 及半導體層 308c 上的導電層 310f、310g；以覆蓋半導體層 308c 及導電層 310f、310g 的方式形成且覆蓋半導體層 308d 的一部分的絕緣層 312；形成在絕緣層 312 上且形成在半導體層 308d 上的絕緣層 314；以及形成在絕緣層 314 上且連接於導電層 310g 的導電層 316c。

[0088] 另外，導電層 316c 藉由形成在絕緣層 312、314 的開口部連接到導電層 310g。

[0089] 另外，圖 3C 所示的像素部 102 包括：基板 342；形成在基板 342 上的遮光層 344；形成在基板 342 上的具有有色性的層(以下，稱之為有色層 346)；形成在遮光層 344 及有色層 346 上的絕緣層 348；以及形成在絕緣層 348 上的導電層 350。

[0090] 另外，在圖 3C 所示的像素部 102 中，在基板 302 與基板 342 之間夾有液晶層 320，以與液晶層 320 接觸的方式將配向膜 318 及配向膜 352 分別設置於基板 302 及基板 342。

[0091] 另外，關於其他的構成要素，在後面說明的

顯示裝置的製造方法中記載其詳細內容。

[0092] 如上所述，在本實施方式所示的顯示裝置中，在驅動電路部中具有靜電破壞誘發區。藉由將與閘極電極在同一製程中形成的佈線以及與源極電極及汲極電極在同一製程中形成的佈線之間的絕緣膜的厚度變薄，換言之，使佈線之間的距離變短，從而該靜電破壞誘發區可以抑制其他佈線圖案之間的絕緣膜的靜電破壞。另外，在靜電破壞誘發區中，由於與閘極電極在同一製程中形成的佈線的形狀為梳齒狀，所以容易使因 ESD 而有可能產生的過電流流過。

[0093] 如此，在本發明的一個方式中，藉由採用在其驅動電路部中具有靜電破壞誘發區的顯示裝置，可以提供一種能夠提高可靠性的新的顯示裝置。

[0094] 本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。

[0095]

實施方式 2

在本實施方式中，使用圖 4A 至圖 17C 對實施方式 1 中的圖 3A 至圖 3C 所說明的顯示裝置的製造方法進行說明。

[0096] 在實施方式 1 中的圖 3A 至圖 3C 所說明的顯示裝置中，可以同時製造驅動電路部 104 及像素部 102。因此，在本實施方式中，對驅動電路部 104 及像素部 102 的製造方法分別進行說明。注意，圖 4A 及圖 4B、圖 5A

及圖 5B、圖 6A 及圖 6B、圖 7A 及圖 7B、圖 8A 及圖 8B、圖 9A 及圖 9B、圖 10A 及圖 10B、圖 11A 及圖 11B、圖 12A 及圖 12B、圖 13A 及圖 13B、圖 14A 及圖 14B、圖 15A 及圖 15B、圖 16A 及圖 16B、圖 17A 及圖 17B 示出驅動電路部 104 的製造方法，圖 4C、圖 5C、圖 6C、圖 7C、圖 8C、圖 9C、圖 10C、圖 11C、圖 12C、圖 13C、圖 14C、圖 15C、圖 16C、圖 17C 示出像素部 102 的製造方法。

[0097] 首先，準備基板 302。作為基板 302，使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等玻璃材料。從量產的觀點來看，作為基板 302 較佳為使用第八代(2160mm×2460mm)、第九代(2400mm×2800mm 或 2450mm×3050mm)或第十代(2950mm×3400mm)等的母玻璃。因為母玻璃在處理溫度高且處理時間長的情況下會發生大幅度收縮，所以當使用母玻璃進行量產時，較佳的是，在 600℃以下，較佳為 450℃以下，更佳為 350℃以下的溫度下進行製程的加熱處理。

[0098] 接著，在基板 302 上形成導電膜，將該導電膜加工在所希望的區域，由此形成導電層 304a、304b、304c、304d、304e。另外，藉由第一構圖在所希望的區域形成遮罩，並對不被該遮罩覆蓋的區域進行蝕刻，由此形成導電層 304a、304b、304c、304d、304e。

[0099] 導電層 304a、304b、304c、304d、304e 可以使用選自鋁、鉻、銅、鈹、鈦、鉬、鎢中的金屬元素、以

上述金屬元素為成分的合金或組合上述金屬元素的合金等而形成。此外，導電層 304a、304b、304c、304d、304e 可以具有單層結構或者兩層以上的疊層結構。例如，可以舉出在鋁膜上層疊鈦膜的雙層結構、在氮化鈦膜上層疊鈦膜的雙層結構、在氮化鈦膜上層疊鎢膜的雙層結構、在氮化鉬膜或氮化鎢膜上層疊鎢膜的雙層結構以及依次層疊鈦膜、該鈦膜上的鋁膜和其上的鈦膜的三層結構等。此外，也可以使用組合鋁與選自鈦、鉬、鎢、鉬、鉻、釹、釷中的元素的膜、組合鋁與上述元素中的多種的合金膜或氮化膜。另外，導電層 304a、304b、304c、304d、304e 例如可以使用濺射法形成。

[0100] 接著，在基板 302 及導電層 304a、304b、304c、304d、304e 上形成絕緣層 305、306(參照圖 4A 至圖 4C)。

[0101] 例如可以使用氮氧化矽膜、氮化矽膜、氧化鋁膜等，並且使用 PE-CVD 設備以疊層或單層設置絕緣層 305。此外，在作為絕緣層 305 採用疊層結構的情況下，較佳的是，使用缺陷少的氮化矽膜作為第一氮化矽膜，在第一氮化矽膜上設置氫釋放量及氮釋放量少的氮化矽膜作為第二氮化矽膜。其結果，可以抑制包含在絕緣層 305 中的氫及氮移動或擴散到後面形成的半導體層 308a、308b、308c。

[0102] 例如可以使用氧化矽膜、氧氮化矽膜等，並且使用 PE-CVD 設備以疊層或單層設置絕緣層 306。

[0103] 作為絕緣層 305、306，例如可以作為絕緣層 305 形成厚度為 300nm 的氮化矽膜，然後，作為絕緣層 306 形成厚度為 50nm 的氧氮化矽膜。當在真空中連續地形成該氮化矽膜和該氧氮化矽膜時，可以抑制雜質的混入，所以是較佳的。此外，重疊於導電層 304a、304e 的區域的絕緣層 305、306 可以用作電晶體的閘極絕緣層。

[0104] 注意，氮氧化矽是指氮含量比氧含量多的絕緣材料，而氧氮化矽是指氧含量比氮含量多的絕緣材料。

[0105] 藉由作為閘極絕緣層採用上述結構，例如可以獲得如下效果。與氧化矽膜相比，氮化矽膜的相對介電常數高，為了得到相等的靜電容量所需要的厚度大，所以可以在物理上使閘極絕緣層變厚。因此，可以抑制電晶體的絕緣耐壓的下降。再者，藉由提高絕緣耐壓，可以抑制電晶體的靜電破壞。

[0106] 接著，在絕緣層 306 上形成半導體層 307(參照圖 5A 至圖 5C)。

[0107] 作為半導體層 307，例如能夠使用氧化物半導體。能夠用於半導體層 307 的氧化物半導體較佳為包括以至少含有銦(In)、鋅(Zn)和 M(M 是諸如 Al、Ga、Ge、Y、Zr、Sn、La、Ce 或 Hf 等元素)的以 In-M-Zn 氧化物表示的層。另外，半導體層 307 較佳為含有 In 和 Zn 兩者。為了減小使用氧化物半導體的電晶體的電特性的波動，氧化物半導體較佳為除了 In 和 Zn 之外還含有穩定劑。

[0108] 作為穩定劑，能夠舉出鎵(Ga)、錫(Sn)、鉛

(Hf)、鋁(Al)、鋯(Zr)等。作為另一種穩定劑，能夠給出鑷系元素，例如，鑷(La)、鈾(Ce)、鐳(Pr)、釹(Nd)、釷(Sm)、鎔(Eu)、釷(Gd)、鐳(Tb)、鐳(Dy)、釹(Ho)、鐳(Er)、鎳(Tm)、鐳(Yb)或鐳(Lu)。

[0109] 作為氧化物半導體，例如能夠使用：氧化銦、氧化錫、氧化鋅、In-Zn 氧化物、Sn-Zn 氧化物、Al-Zn 氧化物、Zn-Mg 氧化物、Sn-Mg 氧化物、In-Mg 氧化物、In-Ga 氧化物、In-Ga-Zn 氧化物、In-Al-Zn 氧化物、In-Sn-Zn 氧化物、Sn-Ga-Zn 氧化物、Al-Ga-Zn 氧化物、Sn-Al-Zn 氧化物、In-Hf-Zn 氧化物、In-La-Zn 氧化物、In-Ce-Zn 氧化物、In-Pr-Zn 氧化物、In-Nd-Zn 氧化物、In-Sm-Zn 氧化物、In-Eu-Zn 氧化物、In-Gd-Zn 氧化物、In-Tb-Zn 氧化物、In-Dy-Zn 氧化物、In-Ho-Zn 氧化物、In-Er-Zn 氧化物、In-Tm-Zn 氧化物、In-Yb-Zn 氧化物、In-Lu-Zn 氧化物、In-Sn-Ga-Zn 氧化物、In-Hf-Ga-Zn 氧化物、In-Al-Ga-Zn 氧化物、In-Sn-Al-Zn 氧化物、In-Sn-Hf-Zn 氧化物或 In-Hf-Al-Zn 氧化物。

[0110] 注意，例如，In-Ga-Zn 氧化物是指作為主要成分含有 In、Ga 和 Zn 的氧化物，並且在 In、Ga 和 Zn 的比例上沒有特別的限制。In-Ga-Zn 氧化物可以含有除 In、Ga 和 Zn 外的金屬元素。此外，在本說明書等中，使用 In-Ga-Zn 氧化物形成的膜有時也稱為 IGZO 膜。

[0111] 另外，以 $\text{InMO}_3(\text{ZnO})_m$ ($m>0$ ，並且 m 是整數) 表示的材料可以用作氧化物半導體。注意，M 表示選自

Ga、Fe、Mn 和 Co 中的一種或多種金屬元素。另外，作為氧化物半導體，可以使用以 $\text{In}_2\text{SnO}_5(\text{ZnO})_n$ ($n>0$ ，並且 n 是整數)表示的材料。

[0112] 另外，氧化物半導體膜例如可以具有非單晶。非單晶例如包括 CAAC(C Axis Aligned Crystal、c 軸配向結晶)、多晶、微晶、或非晶部。

[0113] 氧化物半導體也可以具有 CAAC。注意，將包括 CAAC 的氧化物半導體稱為 CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c 軸配向結晶氧化物半導體)。

[0114] 有時可以在使用穿透式電子顯微鏡(TEM: Transmission Electron Microscope)觀察 CAAC-OS 時確認到結晶部。在大多情況下，包含在 CAAC-OS 中的結晶部的尺寸為能夠容納在一個邊長為 100nm 的立方體內的尺寸。此外，在使用 TEM 觀察 CAAC-OS 時，有時無法明確地確認到結晶部與結晶部之間的邊界。此外，在使用 TEM 觀察 CAAC-OS 時，有時無法明確地確認到晶界(grain boundary)。CAAC-OS 不具有明確的晶界，所以不容易產生雜質的偏析。另外，CAAC-OS 不具有明確的晶界，所以缺陷態密度很少變高。另外，CAAC-OS 不具有明確的晶界，所以電子移動率的低下較小。

[0115] CAAC-OS 有時具有多個結晶部，有時在該多個結晶部中 c 軸在平行於形成有 CAAC-OS 的表面的法線向量或 CAAC-OS 的表面的法線向量的方向上一致。另

外，使用 X 射線繞射 (XRD: X-Ray Diffraction) 裝置，並且利用 out-of-plane 法來分析 CAAC-OS，有時在表示配向的 2θ 為 31° 附近觀察到峰值。另外，有時在 CAAC-OS 的電子繞射圖案中，觀察到斑點 (亮點)。在此，尤其將使用電子束徑為 $10\text{nm}\phi$ 以下或 $5\text{nm}\phi$ 以下的電子線而得到的電子繞射圖案稱為奈米束電子繞射圖案。另外，CAAC-OS 在不同的結晶部之間，有時 a 軸及 b 軸的方向不同。在 CAAC-OS 中，有時 c 軸配向且 a 軸或 / 及 b 軸在宏觀上不一致。

[0116] 圖 30A 是包括 CAAC-OS 的樣本的奈米束電子繞射圖案的一個例子。在此，將樣本沿著垂直於形成有 CAAC-OS 的表面的方向截斷，將其薄片化以使其厚度為 40nm 左右。此外，在此使電子束徑為 $1\text{nm}\phi$ 的電子線從垂直於樣本的截斷面的方向入射。根據圖 30A 可知，在 CAAC-OS 的奈米束電子繞射圖案中可以觀察到斑點。

[0117] 在包括在 CAAC-OS 中的結晶部中，c 軸在平行於形成有 CAAC-OS 的表面的法線向量或 CAAC-OS 的表面的法線向量的方向上一致。並且，當從垂直於 ab 面的方向看時金屬原子排列為三角形或六角形，且當從垂直於 c 軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，在不同結晶部之間 a 軸和 b 軸的方向可以不同。在本說明書中，“垂直”的用語包括 80° 至 100° 的範圍，較佳為包括 85° 至 95° 的範圍。並且，“平行”的用語包括 -10° 至 10° 的範圍，較佳為包括 -5° 至 5° 的範

圖。

[0118] 因為包括在 CAAC-OS 中的結晶部的 c 軸在平行於形成有 CAAC-OS 的表面的法線向量或 CAAC-OS 的表面的法線向量的方向上一致，所以有時根據 CAAC-OS 的形狀(形成有 CAAC-OS 的表面的剖面形狀或 CAAC-OS 的表面的剖面形狀) c 軸的方向彼此不同。另外，結晶部在成膜時或在成膜後藉由諸如加熱處理等晶化處理而形成。因此，結晶部的 c 軸在平行於形成有 CAAC-OS 的表面的法線向量或 CAAC-OS 的表面的法線向量的方向上一致。

[0119] CAAC-OS 有時可以藉由降低雜質濃度來形成。在此，雜質是指氫、碳、矽以及過渡金屬元素等氧化物半導體的主要成分以外的元素。特別是，矽等元素與氧的鍵合力比構成氧化物半導體的金屬元素與氧的鍵合力強。因此，當該元素從氧化物半導體奪取氧時，有時打亂氧化物半導體的原子排列，使結晶性下降。另外，由於鐵或鎳等的重金屬、氫、二氧化碳等的原子半徑(或分子半徑)大，所以有時會打亂氧化物半導體的原子排列，導致氧化物半導體的結晶性下降。因此，CAAC-OS 是雜質濃度低的氧化物半導體。此外，包含在氧化物半導體中的雜質有時成為載子發生源。

[0120] 另外，在 CAAC-OS 中，結晶部的分佈也可以不均勻。例如，在 CAAC-OS 的形成過程中，在從氧化物半導體的表面一側進行結晶生長的情況下，有時氧化物半導體的表面附近的結晶部所占的比例高於形成有氧化物半

導體的表面附近的結晶部所占的比例。此外，當雜質混入到 CAAC-OS 時，有時會使該雜質混入區中的結晶部的結晶性降低。

[0121] 另外，CAAC-OS 可以藉由降低缺陷態密度形成。在氧化物半導體中，氧缺陷是缺陷能階。氧缺陷有時成為陷阱能階或因俘獲氫而成為載子發生源。為了形成 CAAC-OS，重要的是不在氧化物半導體中產生氧缺陷。因此，CAAC-OS 是缺陷態密度低的氧化物半導體。或者，CAAC-OS 是氧缺陷少的氧化物半導體。

[0122] 將雜質濃度低且缺陷態密度低(氧缺陷的個數少)的狀態稱為“高純度本質”或“實質上高純度本質”。在高純度本質或實質上高純度本質的氧化物半導體中，載子發生源很少，因此有時可以降低載子密度。因此，有時將該氧化物半導體用於通道形成區的電晶體很少具有負臨界電壓(也稱為常導通特性)。此外，在高純度本質或實質上高純度本質的氧化物半導體中，缺陷態密度很低，因此有時其陷阱態密度也變低。因此，有時將該氧化物半導體用於通道形成區的電晶體的電特性變動小，而成為可靠性高的電晶體。此外，被氧化物半導體的陷阱能階俘獲的電荷直到被釋放為止需要較長的時間，有時像固定電荷那樣動作。因此，有時將陷阱態密度高的氧化物半導體用於通道形成區的電晶體的電特性不穩定。

[0123] 另外，在使用高純度本質或實質上高純度本質的 CAAC-OS 的電晶體中，起因於可見光或紫外光的照

射的電特性的變動小。

[0124] CAAC-OS 例如可以藉由使用 DC 電源的濺射法來形成。

[0125] 氧化物半導體可以具有多晶。注意，將包括多晶的氧化物半導體稱為多晶氧化物半導體。多晶氧化物半導體包括多個晶粒。

[0126] 在使用 TEM 觀察的多晶氧化物半導體的影像中，有時可以觀察到晶粒。多晶氧化物半導體所包括的晶粒在使用 TEM 的觀察影像中，在大多數情況下，粒徑為 2nm 以上且 300nm 以下、3nm 以上且 100nm 以下或 5nm 以上且 50nm 以下。此外，在使用 TEM 觀察的多晶氧化物半導體的影像中，有時可以確認到晶粒與晶粒之間的邊界。此外，例如在使用 TEM 觀察的多晶氧化物半導體的影像中，有時可以確認到晶界。

[0127] 多晶氧化物半導體具有多個晶粒，該多個晶粒有時配向不同。此外，在使用 XRD 裝置並採用 out-of-plane 法對多晶氧化物半導體進行分析時，有時出現一個或多個峰值。例如，在多晶 IGZO 膜中，有時出現表示配向的 2θ 為 31° 附近的峰值或表示多種配向的多個峰值。此外，在多晶氧化物半導體的電子繞射圖案中，有時觀察到斑點。

[0128] 因為多晶氧化物半導體具有較高的結晶性，所以有時具有較高的電子移動率。因此，將多晶氧化物半導體用於通道形成區的電晶體具有較高的場效移動率。注

意，多晶氧化物半導體有時在晶界產生雜質的偏析。此外，多晶氧化物半導體的晶界成為缺陷能階。由於多晶氧化物半導體的晶界有時成為載子發生源、陷阱能階，因此有時與將 CAAC-OS 用於通道形成區的電晶體相比，將多晶氧化物半導體用於通道形成區的電晶體的電特性變動較大，且可靠性較低。

[0129] 多晶氧化物半導體可以使用高溫加熱處理或雷射處理來形成。

[0130] 氧化物半導體膜例如可以具有微晶。注意，將包括微晶的氧化物半導體稱為微晶氧化物半導體。

[0131] 在使用 TEM 觀察的微晶氧化物半導體的影像中，有時無法明確地確認到結晶部。微晶氧化物半導體層中含有的結晶部的尺寸在大多數情況下為 1nm 以上且 100nm 以下，或 1nm 以上且 10nm 以下。尤其是，將 1nm 以上且 10nm 以下的微晶稱為奈米晶(nc: nanocrystal)。將具有奈米晶的氧化物半導體稱為 nc-OS(nanocrystalline Oxide Semiconductor)。此外，在使用 TEM 觀察的 nc-OS 的影像中，有時無法明確地確認到結晶部與結晶部之間的邊界。此外，在使用 TEM 觀察的 nc-OS 的影像中，由於不具有明確的晶界，所以很少產生雜質的偏析。另外，nc-OS 不具有明確的晶界，所以缺陷態密度很少變高。另外，nc-OS 不具有明確的晶界，所以電子移動率的低下較小。

[0132] nc-OS 在微小區域(例如 1nm 以上且 10nm 以下

的區域)中有時其原子排列具有週期性。此外，nc-OS 在結晶部與結晶部之間沒有規律性，所以有時在宏觀上觀察不到原子排列的週期性，或者有時觀察不到長程有序。因此，根據分析方法，有時無法辨別 nc-OS 與非晶氧化物半導體。例如使用 XRD 裝置，並且以電子束徑比結晶部大的 X 射線利用 out-of-plane 法來分析 nc-OS，有時檢測不到表示配向的峰值。此外，nc-OS 在使用電子束徑比結晶部大(例如 $20\text{nm}\phi$ 以上或 $50\text{nm}\phi$ 以上)的電子線而得到的電子繞射圖案中，有時可以觀察到光暈圖案。此外，nc-OS 在使用其電子束徑與結晶部大小相同或比結晶部小(例如 $10\text{nm}\phi$ 以下或 $5\text{nm}\phi$ 以下)的電子線而得到的奈米束電子繞射圖案中，有時可以觀察到斑點。此外，在 nc-OS 的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的亮度高的區域。此外，在 nc-OS 的奈米束電子繞射圖案中，有時在該區域內觀察到多個斑點。

[0133] 圖 30B 是包括 nc-OS 的樣本的奈米束電子繞射圖案的一個例子。在此，將樣本沿著垂直於形成有 nc-OS 的表面的方向截斷，將其薄片化以使其厚度為 40nm 左右。此外，在此使電子束徑為 $1\text{nm}\phi$ 的電子線從垂直於樣本的截斷面的方向入射。根據圖 30B 可知，在 nc-OS 的奈米束電子繞射圖案中可以觀察到如圓圈那樣的亮度高的區域，並且在該區域中觀察到多個斑點。

[0134] 由於有時 nc-OS 在微小區域中原子排列具有週期性，因此其缺陷態密度比非晶氧化物半導體低。注

意，由於 nc-OS 的結晶部與結晶部之間沒有規律性，因此與 CAAC-OS 相比，nc-OS 的缺陷態密度變高。

[0135] 因此，CAAC-OS 相比，有時 nc-OS 的載子密度較高。載子密度較高的氧化物半導體有時電子移動率較高。因此，將 nc-OS 用於通道形成區的電晶體有時具有較高的場效移動率。注意，因為與 CAAC-OS 相比，nc-OS 的缺陷態密度較高，所以有時陷阱態密度也變高。因此，有時與將 CAAC-OS 用於通道形成區的電晶體相比，將 nc-OS 用於通道形成區的電晶體的電特性變動較大，且可靠性較低。注意，因為 nc-OS 即使包含較多量的雜質也可以形成，所以 nc-OS 比 CAAC-OS 更容易形成，有時可以根據用途適當地使用。例如，也可以藉由使用 AC 電源的濺射法等成膜方法來形成 nc-OS。由於使用 AC 電源的濺射法可以在大尺寸基板上均勻地成膜，因此，可以以高生產性製造具有將 nc-OS 用於通道形成區的電晶體的半導體裝置。

[0136] 氧化物半導體可以包括非晶部。這裡，將包括非晶部的氧化物半導體稱為非晶氧化物半導體。非晶氧化物半導體具有無秩序的原子排列且不具有結晶部。或者，非晶氧化物半導體具有像石英那樣的無定形狀態，其原子排列沒有規律性。

[0137] 此外，在非晶氧化物半導體膜的電子繞射圖案中，有時觀察到光暈圖案。此外，在非晶氧化物半導體膜的奈米束電子繞射圖案中，有時觀察不到斑點，而觀察

到光暈圖案。

[0138] 非晶氧化物半導體可以藉由包含高濃度的氫等雜質來形成。因此，非晶氧化物半導體是包含高濃度的雜質的氧化物半導體。

[0139] 當高濃度的雜質包含在氧化物半導體中時，有時在氧化物半導體中形成氧缺陷等缺陷能階。因此，雜質濃度高的非晶氧化物半導體的缺陷能階較高。此外，因為非晶氧化物半導體的結晶性較低，所以與 CAAC-OS 或 nc-OS 相比缺陷態密度較高。

[0140] 因此，有時非晶氧化物半導體與 nc-OS 相比，載子密度更高。因此，將非晶氧化物半導體用於通道形成區的電晶體有時成為常開啓電特性。因此，有時可以適當地將其用於需要常開啓電特性的電晶體。因為非晶氧化物半導體的缺陷態密度高，所以有時陷阱態密度也變高。因此，有時與將 CAAC-OS 或 nc-OS 用於通道形成區的電晶體相比，將非晶氧化物半導體用於通道形成區的電晶體的電特性變動較大，且可靠性較低。注意，因為即使利用有可能包含多量的雜質的成膜方法也可以形成非晶氧化物半導體，所以非晶氧化物半導體較容易形成，有時可以根據用途適當地使用。例如，可以利用旋塗法、溶膠-凝膠法、浸漬法、噴射法、絲網印刷法、接觸印刷法、噴墨法、輥塗法、霧化 CVD 法(mist CVD method)等成膜方法來形成非晶氧化物半導體。因此，可以以高生產性製造具有將非晶氧化物半導體用於通道形成區的電晶體的半導

體裝置。

[0141] 另外，氧化物半導體也可以是包括 CAAC-OS、多晶氧化物半導體、微晶氧化物半導體和非晶氧化物半導體中的兩種以上的混合膜。混合膜例如有時包括非晶氧化物半導體的區域、微晶氧化物半導體的區域、多晶氧化物半導體的區域和 CAAC-OS 的區域中的兩種以上的區域。此外，混合膜例如有時具有非晶氧化物半導體的區域、微晶氧化物半導體的區域、多晶氧化物半導體的區域和 CAAC-OS 的區域中的兩種以上的區域的疊層結構。

[0142] 氧化物半導體例如可以具有單晶。注意，將包括單晶的氧化物半導體稱為單晶氧化物半導體。

[0143] 例如，因為單晶氧化物半導體的雜質濃度低且缺陷態密度低(氧缺陷少)，所以可以降低載子密度。因此，將單晶氧化物半導體用於通道形成區的電晶體很少成為常開啓電特性。此外，因為單晶氧化物半導體的缺陷態密度低，所以陷阱態密度有時也變低。因此，有時將該單晶氧化物半導體用於通道形成區的電晶體的電特性變動小，且其可靠性高。

[0144] 氧化物半導體缺陷越少其密度越高。此外，氧化物半導體結晶性越高其密度越高。此外，氧化物半導體例如氫等雜質的濃度越低其密度越高。例如，單晶氧化物半導體的密度有時比 CAAC-OS 的密度高。此外，CAAC-OS 的密度有時比微晶氧化物半導體的密度高。此外，多晶氧化物半導體的密度有時比微晶氧化物半導體的

密度高。此外，微晶氧化物半導體的密度有時比非晶氧化物半導體的密度高。

[0145] 然後，半導體層 307 被處理成所希望的形狀以形成島狀半導體層 308a、308b、308c 和 308d。半導體層 308a、308b、308c 和 308d 能夠按照這樣的方式來形成：遮罩藉由第二圖案化來形成於所希望的區域內，並且沒有遮罩覆蓋的區域被蝕刻。對於該蝕刻，能夠採用乾法蝕刻、濕處理蝕刻或兩者的組合(參照圖 6A 至 6C)。如此，藉由對半導體層 307 進行加工來將島狀半導體層 308d 形成於所希望的區域內，而無須另外添加製程，其結果，可以減少總製程數及成本，並提高處理量。

[0146] 然後，較佳為執行第一熱處理。第一熱處理可以在 250℃ 以上且 650℃ 以下的、較佳為 300℃ 以上且 500℃ 以下的溫度下，在惰性氣體氛圍中、在含有 10 ppm 以上的氧化氣體的氛圍中或者在減壓狀態下執行。另外，第一熱處理可以按照以下的方式執行：在惰性氣體氛圍中執行熱處理，然後在含有 10 ppm 以上的氧化氣體的氛圍中執行第一熱處理以便補償所釋放的氧氣。藉由第一熱處理，能夠提高用於半導體層 308a、308b、308c 和 308d 的氧化物半導體的結晶性，並且，還能夠從絕緣層 305 和 306 以及半導體層 308a、308b、308c 和 308d 中去除諸如氫和水等的雜質。第一熱處理可以在氧化物半導體被處理成島狀之前執行。

[0147] 注意，為了給將氧化物半導體用作通道的電晶

體賦予穩定的電特性，有效的是降低氧化物半導體內的雜質濃度以使氧化物半導體變為本質或實質上本質。在此，術語“實質上本質”指的是氧化物半導體具有低於 $1 \times 10^{17}/\text{cm}^3$ 、較佳為低於 $1 \times 10^{15}/\text{cm}^3$ 、更佳為低於 $1 \times 10^{13}/\text{cm}^3$ 的載子密度的狀態。

[0148] 另外，在氧化物半導體中，氫、氮、碳、矽以及除了主要成分外的金屬元素是雜質。例如，氫和氮形成施體能階而增加載子密度。矽在氧化物半導體內形成雜質能階。該雜質能階變為陷阱，該陷阱會使電晶體的電特性劣化。

[0149] 為了使氧化物半導體變為本質的或實質上本質的，藉由 SIMS 來測量的在氧化物半導體內的矽濃度被設定為低於 1×10^{19} 原子/ cm^3 ，較佳為低於 5×10^{18} 原子/ cm^3 ，更佳為低於 1×10^{18} 原子/ cm^3 。另外，在氧化物半導體內的氫濃度被設定為 2×10^{20} 原子/ cm^3 以下，較佳為 5×10^{19} 原子/ cm^3 以下，更佳為 1×10^{19} 原子/ cm^3 以下，進一步較佳為 5×10^{18} 原子/ cm^3 以下。另外，在氧化物半導體內的氮濃度被設定為低於 5×10^{19} 原子/ cm^3 ，較佳為 5×10^{18} 原子/ cm^3 以下，更佳為 1×10^{18} 原子/ cm^3 以下，進一步較佳為 5×10^{17} 原子/ cm^3 以下。

[0150] 另外，在氧化物半導體包含晶體的情況下，如果包含高濃度的矽或碳，則有時會降低氧化物半導體的結晶性。為了不降低氧化物半導體的結晶性，將氧化物半導體內的矽濃度設置為低於 1×10^{19} 原子/ cm^3 ，較佳為低於

5×10^{18} 原子/cm³，更佳為低於 1×10^{18} 原子/cm³ 即可。而且，將碳的濃度設置為低於 1×10^{19} 原子/cm³，較佳為低於 5×10^{18} 原子/cm³，更佳為低於 1×10^{18} 原子/cm³ 即可。

[0151] 另外，如上所述，將高度純化的氧化物半導體用於通道形成區的電晶體具有極低的關態電流(off-state current)，並且在電晶體的通道寬度上標準化的關態電流能夠降低至幾 yA/μm 至幾 zA/μm。

[0152] 然後，導電層 309 形成於絕緣層 306 以及半導體層 308a、308b、308c 和 308d 之上(參照圖 7A 至 7C)。

[0153] 導電層 309 被形成以具有包括諸如鋁、鈦、鉻、鎳、銅、鈮、鋯、鈾、銀、鉍或鎢之類的金屬或者含有這些金屬中的任一種作為其主要成分的合金中的任一種作為導電材料的單層結構或疊層結構。例如，可以舉出鈦膜堆疊於鋁膜之上的雙層結構、鈦膜堆疊於鎢膜之上的雙層結構、銅膜形成於銅-鎂-鋁合金膜之上的雙層結構、鈦膜或氮化鈦膜、鋁膜或銅膜以及鈦膜或氮化鈦膜按此順序堆疊的三層結構、鉍膜或氮化鉍膜、鋁膜或銅膜以及鉍膜或氮化鉍膜按此順序堆疊的三層結構等。注意，可以使用含有氧化銦、氧化錫或氧化鋅的透明的導電材料。另外，導電層 309 能夠藉由例如濺射法來形成。

[0154] 然後，導電層 309 被加工於所希望的區域內，從而形成導電層 310a、310b、310c、310d、310e、310f 和 310g。注意，導電層 310a、310b、310c、310d、

310e、310f 和 310g 能夠按照這樣的方式來形成：遮罩藉由第三圖案化形成於所希望的區域內，並且沒有遮罩覆蓋的區域被蝕刻(參照圖 8A 至 8C)。

[0155] 在本實施方式中，雖然導電層 310a、310b、310f 和 310g 形成於半導體層 308a、308c 之上，但是也可以形成於絕緣層 306 與半導體層 308a、308c 之間。

[0156] 然後，絕緣層 311 被形成以覆蓋絕緣層 306、半導體層 308a、308c 以及導電層 310a、310b、310c、310d、310e、310f 和 310g(參照圖 9A 至 9C)。

[0157] 對於絕緣層 311，能夠使用含有氧的無機絕緣材料，以便提高與用於半導體層 308a、308b、308c 和 308d 的氧化物半導體之間的介面的特性。絕緣層 311 能夠藉由例如 PE-CVD 法來形成。

[0158] 作為絕緣層 311 的一個例子，能夠使用具有 150 nm 以上且 400 nm 以下的厚度的氧化矽膜、氧氮化矽膜、氧化鋁膜等。在本實施方式中，300 nm 厚的氧氮化矽膜被用作絕緣層 311。

[0159] 然後，絕緣層 311 被加工於所希望的區域內，從而形成開口部 372a 和 372b。另外，絕緣層 311 用作開口部 372a 和 372b 形成於其內的絕緣層 312。絕緣層 312 和開口部 372a 和 372b 能夠按照以下方式來形成：遮罩藉由第四圖案化形成於所希望的區域內，並且沒有該遮罩覆蓋的區域被蝕刻(參照圖 10A 至 10C)。

[0160] 另外，形成開口部 372a 以使絕緣層 305 露

出。另外，形成開口部 372b 以使半導體層 308d 露出。作為開口部 372a 和 372b 的形成方法，例如可以使用乾蝕刻法。但並不侷限於此，也可以採用濕蝕刻法或者乾蝕刻法和濕蝕刻法的組合來形成開口部 372a 和 372b。另外，在形成島狀的半導體層 308d 時，如果不是藉由加工半導體層 307 來將島狀的半導體層 308d 形成於所希望的區域內，而是藉由加工其他半導體層(例如 ITO 等)來形成島狀的半導體層 308d，則可以不設置開口部 372b。或者，如果不使島狀的半導體層 308d 與絕緣層 313 接觸，則可以不設置開口部 372b。或者，如果無須形成島狀的半導體層 308d，則可以不設置開口部 372b。

[0161] 然後，絕緣層 313 形成於絕緣層 305、312 以及半導體層 308d 之上(參照圖 11A 至 11C)。

[0162] 絕緣層 313 是使用能夠防止諸如水分、鹼金屬或鹼土金屬之類的外部雜質擴散到氧化物半導體層之內的材料來形成的膜，並且其中含有氫。因而，當在絕緣層 313 內所含有的氫擴散到半導體層 308d 之內時，在半導體層 308d 內的氫與氧鍵合，由此產生載子的電子。結果，半導體層 308d 的電導率增加，使得半導體層 308d 成為具有透光性的導電層。

[0163] 在本實施方式中，描述由與半導體層 308d 接觸的絕緣層 313 引入氫的方法，但是本發明並不限制於該方法。例如，遮罩可以被形成於用作電晶體的通道形成區的部分，並且沒有遮罩覆蓋的區域可以被引入以氫。例

如，可以採用離子摻雜裝置等來將氫引入到半導體層 308d 之內。另外，具有透光性的導電膜(例如 ITO 等)能夠預先形成於半導體層 308d 之上。此時，也可以將具有透光性的導電膜形成在沒有設置開口部 372b 的絕緣層 312 上(即絕緣層 312 與絕緣層 313 之間)。

[0164] 作為絕緣層 313 的一個例子，能夠使用具有 150nm 以上且 400nm 以下的厚度的含有氫的絕緣膜諸如氮化矽膜、氮氧化矽膜等。在本實施方式中，將具有 150nm 的厚度的氮化矽膜用作絕緣層 313。

[0165] 氮化矽膜較佳為在高溫下形成，以具有提高的阻擋性質；例如，氮化矽膜較佳為在基板溫度為 100℃ 以上且基板的應變點的溫度以下，更佳為在 300℃ 以上且 400℃ 以下的溫度形成。當氮化矽膜在高溫下形成時，在某些情況下會造成其中氧從用於半導體層 308a、308b、308c 的氧化物半導體中釋放出並且載子密度增加的現象；因此，將溫度設定為不會造成該現象的溫度。

[0166] 然後，絕緣層 313 被加工於所希望的區域，從而形成開口部 374a、374b、374c、374d、374e。另外，絕緣層 313 還用作開口部 374a、374b、374c、374d、374e 形成於其內的絕緣層 314。絕緣層 314 以及開口部 374a、374b、374c、374d、374e 能夠按照以下方式來形成：遮罩藉由第五圖案化被形成於所希望的區域內，並且沒有遮罩覆蓋的區域被蝕刻(參照圖 12A 至 12C)。

[0167] 開口部 374a、374c 被形成，使得導電層

304b、304c 露出。開口部 374b、374d、374e 被形成，使得導電層 310c、310d、310g 露出。另外，在形成開口部 374c 的區域中，與開口部 372a 同樣，可以藉由去除絕緣層 306、312 的一部分而形成有開口部。

[0168] 開口部 374a、374b、374c、374d、374e 的形成方法的例子包括(但不限於)乾蝕刻法。另外，能夠採用濕蝕刻法或者乾蝕刻法和濕蝕刻法的組合來形成開口部 374a、374b、374c、374d、374e。

[0169] 然後，導電層 315 被形成於絕緣層 314 之上，使得覆蓋絕緣層 314 及開口部 374a、374b、374c、374d、374e(參照圖 13A 至 13C)。

[0170] 對於導電層 315，能夠使用透光導電性材料，例如，含有氧化鎢的氧化銦、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦錫(以下稱為 ITO)、氧化銦鋅或者氧化矽添加於其內的氧化銦錫。另外，導電層 315 能夠藉由例如濺射法來形成。

[0171] 然後，導電層 315 被加工於所希望的區域內，從而形成導電層 316a、316b、316c。導電層 316a、316b、316c 能夠按照這樣的方式來形成：遮罩藉由第六圖案化形成於所希望的區域內，並且沒有該遮罩覆蓋的區域被蝕刻(參照圖 14A 至 14C)。

[0172] 藉由以上過程，形成在基板 302 上的包括電晶體的驅動電路部 104 以及像素部 102 能夠形成於同一基板之上。在本實施方式所描述的製造過程中，驅動電路

部、電晶體、電容元件等能夠藉由第一至第六圖案化(也就是六個遮罩)來同時形成。

[0173] 然後，以下將描述形成於被設置為面對著基板 302 的基板 342 之上的結構。

[0174] 首先，基板 342 被製備。對於基板 342 的材料，可以參照能夠用於基板 302 的材料。然後，遮光層 344 和有色層 346 被形成於基板 342 之上(參照圖 15A 至 15C)。

[0175] 遮光層 344 較佳為具有遮罩在特定波長區域內的光的功能，並且能夠是金屬膜或者包含黑色顏料等的有機絕緣膜等。

[0176] 有色層 346 能夠透射在特定波長區域內的光即可。例如，能夠使用用於透射在紅色波長範圍內的光的紅色(R)濾色器、用於透射在綠色波長範圍內的光的綠色(G)濾色器、用於透射在藍色波長範圍內的光的藍色(B)濾色器等。每個濾色器藉由列印法、噴墨法、使用光微影技術的蝕刻法等以任何各種材料形成於所希望的位置。

[0177] 然後，絕緣層 348 形成於遮光層 344 和有色層 346 之上(參照圖 16A 至 16C)。

[0178] 對於絕緣層 348，例如能夠使用丙烯酸樹脂等有機絕緣膜。藉由形成絕緣層 348，例如能夠防止包含於有色層 346 內的雜質等擴散到液晶層 320 一側。注意，絕緣層 348 並不一定要形成，也可以不形成絕緣層 348。

[0179] 然後，導電層 350 形成於絕緣層 348 之上(圖

17A 至 17C)。作為導電層 350，能夠使用可以用於導電層 315 的材料。

[0180] 藉由以上過程，能夠形成在基板 342 上的結構。

[0181] 然後，配向膜 318 和配向膜 352 分別形成於基板 302 和基板 342 之上，明確而言，在形成於基板 302 之上的絕緣層 314 及導電層 316a、316b、316c 之上，以及在形成於基板 342 之上的導電層 350 之上。配向膜 318 和 352 能夠藉由摩擦法、光學配向法等來形成。其後，液晶層 320 形成於基板 302 和基板 342 之間。液晶層 320 能夠藉由分配器法(滴注法)或者在基板 302 和基板 342 彼此黏合之後利用毛細現象來注入液晶的注入法來形成。

[0182] 藉由以上過程，能夠製造圖 3A 至 3C 所示的顯示裝置。

[0183] 本實施方式能夠與本說明書中的另一種實施方式適當地結合。

[0184]

實施方式 3

在本實施方式中，實施方式 1 所描述的顯示裝置的變形例子將參照圖 18A 至圖 20B 來描述。

[0185] 圖 18A 至 18C 是實施方式 1 中的圖 3A 至 3C 所示的結構的變形例子。注意，與以上實施方式中的那些部分類似的部分以及具有與以上實施方式中的那些功能類似的功能的部分被賦予相同的符號，並且省略關於它們的

詳細描述。

[0186] 另外，圖 18A 示出對應於圖 2A 所示的點劃線 X1-Y1 的剖面的剖面圖，圖 18B 示出對應於圖 2B 所示的點劃線 X2-Y2、X3-Y3 的剖面的剖面圖，圖 18C 示出對應於圖 2C 所示的點劃線 X4-Y4 的剖面的剖面圖。

[0187] 圖 18A 所示的驅動電路部 104 包括：基板 302；形成於基板 302 之上的導電層 304a 和 304b；形成於基板 302 及導電層 304a 和 304b 之上的絕緣層 305；形成於絕緣層 305 之上的絕緣層 306；形成於絕緣層 306 之上的且與導電層 304a 重疊的半導體層 308a；形成於半導體層 308a 上的絕緣層 370；形成於絕緣層 370 和半導體層 308a 之上的導電層 310a 和 310b；形成於絕緣層 370 之上的導電層 310c；形成為覆蓋於半導體層 308a 及導電層 310a、310b 和 310c 之上的絕緣層 312；形成於絕緣層 312 之上的絕緣層 314；以及形成於絕緣層 314 之上的導電層 316a。

[0188] 注意，在圖 18A 所示的驅動電路部 104 中，導電層 316a 用作將導電層 304b 連接於導電層 310c 的佈線。導電層 304b 藉由形成在絕緣層 305、306、312、314、370 的開口部與導電層 316a 連接，導電層 310c 藉由形成在絕緣層 312、314 的開口部與導電層 316a 連接。

[0189] 另外，在圖 18A 所示的驅動電路部 104 中，導電層 310a 及導電層 310b 藉由絕緣層 370 內的開口部連接於半導體層 308a。

[0190] 圖 18B 所示的驅動電路部 104 包括：基板 302；形成於基板 302 之上的導電層 304c、304d；形成於基板 302 及導電層 304c、304d 之上的絕緣層 305；形成於絕緣層 305 之上的與導電層 304d 重疊的位置的絕緣層 306；形成於絕緣層 306 之上的與導電層 304d 重疊的位置的半導體層 308b；形成於半導體層 308b 之上的與導電層 304d 重疊的位置的絕緣層 370；形成於絕緣層 306 之上的導電層 310d；形成於絕緣層 370 之上的導電層 310e；形成為覆蓋絕緣層 306、導電層 310d 和 310e 的絕緣層 312；以及形成於絕緣層 312 之上的絕緣層 314。另外，在絕緣層 314 上形成有導電層 316b。

[0191] 另外，在圖 18B 所示的驅動電路部 104 中，導電層 316b 具有作為連接導電層 304c 與導電層 310d 的佈線的功能。導電層 316b 藉由形成在絕緣層 305、306、312、314、370 的開口部以及形成在絕緣層 312、314 的開口部與導電層 310d 連接。

[0192] 在圖 18B 所示的驅動電路部 104 中，與圖 3A 至圖 3C 所示的驅動電路部 104 同樣地形成有靜電破壞誘發區 360。靜電破壞誘發區 360 具有與實施方式 1 所示的效果同樣的效果。

[0193] 另外，在圖 18B 所示的驅動電路部 104 中，在導電層 304d 與導電層 310e 之間具有絕緣層 305、絕緣層 306、半導體層 308b 及絕緣層 370。藉由除了絕緣層 305 及絕緣層 306 之外還形成半導體層 308b 及絕緣層

370，可以使導電層 304d 與導電層 310e 之間的距離變長。因此，可以減少在導電層 304d 與導電層 310e 之間有可能產生的寄生電容。另外，藉由使導電層 304d 與導電層 310e 之間的距離變長，可以降低在導電層 304d 及導電層 310e 之間發生短路的可能性。

[0194] 圖 18C 所示的像素部 102 包括：基板 302；形成在基板 302 上的導電層 304e；形成在基板 302 及導電層 304e 上的絕緣層 305；形成在絕緣層 305 上的絕緣層 306；形成在絕緣層 306 上且形成在與導電層 304e 重疊的位置的半導體層 308c；形成在絕緣層 306 上的半導體層 308d；形成在半導體層 308c 上的絕緣層 370；形成在絕緣層 370 及半導體層 308c 上的導電層 310f、310g；以覆蓋絕緣層 370 及導電層 310f、310g 的方式形成的絕緣層 312；形成在絕緣層 312 上且形成在半導體層 308d 上的絕緣層 314；以及形成在絕緣層 314 上且連接於導電層 310g 的導電層 316c。

[0195] 另外，導電層 316c 藉由形成在絕緣層 312、314 的開口部連接到導電層 310g。

[0196] 如此，圖 18A 至圖 18C 所示的顯示裝置與圖 3A 至圖 3C 所示的顯示裝置的不同之處在於其中形成有絕緣層 370。藉由在形成半導體層 308a、308b、308c、308d 之後形成絕緣層，並對該絕緣層進行加工，可以形成絕緣層 370。絕緣層 370 可以使用能夠用於絕緣層 312 的材料及方法來形成。

[0197] 藉由形成絕緣層 370，可以覆蓋半導體層 308a、308c。另外，半導體層 308a、308c 藉由設置在絕緣層 370 的開口部與用作源極電極及汲極電極的導電層 310a、310b、310f、310g 連接。在加工用作源極電極及汲極電極的導電層時，半導體層 308a、308c 由絕緣層 370 保護。因此，絕緣層 370 用作所謂的通道保護膜。

[0198] 另外，在圖 3A 至圖 3C 所示的顯示裝置中，如實施方式 2 所示的那樣，可以使用六個遮罩製造。另一方面，在圖 18A 至圖 18C 所示的顯示裝置中，可以增加一個遮罩而使用七個遮罩製造。

[0199] 另外，在圖 18 所示的電晶體 131_3、131_1 中，雖然說明了絕緣層 370 覆蓋半導體層 308a、308c 的形狀，但是並不侷限於此。例如，如圖 19 所示，也可以只在電晶體的通道形成區中形成絕緣層 370。但是，如圖 18 所示，藉由使絕緣層 370 也覆蓋半導體層 308a、308c 的外周部，可以由絕緣層 370 保護半導體層 308a、308c 而避免雜質等侵入，因此圖 18 所示的結構是較佳的。

[0200] 接著，下面對圖 20A 及圖 20B 所示的顯示裝置進行說明。

[0201] 圖 20A 及圖 20B 是實施方式 1 的圖 3A 所示的結構的變形例。注意，與上述實施方式所示的部分相同的部分或具有同樣功能的部分由相同的元件符號表示，並省略其詳細說明。

[0202] 圖 20A 所示的驅動電路部 104 與圖 3A 所示的

驅動電路部 104 的不同之處在於導電層 304b 與導電層 310c 的連接方法。明確而言，在圖 20A 所示的驅動電路部 104 中，導電層 310c 的一部分與導電層 304b 的一部分重疊地配置。另外，導電層 304b 與導電層 310c 藉由導電層 316a 連接。如此，藉由將導電層 310c 的一部分與導電層 304b 的一部分重疊地設置，可以縮小驅動電路部的面積。例如，當將圖 20A 所示的驅動電路部 104 用於圖 1A 所示的閘極驅動器 104a 時，可以縮小閘極驅動器 104a 的面積。

[0203] 圖 20B 所示的驅動電路部 104 與圖 3A 所示的驅動電路部 104 的不同之處在於形成有絕緣層 370 以及導電層 304b 與導電層 310c 的連接方法。絕緣層 370 具有與圖 18A 至圖 18C 所示的絕緣層 370 同樣的功能及效果。導電層 304b 與導電層 310c 的連接方法則具有與圖 20A 所示的連接方法同樣的功能及效果。

[0204] 如上所述，在本實施方式所示的顯示裝置中，在驅動電路部中具有靜電破壞誘發區。藉由將與閘極電極在同一製程中形成的佈線以及與源極電極及汲極電極在同一製程中形成的佈線之間的絕緣膜的厚度變薄，換言之，使佈線之間的距離變短，從而該靜電破壞誘發區可以抑制其他佈線圖案之間的絕緣膜的靜電破壞。另外，在靜電破壞誘發區中，由於與閘極電極在同一製程中形成的佈線的形狀為梳齒狀，所以容易使因 ESD 而有可能產生的過電流流過。

[0205] 如此，在本發明的一個方式中，藉由採用在其驅動電路部中具有靜電破壞誘發區的顯示裝置，可以提供一種能夠提高可靠性的新的顯示裝置。

[0206] 本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。

[0207]

實施方式 4

在本實施方式中，使用圖 21A 至圖 21C 對在實施方式 1 中說明的靜電破壞誘發區 360 的變形例進行說明。

[0208] 注意，在實施方式 1 中說明了將靜電破壞誘發區 360 形成在驅動電路部 104 中的結構，但是在本實施方式中，說明在顯示裝置的外周部形成靜電破壞誘發區的結構。

[0209] 圖 21A 示意性地示出顯示裝置及顯示裝置外周部的俯視圖，圖 21B 示意性地示出將圖 21A 所示的靜電破壞誘發區 362a 放大的俯視圖，圖 21C 是相當於圖 21B 所示的切斷線 X5-Y5 的剖面圖。

[0210] 在圖 21A 中，在顯示裝置 100 中形成有像素部 102、閘極驅動器 104a 及源極驅動器 104b。另外，在顯示裝置 100 的外周部形成有包括多個佈線的保護環 362。保護環 362 包括靜電破壞誘發區 362a。

[0211] 如圖 21A 所示，藉由在顯示裝置 100 的外周形成保護環 362，可以保護顯示裝置 100 而避免起因於在顯示裝置 100 的製程中有可能發生的 ESD 等的過電流流

過。例如，保護環 362 用作天線，在顯示裝置 100 的製程中產生的過電流能夠被施加到保護環 362。如此，藉由形成保護環 362，可以保護顯示裝置 100 而避免起因於 ESD 等的過電流流過。

[0212] 圖 21B 是將形成在保護環 362 中的靜電破壞誘發區 362a 放大的俯視圖。下面參照圖 21A 至圖 21C 對靜電破壞誘發區 362a 進行說明。

[0213] 靜電破壞誘發區 362a 包括：基板 402；形成在基板 402 上的導電層 404；形成在基板 402 及導電層 404 上的絕緣層 405；形成在絕緣層 405 上的絕緣層 406；形成在絕緣層 406 上的導電層 410；形成在絕緣層 406 及導電層 410 上的絕緣層 412；形成在絕緣層 412 上的絕緣層 414；以及形成在絕緣層 414 上的導電層 416。

[0214] 另外，作為基板 402，可以援用能夠用於上述實施方式所示的基板 302 的材料。此外，作為導電層 404，可以援用能夠用於上述實施方式所示的導電層 304a 的材料。此外，作為絕緣層 405，可以援用能夠用於上述實施方式所示的絕緣層 305 的材料。此外，作為絕緣層 406，可以援用能夠用於上述實施方式所示的絕緣層 306 的材料。此外，作為導電層 410，可以援用能夠用於上述實施方式所示的導電層 310a 的材料。此外，作為絕緣層 412，可以援用能夠用於上述實施方式所示的絕緣層 312 的材料。此外，作為絕緣層 414，可以援用能夠用於上述實施方式所示的絕緣層 314 的材料。此外，作為導電層

416，可以援用能夠用於上述實施方式所示的導電層 316a 的材料。

[0215] 另外，靜電破壞誘發區 362a 具有開口部 474a 及開口部 474b。在開口部 474a 中，絕緣層 405、406、412、414 的一部分被去除，露出導電層 404。另外，在開口部 474b 中，絕緣層 412、414 的一部分被去除，露出導電層 410。另外，導電層 404 與導電層 410 由形成在開口部 474a、474b 及絕緣層 414 上的導電層 416 連接。

[0216] 注意，在本實施方式中，雖然說明了導電層 416 覆蓋靜電破壞誘發區 362a 上部的整個面的形狀，但是並不侷限於此。例如，既可以只在形成開口部 474a 及開口部 474b 的一部分形成導電層 416，也可以不形成導電層 416。由於保護環 362 及保護環 362 所包括的靜電破壞誘發區 362a 形成在顯示裝置 100 的外周部，所以不會直接影響顯示裝置 100。因此，關於導電層 404 與導電層 410 的連接方法或者導電層 404 及導電層 410 的頂面形狀等，實施者可以適當地選擇最合適的結構。

[0217] 另外，靜電破壞誘發區 362a 具有與上述實施方式 1 所示的靜電破壞誘發區 360 同樣的效果。

[0218] 如此，在本實施方式中，藉由在顯示裝置的外周部形成靜電破壞誘發區，可以提供一種能夠提高可靠性的新的顯示裝置。

[0219] 本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。

[0220]

實施方式 5

在本實施方式中，使用圖 22A 及圖 22B 對可以用於圖 1A 所示的像素電路部 108 的電路結構進行說明。注意，具有與上述實施方式所示的功能同樣的功能的部分由相同的元件符號表示，並省略其詳細說明。

[0221] 圖 22A 所示的像素電路部 108 包括液晶元件 322、電晶體 131_1 和電容元件 133_1。

[0222] 液晶元件 322 的一對電極之一的電位根據像素電路部 108 的規範來適當地設定。液晶元件 322 的配向狀態取決於寫入的資料。共同電位可以被供應給包含於多個像素電路部 108 中的每個像素電路部內的液晶元件 322 的一對電極之一。此外，給一個行內的像素電路部 108 中的液晶元件 322 的一對電極之一供應的電位可以不同於給另一行內的像素電路部 108 中的液晶元件 322 的一對電極之一供應的電位。

[0223] 作為包括液晶元件 322 的顯示裝置的驅動方法的例子，可以舉出下列模式：TN 模式；STN 模式；VA 模式；ASM(軸對稱配向微單元)模式；OCB(光學補償雙折射)模式；FLC(鐵電液晶)模式；AFLC(反鐵電液晶)模式；MVA(多域垂直配向)模式；PVA(圖案化垂直配向)模式；IPS 模式；FFS 模式；以及 TBA(橫向彎曲配向)模式等。顯示裝置的驅動模式的其它例子包括 ECB(電控雙折射)模式、PDLC(聚合物分散液晶)模式、PNLC(聚合物網路液

晶)模式或客主模式。注意，本發明並不限制於這些例子，而是能夠將各種液晶元件和驅動方法應用於液晶元件及其驅動方法。

[0224] 液晶元件可以使用包含呈現藍相(Blue Phase)的液晶和手性材料的液晶組成物來形成。呈現藍相的液晶具有 1msec 或更短的回應時間，並且其具有光學各向同性，因此配向處理並不是必需的，並且視角依賴性是小的。

[0225] 在第 m 行和第 n 列的像素電路部 108 中，電晶體 131_1 的源極和汲極之一與資料線 DL_n 電連接，而另一個與液晶元件 322 的一對電極中的另一個電連接。電晶體 131_1 的閘極與掃描線 GL_m 電連接。電晶體 131_1 具有藉由變為導通或關閉狀態來控制是否寫入資料信號的功能。

[0226] 電容元件 133_1 的一對電極之一與被供應以電位的佈線(以下稱為電位供應線 VL)電連接，並且另一個與液晶元件 322 的那對電極中的另一個電極電連接。電位供應線 VL 的電位按照像素電路 111 的規範適當地設定。電容元件 133_1 用作儲存寫入資料的儲存電容器。

[0227] 例如，在包括圖 22A 中的像素電路部 108 的顯示裝置內，像素電路部 108 由閘極驅動器 104a 依次逐行選擇，由此電晶體 131_1 被導通並且資料信號被寫入。

[0228] 藉由關閉電晶體 131_1，資料已經寫入其中的像素電路部 108 進入保持狀態。藉由依次逐行地執行該操

作，從而影像能夠被顯示。

[0229] 圖 22B 所示的像素電路部 108 包括電晶體 131_2、電容元件 133_2、電晶體 134 和發光元件 135。

[0230] 電晶體 131_2 的源極和汲極之一與被供應以資料信號的佈線(以下稱為資料線 DL_n)電連接。電晶體 131_2 的閘極與被供應以閘極信號的佈線(以下稱為掃描線 GL_m)電連接。

[0231] 電晶體 131_2 具有藉由變為導通或關閉狀態來控制是否寫入資料信號的資料的功能。

[0232] 電容元件 133_2 的一對電極之一與被供應以功率的佈線(電源線 VL_a)電連接，而另一個電極與電晶體 131_2 的源極和汲極中的另一個電連接。

[0233] 電容元件 133_2 用作儲存寫入的資料的儲存電容器。

[0234] 電晶體 134 的源極和汲極之一與電源線 VL_a 電連接。此外，電晶體 134 的閘極與電晶體 131_2 的源極和汲極中的另一個電連接。

[0235] 發光元件 135 的陽極和陰極之一與電源線 VL_b 電連接，而另一個與電晶體 134 的源極和汲極中的另一個電連接。

[0236] 作為發光元件 135，能夠使用例如有機電致發光元件(也稱為有機 EL 元件)等。注意，發光元件 135 並不限制於有機 EL 元件，也能夠使用包含無機材料的無機 EL 元件。

[0237] 高電源電位 VDD 被供應給電源線 VL_a 和電源線 VL_b 之一，而低電源電位 VSS 被供應給另一個。

[0238] 在包括圖 22B 中的像素電路部 108 的顯示裝置內，像素電路部 108 由閘極驅動器 104a 依次逐行選擇，由此使電晶體 131₂ 導通並且資料信號被寫入。

[0239] 藉由關閉電晶體 131₂，資料已經寫入其中的像素電路部 108 進入保持狀態。此外，在電晶體 134 的源極和汲極之間流過的電流的大小根據寫入資料信號的電位來控制。發光元件 135 發射出亮度與流過的電流大小對應的光。藉由依次逐行地執行該操作，從而影像能夠被顯示。

[0240] 注意，在本說明書等中，顯示元件、作為包含顯示元件的設備的顯示裝置、發光元件以及作為包含發光元件的設備的發光裝置能夠採用各種模式或者能夠包括各種元件。顯示元件、顯示裝置、發光元件或發光裝置的例子包括 EL(電致發光)元件(例如，包含有機和無機材料的 EL 元件、有機 EL 元件或無機 EL 元件)、LED(例如，白光 LED、紅光 LED、綠光 LED 或藍光 LED)、電晶體(根據電流而發射出光的電晶體)、電子發射體、液晶元件、電子墨水、電泳元件、電潤濕元件、柵光閥(GLV)、電漿顯示面板(PDP)、使用微電機系統的顯示裝置(MEMS)、數位微鏡設備(DMD)、數位微快門(DMS)、MIRASOL(在日本註冊的商標)、干涉測量調節器顯示器(IMOD)、壓電陶瓷顯示器或碳奈米管，這些是其對比度、亮度、反射

率、透射率等藉由電磁作用來改變的顯示介質。使用 EL 元件的顯示裝置的例子包括 EL 顯示器等。使用電子發射元件的顯示裝置的例子包括場發射顯示器(FED)、SED 型平板顯示器(SED：Surface-conduction Electron-emitter Display、表面傳導電子發射體顯示器)等。使用液晶元件的顯示裝置的例子包括液晶顯示器(例如，透射式液晶顯示器、透反式液晶顯示器、反射式液晶顯示器、直視型液晶顯示器)等。使用電子墨水或電泳元件的顯示裝置的例子包括電子紙等。

[0241] EL 元件的例子是包括陽極、陰極以及夾在陽極和陰極之間的 EL 層的元件等。EL 層的例子包括，但不限於，利用來自單重態激子的光發射(螢光)的層、利用來自三重態激子的光發射(磷光)的層、利用來自單重態激子的光發射(螢光)和來自三重態激子的光發射(磷光)的層、包含有機材料的層、包含無機材料的層、包含有機材料和無機材料的層、包含高分子材料的層、包含低分子材料的層、包含高分子材料和低分子材料的層等。此外，各種類型的 EL 元件同樣能夠用作這些例子。

[0242] 液晶元件的例子是其中光的透射和非透射受液晶的光學調變作用所控制的元件。元件能夠被配置以包含一對電極和液晶層。液晶的光學調變作用受施加於液晶的電場(包括橫向電場、縱向電場和斜向電場)所控制。注意，明確而言，下列液晶能夠用於液晶元件：向列型液晶；膽甾型液晶；近晶型液晶；盤狀液晶；熱致液晶；溶

致液晶；低分子液晶；高分子液晶；聚合物分散液晶(PDLC)；鐵電液晶；反鐵電液晶；主鏈液晶；側鏈高分子液晶；以及香蕉型液晶等。

[0243] 例如，電子紙的顯示方法能夠使用分子(利用光學各向異性、染料分子配向等的方法)、粒子(利用電泳、粒子移動、粒子旋轉、相變等的方法)、膜的一端的移動、分子的著色性質或相變、分子對光的吸收或者電子和電洞結合所致的自發光來執行。特別地，電子紙的顯示方法的例子有微囊型電泳、水平移動型電泳、垂直移動型電泳、球狀扭轉球、磁性扭轉球、圓柱扭轉球方式、帶電色粉、電子粉粒流體、磁泳型、磁熱敏式、電潤濕、光散射(透明/白濁變化)、膽固醇相液晶/光導電層、膽固醇相液晶、雙穩態向列液晶、強介電液晶、二色性色素·液晶分散型、可動薄膜、利用無色染料的著色和去色、光致變色、電致變色、電沉積、撓性有機 EL 等。注意，本發明並不限制於這些例子，並且各種電子紙和顯示方法都能夠用作電子紙及其顯示方法。在此，在使用微膠囊電泳的情況下，能夠防止電泳粒子的聚集和沉澱。電液態粉末具有諸如高速回應、高反射率、廣視角、低功耗和記憶性之類的優點。

[0244] 本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。

[0245]

實施方式 6

在本實施方式中，能夠用於實施方式 1 的圖 1A 所示的顯示裝置的像素部 102 和驅動電路部 104 中的電晶體的結構將在下文參照圖 23A 至圖 23D 來描述。

[0246] 圖 23A 所示的電晶體包括：在基板 302 之上的導電層 304a、在基板 302 和導電層 304a 之上的絕緣層 305 和 306、在絕緣層 306 之上的氧化物疊層 390、以及在絕緣層 306 和氧化物疊層 390 之上的導電層 310a 和 310b。還能夠給圖 23A 所示的電晶體提供在電晶體之上的絕緣層 312 和 314，詳細地，在氧化物疊層 390 及導電層 310a 和 310b 之上。

[0247] 注意，取決於用於導電層 310a 和 310b 的導電膜的類型，氧有時被從氧化物疊層 390 的一部分中去除，或者混合層被形成，從而在氧化物疊層 390 內形成 n 型區域 392。在圖 23A 中，n 型區域 392 能夠形成於氧化物疊層 390 的區域內，這些區域處於與導電層 310a 和 310b 間的介面附近。n 型區域 392 能夠用作源極和汲極區。

[0248] 在圖 23A 所示的電晶體中，導電層 304a 用作閘極電極，導電層 310a 用作源極電極和汲極電極之一，而導電層 310b 用作源極電極和汲極電極中的另一個。

[0249] 在圖 23A 所示的電晶體中，在氧化物疊層 390 的與導電層 304a 重疊的區域內且位於導電層 310a 和導電層 310b 之間的距離被稱為通道長度。通道形成區指的是在氧化物疊層 390 中與導電層 304a 重疊且夾在導電

層 310a 和導電層 310b 之間的區域。通道是指在通道形成區內的電流主要流過的區域。

[0250] 在此，氧化物疊層 390 將參照圖 23B 更詳細地描述。

[0251] 圖 23B 是圖 23A 所示的氧化物疊層 390 的放大圖。氧化物疊層 390 包括氧化物半導體層 390a 和氧化物層 390b。

[0252] 氧化物半導體層 390a 較佳為包括以含有至少銦(In)、鋅(Zn)和 M(M 是 Al、Ga、Ge、Y、Zr、Sn、La、Ce 或 Hf 等元素)的 In-M-Zn 氧化物表示的層。作為氧化物半導體層 390a，能夠參照用於以上實施方式所描述的半導體層 308a 的氧化物半導體材料或形成方法等。

[0253] 氧化物層 390b 含有在氧化物半導體層 390a 內所含有的一種或多種元素。在氧化物層 390b 是其導帶的底部的能量位於比氧化物半導體層 390a 的能量更接近真空能階達 0.05 eV 以上、0.07 eV 以上、0.1 eV 以上或者 0.15 eV 以上，並且 2 eV 以下、1 eV 以下、0.5 eV 以下或者 0.4 eV 以下的氧化物膜。此時，當電場被施加於用作閘極電極的導電層 304a 時，通道被形成於在氧化物疊層 390 內的導帶的底部處具有最低能量的氧化物半導體層 390a 內。換言之，氧化物層 390b 被佈置於氧化物半導體層 390a 和絕緣層 312 之間，由此電晶體的通道能夠形成於不與絕緣層 312 接觸的氧化物半導體層 390a 內。另外，由於氧化物層 390b 含有在氧化物半導體層 390a 內所

含有的一種或多種元素，介面散射不太可能發生於氧化物半導體層 390a 和氧化物層 390b 之間的介面處。因而，在氧化物半導體層 390a 和氧化物層 390b 之間的載子的傳輸並沒有受到抑制，從而電晶體的場效移動率增加。而且，在氧化物半導體層 390a 與氧化物層 390b 之間不太可能形成介面態。如果在氧化物層 390b 與氧化物半導體層 390a 之間的介面處形成介面態，則形成將該介面用作通道且具有不同臨界電壓的第二電晶體，並且電晶體的表觀臨界電壓可能會變化。因而，藉由設置氧化物層 390b，能夠減小電晶體的電特性(例如，臨界電壓等)的波動。

[0254] 作為氧化物層 390b，使用以 In-M-Zn 氧化物(M 是 Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce 或 Hf 等元素)表示的且與氧化物半導體層 390a 相比含有原子比更大的 M 量的氧化物層。明確而言，在氧化物層 390b 中的上述元素中的任一種的原子比大小為在氧化物半導體層 390a 中的原子比大小的 1.5 倍以上，較佳為 2 倍以上，更佳為 3 倍以上。上述元素中的任一種與氧的鍵合比銦與氧的鍵合更強，因而能夠抑制在氧化物層內產生氧缺陷。換言之，氧化物層 390b 是其中與氧化物半導體層 390a 相比不太可能產生氧缺陷的氧化物層。

[0255] 也就是說，當氧化物半導體層 390a 和氧化物層 390b 每個都是至少含有銦、鋅和 M 的 In-M-Zn 氧化物時，在氧化物層 390b 內的 In : M : Zn 的原子比為 x_1 : y_1 : z_1 ，並且在氧化物半導體層 390a 內的 In : M : Zn 的

原子比為 $x_2 : y_2 : z_2$ ， y_1/x_1 較佳為大於 y_2/x_2 。 y_1/x_1 是 y_2/x_2 的 1.5 倍以上，較佳為 2 倍以上，更佳為 3 倍以上。此時，當在氧化物半導體層 390a 內 y_2 為 x_2 以上時，電晶體能夠具有穩定的電特性。但是，當 y_2 為 x_2 的 3 倍以上時，電晶體的場效移動率被降低；因此， y_2 較佳為小於 x_2 的 3 倍。

[0256] 當氧化物半導體層 390a 是 In-M-Zn 氧化物且 In 和 M 的和是 100 atomic%時，In 對 M 的原子比較佳為如下：In 的比例是 25 atomic%以上，並且 M 的比例低於 75 atomic%；更佳地，In 的比例為 34 atomic%以上，並且 M 的比例低於 66 atomic%。當氧化物層 390b 是 In-M-Zn 氧化物且 In 和 M 的和是 100 atomic%時，In 對 M 的原子比較佳為如下：In 的比例低於 50 atomic%並且 M 的比例為 50 atomic%以上；更佳地，In 的比例低於 25 atomic%並且 M 的比例為 75 atomic%以上。

[0257] 對於氧化物半導體層 390a 和氧化物層 390b，例如能夠使用含有銦、鋅和鎵的氧化物半導體。明確而言，氧化物半導體層 390a 能夠使用其 In : Ga : Zn 的原子比為 1 : 1 : 1 的 In-Ga-Zn 氧化物、其 In : Ga : Zn 的原子比為 3 : 1 : 2 的 In-Ga-Zn 氧化物或者具有在其附近的組成的氧化物。氧化物層 390b 能夠使用下列 In-Ga-Zn 氧化物來形成：其 In : Ga : Zn 的原子比為 1 : 3 : 2 的 In-Ga-Zn 氧化物；其 In : Ga : Zn 的原子比為 1 : 6 : 4 的 In-Ga-Zn 氧化物；其 In : Ga : Zn 的原子比為 1 : 9 : 6 的 In-Ga-Zn

氧化物；或者具有在其附近的組成的氧化物。

[0258] 氧化物半導體層 390a 的厚度為 3 nm 以上且 200 nm 以下，較佳為 3 nm 以上且 100 nm 以下，更佳為 3 nm 以上且 50 nm 以下。氧化物層 390b 的厚度為 3 nm 以上且 100 nm 以下，較佳為 3 nm 以上且 50 nm 以下。

[0259] 然後，氧化物疊層 390 的能帶結構將參照圖 23C 和圖 23D 來描述。

[0260] 例如，氧化物半導體層 390a 使用具有 3.15 eV 的能隙的 In-Ga-Zn 氧化物來形成，而氧化物層 390b 使用具有 3.5 eV 的能隙的 In-Ga-Zn 氧化物來形成。注意，能隙使用光譜型橢圓偏光計(由 HORIBA JOBIN YVON S.A.S.製造的 UT-300)來測量。

[0261] 氧化物半導體層 390a 及氧化物層 390b 的真空能階與價帶的頂部之間的能量差(也稱為游離電位)分別為 8 eV 和 8.2 eV。注意，在真空能階與價帶的頂部之間的能量差能夠使用紫外光電子能譜(UPS：Ultraviolet Photoelectron Spectroscopy)設備(由 ULVAC-PHI 公司製造的 VersaProbe(在日本註冊的商標))來測量。

[0262] 因而，氧化物半導體層 390a 和氧化物層 390b 的真空能階與導帶的底部之間的能量差(也稱為電子親合力)分別為 4.85 eV 和 4.7 eV。

[0263] 圖 23C 示意性地示出了氧化物疊層 390 的能帶結構的一部分。在此，將描述其中氧化矽膜被設置為與氧化物疊層 390 接觸的結構。在圖 23C 中，Ec11 表示在

氧化矽膜中的導帶的底部的能量； E_{cS1} 表示在氧化物半導體層 390a 中的導帶的底部的能量； E_{cS2} 表示在氧化物層 390b 中的導帶的底部的能量；而 E_{cI2} 表示在氧化矽膜中的導帶的底部的能量。此外， E_{cI1} 對應於圖 23A 中的絕緣層 306，而 E_{cI2} 對應於圖 23A 中的絕緣層 312。

[0264] 如圖 23C 所示，在氧化物半導體層 390a 與氧化物層 390b 之間的介面處沒有能障，並且導帶的底部的能量被平滑地或連續地改變。可以說，這是因為氧化物疊層 390 含有在氧化物半導體層 390a 內所含有的元素，並且氧在氧化物半導體層 390a 與氧化物層 390b 之間互相傳輸，從而形成混合層。

[0265] 如圖 23C 所示，可知在氧化物疊層 390 中的氧化物半導體層 390a 用作阱，並且包括氧化物疊層 390 的電晶體的通道區形成於氧化物半導體層 390a 內。注意，由於氧化物疊層 390 的導帶的底部的能量被連續地改變，因而可以認為氧化物半導體層 390a 和氧化物層 390b 是連續的。

[0266] 儘管因雜質或缺陷所致的陷阱能階可能如同圖 23C 所示的那樣形成於氧化物層 390b 和絕緣層 312 之間的介面附近，但是氧化物半導體層 390a 能夠由於氧化物層 390b 的存在而與陷阱能階間隔開。但是，當在 E_{cS1} 與 E_{cS2} 之間的能量差為小時，氧化物半導體層 390a 內的電子有時越過該能量差而達到陷阱能階。由於電子被陷阱能階所俘獲，在絕緣膜介面會產生負電荷，電晶體的臨界

電壓向正側漂移。因此，較佳的是在 EcS1 與 EcS2 之間的能量差為 0.1 eV 以上，更佳為 0.15 eV 以上，因為電晶體的臨界電壓的波動被防止，並且可獲得穩定的電特性。

[0267] 圖 23D 示意性地示出了氧化物疊層 390 的能帶結構的一部分，該能帶結構是圖 23C 所示的能帶結構的變形例子。在此，將描述其中氧化矽膜被設置為與氧化物疊層 390 接觸的結構。在圖 23D 中，EcI1 表示在氧化矽膜中的導帶的底部的能量；EcS1 表示在氧化物半導體層 390a 中的導帶的底部的能量；而 EcI2 表示在氧化矽膜中的導帶的底部的能量。此外，EcI1 對應於圖 23A 中的絕緣層 306，而 EcI2 對應於圖 23A 中的絕緣層 312。

[0268] 在圖 23A 所示的電晶體中，氧化物疊層 390 的上部，即，氧化物層 390b 有時在導電層 310a 和 310b 的形成中被蝕刻。但是，氧化物半導體層 390a 和氧化物層 390b 的混合層有可能在氧化物層 390b 的形成中形成於氧化物半導體層 390a 的頂表面。

[0269] 例如，當氧化物半導體層 390a 是使用其 In : Ga : Zn 原子比為 1 : 1 : 1 的 In-Ga-Zn 氧化物或者其 In : Ga : Zn 原子比為 3 : 1 : 2 的 In-Ga-Zn 氧化物，並且氧化物層 390b 是以其 In : Ga : Zn 原子比為 1 : 3 : 2 的 In-Ga-Zn 氧化物或者其 In : Ga : Zn 原子比為 1 : 6 : 4 的 In-Ga-Zn 氧化物時，在氧化物層 390b 中的 Ga 含量高於在氧化物半導體層 390a 中的 Ga 含量。因而，GaOx 層或者其 Ga 含量高於氧化物半導體層 390a 中的 Ga 含量的混合層能夠形

成於氧化物半導體層 390a 的頂表面。

[0270] 由於該原因，即使氧化物層 390b 被蝕刻，在 EcI2 側的 EcS1 的導帶的底部的能量也增加，從而有時能夠獲得圖 23D 所示的能帶結構。

[0271] 本實施方式所描述的結構能夠適當地結合其它實施方式的任何結構來使用。

[0272]

實施方式 7

在本實施方式中，能夠與本發明的一個實施方式的顯示裝置組合的觸摸感測器和顯示模組將參照圖 24A 至圖 26 來描述。

[0273] 圖 24A 是觸摸感測器 4500 的結構例子的分解透視圖。圖 24B 是觸摸感測器 4500 的電極的結構例子的平面圖。圖 25 是觸摸感測器 4500 的結構例子的剖面圖。

[0274] 圖 24A 和圖 24B 所示的觸摸感測器 4500 包括在基板 4910 之上的沿 X 軸方向排布的多個導電層 4510 以及沿與 X 軸方向交叉的 Y 軸方向排布的多個導電層 4520。在圖 24A 和圖 24B 中，觸摸感測器 4500 的多個導電層 4510 的平面圖以及觸摸感測器 4500 的多個導電層 4520 的平面圖被單獨地示出。

[0275] 圖 25 是圖 24A 和圖 24B 所示的觸摸感測器 4500 的導電層 4510 和導電層 4520 的相交部分的等效電路圖。如圖 25 所示，電容器 4540 被形成於導電層 4510 和導電層 4520 的相交部分處。

[0276] 導電層 4510 和導電層 4520 具有各自有多個四邊形導電膜相互連接於其內的結構。多個導電層 4510 和多個導電層 4520 被提供，使得其中的導電膜的四邊形的部分不互相重疊。在導電層 4510 和導電層 4520 的相交部分處，絕緣層被設置於導電層 4510 和導電層 4520 之間，用於防止導電層 4510 和 4520 相互接觸。

[0277] 圖 26 是示出圖 24A 和圖 24B 中的觸摸感測器 4500 的導電層 4510 和導電層 4520 的連接結構的一個例子的剖面圖。作為一個例子，圖 26 示出了其中導電層 4510(導電層 4510a、4510b 和 4510c)與導電層 4520 相交的部分的剖面圖。

[0278] 如圖 26 所示，導電層 4510 包括於第一層內的導電層 4510a 和導電層 4510b 以及在絕緣層 4810 之上的於第二層內的導電層 4510c。導電層 4510a 和導電層 4510b 藉由導電層 4510c 來連接。導電層 4520 使用在第一層內的導電膜來形成。絕緣層 4820 被形成，使得覆蓋導電層 4510 和 4520 以及電極 4710。作為絕緣層 4810 和 4820，可以形成例如氧氮化矽膜。使用絕緣膜形成的基膜可以被設置於基板 4910 與導電層 4510 及電極 4710 之間。作為基膜，能夠形成例如氧氮化矽膜。

[0279] 導電層 4510 和導電層 4520 使用能夠透射可見光的導電材料來形成。例如，作為具有透光性的導電材料，可以舉出含有氧化矽的氧化銦錫、氧化銦錫、氧化鋅、氧化銦鋅或者添加了鎵的氧化鋅等。

[0280] 導電層 4510a 連接於電極 4710。用於連接於 FPC 的端子使用電極 4710 來形成。像導電層 4510 一樣，導電層 4520 連接於其他的電極 4710。電極 4710 能夠由例如鎢膜形成。

[0281] 絕緣層 4820 被形成，使得覆蓋導電層 4510、4520 和電極 4710。開口部被形成於電極 4710 之上的絕緣層 4810 和 4820 內，以使電極 4710 和 FPC 電連接。基板 4920 使用黏合劑、黏合膜等貼附於絕緣層 4820 上。藉由將基板 4910 側以黏合劑或黏合膜安裝在顯示面板的濾色器基板，從而形成觸控面板。

[0282] 然後，能夠使用本發明的一個實施方式的顯示裝置來形成的顯示模組將參照圖 27 來描述。

[0283] 在圖 27 的顯示模組 8000 中，與 FPC8003 連接的觸控面板 8004、與 FPC8005 連接的顯示面板 8006、背光單元 8007、框架 8009、印刷電路板 8010 和電池 8011 被設置於上蓋 8001 與下蓋 8002 之間。

[0284] 上蓋 8001 和下蓋 8002 的形狀和尺寸能夠根據觸控面板 8004 和顯示面板 8006 的尺寸自由地改變。

[0285] 觸控面板 8004 能夠是電阻膜式觸控面板或靜電容量式觸控面板，並且能夠被形成為與顯示面板 8006 重疊。顯示面板 8006 的反基板(密封基板)能夠具有觸控面板功能。光感測器可以被設置於顯示面板 8006 的每個像素內，以製成光學式觸控面板。

[0286] 背光單元 8007 包括光源 8008。光源 8008 可

以被設置於背光單元 8007 的端部，並且可以使用光擴散板。

[0287] 框架 8009 保護顯示面板 8006，並且還用作阻擋由印刷電路板 8010 的操作所產生的電磁波的電磁屏蔽。框架 8009 可以用作散熱板。

[0288] 印刷電路板 8010 被提供以電源電路以及用於輸出視訊訊號和時脈信號的信號處理電路。作為用於給電源電路供電的電源，可以使用外部商用電源或者使用單獨提供的電池 8011 的電源。電池 8011 在使用商用電源的情形中可以被省略。

[0289] 顯示模組 8000 可以另外設置有諸如偏光板、相位差板、稜鏡片等的部件。

[0290] 本實施方式的結構等能夠與其它實施方式中的任何結構適當地結合。

[0291]

實施方式 8

在本實施方式中，將描述電子裝置的例子。

[0292] 圖 28A 至圖 28H 以及圖 29A 至圖 29D 每個都示出了電子裝置。這些電子裝置能夠包括外殼 5000、顯示部分 5001、揚聲器 5003、LED 燈 5004、操作鍵 5005(包括電源開關或操作開關)、連接端子 5006、感測器 5007(具有測量力、位移、位置、速度、加速度、角速度、旋轉頻率、距離、光、液體、磁力、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電功率、輻

射、流率、濕度、水分、梯度、振盪、氣味或紅外線的功能的感測器)、麥克風 5008 等。

[0293] 圖 28A 示出了除了上述構成要素之外還能夠包括開關 5009、紅外線埠 5010 等的移動電腦。圖 28B 示出了設置有儲存介質的可攜式影像再現設備(例如, DVD 播放機), 並且該影像再現設備除了上述構成要素之外還能夠包括第二顯示部分 5002、儲存介質讀出部分 5011 等。圖 28C 示出了除了以上構成要素之外還能夠包括第二顯示部分 5002、支架 5012、耳機 5013 等的眼鏡式顯示器。圖 28D 示出了除了上述目標之外還能夠包括儲存介質讀出部分 5011 等的可攜式遊戲機。圖 28E 示出了除了上述目標外還能夠包括天線 5014、快門按鈕 5015、影像接受部分 5016 等的具有電視接收功能的數位相機。圖 28F 示出了除了上述目標外還能夠包括第二顯示部分 5002、儲存介質讀出部分 5011 等的可攜式遊戲機。圖 28G 示出了除了上述目標外還能夠包括調諧器、影像處理部分等的電視接收器。圖 28H 示出了除了上述目標外還能夠包括能夠發送並接收信號的充電器 5017 等的可攜式電視接收器。圖 29A 示出了除了上述目標外還能夠包括支架底座 5018 等的顯示器。圖 29B 示出了除了上述構成要素外還能夠包括外部連接埠 5019、快門按鈕 5015、影像接收部分 5016 等的相機。圖 29C 示出了除了上述目標外還能夠包括指向裝置 5020、外部連接埠 5019、讀寫器 5021 等的電腦。圖 29D 示出了除了上述構成要素之外還能夠包括發

送器、接收器、用於行動電話和移動終端的一段局部接收服務的調諧器等的行動電話。

[0294] 圖 28A 至圖 28H 和圖 29A 至圖 29D 所示的電子裝置能夠具有多種功能。例如，可以舉出在顯示部分上顯示多種資訊(靜止影像、運動影像、文字影像等)的功能，觸控面板功能，顯示日曆、日期、時間等的功能，用於以多種軟體(程式)來控制過程的功能，無線通訊功能，使用無線通訊功能連接於多種電腦網路的功能，以無線通訊功能來發送和接收多種資料的功能，讀取儲存於儲存介質內的程式或資料並將程式和資料顯示於顯示部分上的功能等。此外，包括多個顯示部分的電子裝置能夠具有：在一個顯示部分上顯示影像資訊而在另一個顯示部分上顯示文字資訊的功能，藉由在考慮視差的情況下於多個顯示部分上顯示影像來顯示三維影像的功能等。此外，包括影像接收器部分的電子裝置能夠具有：拍攝靜止影像的功能、拍攝運動影像的功能、自動地或手動地校正所拍攝的影像的功能、將所拍攝的影像儲存於儲存介質(外部儲存介質或者併入相機內的儲存介質)內的功能、在顯示部分上顯示所拍攝的影像的功能等。注意，能夠給在圖 28A 至圖 28H 和圖 29A 至圖 29D 中所示出的電子裝置提供的功能並不限制於上述功能，而是電子裝置能夠具有多種功能。

[0295] 在本實施方式中所描述的電子裝置每個都包括用於顯示某類資訊的顯示部分。

[0296] 然後，以下描述顯示裝置的應用例子。

[0297] 圖 29E 示出了其中顯示裝置被設置使得與建築物結構協調一致的例子。圖 29E 示出了外殼 5022、顯示部分 5023、作為操作部分的遠端控制器 5024、揚聲器 5025 等。顯示裝置被作為壁掛型設備併入建築物內，使得顯示裝置能夠在不要求寬的空間的情況下提供。

[0298] 圖 29F 示出了其中顯示裝置被設置使得與建築物結構協調一致的另一個例子。顯示模組 5026 被併入預先製造的浴缸單元 5027 內，使得洗浴者能夠觀看顯示模組 5026。

[0299] 注意，儘管牆壁和預先製造的浴缸在本實施方式中被給出作為建築結構的例子，但是顯示裝置能夠被提供於多種建築結構中，並不限制於本實施方式的例子。

[0300] 然後，以下描述其中顯示裝置被設置使得與運動目標協調一致的例子。

[0301] 圖 29G 示出了其中顯示裝置被併入車輛內的例子。顯示模組 5028 被安裝於車輛的車身 5029，並且能夠按照需求顯示關於車輛的操作的資訊或者由車輛的內部或外部輸入的資訊。此外，可以提供導航功能。

[0302] 圖 29H 示出了其中顯示裝置被設置使得與客機協調一致的例子。圖 29H 示出了在顯示模組 5031 被提供於客機座位上方的天花板 5030 處的情況下的使用模式。顯示模組 5031 藉由鉸鏈部分 5032 與天花板 5030 協調一致，並且乘客能夠藉由拉伸鉸鏈部分 5032 來觀看顯示模組 5031。顯示模組 5031 具有根據乘客的操作來顯示

資訊的功能。

[0303] 注意，儘管本實施方式給出了車輛的車體以及飛機的機體作為運動體的非限制性示例，但是顯示裝置能夠被提供給各種運動體，例如，兩輪的摩托車、四輪的車輛(包括汽車、公共汽車等)、火車(包括單軌鐵路、鐵道等)，以及輪船等。

[0304] 注意，在本說明書等中，在一個實施方式所描述的圖案或文字中，可以將圖案或文字的一部分取出並構成本發明的實施方式。因而，在與某些部分相關的圖案或文字被描述的情況下，從該圖案或文字的一部分中取出的內容同樣被公開作為本發明的一個實施方式，並且能夠構成本發明的一個實施方式。因而，例如，在包括一個或多個主動元件(例如，電晶體或二極體等)、佈線、被動元件(例如，電容元件或電阻元件等)、導電層、絕緣層、半導體層、有機材料、無機材料、構成要素、元件、操作方法、製造方法等的圖案或文字中，可以取出該圖案或文字的一部分並且構成本發明的一個實施方式。例如，從其中設置有 N 個電路元件(例如，電晶體或電容元件等； N 是整數)的電路圖中，可以藉由取出 M 個電路元件(例如，電晶體或電容元件等； M 是整數，其中 $M < N$)來構成本發明的一個實施方式。作為另一個例子，可以藉由從其中設置有 N 個層(N 為整數)的剖面圖中取出 M 個層(M 為整數，其中 $M < N$)來構成本發明的一個實施方式。作為另一個例子，可以藉由從其中設置有 N 個要件(N 為整數)的流程圖

中取出 M 個要件 (M 為整數，其中 $M < N$) 來構成本發明的一個實施方式。

[0305] 注意，在本說明書等中的一個實施方式所描述的圖案或文字中描述了至少一個具體例子的情形中，本領域技術人員應當容易地意識到，能夠獲得關於具體例子的更廣泛概念。因此，在一個實施方式所描述的圖案或文字中，在描述了至少一個具體例子的情形中，關於具體例子的更廣泛概念被公開為本發明的一個實施方式，並且能夠構成本發明的一個實施方式。

[0306] 注意，在本說明書等中，在至少圖案(也可以是圖案的一部分)中所描述的內容被公開作為本發明的一個實施方式，並且能夠構造本發明的一個實施方式。因此，當在圖案中描述了特定的內容時，該內容作為本發明的一個實施方式來公開，即使該內容並沒有以文字來描述，並且能夠構成本發明的一個實施方式。以類似的方式，從圖案中取出的圖案的一部分作為本發明的一個實施方式來公開，並且能夠構成本發明的一個實施方式。

[0307] 在本實施方式中的結構等能夠與其它實施方式中的任何結構適當地結合。

[0308]

實施方式 9

在本實施方式中，作為具有上述實施方式所示的電晶體的半導體裝置的一個例子，對能夠取得醫療用輻射影像的輻射影像檢測裝置進行說明。一般而言，能夠將輻射直

接轉換為數位資料的平面型輻射影像檢測裝置被稱為平板檢測器(Flat Panel Detector：FPD)。

[0309] 如圖 31A 所示，輻射影像檢測裝置 3601 設置在拍攝輻射時使用的底座 3603 上，從輻射源 3605 照射出來的輻射 3607 透過拍攝目標 3609 而到達輻射影像檢測裝置 3601。輻射影像檢測裝置 3601 利用輻射檢測元件檢測出透過拍攝目標 3609 的輻射 3607，從而得到影像資料。輻射影像檢測裝置 3601 能夠檢測的輻射 3607 有 X 射線或伽馬射線等。

[0310] 圖 31B 示出輻射影像檢測裝置 3601 的方塊圖。輻射影像檢測裝置 3601 包括：其中像素 3611 配置為矩陣狀的感測器陣列 3613；閘極線驅動電路 3615；信號檢測電路 3617；以及 A/D 轉換電路 3619。另外，輻射影像檢測裝置 3601 由未圖示的 CPU(Central Processing Unit)、ROM(Read Only Memory)、RAM(Random Access Memory)等控制。另外，輻射影像檢測裝置 3601 還可以包括：校正從 A/D 轉換電路 3619 輸出的資料的校正電路；以及保存從 A/D 轉換電路 3619 輸出的資料的記憶體裝置等。

[0311] 像素 3611 由輻射檢測元件 3621、電容元件 3623 及電晶體 3625 構成。在輻射檢測元件 3621 中，在直接或間接地將輻射能量轉換為電荷的同時，將該電荷儲存在電容元件 3623 中。另外，藉由利用電晶體 3625 的開關，將儲存在電容元件 3623 中的電荷作為電信號在每一

個像素 3611 中讀出，可以在輸出裝置 3631 中取得輻射影像。

[0312] 輻射檢測元件 3621 包括一對電極以及設置在該對電極之間的轉換層。一對電極中的一個連接於電源裝置 3633。一對電極中的另一個連接於電容元件 3623 的第一電極以及電晶體 3625 的源極電極及汲極電極中的一個。電容元件 3623 的第二電極連接於作為接地電位的共用電極。電晶體 3625 的源極電極及汲極電極中的另一個藉由信號線 DL 連接於信號檢測電路 3617。電晶體 3625 的閘極藉由掃描線 GL 連接於閘極線驅動電路 3615。

[0313] 接著，說明輻射的檢測方法。在從電源裝置 3633 對輻射檢測元件 3621 的第一電極施加電壓的狀態下輻射入射到輻射檢測元件 3621 時，在輻射檢測元件 3621 中輻射能量被轉換為電荷，並且相當於輻射的入射量的電荷被儲存在電容元件 3623 中。接著，藉由由閘極線驅動電路 3615 向掃描線 GL 輸入信號以使電晶體 3625 依次成為導通狀態，而儲存在電容元件 3623 中的電荷作為類比信號藉由信號線 DL 被輸出到信號檢測電路 3617。在信號檢測電路 3617 中將類比信號放大之後，在 A/D 轉換電路 3619 中將其 A/D 轉換，從而成為數位信號。數位信號被輸出到顯示裝置等的輸出裝置 3631，而在輸出裝置 3631 中顯示輻射影像。

[0314] 輻射影像檢測裝置 3601 與輸出裝置 3631 可以用電纜連線。另外，可以分別在輻射影像檢測裝置

3601 及輸出裝置 3631 中設置收發電路，並用無線將在輻射影像檢測裝置 3601 中檢測出的影像輸出到輸出裝置 3631。

[0315] 輻射影像檢測裝置有直接轉換方式及間接轉換方式。直接轉換方式的輻射影像檢測裝置所包括的輻射檢測元件 3621 使用光導電物質將輻射能量直接轉換為電荷。間接轉換方式的輻射影像檢測裝置所包括的輻射檢測元件 3621 使用螢光構成要素等將輻射能量轉換為光，再使用光電二極體等的光電轉換元件將該光轉換為電荷。

[0316] 接著，使用圖 32A 及圖 32B 對各個輻射檢測元件的結構進行說明。

[0317] 圖 32A 是直接轉換方式的輻射影像檢測裝置的像素的剖面圖。在此，作為輻射使用 X 射線進行說明。

[0318] 在基板 3641 上設置具有上述實施方式所示的結構的電晶體 3625、電容元件 3623 及輻射檢測元件 3621。輻射檢測元件 3621 由導電膜 3643、轉換層 3645 及導電膜 3647 構成。與電晶體 3625 的源極電極及汲極電極中的一個連接的導電膜 3643 用作輻射檢測元件 3621 的電極以及電容元件 3623 的電極。

[0319] 作為導電膜 3643，可以適當使用與上述實施方式所示的用作像素電極的透光性導電膜同樣的材料。

[0320] 轉換層 3645 可以使用吸收輻射而產生電荷的材料來形成。作為能夠吸收輻射而產生電荷的材料，有非晶硒、碘化鉛、碘化汞、碲化鎵、CdTe 或 CdZn 等。

[0321] 導電膜 3647 可以適當使用與電晶體 3625 的閘極電極、源極電極、汲極電極以及導電膜 3643 同樣的材料。

[0322] 在對導電膜 3647 施加電壓的狀態下輻射入射到輻射檢測元件 3621 時，在轉換層 3645 中電荷(電子及電洞)被激發。該電荷根據施加到導電膜 3647 的電壓的極性而移動到導電膜 3643，並儲存在電容元件 3623 中。

[0323] 由於對導電膜 3647 施加高的電壓，用於直接轉換方式的輻射影像檢測裝置的輻射檢測元件 3621 能夠提高在轉換層 3645 中產生的電荷的線性，從而減少電荷向設置在鄰接的像素中的輻射檢測元件的移動。其結果，可以提高輻射影像檢測裝置的解析度。

[0324] 圖 32B 是間接轉換方式的輻射影像檢測裝置的像素的剖面圖。

[0325] 在基板 3641 上設置具有上述實施方式所示的結構的電晶體 3625、電容元件 3623 及輻射檢測元件 3621。另外，在輻射檢測元件 3621 上設置以閃爍體等為代表的螢光體層 3657。

[0326] 作為輻射檢測元件 3621 可以使用由導電膜 3651、轉換層 3653 及導電膜 3655 構成的光電二極體。與電晶體 3625 的源極電極及汲極電極中的一個連接的導電膜 3651 用作輻射檢測元件 3621 的電極以及電容元件 3623 的電極。

[0327] 作為導電膜 3651，可以適當使用與上述實施

方式所示的用作像素電極的透光性導電膜同樣的材料。

[0328] 轉換層 3653 可以使用吸收光而產生電荷的材料來形成。作為能夠吸收光以產生電荷的材料，有矽等無機半導體材料以及喹吡啶酮、酞青等有機化合物等。另外，在轉換層 3653 中，較佳為具有 pn 接面或 pin 接面。另外，當使用非晶矽形成轉換層 3653 時，可以以高靈敏度檢測從螢光體層 3657 發射的可見光，所以是較佳的。

[0329] 導電膜 3655 可以使用與導電膜 3643 同樣的材料形成。

[0330] 作為螢光體層 3657，使用藉由輻射的入射而吸收輻射能量並發射可見光的材料來形成。作為能夠吸收輻射能量而發射可見光的材料，有碘化銫、添加有銨的碘化銫、GOS($\text{Gd}_2\text{O}_2\text{S}:\text{Tb}$)、添加有銨的碘化鈉等。此外，藉由作為螢光體層 3657 使用向連接輻射的入射面與光的射出面的方向結晶成長的柱狀晶體，可以抑制在螢光體層 3657 中產生的光向橫方向擴散。其結果，可以提高輻射影像檢測裝置的解析度。

[0331] 另外，為了防止導電膜 3651 與導電膜 3655 之間的導通，在導電膜 3651 及轉換層 3653 上設置絕緣膜 3652。另外，藉由在導電膜 3655 及絕緣膜 3652 上設置絕緣膜 3654，可以防止雜質從外部擴散到轉換層 3653 中。

[0332] 螢光體層 3657 吸收入射的輻射，並發射可見光。在對導電膜 3655 施加電壓(反向偏壓)的狀態下該可見光入射到轉換層 3653 時，在轉換層 3653 中電荷(電子

及電洞)被激發。該電荷移動到導電膜 3651，並儲存在電容元件 3623 中。

[0333] 用於間接轉換方式的輻射影像檢測裝置的輻射檢測元件 3621 檢測在螢光體層 3657 中被轉換的可見光，因此可以降低對輻射檢測元件 3621 的導電膜 3655 施加的電壓。

[0334] 注意，在此雖然使用設置在底座 3603 上的輻射影像檢測裝置 3601 進行了說明，但是也可以適當地使用被稱為暗盒的取出方式的輻射影像檢測裝置。

[0335] 另外，本實施方式所述的結構等可以適當地與其他實施方式所述的結構等組合使用。

實施例

[0336] 在本實施例中，藉由改變與閘極電極在同一製程中形成的導電層(以下，第一導電層)以及與源極電極及汲極電極在同一製程中形成的導電層(以下，第二導電層)之間的層間膜的結構，對第一導電層與第二導電層之間的層間膜的絕緣擊穿電壓進行評估。

[0337] 首先，使用圖 33A 及圖 33B 對在本實施例中使用的評估用 TEG(Test Element Group)圖案進行說明。

[0338] 圖 33A 示出評估用 TEG 的俯視圖，圖 33B 示出相當於圖 33A 所示的點劃線 X6-Y6、X7-Y7 的剖面的剖面圖。

[0339] 本實施例中的評估用 TEG 包括：形成在基板

502 上的第一導電層 504a；形成在第一導電層 504a 上的層間膜 506；形成在層間膜 506 上的第二導電層 510a；形成在第二導電層 510a 上的絕緣層 512；以及形成在絕緣層 512 上的絕緣層 514。

[0340] 另外，評估用 TEG 還包括連接於第一導電層 504a 的第一測量焊盤 504b 以及連接於第二導電層 510a 的第二測量焊盤 510b。第一測量焊盤 504b 具有去除了上方的層間膜 506、絕緣層 512 及絕緣層 514 的一部分的開口部 520。另外，第二測量焊盤 510b 具有去除了上方的絕緣層 512 及絕緣層 514 的一部分的開口部 522。藉由對第一測量焊盤 504b 及第二測量焊盤 510b 施加電壓，可以測量形成在導電層 504a 與導電層 510a 之間的層間膜 506 的擊穿電壓。

[0341] 另外，將第一導電層 504a 與第二導電層 510a 交叉的區域的尺寸設定為 $10\mu\text{m}\times 10\mu\text{m}$ 。另外，作為測量器使用吉時利(KEITHLEY)公司製造的皮安表(6487 型)。作為測量條件，將施加的電壓設定為 0V 至 +500V，以每次增加 10V 的方式升壓來進行測量。

[0342] 在此，在本實施例中，製造了將不同材料使用於層間膜 506 的樣本 1 及樣本 2。

[0343]

(樣本 1)

作為樣本 1 的層間膜 506，採用氮化矽膜及氧氮化矽膜的雙層疊層結構。

[0344]

(樣本 2)

作為樣本 2 的層間膜 506，採用氮化矽膜、氧氮化矽膜、氧化物半導體膜及氧化物膜的四層疊層結構。

[0345] 換言之，與樣本 1 相比，樣本 2 是氧化物半導體膜及氧化物膜層疊的結構。另外，以下示出用於樣本 1 及樣本 2 的各個膜的成膜條件。

[0346]

(氮化矽膜)

作為氮化矽膜，層疊三層不同條件的氮化矽膜。第一氮化矽膜的成膜條件為：電力(RF)=2000W；壓力=100Pa； $\text{SiH}_4/\text{N}_2/\text{NH}_3=200/2000/100\text{sccm}$ ；以及膜厚度=50nm。第二氮化矽膜的成膜條件為：電力(RF)=2000W；壓力=100Pa； $\text{SiH}_4/\text{N}_2/\text{NH}_3=200/2000/2000\text{sccm}$ ；以及膜厚度=300nm。第三氮化矽膜的成膜條件為：電力(RF)=2000W；壓力=100Pa； $\text{SiH}_4/\text{N}_2=200/5000\text{sccm}$ ；以及膜厚度=50nm。此外，第一至第三氮化矽膜都使用 PE-CVD 設備且以 350℃的基板溫度來形成。

[0347]

(氧氮化矽膜)

氧氮化矽膜的成膜條件為：電力(RF)=100W；壓力=100Pa； $\text{SiH}_4/\text{N}_2\text{O}=20/3000\text{sccm}$ ；以及膜厚度=50nm。此外，氧氮化矽膜使用 PE-CVD 設備且以 350℃的基板溫度來形成。

[0348]

(氧化物半導體膜)

氧化物半導體膜使用組成爲 In : Ga : Zn=1 : 1 : 1 的靶材，並利用濺射法來形成。其成膜條件爲：電力(AC)=5kW；壓力=0.6Pa；Ar/O₂=100/100sccm(O₂=50%)；基板溫度=170℃；以及膜厚度=35nm。

[0349]

(氧化物膜)

氧化物膜使用組成爲 In : Ga : Zn=1 : 3 : 2 的靶材，並利用濺射法來形成。其成膜條件爲：電力(AC)=5kW；壓力=0.6Pa；Ar/O₂=270/30sccm(O₂=10%)；基板溫度=170℃；以及膜厚度=20nm。

[0350] 樣本 1 及樣本 2 都在形成絕緣層 512 之前，在氮氣氛圍下以 450℃進行 1 個小時的加熱處理，接著在氮與氧的混合氛圍下以 450℃進行 1 個小時的加熱處理。

[0351] 圖 34 示出樣本 1 及樣本 2 的層間膜 506 的絕緣擊穿電壓。這裡，圖 34 的橫軸表示電壓，縱軸表示電流。另外，在圖 34 中，實線 551 表示樣本 1 的測量結果，虛線 552 表示樣本 2 的測量結果。

[0352] 在樣本 1 及樣本 2 中，例如，假設當 1.0×10^{-6} A 以上的電流流過時層間膜 506 被破壞，在樣本 1 中，層間膜 506 在 330V 附近被破壞。而在樣本 2 中，層間膜 506 則在 420V 附近被破壞。

[0353] 如本實施例所示，可以確認：藉由改變第一

導電層 504a 與第二導電層 510a 之間的層間膜的結構或者第一導電層 504a 與第二導電層 510a 之間的距離，絕緣擊穿電壓變得不同。

【符號說明】

[0354]

100：顯示裝置

102：像素部

104：驅動電路部

104a：閘極驅動器

104b：源極驅動器

106：保護電路

107：端子部

108：像素電路部

110：佈線

111：像素電路

112：電晶體

114：電晶體

116：佈線

118：佈線

120：佈線

122：佈線

124：佈線

126：佈線

128：電晶體

130：電晶體

131_1：電晶體

131_2：電晶體

131_3：電晶體

132：電晶體

133_1：電容元件

133_2：電容元件

134：電晶體

135：發光元件

206：保護電路

208：佈線

212：電晶體

214：電晶體

216：電晶體

218：電晶體

220：電晶體群

222：電晶體群

224：佈線

226：佈線

302：基板

304a：導電層

304b：導電層

304c：導電層

304d : 導電層
 304e : 導電層
 305 : 絕緣層
 306 : 絕緣層
 307 : 半導體層
 308a : 半導體層
 308b : 半導體層
 308c : 半導體層
 308d : 半導體層
 309 : 導電層
 310a : 導電層
 310b : 導電層
 310c : 導電層
 310d : 導電層
 310e : 導電層
 310f : 導電層
 310g : 導電層
 311 : 絕緣層
 312 : 絕緣層
 313 : 絕緣層
 314 : 絕緣層
 315 : 導電層
 316a : 導電層
 316b : 導電層

316c：導電層
318：配向膜
320：液晶層
322：液晶元件
342：基板
344：遮光層
346：有色層
348：絕緣層
350：導電層
352：配向膜
360：靜電破壞誘發區
362：保護環
362a：靜電破壞誘發區
370：絕緣層
372a：開口部
372b：開口部
374a：開口部
374b：開口部
374c：開口部
374d：開口部
374e：開口部
380：區域
382：區域
390：氧化物疊層

390a：氧化物半導體層

390b：氧化物層

392：n型區域

402：基板

404：導電層

405：絕緣層

406：絕緣層

410：導電層

412：絕緣層

414：絕緣層

416：導電層

474a：開口部

474b：開口部

502：基板

504a：導電層

504b：測量焊盤

506：層間膜

510a：導電層

510b：測量焊盤

512：絕緣層

514：絕緣層

520：開口部

522：開口部

551：實線

552：虛線

3601：輻射影像檢測裝置

3603：底座

3605：輻射源

3607：輻射

3609：拍攝對象

3611：像素

3613：感測器陣列

3615：閘極線驅動電路

3617：信號檢測電路

3619：A/D轉換電路

3621：輻射檢測元件

3623：電容元件

3625：電晶體

3631：輸出裝置

3633：電源裝置

3641：基板

3643：導電膜

3645：轉換層

3647：導電膜

3651：導電膜

3652：絕緣膜

3653：轉換層

3654：絕緣膜

3655 : 導電膜
3657 : 螢光體層
4500 : 觸摸感測器
4510 : 導電層
4510a : 導電層
4510b : 導電層
4510c : 導電層
4520 : 導電層
4540 : 電容器
4710 : 電極
4810 : 絕緣層
4820 : 絕緣層
4910 : 基板
4920 : 基板
5000 : 外殼
5001 : 顯示部
5002 : 顯示部
5003 : 揚聲器
5004 : LED 燈
5005 : 操作鍵
5006 : 連接端子
5007 : 感測器
5008 : 麥克風
5009 : 開關

- 5010：紅外線埠
- 5011：儲存介質讀出部分
- 5012：支架
- 5013：耳機
- 5014：天線
- 5015：快門按鈕
- 5016：影像接受部分
- 5017：充電器
- 5018：支架底座
- 5019：外部連接埠
- 5020：指向裝置
- 5021：讀寫器
- 5022：外殼
- 5023：顯示部分
- 5024：遠程控制器
- 5025：揚聲器
- 5026：顯示模組
- 5027：浴缸單元
- 5028：顯示模組
- 5029：車身
- 5030：天花板
- 5031：顯示模組
- 5032：鉸鏈部分
- 8000：顯示模組

8001：上蓋

8002：下蓋

8003：FPC

8004：觸控面板

8005：FPC

8006：顯示面板

8007：背光單元

8008：光源

8009：框架

8010：印刷電路板

8011：電池

發明摘要

公告本

※申請案號：103105411

※申請日：103 年 02 月 19 日

※IPC 分類：H01L 27/12 (2006.01)
G02F 1/1368 (2006.01)
G02F 1/1362 (2006.01)

【發明名稱】(中文/英文)

顯示裝置和電子裝置

Display device and electronic device

【中文】

本發明提供一種新的顯示裝置，包括：像素部及配置在像素部外側的驅動電路部，其中，該像素部包括配置為矩陣狀的像素電極以及與像素電極電連接的電晶體，該電晶體包括閘極電極、該閘極電極上的閘極絕緣層、該閘極絕緣層上的氧化物半導體層、該氧化物半導體層上的源極電極及汲極電極，該驅動電路部包括與該閘極電極在同一製程中形成的第一佈線至第三佈線、與該源極電極及該汲極電極在同一製程中形成的第四佈線至第六佈線、與該像素電極在同一製程中形成的第七佈線、該第二佈線與該第五佈線交叉的第一區域、該第三佈線與該第六佈線交叉的第二區域，其中該第一佈線與該第四佈線藉由該第七佈線連接，該第二區域的佈線之間的距離比該第一區域的佈線之間的距離長。

【 英文 】

Transistors each include a gate electrode, a gate insulating layer over the gate electrode, an oxide semiconductor layer over the gate insulating layer, and a source electrode and a drain electrode over the oxide semiconductor layer. A driver circuit portion includes first to third wirings formed in the same step as the gate electrode, fourth to sixth wirings formed in the same step as the source electrode and the drain electrode, a seventh wiring formed in the same step as a pixel electrode, a first region where the second wiring intersects with the fifth wiring, and a second region where the third wiring intersects with the sixth wiring. The first wiring is connected to the fourth wiring through the seventh wiring. A distance between the wirings in the second region is longer than that in the first region.

圖式

圖 1A




圖 1B




圖 1C




圖 2A




圖 2B




圖 2C




圖 3A




圖 3B




圖 3C




圖 4A




圖 4B




圖 4C




圖 5A




圖 5B




圖 5C




圖 6A




圖 6B




圖 6C




圖 7A




圖 7B




圖 7C




圖 8A




圖 8B




圖 8C




圖 9A




圖 9B




圖 9C




圖 10A




圖 10B




圖 10C




圖 11A




圖 11B




圖 11C




圖 12A




圖 12B




圖 12C




圖 13A




圖 13B




圖 13C




圖 14A




圖 14B




圖 14C




圖 15A




圖 15B




圖 15C




圖 16A




圖 16B




圖 16C




圖 17A




圖 17B




圖 17C




圖 18A




圖 18B




圖 18C




圖 19




圖 20A




圖 20B




圖 21A




圖 21B




圖 21C




圖 22A




圖 22B




圖 23A




圖 23B




圖 23C




圖 23D




圖 24A




圖 24B




圖 25




圖 26




圖 27




圖 28A




圖 28B




圖 28C




圖 28D




圖 28E




圖 28F




圖 28G




圖 28H




圖 29A




圖 29B




圖 29C




圖 29D




圖 29E




圖 29F




圖 29G




圖 29H




圖 31A




圖 31B




圖 32A




圖 32B




圖 33A




圖 33B




圖 34




圖 35A





圖 35B



【代表圖】

【本案指定代表圖】：第(3B)圖。

【本代表圖之符號簡單說明】：

104：驅動電路部
302：基板
304c：導電層
304d：導電層
304e：導電層
305：絕緣層
306：絕緣層
308b：半導體層
310d：導電層
310e：導電層
312：絕緣層
314：絕緣層
316b：導電層
318：配向膜
320：液晶層
342：基板
344：遮光層
348：絕緣層
350：導電層
352：配向膜
360：靜電破壞誘發區
X2-Y2、X3-Y3：點劃線

【本案若有化學式時，請揭示最能顯示發明特徵的化學式】：無

申請專利範圍

1.一種顯示裝置，包括：

像素部，該像素部包括像素電極及電晶體；以及

驅動電路部，該驅動電路部包括第一區域及第二區域，

其中，該電晶體包含第一半導體層和與該第一半導體層相接觸的絕緣層；

其中，該第一區域包括第一佈線及與該第一佈線交叉的第二佈線；

該第二區域包括第三佈線及與該第三佈線交叉的第四佈線；

其中該第二區域更包含第二半導體層和該絕緣層；

該第一佈線及該第三佈線與該電晶體的閘極電極設置在同一層中，

其中該第二半導體層與該第一半導體層設置在同一層中；

其中該絕緣層位於該第一區域中的該第一佈線與該第二佈線之間，並且

其中該絕緣層與該第二半導體層位於該第二區域中的該第三佈線與該第四佈線之間。

2.根據申請專利範圍第 1 項之顯示裝置，其中該第一半導體層是氧化物半導體層。

3.根據申請專利範圍第 2 項之顯示裝置，其中該氧化物半導體層包含銦及鋅。

4.根據申請專利範圍第 2 項之顯示裝置，
其中，該氧化物半導體層包含晶體，
並且，該晶體的 c 軸在平行於該氧化物半導體層的表面的法線向量的方向上一致。

5.一種顯示裝置，包括：
像素部，該像素部包括像素電極及電晶體；以及
驅動電路部，該驅動電路部包括第一區域及第二區域，

其中，該電晶體包括第一氧化物半導體層及與該第一氧化物半導體層相接觸的絕緣層；

該第一區域包括第一佈線及與該第一佈線交叉的第二佈線；

該第二區域包括第三佈線及與該第三佈線交叉的第四佈線；

該第二區域還包括第二氧化物半導體層及該絕緣層；

該第一佈線及該第三佈線與該電晶體的閘極電極設置在同一層中，

該第二佈線及該第四佈線與該電晶體的源極電極及汲極電極設置在同一層中，

該第二氧化物半導體層與該第一氧化物半導體層設置在同一層中，

其中該絕緣層位於該第一區域中的該第一佈線與該第二佈線之間，並且

其中該絕緣層與該第二氧化物半導體層位於該第二區

域中的該第三佈線與該第四佈線之間。

6.根據申請專利範圍第 5 項之顯示裝置，其中該第一氧化物半導體層包含銦及鋅。

7.根據申請專利範圍第 5 項之顯示裝置，
其中，該第一氧化物半導體層包含晶體，
並且，該晶體的 c 軸在平行於該第一氧化物半導體層的表面的法線向量的方向上一致。

8.根據申請專利範圍第 1 或第 5 項之顯示裝置，其中該第一佈線為梳齒狀。

9.根據申請專利範圍第 1 或第 5 項之顯示裝置，
其中，該驅動電路部還包括第三區域，
該第三區域包括第五佈線及藉由第七佈線與該第五佈線電連接的第六佈線；

該第五佈線與該電晶體的該閘極電極設置在同一層中，

該第六佈線與該源極電極及該汲極電極設置在同一層中，

並且，該第七佈線與該像素電極設置在同一層中。

10.一種包括根據申請專利範圍第 1 或第 5 項之顯示裝置的電子裝置。