

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2015-72996

(P2015-72996A)

(43) 公開日 平成27年4月16日(2015.4.16)

(51) Int.Cl.	F 1	テーマコード (参考)		
H01L 21/60 (2006.01)	H01L 21/92	603B	5F044	
H01L 23/12 (2006.01)	H01L 21/60	311S		
B23K 35/26 (2006.01)	H01L 23/12	F		
C22C 12/00 (2006.01)	B23K 35/26	310C		
	C22C 12/00			

審査請求 未請求 請求項の数 5 O L (全 21 頁)

(21) 出願番号	特願2013-207498 (P2013-207498)	(71) 出願人	000190688 新光電気工業株式会社 長野県長野市小島田町80番地
(22) 出願日	平成25年10月2日 (2013.10.2)	(74) 代理人	100105957 弁理士 恩田 誠
		(74) 代理人	100068755 弁理士 恩田 博宣
		(72) 発明者	村山 啓 長野県長野市小島田町80番地 新光電気 工業 株式会社 内
			F ターム (参考) 5F044 KK01 KK13 KK16 LL04 LL13


(54) 【発明の名称】半導体装置

(57) 【要約】

【課題】配線基板と半導体チップとの接合部分における抵抗値の上昇を抑制することができる半導体装置を提供する。

【解決手段】半導体装置10は、接続パッドP2を有する配線基板20と、接続パッドP2に接合部材50を介して電気的に接続された接続端子40を有する半導体チップ30とを有する。接合部材50は、接続パッドP2との界面に設けられ、Cu₃Snの金属間化合物からなる金属間化合物層51と、接続端子40との界面に設けられ、Cu₃Snの金属間化合物からなる金属間化合物層52と、金属間化合物層51、52間に設けられ、Cu₆Sn₅からなる金属間化合物層53と、金属間化合物層53内に点在して設けられたBi単体とを有する。

【選択図】図1



【特許請求の範囲】

【請求項 1】

接続パッドを有する配線基板と、
前記接続パッドに接合部材を介して電気的に接続された接続端子を有する半導体チップと、を有し、
前記接合部材は、
前記接続パッドとの界面に設けられ、 Cu_3Sn 又は Ni_3Sn_4 の金属間化合物からなる第1金属間化合物層と、
前記接続端子との界面に設けられ、 Cu_3Sn 又は Ni_3Sn_4 の金属間化合物からなる第2金属間化合物層と、
前記第1金属間化合物層と前記第2金属間化合物層との間に設けられ、 Cu_6Sn_5 又は $(Cu, Ni)_6Sn_5$ の金属間化合物からなる第3金属間化合物層と、

前記第3金属間化合物層内に点在して設けられたBi単体と、を有することを特徴とする半導体装置。

【請求項 2】

前記接合部材には、Sn単体が含まれていないことを特徴とする請求項1に記載の半導体装置。

【請求項 3】

前記接続端子は、柱状の金属ポストであることを特徴とする請求項1又は2に記載の半導体装置。

【請求項 4】

前記接続端子は、銅又は銅合金からなる柱状の金属ポストと、前記金属ポストの第1面を被覆し、ニッケル又はニッケル合金からなる金属層とを有することを特徴とする請求項1～3のいずれか一項に記載の半導体装置。

【請求項 5】

前記配線基板は、
最外層の配線パターンと、
前記配線パターンの少なくとも一部を前記接続パッドとして露出する開口部を有するソルダレジスト層と、
を有することを特徴とする請求項1～4のいずれか一項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関するものである。

【背景技術】

【0002】

従来、配線基板に半導体チップを搭載した半導体装置が知られている。配線基板としては、例えば、シリコンからなる基板本体に複数の配線層と複数の絶縁層とが交互に積層され、絶縁層を介して上下に隣接する配線層同士が、隣接する配線層に挟持された絶縁層を貫通するピアにより接続された配線基板が知られている（例えば、特許文献1，2参照）。

【0003】

このような半導体装置において、例えば配線基板の最外層には接続パッドが形成されており、この接続パッドが、はんだバンプ等の接合部材を介して、半導体チップの電極パッドと電気的に接続されている。上記接合部材としては、例えば、環境問題に配慮し、鉛（Pb）を含まない鉛フリーはんだが用いられる。この鉛フリーはんだとしては、例えば、融点が比較的低いSn-Bi系はんだが知られている。

【0004】

次に、上記半導体装置の製造方法の一例を説明する。

図9(a)に示すように、まず、配線基板70の接続パッド70P上にはんだバンプ7

10

20

30

40

50

2を形成する。このはんだバンプ72としては、例えばSn-57Bi(融点が137)が用いられる。次に、半導体チップ80の電極パッド(図示略)上に形成された接続端子81の先端を上記はんだバンプ72に当接させ、配線基板70上にはんだバンプ72を介して半導体チップ80を配置した状態でリフロー炉に投入する。そして、はんだバンプ72を加熱して溶融させた後に凝固させて、図9(b)に示すように、配線基板70の接続パッド70Pと半導体チップ80の電極パッドとを接続端子81及びはんだバンプ72を介して電気的に接続する。

【先行技術文献】

【特許文献】

【0005】

10

【特許文献1】特開2005-95977号公報

【特許文献2】特開2013-93547号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

ところで、上述のようにはんだバンプ72を介して接続パッド70Pと接続端子81とが接合されると、図9(b)に示すように、接続パッド70Pとはんだバンプ72との界面に金属間化合物層73, 74が形成される。また、接続端子81とはんだバンプ72との界面に金属間化合物層75, 76が形成される。ここで、接続パッド70P及び接続端子81の材料が銅(Cu)である場合には、金属間化合物層73, 75は、Cu₃Snの金属間化合物からなり、金属間化合物層74, 76は、Cu₆Sn₅の金属間化合物からなる。また、はんだバンプ72の組成はSn-Bi系である。

20

【0007】

このように製造された半導体装置90に対して加速試験等の信頼性試験を実施すると、接続パッド70Pと接続端子81との接合部分における抵抗値が上昇するという問題が発生することが、本発明者らの鋭意研究により分かってきた。詳述すると、図9(b)に示すようにSn-Bi系はんだバンプ72を介して接続端子81と接続パッド70Pが接合された後に、温度を120～130程度とした加速試験が行われると、半導体装置90が120～130程度の高温環境下に置かれる。図9(c)に示すように、接続パッド70Pとはんだバンプ72との界面、及び接続端子81とはんだバンプ72との界面で、はんだバンプ72中のSnと接続パッド70Pや接続端子81から拡散したCuとが反応して金属間化合物層73, 74, 75, 76が形成される。さらに、上記Snの反応が進んでSnとCuの金属間化合物の生成が進むと、Biが偏析し、例えば金属間化合物層74, 76間にBi層77が形成される。このように、抵抗値の高いBiが層状に形成されていくにつれて、接続パッド70Pと接続端子81との接合部分における抵抗値が高くなってしまう。

30

【課題を解決するための手段】

【0008】

40

本発明の一観点によれば、接続パッドを有する配線基板と、前記接続パッドに接合部材を介して電気的に接続される接続端子を有する半導体チップと、を有し、前記接合部材は、前記接続パッドとの界面に設けられ、Cu₃Sn又はNi₃Sn₄の金属間化合物からなる第1金属間化合物層と、前記接続端子との界面に設けられ、Cu₃Sn又はNi₃Sn₄の金属間化合物からなる第2金属間化合物層と、前記第1金属間化合物層と前記第2金属間化合物層との間に設けられ、Cu₆Sn₅又は(Cu, Ni)₆Sn₅の金属間化合物からなる第3金属間化合物層と、前記第3金属間化合物層内に点在して設けられたBi単体と、を有する。

【発明の効果】

【0009】

50

本発明の一観点によれば、配線基板と半導体チップとの接合部分における抵抗値の上昇を抑制することができるという効果を奏する。

【図面の簡単な説明】

【0010】

【図1】(a)は、第1実施形態の半導体装置を示す概略断面図、(b)は、(a)に示した半導体装置の一部を拡大した拡大断面図。

【図2】第1実施形態の半導体装置の作用を示す説明図。

【図3】(a)～(c)は、第1実施形態の半導体装置の製造方法を示す概略断面図。

【図4】リフロー処理における温度プロファイルを示すグラフ。

【図5】(a)は、第2実施形態の半導体装置を示す概略断面図、(b)は、(a)に示した半導体装置の一部を拡大した拡大断面図。

【図6】(a)、(b)は、第2実施形態の半導体装置の製造方法を示す概略断面図。

10

【図7】(a)は、変形例の半導体装置を示す概略断面図、(b)は、(a)に示した半導体装置の一部を拡大した拡大断面図。

【図8】(a)～(c)は、実施例1の接合部分をEPMAによって分析した結果を示す説明図。(a)は反射電子像、(b)は相図、(c)はCu-Sn系散布図を示している。

【図9】(a)～(c)は、従来の半導体装置の問題点を示す概略断面図。

【発明を実施するための形態】

【0011】

以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。

20

【0012】

(第1実施形態)

以下、図1～図4に従って第1実施形態を説明する。

図1(a)に示すように、半導体装置10は、配線基板20と、その配線基板20上に実装された一又は複数の半導体チップ30と、配線基板20と半導体チップ30との隙間に充填されたアンダーフィル樹脂31とを有している。

30

【0013】

配線基板20は、基板本体21と、最上層の配線パターン22と、最下層の配線パターン23と、ソルダレジスト層25, 26とを有している。基板本体21としては、配線パターン22と配線パターン23とが基板内部を通じて相互に電気的に接続された構造を有していれば十分である。したがって、基板本体21の内部には配線層が形成されている。例えば、複数の配線層が層間絶縁層を介して積層され、各配線層と各絶縁層に形成されたビアとによって上記配線パターン22と配線パターン23とが電気的に接続される。そして基板本体21としては、例えばコア基板を有するコア付きビルドアップ基板やコア基板を有さないコアレス基板等を用いることができる。

【0014】

配線パターン23は、基板本体21の下面に設けられている。この配線パターン23は、当該配線基板20をマザーボード等の実装用基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子を配設するための外部接続用パッドP1を有している。なお、配線パターン23の材料としては、例えば銅(Cu)や銅合金を用いることができる。

40

【0015】

ソルダレジスト層26は、配線パターン23の一部を覆うように基板本体21の下面に設けられている。ソルダレジスト層26には、配線パターン23の一部を上記外部接続用パッドP1として露出させるための複数の開口部26Xが形成されている。これら開口部25Xから露出する配線パターン23上、つまり外部接続用パッドP1上には金属層24が形成されている。金属層24の例としては、金(Au)層、ニッケル(Ni)層/Au

50

層（配線パターン23の下面にNi層とAu層をこの順番で積層した金属層）や、Ni／パラジウム（Pd）／Au層（配線パターン23の下面にNi層とPd層とAu層をこの順番で積層した金属層）などを挙げることができる。このような金属層24によって外部接続用パッドP1が被覆される場合には、その金属層24が外部接続用パッドとして機能する。

【0016】

なお、開口部26Xから露出する配線パターン23上にOSP（Organic Solderability Preservative）処理を施して上記金属層24の代わりにOSP膜を形成し、そのOSP膜に外部接続端子を接続するようにしてもよい。また、上記開口部26Xから露出する配線パターン23（あるいは、配線パターン23上に金属層24やOSP膜が形成されている場合には、それら金属層24又はOSP膜）自体を、外部接続端子としてもよい。

10

【0017】

上記開口部26X及び外部接続用パッドP1（金属層24）の平面形状は例えば円形状であり、その直径は例えば100～1000μm程度とすることができる。配線パターン23の下面からソルダレジスト層26の下面までの厚さは、例えば15～30μm程度とすることができる。このソルダレジスト層26の材料としては、例えばエポキシ系又はアクリル系の絶縁性樹脂を用いることができる。

【0018】

一方、配線パターン22は、基板本体21のチップ実装面（図1（a）では、上面）に設けられている。この配線パターン22は、当該配線基板20に実装される半導体チップ30の接続端子40が接続される接続パッドP2を有している。接続パッドP2は、半導体チップ30が実装される実装領域に、半導体チップ30の接続端子40の配設形態に応じた形態で配列されている。なお、配線パターン22の材料としては、例えば銅や銅合金を用いることができる。

20

【0019】

ソルダレジスト層25は、配線パターン22を覆うように基板本体21の上面に設けられている。ソルダレジスト層25には、配線パターン22の一部を上記接続パッドP2として露出させるための複数の開口部25Xが形成されている。

【0020】

なお、開口部25X及び接続パッドP2の平面形状は例えば円形状であり、その直径は例えば10～50μm程度とすることができる。配線パターン22の上面からソルダレジスト層25の上面までの厚さは、例えば3～30μm程度とすることができる。このソルダレジスト層25の材料としては、例えばエポキシ系又はアクリル系の絶縁性樹脂を用いることができる。

30

【0021】

半導体チップ30は、その回路形成面（図1（a）では、下面）に、複数の接続端子40が形成されている。例えば、半導体チップ30は、シリコン（Si）等からなる薄板化された半導体基板上に半導体集積回路（図示略）が形成された回路形成面側が保護膜で覆われ、その回路形成面に接続端子40が配設された構造を有している。半導体チップ30は、接続端子40及び接合部材50を介して、配線基板20の接続パッドP2と電気的に接続されている。

40

【0022】

半導体チップ30としては、例えばCPU（Central Processing Unit）チップやGPU（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ30としては、例えばDRAM（Dynamic Random Access Memory）チップ、SRAM（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。なお、配線基板20に複数の半導体チップ30を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板20に搭載するようにしてもよい。

【0023】

50

半導体チップ30の大きさは、例えば平面視で3mm×3mm～30mm×30mm程度とすることができる。半導体チップ30の厚さは、例えば30～775μm程度とすることができる。

【0024】

接続端子40としては、例えば金属ポストを用いることができる。この接続端子40は、半導体チップ30の回路形成面から下方に延びる柱状の接続端子である。本例の接続端子40は、例えば円柱状に形成されている。このような接続端子40の高さは、例えば10～20μm程度とすることができます。接続端子40の直径は、例えば20～50μm程度とすることができます。また、隣接する接続端子40のピッチは、例えば25～200μm程度とすることができます。接続端子40の材料としては、例えば銅や銅合金を用いることができる。なお、接続端子40としては、金属ポストの他に、例えば金バンプを用いることもできる。

10

【0025】

接合部材50は、接続パッドP2に接合されるとともに、接続端子40に接合されている。接合部材50は、例えばソルダレジスト層25の開口部25Xを充填するように形成されている。接合部材50としては、例えば融点の比較的低いSn-Bi系はんだを用いることができる。接合部材50の高さ、つまり配線パターン22の上面から接続端子40の下面までの高さは、例えば4～8μm程度とすることができます。

20

【0026】

アンダーフィル樹脂31は、配線基板20の上面と半導体チップ30の下面との隙間を充填するように設けられている。このアンダーフィル樹脂31は、接続端子40と接続パッドP2との接続部分の接続強度を向上させると共に、配線パターン22の腐食やエレクトロマイグレーションの発生を抑制し、配線パターン22の信頼性の低下を防ぐための樹脂である。アンダーフィル樹脂31の材料としては、例えばエポキシ系の絶縁性樹脂を用いることができる。

20

【0027】

次に、配線パターン22（接続パッドP2）と、接合部材50と、接続端子40との接合構造について説明する。

図1（b）に示すように、接合部材50は、Cu₃Snの金属間化合物からなる金属間化合物層51と、Cu₃Snの金属間化合物からなる金属間化合物層52と、Cu₆Sn₅の金属間化合物からなる金属間化合物層53と、Bi単体からなる金属54とを有している。

30

【0028】

金属間化合物層51は、接続パッドP2と接合部材50との界面（接合界面）に形成されている。すなわち、金属間化合物層51は、接続パッドP2と接合部材50との接合部分に形成されている。換言すると、金属間化合物層51によって接続パッドP2と接合部材50とが実質的に接合されている。金属間化合物層51は、例えばソルダレジスト層25の開口部25Xに露出する配線パターン22（接続パッドP2）の上面全面を被覆するように形成されている。なお、金属間化合物層51の厚さは、例えば0.5～5μm程度とすることができます。

40

【0029】

一方、金属間化合物層52は、接続端子40と接合部材50との界面に形成されている。すなわち、金属間化合物層52は、接続端子40と接合部材50との接合部分に形成されている。換言すると、金属間化合物層52によって接続端子40と接合部材50とが実質的に接合されている。金属間化合物層52は、例えば接続端子40の下面全面を被覆するように形成されている。なお、金属間化合物層52の厚さは、例えば0.5～5μm程度とすることができます。

【0030】

金属間化合物層53は、金属間化合物層51と金属間化合物層51との間に設けられている。金属間化合物層51と金属間化合物層52とは金属間化合物層53によって接続さ

50

れている。また、金属間化合物層 5 3 は、例えば接続パッド P 2 と接合部材 5 0 との界面や、接続端子 4 0 と接合部材 5 0 との界面に形成されている。このように、接続パッド P 2 及び接続端子 4 0 との界面における接合部材 5 0 の全ては金属間化合物層 5 1 ~ 5 3 によって構成されている。すなわち、接続パッド P 2 及び接続端子 4 0 との界面における接合部材 5 0 には、Sn 単体からなる金属が存在せず、Cu₃Sn 又は Cu₆Sn₅ からなる金属間化合物のみが存在する。

【0031】

金属間化合物層 5 3 内には、複数の金属 5 4 が点在して設けられている。具体的には、金属 5 4 は、金属間化合物層 5 3 内で層状に存在せず、金属間化合物層 5 3 内に点在している。このような金属 5 4 は、例えば、表面の少なくとも一部が金属間化合物層 5 3 によって被覆されている。すなわち、各金属 5 4 は、金属間化合物層 5 3 によって取り囲まれている。金属 5 4 の平均粒径は、例えば 2 ~ 10 μm 程度とすることができる。

10

【0032】

このように、接合部材 5 0 には、Sn 単体からなる金属が存在せず、Sn と Cu の金属間化合物からなる金属間化合物層 5 1 ~ 5 3 と、Bi からなる金属 5 4 とのみが存在する。

【0033】

次に、図 1 及び図 2 を参照して半導体装置 1 0 の作用について説明する。

配線基板 2 0 の接続パッド P 2 と半導体チップ 3 0 の接続端子 4 0 とを接合する接合部材 5 0 を、Sn と Cu の金属間化合物からなる金属間化合物層 5 1 ~ 5 3 と、Bi 単体からなる金属 5 4 とから構成するようにした。また、Sn と Cu の金属間化合物からなる金属間化合物層 5 1 ~ 5 3 によって金属 5 4 の表面全面又は表面の一部を被覆するようにした。換言すると、Bi が偏析で層状に形成される前に、その Bi の周囲に Cu₃Sn 又は Cu₆Sn₅ の金属間化合物が形成される。そして、接合部材 5 0 には、Sn 単体からなる金属は存在しない。

20

【0034】

このため、半導体装置 1 0 が加速試験等の信頼性試験等の上述の高温環境下に置かれた場合であっても、接合部材 5 0 には、接続パッド P 2 や接続端子 4 0 から拡散した Cu と金属間化合物層 5 1 ~ 5 3 を形成するための Sn がすでに存在しないため、Bi の偏析が起こらず、金属 5 4 (Bi) が層状に形成されることが抑制される。したがって、接合部材 5 0 における抵抗値の変化が抑制され、接合部材 5 0 における抵抗値の上昇が抑制される。なお、図 2 に示すように、半導体装置 1 0 が高温環境下に置かれると、Cu₆Sn₅ の一部が Cu₃Sn に変わる。このため、高温放置後の接合部材 5 0 では、高温放置前 (図 1 (b) 参照) に比べて、金属間化合物層 5 1, 5 2 の厚みが厚くなる。

30

【0035】

次に、半導体装置 1 0 の製造方法について説明する。

まず、図 3 (a) に示すように、配線基板 2 0 を用意する。配線基板 2 0 は、公知の製造方法により製造することが可能であるため、図示を省略して詳細な説明を割愛するが、例えば以下の方法で製造される。

40

【0036】

まず、例えばセミアディティブ法やサブトラクティブ法などの各種の配線形成方法により、基板本体 2 1 の上面に配線パターン 2 2 を形成し、基板本体 2 1 の下面に配線パターン 2 3 を形成する。次に、配線パターン 2 2 の一部を接続パッド P 2 として露出させるための開口部 2 5 X を有するソルダレジスト層 2 5 を基板本体 2 1 の上面に形成し、配線パターン 2 3 の一部を外部接続用パッド P 1 として露出させるための開口部 2 6 X を有するソルダレジスト層 2 6 を基板本体 2 1 の下面に形成する。続いて、例えば無電解めっき法により、外部接続用パッド P 1 上に金属層 2 4 を形成する。

【0037】

また、図 3 (a) に示す工程では、柱状の接続端子 4 0 を有する半導体チップ 3 0 を用意する。接続端子 4 0 は、公知の製造方法により製造することが可能であるため、図示を

50

省略して詳細な説明を割愛するが、例えば以下のような方法で製造される。

【0038】

まず、半導体チップ30の回路形成面（ここでは、下面）に、例えば電極パッドを露出させる開口部を有する保護膜を形成し、その保護膜の下面及び電極パッドの下面を被覆するようにシード層を形成する。次に、接続端子40の形成領域に対応する部分のシード層（上記電極パッドの下面を被覆するシード層）を露出させたレジスト層を形成する。続いて、レジスト層から露出されたシード層上に、そのシード層を給電層に利用する電解めっき法を施すことにより、電極パッド上に柱状の接続端子40を形成する。

【0039】

続いて、接続端子40の下面に、はんだめっき層60を形成する。このはんだめっき層60は、例えば上記レジスト層をめっきマスクに利用し、上記シード層をめっき給電層に利用する電解はんだめっき法により、接続端子40の下面にはんだを被着することにより形成することができる。その後、不要なシード層及びレジスト層を除去する。このような製造工程により、図3（a）に示した構造体を得ることができる。

10

【0040】

ここで、はんだめっき層60としては、例えば融点が比較的低いSn-Bi系はんだめっきを用いることができる。はんだめっき層60の組成としては、例えばSn-57Bi（融点が137程度）などを採用することができる。このようなSn-57Biからなるはんだめっき層60が、Cuからなる接続端子40の下面に被着されると、図3（b）に示すように、接続端子40とはんだめっき層60との界面に、Cu₃Snの金属間化合物からなる金属間化合物層52と、Cu₆Sn₅の金属間化合物からなる金属間化合物層53とが形成される。例えば、接続端子40の下面を被覆するように金属間化合物層52が形成され、その金属間化合物層52の下面を被覆するように金属間化合物層53が形成される。そして、金属間化合物層53の下面を被覆するにはんだめっき層60が形成される。このとき、金属間化合物層52の厚さは例えば0.5~2μm程度とすることが可能、金属間化合物層53の厚さは例えば0.5~2μm程度とすることができます。また、はんだめっき層60の厚さは例えば5~12μm程度とすることができます。

20

【0041】

さらに、図3（a）及び図3（b）に示した工程では、配線基板20と半導体チップ30とを相対的に位置合わせする。具体的には、配線基板20の接続パッドP2側の面（ここでは、上面）と、半導体チップ30の接続端子40側の面（ここでは、下面）とを対向させて、接続パッドP2と接続端子40及びはんだめっき層60とが対向するように位置決めする。

30

【0042】

次に、図3（c）に示す工程では、配線基板20の接続パッドP2上に、半導体チップ30の接続端子40をフリップチップ接合する。例えば、配線基板20と半導体チップ30とを位置合わせした後に、リフロー処理を行ってはんだめっき層60を溶融させ、接続端子40を接続パッドP2に電気的に接続する。リフロー処理では、例えばはんだめっき層60（ここでは、Sn-57Biはんだめっき）の融点（ここでは、137）よりも高い温度で加熱が行われる。リフロー処理では、はんだめっき層60中の全てのSnが金属間化合物を形成するまで上記加熱が行われる。例えば、上記リフロー処理では、はんだめっき層60中の全てのSnが、接続パッドP2や接続端子40等からはんだめっき層60中に拡散した金属元素（ここでは、Cu）と反応して金属間化合物を形成するまで上記加熱が行われる。例えば、上記リフロー処理では、はんだめっき層60中の全てのSnがCuと反応してCu₆Sn₅又はCu₃Snの金属間化合物を形成するまで上記加熱が行われる。換言すると、上記リフロー処理では、接続端子40と接続パッドP2との接合部分にSn単体からなる金属が存在しなくなるまで上記加熱が行われる。また、上記リフロー処理では、偏析ではんだめっき層60中のBiが層状に形成される前に、はんだめっき層60中のSnによる金属間化合物の生成が進むように、はんだめっき層60の融点よりも十分に高い温度（例えば、175以上的温度）で加熱が行われる。

40

50

【0043】

以上説明したリフロー処理により、接続パッドP2とはんだめっき層60との界面にCu₃Snの金属間化合物からなる金属間化合物層51が形成され、接続端子40とはんだめっき層60との界面に金属間化合物層52が形成される。さらに、金属間化合物層51と金属間化合物層52との間に、はんだめっき層60中のSnがCuと反応してCu₆Sn₅の金属間化合物からなる金属間化合物層53が形成される。このとき、はんだめっき層60中の大部分のBiは、Bi単体からなる金属54として金属間化合物層53によって取り囲まれた状態となる。換言すると、上記リフロー処理により、金属54の表面全面を被覆するように金属間化合物層53が形成される。本工程により、接続端子40と接続パッドP2との間に、金属間化合物層51～53及び金属間化合物層53内に点在する金属54からなる接合部材50が形成され、その接合部材50を介して接続端子40と接続パッドP2とが接合される。

10

【0044】

以下に、上記リフロー処理における加熱条件（温度プロファイル）の一例について説明する。

図4に示すように、リフロー処理の開始直後の30秒程度で室温から180まで急激に上昇させた後、180で5秒間加熱する。このように、リフロー処理開始直後に、はんだめっき層60を固相領域から液相領域まで一気に加熱し、はんだめっき層60の融点137よりも十分に高い温度（180）で比較的長時間（ここでは、5秒間）の加熱を行う。これにより、はんだめっき層60中のすべてのSnをCuと反応させることができ、上記すべてのSnをSnとCuの金属間化合物に変換させることができる。このとき、本例のはんだめっき層60は薄く（5～12μm程度）形成されており、はんだめっき層60中のSnの量が少ないため、180で5秒程度加熱を行えば、すべてのSnを金属間化合物層51～53の生成に消費させることができる。なお、上記5秒間の加熱後は、180から2秒程度かけて80程度（はんだめっき層60の融点以下の温度）まで低下させる。

20

【0045】

以上の製造工程により、半導体チップ30の接続端子40が接合部材50を介して配線基板20の接続パッドP2と電気的に接続され、半導体チップ30が配線基板20にフリップチップ接合される。

30

【0046】

続いて、配線基板20と半導体チップ30との間に、液状のアンダーフィル樹脂31を充填し、硬化する。アンダーフィル樹脂31は、例えば、100程度の温度でプレヒートした後に、150程度の温度で2時間キュア（熱硬化処理）を行うことにより硬化される。

【0047】

以上の製造工程により、本実施形態の半導体装置10を製造することができる。

以上説明した本実施形態によれば、以下の効果を奏することができる。

（1）接続パッドP2と接続端子40とを接合する接合部材50を、SnとCuの金属間化合物からなる金属間化合物層51～53と、Biからなる金属54とから構成するようにした。また、SnとCuの金属間化合物によって金属54の表面全面を被覆するようにした。これにより、例えば半導体装置10に対して加速試験等の信頼性試験を行った場合であっても、接合部材50における抵抗値が上昇することを抑制することができる。

40

【0048】

（2）さらに、接続パッドP2と接続端子40との接合部分に融点の高い金属間化合物が形成されるため、接合部分における熱耐性が高くなる。このため、高温において、接続パッドP2（配線基板20）と接続端子40（半導体チップ30）との高い接続信頼性を得ることができる。なお、Cu₃Snの金属間化合物の融点は676であり、Cu₆Sn₅の金属間化合物の融点は415である。

【0049】

50

(3) ところで、従来技術のように、例えばSn-57Biからなるはんだバンプ72とCuからなる接続パッド70Pとの界面にSn-Cuの金属間化合物が形成された場合に、半導体装置90が高温放置されると、CuとSnとの拡散速度の違いから、CuとCu₃Snの界面にカーケンダルボイドが多数発生する。さらに、このカーケンダルボイドが原因となって、Cu(例えば、接続パッド70Pや接続端子81)とCu₃Sn(例えば、金属間化合物層73, 75)との界面に破断が生じるおそれがある。

【0050】

これに対し、本実施形態では、はんだめっき層60中に存在していたSnの全てがCu₃SnやCu₆Sn₅の金属間化合物の形成に消費されており、Sn単体からなる金属が接合部分に存在しない。このため、接合部材50から接続パッドP2や接続端子40へのSnの移動がほとんど無い。したがって、Cu(例えば、接続パッドP2や接続端子40)とCu₃Sn(例えば、金属間化合物層51, 52)との界面におけるカーケンダルボイドの成長を抑制することができる。さらに、エレクトロマイグレーション耐性を向上させることができる。

10

【0051】

(第2実施形態)

以下、図5及び図6に従って第2実施形態を説明する。先の図1～図4に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。

20

【0052】

図5に示すように、半導体チップ30の回路形成面(図5(a)では、下面)には、複数の接続端子40が形成されている。各接続端子40は、金属ポスト41と、金属層42とを有している。金属ポスト41は、半導体チップ30の回路形成面から下方に延びる柱状の接続端子である。本例の金属ポスト41は、例えば円柱状に形成されている。このような金属ポスト41の高さは、例えば10～20μm程度とすることができます。金属ポスト41の材料としては、例えば銅や銅合金を用いることができる。

30

【0053】

金属層42は、金属ポスト41の下面(第1面)全面を被覆するように形成されている。金属層42の例としては、例えばNi層を挙げることができる。また、金属層42の他の例としては、Ni/Au層(金属ポスト41の下面にNi層とAu層をこの順番で積層した金属層)や、Ni/Pd/Au層(金属ポスト41の下面にNi層とPd層とAu層をこの順番で積層した金属層)などを挙げることができる。これらNi層、Au層、Pd層としては、例えば電解めっき法により形成された金属層(電解めっき金属層)を用いることができる。また、上記Ni層はNi又はNi合金からなる金属層、Au層はAu又はAu合金からなる金属層、Pd層はPd又はPd合金からなる金属層である。なお、金属層42がNi層である場合には、金属層42(Ni層)の厚さを例えば1～3μm程度とすることができます。

【0054】

接続端子40(金属ポスト41及び金属層42)の直径は、例えば20～50μm程度とすることができます。また、隣接する接続端子40のピッチは、例えば25～100μm程度とすることができます。

40

【0055】

図5(b)に示すように、接合部材50は、金属間化合物層51と、金属間化合物層52と、金属間化合物層53と、Biからなる金属54とを有している。

金属間化合物層51は、接続パッドP2と接合部材50との界面に形成されている。金属間化合物層51は、例えばCu₃Snの金属間化合物からなる。金属間化合物層52は、接続端子40の金属層42と接合部材50との界面に形成されている。この金属間化合物層52によって金属層42(接続端子40)と接合部材50とが実質的に接合されている。金属間化合物層52は、例えば金属層42の下面全面を被覆するように形成されている。金属間化合物層52は、例えばCu₃SnやNi₃Sn₄の金属間化合物からなる。

50

金属間化合物層 5 3 は、金属間化合物層 5 1 と金属間化合物層 5 2 との間に形成されている。金属間化合物層 5 3 は、例えば $(\text{Cu}, \text{Ni})_6 \text{Sn}_5$ の金属間化合物からなる。

【0056】

次に、半導体装置 1 0 の製造方法について説明する。

図 6 (a) に示すように、接続端子 4 0 を有する半導体チップ 3 0 を用意する。まず、半導体チップ 3 0 の回路形成面に、例えば電極パッドを露出させる開口部を有する保護膜を形成し、その保護膜の下面及び電極パッドの下面を被覆するようにシード層を形成する。次に、接続端子 4 0 の形成領域に対応する部分のシード層を露出させたレジスト層を形成する。続いて、レジスト層から露出されたシード層上に、そのシード層を給電層に利用する電解めっき法を施すことにより、電極パッド上に柱状の金属ポスト 4 1 を形成する。

10

【0057】

続いて、金属ポスト 4 1 の下面に、その下面全面を被覆する金属層 4 2 を形成する。この金属層 4 2 は、例えば上記レジスト層をめっきマスクに利用し、上記シード層を給電層に利用する電解めっき法（例えば、電解 Ni めっき法）を施すことにより形成することができる。

【0058】

次いで、金属層 4 2 の下面に、はんだめっき層 6 0 を形成する。このはんだめっき層 6 0 は、例えば上記レジスト層をめっきマスクに利用し、上記シード層をめっき給電層に利用する電解はんだめっき法により、金属層 4 2 の下面にはんだを被着することにより形成することができる。その後、不要なシード層及びレジスト層を除去する。

20

【0059】

ここで、はんだめっき層 6 0 の組成としては、例えば $\text{Sn}-57\text{Bi}$ を採用することができる。このような $\text{Sn}-57\text{Bi}$ からなるはんだめっき層 6 0 が、金属層 4 2 (Ni 層) 及び金属ポスト 4 1 (Cu 層) からなる接続端子 4 0 の下面に被着されると、金属層 4 2 とはんだめっき層 6 0 との界面に、金属間化合物層 5 2 と金属間化合物層 5 3 とが形成される。例えば、金属層 4 2 とはんだめっき層 6 0 との界面において、金属層 4 2 側から Cu_3Sn や Ni_3Sn_4 の金属間化合物からなる金属間化合物層 5 2 と、 $(\text{Cu}, \text{Ni})_6 \text{Sn}_5$ の金属間化合物からなる金属間化合物層 5 3 とが順に形成される。

【0060】

次に、図 6 (b) に示す工程では、配線基板 2 0 の接続パッド P 2 上に、半導体チップ 3 0 の接続端子 4 0 をフリップチップ接合する。例えば、配線基板 2 0 と半導体チップ 3 0 とを位置合わせした後に、リフロー処理を行ってはんだめっき層 6 0 を溶融させ、接続端子 4 0 を接続パッド P 2 に電気的に接続する。上記リフロー処理では、例えば図 4 に示すように、リフロー処理の開始直後の 3 0 秒程度で室温から 180 ℃まで急激に上昇させた後、180 ℃で 5 秒間加熱が行われる。これにより、接続端子 4 0 (金属層 4 2) と接続パッド P 2 との間に、金属間化合物層 5 1 ~ 5 3 及び金属層 5 4 からなる接合部材 5 0 が形成され、その接合部材 5 0 を介して接続端子 4 0 と接続パッド P 2 とが接合される。

30

【0061】

続いて、配線基板 2 0 と半導体チップ 3 0 との間に、液状のアンダーフィル樹脂 3 1 を充填する。その後、例えば、100 ℃程度の温度でプレヒートし、150 ℃程度の温度で 2 時間キュアすることにより、アンダーフィル樹脂 3 1 を硬化する。

40

【0062】

以上の製造工程により、本実施形態の半導体装置 1 0 を製造することができる。

以上説明した本実施形態によれば、上記第 1 実施形態と同様の効果を奏することができる。

【0063】

（他の実施形態）

なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。

・図 7 (a) 及び図 7 (b) に示すように、接続パッド P 2 上に金属層 2 7 を形成してもよい。例えば、金属層 2 7 は、ソルダレジスト層 2 5 の開口部 2 5 X から露出する配線

50

パターン22の上面全面を被覆するように形成されている。金属層27の例としては、Au層、Ni層/Au層（配線パターン22の上面にNi層とAu層をこの順番で積層した金属層）や、Ni/Pd/Au層（配線パターン22の上面にNi層とPd層とAu層をこの順番で積層した金属層）などを挙げることができる。この場合には、金属層27が接続パッドとして機能する。なお、Ni層、Au層、Pd層としては、例えば無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。

【0064】

図7(b)に示すように、この場合の金属間化合物層51は、金属層27と接合部材50との界面に形成されている。この金属間化合物層51によって金属層27と接合部材50とが実質的に接合されている。金属間化合物層51は、例えば金属層27の上面全面を被覆するように形成されている。金属間化合物層51は、例えば Cu_3Sn や Ni_3Sn_4 の金属間化合物からなる。金属間化合物層52は、接続端子40と接合部材50との界面に形成されている。金属間化合物層52は、例えば Cu_3Sn の金属間化合物からなる。金属間化合物層53は、金属間化合物層51と金属間化合物層52との間に形成されている。金属間化合物層53は、例えば $(Cu, Ni)_6Sn_5$ の金属間化合物からなる。

10

【0065】

・上記実施形態では、はんだめっき層60の組成を $Sn - 57Bi$ としたが、はんだめっき層60は $Sn - Bi$ 系はんだであれば、その組成は特に限定されない。このとき、Biの含有量が多くすれば、Snの含有量が少なくなるため、リフロー処理における加熱時間を短く設定することができる。また、はんだめっき層60の組成が融点の低い組成であるほど、接続パッドP2と接続端子40との接合処理（はんだ付け）を低温で行うことができる。

20

【0066】

・また、はんだめっき層60に、添加剤として例えばアンチモン(Sb)、亜鉛(Zn)及びNiの少なくとも1つの金属を添加するようにしてもよい。

・上記各実施形態では、接続端子40の下面にはんだめっき層60を形成し、そのはんだめっき層60を溶融・凝固させて接続パッドP2と接続端子40とを接合するようにした。これに限らず、例えば接続パッドP2上にはんだバンプを形成し、そのはんだバンプを溶融・凝固させて接続パッドP2と接続端子40とを接合するようにしてもよい。なお、この場合には、はんだバンプの径を小さく設定するなどして、Snの含有量を少なくすることが好ましい。

30

【0067】

・上記各実施形態における金属間化合物層51～53の組成は、Snを含む金属間化合物であれば、その組成は特に限定されない。

・上記各実施形態における接合部材50の構造は特に限定されない。例えば金属間化合物層51, 52を省略するようにしてもよい。すなわち、接合部材50を、 Cu_6Sn_5 や $(Cu, Ni)_6Sn_5$ の金属間化合物からなる金属間化合物層53とBiからなる金属54とのみからなる構造としてもよい。

30

【0068】

・上記各実施形態におけるソルダレジスト層25を省略するようにしてもよい。

40

・上記第1実施形態における接続端子40は金属ポストに限定されない。

（実施例1）

図6(a)に示した構造体と同様の構造体、つまり半導体チップ30の回路形成面（ここでは、下面）に金属ポスト41と金属層42とからなる接続端子40を形成し、その接続端子40（金属層42）の下面にはんだめっき層60を形成した構造体を用意した。ここで、金属ポスト41の厚さを10μm、金属層42の厚さを2μm、はんだめっき層60の厚さを8μmに設定し、接続端子40（金属ポスト41及び金属層42）の直径を25μmに設定した。また、金属ポスト41の組成をCu、金属層42の組成をNi、はんだめっき層60の組成を $Sn - 57Bi$ に設定した。

【0069】

50

このような半導体チップ30の接続端子40を、上記第2実施形態で説明した製造方法と同様の方法により、厚さが15μm、直径が30μmの接続パッドP2にフリップチップ接合した。具体的には、接続パッドP2と接続端子40とが対向するように位置決めし、リフロー処理を行ってはんだめっき層60を溶融させた。リフロー処理では、図4に示すように、リフロー処理の開始直後の30秒で室温から180まで急激に上昇させた後に、はんだめっき層60を180で5秒間加熱した。なお、上記接続パッドP2の組成はCuである。

【0070】

そして、このように接合された接続パッドP2と接続端子40との接合構造について、電子プローブ・マイクロアナライザ(EPMA)による分析を行った。そのEPMAによる分析結果を図8(a)、図8(b)及び図8(c)に示した。図8(a)は反射電子像(Backscattered Electron: BSE像)を示し、図8(b)は相図を示し、図8(c)はCu-Sn系散布図を示している。

10

【0071】

図8(a)に示したBSE像から、上記リフロー処理により、接続端子40が配線パターン22に確実に接続されていることを確認することができた。図8(b)に示した相図から、配線パターン22と接続端子40との接合部分がCu₆Sn₅の金属間化合物とBiとから形成されていることを確認することができた。また、上記相図から、Biからなる金属54がCu₆Sn₅の金属間化合物からなる金属間化合物層53に囲まれていることを確認することができた。さらに、図8(c)に示したCu-Sn系散布図から、接続パッドP2と接続端子40との接合部分に、Cu相、Cu₃Sn相、Cu₆Sn₅相が存在する一方で、Sn相(破線円参照)が存在しないことを確認することができた。換言すると、はんだめっき層60中に存在していたSnの全てがCu₆Sn₅等の金属間化合物の形成に消費されていることを確認することができた。

20

【符号の説明】



【0072】

- 10 半導体装置
- 20 配線基板
- 22 配線パターン
- 25 ソルダレジスト層
- 30 半導体チップ
- 40 接続端子
- 41 金属ポスト
- 42 金属層
- 50 接合部材
- 51 金属間化合物層(第1金属間化合物層)
- 52 金属間化合物層(第2金属間化合物層)
- 53 金属間化合物層(第3金属間化合物層)
- 54 金属
- 60 はんだめっき層
- P2 接続パッド


30

40


【図1】




【図2】




【図3】



【図4】





【図5】




【図6】


(a)




(b)



【図7】




【図 8】




【図9】

(a)



(b)



(c)

