


ČESKÁ A SLOVENSKÁ
FEDERATIVNÍ
REPUBLIKA
(19)



FEDERÁLNÍ ÚŘAD
PRO VYNÁLEZY

PATENTOVÝ SPIS 275 656

(21) Číslo přihlášky : 5930-89.P

(22) Přihlášeno : 19 10 89

(30) Prioritní data :

(13) Druh dokumentu : B6

(51) Int. Cl.⁵ :
H 03 M 9/00

(40) Zveřejněno : 11 06 91

(47) Uděleno : 20 12 91

(24) Oznámeno udělení ve Věstníku : 18 03 92

(73) Majitel patentu : ÚSTAV TECHNICKEJ KYBERNETIKY SAV, BRATISLAVA


HLUCHÝ LADISLAV ing. CSc., BRATISLAVA (CS)

(72) Původce vynálezu : CIRLIN BORIS ing. CSc., LENIGRAD (SU)
GAŽI BRUNO ing., BRATISLAVA,
PAŽUROVÁ TATIANA RNDr., BANSKÁ BYSTRICA,
KOŠUK KAROL ing., BRATISLAVA (CS)

(54) Název vynálezu : Zapojenie na prevod sériovej postupnosti na paralelný formát znaku

(57) Anotace :

Účelom zapojenia na prevod sériovej postupnosti bitov na paralelný formát znaku je, aby bolo nezávislé na rýchlosťi stavebných elektronických prvkov, čím sa umožní realizovať to isté zapojenie rôznymi technológiami. Uvedeného účelu sa dosiaľne pomocou zapojenia základného i-bloku (B_i) prijímača s režimom prípravy i-teho údajového bitu na prečítanie a s režimom zrežazeného prijímania pre $i = 0, 1, \dots, n-1$ a blokového zapojenia i-blokov (B_j) prijímača. Základný i-blok (B_i) pozostáva z bunky (BZP) zrežazenia prijímača, ktorá pozostáva z bunky (BP) pauzy a bunky (BÚB) údajového bitu, bunky (BVRP) vyrovnávajúceho registra prijímača a troch blokov F_0 , F_1 , F_2 riadenia. Rielenie môže nájsť uplatnenie v počítačových systémoch, napr. pri realizácii rýchlych sériových prepojení voľne viazaných multiprocesorov, rýchlych sériových kanálov počítačov, ako možný variant náhrady paralelných kanálov v počítačoch s rýchlymi sériovými kanálmi a taktiež ako rýchly sériový kanál (vstavaný) v jednočipových mikropočítačoch.



Vynález sa týka zapojenia na prevod sériovej postupnosti bitov na paralelný formát znaku. Realizácia zapojenia formou integrovaného obvodu reprezentuje rýchly asynchronný sériový prijímač.

Doteraz rýchlosť sériového prijímača v súčasných špičkových integrovaných obvodoch je ohraňčená princípom zapojenia, ktorého činnosť je synchrónna (riadenie je realizované pomocou hodín). Existujúce komunikačné protokoly sériového vysielania majú na každý "byte" nadbytočné bity kvôli synchronnému spôsobu prijímania, čím sa znižuje prenosová rýchlosť užitočnej informácie. Predstaviteľom takého typu prijímača je zapojenie sériového prijímača mikropocesora typu transputer, v ktorom prenosová rýchlosť 20 Mbit/s sa dosahuje vďaka špičkovej technológii 1,5 u CMOS. Prenosová rýchlosť užitočnej informácie prijímača uvedeného mikropocesora je 12 až 15 Mbit/s (podľa typu prenosu "simplex" alebo "duplex").

Uvedené nedostatky (princíp so synchrónnym riadením, nadbytočné bity na prenášanú informáciu) v podstatnej miere odstraňuje zapojenie na prevod sériovej postupnosti bitov na paralelný formát znaku podľa vynálezu, ktorého podstata spočíva v tom, že výstupy zo sériového kanála ako prvé vstupy zapojenia sú pripojené na prvé vstupy n-l-ho bloku zo strany sériového kanála, vstup sériového kanála ako prvy výstup zapojenia je pripojený na prvy výstup n-l-ho bloku zo strany sériového kanála, druhý výstup zapojenia pripravenosti paralelného znaku na prečítanie je pripojený na druhý výstup n-l-ho bloku zo strany sériového kanála, druhý vstup zapojenia nulovania prijímača po prijatí paralelného znaku je pripojený na druhý vstup n-l-ho bloku zo strany sériového kanála, tretí vstup zapojenia nulovania prijímača po zapnutí napájania je pripojený na vstupy i-blokov pre $i = 0, 1, \dots, n-1$, prvé výstupy výstupnej vnútornej sériovej linky i-bloku zo strany jeho následníka sú pripojené na prvé vstupy výstupnej vnútornej sériovej linky i-bloku zo strany jeho predchodec signálovými výstupmi pre $i = 1, 2, \dots, n-1$, druhé výstupy bunky vyrovňávajúceho registra prijímača i-bloku zo strany jeho následníka sú pripojené na druhé vstupy i-l-ho bloku zo strany jeho predchodec signálovými výstupmi, prvé vstupy i-bloku zo strany jeho následníka sú pripojené na prvé výstupy signalizovania prítomnosti pauzy i-l-ho bloku zo strany jeho predchodec signálovými výstupmi, druhé výstupy i-bloku zo strany jeho následníka sú pripojené na druhé výstupy bunky vyrovňávajúceho registra prijímača i-l-ho bloku ze strany jeho predchodec signálovými výstupmi, tretie vstupy i-bloku zo strany jeho následníka sú pripojené na tretie výstupy výstupnej sériovej linky i-l-ho bloku zo strany jeho predchodec signálovými výstupmi, druhé výstupy bunky vyrovňávajúceho registra prijímača sú pripojené na vstupy údajovej zbernice ako tretie výstupy zapojenia pre $i = 0, 1, \dots, n-1$, pričom vstupy výstupnej vnútornej sériovej linky sú pripojené na prvé vstupy bunky pauzy a na tretie výstupy bloku riadenia bunky údajového bitu, výstupy bunky pauzy sú pripojené na prvé vstupy bunky údajového bitu a na výstupy signalizovania prítomnosti pauzy signálovými výstupmi, vstupy ako výstupy bunky vyrovňávajúceho registra prijímača predchodec sú pripojené na druhé vstupy bloku riadenia bunky údajového bitu, výstupy bunky údajového bitu sú pripojené na prvé vstupy bunky vyrovňávajúceho registra prijímača a na druhé vstupy bloku riadenia bunky pauzy a na výstupy výstupnej vnútornej sériovej linky signálovými výstupmi, výstupy bunky vyrovňávajúceho registra prijímača sú pripojené na výstupy a na prvé vstupy bloku riadenia bunky pauzy signálovými výstupmi, výstup bloku riadenia bunky pauzy je pripojený na druhý výstup bunky pauzy, výstupy signalizovania prítomnosti pauzy sú pripojené na prvé vstupy bloku riadenia bunky údajového bitu a na prvé vstupy bloku bunky údajového bitu, výstup bloku riadenia bunky údajového bitu je pripojený na druhý výstup bunky údajového bitu, druhé

vstupy ako výstupy bunky vyrovnávajúceho registra prijímača následníka a ako výstupy vnútorej sériovej linky následníka sú pripojené na druhé vstupy bloku riadenia bunky vyrovnávajúceho registra prijímača, výstup bloku riadenia bunky vyrovnávajúceho registra prijímača je pripojený na druhý vstup bunky vyrovnávajúceho registra prijímača, vstup nulovania prijímača po zapnutí napájania je pripojený na tretie vstupy bunky pauzy a bunky údajového bitu.

Výhodami navrhovaného zapojenia sú:

To isté zapojenia môže byť realizované rôznymi technológiami vzhľadom na jeho nezávislosť od rýchlosť stavebných elektronických prvkov (Synchrónne zapojenie je závislé na tolerancii rýchlosťných parametrov stavebných prvkov, z čoho vyplýva i volba frekven- cie hodín).

Realizáciou zapojenia technológiou (4-5) μ CMOS sa dosiahne porovnatelná prenosová rýchlosť s rýchlosťou prijímača mikroprocesora typu "transputer"m ktorý je realizovaný technológiou 1,5 μ CMOS (výsledky logickej simulácie)..

Realizáciou zapojenia technológiou 1,5 μ CMOS sa dosiahne niekoľkonásobné zvýšenie prenosovej rýchlosťi oproti rýchlosťi "transputera".

Na pripojených výkresoch na obr. 1 je zapojenie na prevod sériovej postupnosti bitov na n-bitový paralelný formát znaku, ďalej označované ako n-bitový sériový asynchrónny prijímač n-SAP. Na obr. 2 je zapojenie základného bloku n-SAP, na obr. 3 je uvedený časový priebeh významných signálov z logickej simulácie. Zapojenie n-SAP na obr. 1 pozostáva zo základných i-blokov B_i pre $i = 0, 1, \dots, n-1$.

Základný blok na obr. 2 pozostáva z dvoch buniek: z bunky B_{ZP} zreteženia prijímača, bunky B_{VRP} vyrovnávajúceho registra prijímača a z troch blokov F_0 , F_1 , F_2 riadenia. Bunka B_{ZP} zreteženia prijímača pozostáva z bunky BP pauzy a bunky B_{ÜB} údajového bitu.

Výstupy CH1P, CHOP zo sériového kanála ako prvé vstupy zapojenia sú pripojené na prvé vstupy GI-P, HI-P n-1-ho bloku B_{n-1} , vstup ACK sériového kanála ako prvy výstup zapojenia je pripojený na prvy výstup ACK0 n-1-ho bloku B_{n-1} , druhý výstup RDY zapojenia pripravenosti paralelného znaku na prečítanie je pripojený na druhý výstup RDY0 n-1-ho bloku B_{n-1} , druhý výstup NULL zapojenia nulovania prijímača po prijatí paralelného znaku je pripojený na vstup NULL1 n-1-ho bloku B_{n-1} , tretí výstup RES zapojenia nulovania prijímača po zapnutí napájania je pripojený na vstupy RES i-blokov B_i pre $i = 0, 1, \dots, n-1$, prvé výstupy GO-S, HO-S výstupnej vnútorej sériovej linky i-bloku B_i sú pripojené na prvé výstupy GI-P, HI-P výstupnej vnútorej sériovej linky i-1-ho bloku B_{i-1} signálovými výstupmi g_i , h_i , pre $i = 1, 2, \dots, n-1$, druhé výstupy CO-S, DO-S bunky B_{VRP} vyrovnávajúceho registra prijímača i-bloku B_i sú pripojené na druhé výstupy CI-P, DI-P i-1-ho bloku B_{i-1} signálovými výstupmi c_i , d_i , prvé výstupy AI-S, BI-S i-bloku B_i sú pripojené na prvé výstupy A0-P, B0-P signalizovania prítomnosti pauzy i-1-ho bloku B_{i-1} signálovými výstupmi a_{i-1} , b_{i-1} , druhé výstupy CI-S, DI-S i-bloku B_i sú pripojené na druhé výstupy CO-P, DO-P bunky B_{VRP} vyrovnávajúceho registra prijímača i-1-ho bloku B_{i-1} signálovými výstupmi c_{i-1} , d_{i-1} , tretie výstupy GI-S, HI-S i-bloku B_i sú pripojené na tretie výstupy GO-P, HO-P výstupnej sériovej linky i-1-ho bloku B_{i-1} signálovými výstupmi g_{i-1} , h_{i-1} , druhé výstupy c_i bunky vyrovnávajúceho registra prijímača sú pripojené na vstupy X_i údajovej zbernice ako tretie výstupy zapojenia pre $i = 0, 1, \dots, n-1$, pričom výstupy GI-P, HI-P výstupnej vnútorej sériovej linky sú pripojené na prvé výstupy GI, HI bunky BP pauzy a na tretie výstupy GI-F₁,

bloku F_1 riadenia bunky B_{UB} údajového bitu, výstupy A_0 , B_0 bunky BP pauzy sú pripojené na prvé vstupy AI , BI bunky B_{UB} údajového bitu a na výstupy $AO-P$, $BO-P$ signalizovania prítomnosti pauzy signálovými výstupmi a , b , vstupmi $CI-P$, $DI-P$ ako výstupy bunky vyrovnávajúceho registra prijímača predchodcu sú pripojené na druhé vstupy $CI-F_1$, $DI-F_1$ bloku F_1 riadenia bunky B_{UB} údajového bitu, výstupy G_0 , H_0 bunky B_{UB} údajového bitu sú pripojené na prvé vstupy G_1 , H_1 bunky B_{VRP} vyrovnávajúceho registra prijímača a na druhé vstupy $GI-F_0$, $HI-F_0$ bloku F_0 riadenia bunky BP pauzy a na výstupy $GO-S$, $HO-S$, $GO-P$, $HO-P$ vnútornnej sériovej linke signálovými výstupmi g , h , výstupy CO , DO bunky B_{VRP} vyrovnávajúceho registra prijímača sú pripojené na výstupy $CO-S$, $DO-S$, $CO-P$, $DO-P$ a na prvé vstupy $CI-F_0$, $DI-F_0$ bloku F_0 riadenia bunky BP pauzy signálovými výstupmi c , d , výstup F_0^0 bloku F_0 riadenia bunky BP pauzy je pripojený na druhý vstup F_1I bunky BP pauzy, výstupy $AI-S$, $BI-S$ signalizovania prítomnosti pauzy sú pripojené na prvé vstupy $AI-F_1$, $BI-F_1$, bloku F_1 riadenia bunky B_{UB} údajového bitu a na prvé vstupy $AI-F_2$, $BI-F_2$ bloku F_2 riadenia bunky B_{VRP} vyrovnávajúceho registra prijímača, výstup F_1^0 bloku F_1 riadenia bunky B_{UB} údajového bitu, druhé vstupy $CI-S$, $DI-S$, $GI-S$, $HI-S$ ako výstupy bunky B_{VRP} vyrovnávajúceho registra prijímača sú pripojené na druhé vstupy $CI-F_2$, $DI-F_2$, $GI-F_2$, $HI-F_2$ bloku F_2 riadenia bunky B_{VRP} vyrovnávajúceho registra prijímača, výstup F_2^0 bloku F_2 riadenia bunky B_{VRP} vyrovnávajúceho registra prijímača je pripojený na druhý vstup F_2I bunky B_{VRP} vyrovnávajúceho registra prijímača, výstup RES nulovania prijímača po zapnutí napájania je pripojený na tretie vstupy RES bunky BP pauzy a bunky B_{UB} údajového bitu.

Každý i-blok B_i pre $i = 1, 2, \dots, n-2$ má svojho predchodcu (signály označené s príznakom P) a následníka (signály označené s príznakom S), prvy blok má len svojho následníka, posledný má len svojho predchodcu. Údajový bit je prijímaný na vstupoch $CI-P$ a $HI-P$ vnútorného sériového kanála, logická hodnota 1 je reprezentovaná $CI-P=1$ a logická hodnota 0 je reprezentovaná $HI-P=1$. Prijatie údajového bitu bunkou BZP je riadené blokmi F_0 a F_1 . Funkcia bloku F_0 súvisí do zreteľaným režimom prijímača, t.j. s podmienkou $g+h$, teda ak jeden z dvoch signálov $g \rightarrow 1$, alebo $h \rightarrow 1$ (\rightarrow reprezentuje zmenu do hodnoty) - stav pamäťania údajového bitu v $B_{UB} \Rightarrow F_0^0 \rightarrow 0$ (\Rightarrow reprezentuje následnosť), ak $g = 0$ a $h = 0$ potom môže $F_0^0 \rightarrow 1$. V prípade, ak jeden z dvoch signálov $c \rightarrow 1$, alebo $d \rightarrow 1$ (zápis údajového bitu do B_{VRP}) $\Rightarrow F_0^0=0$ a uvedená hodnota sa nemení pokým v B_{VRP} je pamätaný údajový bit. Funkcia bloku F_0 je preto daná:

$$F_0^0 = \overline{g + h + c + d} \quad (1)$$

Funkcia bloku F_1 taktiež súvisí so zreteľaným režimom prijímača a podmienkou je $AI-S + BI-S$, t.j. ak jeden z dvoch signálov $AI-S \rightarrow 1$, alebo $BI-S \rightarrow 1$ (zápis údajového bitu do BP v nasledujúcom bloku) $\Rightarrow F_1^0 \rightarrow 0$, ak $AI-S=0$, $BI-S=0$ ("pauza" v BP pre rozlíšenie príchodu ďalšieho údajového bitu), potom môže $F_1^0 \rightarrow 1$ (pripravenosť pre zápis ďalšieho údajového bitu do B_{UB}). Funkcia bloku F_1 nadobúda hodnotu 0 (uvedenie bunky BZP do počiatocného stavu) ak je vynulovaný údajový bit v B_{UB} (výstupy $GO-S$ a $HO-S$) predchádzajúceho bloku a je pamätaný v B_{VRP} (výstupy $CO-S$, $DO-S$) predchádzajúceho bloku, t.j. podmienkou je

$$(CI-P + DI-P) (GI-P + HI-P) \quad \text{a teda}$$

$$F_1^0 = (AI-S + BI-S) (CT-P + DI-P) (GI-P + HI-P) \quad (2)$$

Funkciou bloku F_2 je aktivovanie zápisu údajového bitu z BÚB do BVRP; funkcia súvisí s ukončením zápisu údajového bitu do BVRP nasledujúceho bloku, t.j. CI-S + DI-S = 1, okrem toho v BP nasledujúceho bloku musí byť príznak "pauzy", t.j. AI-S + BI-S = 1. Funkcia F_2 nadobúda hodnotu 0, potom čo bude vynulovaný údajový bit v BÚB nasledujúceho bloku, t.j. GT-S + HI-S = 0, a teda

$$F_2 0 = (\underline{AI-S} + \underline{BT-S}) (\underline{CT-S} + \underline{DI-S})(\underline{CI-S} + \underline{HI-S}) \quad (3)$$

Ďalšia činnosť vyplýva z obr. 1. Sériový kanál je tvorený linkami CH1P, CHOP a ACK. Linkami CH1P a CHOP je prijímaný údajový bit; linkou CH1P je prenášaná logická hodnota 1 a linkou CHOP logická hodnota 0, signálom ACK sa potvrdzuje prijatie údajového bitu bunkou BP n-1-ho bloku B_{n-1} , signál RDY je stavový bit pripravenosti n-bitového znaku na prečítanie na údajovú zbernicu X_0, X_1, \dots, X_{n-1} . Signálom NULL=1 sa uvádzajú prijímač do počiatočného stavu; už po uvedení prvých n-1-ho a n-2-ho blokov, B_{n-1} a B_{n-2} do počiatočného stavu, môže pokračovať prijímanie ďalších údajových bitov. Signálom RES=1 sa uvádzajú i-te bloky B_i pre $i = 0, 1, \dots, n-1$ do počiatočného stavu po zapnutí napájania. Po aktivovaní jedného z dvoch signálov CH1P → 1, alebo CHOP → 1 sa pri ACK=1 zapíše údajový bit do BP → ACK → 0, v prípade $F_1 0 = 1$ jeden z dvoch signálov $g_{n-1} \rightarrow 1$, alebo $h_{n-1} \rightarrow 1$. Súčasne s prijímaním údajového bitu na vstupoch GI-P, HI-P n-2-ho bloku B_{n-2} sa aktivuje "pauza" v BP n-1-ho bloku $B_{n-1} \Rightarrow$ v n-1-om bloku B_{n-1} . $F_1 0 = 0 \Rightarrow g_{n-1} = 0$, alebo $h_{n-1} \rightarrow 0$ a ACK → 1 (žiadosť o ďalší údajový bit).

Zápis údajových bitov do buniek BZP prebieha zľava doprava a postupne sa aktivujú signály:

$$\underline{g_i} \rightarrow 1 \text{ alebo } \underline{h_i} \rightarrow 1 \Rightarrow \underline{a_{i-1}} = \underline{g_i}, \underline{b_{i-1}} = \underline{h_i} \Rightarrow \underline{g_i} = 0$$

$$\text{alebo } \underline{h_i} \rightarrow 0, \underline{g_{i-1}} = \underline{a_{i-1}}, \underline{h_{i-1}} = \underline{b_{i-1}} \Rightarrow \underline{a_{i-1}} = 0 \text{ alebo}$$

$\underline{b_{i-1}} \rightarrow 0$, pre $i=n-1, n-2, \dots, 1$. Zápis údajových bitov do buniek BVRP prebieha sprava doľava a postupne sa aktivujú signály:

$$\underline{g_{i-1}} \rightarrow 1 \text{ alebo } \underline{h_{i-1}} \rightarrow 1 \Rightarrow \underline{c_{i-1}} = \underline{g_{i-1}}, \underline{d_{i-1}} = \underline{h_{i-1}} \Rightarrow$$

$$\underline{a_{i-1}} \rightarrow 0 \text{ alebo } \underline{b_{i-1}} \rightarrow 0 \Rightarrow \underline{g_i} \rightarrow 1 \text{ alebo } \underline{h_i} \rightarrow 1 \Rightarrow$$

$$\underline{c_i} = \underline{g_i}, \underline{d_i} = \underline{h_i}, \text{ pre } i = 1, 2, \dots, n-1.$$

Po aktivovaní $c_{n-1} = 1$ alebo $d_{n-1} \rightarrow 1$ sa aktivuje RDY → 0, po prečítaní n-bitového znaku sa môže aktivovať NULL → 1 a postupne zľava doprava sa uvádzajú bunky BZP a BVRP do počiatočného stavu:

$$\underline{g_i} \rightarrow 0 \text{ alebo } \underline{h_i} \rightarrow 0 \Rightarrow \underline{g_{i-1}} \rightarrow 0 \text{ alebo } \underline{h_{i-1}} \rightarrow 0 \Rightarrow$$

$\underline{c_i} \rightarrow 0 \text{ alebo } \underline{d_i} \rightarrow 0$, pre $i = n-1, n-2, \dots, 1$. V poslednom 0-tom bloku B_0 aktivovaním $g_0 \rightarrow 0$ alebo $h_0 \rightarrow 0 \Rightarrow c_0 \rightarrow 0$ alebo $d_0 \rightarrow 0$. Na obr. 3 sú časové priebehy významných signálov prijímača: $\underline{X_0} = \underline{X}/0/, \underline{X_1} = \underline{X}/1/, \underline{X_2} = \underline{X}/2/, \underline{CH1P}, \underline{CHOP}, \underline{ACK2}$ (potvrdenie prijatia údajového bitu prvou BP), RDY2 (hlásenie o prijatí trojbitového slova), NULL. Pre názornosť je uvedené prijímanie troch trojbitových slov $X_2 X_1 X_0 : 000, 001, 010$.

Vynález môže nájsť uplatnenie v počítačových systémoch (pri realizovanom zapojení formou integrovaného obvodu podľa obr. 1,2), napr. pri realizácii rýchlych sériových prepojení voľne viazaných multiprocesorov, rýchlych sériových kanálov počítačov, ako možný variant náhrady paralelných kanálov v počítačoch s rýchlymi sériovými kanálmi a taktiež ako rýchly sériový kanál (vstavaný) v jednočipových mikropočítačoch.


P A T E N T O V É N Á R O K Y

Zapojenie na prevod sériovej postupnosti bitov na paralelný formát znaku, vyznačujúce sa tým, že výstupy (CH1P, CHOP) zo sériového kanála ako prvé vstupy zapojenia sú pripojené na prvé vstupy (GI-P, HI-P) $n-1$ -ho bloku (B_{n-1}), vstup (ACK) sériového kanála ako prvý výstup zapojenia je pripojený na prvý výstup (ACK0) $n-1$ -ho bloku (B_{n-1}), druhý výstup ($\overline{RDY0}$) zapojenia pripravenosti paralelného znaku na prečítanie je pripojený na druhý výstup ($\overline{RDY0}$) $n-1$ -ho bloku (B_{n-1}), druhý vstup (NULL) zapojenia nulovania prijímača po prijatí paralelného znaku je pripojený na vstup (NULLI) $n-1$ -ho bloku (B_{n-1}), tretí vstup (RES) zapojenia nulovania prijímača po zapnutí napájania je pripojený na vstupy (RES) i-blokov (B_i) pre $i = 0, 1, \dots, n-1$, prvé výstupy (GO-S, HO-S) výstupnej vnútornej sériovej linky I-bloku (B_i) sú pripojené na prvé výstupy (GI-P, HI-P) výstupnej vnútornej sériovej linky $n-1$ -ho bloku (B_{i-1}) signálovými výstupmi (g_i, h_i) pre $i = 1, 2, \dots, n-1$, druhé výstupy (CO-S, DO-S) bunky i (BVRP) vyrovnávajúceho registra prijímača i-bloku (B_i) sú pripojené na druhé výstupy (CI-P, DI-P) $i-1$ -ho bloku (B_{i-1}) signálovými výstupmi (c_i, d_i), prvé výstupy (AI-S, BI-S) i-bloku (B_i) sú pripojené na prvé výstupy (AO-P, BO-P) signalizovania prítomnosti pauzy $i-1$ -ho bloku (B_{i-1}) signálovými výstupmi (a_{i-1}, b_{i-1}), druhé výstupy (CI-S, DI-S) i bloku (B_i) sú pripojené na druhé výstupy (CO-P, DO-P) bunky (BVRP) vyrovnávajúceho registra prijímača $i-1$ -ho bloku (B_{i-1}) signálovými výstupmi (c_{i-1}, d_{i-1}), tretie výstupy (GI-S, HI-S) i-bloku (B_i) sú pripojené na tretie výstupy (GO-P, HO-P) výstupnej sériovej linky $i-1$ -ho bloku (B_{i-1}) signálovými výstupmi (g_{i-1}, h_{i-1}), druhé výstupy (c_i) bunky vyrovnávajúceho registra prijímača sú pripojené na vstupy (X_i) údajovej zbernice ako tretie výstupy zapojenia pre $i = 0, 1, \dots, n-1$, pričom vstupy (GI-P, HI-P) výstupnej vnútornej sériovej linky sú pripojené na prvé výstupy (GI, HI) bunky (BP) pauzy a na tretie výstupy (GI-F₁, HI-F₁) bloku (F_1) riadenia bunky (BÚB) údajového bitu, výstupy (AO, BO) bunky (BP) pauzy sú pripojené na prvé výstupy (AI, BI) bunky (BÚB) údajového bitu a na výstupy (AO-P, BO-P) signalizovania prítomnosti pauzy signálovými výstupmi (a, b), výstupy (CI-P, DI-P) ako výstupy bunky vyrovnávajúceho registra prijímača predchodcu sú pripojené na druhé výstupy (CI-F₁, DI-F₁) bloku (F_1) riadenia bunky (BÚB) údajového bitu, výstupy (GO, HO) bunky (BÚB) údajového bitu sú pripojené na prvé výstupy (G₁, H₁) bunky (BVRP) vyrovnávajúceho registra prijímača a na druhé výstupy (GI-F₀, HI-F₀) bloku (F_0) riadenia bunky (BP) pauzy a na výstupy (GO-S, HO-S, GO-P, HO-P) vnútornej sériovej linky signálovými výstupmi (g, h), výstupy (CO, DO) bunky (BVRP) vyrovnávajúceho registra prijímača sú pripojené na výstupy (CO-S, DO-S, CO-P, DO-P) a na prvé výstupy (CI-F₀, DI-F₀) bloku (F_0) riadenia bunky (BP) pauzy signálovými výstupmi (c, , d), výstup (F₀S) bloku (F_0) riadenia bunky (BP) pauzy je pripojený na druhý výstup (F₀I) bunky (BP) pauzy, výstupy (AI-S, BI-S) signalizovania prítomnosti pauzy sú pripojené na prvé výstupy (AI-F₁, BI-F₁) bloku (F_1) riadenia bunky (BÚB) údajového bitu a na prvé

vstupy ($AI-F_2$, $BI-F_2$) bloku (F_2) riadenia bunky (BVRP) vyrovnávajúceho registra prijímača, výstup (F_10) bloku (F_1) riadenia bunky (BÚB) údajového bitu je pripojený na druhý vstup (F_1I) bunky (BÚB) údajového bitu, druhé vstupy (CI-S, DI-S, GI-S, HT-S) ako výstupy bunky (BVRP) vyrovnávajúceho registra prijímača sú pripojené na druhé vstupy (CI- F_2 , DI- F_2 , GI- F_2 , HI- F_2) bloku (F_2) riadenia bunky vyrovnávajúceho registra prijímača, výstup (F_20) bloku (F_2) riadenia bunky (BVRP) vyrovnávajúceho registra prijímača je pripojený na druhý vstup (F_2I) bunky (BVRP) vyrovnávajúceho registra prijímača, vstup (RES) nulovania prijímača po zapnutí napájania je pripojený na tretie vstupy (RES) bunky (BP) pauzy a bunky (BÚB) údajového bitu.


3 výkresy

CS 275656 B6




Ober. 1

CS 275656 B6



CS 275656 B6



Obr. 3.