

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号
特許第7547580号
(P7547580)

(45)発行日 令和6年9月9日(2024.9.9)

(24)登録日 令和6年8月30日(2024.8.30)

(51)国際特許分類	F I		
H O 2 M 7/48 (2007.01)	H O 2 M 7/48	E	
H O 2 M 7/12 (2006.01)	H O 2 M 7/48	R	
	H O 2 M 7/48	Y	
	H O 2 M 7/12	B	

請求項の数 10 (全13頁)

(21)出願番号	特願2023-127021(P2023-127021)	(73)特許権者	521279527 台達電子工業股▲ふん▼有限公司 台湾桃園市中▲れき▼區東園路16號
(22)出願日	令和5年8月3日(2023.8.3)	(74)代理人	110001519 弁理士法人太陽国際特許事務所
(65)公開番号	特開2024-52536(P2024-52536A)	(72)発明者	黄俊豪 台湾桃園市中▲れき▼區東園路16號
(43)公開日	令和6年4月11日(2024.4.11)	(72)発明者	林峻▲い▼ 台湾桃園市中▲れき▼區東園路16號
審査請求日	令和5年8月3日(2023.8.3)	(72)発明者	施億祥 台湾桃園市中▲れき▼區東園路16號
(31)優先権主張番号	202211206638.1	(72)発明者	吳慶南 台湾桃園市中▲れき▼區東園路16號
(32)優先日	令和4年9月30日(2022.9.30)	(72)発明者	葉家▲い▼ 台湾桃園市中▲れき▼區東園路16號
(33)優先権主張国・地域又は機関	中国(CN)		最終頁に続く

(54)【発明の名称】 トーテムポール力率改善回路及びその動作方法

(57)【特許請求の範囲】

【請求項1】

トーテムポール力率改善回路であって、
それぞれ高速上スイッチと高速下スイッチとを含む少なくとも1つの高速レグと、
前記少なくとも1つの高速レグに並列に接続され、低速上スイッチと低速下スイッチとを含む低速レグと、
位相角を有する交流電圧を受ける制御ユニットと、を含み、
前記制御ユニットは、
前記位相角を受信する電流検出回路と、
前記位相角を受信する電圧検出回路と、
前記電流検出回路と前記電圧検出回路とに接続される制御回路と、を含み、
前記制御回路は、第1制御信号群と第2制御信号群を生成し、
前記第1制御信号群は、前記高速上スイッチ及び前記高速下スイッチを交互にスイッチング動作させ、
前記第2制御信号群は、前記低速上スイッチ及び前記低速下スイッチを交互にスイッチング動作させ、
直流電源を交流電源に変換するのに用いられる場合、前記制御回路は、前記位相角により、前記第2制御信号群のデューティサイクルを調整して前記低速上スイッチ及び前記低速下スイッチをそれぞれオン又はオフさせるように制御する、トーテムポール力率改善回路。

【請求項 2】

単相構造において、

前記高速レグは、前記高速上スイッチと高速下スイッチとを含み、

前記高速上スイッチと前記高速下スイッチとの共通接続点は、入力インダクタに接続され、前記入力インダクタを介して前記交流電圧に接続され、

前記低速レグは、前記高速レグに並列に接続され、前記低速上スイッチと前記低速下スイッチとを含む、請求項 1 に記載のトータムポール力率改善回路。

【請求項 3】

三相構造において、

前記高速レグは、第 1 高速レグと、第 2 高速レグと、第 3 高速レグとを含み、

前記第 1 高速レグは、第 1 高速上スイッチと第 1 高速下スイッチとを含み、前記第 2 高速レグは、第 2 高速上スイッチと第 2 高速下スイッチとを含み、前記第 3 高速レグは、第 3 高速上スイッチと第 3 高速下スイッチとを含み、

前記第 1 高速上スイッチと前記第 1 高速下スイッチとの共通接続点は、第 1 入力インダクタに接続され、前記第 1 入力インダクタを介して前記交流電圧の第 1 相に接続され、

前記第 2 高速上スイッチと前記第 2 高速下スイッチとの共通接続点は、第 2 入力インダクタに接続され、前記第 2 入力インダクタを介して前記交流電圧の第 2 相に接続され、

前記第 3 高速上スイッチと前記第 3 高速下スイッチとの共通接続点は、第 3 入力インダクタに接続され、前記第 3 入力インダクタを介して前記交流電圧の第 3 相に接続され、

前記低速レグは、前記高速レグに並列に接続され、前記低速上スイッチと前記低速下スイッチとを含む、請求項 1 に記載のトータムポール力率改善回路。

【請求項 4】

前記トータムポール力率改善回路は、交流電源を直流電源に変換するのに用いられる場合、各前記少なくとも 1 つの高速レグの前記高速上スイッチ及び前記高速下スイッチは力率改善の制御スイッチとし、かつ前記低速上スイッチ及び前記低速下スイッチはブリッジ整流の制御スイッチとする、請求項 1 に記載のトータムポール力率改善回路。

【請求項 5】

前記交流電圧を受け、前記位相角を同期して制御する位相同期回路をさらに含む、請求項 1 に記載のトータムポール力率改善回路。

【請求項 6】

前記第 2 制御信号群は、前記低速上スイッチを制御するための低速上スイッチ制御信号と前記低速下スイッチを制御するための低速下スイッチ制御信号とを含み、

前記制御回路は、前記交流電圧が正の半周期のとき、前記低速上スイッチ制御信号のデューティサイクルをリアルタイムに調整し、前記交流電圧が負の半周期のとき、前記低速下スイッチ制御信号のデューティサイクルをリアルタイムに調整する、請求項 1 に記載のトータムポール力率改善回路。

【請求項 7】

前記制御回路は、前記位相角がずれた後の第 1 の正の半周期における前記低速上スイッチ制御信号のデューティサイクルをリアルタイムに調整するか、又は、前記位相角がずれた後の第 1 の負の半周期における前記低速下スイッチ制御信号のデューティサイクルをリアルタイムに調整する、請求項 6 に記載のトータムポール力率改善回路。

【請求項 8】

前記制御回路は、前記交流電圧を三相電気座標から二軸座標に変換するパーク変換を行う、請求項 1 に記載のトータムポール力率改善回路。

【請求項 9】

前記第 1 制御信号群及び前記第 2 制御信号群はパルス幅変調信号である、請求項 1 に記載のトータムポール力率改善回路。

【請求項 10】

前記制御ユニットは、

前記制御回路に接続されるトータムポールレギュレーターと、

前記トータムポールレギュレーターに接続されるゼロクロスソフトスタート部と、をさらに含む、請求項1に記載のトータムポール力率改善回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、トータムポール力率改善回路及びその動作方法に関し、特に交流電圧に追従する位相角を制御して低速スイッチの制御信号のデューティサイクルをリアルタイムに調整するトータムポール力率改善回路及びその動作方法に関する。

【背景技術】

【0002】

環境保護とグリーンエネルギーに対する意識の高まりに伴い、電気自動車の販売量が増える傾向と充電スタンドの建設需要量が増大する中で、充電と蓄電の仕方については電力供給の窮地に直面することになる。将来、地域の電力供給が危機に瀕したとき、大規模な電力が必要になった場合、リアルタイムで地域の電力網に電力を送り返すように手配することができる。つまり、放電機能を備えた電気自動車に双方向充放電設備を接続することで、車両の電力を高出力のエネルギー貯蔵キャビネットに戻すことができ、V2X (Vehicle to Everything) の機能を提供することができる。これは、電気自動車とスマートグリッドを組み合わせて動作する設計の主流となり、将来電気自動車の消費者が電気自動車を購入する際の主要な選択肢の一つでもある。V2Xは、V2G (Vehicle to Grid)、V2L (Vehicle to Load)、V2H (Vehicle to Home)、V2V (Vehicle to Vehicle) 等を含む。

【0003】

一般的に、V2Gシステムの電力の流れ(電力潮流)は、単方向と双方向に分けられる。単方向V2G技術を用いて充電率を制御する装置は、例えば、無効電力サポート (reactive power support)、ピークロードのピークシェーピング (peak shaving) とバレーフィリング (valley filling)、周波数調整、電圧調整などに多くの欠点や制限がある。一方、双方向V2Gの電気自動車の電池充電器は、直流(DC-DC)コンバータ及び交流直流(AC-DC)コンバータを含み、主な利点は、仮想電力・実電力支援、再生可能エネルギーの導入、グリッド過負荷の回避、故障回復、電力網損失の減少、力率調整などである。これらの機能により、双方向V2Gシステムは電力網の運用により多くの可能性を提供することができる。双方向V2Gシステムでは、電気自動車がエネルギー供給・貯蔵の役割も果たすため、再生可能エネルギーの不安定さに起因する問題にも適切に対応することができる。

【0004】

トータムポール(Totem Pole)回路は、単相充電によく使われる構造であり、力率改善(Power Factor Correction、PFC)回路にもよく使われる構造である。この構造は、低速レグスイッチとしてトランジスタスイッチ Q_A 、 Q_B を使用し、高速レグスイッチとしてトランジスタスイッチ Q_1 、 Q_2 を使用する。ここで、低速レグスイッチ(トランジスタスイッチ Q_A 、 Q_B)は、商用電力周波数に応じて制御され、高速レグスイッチ(トランジスタスイッチ Q_1 、 Q_2)は、スイッチング周波数に応じて高周波制御される。

【0005】

図1A及び図1Bは、それぞれ従来のトータムポール回路の単相充電モード及び単相放電モードを示す回路図である。一般的な充電モードで動作する場合、図1Aに示すように交流電圧 V_{AC} を入力電圧とし、交流電圧 V_{AC} が正の半周期のとき、低速レグのトランジスタスイッチ Q_B がオンになり、トランジスタスイッチ Q_1 、 Q_2 は現在のデューティサイクルに従って急速に切り替えられる。このとき、電圧ずれやその他の要因によりトランジスタスイッチ Q_B のターンオン遅延があった場合、この充電モードでは、トランジスタスイッチ Q_B のバイパスダイオードがオンすることで、電流が流れ続けることができる。

【0006】

放電モードで動作する場合、図1Bに示すように交流電圧 V_{AC} を出力電圧とし、交流電圧 V_{AC} が正の半周期のとき、トランジスタスイッチ Q_B のターンオン遅延があった場合、充電モードと異なり（充電モードでは、トランジスタスイッチ Q_B のバイパスダイオードにより電流が流れ続ける）、放電モードでは、トランジスタスイッチ Q_B のバイパスダイオードがオフになるため、電流が流れ続けない。

【0007】

上述したように、放電モードでは、トランジスタスイッチ Q_B のバイパスダイオードに電流カットオフの問題があるため、一般的な電気自動車製品は、 V_{2L} 、 V_{2G} 及びその他の放電モードで使用される場合、いずれも誘導性デバイス及び／又は容量性デバイス、及び商用電力の仮想電力需要があるため、電圧と電流の位相角ずれが生じる。そのため、一般的なトータムポール回路構造は、充電モードでしか適用できず、放電モードでの負荷需要を満たすことができない。

10

【0008】

単相双方向（充電及び放電モード）機能を備えた製品を例にとると、適用製品のEMC回路にはX容量（ X_{cap} ）があるので、無負荷の条件下で容量性負荷と等価である。このとき、トータムポールコンバータを標準モードで制御すると、低速レグのトランジスタスイッチ Q_B のターンオン時間が遅延し、電流の不連続な遮断を引き起こすことがある。実際に電気自動車の製品に適用する場合、 V_{2G} や V_{2L} の条件下で動作し、誘導性負荷又は容量性負荷があると、同様の状況が発生する可能性がある。このような状況が発生すると、交流負荷への損傷に加え、電力網に対応する V_{2G} の動作条件下で、電力品質にも深刻な影響を及ぼす可能性がある。

20

【0009】

図2は、従来のトータムポール回路動作の制御信号の波形図である。 V_{2L} モードでの制御を例にとると、通常の動作では、すなわち負荷による電圧ずれが生じない場合、トータムポール回路は標準的な制御信号となる（図2のT1区間）。しかしながら、出力された交流電圧 V_{AC} が負荷（誘導性又は容量性）の影響により位相ずれが生じる場合（図2のT1区間からT2区間に入るとき）、つまり、出力された交流電圧 V_{AC} が連続していないため、実際のコントローラ出力制御量 S_D 及び低速レグのトランジスタスイッチ Q_B の制御信号 Q_{B_PWM} は、いずれも基準角度が変化するために歪んで、正常な制御動作に影響を与え、正常なエネルギーを交流側に出力（伝送）することができない。負荷をかけた後の重負荷状態で動作する場合でも、過電流保護（OCP）又は過電圧保護（OVP）がトリガされて、システムのシャットダウン（*shutdown*）が発生しやすくなる。

30

【0010】

そこで、従来技術の問題やボトルネックを解決するためのトータムポール力率改善回路及びその動作方法をどのように設計することは、業界にとって重要な課題である。

【発明の概要】

【発明が解決しようとする課題】

【0011】

本発明の一つの目的は、従来技術の問題を解決するトータムポール力率改善回路を提供することである。

40

【0012】

本発明の他の目的は、従来技術の問題を解決するトータムポール力率改善回路の動作方法を提供することである。

【課題を解決するための手段】

【0013】

上記目的を達成するために、本発明に係るトータムポール力率改善回路は、それぞれ高速上スイッチと高速下スイッチとを含む少なくとも1つの高速レグと、前記少なくとも1つの高速レグに並列に接続され、低速上スイッチと低速下スイッチとを含む低速レグと、位相角を有する交流電圧を受ける制御ユニットと、を含み、前記制御ユニットは、前記位

50

相角を受信する電流検出回路と、前記位相角を受信する電圧検出回路と、前記電流検出回路と前記電圧検出回路とに接続される制御回路と、を含み、前記制御回路は、第1制御信号群と第2制御信号群を生成し、前記第1制御信号群は、前記高速上スイッチ及び前記高速下スイッチを交互にスイッチング動作させ、前記第2制御信号群は、前記低速上スイッチ及び前記低速下スイッチを交互にスイッチング動作させ、直流電源を交流電源に変換するのに用いられる場合、前記制御回路は、前記位相角により、前記第2制御信号群のデューティサイクルを調整して前記低速上スイッチ及び前記低速下スイッチをそれぞれオン又はオフさせるように制御する。

【0014】

上記目的を達成するために、本発明に係るトータムポール力率改善回路の動作方法は、直流電源を交流電源に変換するのに用いられる際に、少なくとも1つの高速レグの高速上スイッチ及び高速下スイッチを交互にスイッチング動作させる第1制御信号群を生成することと、低速レグの低速上スイッチ及び低速下スイッチを交互にスイッチング動作させる第2制御信号群を生成することと、前記位相角に追従するように前記第2制御信号群を制御し、前記低速上スイッチ及び前記低速下スイッチをそれぞれオン又はオフさせるように前記第2制御信号群のデューティサイクルをリアルタイムに調整することと、を含む。

【発明の効果】

【0015】

本発明に係るトータムポール力率改善回路及びその動作方法によれば、リアルタイム角度制御の設計により、従来の直流電源を交流電源に変換する放電モードの動作に適用できないトータムポール回路の構造を、電気自動車の単相と三相の交流電圧の動作にも有効に適用することができる。また、本発明に係るトータムポール力率改善回路は、全（幅広い）電圧範囲の動作に適用することができる。

【0016】

本発明の目的を達成するためになされた本発明の技術、手段、及び効果をより良く理解するために、本発明の目的及び特徴は、本発明の詳細な説明及び添付図面を参照することによってより良く理解されることが考えられるが、添付図面は、参照及び説明のみを提供するものであり、本発明を限定するものではない。

【図面の簡単な説明】

【0017】

【図1A】従来のトータムポール回路の単相充電モードを示す回路図である。

【図1B】従来のトータムポール回路の単相放電モードを示す回路図である。

【図2】従来のトータムポール回路動作の制御信号の波形図である。

【図3】本発明に係る単相トータムポール力率改善回路のブロック図である。

【図4】本発明に係る三相トータムポール力率改善回路のブロック図である。

【図5】本発明に係る制御ユニットのブロック図である。

【図6】本発明に係るトータムポール回路動作の制御信号の波形図である。

【図7】図4の具体的な回路ブロック図である。

【図8】トータムポール力率改善回路の動作方法を示すフローチャートである。

【発明を実施するための形態】

【0018】

本発明の技術的内容及び詳細な説明について、図面を参照しながら以下に説明する。

【0019】

本発明は、双方向トータムポール力率改善回路に適用される、位相ロックを動的に調整して交流電圧角度をロックする制御構造方法であり、リアルタイム角度制御の設計により、従来の直流電源を交流電源に変換する放電モードの動作に適用できないトータムポール回路の構造を、電気自動車の単相と三相の交流電圧の動作にも有効に適用することができる。

【0020】

図3及び図4は、本発明に係る単相トータムポール力率改善回路、及び三相トータムポ

10

20

30

40

50

ール力率改善回路の回路ブロック図である。同図を参照すると、トータムポール力率改善回路は、交流電源を直流電源に変換するために用いられ、少なくとも1つの高速レグ（高速スイッチングレグとも称する）と、低速レグ（低速スイッチングレグとも称する）と、制御ユニット100とを含む。図3に示す単相構成において、トータムポール力率改善回路は、高速レグLg1と、低速レグLg2と、制御ユニット100とを含む。図4に示す三相構成において、トータムポール力率改善回路は、3組の高速レグLg11-Lg13（すなわち第1高速レグLg11、第2高速レグLg12及び第3高速レグLg13である）と、低速レグLg2と、制御ユニット100とを含む。

【0021】

図3に示す単相構成において、高速レグLg1は、高速上スイッチQ₁と高速下スイッチQ₂とを含む。高速上スイッチQ₁と高速下スイッチQ₂との共通接続点は、入力インダクタLに接続され、入力インダクタLを介して交流電圧V_{ac}に接続される。すなわち、高速レグLg1は、入力インダクタLを介して交流電圧V_{ac}に接続される。

【0022】

低速レグLg2は、高速レグLg1に並列に接続され、低速上スイッチQ_Aと低速下スイッチQ_Bとを含む。つまり、低速レグLg2は、交流電圧V_{ac}に直接接続され、商用電源の周波数（すなわち、交流電圧V_{ac}の周波数）によって制御される。

【0023】

図4に示す三相構成において、第1高速レグLg11は、第1高速上スイッチQ₁と第1高速下スイッチQ₂とを含み、第2高速レグLg12は第2高速上スイッチQ₃と第2高速下スイッチQ₄とを含み、第3高速レグLg13は第3高速上スイッチQ₅と第3高速下スイッチQ₆とを含む。第1高速上スイッチQ₁と第1高速下スイッチQ₂との共通接続点は、第1入力インダクタL₁に接続され、第1入力インダクタL₁を介して交流電圧V_{ac}の第1相（例えばR相）に接続される。第2高速上スイッチQ₃と第2高速下スイッチQ₄との共通接続点は、第2入力インダクタL₂に接続され、第2入力インダクタL₂を介して交流電圧V_{ac}の第2相（例えばS相）に接続される。第3高速上スイッチQ₅と第3高速下スイッチQ₆との共通接続点は、第3入力インダクタL₃に接続され、第3入力インダクタL₃を介して交流電圧V_{ac}の第3相（例えばT相）に接続される。つまり、第1高速レグLg11、第2高速レグLg12及び第3高速レグLg13は、それぞれ第1入力インダクタL₁、第2入力インダクタL₂及び第3入力インダクタL₃を介して交流電圧V_{ac}に接続される。

【0024】

低速レグLg2は、第1高速レグLg11と、第2高速レグLg12と、第3高速レグLg13とに並列に接続され、低速上スイッチQ_Aと低速下スイッチQ_Bとを含む。つまり、低速レグLg2は、交流電圧V_{ac}に直接接続され、商用電源の周波数（すなわち、交流電圧V_{ac}の周波数）によって制御される。

【0025】

図3に示す単相構成及び図4に示す三相構成において、制御ユニット100は、位相角 θ_v を有する交流電圧V_{ac}を受ける。具体的には、制御ユニット100は、電流検出回路101と、電圧検出回路102と、制御回路103とを含む。電流検出回路101は、交流電圧V_{ac}を受け、位相同期回路PLL（phase locked loop、図5参照）を介して交流電圧V_{ac}の位相角 θ_v を知る。同様に、電圧検出回路102は、交流電圧V_{ac}を受け、位相同期回路PLLを介して交流電圧V_{ac}の位相角 θ_v を知る。

【0026】

制御回路103は、電流検出回路101と電圧検出回路102とに接続される。制御回路103は、高速上スイッチQ₁/Q₁、Q₃、Q₅及び高速下スイッチQ₂/Q₂、Q₄、Q₆を交互にスイッチング動作させる第1制御信号群S_{Q1}、S_{Q2}/S_{Q1}~S_{Q6}を生成し、かつ低速上スイッチQ_A及び低速下スイッチQ_Bを交互にスイッチング動作させる第2制御信号群S_{QA}、S_{QB}を生成する。

【0027】

10

20

30

40

50

すなわち、単相構造では（図 3 に示す）、制御回路 103 によって生成される第 1 制御信号群は、それぞれ高速上スイッチ Q_1 及び高速下スイッチ Q_2 を制御する高速上スイッチ制御信号 S_{Q1} 及び高速下スイッチ制御信号 S_{Q2} を含み、制御回路 103 によって生成される第 2 制御信号群は、それぞれ低速上スイッチ Q_A 及び低速下スイッチ Q_B を制御する低速上スイッチ制御信号 S_{QA} 及び低速下スイッチ制御信号 S_{QB} を含む。

【0028】

同様に、三相構造では（図 4 に示す）、制御回路 103 によって生成される第 1 制御信号群は、それぞれ高速上スイッチ Q_1 、 Q_3 、 Q_5 及び高速下スイッチ Q_2 、 Q_4 、 Q_6 を制御する高速上スイッチ制御信号 S_{Q1} 、 S_{Q3} 、 S_{Q5} 及び高速下スイッチ制御信号 S_{Q2} 、 S_{Q4} 、 S_{Q6} を含み、制御回路 103 によって生成される第 2 制御信号群は、それぞれ低速上スイッチ Q_A と低速下スイッチ Q_B を制御する低速上スイッチ制御信号 S_{QA} 及び低速下スイッチ制御信号 S_{QB} を含む。

【0029】

図 5 及び図 7 は、本発明に係る制御ユニットのブロック図、及び図 4 の具体的な回路ブロック図である。同図を参照すると、制御回路 103 は、交流電圧 V_{ac} の上記位相角 θ_v に追従するように第 2 制御信号群を制御し、低速上スイッチ Q_A 及び低速下スイッチ Q_B をそれぞれオン又はオフさせるように第 2 制御信号群のデューティサイクルをリアルタイムに調整することにより、誘導性負荷又は容量性負荷に起因する出力電圧 V_{ac} の位相角のずれを補償して、低速上スイッチ Q_A 又は低速下スイッチ Q_B を位相ロックする。これにより、リアルタイム角度制御の設計により、従来の直流電源を交流電源に変換する放電モードの動作に適用できないトータムポール回路の構造を、電気自動車の単相と三相の交流電圧の動作にも有効に適用させることができる。具体的な動作は後述する。

【0030】

前述したように、制御ユニット 100 は、位相角 θ_v を有する正弦波の交流電圧 V_{ac} を受け、位相同期回路 PLL を介してシータ (θ) 又は単位正弦波 ($\sin$) に解析し、後段制御で参照できるようにする。図 5 に示すように、位相角 θ_v のシータ値は、電流検出回路 101 及び電圧検出回路 102 を介して受信されるか、又は $\sin$ 値に変換され、その後、制御回路 103 によって制御され、スイッチのデューティサイクルを制御するために、トータムポールレギュレーター (Totem Pole Regulator) 及びゼロクロスソフトスタート (zero-cross soft-start) 部によってパルス波幅変調 (PWM) 信号の出力が提供される。したがって、交流電圧 V_{ac} の位相に誘導性負荷又は容量性負荷がある場合、トータムポール較正ユニットにより、位相ロック動作を実現し、位相補償（出力電圧 V_{ac} の位相角のずれ度合いを補償する）を提供することで、パルス幅変調信号は安全（正常）モードで制御され、スイッチは正常に制御され、エネルギーは正常に交流側に伝送されることができる。

【0031】

図 6 は、本発明に係るトータムポール回路動作の制御信号の波形図である。図 2 と比較すると、本発明に係るトータムポール力率改善回路の制御補償メカニズムにより、出力電圧 V_{ac} の位相角がずれても、スイッチの正常なスイッチング制御を行うように制御信号 Q_B PWM を維持できることがわかる。これにより、出力電圧 V_{ac} の位相角に追従するように制御信号 Q_B PWM を制御することで、低速スイッチの制御信号のデューティサイクルをリアルタイムに調整することができる。図 6 に示す動作において、T2 区間の始点では、出力電圧 V_{ac} の位相角が本来 90 度であるはずであり、誘導性負荷又は容量性負荷による位相角のずれ（図 6 では T1 区間から T2 区間に入る）が 0 度から始まるため、制御信号 Q_B PWM は、出力電圧 V_{ac} の 0 度から始まる正の半周期に追従し、オン状態又は高レベル状態のデューティサイクル（デューティ比とも称する）を提供する。そのため、出力電圧 V_{ac} が正の半周期のとき、オン状態を維持し続ける。出力電圧 V_{ac} が負の半周期に入ると、制御信号 Q_B PWM はオフ (off) 状態又は低レベル状態となる。これにより、制御信号 Q_B PWM のデューティサイクルを制御可能とすること

で、低速上スイッチ Q_A 及び低速下スイッチ Q_B をブリッジ（ブリッジ整流）制御として用いることが可能となる。

【0032】

異なる動作において、例えば、 T_2 区間の始点では、出力電圧 V_{ac} の位相角がずれて45度から始まる場合、制御信号 Q_B PWMが出力電圧 V_{ac} の45度から始まる正の半周期に追従し、オン状態又は高レベル状態のデューティサイクルが提供される。そのため、出力電圧 V_{ac} が正の半周期のとき、オン状態を維持し続ける。出力電圧 V_{ac} が負の半周期に入ると、制御信号 Q_B PWMはオフ（off）状態又は低レベル状態となる。このように、制御信号 Q_B PWMのデューティサイクルを制御可能とすることで、低速上スイッチ Q_A 及び低速下スイッチ Q_B をブリッジ（ブリッジ整流）制御として用いることが可能となる。

10

【0033】

言い換えると、制御回路103は、交流電圧 V_{ac} が正の半周期のとき、低速上スイッチ制御信号 S_{QA} のデューティサイクルをリアルタイムに調整し、交流電圧 V_{ac} が負の半周期のとき、低速下スイッチ制御信号 S_{QB} のデューティサイクルをリアルタイムに調整する。具体的には、制御回路103は、位相角 θ_v がずれた後の第1（最初）の正の半周期における低速上スイッチ制御信号 S_{QA} のデューティサイクルをリアルタイムに調整するか、又は、位相角 θ_v がずれた後の第1（最初）の負の半周期における低速下スイッチ制御信号 S_{QB} のデューティサイクルをリアルタイムに調整する。それで、第2の正の半周期又は第2の負の半周期の後に、低速上スイッチ制御信号 S_{QA} 及び低速下スイッチ制御信号 S_{QB} は50%のデューティサイクルを維持して、低速上スイッチ Q_A と低速下スイッチ Q_B に制御を行う。

20

【0034】

本実施形態において、制御回路103は、三相電気座標（three-phase electrical coordinates）系（abc座標系）の時間領域成分を直交回転二軸座標系（dq座標系）に変換するパーク変換（Park's transformation）演算を行うため、交流電流及び電圧波形を直流信号に変換することを実現でき、計算を簡約化することができる。例えば、パーク変換は、a、b、cの三相交流電圧（交流電圧 V_{ac} ）を、回転する直軸（d軸；Direct axis）、横軸（q軸；Quadrature axis）、及びd-q平面に垂直なゼロ軸（0軸）に投影することができ、交流電流及び／又は電圧波形を直流信号に変換して計算を簡略化することができる。

30

【0035】

図8は、トータムポール力率改善回路の動作方法を示すフローチャートである。同図に示すように、トータムポール力率改善回路は、主に少なくとも1つの高速レグと、低速レグと、制御ユニットとを含む。具体的な回路構成については、前述の内容を参照することができるため、ここでは省略する。本発明の動作方法は、以下のステップを含む。まず、少なくとも1つの高速レグの高速上スイッチ及び高速下スイッチを交互にスイッチング動作させる第1制御信号群を生成する（S10）。その後、低速レグの低速上スイッチ及び低速下スイッチを交互にスイッチング動作させる第2制御信号群を生成する（S20）。最後に、交流電圧の位相角に追従するように第2制御信号群を制御し、低速上スイッチ及び低速下スイッチをそれぞれオン又はオフさせるように第2制御信号群のデューティサイクルをリアルタイムに調整する（S30）。このように、誘導性負荷又は容量性負荷による出力電圧の位相角のずれが生じた場合、出力電圧の開始角度（例えば、0度、45度、又はその他の角度）からの出力電圧の正の半周期に追従するように、低速上スイッチ及び低速下スイッチを制御する制御信号を制御し、オン（on）状態又は高レベル状態のデューティサイクル（デューティ比とも称する）を提供する。そのため、出力電圧が正の半周期のとき、オン状態を維持し続ける。出力電圧が負の半周期に入ると、制御信号はオフ（off）状態又は低レベル状態となる。これにより、制御信号のデューティサイクルを制御可能とすることで、低速上スイッチ及び低速下スイッチをブリッジ（ブリッジ整流）制

40

50

御として用いることが可能となる。

【0036】

以上をまとめると、本発明の特徴と利点は次の通りである。

(1) 制御回路103は、交流電圧 V_{ac} の上記位相角 θ_V に追従するように第2制御信号群を制御し、低速上スイッチ Q_A と低速下スイッチ Q_B をそれぞれオン又はオフさせるように第2制御信号群のデューティサイクルを動態に調整することにより、誘導性負荷又は容量性負荷に起因する電圧の位相角のずれを補償して、低速上スイッチ Q_A 又は低速下スイッチ Q_B を位相ロックする。これにより、リアルタイム角度制御の設計により、従来の直流電源を交流電源に変換する放電モードの動作に適用できないトータムポール回路の構造を、電気自動車の単相と三相の交流電圧の動作にも有効に適用させることができる。

10

(2) 本発明に係るトータムポール力率改善回路は、全(幅広い)電圧範囲の動作に適用することができる。

【0037】

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されないことは言うまでもなく、本発明の範囲を限定するものではなく、本発明の全ての範囲は以下の特許請求の範囲に基づくものであり、本発明の特許請求の範囲に合致する精神とその類似の変形例は、本発明の範囲に含まれるべきであり、当業者であれば、本発明の技術的範囲内において、容易に思いつくことができ、また、その変形例や修正例も、以下の特許請求の範囲に含まれる。

20

【符号の説明】

【0038】

L_{g1} 、 $L_{g11} \sim L_{g13}$ 高速レグ

L_{g2} 低速レグ

Q_1 、 Q_3 、 Q_5 高速上スイッチ

Q_2 、 Q_4 、 Q_6 高速下スイッチ

Q_A 低速上スイッチ

Q_B 低速下スイッチ

S_{Q1} 、 S_{Q3} 、 S_{Q5} 高速上スイッチ制御信号

S_{Q2} 、 S_{Q4} 、 S_{Q6} 高速下スイッチ制御信号

S_{QA} 低速上スイッチ制御信号

S_{QB} 低速下スイッチ制御信号

L インダクタ

L_1 第1インダクタ

L_2 第2インダクタ

L_3 第3インダクタ

100 制御ユニット

101 電流検出回路

102 電圧検出回路

103 制御回路

θ_V 位相角


V_{AC} 、 V_{ac} 交流電圧

30


40

50


【図面】
【図 1 A】




【図 1 B】



【図 2】



【図 3】



10


20

30


40

50


【図 4】




【図 5】



【図 6】



【図 7】



10


20

30

40

50

【図 8】



10

20

30

40

50

フロントページの続き

審査官 安食 泰秀

- (56)参考文献 国際公開第2021/213676 (WO, A1)
特開2021-125905 (JP, A)
特開昭63-240377 (JP, A)
特開2019-187104 (JP, A)
- (58)調査した分野 (Int.Cl., DB名)
H02M 7/48
H02M 7/12