



## [12] 发明专利说明书

专利号 ZL 200480012696.4

[45] 授权公告日 2009年7月8日

[11] 授权公告号 CN 100510766C

[22] 申请日 2004.4.21

[21] 申请号 200480012696.4

[30] 优先权

[32] 2003.5.13 [33] US [31] 10/437,862

[86] 国际申请 PCT/US2004/012337 2004.4.21

[87] 国际公布 WO2004/102617 英 2004.11.25

[85] 进入国家阶段日期 2005.11.10

[73] 专利权人 爱特梅尔公司

地址 美国加利福尼亚州

[72] 发明人 O·C·考 G·O·达索萨

[56] 参考文献

CN1284182A 2001.2.14

US5818250A 1998.10.6

US6219305B1 2001.4.17

审查员 韦 斌

[74] 专利代理机构 北京律盟知识产权代理有限责  
任公司  
代理人 孟 锐


权利要求书2页 说明书2页 附图2页

[54] 发明名称

用于输入-输出速度测量的测试电路

[57] 摘要

测试电路(2)通过在输出焊片(31)附近的信号通路内设置一D型触发电路(33),来记录测试触发电路的到达,有助于精密地测量输入引脚(29)通过集成电路到输出引脚(31)的信号传播速度。该触发电路以各种钟频计时(CLK; 34、35)。在高频,在输入焊片(29)施加的与时钟渡越一致的测试信号渡越。在下次时钟渡越被记录的时间内未到达输出焊片(Q; 36、37=低)。在较低的钟频,测试渡越具有通过集成电路传播的时间,因而将由触发电路记录(Q; 36、37=低)。在较低的钟频,测试渡越具有通过集成电路传播的时间,因而将被触发电路记录(Q; 36、37=高)。不断降低钟频并将测试信号通过该电路发送,只记录该测试信号渡越的时钟周期的一半( $1/2 \times T_{CLK}$ )对应于被测量的输入-输出延迟时间( $T_{delay}$ )。



1. 集成电路内利用外部测试设备探针促进精密测量集成电路输入一输出信号速度的测试电路，其特征在于，所述测试电路包括：

输入焊片和第一输出焊片；

所述输入与第一输出焊片之间的信号通路，其中由测试设备加到所述输入焊片的信号渡越沿这种具有某一要测量的延迟时间的信号通路传播到所述第一输出焊片；和

D 型触发电路，其数据输入端接所述第一输出焊片，时钟输入端接测试时钟焊片，而数据输出端接第二输出焊片，所述 D 型触发电路位于所述集成电路内，靠近所述第一输出焊片与测试时钟焊片；

其中所述测试设备用于测量所述输入一输出信号速度的探针至少接触于所述输入焊片、所述测试时钟焊片和所述第二输出焊片，加在所述输入焊片的信号渡越由所述 D 型触发电路记录，并在加到所述测试时钟焊片的变频测试时钟信号具有与所述延迟时间一致的半周期时出现在所述第二输出焊片上。

2. 如权利要求 1 所述的测试电路，其特征在于，所述输出焊片与所述测试时钟焊片相互邻近。

3. 如权利要求 1 所述的测试电路，其特征在于，D 型触发电路定位在所述集成电路内靠近于所述输出焊片和测试时钟焊片，以使输出焊片和测试时钟焊片对所述触发电路的连接所形成的负载减至最小。

4. 一种用外部测试设备探针精密测量集成电路的输入一输出信号速度的方法，其特征在于包括：

a) 制造在输入焊片与第一输出焊片之间有一条信号通路的集成电路，D 型触发电路具有连接至所述第一输出焊片的数据输入端，所述触发电路具有连接至测试时钟焊片时钟输入端，所述触发电路还具有连接至第二输出焊片的数据输出端；

b) 将测试设备探针接触所述输入焊片、所述测试时钟焊片和所述第二输出焊片；

c) 通过所述探针之一向所述测试时钟焊片提供变频测试时钟信号；

d) 通过另一根所述探针向所述输入焊片加上与测试时钟信号渡越相一致的信号渡越，该信号渡越沿所述信号通路传播到所述第一输出焊片，每当所述

测试时钟信号的半周期长到足以使信号渡越到达所述第一输出焊片，所述触发电路就记录所述信号渡越的肯定确定；

e) 根据所述第二输出焊片处的触发电路输出数据值，判断所述信号渡越是否已被所述触发电路记录；

f) 以频率连续变低的测试时钟信号重复步骤(c)~(e)，直到所述信号渡越被记录，所述信号渡越的记录被肯定确定的所述测试时钟信号的半周期，是所述输入—输出信号速度的量度。

## 用于输入—输出速度测量的测试电路

### 技术领域

本发明涉及测试集成电路（IC）管芯或完成的封装件，尤其涉及测量输入引脚与输出引脚的信号传播速度。

### 背景技术

测试 IC 管芯与完成的 I 封装件，一个重要的量度是从输入引脚通过芯片到输出引脚的速度。在质量管理和满足客户的技术指标方面，测试设备精密地测量该值很重要。图 1 示出一般的做法。典型的 IC 封装件 11 围绕核心电路 13 设有引脚或焊片 15，内部速度通路 17 经核心 13 把输入焊片 19 接到输出焊片 21，电路块 17 中的缓冲元件 20 驱动输出焊片 21，测试设备的探针 23 与 25 接触焊片 19 与 21。探针 23 把加到输入焊片 19 的信号渡越传播到输出焊片 21 和探针 25 所花的时间，就是要测量的速度数据。

由于 IC 技术趋于更低的信号电压（5V、3.3V、2.5V、1.8V、1.5V……）和更高的速度，所以输入—输出时间变得更难以精密地测量。在时间值低于 3ns 时，许多测试仪无法提供要求的测试精度。由于测试探针要接触焊片作测量，故测试装置自身对被测电路增加了负载，而测试设备形成的该负载明显减慢了数据。因此，例如 5ns 部件的额外毫微秒为 20%，则 3ns 部件的额外毫微秒为 33%。更糟的是，不同测试设备单元之间的负载变化很大，造成测量的不确定性。

本发明的目的是提供一种集成在芯片上的测试电路，从而能获得精密的多用途速度数据。

### 发明内容

实现该方法的方法是对速度通路增设一个 D 型触发电路，用来记录加到输入焊片的信号渡越到达输出焊片。该触发电路以可变的时钟速度计时，因而在某些较高的钟频，渡越在被记录的时间还未到达，而在较低的钟频，该渡越由触发电路记录。只记录渡越的时钟周期的一半对应于输入—输出延迟时间。

## 附图简介

图 1 是示出原有技术速度测试法的芯片封装件的示意平面图。

图 2 是一示意方块电路图，减慢了本发明改进的速度测试电路。


图 3 是与图 2 电路相关的时序图。

## 实施本发明的较佳模式

参照图 2，如在原有的速度测试装置中，集成电路包括速度通路电路块 27，用于促进输入引脚 IN29 的输出引脚 OUT31 之间信号延迟的速度测试。速度通路 27 中的输出缓冲器 30 强得足以驱动焊片 31 上可能的负载。

设置捕获输出数据的 D 型触发电路 33，它靠近输出焊片 31，故来自线路 32 的额外负载可忽略不计。布线从输出焊片 31 沿导电线 32（用金属制）到触发电路 33 的 D 输入端。时钟焊片 CLK35 选成在输出焊片 31 近旁之后并紧接触发电路 33，因而从 CLK 焊片 35 到触发电路 33 时钟输入端的金属布线 34 也很小，延迟可忽略不计。线路 36 将触发电路 33 的输出端 Q 传到芯片内任一地方的输出焊片 37。线路 36 的长度不影响测试结果，因为关键是“输出”值变化与否，而不是该特定输出焊片的时序。

参照图 3，图中以时序示出了图 2 测试电路的操作原理。当输入焊片 29 的输入信号在时刻“0”改变逻辑状态时，该信号就通过速度通路电路块 27 传播，在时间  $T_{\text{delay}}$  后到达输出焊片 31，该延迟时间是芯片输入—输出速度的量度。时钟信号 CLK 也在时刻“0”渡越，即在输入焊片 29 所作的渡越与时钟渡越（高一低或低—高）相一致。当时钟信号 CLK 在时钟周期  $T_{\text{CLK}}$  一半之后再渡越时，D 型触发电路 33 就加载在输出焊片 31 的数据值。调节钟频，使触发电路 33 捕获的数据值为“0”（若输入渡越还未到达输出焊片）或“1”（若输入渡越到达输出焊片）。逐步降低时钟 CLK 的测试频率，直到捕获到“1”并把它送到输出焊片 37。于是，一半时钟周期  $1/2 \times T_{\text{CLK}}$  等于延迟时间  $T_{\text{delay}}$ 。输出焊片 37 的渡越比该捕获时间稍后，即在  $T_{\text{delay}} + T_d$  时，该值取决于从触发电路 33 的 Q 输出端到输出焊片 37 的运行时间，但  $T_d$  值对测量并不重要。对测量而言，重要的是输出焊片记录“1”值的  $1/2$  时钟周期。



(原有技术)

图 1




图 2




图 3