

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第6844253号
(P6844253)

(45) 発行日 令和3年3月17日(2021.3.17)

(24) 登録日 令和3年3月1日(2021.3.1)

(51) Int.Cl.

F I

H02M 3/28 (2006.01)

H02M 3/28 Z E C W

請求項の数 19 (全 14 頁)

<p>(21) 出願番号 特願2016-254516 (P2016-254516) (22) 出願日 平成28年12月27日 (2016.12.27) (65) 公開番号 特開2018-107973 (P2018-107973A) (43) 公開日 平成30年7月5日 (2018.7.5) 審査請求日 令和1年11月14日 (2019.11.14)</p>	<p>(73) 特許権者 000005234 富士電機株式会社 神奈川県川崎市川崎区田辺新田1番1号 (74) 代理人 110000877 龍華国際特許業務法人 (72) 発明者 山田 隆二 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内 審査官 柳下 勝幸</p>
---	--

最終頁に続く

(54) 【発明の名称】 電源装置、一次ブロックおよび二次ブロック

(57) 【特許請求の範囲】

【請求項1】

メイン基板に設けられインバータ回路を有する一次ブロックと、
 前記一次ブロックに対して接続され、一次側が前記インバータ回路に接続されるトランスおよび前記トランスの二次側に接続されて直流電力を出力する整流器を有する、サブ基板に設けられた二次ブロックと
 を備える電源装置。

【請求項2】

前記サブ基板は、前記メイン基板に装着される、請求項1に記載の電源装置。

【請求項3】

前記サブ基板は、前記メイン基板に着脱可能に装着される、請求項1または2に記載の電源装置。

【請求項4】

複数の前記二次ブロックを備え、
 前記複数の二次ブロックにおける前記トランスの一次側は、前記インバータ回路に対して並列に接続される

請求項1から3の何れか一項に記載の電源装置。

【請求項5】

前記複数の二次ブロックのそれぞれは、前記トランスの一次側と直列に接続され、前記インバータ回路と当該二次ブロックとの間でインピーダンスを整合させるためのインピー

ダンス整合回路を有する請求項 4 に記載の電源装置。

【請求項 6】

前記インピーダンス整合回路は、LC 直列共振回路である請求項 5 に記載の電源装置。

【請求項 7】

複数の前記サブ基板に対し、前記複数の二次ブロックのうち少なくとも 1 つずつがそれぞれ設けられ、

前記複数のサブ基板のそれぞれは、前記メイン基板に対して立てて装着される請求項 4 から 6 のいずれか一項に記載の電源装置。

【請求項 8】

前記メイン基板および前記複数のサブ基板を収容する筐体を更に備え、

前記筐体は、前記複数のサブ基板のそれぞれにおける、前記メイン基板に装着される辺以外の少なくとも 1 つの辺を支える

請求項 7 に記載の電源装置。

【請求項 9】

前記複数のサブ基板は、前記メイン基板に対して並列に立てて装着され、

前記複数のサブ基板の間に冷却風を通す冷却部を更に備える請求項 7 または 8 に記載の電源装置。

【請求項 10】

前記複数の二次ブロックのうち少なくとも 1 つの二次ブロックのトランスは、一次巻線および二次巻線の少なくとも一方が前記サブ基板の層に形成されたパターンコイルである請求項 7 から 9 のいずれか一項に記載の電源装置。

【請求項 11】

前記複数のサブ基板のうち前記パターンコイルが設けられたサブ基板は、前記メイン基板よりも配線層の層数が大きい請求項 10 に記載の電源装置。

【請求項 12】

前記少なくとも 1 つの二次ブロックのトランスは、

一次巻線および二次巻線の一方が前記サブ基板の層に形成されたパターンコイルであり、

一次巻線および二次巻線の他方が前記サブ基板の面に搭載された、電線を巻き付けたコイル部品である

請求項 10 または 11 に記載の電源装置。

【請求項 13】

前記少なくとも 1 つの二次ブロックのトランスは、

前記一次巻線が前記コイル部品であり、

前記二次巻線が前記パターンコイルである

請求項 12 に記載の電源装置。

【請求項 14】

前記パターンコイルの巻き数は、前記コイル部品の巻き数より小さい請求項 12 または 13 に記載の電源装置。

【請求項 15】

前記少なくとも 1 つの二次ブロックは、前記パターンコイルおよび前記コイル部品に共通のコアを有し、

前記コアは、前記サブ基板における前記パターンコイルの中央部分に設けられた貫通孔に挿入される請求項 12 から 14 のいずれか一項に記載の電源装置。

【請求項 16】

前記一次ブロックは、第 1 交流電力を第 1 直流電力に変換するコンバータ回路を備え、

前記インバータ回路は、前記コンバータ回路が出力する前記第 1 直流電力を、前記第 1 交流電力よりも周波数が高い第 2 交流電力に変換して前記二次ブロックに供給する

請求項 1 から 15 のいずれか一項に記載の電源装置。

【請求項 17】

10

20

30

40

50

前記インバータ回路は、前記二次ブロックが出力する直流電力の大きさに応じて前記二次ブロックに供給する交流電力の周波数を調整する請求項 1 から 1 6 のいずれか一項に記載の電源装置。

【請求項 1 8】

請求項 1 から 1 7 のいずれか一項に記載の電源装置に用いられる一次ブロック。

【請求項 1 9】

請求項 1 から 1 7 のいずれか一項に記載の電源装置に用いられる二次ブロック。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電源装置、一次ブロックおよび二次ブロックに関する。

10

【背景技術】

【0002】

従来、複数種類の電力をそれぞれ供給可能なマルチ電源装置が開発されている（例えば、特許文献 1～3 参照）。

特許文献 1 特開平 5 - 9 5 6 7 2 号公報

特許文献 2 特開 2 0 1 2 - 1 3 9 0 0 3 号公報

特許文献 3 特開平 4 - 2 6 1 3 6 1 号公報

【発明の概要】

【発明が解決しようとする課題】

20

【0003】

しかしながら、従来の電源装置では、製造コストを下げつつ多様な電力仕様の出力を行うことができない。

【課題を解決するための手段】

【0004】

本発明の第 1 の態様においては、インバータ回路を有する一次ブロックと、一次ブロックに対して接続され、一次側がインバータ回路に接続されるトランスおよびトランスの二次側に接続されて直流電力を出力する整流器を有する二次ブロックとを備える電源装置が提供される。

【0005】

30

本発明の第 2 の態様においては、第 1 の態様の電源装置に用いられる一次ブロックが提供される。

【0006】

本発明の第 3 の態様においては、第 1 の態様の電源装置に用いられる二次ブロックが提供される。

【0007】

上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。

【図面の簡単な説明】

【0008】

40

【図 1】本実施形態に係る電源装置の回路構成を示す。

【図 2】本実施形態に係る電源装置の内部を示す。

【図 3】複数のサブ基板と冷却風との関係を示す。

【図 4】トランスの断面を示す。

【図 5】トランスの変形例の断面を示す。

【図 6】本実施形態に係るコンピュータの構成の一例を示す。

【発明を実施するための形態】

【0009】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組

50

み合わせの全てが発明の解決手段に必須であるとは限らない。

【0010】

図1は、本実施形態に係る電源装置100の回路構成を示す。電源装置100は、1または複数種類の電圧(5V、12V、24Vなど)の直流電力を出力するものであり、一例としてパソコン、ATM装置などに接続される。電源装置100は、一次ブロック200と、一次ブロック200に対して接続された1または複数の二次ブロック300(本実施形態では一例として4つの二次ブロック300(1)~300(4))とを備える。

【0011】

一次ブロック200は、二次ブロック300に交流電力を供給するものであり、本実施形態では一例として、一端側(一例としてU相側)および他端側(一例としてV相側)の入力端子2011, 2012を介して交流電源(一例として単相200Vまたは415Vの商用電源)から供給される電力の電圧、周波数などを変換し、変換後の電力を出力端子2013, 2014から二次ブロック300に供給する。本実施形態では一例として、一次ブロック200の定格出力は1000Wである。一次ブロック200は、入力端子2011, 2012の側から出力端子2013, 2014の側に向かってコンバータ回路201と、インバータ回路203とを順に有する。一次ブロック200は、制御部205をさらに有してもよい。

【0012】

コンバータ回路201は、入力端子2011, 2012から入力される第1交流電力を第1直流電力に変換してインバータ回路203に供給する。例えば、コンバータ回路201は、ダイオード整流回路であってもよいし、PFC回路(力率改善回路)であってもよい。

【0013】

インバータ回路203は、コンバータ回路201から供給される直流電圧を交流電圧に変換して出力端子2013, 2014から二次ブロック300に供給する。例えば、インバータ回路203は、コンバータ回路201が出力する第1直流電力を、第1交流電力よりも周波数(一例として100kHz)が高い第2交流電力に変換して二次ブロック300に供給してよい。本実施形態においては一例として、インバータ回路203は、いわゆるI型の3レベル電力変換装置であってもよい。

【0014】

なお、インバータ回路203は、ワイドギャップ半導体を含むスイッチング素子を有してよい。ワイドバンドギャップ半導体とは、シリコン半導体よりもバンドギャップが大きい半導体であり、例えばSiC、GaN、ダイヤモンド、AlN、AlGaN、または、ZnOなどの半導体である。ワイドギャップ半導体を用いることにより、スイッチング素子のスイッチング速度、ひいては出力電力の周波数を100kHzから1MHz等へ向上させることが可能となる。

【0015】

制御部205は、コンバータ回路201およびインバータ回路203を制御する。例えば、制御部205は、コンバータ回路201およびインバータ回路203を制御して、一次ブロック200から出力される電力の電圧、周波数などを調整してよい。

【0016】

4つの二次ブロック300(1)~300(4)は、各々が内蔵するトランス303でその出力を互いに絶縁された状態で、入力を並列に一次ブロック200に接続されると共に、それぞれ負荷(一例として互いに別々の負荷)に接続される。4つの二次ブロック300(1)~300(4)の少なくとも一部は、一次ブロック200に対して着脱可能に接続されてよい。また、一次ブロック200に対して構造上可能な範囲で任意の数の二次ブロック300がさらに接続されてもよい。各二次ブロック300は、入力端子3011, 3012を介して一次ブロック200から供給される交流電力を整流すると共に、負荷の電力仕様に応じた電力に変換して出力端子3013, 3014から出力する。本実施形態では一例として、各二次ブロック300の出力電圧は12V、24V等であり、各々の

10

20

30

40

50

出力電力は例えば250Wである。各二次ブロック300は、入力端子3011, 3012の側から出力端子3013, 3014の側に向かってインピーダンス整合回路301と、トランス303と、整流器305とを順に有する。

【0017】

インピーダンス整合回路301は、一次ブロック200のインバータ回路203と二次ブロック300との間でインピーダンスを整合させる。例えば、インピーダンス整合回路301は、トランス303の一次側と直列に接続されたLC直列共振回路であってよく、直列に接続されたキャパシタ311、インダクタ312を有する。あるいは、インピーダンス整合回路301は、トランス303の一次巻線331の励磁インダクタと、キャパシタ311およびインダクタ312とを含むLLC共振回路として構成してもよい。インピーダンス整合回路301の共振周波数は、インバータ回路203の基準周波数に基づいて設定されてよく、本実施形態では一例として105kHzに設定され、インバータ回路203の基準周波数(100kHz)とは異なっている。なお、複数の二次ブロック300における少なくとも一部のインピーダンス整合回路301の共振周波数は互いに異なってもよいし、インバータ回路203の基準周波数と等しく設定されてもよい。

10

【0018】

このようなインピーダンス整合回路301によれば、インバータ回路203が共振周波数の交流電力を供給する場合にインピーダンス整合回路301のインピーダンスがゼロとなり、インバータ回路203からの交流電圧がそのままトランス303に供給される。一方、インバータ回路203が共振周波数とは異なる周波数の交流電力を供給する場合には、交流電力の周波数に応じてインピーダンス整合回路301のインピーダンスが増減し、このインピーダンスによって低下した電圧がトランス303に供給される。つまり、インバータ回路203から出力される交流電力の周波数を調整することでインピーダンス整合回路301のインピーダンスが調整される結果、インバータ回路203と二次ブロック300との間の電圧伝達比率が調整され、たとえばインバータ入力電圧が変化した際も、二次ブロック300の出力電圧を一定に保つ等の動作が可能となる。なお、二次ブロック300にはインピーダンス整合回路301が含まなくてもよい。この場合にはインバータ回路203からの交流電力がそのままトランス303に供給される。

20

【0019】

トランス303は、一次側(つまり一次巻線331)がインピーダンス整合回路301を介してインバータ回路203に、二次側(つまり二次巻線332)が整流器305に接続された変圧器である。4つの二次ブロック300(1)~300(4)におけるトランス303(1)~303(4)の一次側は、インバータ回路203に対して並列に接続されてよい。複数の二次ブロック300におけるトランス303の変圧比は、二次側に接続される負荷の電力仕様に依りて異なってよい。少なくとも1つの二次ブロック300、本実施形態においては一例として各二次ブロック300におけるトランス303は、一次巻線331および二次巻線332に共通のコア335を有してよい。

30

【0020】

整流器305は、トランス303の二次側に接続されて出力端子3013, 3014から直流電力を出力する。本実施形態では一例として、整流器305はセンタータップ型全波整流回路であり、トランス303の二次巻線332の両端にそれぞれアノードが接続された2つのダイオード351と、2つのダイオード351のカソードに正極が接続されたキャパシタ353とを有する。

40

【0021】

続いて、電源装置100の動作について説明する。

一次ブロック200の入力端子2011, 2012に交流電力が供給されると、コンバータ回路201が交流電力を直流電力に変換してインバータ回路203に供給する。

【0022】

次に、インバータ回路203は、コンバータ回路201から供給される直流電圧を交流電圧に変換して出力端子2013, 2014から二次ブロック300に供給する。

50

【 0 0 2 3 】

次に、二次ブロック 3 0 0 では、インピーダンス整合回路 3 0 1 が、インバータ回路 2 0 3 からの交流電力の周波数とインピーダンス整合回路 3 0 1 の共振周波数との違いに起因するインピーダンスによって電圧を変化させる。

【 0 0 2 4 】

そして、トランス 3 0 3 が交流電圧を変圧した後、整流器 3 0 5 が交流電力を直流電力に整流して二次ブロック 3 0 0 の出力端子 3 0 1 3 , 3 0 1 4 から出力する。

【 0 0 2 5 】

ここで、インバータ回路 2 0 3 は、制御部 2 0 5 からの制御により、二次ブロック 3 0 0 が出力する直流電力の大きさに応じて、二次ブロック 3 0 0 に供給する交流電力の周波数を調整してよい。例えば、制御部 2 0 5 は何れか 1 つの二次ブロック 3 0 0 の出力電圧を常時、または基準時間間隔ごとに測定し、測定電圧が基準値よりも大きく / 小さくなった場合には、インバータ回路 2 0 3 から各二次ブロック 3 0 0 に供給する交流電力の周波数を共振周波数に近づけるか、または共振周波数から離してよい。これにより、二次ブロック 3 0 0 からの出力電圧が小さく / 大きくなる。

【 0 0 2 6 】

以上の電源装置 1 0 0 によれば、インバータ回路 2 0 3 を有する一次ブロック 2 0 0 に対し、トランス 3 0 3 および整流器 3 0 5 を有する各二次ブロック 3 0 0 が接続されるので、インバータ回路 2 0 3 が各二次ブロック 3 0 0 に含まれる場合と比較してインバータ回路 2 0 3 およびその制御回路の重複が防止される。従って、電源装置 1 0 0 の大型化、製造コストの増加を防止することができる。また、構造上可能な範囲で一次ブロック 2 0 0 に任意の数の二次ブロック 3 0 0 が設置または増設することができるので、二次ブロック 3 0 0 の設置、増設により出力電力を負荷の電力仕様に容易に適合させることができる。

【 0 0 2 7 】

また、二次ブロック 3 0 0 は負荷とインバータ回路 2 0 3 との間でインピーダンスを整合させるインピーダンス整合回路 3 0 1 を有するので、インバータ回路 2 0 3 の出力周波数を変化させることで、二次ブロック 3 0 0 からの出力電圧を増減させることができる。従って、一次ブロック 2 0 0 への供給電圧の増減に関わらず、一定の電圧を負荷に供給することができる。

【 0 0 2 8 】

また、インバータ回路 2 0 3 がワイドギャップ半導体を含むスイッチング素子を有するので、インバータ回路 2 0 3 のスイッチング速度を高くすることができる。従って、二次ブロック 3 0 0 のトランス 3 0 3 において磁束 (= 電圧 × 時間) が小さくなる分、トランス 3 0 3 の断面積を小さくして二次ブロック 3 0 0 を小型化することができる。また、二次ブロック 3 0 0 の製造コストを低減することができる。

【 0 0 2 9 】

図 2 は、本実施形態に係る電源装置 1 0 0 の内部を示す。電源装置 1 0 0 は、メイン基板 2 0 0 0 と、1 または複数のサブ基板 3 0 0 0 (本実施形態では一例として 4 つのサブ基板 3 0 0 0 (1) ~ 3 0 0 0 (4)) と、冷却部 4 0 0 0 と、これらを収容する筐体 5 0 0 0 とを備えてよい。

【 0 0 3 0 】

メイン基板 2 0 0 0 には、一次ブロック 2 0 0 が設けられている。例えばメイン基板 2 0 0 0 は、プリント回路基板であってよい。メイン基板 2 0 0 0 には、サブ基板 3 0 0 0 を嵌め込むための溝 2 0 0 1 が設けられてよい。この場合には、一例として、溝 2 0 0 1 内に出力端子 2 0 1 3 , 2 0 1 4 が設けられてよい。メイン基板 2 0 0 0 は、筐体 5 0 0 0 の内側の下面に固定されてよい。

【 0 0 3 1 】

4 つのサブ基板 3 0 0 0 には、4 つの二次ブロック 3 0 0 の 1 つずつがそれぞれ設けられている。本実施形態では一例として、二次ブロック 3 0 0 のインピーダンス整合回路 3

10

20

30

40

50

01、トランス303および整流器305がそれぞれサブ基板3000の一方の面に形成されているが、これらの一部が一方の面に形成され、残りが他方の面に形成されてもよい。この場合には、サブ基板3000の両面に素子を配置することができるため、素子を大型化するとともに、配線を容易化することができる。また、サブ基板3000を小型化することができる。

【0032】

複数のサブ基板3000のそれぞれは、メイン基板2000に対して立てて装着されてよい。これにより、サブ基板3000からの放熱効率が向上する。

【0033】

ここで、上述のようにインバータ回路203がワイドギャップ半導体を含むスイッチング素子を有する場合には、インバータ回路203のスイッチング速度を高くすることで、トランス303の断面積を小さくすることが可能となる。これにより、トランス303が軽量化され、サブ基板3000の機械的強度が向上するため、サブ基板3000を支持するための構造を簡略化することができる。

【0034】

例えば、サブ基板3000は、メイン基板2000の溝2001に下辺が嵌め込まれることでメイン基板2000に立設されてよい。この場合には一例として、二次ブロック300の入力端子3011、3012が一次ブロック200における溝2001内の出力端子2013、2014との接触位置に設けられてよい。また、二次ブロック300の出力端子3013、3014も溝2001との接触位置に設けられてよく、二次ブロック300からの出力電力はメイン基板2000上の配線パターン(図示せず)を介して筐体5000の外部に引き出されてよい。なお、二次ブロック300の出力電力はメイン基板2000を介さずに直接、筐体5000の外部に引き出されてもよい。

【0035】

冷却部4000は、筐体5000の内部に冷却風を通す。例えば、冷却部4000は冷却ファンであってよい。冷却部4000は、複数のサブ基板3000の側に向けて筐体5000の内面に取り付けられてよい。本実施形態では一例として、冷却部4000は筐体5000の内面のうちサブ基板3000に対向する側面に固定される。冷却部4000が取り付けられた筐体5000の壁部には、外部と連通するスリット5001が設けられてよい。

【0036】

筐体5000は、メイン基板2000の溝2001によるサブ基板3000の支持に加えて/代えて、複数のサブ基板3000のそれぞれにおける、メイン基板2000に装着される辺以外の少なくとも1辺を支えてよい。これにより、メイン基板2000に対して立設されるサブ基板3000の振動が防止される。

【0037】

例えば、筐体5000は、上壁部から垂下するレール部材5002を有してよく、各サブ基板3000の側辺(一例として冷却部4000とは遠い側の側辺)はレール部材5002に係合することで支えられてよい。筐体5000の上壁部には、サブ基板3000をレール部材5002に沿ってメイン基板2000の溝2001まで挿入するためのスリット5003が設けられてよい。

【0038】

なお、筐体5000はメイン基板2000、サブ基板3000および冷却部4000を収容することとして説明したが、冷却部4000を収容しなくてもよい。例えば、冷却部4000は、スリット5001の設けられた筐体5000の壁部の外側に取り付けられてもよい。これに加えて/代えて、筐体5000は、二次ブロック300から電力供給を受ける少なくとも1つの負荷をさらに収容してもよい。

【0039】

図3は、複数のサブ基板3000と冷却風との関係を示す。複数のサブ基板3000はメイン基板2000に対して並列に立てて装着されてよく、冷却部4000は複数のサブ

10

20

30

40

50

基板 3000 の間に冷却風を通してよい。これにより、各サブ基板 3000 を効率よく冷却することができる。

【0040】

図4は、トランス303の断面を示す。4つの二次ブロック300(1)~300(4)のうち少なくとも1つの二次ブロック300のトランス303では、一次巻線331および二次巻線332の少なくとも一方がサブ基板3000の層に形成されたパターンコイルであってよい。本実施形態では一例として、一次巻線331および二次巻線332の両方がパターンコイルである。ここで、パターンコイルとは、プリント基板上に配線パターンで形成された巻線であってよい。例えば、パターンコイルは、円状または多角形状の配線パターンと絶縁層とを交互に積層して形成されてよい。トランス303の巻線をパターンコイルにすることにより、二次ブロック300を複数設けることによるコストが低減され、装置の大型化が防止される。

10

【0041】

複数のサブ基板3000のうちパターンコイルが設けられたサブ基板3000は、メイン基板2000よりも配線層の層数が大きくてよい。これにより、パターンコイルの巻数が多くなる。また、熱伝導性の高い配線パターンが増える分、サブ基板3000に設けられるトランス303および整流器305の冷却効率が向上する。なお、サブ基板3000の配線層の層数は、配線パターンの形成領域のみで多くしてもよい。この場合には、サブ基板3000の製造コストが低減される。

【0042】

コア335はサブ基板3000におけるパターンコイルの中央部分に設けられた貫通孔3001に挿入されてよい。例えば、コア335は、側面視においてE字状の鉄心3351と、柱状の鉄心3352とを有してよい。鉄心3351は、パターンコイルの中央部分に設けられた貫通孔3001と、貫通孔3001に対してパターンコイルの一方の側部および他方の側部とに設けられた2つの貫通孔3002とにそれぞれ挿入された状態で、端面において鉄心3352の側面と接合されてよい。

20

【0043】

図5は、トランス303の変形例の断面を示す。図4に示した例に加えて、少なくとも1つの二次ブロック300のトランス303では、一次巻線331および二次巻線332の一方がサブ基板3000の層に形成されたパターンコイルであり、他方がサブ基板3000の面に搭載されたコイル部品であってよい。ここで、コイル部品とは、電線を巻き付けた巻線であってよい。コイル部品は円筒状であってもよいし、多角形の筒状であってもよい。巻線をパターンコイルとする場合には、最小導体幅、最小導体間隔の制約によりサブ基板3000内での1層あたりの巻き数が制限されるため、巻き数を確保するには層数を増やす必要がある。これに対し、一方の巻線をパターンコイルとし、他方をコイル部品とする場合には、両方をパターンコイルとする場合と比較してサブ基板3000の層数が低減される。

30

【0044】

本実施形態では一例として、一次巻線331がコイル部品であり、二次巻線332がパターンコイルである。パターンコイルの巻き数は、コイル部品の巻き数より小さくてよい。この場合には、高電圧かつ小電流の一次側で巻き数を多くすることができる。コイル部品を用いたトランス303がパターンコイルおよびコイル部品に共通のコア335を有する場合には、予め筒状に加工した巻線を用意しておき、コイル部品の孔部とパターンコイルの中央部分に設けられた貫通孔3001とにコア335を挿入することでトランス303を形成してよい。

40

【0045】

なお上記の実施形態では、電源装置100が4つの二次ブロック300を4つのサブ基板3000に有することとして説明したが、複数のサブ基板3000に対し複数の二次ブロック300のうち少なくとも1つずつがそれぞれ設けられてよい。例えば、少なくとも1つのサブ基板3000には、複数の二次ブロック300が設けられてもよい。サブ基板

50

3000に2つの二次ブロック300が設けられる場合には、これらの二次ブロック300はサブ基板3000の両面にそれぞれ設けられてよい。

【0046】

また、一次ブロック200がコンバータ回路201およびインバータ回路203を有することとして説明したが、コンバータ回路201を有しないこととしてもよい。この場合には、一次ブロック200は、入力される直流電力をインバータ回路203で交流電力に変換して二次ブロック300に供給してよい。

【0047】

また、電源装置100が冷却部4000および筐体5000を備えることとして説明したが、これらの一方または両方を備えなくてもよい。

10

【0048】

また、本発明の様々な実施形態は、フローチャートおよびブロック図を参照して記載されてよく、ここにおいてブロックは、(1)操作が実行されるプロセスの段階または(2)操作を実行する役割を持つ装置のセクションを表わしてよい。特定の段階およびセクションが、専用回路、コンピュータ可読媒体上に格納されるコンピュータ可読命令と共に供給されるプログラマブル回路、および/またはコンピュータ可読媒体上に格納されるコンピュータ可読命令と共に供給されるプロセッサによって実装されてよい。専用回路は、デジタルおよび/またはアナログハードウェア回路を含んでよく、集積回路(IC)および/またはディスクリート回路を含んでよい。プログラマブル回路は、論理AND、論理OR、論理XOR、論理NAND、論理NOR、および他の論理操作、フリップフロップ、レジスタ、フィールドプログラマブルゲートアレイ(FPGA)、プログラマブルロジックアレイ(PLA)等のようなメモリ要素等を含む、再構成可能なハードウェア回路を含んでよい。

20

【0049】

コンピュータ可読媒体は、適切なデバイスによって実行される命令を格納可能な任意の有形なデバイスを含んでよく、その結果、そこに格納される命令を有するコンピュータ可読媒体は、フローチャートまたはブロック図で指定された操作を実行するための手段を作成すべく実行され得る命令を含む、製品を備えることになる。コンピュータ可読媒体の例としては、電子記憶媒体、磁気記憶媒体、光記憶媒体、電磁記憶媒体、半導体記憶媒体等が含まれてよい。コンピュータ可読媒体のより具体的な例としては、フロッピー(登録商標)ディスク、ディスケット、ハードディスク、ランダムアクセスメモリ(RAM)、リードオンリメモリ(ROM)、消去可能プログラマブルリードオンリメモリ(EPROMまたはフラッシュメモリ)、電氣的消去可能プログラマブルリードオンリメモリ(EEPROM)、静的ランダムアクセスメモリ(SRAM)、コンパクトディスクリードオンリメモリ(CD-ROM)、デジタル多用途ディスク(DVD)、ブルーレイ(RTM)ディスク、メモリスティック、集積回路カード等が含まれてよい。

30

【0050】

コンピュータ可読命令は、アセンブラ命令、命令セットアーキテクチャ(ISA)命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、またはSmalltalk、JAVA(登録商標)、C++等のようなオブジェクト指向プログラミング言語、および「C」プログラミング言語または同様のプログラミング言語のような従来の手続型プログラミング言語を含む、1または複数のプログラミング言語の任意の組み合わせで記述されたソースコードまたはオブジェクトコードのいずれかを含んでよい。

40

【0051】

コンピュータ可読命令は、汎用コンピュータ、特殊目的のコンピュータ、若しくは他のプログラム可能なデータ処理装置のプロセッサまたはプログラマブル回路に対し、ローカルにまたはローカルエリアネットワーク(LAN)、インターネット等のようなワイドエリアネットワーク(WAN)を介して提供され、フローチャートまたはブロック図で指定された操作を実行するための手段を作成すべく、コンピュータ可読命令を実行してよい。

50

プロセッサの例としては、コンピュータプロセッサ、処理ユニット、マイクロプロセッサ、デジタル信号プロセッサ、コントローラ、マイクロコントローラ等を含む。

【0052】

図6は、本発明の複数の態様が全体的または部分的に具現化されてよいコンピュータ2200の例を示す。コンピュータ2200にインストールされたプログラムは、コンピュータ2200に、本発明の実施形態に係る装置に関連付けられる操作または当該装置の1または複数のセクションとして機能させることができ、または当該操作または当該1または複数のセクションを実行させることができ、および/またはコンピュータ2200に、本発明の実施形態に係るプロセスまたは当該プロセスの段階を実行させることができる。そのようなプログラムは、コンピュータ2200に、本明細書に記載のフローチャートおよびブロック図のブロックのうちのいくつかまたはすべてに関連付けられた特定の操作を実行させるべく、CPU2212によって実行されてよい。

10

【0053】

本実施形態によるコンピュータ2200は、CPU2212、RAM2214、グラフィックコントローラ2216、およびディスプレイデバイス2218を含み、それらはホストコントローラ2210によって相互に接続されている。コンピュータ2200はまた、通信インタフェース2222、ハードディスクドライブ2224、DVD-ROMドライブ2226、およびICカードドライブのような入/出力ユニットを含み、それらは入/出力コントローラ2220を介してホストコントローラ2210に接続されている。コンピュータはまた、ROM2230およびキーボード2242のようなレガシの入/出力ユニットを含み、それらは入/出力チップ2240を介して入/出力コントローラ2220に接続されている。

20

【0054】

CPU2212は、ROM2230およびRAM2214内に格納されたプログラムに従い動作し、それにより各ユニットを制御する。グラフィックコントローラ2216は、RAM2214内に提供されるフレームバッファ等またはそれ自体の中にCPU2212によって生成されたイメージデータを取得し、イメージデータがディスプレイデバイス2218上に表示されるようにする。

【0055】

通信インタフェース2222は、ネットワークを介して他の電子デバイスと通信する。ハードディスクドライブ2224は、コンピュータ2200内のCPU2212によって使用されるプログラムおよびデータを格納する。DVD-ROMドライブ2226は、プログラムまたはデータをDVD-ROM2201から読み取り、ハードディスクドライブ2224にRAM2214を介してプログラムまたはデータを提供する。ICカードドライブは、プログラムおよびデータをICカードから読み取り、および/またはプログラムおよびデータをICカードに書き込む。

30

【0056】

ROM2230はその中に、アクティブ化時にコンピュータ2200によって実行されるブートプログラム等、および/またはコンピュータ2200のハードウェアに依存するプログラムを格納する。入/出力チップ2240はまた、様々な入/出力ユニットをパラレルポート、シリアルポート、キーボードポート、マウスポート等を介して、入/出力コントローラ2220に接続してよい。

40

【0057】

プログラムが、DVD-ROM2201またはICカードのようなコンピュータ可読媒体によって提供される。プログラムは、コンピュータ可読媒体から読み取られ、コンピュータ可読媒体の例でもあるハードディスクドライブ2224、RAM2214、またはROM2230にインストールされ、CPU2212によって実行される。これらのプログラム内に記述される情報処理は、コンピュータ2200に読み取られ、プログラムと、上記様々なタイプのハードウェアリソースとの間の連携をもたらす。装置または方法が、コンピュータ2200の使用に従い情報の操作または処理を実現することによって構成され

50

てよい。

【 0 0 5 8 】

例えば、通信がコンピュータ 2 2 0 0 および外部デバイス間で実行される場合、CPU 2 2 1 2 は、RAM 2 2 1 4 にロードされた通信プログラムを実行し、通信プログラムに記述された処理に基づいて、通信インタフェース 2 2 2 2 に対し、通信処理を命令してよい。通信インタフェース 2 2 2 2 は、CPU 2 2 1 2 の制御下、RAM 2 2 1 4、ハードディスクドライブ 2 2 2 4、DVD-ROM 2 2 0 1、または IC カードのような記録媒体内に提供される送信バッファ処理領域に格納された送信データを読み取り、読み取られた送信データをネットワークに送信し、またはネットワークから受信された受信データを記録媒体上に提供される受信バッファ処理領域等へ書き込む。

10

【 0 0 5 9 】

また、CPU 2 2 1 2 は、ハードディスクドライブ 2 2 2 4、DVD-ROM ドライブ 2 2 2 6 (DVD-ROM 2 2 0 1)、IC カード等のような外部記録媒体に格納されたファイルまたはデータベースの全部または必要な部分が RAM 2 2 1 4 に読み取られるようにし、RAM 2 2 1 4 上のデータに対し様々なタイプの処理を実行してよい。CPU 2 2 1 2 は次に、処理されたデータを外部記録媒体にライトバックする。

【 0 0 6 0 】

様々なタイプのプログラム、データ、テーブル、およびデータベースのような様々なタイプの情報が記録媒体に格納され、情報処理を受けてよい。CPU 2 2 1 2 は、RAM 2 2 1 4 から読み取られたデータに対し、本開示の随所に記載され、プログラムの命令シーケンスによって指定される様々なタイプの操作、情報処理、条件判断、条件分岐、無条件分岐、情報の検索/置換等を含む、様々なタイプの処理を実行してよく、結果を RAM 2 2 1 4 に対しライトバックする。また、CPU 2 2 1 2 は、記録媒体内のファイル、データベース等における情報を検索してよい。例えば、各々が第 2 の属性の属性値に関連付けられた第 1 の属性の属性値を有する複数のエントリが記録媒体内に格納される場合、CPU 2 2 1 2 は、第 1 の属性の属性値が指定される、条件に一致するエントリを当該複数のエントリの中から検索し、当該エントリ内に格納された第 2 の属性の属性値を読み取り、それにより予め定められた条件を満たす第 1 の属性に関連付けられた第 2 の属性の属性値を取得してよい。

20

【 0 0 6 1 】

上で説明したプログラムまたはソフトウェアモジュールは、コンピュータ 2 2 0 0 上またはコンピュータ 2 2 0 0 近傍のコンピュータ可読媒体に格納されてよい。また、専用通信ネットワークまたはインターネットに接続されたサーバーシステム内に提供されるハードディスクまたは RAM のような記録媒体が、コンピュータ可読媒体として使用可能であり、それによりプログラムを、ネットワークを介してコンピュータ 2 2 0 0 に提供する。

30

【 0 0 6 2 】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

40

【 0 0 6 3 】

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

【 符号の説明 】


【 0 0 6 4 】

1 0 0 電源装置、2 0 0 一次ブロック、2 0 1 コンバータ回路、2 0 3 インバー


50

タ回路、205 制御部、300 二次ブロック、301 インピーダンス整合回路、303 トランス、305 整流器、311 キャパシタ、312 インダクタ、331 一次巻線、332 二次巻線、335 コア、351 ダイオード、353 キャパシタ、2000 メイン基板、2001 溝、2011 入力端子、2012 入力端子、2013 出力端子、2014 出力端子、3000 サブ基板、3001 貫通孔、3002 貫通孔、3011 入力端子、3012 入力端子、3013 出力端子、3014 出力端子、3351 鉄心、3352 鉄心、4000 冷却部、5000 筐体、5001 スリット、5002 レール部材、5003 スリット、2200 コンピュータ、2201 DVD-ROM、2210 ホストコントローラ、2212 CPU、2214 RAM、2216 グラフィックコントローラ、2218 ディスプレイデバイス、2220 入/出力コントローラ、2222 通信インタフェース、2224 ハードディスクドライブ、2226 DVD-ROMドライブ、2230 ROM、2240 入/出力チップ、2242 キーボード


【図1】




【図2】




【 図 3 】




【 図 5 】



【 図 4 】



【 図 6 】



フロントページの続き

- (56)参考文献 特開平09 - 322533 (JP, A)
中国実用新案第201435678 (CN, Y)
特開2007 - 135336 (JP, A)
特開2001 - 251858 (JP, A)
特開2011 - 087396 (JP, A)
特開2013 - 058555 (JP, A)
特開2000 - 091138 (JP, A)

(58)調査した分野(Int.Cl., DB名)

H02M 1/00 - 11/00