

【公報種別】特許法第 17 条の 2 の規定による補正の掲載  
 【部門区分】第 6 部門第 2 区分  
 【発行日】平成 17 年 7 月 28 日 (2005.7.28)

【公開番号】特開 2002-277900 (P2002-277900A)  
 【公開日】平成 14 年 9 月 25 日 (2002.9.25)  
 【出願番号】特願 2001-390158 (P2001-390158)

【国際特許分類第 7 版】

G 0 2 F 1/1368  
 G 0 9 F 9/30  
 G 0 9 F 9/35  
 H 0 1 L 21/822  
 H 0 1 L 27/04

【F I】

G 0 2 F 1/1368  
 G 0 9 F 9/30 3 3 0 Z  
 G 0 9 F 9/30 3 3 8  
 G 0 9 F 9/30 3 4 8 A  
 G 0 9 F 9/35  
 H 0 1 L 27/04 A

【手続補正書】

【提出日】平成 16 年 12 月 21 日 (2004.12.21)

【手続補正 1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

半導体基板上に形成されたトランジスタと、該トランジスタのドレイン出力によって駆動される画素電極と、前記トランジスタのドレイン出力を保持する容量とを含む複数の画像表示素子が、第 1 及び第 2 の方向に 2 次元的にアレイ状に配置された画像表示部を含む液晶表示装置であって、

前記容量が、前記半導体基板の表面に形成された容量拡散層と、絶縁膜を介して、該容量拡散層と対向する容量電極とからなり、

前記複数の画像表示素子が、前記第 2 の方向に順番に隣りあう第 1、第 2 および第 3 の画像表示素子と、該第 1 および第 2 の画像表示素子に対して前記第 1 の方向に隣りあい、互いに前記第 2 の方向に隣りあう第 4 および第 5 の前記画像表示素子とを含み、

前記第 1、第 2、第 4 および第 5 の画像表示素子の容量拡散層が一体化され、

前記一体化された容量拡散層に所要の電位を供給するためのコンタクトが、前記第 1、第 2、第 4 および第 5 の画像表示素子の容量電極に囲まれた部分に設けられることを特徴とする液晶表示装置。

【請求項 2】

前記第 1 および第 2 の画像表示素子のそれぞれの容量拡散層が、該第 1 および第 2 の画像表示素子間の境界に沿って、該境界の長さの少なくとも実質的に全体にわたって形成されることを特徴とする請求項 1 に記載の液晶表示装置。

【請求項 3】

半導体基板上に形成されたトランジスタと、該トランジスタのドレイン出力によって駆動される画素電極と、前記トランジスタのドレイン出力を保持する容量とを含む複数の画

像表示素子が、第 1 及び第 2 の方向に 2 次元的にアレイ状に配置された画像表示部を含む液晶表示装置であって、

前記容量が、前記半導体基板の表面に形成された容量拡散層と、絶縁膜を介して、該容量拡散層と対向する容量電極とからなり、

前記複数の画像表示素子が、前記第 2 の方向に順番に隣りあう第 1、第 2 および第 3 の画像表示素子を含み、

前記第 1 および第 2 の画像表示素子のそれぞれの前記容量拡散層が、該第 1 および第 2 の画像表示素子間の境界に沿って、該境界の長さの少なくとも実質的に全体にわたって形成されると共に、該境界において一体化されることを特徴とする液晶表示装置。

【請求項 4】

半導体基板上に形成されたトランジスタと、該トランジスタのドレイン出力によって駆動される画素電極と、前記トランジスタのドレイン出力を保持する容量とを含む複数の画像表示素子が、第 1 及び第 2 の方向に 2 次元的にアレイ状に配置された画像表示部を含む液晶表示装置であって、

前記容量が、前記半導体基板の表面に形成された容量拡散層と、絶縁膜を介して、該容量拡散層と対向する容量電極とからなり、

前記複数の画像表示素子が、前記第 2 の方向に順番に隣りあう第 1、第 2 および第 3 の画像表示素子を含み、

前記第 1 および第 2 の画像表示素子のそれぞれの容量拡散層が、該第 1 および第 2 の画像表示素子間の境界に沿って形成されると共に、該境界において一体化され、

前記第 2 および第 3 の画像表示素子のトランジスタが、該第 2 および第 3 の画像表示素子間の境界線をまたいで前記第 2 の方向に延びる共有ゲート電極を共有したことを特徴とする液晶表示装置。

【請求項 5】

前記画像表示部が、前記第 1、第 2 および第 3 の画像表示素子を含んで前記第 2 の方向に配置された複数の前記画像表示素子を選択する走査線を有し、該走査線が、前記共有ゲート電極と、該共有ゲート電極に接続され、前記第 1 および第 2 の画像表示素子の容量電極の上方を前記第 2 の方向に延びる配線とからなることを特徴とする請求項 4 に記載の液晶表示装置。

【請求項 6】

半導体基板上に形成されたトランジスタと、該トランジスタのドレイン出力によって駆動される画素電極と、前記トランジスタのドレイン出力を保持する容量とを含む複数の画像表示素子が、第 1 及び第 2 の方向に 2 次元的にアレイ状に配置された画像表示部を含む液晶表示装置であって、

前記容量が、前記半導体基板の表面に形成された容量拡散層と、絶縁膜を介して、該容量拡散層と対向する容量電極とからなり、

前記複数の画像表示素子が、前記第 2 の方向に順番に隣りあう第 1、第 2 および第 3 の画像表示素子を含み、

前記第 1 および第 2 の画像表示素子のそれぞれの容量拡散層が、該第 1 および第 2 の画像表示素子間の境界に沿って形成されると共に、該境界において一体化され、

前記画像表示部が、前記第 1、第 2 および第 3 の画像表示素子を含んで前記第 2 の方向に配置された複数の前記画像表示素子を選択する走査線を有し、該走査線が、前記第 1 および第 2 の画像表示素子の容量電極の上方を前記第 2 の方向に延びる配線を含むことを特徴とする液晶表示装置。

【請求項 7】

前記第 1 および第 2 の画像表示素子のそれぞれの前記容量電極が、前記第 1 および第 2 の画像表示素子間の境界に沿って、該境界の長さの実質的に全体にわたって形成されることを特徴とする請求項 1 乃至 6 のいずれかに記載の液晶表示装置。

【請求項 8】

前記複数の画像表示素子に、前記第 1 の方向に延びる信号線から画素信号が入力される

ことを特徴とする請求項 1 乃至 7 のいずれかに記載の液晶表示装置。

【請求項 9】

前記第 1 の画像表示素子の容量拡散層が、該第 1 の画像表示素子が形成される範囲全体において同一の導電型を有する前記半導体基板の表面に形成されることを特徴とする請求項 1 乃至 8 のいずれかに記載の液晶表示装置。

【請求項 10】

前記第 1 の画像表示素子の容量拡散層が第 1 の導電型を有し、該第 1 の導電型の前記半導体基板の表面に形成されることを特徴とする請求項 1 乃至 9 のいずれかに記載の液晶表示装置。

【請求項 11】

前記請求項 1 乃至 10 のいずれかに記載の液晶表示装置と、該液晶表示装置に光を入射する光源とを有することを特徴とする表示システム。

【手続補正 2】

【補正対象書類名】明細書

【補正対象項目名】0009

【補正方法】変更

【補正の内容】

【0009】

【課題を解決するための手段】

前記課題を解決するために、本発明の第 1 の態様は、半導体基板上に形成されたトランジスタと、該トランジスタのドレイン出力によって駆動される画素電極と、前記トランジスタのドレイン出力を保持する容量とを含む複数の画像表示素子が、第 1 及び第 2 の方向に 2 次元的にアレイ状に配置された画像表示部を含む液晶表示装置であって、前記容量が、前記半導体基板の表面に形成された容量拡散層と、絶縁膜を介して、該容量拡散層と対向する容量電極とからなり、前記複数の画像表示素子が、前記第 2 の方向に順番に隣りあう第 1、第 2 および第 3 の画像表示素子と、該第 1 および第 2 の画像表示素子に対して前記第 1 の方向に隣りあい、互いに前記第 2 の方向に隣りあう第 4 および第 5 の前記画像表示素子とを含み、前記第 1、第 2、第 4 および第 5 の画像表示素子の容量拡散層が一体化され、前記一体化された容量拡散層に所要の電位を供給するためのコンタクトが、前記第 1、第 2、第 4 および第 5 の画像表示素子の容量電極に囲まれた部分に設けられることを特徴とする液晶表示装置を提供する。

【手続補正 3】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正の内容】

【0010】

また、前記第 1 および第 2 の画像表示素子のそれぞれの容量拡散層が、該第 1 および第 2 の画像表示素子間の境界に沿って、該境界の長さの少なくとも実質的に全体にわたって形成されることが好ましい。

【手続補正 4】

【補正対象書類名】明細書

【補正対象項目名】0011

【補正方法】変更

【補正の内容】

【0011】

また、同様に前記課題を解決するために、本発明の第 2 の態様は、半導体基板上に形成されたトランジスタと、該トランジスタのドレイン出力によって駆動される画素電極と、前記トランジスタのドレイン出力を保持する容量とを含む複数の画像表示素子が、第 1 及び第 2 の方向に 2 次元的にアレイ状に配置された画像表示部を含む液晶表示装置であって

、前記容量が、前記半導体基板の表面に形成された容量拡散層と、絶縁膜を介して、該容量拡散層と対向する容量電極とからなり、前記複数の画像表示素子が、前記第2の方向に順番に隣りあう第1、第2および第3の画像表示素子を含み、前記第1および第2の画像表示素子のそれぞれの前記容量拡散層が、該第1および第2の画像表示素子間の境界に沿って、該境界の長さの少なくとも実質的に全体にわたって形成されると共に、該境界において一体化されることを特徴とする液晶表示装置を提供する。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0029

【補正方法】変更

【補正の内容】

【0029】

このような液晶表示装置の液晶駆動部は、例えば、概略以下のような工程で形成される。まず、例えば $p^-$ 型の半導体基板表面の必要な領域にPウエルおよびNウエル（図示しない）を形成するとともに、トランジスタや容量のアクティブ領域間を電氣的に分離するための分離領域15を形成する。次に、容量を構成する拡散層20を、例えばホウ素イオンの注入によって形成する。

続いて、ゲート絶縁膜および容量絶縁膜を兼ねる絶縁膜が、例えば熱酸化によって形成され、多結晶シリコン膜および金属シリサイド膜が堆積され、所要のパターンにパターニングされることによって、トランジスタのゲート電極と容量の上部電極が形成される。次に、例えばヒ素のイオン注入によって、ゲート電極の両側のアクティブ領域表面にソース、ドレイン拡散層が形成される。その後、全面に絶縁膜が堆積され、平坦化されて第1層間絶縁膜が形成される。そして、第1層間絶縁膜の必要な部分にコンタクト孔が開口され、金属プラグが埋め込まれることによってコンタクト12a、12b、12cが形成された後、アルミニウム合金膜等の金属膜が堆積され、パターニングされて、第1の配線層16が形成される。さらに同様に、第2層間絶縁膜が形成され、ビア32が形成され、第2配線層（遮光層36）が形成される。そしてさらに、第3層間絶縁膜およびビア34、第3配線層（反射電極）38が形成される。

なお、それぞれの画像表示素子の駆動回路をNチャンネルトランジスタとPチャンネルトランジスタとの両方で構成する場合には、容量の下部電極を構成する拡散層20を形成する以前に、それぞれの画像表示素子を形成する領域内の半導体基板表面の所定の位置に、PウエルおよびNウエルを形成しておく必要がある。しかし、一方の導電型のトランジスタのみで駆動回路を構成する場合には、それぞれの画像表示素子を形成する領域内にウエルを形成しておく必要はない。例えば、駆動回路をN型トランジスタのみで形成するのであれば、 $P^-$ 型半導体基板表面の、第1および第2の方向に配置される複数の画像表示素子を形成する領域全体に共通のPウエルを形成しておけばよい。この場合、容量を構成する拡散層20は、それぞれの画像表示素子が形成される領域全体において同一の導電型を有する、すなわち、Pウエルが形成された、半導体基板の表面に形成されることになる。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0034

【補正方法】変更

【補正の内容】

【0034】

また、このとき、トランジスタ50、52、54、56も、前記2つの方向に隣り合うように配置され、各ソース（例えばトランジスタ50についてはソース50a）は信号線58に接続され、各ドレインは各負荷容量の上部電極（例えばトランジスタ50のドレイン50bについては、負荷容量64の上部電極）に接続される。またトランジスタの各ゲート（例えばトランジスタ50のゲート電極50c）を構成するゲート電極59は配線6

1 で互いに接続されて走査線 6 0 を形成する。

実際には、図 3 に示した範囲のみではなく、さらに第 1 の方向（図の上下）および第 2 の方向（図の左右）に複数の画像表示素子がアレイ状に配置され、画像表示装置の表示部が形成される。この結果、表示部には、複数の表示素子の負荷容量に共有されて第 1 の方向に延びる拡散層（共通拡散層）6 2 が、複数、第 2 の方向に配置されることになる。それぞれの共有拡散層は、第 1 の方向に配置される複数の画像表示素子全体におよんで、すなわち、画像表示素子のアレイの全体にわたって延びる。

【手続補正 7】

【補正対象書類名】明細書

【補正対象項目名】0 0 3 5

【補正方法】変更

【補正の内容】

【0 0 3 5】

図 3 にはこのような共有拡散層 6 2 が 1 つだけ表示されている。しかし、例えば、図では省略されているが、第 3 および第 6 の表示素子 7 2 c および 7 2 f の負荷容量の拡散層と、さらにその左側に配置される表示素子の負荷容量の拡散層とが共有され、さらに、それらの上下方向に配置される複数の画像表示素子の負荷容量の拡散層が共有されることによって、縦方向に延びる第 2 の共有拡散層が形成される。この共有拡散層は、図 3 に表示された共有拡散層 6 2 の左側に隣りあって配置される。また、第 1 および第 4 の表示素子の 7 2 a、7 2 d の右側に配置される表示素子の負荷容量の拡散層と、さらにその右側に配置される表示素子の負荷容量の拡散層とが共有され、縦方向に延びる第 3 の共有拡散層が形成される。これらの共有拡散層は、第 2 の方向（図の横方向）に、画像表示素子が第 2 の方向（図の横方向）に配置される周期の 2 倍の周期で配置される。

そして、これらの第 1 の方向に延びる複数の共有拡散層の中の、隣りあう 2 つの共有拡散層の間には、それぞれ、第 2 の方向に隣りあう 2 つの表示素子のトランジスタが配置される。例えば、図 3 に示された共有拡散層 6 2 と、その左側に隣りあって配置される第 2 の共有拡散層との間には、それぞれ第 2 の方向に隣りあう、第 2 および第 3 の表示素子のトランジスタ 5 0、5 2 と、第 5 および第 6 の表示素子のトランジスタ 5 4、5 6 が、配置される。