



(19)中華民國智慧財產局

(12)發明說明書公告本

(11)證書號數：TW I600083 B

(45)公告日：中華民國 106 (2017) 年 09 月 21 日

(21)申請案號：105122740 (22)申請日：中華民國 101 (2012) 年 10 月 25 日

(51)Int. Cl. : **H01L21/3065(2006.01)**

(30)優先權：2011/10/31 日本 2011-238166
2012/10/17 日本 2012-229411

(71)申請人：日立全球先端科技股份有限公司(日本)HITACHI HIGH-TECHNOLOGIES CORPORATION (JP)

日本

(72)發明人：渡辺智行 WATANABE, TOMOYUKI (JP)；森本未知数 MORIMOTO, MICHIKAZU (JP)；藥師寺守 YAKUSHIJI, MAMORU (JP)；小野哲郎 ONO, TETSUO (JP)

(74)代理人：林志剛

(56)參考文獻：

TW	200737345	TW	201241915A1
US	4793893	WO	2005/07172A1

審查人員：賴炳昆

申請專利範圍項數：1 項 圖式數：10 共 34 頁

(54)名稱


電漿蝕刻方法

(57)摘要

提供一種可使被蝕刻膜對不同於被蝕刻膜的膜的蝕刻選擇比比習知技術更為提升的電漿蝕刻方法。本發明係一種電漿蝕刻方法，其係相對不同於被蝕刻膜的膜，將前述被蝕刻膜作選擇性蝕刻，其中，使用可生成沈積膜的氣體對前述被蝕刻膜進行電漿蝕刻，該沈積膜係含有與前述膜之成分為同樣成分者為其特徵。

指定代表圖：

第4圖



發明摘要

※申請案號：105122740 (由101139495分割)

※申請日：101年10月25日

※IPC分類：H01L 21/3065 (2006.01)

【發明名稱】(中文/英文)

電漿蝕刻方法

【中文】

〔課題〕提供一種可使被蝕刻膜對不同於被蝕刻膜的膜的蝕刻選擇比比習知技術更為提升的電漿蝕刻方法。

〔解決手段〕本發明係一種電漿蝕刻方法，其係相對不同於被蝕刻膜的膜，將前述被蝕刻膜作選擇性蝕刻，其中，使用可生成沈積膜的氣體對前述被蝕刻膜進行電漿蝕刻，該沈積膜係含有與前述膜之成分為同樣成分者為其特徵。

【英文】

【代表圖】

【本案指定代表圖】：第(4)圖。

【本代表圖之符號簡單說明】：無

【本案若有化學式時，請揭示最能顯示發明特徵的化學式】：無

發明專利說明書

(本說明書格式、順序，請勿任意更動)

【發明名稱】(中文/英文)

電漿蝕刻方法

【技術領域】

本發明係關於使用電漿進行蝕刻的電漿蝕刻方法。

【先前技術】

氧化矽膜及氮化矽膜係以絕緣膜而言具有優異的特性，因此在半導體裝置的製造中，在多數工程中加以使用。在半導體裝置的製造工程中，已知有多數將形成在氧化矽膜上的氮化矽膜進行蝕刻的工程。例如有在電晶體中形成摻雜層時，被配置在閘極電極的兩側的間隔件構造的製造工程。在前述間隔件構造，一般使用氮化矽膜，在形成於閘極電極周圍的氧化矽膜上形成氮化矽膜，藉由將該氮化矽膜進行蝕刻來進行製造。使用氧化矽膜作為氮化矽膜蝕刻時的阻蝕膜。

以加大如上所示之形成在氧化矽膜上的氮化矽膜相對氧化矽膜的蝕刻選擇比的技術而言，例如專利文獻 1 所示，已揭示將 CHF_3 氣體、或 CH_2F_2 氣體等氟碳氣體作為蝕刻氣體而將氮化矽膜進行蝕刻的內容。

在專利文獻 1 所揭示的技術中，氮化矽膜係根據以氟自由基 (F^*) 為主蝕刻種的自由基反應來進行蝕刻，在氧

化矽膜上係沈積氟碳系的沈積膜，藉此可使蝕刻速度降低，而可加大對氧化矽膜的蝕刻選擇比。

〔 先前技術文獻 〕

〔 專利文獻 〕

〔 專利文獻 1 〕 日本特開平 10-303187 號公報

【 發明內容 】

（ 發明所欲解決之課題 ）

藉由前述習知技術，可加大氮化矽膜對氧化矽膜的蝕刻選擇比。但是，對於氧化矽膜，亦主要根據以 CF_3 離子為主蝕刻種的離子輔助反應機構來進行蝕刻。因此，在氮化矽膜蝕刻速度的提升、前述間隔件構造的製造工程等中的形狀控制的目的下對晶圓施加高偏壓時，氧化矽膜亦被進行蝕刻，而使氮化矽膜對氧化矽膜的選擇比降低。

但是，伴隨著近年來的半導體裝置的微細化，在前述間隔件構造的製造工程中，作為氮化矽膜蝕刻用的阻蝕膜而加以使用的氧化矽膜的薄膜化亦更為明顯。因此，更加要求氮化矽膜對氧化矽膜的選擇比提升。

鑑於如上所示之課題，本發明係提供一種在高微細化的半導體裝置之製造相關之氧化矽膜上的氮化矽膜蝕刻中，可獲得所要求之氮化矽膜對氧化矽膜的選擇比的電漿蝕刻方法。

（ 解決課題之手段 ）

本發明關於對不同於被蝕刻膜的膜選擇性地進行前述被蝕刻膜之蝕刻的電漿蝕刻方法中，使用可以產生沈積膜的氣體進行前述被蝕刻膜之電漿蝕刻，該沈積膜係含有和前述膜成分同樣之成分者為其特徵。

又，本發明關於對不同於被蝕刻膜的膜，選擇性地進行前述被蝕刻膜之蝕刻的電漿蝕刻方法中，使用可以產生沈積膜的氣體進行前述被蝕刻膜之電漿蝕刻，該沈積膜係含有 Si-O 鍵結者為其特徵。

（發明之效果）

藉由本發明之構成，相較於習知技術，可使被蝕刻膜相對不同於被蝕刻膜的膜的蝕刻選擇比更為提升。

【圖式簡單說明】

第 1 圖係顯示適用於本發明之微波電漿蝕刻裝置之構成圖。

第 2 圖係顯示將實施例 1 之條件與習知條件中氮化矽膜對氧化矽膜的蝕刻選擇比作比較後的結果的圖。

第 3 圖係顯示使用 X 射線光電子光譜法的分析結果圖。

第 4 圖係顯示實施例 1 之蝕刻經過圖。

第 5 圖係顯示氮化矽膜對氧化矽膜的蝕刻選擇比中 SiF₄ 氣體流量相對由 CH₃F 氣體與 O₂ 氣體所構成的混合氣體的依存性的圖。

第 6 圖係顯示氮化矽膜對氧化矽膜的蝕刻選擇比中 O_2 氣體流量相對由 CH_3F 氣體與 SiF_4 氣體所構成的混合氣體的依存性的圖。

第 7 圖係表示實施例 2 之條件與習知條件之中，將氮化矽膜對多晶矽膜之蝕刻選擇比進行比較之結果圖。

第 8 圖係表示實施例 2 之蝕刻經過圖。

第 9 圖係表示實施例 2 之氮化矽膜之間隔件形成的蝕刻經過圖。

第 10 圖係表示實施例 3 之蝕刻經過圖。

【實施方式】

以下參照第 1 圖至第 10 圖，說明本發明之一實施例。

第 1 圖係本實施例中所使用之微波電漿蝕刻裝置之構成的縱剖面圖。在第 1 圖中，電漿蝕刻裝置係具備有：真空容器 101、對真空容器 101 內部供給微波的手段、及將真空容器 101 內部進行排氣的排氣手段。

在真空容器 101 內部係配備有：其內側為形成電漿的空間且藉由電漿來處理被配置在內側的處理對象的試料 100 的處理室 103；及被配置在處理室 103 內而在其上面載置試料 100 且予以保持的試料台 107。此外，在真空容器 101 上方係配置有：供給微波的磁控管電源 104；作為傳播微波而導入至處理室 103 內的管路的導波管 105；及與導波管 105 相連接而被導入在導波管 105 內部傳播的微

波，在內部的空間產生共振的共振容器 106。

此外，在真空容器 101 內配置有使磁場發生的螺線管線圈 108。螺線管線圈 108 係包圍圓筒形狀真空容器 101 的上部的外周而作配置，藉由供給至此的電流而發生磁場。在本實施例中，螺線管線圈 108 係以複數段數作配置，在上下方向的中心軸周圍，等磁場以軸對稱而朝下逐漸開展的形狀的磁場被導入至處理室 103 內側。

此外，在真空容器 101 的下方配置有作為排氣手段之渦輪分子泵等真空泵 102，在處理室 103 下部與被配置在試料台 107 之正下方的圓形排氣用開口相連通。

在圓筒形狀的處理室 103 的上方配置有使軸成為一致的具有圓筒形狀的共振容器 106 內之屬於共振用空間的共振室 106'。該共振室 106' 與處理室 103 之間係配置有構成共振室 106' 之底面的介電質製圓板狀窗構件 109。

在窗構件 109 的下方係與窗構件 109 的下面隔著間隙並列配置有介電質製的圓板狀噴氣板 110，噴氣板 110 的下面構成處理室 103 的頂棚面。

噴氣板 110 係與試料台 107 的上面相對向配置，在其中央部配置複數個由上方將晶圓處理用氣體導入至處理室 103 內的貫穿孔。前述窗構件 109 與噴氣板 110 之間の間隙係連通有供由被設置在供設置微波電漿蝕刻裝置的清淨室等建屋的氣體源（未圖示）所被供給的蝕刻用氣體通流的管路，來自氣體源的蝕刻用氣體係在通過管路而被導入至前述間隙之後，通過貫穿孔而流入至下方的試料台 107

方向。

試料台 107 係在內部配置導電體製電極，該電極與將預定頻率的高頻電力供給至試料台 107 的高頻偏壓電源 111 作電性連接。在試料台 107 上面之載置面上載置有晶圓的狀態下，藉由由該高頻偏壓電源 111 所被供給的高頻電力，在晶圓表面形成偏壓電位，藉由與形成在試料台 107 上方的處理室 103 內的電漿之間的電位差，將離子拉入至晶圓上面。

此外，在試料台 107 的上部係配置有構成試料載置面之由 Al_2O_3 或 Y_2O_3 等介電質材料所構成的介電質膜（未圖示），但是在其內部配置有藉由靜電力將晶圓吸附在介電質膜表面上的靜電吸附電極，而使對該靜電吸附電極供給直流電力的直流電源 112 作電性連接。

在具備有前述構成的微波電漿蝕刻裝置中，係在藉由在處理室 103 內由氣體源被導入氬（Ar）等惰性氣體，並且藉由排氣手段進行排氣而予以減壓的狀態下，藉由機械手臂等搬送手段（未圖示），通過閘閥（未圖示）而使作為試料 100 的晶圓搬送在試料台 107 上且在此作交接。

作為試料 100 的晶圓係在被載置於構成試料台 107 之載置面的介電質膜上之後，由直流電源 112 對介電質膜內的電極供給電力而形成靜電力，而吸附保持在介電質膜上。

由氣體源通過前述噴氣板 110 的貫穿孔而在處理室 103 內導入蝕刻用氣體，並且藉由與利用真空泵 102 所為

之排氣的均衡，處理室 103 內部係被調節成預定的壓力。由磁控管電源 104 所被振盪的微波係在導波管 105 內傳播而到達至共振容器 106，在內部的共振室 106' 形成預定強度的電場。該電場係透過窗構件 109、噴氣板 110 而被供給至處理室 103 內。

藉由由螺線管線圈 108 所被供給的磁場與由共振容器 106 所被供給的微波的相互作用，蝕刻用氣體被激發而電漿化，在處理室 103 內的試料台 107 上方的空間形成電漿。藉由該所形成的電漿來對晶圓施行蝕刻處理。

接著，以下說明使用前述微波電漿蝕刻裝置之本發明之一實施例。

在使用由如表 1 所示之 CH_3F 氣體與 O_2 氣體與 SiF_4 氣體所構成的混合氣體進行蝕刻的本實施例之條件與習知條件中，將氮化矽膜及氧化矽膜分別進行蝕刻，將氮化矽膜對氧化矽膜的蝕刻選擇比進行比較檢討。將比較檢討結果顯示於第 2 圖。

[表 1]

CH_3F 氣體	50sccm
O_2 氣體	20sccm
SiF_4 氣體	5sccm
氣體壓力	0.5Pa
微波電源功率	1400W
偏壓電源功率	40W

如第 2 圖所示，在習知條件中，氮化矽膜對氧化矽膜的蝕刻選擇比係顯示較高的值，為約 17，但是由於氧化矽膜的蝕刻速度為正，因此氧化矽膜的蝕刻不斷在進行。

另一方面，在本實施例之條件中，氮化矽膜的蝕刻速度係比習知條件較為增加。此外，顯示出氧化矽膜的蝕刻速度係成為負的值，在氧化矽膜上形成有沈積物。因此，在本實施例之條件中，氮化矽膜對氧化矽膜的蝕刻選擇比係成為 ∞ 。

如上所示本實施例係比習知條件，可使氮化矽膜對氧化矽膜的蝕刻選擇比大幅提升。換言之，可得在與製造經高微細化的半導體裝置相關之氧化矽膜上的氮化矽膜蝕刻中所被要求之氮化矽膜對氧化矽膜的選擇比。

在此，氮化矽膜對氧化矽膜的蝕刻選擇比係指將氮化矽膜的蝕刻速度除以氧化矽膜的蝕刻速度所得的值。

接著，為了調查藉由本實施例所得之氮化矽膜對氧化矽膜的蝕刻選擇比提升的機制，使用 X 射線光電子光譜法（X-Ray Photoelectron Spectroscopy：以下稱為 XPS），來對以本實施例之條件與習知條件之處理後的矽晶圓表面進行分析，且將分析結果顯示於第 3 圖。

本實施例之條件與習知條件均在矽晶圓表面形成有沈積物。經藉由 XPS 分析該沈積物後的結果，如第 3 圖所示，可確認出習知條件為 2.2nm、實施例的條件為 6.6nm 之形成有約 3 倍的厚度的沈積物。此外，以實施例的條

件，與習知條件相比較，亦可確認出在沈積物含有多數 Si-O 鍵結。由該分析結果可知，由於含有大量 Si-O 鍵結的沈積物沈積在氧化矽膜上而使選擇比提升。

根據前述 XPS 的分析結果，藉由含有大量 Si-O 鍵結的沈積物，氮化矽膜對氧化矽膜的蝕刻選擇比大幅提升的機制係如以下所示。

第 4 圖係顯示以實施例的條件，將基底膜為氧化矽膜、遮罩為氧化矽膜、被蝕刻膜為氮化矽膜的晶圓進行蝕刻處理時的蝕刻的進行經過圖。

第 4 圖 (a) 係顯示電漿發生瞬後，藉由利用電漿所發生的自由基、離子，以離子輔助反應為主體來進行晶圓的蝕刻。此外， SiF_4 氣體、 O_2 氣體分別藉由電漿而被解離，藉此在電漿中生成 Si、O。該等 Si 與 O 係如第 4 圖 (b) 所示，作為 Si-O 鍵結的沈積膜而附著在氧化矽膜的遮罩表面。

另一方面，在氮化矽膜表面上，前述的 Si 與 O 係在進行 Si-O 鍵結前，O 係與氮化矽膜的 N 鍵結而成為揮發性高的 NO_x ，因此在氮化矽膜表面上不易生成 Si-O 鍵結的沈積膜。此係由於 N-O 鍵結的鍵結能量 (150 Kcal/mol) 高於 Si-N 鍵結的鍵結能量 (105 Kcal/mol)，因此若 O 附著在氮化矽膜表面上時，容易引出氮化矽膜的 N 之故。

因此，如第 4 圖 (c) 所示，形成為氧化矽膜的遮罩並未被蝕刻，僅有氮化矽膜進行蝕刻的狀態。

若藉由蝕刻去除氮化矽膜時，會露出基底膜的氧化矽膜，但是如第 4 圖 (d) 所示，即使在基底膜的氧化矽膜表面上，亦與氧化矽膜的遮罩表面上同樣地，電漿中的 Si 與 O 作為 Si-O 鍵結的沈積膜而附著。

此時，氮化矽膜的蝕刻形狀由於為推拔形狀，必須要有用以形成為垂直形狀的追加的蝕刻，但是在基底膜的氧化矽膜表面上生成有 Si-O 鍵結的沈積膜，因此基底膜的氧化矽膜並未被蝕刻。

因此，如第 4 圖 (e) 所示不會對基底膜的氧化矽膜造成損傷，即可得垂直形狀。

接著，調查氮化矽膜對氧化矽膜的蝕刻選擇比中 SiF_4 氣體流量相對由 CH_3F 氣體與 O_2 氣體所構成的混合氣體的依存性，將結果顯示於第 5 圖。

如第 5 圖所示，若添加 SiF_4 氣體，氮化矽膜的蝕刻速度會增加，氧化矽膜的蝕刻速度係變為負而形成為蝕刻不會進行的狀態。氮化矽膜的蝕刻速度係 SiF_4 氣體相對由 CH_3F 氣體與 O_2 氣體所構成的混合氣體的流量比在 7% 的附近成為最大，若比此還要增加前述的流量比時，則蝕刻速度會減少。

若前述流量比超過 20%，氮化矽膜的蝕刻速度成為 3.0 nm/min 左右，若前述流量比更加增加時，會形成為氮化矽膜的蝕刻不會進行的蝕刻阻蝕狀態。因此， SiF_4 氣體係以相對由 CH_3F 氣體與 O_2 氣體所構成的混合氣體成為 20% 以下的流量來使用為宜。

接著，調查氮化矽膜對氧化矽膜的蝕刻選擇比中 O_2 氣體相對由 CH_3F 氣體與 SiF_4 氣體所構成的混合氣體的流量的依存性，將結果顯示於第 6 圖。

如第 6 圖所示，無關於 O_2 氣體相對由 CH_3F 氣體與 SiF_4 氣體所構成的混合氣體的流量比，由於氧化矽膜的蝕刻速度為負的值，因此可知氧化矽膜的蝕刻未進行。

另一方面，氮化矽膜的蝕刻速度係取決於 O_2 氣體的流量比而大幅變化。在 O_2 氣體的流量比為 25% 以下與 45% 以上的領域中，由於氮化矽膜係蝕刻阻蝕，因此在 O_2 氣體的流量比為 25% 至 45% 的領域中使用為佳。

此外，藉由 O_2 氣體的流量比，氮化矽膜的蝕刻速度會大幅變化，因此藉由適當設定 O_2 氣體的流量比，可將氮化矽膜的蝕刻速度控制成所希望的蝕刻速度。

基於近年來之半導體裝置的微細化，在本實施例中作為蝕刻對象的氮化矽膜亦薄膜化。在將如上所示之薄膜進行蝕刻時，藉由減慢氮化矽膜的蝕刻速度，變得容易控制蝕刻量。在本實施例中，如上所述，可藉由 O_2 氣體的流量比而將氮化矽膜的蝕刻速度控制成所希望的蝕刻速度，因此對如上所述之蝕刻亦為有效。

在本實施例中，係使用由 CH_3F 氣體、 O_2 氣體、及 SiF_4 氣體所構成的混合氣體，但是 CH_3F 氣體及 O_2 氣體即使分別使用氟碳氣體、含氧氣體，亦可得與本實施例同樣的效果。以氟碳氣體而言，係可使用 CH_3F 氣體、 CH_2F_2 氣體、 CHF_3 氣體之中至少一種氣體。

此外，以含氧氣體而言，係可使用 O_2 氣體、 CO 氣體、 CO_2 氣體之中至少一種氣體。再者，亦可在由氟碳氣體、含氧氣體、及 SiF_4 氣體所構成的混合氣體添加惰性氣體。以惰性氣體而言，係可使用 He 氣體、 Ne 氣體、 Ar 氣體、 Xe 氣體、 Kr 氣體之中至少一種氣體。

此外，以前述氟碳系氣體的替代氣體而言，亦可使用由 CH_4 氣體及含氟氣體所構成的混合氣體而得與本實施例同樣的效果。以含氟氣體而言，係可使用 SF_6 氣體、 CF_4 氣體之中至少一種氣體。

此外，在本實施例中，係將被蝕刻膜形成為氮化矽膜，但是即使將氮氧化矽膜（ $SiON$ 膜）、氮碳氧化矽膜（ $SiOCN$ 膜）作為被蝕刻膜，亦可得與本實施例同樣的效果。此外，即使將碳化矽膜（ SiC 膜）、碳氧化矽膜（ $SiOC$ 膜）作為被蝕刻膜，亦可得與本實施例同樣的效果。若為碳化矽膜（ SiC 膜）、碳氧化矽膜（ $SiOC$ 膜），在蝕刻時因 O_2 氣體解離所發生的 O 與被蝕刻膜中的 C 鍵結而生成揮發性高的 CO_x ，因此可使被蝕刻膜對氧化矽膜的蝕刻選擇比提升。

此外，在本實施例中，係針對使用微波之 ECR（Electron Cyclotron Resonance）方式的微波電漿蝕刻裝置的適用例加以說明，但是並非限定於此，亦可適用於使用電容耦合型、感應耦合型的電漿生成手段的電漿蝕刻裝置。

以上如上所述，本發明係使用可生成與不同於被蝕刻

膜的膜為同樣成分的沈積膜的氣體，對抑制前述沈積膜生成的被蝕刻膜進行蝕刻的電漿蝕刻方法。因此，藉由本發明，相較於習知技術，可使抑制前述沈積膜生成的被蝕刻膜對不同於被蝕刻膜的膜的蝕刻選擇比大幅提升。

以本發明之其他實施例而言，即使在使用金屬電極材料作為基底膜的多晶矽膜的蝕刻中，亦若例如在基底膜使用 TaN 膜或 WN 膜時，使用 TaF₅ 氣體、或 WF₆ 氣體來對多晶矽膜進行蝕刻，藉此在 TaN 膜或 WN 膜上形成含有 Ta 或 W 的沈積膜，因此相較於習知技術，可使多晶矽膜對 TaN 膜或 WN 膜的蝕刻選擇比大幅提升。

[實施例 2]

於最近的半導體裝置製造工程之中之氮化矽膜的間隔件形成等，習知技術顯著存在著氮化矽膜相對於多晶矽膜或矽基板之選擇比不足之課題。因此，本實施例中針對提升氮化矽膜對多晶矽膜或矽基板之選擇比的手段予以說明。

首先，針對氮化矽膜相對矽基板之蝕刻選擇比進行比較檢討。針對使用如表 2 所示由 CH₃F 氣體與 O₂ 氣體與 SiF₄ 氣體構成的混合氣體進行蝕刻的本實施例之條件，與習知條件之中取代矽基板而被使用的形成於矽基板上的多晶矽膜 (Poly-Si) 以及氮化矽膜分別進行蝕刻，而進行氮化矽膜相對多晶矽膜之蝕刻選擇比之比較及檢討。比較檢討之結果係如第 7 圖所示。

又，之所以改用多晶矽膜作為矽基板之取代而求出氮化矽膜相對矽基板之蝕刻選擇比，其理由乃基於矽基板為單結晶，多晶矽膜為多結晶雖然存在著結晶差異，但是構成元素不論是矽基板或多晶矽膜均為矽（Si）元素。

〔表 2〕

CH ₃ F 氣體	50sccm
O ₂ 氣體	20sccm
SiF ₄ 氣體	5sccm
氣體壓力	0.5Pa
微波電源功率	1400W
偏壓電源功率	40W

如第 7 圖所示，於習知條件下氮化矽膜相對多晶矽膜之蝕刻選擇比約為 10，但是多晶矽膜之蝕刻速度為正，因此多晶矽膜之蝕刻被進行。

另外，本實施例之條件下，多晶矽膜之蝕刻速度成為負之值，顯示於多晶矽膜上形成沈積層。因此於本實施例之條件下，氮化矽膜相對多晶矽膜之蝕刻選擇比為 ∞ 。

如前述說明，本實施例比起習知條件可以大幅提升氮化矽膜相對多晶矽膜之蝕刻選擇比。換言之，可以獲得高微細化半導體裝置之製造相關的矽基板上之氮化矽膜之蝕刻所要求的，氮化矽膜相對矽基板之選擇比。

於此，氮化矽膜相對多晶矽膜之蝕刻選擇比，係指氮

化矽膜之蝕刻速度除以多晶矽膜之蝕刻速度獲得之值。

本實施例使用的氣體系，係和實施例 1 使用的氣體系為同樣者，因此由圖 3 所示使用 XPS 的分析結果可以推測出，和習知條件比較，於表 2 所示條件下含有 Si-O 鍵結的沈積膜之生成變為容易，該沈積膜之沈積於多晶矽膜上有助於選擇比之提升。

根據該結果，以下參照第 8 圖說明藉由表 2 所示條件可以大幅提升氮化矽膜對多晶矽膜的選擇比的機制。

第 8 圖係顯示以本實施例的條件，將基底膜為矽基板、遮罩為氧化矽膜、被蝕刻膜為氮化矽膜的晶圓進行蝕刻處理時的蝕刻的進行經過圖。

第 8 圖 (a) 係顯示電漿發生瞬後，藉由利用電漿所發生的自由基、離子，以離子輔助反應為主體來進行晶圓的蝕刻。此外，SiF₄ 氣體、O₂ 氣體分別藉由電漿而被解離，藉此在電漿中生成 Si、O。該等 Si 與 O 係如第 8 圖 (b) 所示，作為 Si-O 鍵結的沈積膜而附著在氧化矽膜的遮罩表面。

另一方面，在氮化矽膜表面上，前述的 Si 與 O 係在進行 Si-O 鍵結前，O 係與氮化矽膜的 N 鍵結而成為揮發性高的 NO_x，因此在氮化矽膜表面上不易生成 Si-O 鍵結的沈積膜。此係由於 N-O 鍵結的鍵結能量 (150 Kcal/mol) 高於 Si-N 鍵結的鍵結能量 (105 Kcal/mol)，因此藉由離子切斷氮化矽膜之 Si-N 鍵結之後，N 容易與附著在氮化矽膜上的 O 鍵結之故。

因此，如第 8 圖 (c) 所示，形成有沈積膜的氧化矽膜的遮罩並未被蝕刻，成爲僅有難以形成沈積膜的氮化矽膜被進行蝕刻的狀態。

藉由蝕刻去除氮化矽膜後，露出基底的矽基板而成爲被電漿蝕刻的狀態。但是，於矽基板表面上亦同樣附著沈積物，藉由含於沈積物的 O 使矽基板表面氧化，而形成氧化矽膜。

因此，如第 8 圖 (d) 所示，和遮罩之氧化矽膜同樣於矽基板表面上亦被含有 Si-O 鍵結的沈積膜。基於該沈積膜之形成而使矽基板之蝕刻不被進行，可以獲得被蝕刻膜之氮化矽膜之高選擇比。於矽基板表面上之所以形成氧化矽膜，推測爲基於離子之能量而於矽基板表面上 Si-Si 鍵結 (鍵結能量：76 Kcal/mol) 被切斷後，Si 再度鍵結時，比起 Si-Si 鍵結或 Si-F 鍵結 (鍵結能量：130 Kcal/mol) 之產生，與含於沈積膜的 O 容易產生鍵結能量高的 Si-O 鍵結 (鍵結能量：192 Kcal/mol)。

於第 8 圖 (d) 時，氮化矽膜的蝕刻形狀爲推拔形狀，因此必須要追加設爲垂直形狀的蝕刻，但是在基底的矽基板表面上生成有包含 Si-O 鍵結的沈積膜，因此基底的矽基板未被蝕刻。

因此，如第 8 圖 (e) 所示在不對基底的矽基板造成損傷之情況下可得垂直形狀。

於此，氮化矽膜之基底雖設爲矽基板，但基底爲多晶矽膜時，同樣可以獲得和氮化矽膜間之高選擇比，可於不

帶來損傷之情況下進行蝕刻。

接著，說明氮化矽膜相對矽基板之高選擇比及氮化矽膜相對多晶矽膜之高選擇比為必要的氮化矽膜之間隔件之形成，適用於本發明之例。

欲在以覆蓋如圖 9 (a) 所示由多晶矽膜 (Poly-Si) 構成的閘極電極的方式而被形成的氮化矽膜形成間隔件時，係對閘極電極上部之氮化矽膜與矽基板上部之氮化矽膜進行蝕刻，使閘極電極之側面之氮化矽膜殘留而形成氮化矽膜之間隔件。

將閘極電極之側面予以覆蓋的氮化矽膜未被蝕刻而必須殘留的理由為，必須由高頻偏壓電源 111 供給高的高頻電力，將離子垂直引入，而進行高的高異方性蝕刻。但是，因為供給高的高頻電力，離子能量變高，多晶矽膜或矽基板亦變為容易被蝕刻。

因此於習知方法，於高的高異方性蝕刻中有可能容易對矽基板或多晶矽膜帶來損傷。亦即，於習知方法之氮化矽膜之間隔件形成，氮化矽膜相對矽基板之選擇比以及氮化矽膜相對多晶矽膜之選擇比不夠大。

又，伴隨著半導體裝置之微細化，間隔件形成被要求更進一步蝕刻之高異方性，使用的高頻偏壓電力變高。因此，習知方法有可能無法獲得必要的選擇比。

將本實施例適用在圖 9 (d) 所示氮化矽膜之間隔件形成時，於多晶矽膜或矽基板之表面被選擇性沈積沈積物，多晶矽膜或矽基板之蝕刻不被進行，可獲得無損傷之

形狀。以下，說明將本實施例適用在氮化矽膜之間隔件形成之例。

蝕刻條件係使用和表 2 同一條件。製程氣體係於處理室 103 內實施電漿化，產生自由基或離子。又， SiF_4 氣體， O_2 氣體係分別藉由電漿被解離，而於電漿中產生 Si ， O 。

以產生的自由基或離子之離子，輔助反應作為主體而進行蝕刻。藉由施加於試料台 107 的高頻偏壓電力將離子引入，如圖 9 (b) 所示使矽基板上部及閘極電極上部之氮化矽膜被蝕刻。又，前述之 Si 與 O 係作為含有 Si-O 鍵結的沈積膜被沈積，如本實施例之說明，於氮化矽膜上進行 Si-O 鍵結前， O 係與氮化矽膜之 N 產生鍵結而成為揮發性高的 NO_x ，因此於氮化矽膜表面上難以產生 Si-O 鍵結之沈積膜，氮化矽膜之蝕刻被進行。

氮化矽膜之蝕刻之進行後，如圖 9 (c) 所示矽基板先行露出，成為閘極電極上部之氮化矽膜殘留的狀態。在閘極電極上部之氮化矽膜之蝕刻終了為止之間，露出的矽基板暴露於電漿，因此習知方法對於矽基板會帶來損傷。但是，本實施例中，係於矽基板上沈積含有 Si-O 鍵結的沈積膜，因此矽基板之蝕刻不被進行。因此，在閘極電極上部之氮化矽膜之蝕刻終了為止之時間，矽基板係不被進行蝕刻。

又，閘極電極上部露出後，追加進行蝕刻時，係如圖 9 (d) 所示，於多晶矽膜之上部亦沈積含有 Si-O 鍵結的

沈積膜，因此多晶矽膜不被進行蝕刻。如此則，如圖 9 (d) 所示可於不損及矽基板及多晶矽膜之情況下，形成氮化矽膜之間隔件。

於圖 9 (c)，係先消除矽基板上之氮化矽膜，而使矽基板露出，但是先消除閘極電極上部之氮化矽膜，而使多晶矽膜露出之場合亦同樣。

又，本實施例雖使用矽基板作為閘極電極之基底，但使用氧化矽膜作為閘極電極之基底之情況下，亦和本實施例同樣，於氮化矽膜被蝕刻而露出的氧化矽膜表面，會被沈積含有 Si-O 鍵結的沈積膜，因此氧化矽膜不會被蝕刻。因此，和矽基板之場合同樣，可以在不對基底之氧化矽膜及多晶矽膜帶來損傷之情況下，形成氮化矽膜之間隔件。

在本實施例中，係使用由 CH_3F 氣體、 O_2 氣體、及 SiF_4 氣體所構成的混合氣體作為製程氣體，但是 CH_3F 氣體及 O_2 氣體即使分別使用氟碳氣體、含氧氣體，亦可得與本實施例同樣的效果。以氟碳氣體而言，係可使用 CH_3F 氣體、 CH_2F_2 氣體、 CHF_3 氣體之中至少一種氣體。

此外，以含氧氣體而言，係可使用 O_2 氣體、 CO 氣體、 CO_2 氣體之中至少一種氣體。再者，亦可在由氟碳氣體、含氧氣體、及 SiF_4 氣體所構成的混合氣體添加惰性氣體。以惰性氣體而言，係可使用 He 氣體、Ne 氣體、Ar 氣體、Xe 氣體、Kr 氣體之中至少一種氣體。

此外，以前述氟碳系氣體的替代氣體而言，亦可使用

由 CH_4 氣體及含氟氣體所構成的混合氣體而得與本實施例同樣的效果。以含氟氣體而言，係可使用 SF_6 氣體、 CF_4 氣體之中至少一種氣體。

此外，在本實施例中，係將被蝕刻膜形成為氮化矽膜，但是即使將氮氧化矽膜（ SiON 膜）、氮碳氧化矽膜（ SiOCN 膜）作為被蝕刻膜，亦可得與本實施例同樣的效果。

此外，即使將碳化矽膜（ SiC 膜）、碳氧化矽膜（ SiOC 膜）作為被蝕刻膜，亦可得與本實施例同樣的效果。若為碳化矽膜（ SiC 膜）、碳氧化矽膜（ SiOC 膜），在蝕刻時因 O_2 氣體解離所發生的 O 與被蝕刻膜中的 C 鍵結而生成揮發性高的 CO_x ，因此可使被蝕刻膜對矽基板或多晶矽膜的蝕刻選擇比提升。

此外，在本實施例中，係針對使用微波之 ECR（Electron Cyclotron Resonance）方式的微波電漿蝕刻裝置的適用例加以說明，但是並非限定於此，亦可適用於使用電容耦合型、感應耦合型的電漿生成手段的電漿蝕刻裝置。

〔實施例 3〕

以下說明之本實施例，係使用可以產生和不同於被蝕刻膜之膜為同樣成分之沈積膜的氣體，使前述被蝕刻膜相對於和前述被蝕刻膜不同的膜進行選擇性電漿蝕刻的電漿蝕刻方法，係針對以金屬材料為基底膜的多晶矽膜進行蝕

刻的金屬閘極電極形成方法。

如圖 10 (a) 所示，遮罩設為硬質遮罩 (HM)，基底膜之金屬材料設為氮化鉭膜 (TaN) 而進行多晶矽膜 (Poly-Si) 之蝕刻。於多晶矽膜之蝕刻，製程氣體係使用 HBr 或 Cl₂ 等之鹵素系氣體，鹵素系氣體亦使氮化鉭被蝕刻。

於鹵素系氣體添加 TaF₅ 氣體及 N₂ 氣體，彼等氣體用於產生和基底膜之氮化鉭膜為同一成分之沈積膜。使用彼等之氣體進行蝕刻時，如圖 10 (b) 所示，鉭雖由電漿中被供給至多晶矽膜表面，但是藉由 Cl 或 Br 等鹵素可將其連同多晶矽膜予以除去。多晶矽膜被蝕刻除去後，基底膜之氮化鉭呈露出。

但是，相較於多晶矽膜表面，氮化鉭之表面係更容易吸收含有氮化鉭的沈積物，因此如圖 10 (c) 所示形成含有氮化鉭的沈積膜，氮化鉭之蝕刻不會被進行。又，雖然需要將多晶矽膜之形狀設為垂直化之追加蝕刻，但是因為氮化鉭之蝕刻不被進行，因此不會造成氮化鉭之損傷而可以獲得圖 10 (d) 所示的垂直形狀。

本實施例之金屬材料雖使用氮化鉭，但使用氮化鎢的場合，藉由在製程氣體添加 WF₆ 及 N₂ 亦可獲得同樣之效果。

此外，在本實施例中，係針對使用微波之 ECR (Electron Cyclotron Resonance) 方式的微波電漿蝕刻裝置的適用例加以說明，但是並非限定於此，亦可適用於使

用電容耦合型、感應耦合型的電漿生成手段的電漿蝕刻裝置。

如上所述，本發明係使用可生成與不同於被蝕刻膜的膜為同樣成分的沈積膜的氣體，使前述被蝕刻膜相對於和前述被蝕刻膜不同的膜被進行選擇性電漿蝕刻的電漿蝕刻方法。因此，相較於習知技術，本發明可使前述被蝕刻膜相對於不同於被蝕刻膜的膜具有的蝕刻選擇比大幅提升。

又，本發明係使用可以產生含有 Si-O 鍵結的沈積膜之氣體，使前述被蝕刻膜相對於和被蝕刻膜不同的膜被進行選擇性電漿蝕刻的電漿蝕刻方法。因此，相較於習知技術，依據本發明可使前述被蝕刻膜對於不同於被蝕刻膜的膜具有的蝕刻選擇比大幅提升。

【符號說明】

- 100：試料
- 101：真空容器
- 102：真空泵
- 103：處理室
- 104：磁控管電源
- 105：導波管
- 106：共振容器
- 106'：共振室
- 107：試料台
- 108：螺線管線圈

109 : 窗構件

110 : 噴氣板

111 : 高頻偏壓電源


112 : 直流電源

申請專利範圍


1. 一種電漿蝕刻方法，對於矽基板選擇性蝕刻氮化矽膜，特徵為：

使用含有 CH_4 氣體、含氟氣體、含氧氣體、及 SiF_4 氣體之混合氣體而蝕刻前述氮化矽膜。


圖式
第1圖




第2圖




第3圖




第4圖




第5圖




第6圖




第7圖



第8圖



第9圖



第10圖

