

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号
特許第5650766号
(P5650766)

(45) 発行日 平成27年1月7日 (2015.1.7)

(24) 登録日 平成26年11月21日 (2014.11.21)

(51) Int.Cl. F I

G O 6 F 12/10 (2006.01)

G O 6 F 12/08 (2006.01)

G O 6 F 12/12 (2006.01)

G O 6 F 12/10 5 O 1 Z

G O 6 F 12/10 5 O 1 C

G O 6 F 12/08 5 O 5 Z

G O 6 F 12/12 5 5 5

G O 6 F 12/10 5 O 5 B

請求項の数 22 (全 21 頁) 最終頁に続く

(21) 出願番号	特願2012-553997 (P2012-553997)	(73) 特許権者	591016172
(86) (22) 出願日	平成23年2月16日 (2011.2.16)		アドバンスト・マイクロ・ディバイス・
(65) 公表番号	特表2013-519965 (P2013-519965A)		インコーポレイテッド
(43) 公表日	平成25年5月30日 (2013.5.30)		ADVANCED MICRO DEVI
(86) 国際出願番号	PCT/US2011/025075		CES INCORPORATED
(87) 国際公開番号	W02011/103184		アメリカ合衆国、94088-3453
(87) 国際公開日	平成23年8月25日 (2011.8.25)		カリフォルニア州、サニibel、ピィ・
審査請求日	平成26年2月17日 (2014.2.17)		オウ・ボックス・3453、ワン・エイ・
(31) 優先権主張番号	12/707, 341		エム・ディ・プレイス、メイル・ストップ
(32) 優先日	平成22年2月17日 (2010.2.17)		・68 (番地なし)
(33) 優先権主張国	米国 (US)	(74) 代理人	100108833
早期審査対象出願			弁理士 早川 裕司
		(74) 代理人	100111615
			弁理士 佐野 良太
			最終頁に続く

(54) 【発明の名称】 T L Bサポート設計の I O M M U

(57) 【特許請求の範囲】

【請求項 1】

メモリ管理ユニット内にある第 1 のキャッシュにおいてアドレ스트ランスレーション情報の第 1 のセットを記憶することと、

前記メモリ管理ユニット内にある第 2 のキャッシュにおいてアドレストランスレーション情報の第 2 のセットを選択的に記憶することと、を備え、

前記アドレストランスレーション情報の第 2 のセットは前記アドレストランスレーション情報の第 1 のセットよりも頻繁にアクセスされるとともに、前記第 2 のキャッシュは前記第 1 のキャッシュに対する退去動作に影響されず、

前記アドレストランスレーション情報の第 1 のセット及び前記アドレストランスレーション情報の第 2 のセットの少なくとも一方は、(i) 仮想アドレスと、(ii) 前記仮想アドレスに関連付けられるトランスレートされた物理アドレスとを有するプリフェッチ即時コマンド内に含まれている、方法。

【請求項 2】

前記メモリ管理ユニットは入力 / 出力 (I / O) メモリ管理ユニット (I O M M U) である請求項 1 の方法。

【請求項 3】

前記第 2 のキャッシュはサイドトランスレーションルックアサイドバッファ (T L B) であり、前記第 1 のキャッシュは入出力トランスレーションルックアサイドバッファ (I O T L B) である請求項 1 の方法。

【請求項 4】

前記第 1 のキャッシュ又は前記第 2 のキャッシュに記憶されていない前記アドレstransレーション情報の第 1 のセット及び前記アドレstransレーション情報の第 2 のセットの少なくとも一方に関連するアドレstransレーション情報に対する要求に応答してイベントログエントリを作成することと、

当該要求されたアドレstransレーション情報を前記イベントログエントリに応答して前記第 1 のキャッシュ又は前記第 2 のキャッシュ内へと挿入することと、を更に備える請求項 1 の方法。

【請求項 5】

前記第 1 のキャッシュ又は前記第 2 のキャッシュに記憶されていない前記アドレstransレーション情報の第 1 のセット及び前記アドレstransレーション情報の第 2 のセットの少なくとも一方に関連するアドレstransレーション情報に対する要求に応答して、前記メモリ管理ユニットに関連付けられるページテーブルウォーカーを用いてページテーブルウォークを行うことと、

前記ページテーブルウォーカーを用いて、前記メモリ管理ユニットと接続されたコンピュータシステムのシステムメモリ内のトランスレーションテーブルから当該要求されたアドレstransレーション情報を取得することと、

前記要求されたアドレstransレーション情報を、前記メモリ管理ユニットに関連付けられるキャッシュ置換メカニズムを用いて前記第 1 のキャッシュ及び前記第 2 のキャッシュの少なくとも一方に挿入することと、を更に備える請求項 1 の方法。

【請求項 6】

前記アドレstransレーション情報の第 1 のセット及び前記アドレstransレーション情報の第 2 のセットの少なくとも一方を、前記第 1 のキャッシュ及び前記第 2 のキャッシュの少なくとも一方に関連付けられる 1 つ以上の指定されたスロット内へ挿入することにより、前記メモリ管理ユニットに関連付けられるキャッシュ置換メカニズムをバイパスすることを更に備える請求項 1 の方法。

【請求項 7】

前記メモリ管理ユニットに関連付けられる無効化メカニズムを用いて、前記第 1 のキャッシュ及び前記第 2 のキャッシュの少なくとも一方に関連付けられるロケーションを無効化することを更に備え、

前記無効化することは、(i) 1 つ以上のアドレスエントリ、及び(ii) 1 つ以上のスロット、の少なくとも 1 つを指定する無効化コマンドに応答する請求項 1 の方法。

【請求項 8】

前記アドレstransレーション情報の第 1 のセット及び前記アドレstransレーション情報の第 2 のセットの少なくとも一方に関連付けられる既に記憶されたいかなるアドレstransレーション情報にもかかわらず、無効化表示に応答して前記アドレstransレーション情報の第 1 のセット及び前記アドレstransレーション情報の第 2 のセットの少なくとも一方を記憶することを更に備える請求項 1 の方法。

【請求項 9】

前記メモリ管理ユニットを含むコンピュータシステムの資源状態を決定することと、
少なくとも前記資源状態に基づいて割り込み再マッピング情報を前記メモリ管理ユニットに関連付けられる割り込み再マッピングバッファで選択的に記憶することを更に備える請求項 1 の方法。

【請求項 10】

前記アドレstransレーション情報の第 1 のセットを記憶することは、前記アドレstransレーション情報の第 2 のセットに対応するトランスレーションエントリの第 2 のセットよりも、前記アドレstransレーション情報の第 1 のセットに対応するトランスレーションエントリの第 1 のセットを頻繁にアップデートすることを含む請求項 1 の方法。

【請求項 11】

中央処理ユニットと、前記中央処理ユニットに接続されたシステムメモリユニットと、前記システムメモリユニットに接続されたメモリ管理ユニットを備えるシステムであって、

前記メモリ管理ユニットは、

前記メモリ管理ユニット内にある第1のキャッシュにおいてアドレstransレーション情報の第1のセットを記憶し、

前記メモリ管理ユニット内にある第2のキャッシュにおいてアドレstransレーション情報の第2のセットを選択的に記憶するように構成され、

前記アドレstransレーション情報の第2のセットは前記アドレstransレーション情報の第1のセットよりも頻繁にアクセスされるとともに、前記第2のキャッシュは前記第1のキャッシュに対する退去動作に影響されず、

10

前記アドレstransレーション情報の第1のセット及び前記アドレstransレーション情報の第2のセットの少なくとも一方は、(i) 仮想アドレスと、(ii) 前記仮想アドレスに関連付けられるトランスレートされた物理アドレスとを有するブリフェッチ即時コマンド内に含まれている、システム。

【請求項12】

前記メモリ管理ユニットは入力/出力(I/O)メモリ管理ユニット(IOMMU)である請求項11のシステム。

【請求項13】

前記第2のキャッシュはサイドトランスレーションルックアサイドバッファ(TLB)であり、前記第1のキャッシュは入出力トランスレーションルックアサイドバッファ(IOTLB)である請求項11のシステム。

20

【請求項14】

前記メモリ管理ユニットは、

前記第1のキャッシュ又は前記第2のキャッシュに記憶されていない前記アドレstransレーション情報の第1のセット及び前記アドレstransレーション情報の第2のセットの少なくとも一方に関連するアドレstransレーション情報に対する要求にตอบสนองしてイベントログエントリを作成し、

当該要求されたアドレstransレーション情報を前記イベントログエントリにตอบสนองして前記第1のキャッシュ又は前記第2のキャッシュ内へと挿入するように更に構成される請求項11のシステム。

30

【請求項15】

前記メモリ管理ユニットは、

前記第1のキャッシュ又は前記第2のキャッシュに記憶されていない前記アドレstransレーション情報の第1のセット及び前記アドレstransレーション情報の第2のセットの少なくとも一方に関連するアドレstransレーション情報に対する要求にตอบสนองして、前記メモリ管理ユニットに関連付けられるページテーブルウォーカーを用いてページテーブルウォークを行い、

前記ページテーブルウォーカーを用いて前記システムメモリユニット内のトランスレーションテーブルから当該要求されたアドレstransレーション情報を取得し、

40

前記要求されたアドレstransレーション情報を、前記メモリ管理ユニットに関連付けられるキャッシュ置換メカニズムを用いて前記第1のキャッシュ及び前記第2のキャッシュの少なくとも一方に挿入するように更に構成される請求項11のシステム。

【請求項16】

前記メモリ管理ユニットは、

前記アドレstransレーション情報の第1のセット及び前記アドレstransレーション情報の第2のセットの少なくとも一方を、前記第1のキャッシュ及び前記第2のキャッシュの少なくとも一方に関連付けられる1つ以上の指定されたスロット内へと挿入することにより、前記メモリ管理ユニットに関連付けられるキャッシュ置換メカニズムをバイパスするように更に構成される請求項11のシステム。

50

【請求項 17】

前記メモリ管理ユニットは、前記メモリ管理ユニットに関連付けられる無効化メカニズムを用いて、前記第1のキャッシュ及び前記第2のキャッシュの少なくとも一方に関連付けられるロケーションを無効化するように構成され、

前記無効化することは、(i) 1つ以上のアドレスエントリ、及び(ii) 1つ以上のスロット、の少なくとも1つを指定する無効化コマンドに応答する請求項11のシステム。

【請求項 18】

前記メモリ管理ユニットは、

前記アドレ스트ランスレーション情報の第1のセット及び前記アドレストランスレーション情報の第2のセットの少なくとも一方に関連付けられる既に記憶されたいかなるアドレストランスレーション情報にもかかわらず、無効化表示に応答して前記アドレストランスレーション情報の第1のセット及び前記アドレストランスレーション情報の第2のセットの少なくとも一方を記憶するように更に構成される請求項11のシステム。

【請求項 19】

前記メモリ管理ユニットに関連付けられる割り込み再マッピングバッファであって、少なくとも資源状態に基づいて割り込み再マッピング情報を選択的に記憶するように構成される再マッピングバッファを更に備える請求項11のシステム。

【請求項 20】

コンピュータ実行可能命令が記憶された有形的コンピュータ可読媒体であって、前記コンピュータ実行可能命令は、コンピューティングデバイスによって実行される場合に、

メモリ管理ユニット内にある第1のキャッシュにおいてアドレストランスレーション情報の第1のセットを記憶し、

前記メモリ管理ユニット内にある第2のキャッシュにおいてアドレストランスレーション情報の第2のセットを選択的に記憶する方法を前記コンピューティングデバイスに行わせ、

前記アドレストランスレーション情報の第2のセットは前記アドレストランスレーション情報の第1のセットよりも頻繁にアクセスされるとともに、前記第2のキャッシュは前記第1のキャッシュに対する退去動作に影響されず、

前記アドレストランスレーション情報の第1のセット及び前記アドレストランスレーション情報の第2のセットの少なくとも一方は、(i) 仮想アドレスと、(ii) 前記仮想アドレスに関連付けられるトランスレートされた物理アドレスとを有するブリフェッチ即時コマンド内に含まれている、有形的コンピュータ可読媒体。

【請求項 21】

(i) 前記仮想アドレスと、(ii) 前記仮想アドレスに関連付けられるトランスレートされた前記物理アドレスとに基づいて、前記アドレストランスレーション情報の前記第1のセット及び前記アドレストランスレーション情報の前記第2のセットの少なくとも一方を前記メモリ管理ユニットにロードすること、を更に備える請求項1の方法。

【請求項 22】

(i) 前記仮想アドレスと、(ii) 前記仮想アドレスに関連付けられるトランスレートされた前記物理アドレスとに基づいて、前記アドレストランスレーション情報の前記第1のセット及び前記アドレストランスレーション情報の前記第2のセットの少なくとも一方を前記メモリ管理ユニットにロードすることと、

前記第1のキャッシュ又は前記第2のキャッシュに記憶されていない前記アドレストランスレーション情報の第1のセット及び前記アドレストランスレーション情報の第2のセットの少なくとも一方に関連するアドレストランスレーション情報に対する要求に応答して、前記メモリ管理ユニットに関連付けられるページテーブルウォーカーを用いてページテーブルウォークを行うことと、を更に備え、

前記ロードすることと、前記ページテーブルウォークを行うこととは、連動して行われる請求項1の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は概してコンピュータシステムに関し、より特定的には入力／出力メモリ管理ユニット(IOMMU)に関する。

【背景技術】

【0002】

メモリ管理ユニット(MMU)は中央処理ユニット(CPU)に関連付けられ得る。例えばCPU__MMUは、CPUによって用いられる仮想アドレスをシステムメモリに対応する物理アドレスへとトランスレートするように構成され、そしてCPU__MMUはアクセス(存在、読み出し、書き込み等)を認証して、CPUに関連付けられるメモリオーバーコミット、リロケーション及び保護を可能にする。

10

【0003】

x86__CPUに関連しているシステムにおいては、比較的最近、入力／出力周辺機器に関連付けられる入力／出力(IO)MMUが定義されるようになってきた。入力／出力メモリ管理ユニット(IOMMU)は、例えば周辺機器によって使用される仮想アドレスに関連付けられる周辺機器要求に 응답してシステムメモリからトランスレーション情報をリトリブして(retrieve)、その仮想アドレスをシステムメモリの対応物理アドレスへとトランスレートする。

【0004】

IOMMUは、典型的には、主システムメモリの内容を調べて必要なトランスレーション情報を探し出す(ページテーブルウォークを行う)ページテーブルウォーカー論理(page-table walker logic)を含み得る。例えば、IOMMU内にキャッシュされていない情報を周辺機器が要求する場合(即ち「ミス」)、システムメモリから情報を得るためにテーブルウォーカーが用いられる。しかし、ページテーブルウォーカーは実装するのに複雑であるので、IOMMUのチップ又はチップ部品のシリコン面積及び電力消費を増大させる可能性がある。IOMMUは、IOMMUハードウェアが利用可能な限定された情報に基づきローカル的に最適化されるようにページテーブルウォーカーを実装する(例えば最長時間未使用(least-recently-used)(LRU)アルゴリズムに基づきIOMMU内にキャッシュされる情報に影響する)。ハードウェアのみ実装(hardware-only implementations)のそのような例は、過剰なトランスレーションフェッチ(fetches)(「ページテーブルウォーク(page-table walks)」)及び過剰なトランスレーションミスを潜在的に引き起こし、IOサブシステムの性能を低下させまたメモリ待ち時間の増大をもたらす可能性がある。

20

30

【0005】

加えて、IOMMUは典型的には、特定のアーキテクチャに付随するページテーブルエントリのフォーマットに基づき情報を読み出し且つ構文解析するように構成され、ページテーブルフォーマットをハードウェア設計に委ねる特定のページテーブルアーキテクチャに、つまりは特定の適合可能なプロセッサ実装に、IOMMUを限定している。

【0006】

ソフトウェア設計／管理の(software architected/managed)トランスレーションルックアサイドバッファ(translation look-aside buffer)(TLB)キャッシュもまた知られている。ソフトウェアがTLBを管理し、そして任意のページテーブルウォークはソフトウェアにおいて行われる。ソフトウェアはエントリをTLB内へロードするが、ハードウェア基盤がソフトウェア設計のTLBを支援することはない。また、ソフトウェア設計のTLBは、ローディング及び／又は無効化に際して柔軟性を有していない、つまりエントリがTLB内へロードされるときに、ローダ(loader)は先行するエントリを置換する影響を有する。

40

【発明の概要】

【発明が解決しようとする課題】

【0007】

50

幾つかの I/O 制御器又は周辺機器は、オペレーティングシステム又はハイパーバイザ(hypervisor)におけるデバイスドライバソフトウェアによって管理される単純な MMU を含む。例えば典型的なグラフィクス制御器は、グラフィクスカード上の「ローカル MMU」を含む。このような場合、「ローカル MMU」マッピングハードウェアは、洗練されたアルゴリズムを用いるシステムソフトウェアによって制御されるが、各 MMU は固有のものであり且つ固有のドライバを必要とする。周辺機器ハードウェアに対する変更点はドライバに対する変更を必要とし、開発コストを跳ね上げると共に開発スケジュールを長期化させ、最終的には製品化までの時間を遅らせる。このことはまた、仮想化されたシステムにおけるハイパーバイザのための一般的なドライバを製造供給元が作成することができず、従って特定のドライバがハイパーバイザ内に含まれている必要があることを意味し、ハイパーバイザの選択は、システム内に存在する確な I/O 周辺機器に依存することになる。これは、サポートされるオペレーティングシステムのためのドライバに加えてハイパーバイザのために更に別のドライバが作成され且つ試験される必要があることを意味し、開発コスト及び時間が更に跳ね上がる。

10

【0008】

I/O MMU 性能を改善し、且つソフトウェアがハイパーバイザのために一度作成されると共に周辺機器メモリマッピングアーキテクチャの多重実装に用いられることを可能にする手法が必要とされている。

【課題を解決するための手段】

【0009】

20

本発明の実施形態は、ページテーブルの構造及びフォーマットに依存しない改良されたトランスレーション挙動を伴う I/O MMU のより小さくより単純なハードウェア実装を可能にする。実施形態はまた、デバイスに依存しない構造及び実装の方法を提供し、ソフトウェアのより大きな一般性を可能にする(より少ない特定のソフトウェアバージョンは同時に開発コストを低減する)。

【0010】

1つの実施形態は、システムの入力/出力(I/O)メモリ管理ユニット(I/O MMU)でプリフェッチ即時コマンドを受け取ることを含む方法に関連している。プリフェッチ即時コマンドは、(i)仮想アドレス、及び(ii)仮想アドレスに関連付けられるトランスレートされた物理アドレス、を含むアドレストランスレーション情報を指定する。方法は更に、少なくとも資源状態に基づいてアドレストランスレーション情報を I/O MMU に関連付けられる I/O トランスレーションルックアサイドバッファ(IOTLB)内へと選択的に記憶することを含む。

30

【0011】

別の実施形態は、プリフェッチ即時コマンドを受け取るように構成される入力/出力(I/O)メモリ管理ユニット(I/O MMU)を含むシステムに関連している。プリフェッチ即時コマンドは、(i)仮想アドレス、及び(ii)仮想アドレスに関連付けられるトランスレートされた物理アドレス、を含むアドレストランスレーション情報を指定する。I/O MMU に関連付けられる I/O トランスレーションルックアサイドバッファ(IOTLB)は、少なくとも資源状態に基づいてアドレストランスレーション情報を選択的に記憶するように構成される。

40

【0012】

更に別の実施形態は、システムの入力/出力(I/O)メモリ管理ユニット(I/O MMU)でプリフェッチ即時コマンドを受け取ることを含む方法を、コンピューティングデバイスによって実行される場合にコンピューティングデバイスに行わせるコンピュータ実行可能命令が記憶された有形的コンピュータ可読媒体に関連している。プリフェッチ即時コマンドは、(i)仮想アドレス、及び(ii)仮想アドレスに関連付けられるトランスレートされた物理アドレス、を含むアドレストランスレーション情報を指定する。方法は更に、少なくとも資源状態に基づいてアドレストランスレーション情報を I/O MMU に関連付けられる I/O トランスレーションルックアサイドバッファ(IOTLB)内へと選択的

50

に記憶することを含む。

【 0 0 1 3 】

本発明の更なる特徴及び利点の他、本発明の種々の実施形態の構成及び動作は、添付の図面を参照して以下に詳細に説明される。尚、本発明はここに説明される特定の実施形態に限定されない。そのような実施形態は例示の目的のみのためにここに提示されている。ここに含まれる教示に基き追加的な実施形態が関連分野を含めた当業者にとって明らかであろう。

【図面の簡単な説明】

【 0 0 1 4 】

ここに組み込まれ且つ出願書類の一部をなす添付の図面は実施形態を示し、そして上述の一般的な説明及び下記の実施形態の詳細な説明と共に、本発明の実施形態の原理を説明することに役立つ。

【 0 0 1 5 】

【図 1】図 1 はある実施形態に従い I O M M U を含むシステムを示すブロック図である。

【 0 0 1 6 】

【図 2】図 2 は別の実施形態に従う I O M M U を示すブロック図である。

【 0 0 1 7 】

【図 3】図 3 は別の実施形態に従いシステムメモリと相互作用する I O M M U を含むシステムを示すブロック図である。

【 0 0 1 8 】

【図 4】図 4 は別の実施形態に従いシステムメモリと相互作用する I O M M U を含むシステムを示すブロック図である。

【 0 0 1 9 】

【図 5】図 5 は別の実施形態に従いアドレ스트ランスレーション情報を選択的に記憶するための方法を示すフロー図である。

【 0 0 2 0 】

【図 6】図 6 は別の実施形態に従う I O M M U を示すブロック図である。

【 0 0 2 1 】

【図 7】図 7 は更に別の実施形態に従いシステムメモリと相互作用する I O M M U を含むシステムを示すブロック図である。

【 0 0 2 2 】

【図 8】図 8 は更に別の実施形態に従いシステムメモリと相互作用する I O M M U を含むシステムを示すブロック図である。

【 0 0 2 3 】

【図 9】図 9 は更に別の実施形態に従いアドレストランスレーションデータに対する要求をサービスするための方法を示すフロー図である。

【 0 0 2 4 】

【図 1 0】図 1 0 は更に別の実施形態に従いシステムメモリと相互作用する I O M M U を含むシステムを示すブロック図である。

【 0 0 2 5 】

【図 1 1】図 1 1 は更に別の実施形態に従い I O M M U と I O T L B を伴う周辺機器とを含むシステムを示すブロック図である。

【 0 0 2 6 】

【図 1 2】図 1 2 は更に別の実施形態に従い割り込み再マッピングバッファ及びデバイステーブルエントリバッファを含むシステムを示すブロック図である。

【発明を実施するための形態】

【 0 0 2 7 】

本発明の実施形態は、メモリ管理ユニット及びその応用を提供する。以下の詳細な説明において、「1つの実施形態」、「ある実施形態」、「例示的实施形態」等に対する言及は、説明される実施形態が特定の特徴、構造又は特性を含んでいてよいが、全ての実施形

10

20

30

40

50

態が必ずしも当該特定の特徴、構造又は特性を含む必要がなくともよいことを示している。また、そのような表現は必ずしも同じ実施形態を参照しているとは限らない。更に、特定の特徴、構造又は特性がある実施形態に関連して説明されている場合には、明示的に説明されていようとなかろうと、他の実施形態に関連して当該特定の特徴、構造又は特性を具現化することは当業者の知識の範囲内にあることと言える。

【0028】

図1はCPU106とCPU106に関連付けられるCPU_MMU108とを含むシステム100を示すブロック図である。システム100は、周辺機器110に関連付けられるIOMMU102を更に含む。ここには図示されていないが、システム100においては、多重のCPU_MMU108が考慮されるのと同時に多重のIOMMUが考慮される(例えば多重プロセッサシステム)。

10

【0029】

IOMMU102は、一連の定義された機能及び挙動に従って動作する。これらの機能及び挙動は、システムメモリ104内にキューされ(queued)且つIOMMU102によって読み出されてIOMMU102によって実行/使用される一連のコマンドに関連付けられている。

【0030】

IOMMU102は、周辺機器110とシステムメモリ104の間で仮想/物理アドレスをトランスレートし、そして割り込み再マッピングを行う。割り込み再マッピングは、再マッピング割り込みに対応するアドレスをトランスレートするという点において、アドレストランスレーションと同様に機能する。IOMMU102のトランスレーション/再マッピング速度を向上させるために、システムメモリ104内に記憶されるアドレストランスレーション/割り込み再マッピング情報がIOMMU102内にキャッシュされ得る。この処理は、IOMMU102がトランスレーション又は再マッピング情報にアクセスし得る速度を高める。

20

【0031】

図2は図1のIOMMU102を示す更に詳細なブロック図である。IOMMU202は、主システムメモリ104(図1参照)の内容を調べるように構成されるページテーブルウォーカー214を含む。ページテーブルウォーカー214はまた、IOMMU102内での記憶/キャッシングのための情報の配置及びリトリバル(retrieval)を容易にする。ページテーブルウォーカー214は、トランスレーションルックアサイドバッファ(TLB)212と称されるキャッシュ内へとトランスレーション情報を挿入することができ、TLB212は入力/出力TLB(IOTLB)212としても知られる。IOTLB212は、仮想アドレス216と物理アドレス218の間でのアドレストランスレーションに用いられ得る。同様のキャッシング構造が割り込み再マッピングに対しても用いられ得る。

30

【0032】

IOMMU102は、キャッシュされるべき情報の充填とIOMMU102及び/又はIOTLB212内にキャッシュされるトランスレーション/再マッピング情報の無効化又はフラッシング(flushing)とを制御するシステムメモリ104からのコマンドを読み出す。IOMMU102は更に、周辺機器110からの情報に対する要求に回答してシステムメモリ104からのトランスレーション/再マッピング情報を自動的にロードすることが可能である。例えばIOMMU102は、ハードウェアのページテーブルウォーカー214を実装して、ページテーブルウォークを行うと共にシステムメモリ104のページテーブルから物理アドレス218をリトリブする(retrieve)ことができる。トランスレートされるべき仮想アドレス216がIOTLB212内にキャッシュされていない場合に、ページテーブルウォークは、仮想アドレス216を含む周辺機器110からの要求に回答することができる。

40

【0033】

IOTLB212内のアドレストランスレーション/再マッピング情報は、ハードウェア

50

ア及び／又はソフトウェアにより種々の方法（トランスレーションバッファポリシーとも称される）において維持され且つ更新され得る。例えば、CPU 106上のシステムソフトウェアは、システムメモリ104内に記憶される対応する情報が変化していることを理由としてもはや有効ではないIOMMU 102内にキャッシュされている情報を無効化することができる。IOMMU 102はまた、IOMMU 102内にキャッシュされるトランスレーションエントリのキャッシング及び退去を主としてハードウェアが決定するように、トランスレーションバッファポリシーをハードウェアにおいて実装することもできる。キャッシュされたトランスレーションエントリが退去させられると、新たな情報のための場所を空けることができる。キャッシュされたトランスレーションエントリは、それがもはや有効ではなくなったときにフラッシュされる（flushed）必要がある。これらの及び他の技術は、IOTLB 212内の情報が置換されることになる場合又はもはや有効ではなくなった場合にこれを処理するために適用され得る。

10

【0034】

IOMMU 102は、システムメモリ104からの情報を、その情報に対する要求を周辺機器110から受け取るのに先立ちプリフェッチする(prefetch)ことができる。プリフェッチコマンドは、例えば、「IOMMUにおけるトランスレーションデータプリフェッチ(Translation Data Prefetch in an IOMMU)」の表題で2008年4月30日に出願された米国特許出願第12/112,611号に開示されるように実装することができ、その内容はその全部を参照としてここに組み込まれる。プリフェッチコマンドは、システムメモリ104のページテーブルをウォークすること及び例えば指定された（デバイス仮想）アドレスに関連付けられるトランスレーション情報をプリロードする(preload)ことをIOMMU 102に指示することができる。従って、プリロードされたトランスレーション情報は、要求がIOMMU 102内に入ってきたときにIOTLB 212において利用可能である。

20

【0035】

図3はIOMMU 302及びシステムメモリ304を含むシステム300を示すブロック図である。システム300はページテーブル320及びイベントログバッファ328を更に含む。アドレstransレーション情報322はページテーブル320内でアクセス可能である。IOMMUエントリ330はイベントログバッファ328内でアクセス可能である。システム300はCPU 306及びCPU_MMU 308を追加的に含む。

30

【0036】

単一又は複数のIOMMUキャッシュを充填することに関して、IOMMU 302は、システムメモリ304のページテーブル320内に記憶されるアドレstransレーション情報322にアクセスしてこれをキャッシュする。図示されるように、IOMMU 302のページテーブルウォーカー314は、ページテーブルウォークを行ってアドレstransレーション情報322をリトリブする。アドレstransレーション情報322は、次いでIOTLB 312内にキャッシュされる。アドレstransレーション情報322に対して周辺機器310からの後続の要求がIOMMU 302に到着すると、アドレstransレーション情報322はIOTLB 312において利用可能となり、ページテーブルウォークは不要になる。IOTLB 312でもはや利用可能でないアドレstransレーション情報322に対する要求がIOMMU 302に到着すると、ページテーブル320からのアドレstransレーション情報322を得るために、次のページテーブルウォークが行われ得る。代替的には、システム300は、プリフェッチ即時コマンド(prefetch immediate command) 326を利用してIOTLB 312の内容を更新することができる。

40

【0037】

IOMMU 302は、システムメモリ304のコマンドキュー324内に記憶されるコマンドを読み出して使うことができる。これにより、IOMMU 302は、その単一又は複数のキャッシュを、コマンドにおいて渡された情報を用いて充填することができる。充填ポリシーに加えて、IOMMU 302によって読み出されたコマンドは、實際上、IO

50

T L B 3 1 2 内にキャッシュされた情報をソフトウェアが無効化し又は更新することを可能にする。例えば、無効化は、アドレstransレーション情報 3 2 2 が変化し、I O T L B 3 1 2 内の先にキャッシュされたアドレstransレーション情報が、変化したアドレstransレーション情報 3 2 2 にもはや対応しなくなったときの状態と関連付けられ得る。

【 0 0 3 8 】

I O M M U 3 0 2 によってコマンドキュー 3 2 4 から読み出されたコマンドは、I O M M U 3 0 2 の機能を更に拡大することができる。プリフェッチ即時コマンド 3 2 6 は、プリフェッチ即時コマンド 3 2 6 の本体(body)内にアドレstransレーション情報 3 2 2 を含むことができる。I O M M U 3 0 2 は次いで、プリフェッチ即時コマンド 3 2 6 を介してアドレstransレーション情報 3 2 2 を受け取ることができる。従って I O M M U 3 0 2 は、アドレstransレーション情報 3 2 2 を得るためにページテーブルウォーカー 3 1 4 を用いてページテーブル 3 2 0 をウォークする必要はない。プリフェッチ即時コマンド 3 2 6 内の情報は、ページテーブルウォーキングをなんら行うことなしに、I O T L B 3 1 2 内へ直接的にロードされ得る。図示されるように、ページテーブルウォーカー 3 1 4 は、プリフェッチ即時コマンド 3 2 6 と連動してバックアップし且つ/又は動作するために利用可能である。

10

【 0 0 3 9 】

プリフェッチ即時コマンド 3 2 6 は、I O M M U への新たなコマンドとして又は上述したプリフェッチコマンドの変形として実装され得る。また、プリフェッチ即時コマンド 3 2 6 は、必要な情報をシステムソフトウェアが書き込む一連の M M I O レジスタとして実装されてもよい。

20

【 0 0 4 0 】

図 4 は実施形態に従いプリフェッチ即時コマンド 4 2 6 を実装しているシステム 4 0 0 を示すブロック図である。システム 4 0 0 は、周辺機器 4 1 0 に関連付けられており、そして C P U 4 0 6、C P U _ M M U 4 0 8 及びシステムメモリ 4 0 4 を含む得る。システムメモリ 4 0 4 は、ページテーブル 4 2 0、コマンドキュー 4 2 4 及びイベントログバッファ 4 2 8 を含む。システムメモリ 4 0 4 はまた、I O ページテーブル 4 3 0 に関連付けられていてもよい。アドレstransレーション情報 4 2 2 は I O ページテーブル 4 3 0 内に記憶され得る。I O ページテーブル 4 3 0 の内部フォーマットは、ページテーブル 4 2 0 の内部フォーマットと同じである必要はない。プリフェッチ即時コマンド 4 2 6 は、アドレstransレーション情報 4 2 2 を I O T L B 4 1 2 内へキャッシュする。アドレstransレーション情報 4 2 2 は、仮想アドレス 4 1 6 及び物理アドレス 4 1 8 と関連付けられている。システム 4 0 0 は、コマンドキュー 4 2 4 及びプリフェッチ即時コマンド 4 2 6 を管理して、アドレstransレーション情報 4 2 2 をプリフェッチ即時コマンド 4 2 6 による使用のために供することができる。従って、プリフェッチ即時コマンド 4 2 6 を用いて I O M M U と相互作用しているシステム 4 0 0 は、システム 4 0 0 が I O M M U 4 0 2 におけるデータのキャッシングに関連付けられるための柔軟性及び機会を導入する。

30

【 0 0 4 1 】

加えて、システム 4 0 0 は、ページテーブルウォーカー 4 1 4 を用いる必要性なしに、アドレstransレーション情報 4 2 2 のキャッシングを I O T L B 4 1 2 で達成することができる。従ってシステム 4 0 0 は、特定のハードウェア実装のページテーブルウォーカー 4 1 4 (用いられている場合における)とインタフェースするために特定のシステムドライバを含んでいる必要がない。しかし、プリフェッチ即時コマンド 4 2 6 は、妥当な場合、ハードウェアページテーブルウォーカー 4 1 4 と連動して全体の性能を改善するために動作可能であることが検討される。

40

【 0 0 4 2 】

図 5 は実施形態に従いシステム状態に基づきアドレstransレーション情報を選択的に記憶する例示的な方法 5 6 0 を示すフローチャートである。ステップ 5 7 0 において、

50

I O M M U は、アドレ스트ランスレーション情報を指定するプリフェッチ即時コマンドを受け取る。ステップ 5 7 2 では、例えば I O M M U 又はシステムによってシステム状態がチェックされる。システム状態はシステムの資源状態を含むことができ、システムの資源状態は、システム資源の利用可能性、I O T L B における 1 つ以上の空きアドレスエントリの利用可能性、電力節約及び / 若しくはスリープ状態、並びに / 又は係属中システム要求を考慮したシステム資源の利用可能性、を含むことができる。資源状態はまた、プリフェッチ即時コマンドにおいて指定されるアドレ스트ランスレーション情報に対応する I O T L B 内に記憶される 1 つ以上の有効アドレスエントリの優先度、又はプリフェッチ即時コマンドにおいて指定される無効化表示、を含むこともできる。

【 0 0 4 3 】

10

ステップ 5 7 4 では、システム状態に基づきプリフェッチ即時コマンドを無視するかどうかの決定がなされる。プリフェッチ即時コマンドを無視しないとの決定である場合には、方法はステップ 5 7 6 へ進み、アドレストランスレーション情報が I O M M U の I O T L B に記憶される。方法はステップ 5 7 6 からステップ 5 7 8 へ進む。ステップ 5 7 4 においてプリフェッチ即時コマンドを無視するとの決定である場合には、方法はステップ 5 7 8 へ進み、コマンドキュー内の次の I O M M U コマンドが処理される。

【 0 0 4 4 】

プリフェッチ即時コマンドのためのコマンドフォーマットは、トランスレートされた物理アドレスと、指定された（デバイス仮想）アドレスに対する許可アクセス標識及び I O M M U ドメイン情報を含む他の情報と、を含むことができる。コマンドフォーマットはまた、I O T L B スロット宛先を含んでいてもよい。

20

【 0 0 4 5 】

I O M M U はプリフェッチ即時コマンドを選択的に無視することができる。例えば、I O M M U は、I O M M U キャッシュ内に存在しているエントリが上書きされるべきではないことと、アドレストランスレーションが挿入されるべき現在利用可能な I O M M U キャッシュエントリがないことと、を決定することができる。無視されたプリフェッチ即時コマンドに含まれてはいたが挿入されてはいなかったアドレストランスレーション情報に対して要求が I O M M U に後で到着する場合、I O M M U は、ページテーブルウォークを行い又はプリフェッチ即時コマンドを要求して、要求されたアドレストランスレーション情報を得ることができる。何らかの理由によりプリフェッチ即時コマンドを引き受けるのに不都合があり又は正当な時間でない場合には、プリフェッチ即時コマンドは無視されるのが安全である。

30

【 0 0 4 6 】

プリフェッチ即時コマンドの選択的な引き受け / 無視は、コマンドを引き受けるかどうかを決定する際に資源状態を考慮することによって I O M M U がシステム性能を最適化することを可能にする。アドレストランスレーション情報を取得してそれを挿入するためのハードウェアベースの基盤 / メカニズムが I O M M U の実施形態に利用可能であり、プリフェッチ即時コマンドはハードウェア基盤の中でも最高の加速である。プリフェッチ即時コマンドはアドレストランスレーション情報をロードすることができ、あるいは当該コマンドは無視されてアドレストランスレーション情報をロードするのにハードウェアメカニズムが頼られてよい。

40

【 0 0 4 7 】

プリフェッチ即時コマンドは、アドレストランスレーション情報を I O M M U に提供するために、I O M M U のページテーブルウォーカーに対する代替案を提供する。加えて、提供されたアドレストランスレーション情報を I O M M U の I O T L B 内へロードすること及び / 又は挿入することのために、種々の技術が実装され得る。ここに開示される実施形態は、I O M M U の既存の機能と連動して動作することができ、あるいは I O M M U 機能をオーバーライドする (override) ことができる。

【 0 0 4 8 】

1 つの実施形態においては、提供されたアドレストランスレーション情報を I O M M U

50

の I O T L B 内へ、即ち I O M M U の内部アドレstransレーションキャッシュ内へ挿入するために、I O M M U のネイティブキャッシュ置換アルゴリズム (native cache replacement algorithm) が用いられ得る。I O M M U _ I O T L B トランスレーションキャッシュは、提供されたアドレstransレーション情報を I O T L B 内へロード / 挿入するに際して、通常はこのようにして機能することになる。しかし、アドレstransレーション情報を取得し且つ / 又はこれを I O M M U のネイティブキャッシュ置換アルゴリズムに提供するために、I O M M U 全体がページウォーク機能を必要とするわけではない。

【 0 0 4 9 】

従って、I O M M U のネイティブキャッシュ置換アルゴリズムは、退去をもたらし得る状況、例えば提供されたアドレstransレーション情報を記憶するために I O T L B 内に空きスロットが無い状況を取り扱うことができる。例えば、I O T L B の通常動作は、I O T L B 内に既にキャッシュされたアドレstransレーション情報が使用され又は要求される前であっても、その既にキャッシュされたアドレstransレーション情報が他の提供されたアドレstransレーション情報によって退去させられる (置換される) ことを可能にする。

【 0 0 5 0 】

別の実施形態においては、プリフェッチ即時コマンドは、I O M M U _ I O T L B トランスレーションキャッシュ内の特定のスロット内へ情報をロードすることを I O M M U に指示するその情報を含むことができる。この情報のローディングは、当該プリフェッチ即時コマンドのための I O M M U トランスレーションキャッシュ置換ハードウェア及び / 又はアルゴリズムをオーバーライドし又は置換する。I O T L B の通常動作は次いで、トランスレーション情報が使用される前にそれが退去させられる (置換される) ことを可能にする。システムは I O M M U に指示することができるので、システムは、I O M M U トランスレーションキャッシュ置換ハードウェア及び / 又はアルゴリズムの仕様からは解放されている。

【 0 0 5 1 】

更に別の実施形態においては、I O T L B 構造は、例えばシステムソフトウェアが直接的に内容を操作することができる M M I O スペース内に直接的にさらされており、あるいはアドレス / データレジスタ対を介して間接的に M M I O スペース内にさらされている。

【 0 0 5 2 】

図 6 は実施形態に従いサイド T L B 6 3 2 を含む I O M M U 6 0 2 の別の実施形態を示すブロック図である。I O M M U 6 0 2 は、仮想アドレス 6 1 6、物理アドレス 6 1 8 及びページテーブルウォーカー 6 1 4 に関連付けられている。サイド T L B 6 3 2 は I O T L B 6 1 2 から切り離されている。I O M M U 6 0 2 は、提供されたアドレstransレーション情報を特別の「サイド」トランスレーションルックアサイドバッファ (サイド T L B 6 3 2) 内へ挿入することができる。サイド T L B 6 3 2 は、システムソフトウェアによって管理されてよく、そして頻繁に使用されるトランスレーションを含むことができる。サイド T L B 6 3 2 を用いて、頻繁に使用されるトランスレーションを I O T L B 6 1 2 とは別にしておくことによって、頻繁に使用されるトランスレーションが I O T L B 6 1 2 内のスロットに対する他のアドレstransレーションと競合することを回避することができる。T L B 6 3 2 内にキャッシュされている頻繁に使用されるトランスレーションは、I O T L B 6 1 2 上で実行される I O M M U 6 0 2 の通常のトランスレーションキャッシュ動作によっては退去させられないであろうから、サイド T L B 6 3 2 を「スティッキー (sticky)」にして、アドレstransレーション情報を記憶するために常時利用可能にする。例えば、T L B キャッシュのエントリ内に記憶されるアドレstransレーション情報を必要とするデバイス直接メモリアクセス (D M A) 動作は、I O M M U によるページウォークによって遅滞なく迅速にトランスレートされるであろう。

【 0 0 5 3 】

図 7 は実施形態に従い I O T L B 7 1 2 及びサイド T L B 7 3 2 を含む I O M M U 7 0 2 を伴うシステム 7 0 0 を示すブロック図である。システム 7 0 0 は、C P U 7 0 6、C

10

20

30

40

50

P U _ M M U 7 0 8 及びシステムメモリ 7 0 4 を含む。システムメモリ 7 0 4 は、ページテーブル 7 2 0、コマンドキュー 7 2 4 及びイベントログバッファ 7 2 8 を含む。システム 7 0 0 においては、仮想アドレス 7 1 6 を含む周辺機器 7 1 0 からの要求は、I O M M U 7 0 2 に到着する。I O M M U 7 0 2 は、物理アドレス 7 1 8 に関連付けられ且つ仮想アドレス 7 1 6 に対応するアドレstransレーション情報が I O M M U 7 0 2 で I O T L B 7 1 2 及び / 又はサイド T L B 7 3 2 内にキャッシュされるかどうかを決定する。当該情報が I O M M U 7 0 2 で利用可能でなく且つ主システムメモリ 7 0 4 のページテーブル 7 2 0 から利用可能である場合には、I O T L B ミスとなる（当該情報が利用可能ではないページフォルトとは区別される）。ページテーブルウォーカー 7 1 4 は、システムメモリ 7 0 4 のページテーブル 7 2 0 にアクセスして I O M M U 7 0 2 で要求をサーブするのに必要なアドレstransレーション情報を取得しそして提供するために利用可能である。加えて、システム 7 0 0 は、ページテーブルウォーカー 7 1 4 がページテーブルウォークを行うのを待つことなしに、コマンドキュー 7 2 4 を用いてプリフェッチ即時コマンド 7 2 6 を実行し、サイド T L B 7 3 2 及び I O T L B 7 1 2 に対してアドレstransレーション情報 7 2 2 を提供することができる。

10

【 0 0 5 4 】

I O M M U 7 0 2 は、プリフェッチ即時コマンド 7 2 6 に関連付けられる記憶装置（キャッシュ；例えば I O T L B 7 1 2 及びサイド T L B 7 3 2 ）のサイズ及び機能に関する情報を、システムソフトウェアが記憶装置キャッシュの使用を最適化し得るよう、システムソフトウェア及び / 又はシステム 7 0 0 に提供するように構成され得る。提供される情報は、例えば、エントリの数及び種類並びにそれらのキャッシュとしての組織化を含み得る。従ってシステム 7 0 0 は、I O M M U 7 0 2 の記憶装置キャッシュ資源をグローバルシステムレベルで知的に管理することができる。

20

【 0 0 5 5 】

図 8 は実施形態に従い I O T L B 8 1 2 を含む I O M M U 8 0 2 を伴うシステム 8 0 0 を示すブロック図である。システム 8 0 0 はシステムメモリ 8 0 4 及び C P U _ M M U 8 0 8 を含む。システムメモリ 8 0 4 は、ページテーブル 8 2 0、コマンドキュー 8 2 4 及びイベントログバッファ 8 2 8 を含む。図 8 の実施形態においては、I O M M U 8 0 2 はページテーブルウォーカーを含まないので、電力及びチップ面積を節約することができる。仮想アドレス 8 1 6 を含む周辺装置 8 1 0 からの要求は、I O M M U 8 0 2 に到着する。I O M M U 8 0 2 は、仮想アドレス 8 1 6 及び物理アドレス 8 1 8 に関連付けられるアドレstransレーション情報が I O M M U 8 0 2 で周辺装置 8 1 0 からのトランスレーション要求をサーブするために利用可能であるかどうかを決定する。アドレstransレーション情報が I O M M U 8 0 2 でキャッシュされていない場合（例えば I O T L B ミスの場合）には、I O M M U 8 0 2 は、イベントログバッファ 8 2 8 で新たな I O M M U イベントログを作成する。イベントログエントリは、トランスレーション情報が I O M M U 8 0 2 によって要求されている旨の信号を主 C P U 8 0 6 へ送る。主 C P U 8 0 6 は、プリフェッチ即時コマンド 8 2 6 を用いてアドレstransレーション情報 8 2 2 を I O T L B 8 1 2 内へ挿入することができ、またイベントをトリガーした周辺機器 8 1 0 の I O 動作をレジュームする (resume) ことができる。I O T L B ミスの蓋然性を更に低減し又は排除するために、I O M M U 8 0 2 キャッシュの実装決定及び使用パターンに応じて、サイド T L B（図 8 には図示せず；例えば図 7 を参照）が I O M M U 8 0 2 内に含まれていてよい。

30

40

【 0 0 5 6 】

プリフェッチ即時コマンドは、ドメイン情報（デバイステーブルエントリ内容）を I O M M U キャッシュ構造内に投入するために、ドメイン情報を含むことができる。代替的には、ドメイン情報を投入することは、種々の実装仕様に依拠して、別個のコマンドとして実装され得る。

【 0 0 5 7 】

図 9 は I / O 動作からの要求をサーブするための例示的な方法 9 6 0 を示すフローチ

50

ャートである。ステップ 980 では、アドレstransレーション情報を要求している I/O 動作からの要求が受け取られる。ステップ 982 では、要求に関連付けられるアドレstransレーション情報が既に IOMMU の IOTLB 内に記憶されているかどうかが決される。アドレstransレーション情報が既に記憶されている場合には、方法はステップ 984 へ進み、要求されているアドレstransレーション情報が提供される。ステップ 982 においてアドレstransレーション情報がまだ記憶されていない場合には、方法は 986 へ進み、IOMMU イベントログエントリが作成されて、アドレstransレーション情報が要求されている旨の信号が送られる。ステップ 990 では、要求されたアドレstransレーション情報が、プリフェッチ即時コマンドを用いて、IOMMU イベントログエントリに回答して 1 つ以上の IOMMU キャッシュ内へ挿入される。ステップ 992 では、アドレstransレーション情報を要求している I/O 動作がレジュームされる。

10

【0058】

図 10 は IOMMU イベントログエントリ 1030 を含むイベントログバッファ 1028 を伴うシステム 1000 を示すブロック図である。図示される実施形態は IOMMU 1002 内にページテーブルウォーカーを含まないので、電力及びチップ面積を節約することができる。システム 1000 は CPU_MMU 1008 及びシステムメモリ 1004 を含む。システムメモリ 1004 は、ページテーブル 1020、コマンドキュー 1024 及びイベントログバッファ 1028 を含む。システム 1000 においては、周辺機器 1010 からの要求は IOMMU 1002 に到着する。IOMMU 1002 は、周辺機器 1010 からのトランスレーション要求をサービスするためにアドレstransレーション情報が IOMMU 1002 で利用可能であるかどうかを決定する。アドレstransレーション情報が IOMMU 1002 でキャッシュされていない場合（例えば IOTLB ミスの場合）には、新たな IOMMU イベントログエントリ 1030 がイベントログバッファ 1028 で作成される。IOMMU エントリ 1030 は、トランスレーション情報が IOMMU 1002 によって要求されている旨の信号を CPU 1006 へ送る。主 CPU 1006 は、プリフェッチ即時コマンド 1026 を用いてアドレstransレーション情報 1022 を IOTLB 1012 に提供する。トランスレーション情報 1022 は、プリフェッチ即時コマンド 1026 をシステムメモリ 1004 のコマンドキュー 1024 内へ投入することによって提供される。IOMMU 1002 はコマンドキュー 1024 からプリフェッチ即時コマンド 1026 をフェッチし、そしてプリフェッチ即時コマンド 1026 を実行する。提供されたアドレstransレーション情報 1022 は次いで、上述した種々の充填ポリシーを用いて IOTLB 1012 内へ挿入され得る。

20

30

【0059】

例えばプリフェッチ即時コマンド 1026 は、IOTLB 1012 の特定のスロットを含むことができ又は IOTLB 1012 の特定のロケーションに関する他の情報を含むことができる。代替的には、提供されたアドレstransレーション情報 1022 を IOTLB 1012 内へ挿入するために、IOMMU のネイティブキャッシュ置換アルゴリズムを用いることができる。IOTLB ミスの蓋然性を更に低減し又は排除するために、IOMMU 1002 キャッシュの実装決定及び使用パターンに応じて、サイド TLB（図示せず）が IOMMU 1002 内に含まれていてよい。

40

【0060】

アドレstransレーション情報は、種々の理由で無効にされ且つ / 又は IOMMU の単一若しくは複数のトランスレーションキャッシュから除去され得る。例えば、IOMMU 内にキャッシュされるアドレstransレーション情報は、システムメモリのページテーブル内に記憶されるアドレstransレーション情報にもはや対応していないであろう。

【0061】

ある実施形態においては、ネイティブ IOMMU 検索アルゴリズムを用いて IOMMU がその単一又は複数の内部アドレstransレーションキャッシュを検索し、任意の特定

50

の無効化する単一又は複数のエントリを見つけ出すように、`INVALIDATE_IOMMU_PAGES` コマンドが、無効化するアドレstransレーション情報又は特定のアドレスを指定するために用いられ得る。

【0062】

別の実施形態においては、`INVALIDATE_IOMMU_PAGES` コマンドが、無効化するアドレスの代わりに無効化する `IOMMU` の特定のスロットを表示することができる。当該コマンドは `INVALIDATE_IOMMU_PAGES` コマンドの変形として構成することができ、あるいは当該コマンドは新たなコマンドとして構成することができる。

【0063】

別の実施形態においては、無効化は、プリフェッチ即時コマンドを発行することによって達成され得る。プリフェッチ即時コマンドは、占有されているアドレstransレーションスロットを特定することができ、また占有されているアドレstransレーションスロットに含まれる情報が上書きされるべきであることを指定することができる。例えば、プリフェッチ即時コマンドは無効化ビットを含むことができる。無効化ビットが表示されている場合、`IOMMU` は、プリフェッチ即時コマンドに従うこと及び既存のアドレstransレーション情報に上書きすることを指示される。従って無効化ビットは、`IOMMU` がプリフェッチ即時コマンドを選択的に無視し得るかどうかを制御することができる。

【0064】

例えばシステムソフトウェアが内容を直接的に操作し得る `MMIO` スペースに `IOTLB` 構造が直接的にさらされている更に別の実施形態においては、無効化は直接アクセス方法を用いて達成され得る。この実施形態においては、システムソフトウェアは、`MMIO` スペースを介して `IOTLB` を操作することによってシステムソフトウェアがエントリをテーブル内に挿入したのと同じやり方でエントリを無効化することができる。

【0065】

例えば主 $\times 86$ プロセッサ上で実行中のシステムソフトウェアがこれらの新たなコマンドによって増強されるが、導き出される利益は、それら利益を達成するために容易に変化させられ得るソフトウェアにおいて実装され得る。システムソフトウェアは、無修正のハードウェアメカニズムがローカルレベルで達成し得る又は予想され得るよりも洗練された、適切な、適合性のある、及び効率的な置換技術を実装することが可能である。幾つかのシステム制約に対して、典型的には性能敏感なシステムに対して、ソフトウェアコマンド及びここに説明される関連する構造を補完するために、ハードウェアページテーブルウォーカーを伴う完全 `IOMMU` が実装され得る。

【0066】

図11は `IOMMU 1102` と `IOTLB` を伴う周辺機器 `1111` とを含むシステム `1100` を示すブロック図である。システム `1100` は、システムメモリ `1104`、`CPU 1106` 及び `CPU_MMU 1108` を含む。幾つかの周辺機器は、周辺機器内で `IOTLB` を用いるであろう。周辺機器の `IOTLB` は、`IOMMU 1102` の `IOTLB` の論理的拡張として機能することができる。 `IOTLB 1111` を伴う周辺機器は、`IOMMU 1102` を利用して、トランスレーション情報を取得すると共にそれを戻すためにページテーブルウォークを行うことができる（例えば `PCI-SIG_ATS` アドレstransレーションサービス (`PCI-SIG ATS Address Translation Services`))。ここに説明されるプリフェッチ即時コマンド並びに他の関連するコマンド及び構造は、従って、`IOTLB 1111` を伴う周辺機器を含むそのようなシステムに適合する。

【0067】

そのようなシステムにおいて `IOTLB 1111` を伴う周辺機器は、それらの `IOTLB` をポピュレートする (`populate`) するために、`PCI-SIG_ATS` プロトコルを用い続けることができる。そのようなシステムにおいて `IOTLB` を伴う周辺機器はまた、それらの `IOTLB` をポピュレートするために、ここに説明される実施形態を採用することができる。システムソフトウェアは、`IOMMU` と周辺機器の `IOTLB` との両方をポピュ

10

20

30

40

50

レートすることができ、そしてプロトコル及びソフトウェアは、効率性のために互換性がある実施形態においては、I O M M UはA T Sプロトコルをサポートする必要はなくてよく、設計を簡素化し且つシリコン面積及び電力要求を低減することができる。

【0068】

図12はI O T L B 1 2 1 2、ページテーブルウォーカー1 2 1 4、割り込み再マッピングバッファ1 2 3 4及びデバイステーブルエントリバッファ1 2 3 6を含むI O M M U 1 2 0 2の更なる実施形態を示すブロック図である。I O M M U 1 2 0 2は、仮想アドレス1 2 1 6と物理アドレス1 2 1 8の間でトランスレーションする際のアドレストランスレーションと同様に機能するが割り込みに適用される割り込み再マッピングと称される特徴を提供する。ここに説明される技術及び実施形態は、従って、割り込み再マッピングに用いられ得る。アドレストランスレーションの代わりに割り込み再マッピング情報を伝えるために、新たなコマンド又は既存のコマンドの変形が実装され得る。同様に、割り込み再マッピング情報の無効化のために、新たな又は変形されたコマンドが実装され得る。アドレストランスレーション及び割り込み再マッピングは、対応するテーブルが別々であり且つ独立していることを理由として、I O M M Uデバイステーブルエントリバッファ1 2 3 6によって独立して相互に関連付けられ得る。従って、I O M M U 1 2 0 2は、強化されたアドレストランスレーション及び割り込み再マッピングを行うことができる。

【0069】

結論

ここに説明される実施形態は、I O M M U実装（製品）の製品化までの時間を改善することができ、新たなI O M M Uハードウェアを開発し、試験し及びサポートするのに要求される努力を低減することができ、そしてソフトウェアがグローバル的に最適なポリシー決定を行ってそれが適用可能なハードウェアによるローカル的に最適なポリシー決定を改善するのを可能にするメカニズムを提供することができる。実施形態はまた、サイドT L Bを利用してソフトウェア管理の「迅速パス(quick path)」トランスレーション特徴を可能にする。I Oメモリ管理ユニットの機能がより効率的に実装され得る（より少ないシリコン面積）し、またI Oはそのようなシステムでより高速に動作することができる。提案される強化の有無にかかわらず、多重I O M M Uが互換性の理由からシステム内に共存することができ、即ち新旧チップ設計がシステム設計において混在し得る。幾つかの実施形態はページウォーカーハードウェアを必要としないので、この場合におけるI O M M Uは小型化が可能でありまたより小さなF P G Aを取り付けることができる。実施形態は、I O M M Uが特定のページテーブルのフォーマットをハードウェア配線することを必要としないので、実施形態は種々のページテーブルフォーマット（例えば非x 8 6プロセッサ及びフォーマットを伴う）と協働することができる。

【0070】

本発明の側面を実施する論理によって実行される命令は、C及びC++等の種々のプログラミング言語、アセンブリ言語、並びに/又はハードウェア記述言語（H L D）においてコード化されてよく、また論理又は他のデバイスによって実行され得るオブジェクトコードへとコンパイルされてよい。

【0071】

上述の実施形態は、ベリログ(Verilog)、R T L、ネットリスツ(netlists)等のハードウェア記述言語において記述されてよく、またこれらの記述は、ここに説明されるような本発明の側面を具現化する1つ以上のハードウェアデバイスを作り出すマスクワーク/フォトマスクの生成を通じて製造プロセスを最終的に構成するために用いられ得る。


【0072】

本発明の側面は、全体又は一部においてコンピュータ可読媒体に記憶され得る。コンピュータ可読媒体に記憶される命令は、本発明の実施形態の全部又は一部を行うようにプロセッサを適合させることができる。


【0073】

概要及び要約の欄ではなく詳細な説明の欄が特許請求の範囲を解釈するために用いられることを意図されていることが理解されるべきである。概要及び要約の欄は、発明者によって検討されているような本発明の1つ以上であるが全てではない例示的な実施形態を記述しているはずであり、従って、本発明及び添付の特許請求の範囲を限定することを意図されるものでは決してない。


【図1】




【図2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】



【図 1 1】



【図 1 2】



フロントページの続き

(51)Int.Cl.

F I

G 0 6 F 12/10 5 5 5

(74)代理人 100162156

弁理士 村雨 圭介

(72)発明者 アンドルー ケーゲル

アメリカ合衆国 9 8 0 5 2 ワシントン州、レッドモンド、ノースイースト 1 3 6 番 プレイス
1 7 0 1 1

(72)発明者 マーク ハメル

アメリカ合衆国 0 2 0 3 8 マサチューセッツ州、フランクリン、スチュワード ストリート
6 8

(72)発明者 エーリヒ ブーレン

アメリカ合衆国 9 7 2 3 9 オレゴン州、ポートランド、サウスウェスト 2 6 番 ドライブ
4 9 4 1

審査官 野田 佳邦

(56)参考文献 特開平 0 6 - 1 2 4 2 3 7 (J P , A)

特開 2 0 0 4 - 1 3 3 9 3 3 (J P , A)

特開 2 0 0 2 - 1 4 9 4 9 0 (J P , A)

米国特許出願公開第 2 0 0 8 / 0 2 0 9 1 3 0 (U S , A 1)

欧州特許出願公開第 1 1 3 9 2 2 2 (E P , A 1)

米国特許出願公開第 2 0 0 7 / 0 1 3 6 5 3 4 (U S , A 1)

(58)調査した分野(Int.Cl. , D B 名)

G 0 6 F 1 2 / 0 8 - 1 2 / 1 2