

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告(条約第21条(3))

substrate, each emitting a light of any of first to fourth colors (R, G, B, W) by the field sequential method; and a drive unit (4) performing, on the basis of the RGB signal for the first to third colors (R, G, B) to be displayed by each of the pixels and included in the first input signal (VS) to be input, a conversion into a second input signal (VCS) containing the respective gradation values for the first to third colors (R, G, B) and the fourth color (W).

(57) 要約: 本発明は、表示パネルの一方の面から、反対側の他方の面側の背景を視認可能であって、表示画像の視認性を向上できる表示装置を提供することを目的とする。本発明の表示装置は、第1透光性基板と第2透光性基板との間に封入される高分子分散型液晶を有する液晶層と、第1透光性基板の側面及び第2透光性基板の側面の少なくとも1つに対向し、フィールドシーケンシャル方式で、第1～4色(R, G, B, W)のいずれかで発光する発光部(31, 31A)と、入力される第1入力信号(VS)に含まれ、各画素に表示させる第1～3色(R, G, B)のRGB信号に基づいて、前記第1～3色(R, G, B)及び第4色(W)のそれぞれの階調値を含む第2入力信号(VCS)に変換する駆動部(4)とを含む。

明 細 書

発明の名称 : 表示装置

技術分野

[0001] 本開示は、表示装置に関する。

背景技術

[0002] 特許文献 1 には、光変調層と光源とを有している表示装置が記載されている。光変調層は、一対の透明基板の間に配置され、所定の屈折率異方性を有するとともに、透明基板に設けられた電極によって生じる電場に対する応答性が異なる複数の光変調素子を備える。光源は、光変調層の側面から光変調層に所定の色の光を入射する。この光変調層は、電場が生じていないときは光源から入射した入射光を透過し、電場が生じているときは入射光を散乱して透明基板に射出する。

先行技術文献

特許文献

[0003] 特許文献1：特開 2 0 1 6 － 8 5 4 5 2 号公報

発明の概要

発明が解決しようとする課題

[0004] 特許文献 1 に記載されている表示装置では、表示の視認性を向上させようとする、光の散乱割合を大きくする必要がある。このため、光の散乱割合を大きくするには、画素電極へ印加する電圧を高める必要がある。しかしながら、駆動回路の出力範囲の制約により、画素電極へ印加する電圧には上限がある。

[0005] 本発明の目的は、表示パネルの一方の面から、反対側の他方の面側の背景を視認可能であって、表示パネルに表示する画像の視認性を向上できる表示装置を提供することにある。

課題を解決するための手段

[0006] 一態様に係る表示装置は、第 1 透光性基板と、前記第 1 透光性基板と対向

する第2透光性基板と、前記第1透光性基板と前記第2透光性基板との間に封入される高分子分散型液晶を有する液晶層と、前記第1透光性基板の側面及び前記第2透光性基板の側面の少なくとも1つに対向する少なくとも1つの発光部と、前記液晶層を挟むように第1電極及び第2電極を備え、フィールドシーケンシャル方式により、前記発光部において、第1色、第2色、第3色及び第4色のいずれかが発光し、入力される第1入力信号に含まれ、各画素に表示させる前記第1色、前記第2色及び前記第3色のRGB信号に基づいて、前記第1色、前記第2色、前記第3色及び前記第4色のそれぞれの階調値を含む第2入力信号に変換する駆動回路と、を含む。

図面の簡単な説明

- [0007] [図1] 図1は、本実施形態に係る表示装置の一例を表す斜視図である。
- [図2] 図2は、実施形態1の表示装置を表すブロック図である。
- [図3] 図3は、実施形態1のフィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。
- [図4] 図4は、画素電極への印加電圧と画素の散乱状態との関係を示す説明図である。
- [図5] 図5は、図1の表示装置の断面の一例を示す断面図である。
- [図6] 図6は、図1の表示装置の平面を示す平面図である。
- [図7] 図7は、図5の液晶層部分を拡大した拡大断面図である。
- [図8] 図8は、液晶層において非散乱状態を説明するための断面図である。
- [図9] 図9は、液晶層において散乱状態を説明するための断面図である。
- [図10] 図10は、画素を示す平面図である。
- [図11] 図11は、図10のB1-B2の断面図である。
- [図12] 図12は、本実施形態の表示装置で再現可能な再現HSV色空間の概念図である。
- [図13] 図13は、再現HSV色空間の色相と彩度との関係を示す概念図である。
- [図14] 図14は、入力信号値から出力信号値への信号処理による輝度増加を

説明する図である。

[図15]図15は、彩度の変化に対して伸長係数が常に一定で変化しない例を示す図である。

[図16]図16は、実施形態1の1画素において、1フレームの期間の画素電極の印加電圧及び発光部のPWMデューティ比の一例である。

[図17]図17は、彩度の変化に対して伸長係数が変化する例を示す図である。

[図18]図18は、実施形態2の1画素において、1フレームの期間の画素電極の印加電圧及び発光部のPWMデューティ比の一例である。

[図19]図19は、実施形態3の1画素において、1フレームの期間の画素電極の印加電圧及び発光部のPWMデューティ比の一例である。

[図20]図20は、実施形態4の1画素において、1フレームの期間の画素電極の印加電圧及び発光部のPWMデューティ比の一例である。

[図21]図21は、実施形態5の1画素において、1フレームの期間の画素電極の印加電圧及び発光部の発光強度の一例である。

[図22]図22は、実施形態6において、発光体の温度特性の一例である。

[図23]図23は、実施形態6の1画素において、1フレームの期間の画素電極の印加電圧及び発光部のPWMデューティ比の一例である。

[図24]図24は、実施形態7の表示装置を表すブロック図である。

[図25]図25は、実施形態8のフィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。

[図26]図26は、実施形態8の変形例1のフィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。

[図27]図27は、実施形態8の変形例2のフィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。

[図28]図28は、実施形態8の変形例3のフィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。

[図29]図29は、実施形態9の表示装置を表すブロック図である。

[図30]図30は、実施形態10のフィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。

[図31]図31は、実施形態10において、入力信号値から出力信号値への信号処理による輝度増加を説明する図である。

[図32]図32は、実施形態10の1画素において、1フレームの期間の画素電極の印加電圧及び発光部のPWMデューティ比の一例である。

[図33]図33は、実施形態10の変形例1の1画素において、1フレームの期間の画素電極の印加電圧及び発光部のPWMデューティ比の一例である。

[図34]図34は、実施形態10の変形例2の1画素において、1フレームの期間の画素電極の印加電圧及び発光部のPWMデューティ比の一例である。

[図35]図35は、実施形態10の変形例3の1画素において、1フレームの期間の画素電極の印加電圧及び発光部のPWMデューティ比の一例である。

[図36]図36は、実施形態10の変形例4の1画素において、1フレームの期間の画素電極の印加電圧及び発光部のPWMデューティ比の一例である。

発明を実施するための形態

[0008] 本開示を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本開示が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、開示の主旨を保つての適宜変更について容易に想到し得るものについては、当然に本開示の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

[0009] （実施形態1）

図 1 は、本実施形態に係る表示装置の一例を表す斜視図である。図 2 は、図 1 の表示装置を表すブロック図である。図 3 は、フィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。

[0010] 図 1 に示すように、表示装置 1 は、表示パネル 2 と、サイド光源装置 3 と、駆動回路 4 と、外光設定部 6 1 とを有する。ここで、表示パネル 2 の平面の一方向が P X 方向とされ、P X 方向と直交する方向が P Y 方向とされ、P X - P Y 平面に直交する方向が P Z 方向とされている。

[0011] 表示パネル 2 は、第 1 透光性基板 1 0 と、第 2 透光性基板 2 0 と、液晶層 5 0 (図 5 参照) とを備えている。第 2 透光性基板 2 0 は、第 1 透光性基板 1 0 の表面に垂直な方向 (図 1 に示す P Z 方向) に対向する。液晶層 5 0 (図 5 参照) は、第 1 透光性基板 1 0 と、第 2 透光性基板 2 0 と、封止部 1 9 とで、後述する高分子分散型液晶が封止されている。

[0012] 図 1 に示すように、表示パネル 2 において、封止部 1 9 の内側が、表示領域 A A となる。表示領域 A A には、複数の画素 P i x がマトリクス状に配置されている。なお、本開示において、行とは、一方向に配列される m 個の画素 P i x を有する画素行をいう。また、列とは、行が配列される方向と直交する方向に配列される n 個の画素 P i x を有する画素列をいう。そして、m と n との値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。また、複数の走査線 1 2 が行毎に配線され、複数の信号線 1 3 が列毎に配線されている。

[0013] サイド光源装置 3 は、複数の発光部 3 1 を備えている。図 2 に示すように、光源制御部 3 2 は、駆動回路 4 に含まれる。なお、光源制御部 3 2 は、駆動回路 4 の回路とは別の回路にしてもよい。発光部 3 1 と、光源制御部 3 2 とは、第 1 透光性基板 1 0 内の配線で電氣的に接続されている。

[0014] 例えば、外光設定部 6 1 は可視光センサであり、可視光センサが例えば、外部光源 Q の外光 6 9 を検出し、外光 6 9 を波長に従って分光して得た三刺激値の情報を外光情報の信号 E L V として生成する。外光設定部 6 1 は生成

した外光情報の信号E L Vを駆動回路4へ伝送する。外光設定部61は、第1透光性基板10の表面に固定されている。外光設定部61は、表示パネル2の周囲の外光69を検出できれば、固定される位置は問わない。

[0015] 例えば、外光設定部61は、可視光センサに限られず、外光の設定スイッチであってもよい。外光の設定スイッチは、観察者により外光69の可視光に応じて予め設定された外光情報の設定値に基づいて、外光情報の信号E L Vを生成する。例えば、外光の設定スイッチは、太陽光晴天モード（第1環境モード）、太陽光曇天モード（第2環境モード）、屋内使用モード（第3環境モード）、夜間使用モード（第4環境モード）などの複数の環境モード毎に、外光情報である外光三刺激値の設定値が定められている。外光設定部61は生成した外光情報の信号E L Vを駆動回路4へ伝送する。外光設定部61が外光の設定スイッチである場合は、外光の設定スイッチの固定される位置は、外光情報の信号E L Vが駆動回路4に伝送可能な位置であれば、制限されない。

[0016] 図1に示すように、駆動回路4は、第1透光性基板10の表面に固定されている。図2に示すように、駆動回路4は、解析部41、画素制御部42、ゲート駆動部43、ソース駆動部44及び共通電位駆動部45を備えている。第1透光性基板10は、第2透光性基板20よりもX Y平面の面積が大きく、第2透光性基板20から露出した第1透光性基板10の張り出し部分に、駆動回路4が設けられる。

[0017] 解析部41には、外部の上位制御部9の画像出力部91から、フレキシブル基板92を介して、入力信号（R G B信号など）V Sが入力される。

[0018] 解析部41は、入力信号解析部411と、記憶部412と、信号調整部413とを備える。入力信号解析部411は、外部から入力された第1入力信号V Sに基づいて第2入力信号V C Sを生成する。

[0019] 第2入力信号V C Sは、第1入力信号V Sに基づいて、表示パネル2の各画素P i xにどのような階調値を与えるかを定める信号である。言い換えると、第2入力信号V C Sは、各画素P i xの階調値に関する階調情報を含む

信号である。

- [0020] 入力信号解析部411には、上述した外光設定部61からの外光情報の信号ELVが入力される。入力信号解析部411は、後述するように外光情報の信号ELVに応じた第2入力信号VCSを生成する。
- [0021] 信号調整部413は、第2入力信号VCSから第3入力信号VCSAを生成する。信号調整部413は、第3入力信号VCSAを画素制御部42へ送出し、光源制御信号LCSAを光源制御部32へ送出する。光源制御信号LCSAは、例えば、画素P_ixへの入力階調値に応じて設定される発光部31の光量の情報を含む信号である。例えば、暗い画像が表示される場合、発光部31の光量は小さく設定される。明るい画像が表示される場合、発光部31の光量は大きく設定される。
- [0022] そして、画素制御部42は、第3入力信号VCSAに基づいて水平駆動信号HDSと垂直駆動信号VDSとを生成する。本実施形態では、フィールドシーケンシャル方式で駆動されるので、水平駆動信号HDSと垂直駆動信号VDSとが発光部31が発光可能な色毎に生成される。
- [0023] ゲート駆動部43は水平駆動信号HDSに基づいて1垂直走査期間内に表示パネル2の走査線12を順次選択する。走査線12の選択の順番は任意である。
- [0024] ソース駆動部44は垂直駆動信号VDSに基づいて1水平走査期間内に表示パネル2の各信号線13に各画素P_ixの出力階調値に応じた階調信号を供給する。
- [0025] 本実施形態において、表示パネル2はアクティブマトリクス型パネルである。このため、平面視でPY方向に延在する信号（ソース）線13及びPX方向に延在する走査（ゲート）線12を有し、信号線13と走査線12との交差部にスイッチング素子Trを有する。
- [0026] スwitchング素子Trとして薄膜トランジスタが用いられる。薄膜トランジスタの例としては、ボトムゲート型トランジスタ又はトップゲート型トランジスタを用いてもよい。スイッチング素子Trとして、シングルゲート薄

膜トランジスタを例示するが、ダブルゲートトランジスタでもよい。スイッチング素子 T_r のソース電極及びドレイン電極のうち一方は信号線13に接続され、ゲート電極は走査線12に接続され、ソース電極及びドレイン電極のうち他方は液晶の容量 LC の一端に接続されている。液晶の容量 LC は、一端がスイッチング素子 T_r に画素電極16を介して接続され、他端が共通電極22を介してコモン電位 COM に接続されている。コモン電位 COM は、共通電位駆動部45より供給される。

[0027] 発光部31は、第1色（例えば、赤色）の発光体33Rと、第2色（例えば、緑色）の発光体33Gと、第3色（例えば、青色）の発光体33Bを備えている。光源制御部32は、光源制御信号 $LCSA$ に基づいて、第1色の発光体33R、第2色の発光体33G及び第3色の発光体33Bのそれぞれを時分割で発光するように制御する。このように、第1色の発光体33R、第2色の発光体33G及び第3色の発光体33Bは、フィールドシーケンシャル方式で駆動される。

[0028] 図3に示すように、第1サブフレーム（第1所定時間） RF において、第1色の発光期間 RON で第1色の発光体33Rが発光するとともに、1垂直走査期間 $GateScan$ 内に選択された画素 Pix が光を散乱させて表示する。表示パネル2全体では、1垂直走査期間 $GateScan$ 内に選択された画素 Pix に、上述した各信号線13に各画素 Pix の出力階調値に応じた階調信号が供給されていれば、第1色の発光期間 RON において第1色のみ点灯している。

[0029] 次に、第2サブフレーム（第2所定時間） GF において、第2色の発光期間 GON で第2色の発光体33Gが発光するとともに、1垂直走査期間 $GateScan$ 内に選択された画素 Pix が光を散乱させて表示する。表示パネル2全体では、1垂直走査期間 $GateScan$ 内に選択された画素 Pix に、上述した各信号線13に各画素 Pix の出力階調値に応じた階調信号が供給されていれば、第2色の発光期間 GON において第2色のみ点灯している。

[0030] さらに、第3サブフレーム（第3所定時間）BFにおいて、第3色の発光期間BONで第3色の発光体33Bが発光するとともに、1垂直走査期間GateScan内に選択された画素Pixが光を散乱させて表示する。表示パネル2全体では、1垂直走査期間GateScan内に選択された画素Pixに、上述した各信号線13に各画素Pixの出力階調値に応じた階調信号が供給されていれば、第3色の発光期間BONにおいて第3色のみ点灯している。

[0031] さらに、第4サブフレーム（第4所定時間）WFにおいて、第4色の発光期間WONで第1色の発光体33R、第2色の発光体33G及び第3色の発光体33Bが同時発光するとともに、1垂直走査期間GateScan内に選択された画素Pixが光を散乱させて表示する。表示パネル2全体では、1垂直走査期間GateScan内に選択された画素Pixに、上述した各信号線13に各画素Pixの出力階調値に応じた階調信号が供給されていれば、第4色の発光期間WONにおいて第4色のみ点灯している。このように、表示装置1において、1つのフレーム期間において、第1色の発光期間RON、第2色の発光期間GON、第3色の発光期間BON及び第4色の期間WONが順に処理される。

[0032] 人間の眼には、時間的な分解能の制限があり、残像が発生するので、1フレーム（1F）の期間に4色の合成された画像が認識される。フィールドシーケンシャル方式では、カラーフィルタを不要とすることができ、カラーフィルタでの吸収ロスが低減するので、高い透過率を実現できる。カラーフィルタ方式では、第1色、第2色、第3色毎に画素Pixを分割したサブピクセルで一画素を作るのに対し、フィールドシーケンシャル方式では、このようなサブピクセル分割をしなくてもよいので、解像度を高めることが容易となる。

[0033] 図4は、画素電極への印加電圧と画素の散乱状態との関係を示す説明図である。図5は、図1の表示装置の断面の一例を示す断面図である。図6は、図1の表示装置の平面を示す平面図である。図5は、図6のV-V'断面で

ある。図7は、図5の液晶層部分を拡大した拡大断面図である。図8は、液晶層において非散乱状態を説明するための断面図である。図9は、液晶層において散乱状態を説明するための断面図である。

[0034] 1垂直走査期間GateScan内に選択された画素Pixelに、上述した各信号線13に各画素Pixelの出力階調値に応じた階調信号が供給されていれば、階調信号に応じて画素電極16への印加電圧が変わる。画素電極16への印加電圧が変わると、画素電極16と、共通電極22との間の電圧が変化する。そして、図4に示すように、画素電極16への印加電圧に応じて、画素Pixel毎の液晶層50の散乱状態が制御され、画素Pixel内の散乱割合が変化する。

[0035] 図4に示すように、画素電極16への印加電圧が飽和電圧 V_{sat} 以上となると、画素Pixel内の散乱割合の変化が小さくなる。そこで、駆動回路4は、飽和電圧 V_{sat} よりも低い電圧範囲 V_{dr} において、垂直駆動信号VDSに応じた画素電極16への印加電圧を変化させる。

[0036] 図5及び図6に示すように、第1透光性基板10は、第1主面10A、第2主面10B、第1側面10C、第2側面10D、第3側面10E及び第4側面10Fを備える。第1主面10Aと第2主面10Bとは、平行な平面である。また、第1側面10Cと第2側面10Dとは、平行な平面である。第3側面10Eと第4側面10Fとは、平行な平面である。

[0037] 図5及び図6に示すように、第2透光性基板20は、第1主面20A、第2主面20B、第1側面20C、第2側面20D、第3側面20E及び第4側面20Fを備える。第1主面20Aと第2主面20Bとは、平行な平面である。第1側面20Cと第2側面20Dとは、平行な平面である。第3側面20Eと第4側面20Fとは、平行な平面である。

[0038] 図5及び図6に示すように、発光部31は、第2透光性基板20の第2側面20Dに対向する。図5に示すように、発光部31は、第2透光性基板20の第2側面20Dへ光源光Lを照射する。発光部31と対向する第2透光性基板20の第2側面20Dは、光入射面となる。

[0039] 図5に示すように、発光部31から照射された光源光Lは、第1透光性基板10の第1主面10A及び第2透光性基板20の第1主面20Aで反射しながら、第2側面20Dから遠ざかる方向に伝播する。第1透光性基板10の第1主面10A又は第2透光性基板20の第1主面20Aから外部へ光源光Lが向かうと、屈折率の大きな媒質から屈折率の小さな媒質へ進むことになるので、光源光Lが第1透光性基板10の第1主面10A又は第2透光性基板20の第1主面20Aへ入射する入射角が臨界角よりも大きければ、光源光Lが第1透光性基板10の第1主面10A又は第2透光性基板20の第1主面20Aで全反射する。

[0040] 図5に示すように、第1透光性基板10及び第2透光性基板20の内部を伝播した光源光Lは、散乱状態となっている液晶がある画素 P_{ix} で散乱され、散乱光の入射角が臨界角よりも小さな角度となって、放射光68、68Aがそれぞれ第2透光性基板20の第1主面20A、第1透光性基板10の第1主面10Aから外部に放射される。第2透光性基板20の第1主面20A、第1透光性基板10の第1主面10Aからそれぞれ外部に放射された放射光68、68Aは、観察者に観察される。以下、図7から図9を用いて、散乱状態となっている高分子分散型液晶と、非散乱状態の高分子分散型液晶とについて説明する。

[0041] 図7に示すように、第1透光性基板10には、第1配向膜55が設けられている。第2透光性基板20には、第2配向膜56が設けられている。第1配向膜55及び第2配向膜56は、例えば、垂直配向膜である。

[0042] 液晶とモノマーを含む溶液が第1透光性基板10と第2透光性基板20との間に封入されている。次に、モノマー及び液晶を第1配向膜55及び第2配向膜56によって配向させた状態で、紫外線又は熱によってモノマーを重合させ、バルク51を形成する。これにより、網目状に形成された高分子のネットワークの隙間に液晶が分散されたりバースモードの高分子分散型の液晶を有する液晶層50が形成される。

[0043] このように、液晶層50は、高分子によって形成されたバルク51と、バ

ルク 5 1 内に分散された複数の微粒子 5 2 と、を有する。微粒子 5 2 は、液晶によって形成されている。バルク 5 1 及び微粒子 5 2 は、それぞれ光学異方性を有している。

[0044] 微粒子 5 2 に含まれる液晶の配向は、画素電極 1 6 と共通電極 2 2 との間の電圧差によって制御される。画素電極 1 6 への印加電圧により、液晶の配向が変化する。液晶の配向が変化することにより、画素 P_i を通過する光の散乱の度合いが変化する。

[0045] 例えば、図 8 に示すように、画素電極 1 6 と共通電極 2 2 との間に電圧が印加されていない状態では、バルク 5 1 の光軸 $A \times 1$ と微粒子 5 2 の光軸 $A \times 2$ の向きは互いに等しい。微粒子 5 2 の光軸 $A \times 2$ は、液晶層 5 0 の PZ 方向と平行である。バルク 5 1 の光軸 $A \times 1$ は、電圧の有無に関わらず、液晶層 5 0 の PZ 方向と平行である。

[0046] バルク 5 1 と微粒子 5 2 の常光屈折率は互いに等しい。画素電極 1 6 と共通電極 2 2 との間に電圧が印加されていない状態では、あらゆる方向においてバルク 5 1 と微粒子 5 2 との間の屈折率差がゼロになる。液晶層 5 0 は、光源光 L を散乱しない非散乱状態となる。光源光 L は、第 1 透光性基板 1 0 の第 1 主面 1 0 A 及び第 2 透光性基板 2 0 の第 1 主面 2 0 A で反射しながら、発光部 3 1 から遠ざかる方向に伝播する。液晶層 5 0 が光源光 L を散乱しない非散乱状態であると、第 1 透光性基板 1 0 の第 1 主面 1 0 A から第 2 透光性基板 2 0 の第 1 主面 2 0 A 側の背景が視認され、第 2 透光性基板 2 0 の第 1 主面 2 0 A から第 1 透光性基板 1 0 の第 1 主面 1 0 A 側の背景が視認される。

[0047] 図 9 に示すように、電圧が印加された画素電極 1 6 と共通電極 2 2 との間では、微粒子 5 2 の光軸 $A \times 2$ は、画素電極 1 6 と共通電極 2 2 との間に発生する電界によって傾くことになる。バルク 5 1 の光軸 $A \times 1$ は、電界によって変化しないため、バルク 5 1 の光軸 $A \times 1$ と微粒子 5 2 の光軸 $A \times 2$ の向きは互いに異なる。電圧が印加された画素電極 1 6 がある画素 P_i において、光源光 L が散乱される。上述したように散乱された光源光 L の一部が

第1透光性基板10の第1主面10A又は第2透光性基板20の第1主面20Aから外部に放射された光は、観察者に観察される。

[0048] 電圧が印加されていない画素電極16がある画素 P_{ix} では、第1透光性基板10の第1主面10Aから第2透光性基板20の第1主面20A側の背景が視認され、第2透光性基板20の第1主面20Aから第1透光性基板10の第1主面10A側の背景が視認される。そして、本実施形態の表示装置1は、画像出力部91から第1入力信号VSが入力されると、画像が表示される画素 P_{ix} の画素電極16に電圧が印加され、第3入力信号VCSAに基づく画像が背景とともに視認される。

[0049] 電圧が印加された画素電極16がある画素 P_{ix} において光源光Lが散乱されて外部に放射された光によって表示された画像は、背景に重なり、表示されることになる。換言すると、本実施形態の表示装置1は、放射光68又は放射光68Aと、背景との組み合わせにより、画像を背景に重ね合わせて表示する。

[0050] 図10は、画素を示す平面図である。図11は、図10のX1-X1'の断面図である。図1、図2及び図10に示すように、第1透光性基板10には、複数の信号線13と複数の走査線12とが平面視において格子状に設けられている。隣り合う走査線12と隣り合う信号線13とで囲まれる領域が、画素 P_{ix} である。画素 P_{ix} には、画素電極16とスイッチング素子Trとが設けられている。本実施形態において、スイッチング素子Trは、ボトムゲート型の薄膜トランジスタである。スイッチング素子Trは、走査線12と電氣的に接続されているゲート電極12Gと平面視において重畳する半導体層15を有する。

[0051] 走査線12は、モリブデン(Mo)、アルミニウム(Al)等の金属、これらの積層体又はこれらの合金の配線であり、信号線13は、アルミニウム等の金属又は合金の配線である。

[0052] 半導体層15は、平面視において、ゲート電極12Gからはみ出さないように設けられている。これにより、ゲート電極12G側から半導体層15に

向かう光源光 L が反射され、半導体層15に光リークが生じにくくなる。

[0053] 図10に示すように、信号線13と電氣的に接続するソース電極13Sは、平面視において、半導体層15の一端部と重畳している。

[0054] 図10に示すように、平面視において、半導体層15の中央部を挟んでソース電極13Sと隣り合う位置には、ドレイン電極14Dが設けられている。ドレイン電極14Dは、平面視において、半導体層15の他端部と重畳している。ソース電極13S及びドレイン電極14Dと重畳しない部分は、スイッチング素子 T_r のチャネルとして機能する。図11に示すように、ドレイン電極14Dと接続される導電性配線14は、スルーホールSHで画素電極16と電氣的に接続されている。

[0055] 図11に示すように、第1透光性基板10は、例えばガラスで形成された第1基材11を有している。第1基材11は、透光性を有していれば、ポリエチレンテレフタレートなどの樹脂でもよい。第1基材11上には、第1絶縁層17aが設けられ、第1絶縁層17a上に走査線12及びゲート電極12Gが設けられる。また、走査線12を覆って第2絶縁層17bが設けられている。第1絶縁層17a、第2絶縁層17bは、例えば、窒化シリコンなどの透明な無機絶縁部材によって形成されている。

[0056] 第2絶縁層17b上には、半導体層15が積層されている。半導体層15は、例えば、アモルファスシリコンによって形成されているが、ポリシリコン又は酸化物半導体によって形成されていてもよい。

[0057] 第2絶縁層17b上には、半導体層15の一部を覆うソース電極13S及び信号線13と、半導体層15の一部を覆うドレイン電極14Dと、導電性配線14とが設けられている。ドレイン電極14Dは、信号線13と同じ材料で形成されている。半導体層15、信号線13及びドレイン電極14D上には、第3絶縁層17cが設けられている。第3絶縁層17cは、例えば、窒化シリコンなどの透明な無機絶縁部材によって形成されている。

[0058] 第3絶縁層17c上には、画素電極16が設けられている。画素電極16は、ITO (Indium Tin Oxide) などの透光性導電部材に

よって形成されている。画素電極 16 は、第 3 絶縁層 17 c に設けられたコンタクトホールを介して導電性配線 14 及びドレイン電極 14 D と電氣的に接続されている。画素電極 16 の上には、第 1 配向膜 55 が設けられている。

[0059] 第 2 透光性基板 20 は、例えばガラスで形成された第 2 基材 21 を有している。第 2 基材 21 は、透光性を有していれば、ポリエチレンテレフタレートなどの樹脂でもよい。第 2 基材 21 には、共通電極 22 が設けられている。共通電極 22 は、ITO などの透光性導電部材によって形成されている。共通電極 22 の表面には、第 2 配向膜 56 が設けられている。

[0060] 図 12 は、本実施形態の表示装置で再現可能な再現 HSV 色空間の概念図である。図 13 は、再現 HSV 色空間の色相と彩度との関係を示す概念図である。入力信号解析部 411 は、外部から表示する画像の情報である第 1 入力信号 VS が入力される。第 1 入力信号 VS は、各画素に対して、その位置で表示する画像（色）の情報を第 1 入力信号 VS に含んでいる。

[0061] 図 2 に示す入力信号解析部 411 は、第 1 入力信号 VS を処理することで、RGBW 信号を生成し、信号調整部 413 に出力する。

[0062] 表示装置 1 は、第 4 色の発光期間 W_{ON} を備えることで、図 12 に示す HSV 色空間（再現 HSV 色空間）における明度のダイナミックレンジを広げることができる。信号調整部 413 は、外光情報の信号 ELV に応じた伸長係数 Z を記憶部 412 から読み出す。実施形態 1 において、伸長係数 Z は、後述するように 1 以上の係数である。

[0063] 図 14 に示すように、入力信号解析部 411 において、図 2 に示す第 1 入力信号 VS が含む各画素 P_ix の RGB 信号 [R_i, G_i, B_i] を HSV 変換し、求めた彩度 S 及び伸長係数 Z に基づいて、各画素の RGBW 信号 [R₀, G₀, B₀, W₀] を算出する。

[0064] 具体的には、入力信号解析部 411 は、彩度 S 及び明度 V (S) として、 $S = (Max - Min) / Max$ 及び $V(S) = Max$ で演算する。彩度 S は 0 から 1 までの値をとることができ、明度 V (S) は 0 から $(2^n - 1)$ ま

での値をとることができ、 n は表示階調ビット数である。

[0065] ここで、 Max は、第1入力信号 VS に含まれ、1つの画素 P_{ix} に表示させる、第1色の階調値 R_i 、第2色の階調値 G_i 及び第3色の階調値 B_i のうち、最大値である。例えば、図14において、第2色の階調値 G_i が Max となる。

[0066] また、 Min は、第1入力信号 VS に含まれ、1つの画素 P_{ix} に表示させる、第1色の階調値 R_i 、第2色の階調値 G_i 及び第3色の階調値 B_i のうち、最小値である。例えば、図14において、第3色の階調値 B_i が Min となる。

[0067] 色相 H は、図13に示すように 0° から 360° で表される。 0° から 360° に向かって、赤(Red)、黄色(Yellow)、緑(Green)、シアン(Cyan)、青(Blue)、マゼンダ(Magenta)、赤となる。

[0068] 実施形態1では、伸長係数 Z は、記憶部412に記憶されている。上述したように、外光情報の信号 ELV が閾値以上である場合、又は、太陽光晴天モード(第1環境モード)、太陽光曇天モード(第2環境モード)、屋内使用モード(第3環境モード)のいずれか1つである場合に、伸長係数 Z は、1より大きく、彩度 S の大きさに関わらず一定の値である。例えば、図15に示すように、彩度 S の大きさに関わらず伸長係数 Z は2となる。

[0069] 外光情報の信号 ELV が閾値より小さい場合、又は、夜間使用モード(第4環境モード)である場合に、伸長係数 Z は、1である。

[0070] これにより、外光69の影響が大きい場合又は外光69の影響が大きいと設定されている場合、伸長係数 Z は、1より大きくなる。

[0071] 記憶部412には、発光部31における第4色の輝度増加比 χ が記憶されている。輝度増加比 χ は、所定のPWMデューティ比において、第1色の発光体33R、第2色の発光体33G及び第3色の発光体33Bを同時駆動した輝度を、同じPWMデューティ比において、第1色の発光体33R、第2色の発光体33G及び第3色の発光体33Bのそれぞれが単独駆動した各輝

度の平均で割った値である。

[0072] 入力信号解析部411は、 χ を表示装置に依存した定数としたとき、各画素のRGBW信号 $[R_0, G_0, B_0, W_0]$ を、次に示す式(1)～式(4)から求める。

$$R_0 = Z \cdot R_i - \chi \cdot W_0 \cdots (1)$$

$$G_0 = Z \cdot G_i - \chi \cdot W_0 \cdots (2)$$

$$B_0 = Z \cdot B_i - \chi \cdot W_0 \cdots (3)$$

$$W_0 = \text{Min} \cdot Z / \chi \cdots (4)$$

[0073] このように、第2入力信号VCSに含まれる、第1色の階調値 R_0 、第2色の階調値 G_0 、及び第3色の階調値 B_0 は、1以上の伸長係数 Z と、第1入力信号VSに含まれる、第1色の階調値 R_i 、第2色の階調値 G_i 、及び第3色の階調値 B_i の関数に基づいて求められる。

[0074] 第2入力信号VCSに含まれる第4色の階調値 W_0 は、伸長係数 Z と、発光部31における第4色の輝度増加比 χ と、第1入力信号VSに含まれる第1色の階調値 R_i 、第2色の階調値 G_i 、及び第3色の階調値 B_i のうちの最小値 Min との関数に基づいて求められる。

[0075] 伸長係数 Z により、第1色の階調値 R_0 、第2色の階調値 G_0 、及び第3色の階調値 B_0 は、第4色の階調値 W_0 があるため、第1色の階調値 R_i 、第2色の階調値 G_i 、及び第3色の階調値 B_i をそのまま表示するよりも、視認しやすくなる。

[0076] なお、HSV変換せず、入力信号解析部411は、図2に示す第1入力信号VSが含む各画素のRGB信号 $[R_i, G_i, B_i]$ を伸長係数 Z に基づいて、各画素のRGBW信号 $[R_0, G_0, B_0, W_0]$ を算出するようにしてもよい。

[0077] 信号調整部413は、第2入力信号VCSから第3入力信号VCSAを生成する。第3入力信号VCSAは、第2入力信号VCSの階調値 $[R_0, G_0, B_0, W_0]$ にそれぞれ比例する階調値 $[R_1, G_1, B_1, W_1]$ とする。

[0078] 図16に示すように、実施形態1の1画素において、1フレームの期間の

画素電極の印加電圧及び発光部のPWMデューティ比の一例である。図16に示すように、第1色の発光期間RON、第2色の発光期間GON、第3色の発光期間BON及び第4色の発光期間WONの発光部31のPWMデューティ比は同じになる。

[0079] ここで、第2入力信号VCSに含まれる、1つの画素P_ixに表示させる第1色、第2色、第3色のうちの最大階調は、階調値G₁である。階調値G₁による画素電極16の印加電圧は、印加電圧の増加に応じて当該画素P_ixの散乱割合の変化が小さくなる飽和電圧V_{sat}よりも小さい。このため、駆動回路4は、出力範囲に制約されず、駆動回路4は、上限以下で、画素電極16に電圧を印加できる。

[0080] また、信号調整部413は、光源制御信号LCSAを生成する。この光源制御信号LCSAの階調値[L_{R1}, L_{G1}, L_{B1}, L_{W1}]に基づいて、第1色の発光体33R、第2色の発光体33G及び第3色の発光体33BをPWMデューティ比100%で駆動する。

[0081] 第1色の発光期間RON、第2色の発光期間GON、第3色の発光期間BON及び第4色の発光期間WONの画素電極の印加電圧は、第1色の階調値R₀、第2色の階調値G₀、第3色の階調値B₀及び第4色の階調値Wに比例している。

[0082] 以上説明したように、フィールドシーケンシャル方式により、発光部31において、第1色、第2色、第3色及び第4色のいずれかが発光する。駆動回路4は、入力される第1入力信号VSに含まれ、各画素に表示させる第1色、第2色及び第3色のRGB信号[R_i, G_i, B_i]に基づいて、第2入力信号VCSに変換する。第2入力信号VCSの階調値[R₀, G₀, B₀, W₀]は、第1色、第2色、第3色及び第4色のそれぞれの階調値である。

[0083] これにより、第1色、第2色、及び第3色よりも輝度の高い第4色が発光するので、表示装置1は、視認性が向上する。

[0084] (実施形態1の変形例)

図17は、彩度の変化に対して伸長係数が変化する例を示す図である。図

17に示すように、彩度Sが大きい信号値に対しては伸長係数Zを小さく、彩度Sの小さい信号値に対しては伸長係数Z大きくするようにした。すなわち、彩度Sの増加にしたがって、伸長係数Zは小さくなっている。

[0085] $Z(S) = V_{\max}(S) / V(S) \cdots (5)$

ここで、入力信号解析部411は、図13に示す彩度及び色相の座標（値）における明度の最大値 $V_{\max}(S)$ の値を記憶部412に記憶している。彩度Sは、下記式（6）で演算される。明度V(S)は、下記式（7）で演算される。

$$S = 255 \cdot (1 - \text{Min} / \text{Max}) \cdots (6)$$

$$V(S) = (\text{Max} / 255)^{2.2} \cdots (7)$$

[0086] 実施形態1の変形例において、表示装置1及びその駆動方法は、下記式（5）に示すように、伸長係数Zを入力信号のMax、Minの関数とすることによって、画質劣化を抑えつつ、輝度の向上が可能となる。

[0087] （実施形態2）

図18は、実施形態2の1画素において、1フレームの期間の画素電極の印加電圧及び発光部のPWMデューティ比の一例である。上述した本実施形態で説明したものと同一構成要素には同一の符号を付して重複する説明は省略する。

[0088] 記憶部412には、発光部31における第4色の輝度増加比 χ が記憶されている。実施形態2において、輝度増加比 χ は、所定のPWMデューティ比において、第4色の発光体33Wの輝度を、同じPWMデューティ比において、第1色の発光体33R、第2色の発光体33G及び第3色の発光体33Bのそれぞれが単独駆動した各輝度の平均で割った値である。

[0089] 図12に示すような、第4の色を加えることによって拡大されたHSV色空間における彩度Sを変数とした明度の最大値 $V_{\max}(S)$ が、例えば、記憶部412に一種のルック・アップ・テーブルとして記憶されている。あるいは、拡大されたHSV色空間における彩度Sを変数とした明度の最大値 $V_{\max}(S)$ は、都度、入力信号解析部411において求められる。

[0090] (第1工程)

まず、入力信号解析部411は、画素P_ixの第1入力信号V_Sに基づき、画素P_ixにおける彩度S及び明度V(S)を求める。入力信号解析部411は、この処理を、全ての画素P_ixに対して行う。

[0091] (第2工程)

次いで、入力信号解析部411は、下記式(8)に基づいて、各画素P_ixにおいて求められたV_{max}(S)/V(S)に基づき伸長係数 α (S)を求める。

$$[0092] \quad \alpha(S) = V_{\max}(S) / V(S) \cdots (8)$$

[0093] 記憶部412には、予め限界値 β (Limit値)が記憶されている。明度V(S)と伸長係数 α (S)の積から求められた伸長された明度の値が最大値V_{max}(S)を超える画素の全画素に対する割合が限界値 β (Limit値)以下となるような伸長係数 α (S)を伸長係数Zとして決定する。

[0094] (第3工程)

次に、入力信号解析部411は、上述した式(4)に基づいて、階調値W₀を求める。入力信号解析部411は、全ての画素P_ixにおいて階調値W₀を求める。

[0095] (第4工程)

その後、入力信号解析部411は、各画素P_ixにおける階調値R₀、G₀及びB₀を、上述した式(1)、式(2)、式(3)に基づいて、求める。

[0096] ここで、第1色の発光期間RON、第2色の発光期間GON、第3色の発光期間BON及び第4色の発光期間WONの発光部31のPWMデューティ比を(1/Z)倍とする。

[0097] 実施形態2において、(1/Z)倍がPWMデューティ比70%となるように、信号調整部413は、光源制御信号LCSAを生成する。この光源制御信号LCSAの信号値[L_{R2}, L_{G2}, L_{B2}, L_{W2}]に基づいて、駆動回路4は、第1色の発光体33R、第2色の発光体33G及び第3色の発光体33BをPWMデューティ比70%で駆動する。

[0098] 信号調整部413は、第2入力信号VCSから第3入力信号VCSAを生成する。第3入力信号VCSAにおいて、第2入力信号VCSの階調値 $[R_0, G_0, B_0, W_0]$ は、階調値 $[R_2, G_2, B_2, W_2]$ と等しい。

[0099] 発光部31は、伸長係数Zの逆数に比例するPWMデューティ比で駆動される。このように、駆動回路4は、第1色の発光体33R、第2色の発光体33G及び第3色の発光体33Bを一律に下げて駆動するので、低消費電力となる。

[0100] (実施形態3)

図19は、実施形態3の1画素において、1フレームの期間の画素電極の印加電圧及び発光部のPWMデューティ比の一例である。上述した本実施形態で説明したものと同一構成要素には同一の符号を付して重複する説明は省略する。図19に示すように、第1色の発光期間RON、第2色の発光期間GON、第3色の発光期間BON及び第4色の発光期間WONの発光部31のPWMデューティ比は異なる。

[0101] 信号調整部413は、階調値 $[R_0, G_0, B_0]$ のうち、0でなく、かつ最小の階調値を特定して基準値とする。実施形態3では、階調値 B_0 が基準値である。次に、信号調整部413は、下記式(9)に示すように、第3入力信号VCSAの階調値 $[R_3, G_3, B_3, W_3]$ を以下の値となるように演算する。

$$R_3 = G_3 = B_3 = W_3 = B_0 \cdots (9)$$

[0102] 次に、信号調整部413は、第2入力信号VCSの階調値 $[R_0, G_0, B_0, W_0]$ に基づいて、光源制御信号LCSAを生成する。基準のPWMデューティ比LSとすると、光源制御信号LCSAの信号値 $[LR_3, LG_3, LB_3, LW_3]$ は、信号値 $[LS \times R_0 / B_0, LS \times G_0 / B_0, LS \times B_0 / B_0, LS \times W_0 / B_0]$ となる。

[0103] 以上説明したように、駆動回路4又は解析部41は、第2入力信号VCSに含まれる、1つの画素 P_{ix} に表示させる第1色、第2色、第3色のうちの1つの階調値を基準値として選択する。そして、第1色の発光期間RON

、第2色の発光期間GON、第3色の発光期間BON及び第4色の発光期間WONにおいて、上述した基準値の階調値 B_0 に基づいて、一定の第1電極である画素電極16の印加電圧が印加される。

[0104] 第1色の発光期間RONでは、第2入力信号VCSに含まれる、1つの画素 P_{ix} に表示させる第1色の階調値 R_0 が基準値の階調値 B_0 で除算された係数に比例するパルス幅変調のデューティ比で、発光部31が制御される。

[0105] 第2色の発光期間GONでは、第2入力信号VCSに含まれる、1つの画素 P_{ix} に表示させる第2色の階調値 G_0 が基準値の階調値 B_0 で除算された係数に比例するパルス幅変調のデューティ比で、発光部31が制御される。

[0106] 第3色の発光期間BONでは、第2入力信号VCSに含まれる、1つの画素 P_{ix} に表示させる第3色の階調値 B_0 が基準値の階調値 B_0 で除算された係数に比例するパルス幅変調のデューティ比で、発光部31が制御される。

[0107] 第4色の発光期間WONでは、第2入力信号VCSに含まれる、1つの画素 P_{ix} に表示させる第4色の階調値 W_0 が基準値の階調値 B_0 で除算された係数に比例するパルス幅変調のデューティ比で、発光部31が制御される。

[0108] これにより、1フレームの間、画素電極16の印加電圧が一定となるので、画素電極16の印加電圧の駆動周波数を下げることができる。

[0109] (実施形態4)

図20は、実施形態4の1画素において、1フレームの期間の画素電極の印加電圧及び発光部のPWMデューティ比の一例である。上述した本実施形態で説明したものと同一構成要素には同一の符号を付して重複する説明は省略する。図20に示すように、第1色の発光期間RON、第2色の発光期間GON、第3色の発光期間BON及び第4色の発光期間WONの発光部31のPWMデューティ比は異なる。

[0110] 信号調整部413は、階調値 $[R_0, G_0, B_0]$ のうち、0でなく、かつ2番目の階調値(中間階調値)を特定して基準値とする。実施形態4では、階調値 R_0 が基準値である。次に、信号調整部413は、下記式(10)に示すように、第3入力信号VCSAの階調値 $[R_4, G_4, B_4, W_4]$ を以下の値

となるように演算する。

$$R_4 = G_4 = B_4 = W_4 = R_0 \cdot \cdot \cdot (10)$$

[0111] 次に、信号調整部413は、第2入力信号VCSの階調値 $[R_0, G_0, B_0, W_0]$ に基づいて、光源制御信号LCSAを生成する。基準のPWMデューティ比LSとすると、光源制御信号LCSAの信号値 $[LR_4, LG_4, LB_4, LW_4]$ は、信号値 $[LS \times R_0 / R_0, LS \times G_0 / R_0, LS \times B_0 / R_0, LS \times W_0 / R_0]$ となる。

[0112] 以上説明したように、駆動回路4又は解析部41は、第2入力信号VCSに含まれる、1つの画素 P_{ix} に表示させる第1色、第2色、第3色のうちの1つの階調値を基準値として選択する。そして、第1色の発光期間RON、第2色の発光期間GON、第3色の発光期間BON及び第4色の発光期間WONにおいて、上述した基準値の階調値 R_0 に基づいて、一定の第1電極である画素電極16の印加電圧が印加される。

[0113] 第1色の発光期間RONでは、第2入力信号VCSに含まれる、1つの画素 P_{ix} に表示させる第1色の階調値 R_0 が基準値の階調値 R_0 で除算された係数に比例するパルス幅変調のデューティ比で、発光部31が制御される。

[0114] 第2色の発光期間GONでは、第2入力信号VCSに含まれる、1つの画素 P_{ix} に表示させる第2色の階調値 G_0 が基準値の階調値 R_0 で除算された係数に比例するパルス幅変調のデューティ比で、発光部31が制御される。

[0115] 第3色の発光期間BONでは、第2入力信号VCSに含まれる、1つの画素 P_{ix} に表示させる第3色の階調値 B_0 が基準値の階調値 R_0 で除算された係数に比例するパルス幅変調のデューティ比で、発光部31が制御される。

[0116] 第4色の発光期間WONでは、第2入力信号VCSに含まれる、1つの画素 P_{ix} に表示させる第4色の階調値 W_0 が基準値の階調値 R_0 で除算された係数に比例するパルス幅変調のデューティ比で、発光部31が制御される。

[0117] これにより、1フレームの間、画素電極16の印加電圧が一定となるので、画素電極16の印加電圧の駆動周波数を下げることができる。

[0118] (実施形態5)

図21は、実施形態5の1画素において、1フレームの期間の画素電極の印加電圧及び発光部の発光強度の一例である。上述した本実施形態で説明したものと同一構成要素には同一の符号を付して重複する説明は省略する。図21に示すように、第1色の発光期間RON、第2色の発光期間GON、第3色の発光期間BON及び第4色の発光期間WONの発光部31のPWMデューティ比は100%であり、いずれの発光強度も70%で同じになる。

[0119] ここで、第2入力信号VCSに含まれる、1つの画素P_ixに表示させる第1色、第2色、第3色のうちの最大階調は、階調値G₁である。階調値G₁による画素電極16の印加電圧は、印加電圧の増加に応じて当該画素P_ixの散乱割合の変化が小さくなる飽和電圧V_{sat}よりも小さい。このため、駆動回路4は、出力範囲に制約されず、駆動回路4は、上限以下で、画素電極16に電圧を印加できる。

[0120] 信号調整部413は、光源制御信号LCSAを生成する。この光源制御信号LCSAの信号値[L_{R2}, L_{G2}, L_{B2}, L_{W2}]に基づいて、駆動回路4は、第1色の発光体33R、第2色の発光体33G及び第3色の発光体33BをPWMデューティ比70%で駆動する。

[0121] 信号調整部413は、第2入力信号VCSから第3入力信号VCSAを生成する。第3入力信号VCSAは、第2入力信号VCSの階調値[R₀, G₀, B₀, W₀]にそれぞれ比例する階調値[R₅, G₅, B₅, W₅]とする。階調値[R₅, G₅, B₅, W₅]は、階調値[R₀, G₀, B₀, W₀]の100/70倍である。

[0122] 第1色の発光期間RON、第2色の発光期間GON、第3色の発光期間BON及び第4色の発光期間WONの画素電極の印加電圧は、第1色の階調値R₀、第2色の階調値G₀、第3色の階調値B₀及び第4色の階調値W₀に比例している。

[0123] (実施形態6)

図22は、実施形態6において、発光体の温度特性の一例である。図23は、実施形態6の1画素において、1フレームの期間の画素電極の印加電圧

及び発光部のPWMデューティ比の一例である。上述した本実施形態で説明したものと同一構成要素には同一の符号を付して重複する説明は省略する。図22に示すように、第1色の発光体33Rは、第2色の発光体33G及び第3色の発光体33Bと温度特性が異なる。第1色の発光体33Rの主な材料は、アルミニウムインジウムガリウムリン（AlInGaP）であるのに対し、第2色の発光体33G及び第3色の発光体33Bの主な材料は、窒化ガリウム（GaN）であるからである。

[0124] 信号調整部413は、光源制御信号LCSAを生成する。この光源制御信号LCSAの信号値 $[L R_6, L G_6, L B_6, L W_6]$ に基づいて、駆動回路4は、第1色の発光体33Rを、第2色の発光体33G及び第3色の発光体33BよりもPWMデューティ比が小さい値で駆動する。例えば、駆動回路4は、第1色の発光体33RをPWMデューティ比70%で駆動し、第2色の発光体33G及び第3色の発光体33BをPWMデューティ比100%で駆動する。

[0125] 信号調整部413は、第2入力信号VCSから第3入力信号VCSAを生成する。第3入力信号VCSAは、第2入力信号VCSの階調値 $[R_0, G_0, B_0, W_0]$ に対して、下記式(11)から式(14)の関係を有する階調値 $[R_6, G_6, B_6, W_6]$ とする。

$$R_6 = 100 / 70 \times R_0 \cdots (11)$$

$$G_6 = G_0 \cdots (12)$$

$$B_6 = B_0 \cdots (13)$$

$$W_6 = W_0 \cdots (14)$$

[0126] 第1色の階調値 R_6 が、第1色の階調値 R_0 よりも大きくなるので、第1色の発光体33RのPWMデューティ比が小さく設定される。第1色の発光体33Rは、第2色の発光体33G及び第3色の発光体33Bよりも発熱温度 T_a の増加に対して相対光度が低下する温度特性を有する。第1色の発光体33Rは、第2色の発光体33G及び第3色の発光体33Bよりも、PWMデューティ比に小さい係数が乗算された状態で、駆動される。これにより、

第1色の発光体33Rの発熱が抑制され、温度上昇による相対光度の低下が抑制される。

[0127] (実施形態7)

図24は、実施形態7の表示装置を表すブロック図である。上述した本実施形態で説明したものと同一構成要素には同一の符号を付して重複する説明は省略する。図24に示すように、発光部31は、第1色の発光体33Rと、第2色の発光体33Gと、第3色の発光体33Bと、第4（例えば、白色）の発光体33Wとを備えている。

[0128] 図3に示すように、第4サブフレーム（第4所定時間）WFにおいて、第4色の発光期間WONで第4色の発光体33Wが発光するとともに、1垂直走査期間GateScan内に選択された画素Pixが光を散乱させて表示する。表示パネル2全体では、1垂直走査期間GateScan内に選択された画素Pixに、上述した各信号線13に各画素Pixの出力階調値に応じた階調信号が供給されていれば、第4色の発光期間WONにおいて第4色のみ点灯している。

[0129] 光源制御部32は、光源制御信号LCSAに基づいて、第1色の発光体33R、第2色の発光体33G、第3色の発光体33B及び第4色の発光体33Wのそれぞれを時分割で発光するように制御する。このように、第1色の発光体33R、第2色の発光体33G、第3色の発光体33B及び第4色の発光体33Wは、フィールドシーケンシャル方式で駆動される。

[0130] 実施形態7の表示装置は、上述した実施形態1から実施形態6にも適用できる。また、実施形態7の表示装置は、後述する他の実施形態にも適用できる。

[0131] (実施形態8)

図25は、実施形態8のフィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。上述した本実施形態で説明したものと同一構成要素には同一の符号を付して重複する説明は省略する。

[0132] 図25に示すように、Nフレームの期間（第1のフレーム期間）と、Nフレームの期間の次のN+1フレームの期間（第2のフレーム期間）とが交互に繰り返される。Nフレームの期間では、第1サブフレームRF、第2サブフレームGF及び第3サブフレームBFが順に処理される。第3サブフレームBFでは、Nフレームの期間とN+1フレームの期間における階調値B₀の平均値に基づいて、処理される。

[0133] N+1フレームの期間では、第1サブフレームRF、第2サブフレームGF及び第4サブフレームWFが順に処理される。これにより、第4サブフレームWFが2つのフレームの期間で1つとなり、輝度が向上する。また、図3に示す処理に比べて、1フレームにおける第1サブフレームRF、第2サブフレームGF又は第3サブフレームBFの割合を増える。その結果、第1色、第2色、第3色の発色がよくなり、視認性が向上する。

[0134] （実施形態8の変形例1）

図26は、実施形態8の変形例1のフィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。上述した本実施形態で説明したものと同一構成要素には同一の符号を付して重複する説明は省略する。

[0135] 図26に示すように、Nフレームの期間と、N+1フレームの期間とが交互に繰り返し処理される。Nフレームの期間では、第1サブフレームRF、第2サブフレームGF及び第3サブフレームBFが順に処理される。

[0136] N+1フレームの期間では、第4サブフレームWF、第1サブフレームRF及び第2サブフレームGFが順に処理される。これにより、第4サブフレームWFが2つのフレームの期間で1つとなり、輝度が向上する。また、図3に示す処理に比べて、1フレームにおける第1サブフレームRF、第2サブフレームGF又は第3サブフレームBFの割合を増える。その結果、第1色、第2色、第3色の発色がよくなり、視認性が向上する。

[0137] （実施形態8の変形例2）

図27は、実施形態8の変形例2のフィールドシーケンシャル方式におい

て、光源が発光するタイミングを説明するタイミングチャートである。上述した本実施形態で説明したものと同一構成要素には同一の符号を付して重複する説明は省略する。

[0138] 図27に示すように、Nフレームの期間（第1のフレーム期間）と、N+1フレームの期間（第2のフレーム期間）、N+2フレームの期間（第3のフレーム期間）、及びN+3フレームの期間（第4のフレーム期間）が処理され、繰り返し処理される。Nフレームの期間では、第1サブフレームRF、第2サブフレームGF及び第3サブフレームBFが順に処理される。

[0139] N+1フレームの期間では、第4サブフレームWF、第1サブフレームRF及び第2サブフレームGFが順に処理される。上述した本実施形態で説明したものと同一構成要素には同一の符号を付して重複する説明は省略する。

[0140] N+2フレームの期間では、第3サブフレームBF、第4サブフレームWF及び第1サブフレームRFが順に処理される。N+3フレームの期間では、第3サブフレームBF、第4サブフレームWF及び第1サブフレームRFが順に処理される。これにより、第4サブフレームWFが4つのフレームの期間で3つとなり、表示装置1の輝度が向上する。また、図3に示す処理に比べて、1フレームにおける第1サブフレームRF、第2サブフレームGF又は第3サブフレームBFの割合が増える。その結果、第1色、第2色、第3色の発色がよくなり、視認性が向上する。

[0141] （実施形態8の変形例3）

図28は、実施形態8の変形例3のフィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。上述した本実施形態で説明したものと同一構成要素には同一の符号を付して重複する説明は省略する。

[0142] 図26に示すように、Nフレームの期間（第1のフレーム期間）と、Nフレームの期間の次のN+1フレームの期間（第2のフレーム）とが交互に繰り返し処理される。Nフレームの期間では、第1サブフレームRF、及び第2サブフレームGFが順に処理される。

[0143] N + 1 フレームの期間では、第3サブフレームBF及び第4サブフレームWFが順に処理される。これにより、第4サブフレームWFが2つのフレームの期間で1つとなり、輝度が向上する。また、図3に示す処理に比べて、1フレームにおける第1サブフレームRF、第2サブフレームGF又は第3サブフレームBFの割合を増やすことができる。その結果、第1色、第2色、第3色の発色がよくなり、視認性が向上する。

[0144] (実施形態9)

図29は、実施形態9の表示装置を表すブロック図である。図29に示すように、発光部31と、発光部31Aとが交互に並べられている。上述した本実施形態で説明したものと同一構成要素には同一の符号を付して重複する説明は省略する。

[0145] 発光部31は、第1色の発光体33Rと、第2色の発光体33Gと、第3色の発光体33Bと、を備えている。発光部31Aは、第1色の発光体33Rと、第2色の発光体33Gと、第4色の発光体33Wとを備えている。

[0146] 実施形態9の表示装置は、上述した実施形態1から実施形態8にも適用できる。

[0147] (実施形態10)

図30は、実施形態10のフィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。実施形態10の表示装置は、実施形態1の表示装置と同じである。図31は、実施形態10において、入力信号値から出力信号値への信号処理による輝度増加を説明する図である。図32は、実施形態10の1画素において、1フレームの期間の画素電極の印加電圧及び発光部のPWMデューティ比の一例である。上述した本実施形態で説明したものと同一構成要素には同一の符号を付して重複する説明は省略する。

[0148] 図30に示すように、表示装置1は、Nフレームの期間を繰り返し処理する。Nフレームの期間では、第1サブフレームRF、第2サブフレームGF及び第3サブフレームBFが順に処理され、繰り返し処理される。

[0149] 図3に示す信号調整部413は、図31に示すように、外光情報の信号ELVに応じた伸長係数Zを記憶部412から読み出す。実施形態10において、伸長係数Zは、1以上の係数である。

[0150] 実施形態10では、伸長係数Zは、記憶部412に記憶されている。上述したように、外光情報の信号ELVが閾値以上である場合、又は、太陽光晴天モード（第1環境モード）、太陽光曇天モード（第2環境モード）、屋内使用モード（第3環境モード）のいずれか1つである場合に、伸長係数Zは、1より大きく、彩度Sの大きさに関わらず一定の値である。例えば、図15に示すように、彩度Sの大きさに関わらず伸長係数Zは2となる。

[0151] 外光情報の信号ELVが閾値より小さい場合、又は、夜間使用モード（第4環境モード）である場合に、伸長係数Zは、1である。

[0152] これにより、外光69の影響が大きい場合又は外光69の影響が大きいと設定されている場合、伸長係数Zは、1より大きくなる。

[0153] 入力信号解析部411は、第2入力信号VCSにおける各画素のRGB信号 $[R_0, G_0, B_0]$ を、次に示す式(15)から式(17)から求める。

$$R_0 = Z \cdot R_i \cdots (15)$$

$$G_0 = Z \cdot G_i \cdots (16)$$

$$B_0 = Z \cdot B_i \cdots (17)$$

[0154] 信号調整部413は、第2入力信号VCSから第3入力信号VCSAを生成する。第3入力信号VCSAは、第2入力信号VCSの階調値 $[R_0, G_0, B_0]$ にと同じ階調値 $[R_{11}, G_{11}, B_{11}]$ とする。

[0155] また、信号調整部413は、光源制御信号LCSAを生成する。この光源制御信号LCSAの階調値 $[LR_{11}, LG_{11}, LB_{11}]$ に基づいて、第1色の発光体33R、第2色の発光体33G及び第3色の発光体33BをPWMデューティ比100%で駆動する。

[0156] 以上説明したように、フィールドシーケンシャル方式により、発光部31において、第1色、第2色、第3色及び第4色のいずれかが発光する。駆動回路4は、入力される第1入力信号VSに含まれ、各画素に表示させる第1

色、第2色及び第3色のRGB信号 $[R_i, G_i, B_i]$ に基づいて、第2入力信号VCSに変換する。第2入力信号VCSの階調値 $[R_0, G_0, B_0, W_0]$ は、第1色、第2色、第3色のRGB信号 $[R_i, G_i, B_i]$ に1以上の伸長係数を乗じており、表示装置1は、第2入力信号VCSに基づいた表示をすることで、視認性が向上する。

[0157] (実施形態10の変形例1)

図33は、実施形態10の変形例1の1画素において、1フレームの期間の画素電極の印加電圧及び発光部のPWMデューティ比の一例である。上述した本実施形態で説明したものと同一構成要素には同一の符号を付して重複する説明は省略する。

[0158] 実施形態10の変形例1において、入力信号解析部411は、実施形態2で説明したように、伸長係数 Z を求める。求めた伸長係数 Z と、上述した式(8)～式(10)から第2入力信号VCSにおける各画素のRGB信号 $[R_0, G_0, B_0]$ を求める。

[0159] ここで、第1色の発光期間RON、第2色の発光期間GON、第3色の発光期間BON及び第4色の発光期間WONの発光部31のPWMデューティ比を $(1/Z)$ 倍とする。

[0160] 実施形態10の変形例1において、 $(1/Z)$ 倍がPWMデューティ比70%となるように、信号調整部413は、光源制御信号LCSAを生成する。この光源制御信号LCSAの信号値 $[LR_{12}, LG_{12}, LB_{12}]$ に基づいて、駆動回路4は、第1色の発光体33R、第2色の発光体33G及び第3色の発光体33BをPWMデューティ比70%で駆動する。

[0161] 信号調整部413は、第2入力信号VCSから第3入力信号VCSAを生成する。第3入力信号VCSAにおいて、第2入力信号VCSの階調値 $[R_0, G_0, B_0]$ は、階調値 $[R_{12}, G_{12}, B_{12}]$ と等しい。

[0162] 発光部31は、伸長係数 Z の逆数に比例するPWMデューティ比で駆動される。このように、駆動回路4は、第1色の発光体33R、第2色の発光体33G及び第3色の発光体33Bを一律に下げて駆動するので、低消費電力

となる。

[0163] (実施形態10の変形例2)

図34は、実施形態10の変形例2の1画素において、1フレームの期間の画素電極の印加電圧及び発光部のPWMデューティ比の一例である。上述した本実施形態で説明したものと同一構成要素には同一の符号を付して重複する説明は省略する。

[0164] 信号調整部413は、階調値 $[R_0, G_0, B_0]$ のうち、0でなく、かつ最小の階調値を特定して基準値とする。実施形態10の変形例2では、階調値 B_0 が基準値である。次に、信号調整部413は、第3入力信号VCSAの階調値 $[R_3, G_3, B_3]$ を以下の値となるように演算する。

$$R_{13} = G_{13} = B_{13} = B_0$$

[0165] 次に、信号調整部413は、第2入力信号VCSの階調値 $[R_0, G_0, B_0]$ に基づいて、光源制御信号LCSAを生成する。基準のPWMデューティ比 LS とすると、光源制御信号LCSAの信号値 $[LR_{13}, LG_{13}, LB_{13}, LW_{13}]$ は、信号値 $[LS \times R_0 / B_0, LS \times G_0 / B_0, LS \times B_0 / B_0]$ となる。

[0166] 以上説明したように、駆動回路4又は解析部41は、第2入力信号VCSに含まれる、1つの画素 P_{ix} に表示させる第1色、第2色、第3色のうちの1つの階調値を基準値として選択する。そして、第1色の発光期間 RON 、第2色の発光期間 GON 、第3色の発光期間 BON において、上述した基準値の階調値 B_0 に基づいて、一定の第1電極である画素電極16の印加電圧が印加される。

[0167] 第1色の発光期間 RON では、第2入力信号VCSに含まれる、1つの画素 P_{ix} に表示させる第1色の階調値 R_0 が基準値の階調値 B_0 で除算された係数に比例するパルス幅変調のデューティ比で、発光部31が制御される。

[0168] 第2色の発光期間 GON では、第2入力信号VCSに含まれる、1つの画素 P_{ix} に表示させる第2色の階調値 G_0 が基準値の階調値 B_0 で除算された係数に比例するパルス幅変調のデューティ比で、発光部31が制御される。

[0169] 第3色の発光期間BONでは、第2入力信号VCSに含まれる、1つの画素P_ixに表示させる第3色の階調値B₀が基準値の階調値B₀で除算された係数に比例するパルス幅変調のデューティ比で、発光部31が制御される。

[0170] これにより、1フレームの間、画素電極16の印加電圧が一定となるので、画素電極16の印加電圧の駆動周波数を下げることができる。

[0171] (実施形態10の変形例3)

図35は、実施形態10の変形例3の1画素において、1フレームの期間の画素電極の印加電圧及び発光部のPWMデューティ比の一例である。上述した本実施形態で説明したものと同一構成要素には同一の符号を付して重複する説明は省略する。

[0172] 信号調整部413は、階調値[R₀, G₀, B₀]のうち、0でなく、かつ2番目の階調値を特定して基準値とする。実施形態10の変形例3では、階調値R₀が基準値である。次に、信号調整部413は、第3入力信号VCSAの階調値[R₁₄, G₁₄, B₁₄]を以下の値となるように演算する。

$$R_{14} = G_{14} = B_{14} = W_{14} = R_0$$

[0173] 次に、信号調整部413は、第2入力信号VCSの階調値[R₀, G₀, B₀]に基づいて、光源制御信号LCSAを生成する。基準のPWMデューティ比LSとすると、光源制御信号LCSAの信号値[L R₁₄, L G₁₄, L B₁₄, L W₁₄]は、信号値[LS×R₀/R₀, LS×G₀/R₀, LS×B₀/R₀, LS×W₀/R₀]となる。

[0174] 以上説明したように、駆動回路4又は解析部41は、第2入力信号VCSに含まれる、1つの画素P_ixに表示させる第1色、第2色、第3色のうちの1つの階調値を基準値として選択する。そして、第1色の発光期間RON、第2色の発光期間GON、第3色の発光期間BONにおいて、上述した基準値の階調値R₀に基づいて、一定の第1電極である画素電極16の印加電圧が印加される。

[0175] 第1色の発光期間RONでは、第2入力信号VCSに含まれる、1つの画素P_ixに表示させる第1色の階調値R₀が基準値の階調値R₀で除算された

係数に比例するパルス幅変調のデューティ比で、発光部 31 が制御される。

[0176] 第2色の発光期間 GON では、第2入力信号 VCS に含まれる、1つの画素 P_{ix} に表示させる第2色の階調値 G_0 が基準値の階調値 R_0 で除算された係数に比例するパルス幅変調のデューティ比で、発光部 31 が制御される。

[0177] 第3色の発光期間 BON では、第2入力信号 VCS に含まれる、1つの画素 P_{ix} に表示させる第3色の階調値 B_0 が基準値の階調値 R_0 で除算された係数に比例するパルス幅変調のデューティ比で、発光部 31 が制御される。

[0178] これにより、1フレームの間、画素電極 16 の印加電圧が一定となるので、画素電極 16 の印加電圧の駆動周波数を下げることができる。

[0179] (実施形態 10 の変形例 4)

図 36 は、実施形態 10 の変形例 4 の 1 画素において、1 フレームの期間の画素電極の印加電圧及び発光部の PWM デューティ比の一例である。上述した本実施形態で説明したものと同一構成要素には同一の符号を付して重複する説明は省略する。

[0180] 図 36 に示すように、N フレームの期間、N+1 フレームの期間及び N+2 フレームの期間が順に処理され、繰り返し処理される。N フレームの期間では、第1サブフレーム RF、及び第2サブフレーム GF が順に処理される。

[0181] N+1 フレームの期間では、第3サブフレーム BF 及び第1サブフレーム RF が順に処理される。

[0182] N+2 フレームの期間では、第2サブフレーム GF 及び第3サブフレーム BF が順に処理される。図 32 に示す処理に比べて、1 フレームにおける第1サブフレーム RF、第2サブフレーム GF 又は第3サブフレーム BF の割合を増える。その結果、第1色、第2色、第3色の発色がよくなり、視認性が向上する。

[0183] 以上、本開示の好適な実施の形態を説明したが、本開示はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本開示の趣旨を逸脱しない範囲で種々の変更が可能である。

本開示の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本開示の技術的範囲に属する。上述した開示を基にして当業者が適宜設計変更して実施しうる全ての技術も、本開示の要旨を包含する限り、本開示の技術的範囲に属する。

[0184] 例えば、表示パネル 2 は、スイッチング素子を有しないパッシブマトリクス型パネルであってもよい。パッシブマトリクスパネル型パネルには、平面視で P X 方向に延在する第 1 電極及び P Y 方向に延在する第 2 電極及び第 1 電極又は第 2 電極に電氣的に接続された配線を有する。第 1 電極、第 2 電極及び配線は、例えば I T O など形成される。例えば、上述した第 1 電極を有した第 1 透光性基板 10 と、第 2 電極を有した第 2 透光性基板 20 とが液晶層 50 を挟んで、互に対向する。

[0185] また、第 1 配向膜 55 及び第 2 配向膜 56 が垂直配向膜である例について述べたが、第 1 配向膜 55 及び第 2 配向膜 56 はそれぞれ水平配向膜であってもよい。第 1 配向膜 55 及び第 2 配向膜 56 は、モノマーを高分子化する際に、モノマーを所定の方向に配向させる機能を有していればよい。これにより、モノマーは、所定の方向に配向した状態で高分子化したポリマーとなる。第 1 配向膜 55 及び第 2 配向膜 56 が水平配向膜の場合は、画素電極 16 と共通電極 22 との間に電圧が印加されていない状態で、バルク 51 の光軸 $A \times 1$ と微粒子 52 の光軸 $A \times 2$ の向きは互いに等しく、P Z 方向と直交する方向となる。当該 P Z 方向と垂直な方向とは、平面視で第 1 透光性基板 10 の辺に沿った P X 方向又は P Y 方向に該当する。

[0186] 本開示は、以下の態様もとることができる。

(1)

第 1 透光性基板と、

前記第 1 透光性基板と対向する第 2 透光性基板と、

前記第 1 透光性基板と前記第 2 透光性基板との間に封入される高分子分散型液晶を有する液晶層と、

前記第 1 透光性基板の側面及び前記第 2 透光性基板の側面の少なくとも 1

つに対向する少なくとも 1 つの発光部と、

前記液晶層を挟むように第 1 電極及び第 2 電極を備え、

フィールドシーケンシャル方式により、前記発光部において、第 1 色、第 2 色、及び第 3 色のいずれかが発光し、

入力される第 1 入力信号に含まれ、各画素に表示させる前記第 1 色、前記第 2 色及び前記第 3 色のそれぞれの階調値に 1 以上の伸長係数を乗じた第 2 入力信号を求める駆動回路と、を含む表示装置。

(2)

前記第 1 透光性基板は、第 1 主面及び前記第 1 主面と平行な平面である第 2 主面を備え、

前記第 2 透光性基板は、第 1 主面及び前記第 1 主面と平行な平面である第 2 主面を備え、

前記高分子分散型液晶が非散乱状態である場合、前記第 1 透光性基板の第 1 主面から前記第 2 透光性基板の第 1 主面側の背景が視認され、又は前記第 2 透光性基板の第 1 主面から前記第 1 透光性基板の第 1 主面側の背景が視認される、上記 (1) に記載の表示装置。

(3)

前記伸長係数の逆数に比例し、かつ前記第 1 色、前記第 2 色、及び前記第 3 色が同じパルス幅変調のデューティ比となるように前記発光部が制御され、

前記第 2 入力信号に含まれる、前記第 1 色、前記第 2 色、及び前記第 3 色のそれぞれの階調値に応じた前記第 1 電極の印加電圧を印加する、上記 (1) 又は (2) 項に記載の表示装置。

(4)

前記伸長係数の逆数に比例し、かつ前記第 1 色、前記第 2 色、及び前記第 3 色が同じ発光強度となるように前記発光部が制御され、

前記第 2 入力信号に含まれる、前記第 1 色、前記第 2 色、及び前記第 3 色のそれぞれの階調値に応じた前記第 1 電極の印加電圧を印加する、上記 (1)

)又は(2)に記載の表示装置。

(5)

前記第2入力信号に含まれる、1つの前記画素に表示させる前記第1色、前記第2色、前記第3色のうちの最大階調に基づく前記第1電極の印加電圧は、前記第1電極の印加電圧の増加に応じて当該画素の散乱割合の変化が小さくなる飽和電圧よりも小さい、上記(3)又は(4)に記載の表示装置。

(6)

前記第2入力信号に含まれる、1つの前記画素に表示させる前記第1色、前記第2色、前記第3色のうちの1つの階調値を基準値として選択し、

前記第1色の発光期間、前記第2色の発光期間、及び前記第3色の発光期間において、前記基準値の階調に基づいて、一定の前記第1電極の印加電圧が印加される、上記(1)又は(2)に記載の表示装置。

(7)

前記第1色の発光期間では、前記第2入力信号に含まれる、1つの前記画素に表示させる前記第1色の階調値が前記基準値で除算された係数に比例するパルス幅変調のデューティ比で前記発光部が制御され、

前記第2色の発光期間では、前記第2入力信号に含まれる、1つの前記画素に表示させる前記第2色の階調値が前記基準値で除算された係数に比例するパルス幅変調のデューティ比で前記発光部が制御され、

前記第3色の発光期間では、前記第2入力信号に含まれる、1つの前記画素に表示させる前記第3色の階調値が前記基準値で除算された係数に比例するパルス幅変調のデューティ比で前記発光部が制御される、上記(6)に記載の表示装置。

(8)

前記基準値は、前記第2入力信号に含まれる、1つの前記画素に表示させる前記第1色、前記第2色、前記第3色のうちの最小階調値である、上記(6)又は(7)に記載の表示装置。

(9)

前記基準値は、前記第 2 入力信号に含まれる、1 つの前記画素に表示させる前記第 1 色、前記第 2 色、前記第 3 色のうちの間階調値である、上記（6）又は（7）に記載の表示装置。

（10）

1 つのフレーム期間において、前記第 1 色の発光期間、前記第 2 色の発光期間、及び前記第 3 色の発光期間が順に処理される、上記（1）から（9）のいずれか 1 つに記載の表示装置。

（11）

第 1 のフレーム期間において、前記第 1 色の発光期間、及び前記第 2 色の発光期間が順に処理され、

前記第 1 のフレーム期間の次の第 2 のフレーム期間において、前記第 3 色の発光期間及び前記第 1 色の期間が順に処理され、

前記第 2 のフレーム期間の次の第 3 のフレーム期間において、前記第 2 色の発光期間及び前記第 3 色の期間が順に処理される、上記（1）から（9）のいずれか 1 つに記載の表示装置。

符号の説明

- [0187] 1 表示装置
2 表示パネル
3 サイド光源装置
4 駆動回路
9 上位制御部
10A 第 1 主面
10B 第 2 主面
10C 第 1 側面
10D 第 2 側面
10E 第 3 側面
10F 第 4 側面
10 第 1 透光性基板

- 1 2 走査線
- 1 2 G ゲート電極
- 1 3 S ソース電極
- 1 3 信号線
- 1 4 D ドレイン電極
- 1 4 導電性配線
- 1 5 半導体層
- 1 6 画素電極
- 1 9 封止部
- 2 0 第2透光性基板
- 2 0 A 第1主面
- 2 0 B 第2主面
- 2 0 C 第1側面
- 2 0 D 第2側面
- 2 0 E 第3側面
- 2 0 F 第4側面
- 2 2 共通電極
- 3 1 発光部
- 3 2 光源制御部
- 3 3 R 発光体
- 3 3 G 発光体
- 3 3 B 発光体
- 4 1 解析部
- 4 2 画素制御部
- 4 3 ゲート駆動部
- 4 4 ソース駆動部
- 4 5 共通電位駆動部
- 5 0 液晶層

- 5 1 バルク
- 5 2 微粒子
- 5 5 第 1 配向膜
- 5 6 第 2 配向膜
- 6 1 外光設定部
- 9 1 画像出力部
- 9 2 フレキシブル基板

請求の範囲

[請求項1]

第1透光性基板と、
前記第1透光性基板と対向する第2透光性基板と、
前記第1透光性基板と前記第2透光性基板との間に封入される高分子分散型液晶を有する液晶層と、
前記第1透光性基板の側面及び前記第2透光性基板の側面の少なくとも1つに対向する少なくとも1つの発光部と、
前記液晶層を挟むように第1電極及び第2電極を備え、
フィールドシーケンシャル方式により、前記発光部において、第1色、第2色、第3色及び第4色のいずれかが発光し、
入力される第1入力信号に含まれ、各画素に表示させる前記第1色、前記第2色及び前記第3色のRGB信号に基づいて、前記第1色、前記第2色、前記第3色及び前記第4色のそれぞれの階調値を含む第2入力信号に変換する駆動回路と、を含む表示装置。

[請求項2]

前記第1透光性基板は、第1主面及び前記第1主面と平行な平面である第2主面を備え、
前記第2透光性基板は、第1主面及び前記第1主面と平行な平面である第2主面を備え、
前記高分子分散型液晶が非散乱状態である場合、前記第1透光性基板の第1主面から前記第2透光性基板の第1主面側の背景が視認され、又は前記第2透光性基板の第1主面から前記第1透光性基板の第1主面側の背景が視認される、請求項1に記載の表示装置。

[請求項3]

前記発光部は、前記第1色を発光する第1発光体と、前記第2色を発光する第2発光体と、前記第3色を発光する第3発光体と、を備え、
前記第4色が発光する第4発光期間において、前記第1発光体、前記第2発光体及び前記第3発光体が同時発光する、請求項1又は2に記載の表示装置。

- [請求項4] 前記発光部は、前記第1色を発光する第1発光体と、前記第2色を発光する第2発光体と、前記第3色を発光する第3発光体と、前記第4色を発光する第4発光体と、を備える、請求項1又は2に記載の表示装置。
- [請求項5] 前記第1発光体は、前記第2発光体及び前記第3発光体よりも発熱温度の増加に対して相対光度が低下する温度特性を有し、
前記第1発光体は、前記第2発光体及び前記第3発光体よりも、パルス幅変調のデューティ比に小さい係数が乗算された状態で、駆動される請求項3又は4に記載の表示装置。
- [請求項6] 前記第1色、前記第2色、前記第3色及び前記第4色が同じパルス幅変調のデューティ比となるように前記発光部が制御され、
前記第2入力信号に含まれる、前記第1色、前記第2色、前記第3色及び前記第4色のそれぞれの階調値に応じた前記第1電極の印加電圧を印加する、請求項1から5のいずれか1項に記載の表示装置。
- [請求項7] 前記第1色、前記第2色、前記第3色及び前記第4色が同じ発光強度となるように前記発光部が制御され、
前記第2入力信号に含まれる、前記第1色、前記第2色、前記第3色及び前記第4色のそれぞれの階調値に応じた前記第1電極の印加電圧を印加する、請求項1から5のいずれか1項に記載の表示装置。
- [請求項8] 前記第2入力信号に含まれる、1つの前記画素に表示させる前記第1色、前記第2色、前記第3色のうちの最大階調に基づく前記第1電極の印加電圧は、前記第1電極の印加電圧の増加に応じて当該画素の散乱割合の変化が小さくなる飽和電圧よりも小さい、請求項6又は7に記載の表示装置。
- [請求項9] 前記第2入力信号に含まれる、1つの前記画素に表示させる前記第1色、前記第2色、前記第3色のうちの1つの階調値を基準値として選択し、
前記第1色の発光期間、前記第2色の発光期間、前記第3色の発光

期間及び前記第4色の発光期間において、前記基準値の階調に基づいて、一定の前記第1電極の印加電圧が印加される、請求項1から5のいずれか1項に記載の表示装置。

[請求項10] 前記第1色の発光期間では、前記第2入力信号に含まれる、1つの前記画素に表示させる前記第1色の階調値が前記基準値で除算された係数に比例するパルス幅変調のデューティ比で前記発光部が制御され、

前記第2色の発光期間では、前記第2入力信号に含まれる、1つの前記画素に表示させる前記第2色の階調値が前記基準値で除算された係数に比例するパルス幅変調のデューティ比で前記発光部が制御され、

前記第3色の発光期間では、前記第2入力信号に含まれる、1つの前記画素に表示させる前記第3色の階調値が前記基準値で除算された係数に比例するパルス幅変調のデューティ比で前記発光部が制御され、

前記第4色の発光期間では、前記第2入力信号に含まれる、1つの前記画素に表示させる前記第4色の階調値が前記基準値で除算された係数に比例するパルス幅変調のデューティ比で前記発光部が制御される、請求項9に記載の表示装置。

[請求項11] 前記基準値は、前記第2入力信号に含まれる、1つの前記画素に表示させる前記第1色、前記第2色、前記第3色のうちの最小階調値である、請求項9又は10に記載の表示装置。

[請求項12] 前記基準値は、前記第2入力信号に含まれる、1つの前記画素に表示させる前記第1色、前記第2色、前記第3色のうちの中間階調値である、請求項9又は10に記載の表示装置。

[請求項13] 1つのフレーム期間において、前記第1色の発光期間、前記第2色の発光期間、前記第3色の発光期間及び前記第4色の期間が順に処理される、請求項1から12のいずれか1項に記載の表示装置。


- [請求項14] 第1のフレーム期間において、前記第1色の発光期間、前記第2色の発光期間及び前記第3色の発光期間が順に処理され、
前記第1のフレーム期間の次の第2のフレーム期間において、前記第1色の発光期間、前記第2色の発光期間及び前記第4色の期間が順に処理される、請求項1から12のいずれか1項に記載の表示装置。
- [請求項15] 第1のフレーム期間において、前記第1色の発光期間、前記第2色の発光期間及び前記第3色の発光期間が順に処理され、
前記第1のフレーム期間の次の第2のフレーム期間において、前記第4色の発光期間、前記第1色の発光期間及び前記第2色の期間が順に処理される、請求項1から12のいずれか1項に記載の表示装置。
- [請求項16] 第1のフレーム期間において、前記第1色の発光期間、前記第2色の発光期間及び前記第3色の発光期間が順に処理され、
前記第1のフレーム期間の次の第2のフレーム期間において、前記第4色の発光期間、前記第1色の発光期間及び前記第2色の期間が順に処理され、
前記第2のフレーム期間の次の第3のフレーム期間において、前記第3色の発光期間、前記第4色の発光期間及び前記第1色の期間が順に処理され、
前記第3のフレーム期間の次の第4のフレーム期間において、前記第2色の発光期間、前記第3色の発光期間及び前記第4色の期間が順に処理される、請求項1から12のいずれか1項に記載の表示装置。
- [請求項17] 第1のフレーム期間において、前記第1色の発光期間、及び前記第2色の発光期間が順に処理され、
前記第1のフレーム期間の次の第2のフレーム期間において、前記第3色の発光期間及び前記第4色の期間が順に処理される、請求項1から12のいずれか1項に記載の表示装置。
- [請求項18] 前記第2入力信号に含まれる、前記第1色、前記第2色、及び前記第3色のそれぞれの階調値は、1以上の伸長係数と、前記第1入力信

号に含まれる、前記第 1 色、前記第 2 色、及び前記第 3 色のそれぞれの階調値の関数に基づいて求められる、請求項 1 から 17 のいずれか 1 項に記載の表示装置。


[請求項19] 前記第 2 入力信号に含まれる前記第 4 色の階調値は、前記伸長係数と、前記発光部における前記第 4 色の輝度増加比と、前記第 1 入力信号に含まれる前記第 1 色の階調値、前記第 2 色の階調値及び前記第 3 色の階調値のうちの最小値との関数に基づいて求められる、請求項 18 に記載の表示装置。

[請求項20] 前記発光部は、前記伸長係数の逆数に比例するパルス幅変調のデューティ比で駆動される、請求項 18 又は 19 に記載の表示装置。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]



[図9]




[図10]




[illegible]

[図13]




[図14]




[図15]




[図16]




[図17]




[図18]




[図19]




[図20]




[図21]




[図22]



[図23]




[図24]




The diagram illustrates the timing of a 16-bit parallel adder, showing two 8-bit stages. The total time for the 16-bit operation is labeled as $N+17\Delta$. The time for the 8-bit operation is labeled as $N\Delta$. The diagram shows the propagation of a carry signal through the stages, with labels for various time intervals: RF (Ripple Flag), BF (Borrow Flag), GF (Gate Flag), WF (Wave Flag), and WON (Wave On). The diagram also shows the Gate Scan and RON (Ripple On) signals for each stage.


[図26]




[図27]




[図28]




[図29]



[図30]



[図31]



[図32]






Figure 1 illustrates the structure and PWM duty ratio of a pixel. The top part shows a pixel divided into three horizontal regions: RON (left), GON (middle), and BON (right). The total height is 1F. The middle GON region is further divided into G12 (top) and B12 (bottom). The bottom part shows the PWM duty ratio for each region: LR12 (left), LG12 (middle), and LB12 (right). The duty ratio for each region is 70%.


[図34]



[図35]



[図36]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2019/031867

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl. G02F1/133 (2006.01) i, G02F1/1334 (2006.01) i, G02F1/13357 (2006.01) i, G09G3/36 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl. G02F1/133, G02F1/1334, G02F1/13357, G09G3/36

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996

Published unexamined utility model applications of Japan 1971-2019

Registered utility model specifications of Japan 1996-2019

Published registered utility model applications of Japan 1994-2019

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP 2018-120021 A (JAPAN DISPLAY INC.) 02 August 2018, paragraphs [0009]-[0059], [0073], fig. 1-13 & US 2018/0211611 A1, paragraphs [0030]-[0091], [0111], fig. 1-13	1-4, 6-13, 18-20 5, 14-17
Y A	WO 2017/051768 A1 (SHARP CORPORATION) 30 March 2017, paragraphs [0035]-[0071], [0077]-[0083], fig. 1-17, 19-21 & US 2018/0286327 A1, paragraphs [0100]-[0141], [0150]-[0159], fig. 1-17, 19-21	1-4, 6-13, 18-20 5, 14-17



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
30.09.2019

Date of mailing of the international search report
08.10.2019

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2019/031867

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP 2002-318564 A (FUJITSU LIMITED) 31 October 2002, paragraphs [0035]-[0076], fig. 1-9 (Family: none)	1-4, 6-13, 18-20 5, 14-17
Y A	JP 2010-33009 A (SONY CORPORATION) 12 February 2010, paragraphs [0141]-[0156], fig. 18, 19 & US 2009/0315921 A1, paragraphs [0290]-[0344], fig. 18, 19 & KR 10-2009-0133090 A & CN 101615385 A	1-4, 6-13, 18-20 5, 14-17
A	JP 2008-89929 A (BROTHER INDUSTRIES, LTD.) 17 April 2008, entire text, all drawings (Family: none)	5

A. 発明の属する分野の分類（国際特許分類（I P C））

Int.Cl. G02F1/133(2006.01)i, G02F1/1334(2006.01)i, G02F1/13357(2006.01)i, G09G3/36(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. G02F1/133, G02F1/1334, G02F1/13357, G09G3/36

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 1 9 年
日本国実用新案登録公報	1 9 9 6 - 2 0 1 9 年
日本国登録実用新案公報	1 9 9 4 - 2 0 1 9 年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2018-120021 A（株式会社ジャパンディスプレイ）2018.08.02, 段落[0009]-[0059], [0073], 図 1-13	1-4, 6-13, 18-20
A	& US 2018/0211611 A1, 段落[0030]-[0091], [0111], 図 1-13	5, 14-17
Y	WO 2017/051768 A1（シャープ株式会社）2017.03.30, 段落[0035]-[0071], [0077]-[0083], 図 1-17, 19-21	1-4, 6-13, 18-20
A	& US 2018/0286327 A1, 段落[0100]-[0141], [0150]-[0159], 図 1-17, 19-21	5, 14-17

C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

3 0 . 0 9 . 2 0 1 9

国際調査報告の発送日

0 8 . 1 0 . 2 0 1 9

国際調査機関の名称及びあて先

日本国特許庁（I S A / J P）

郵便番号 1 0 0 - 8 9 1 5

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

鈴木 俊光

2 L

9 1 1 5

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 2 9 5

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y A	JP 2002-318564 A (富士通株式会社) 2002. 10. 31, 段落[0035]-[0076], 図 1-9 (ファミリーなし)	1-4, 6-13, 18-20 5, 14-17
Y A	JP 2010-33009 A (ソニー株式会社) 2010. 02. 12, 段落[0141]-[0156], 図 18-19 & US 2009/0315921 A1, 段落[0290]-[0344], 図 18-19 & KR 10-2009-0133090 A & CN 101615385 A	1-4, 6-13, 18-20 5, 14-17
A	JP 2008-89929 A (ブラザー工業株式会社) 2008. 04. 17, 全文, 全図 (ファミリーなし)	5