


## (12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织

国际局

(43) 国际公布日

2018年5月17日 (17.05.2018)



WIPO | PCT



(10) 国际公布号

WO 2018/085972 A1

(51) 国际专利分类号:  
G01R 27/26 (2006.01) G01D 5/24 (2006.01)

(74) 代理人: 上海晨皓知识产权代理事务所(普通合伙) (SHANGHAI CHENHAO INTELLECTUAL PROPERTY LAW FIRM GENERAL PARTNERSHIP); 中国上海市黄浦区制造局路787号二幢202B室, Shanghai 200011 (CN).

(21) 国际申请号: PCT/CN2016/105002

(22) 国际申请日: 2016年11月8日 (08.11.2016)

(25) 申请语言: 中文

(81) 指定国(除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(26) 公布语言: 中文

(71) 申请人: 深圳市汇顶科技股份有限公司 (SHENZHEN HUIDING TECHNOLOGY CO., LTD.) [CN/CN]; 中国广东省深圳市福田区保税区腾飞工业大厦B座13层, Guangdong 518045 (CN)。

(72) 发明人: 汪正峰 (WANG, Zhengfeng); 中国广东省深圳市福田区保税区腾飞工业大厦B座13层, Guangdong 518045 (CN)。

(54) Title: CAPACITOR DETECTION CIRCUIT AND CONTROL METHOD THEREFOR

(54) 发明名称: 电容检测电路及其控制方法




图 2

(57) **Abstract:** A capacitor detection circuit and a control method therefor, which relate to the technical field of electronics. The capacitor detection circuit comprises: a switch capacitor amplifier, a comparator ( $C_{omp}$ ), and a sequential control unit (H). The switch capacitor amplifier comprises a variable capacitor array ( $C_c$ ) that is connected to a to-be-detected capacitor and that has N capacitor branches, N being an integer and N being greater than 1. A first input end of the comparator ( $C_{omp}$ ) is connected to an output end of the switch capacitor amplifier, and a second input end of the comparator ( $C_{omp}$ ) is connected to a first reference voltage ( $V_{cm}$ ). An input end of the sequential control unit (H) is connected to an output end (D) of the comparator ( $C_{omp}$ ), and an output end of the sequential control unit (H) is connected to a capacitor adjustment end of the variable capacitor array ( $C_c$ ). By means of the capacitor detection circuit, the structure of a circuit is simplified, and a capacitance value is directly converted into a digital value, thereby greatly reducing the area and the power.



(84) 指定国(除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

- 包括国际检索报告(条约第21条(3))。

---

consumption of the capacitor detection circuit.

(57) 摘要: 一种电容检测电路及其控制方法, 属于电子技术领域, 该电容检测电路包括: 开关电容放大器、比较器 ( $C_{omp}$ ) 以及时序控制单元 (H); 开关电容放大器包括与待检测电容 ( $C_x$ ) 连接的具有N条电容支路的可变电容阵列 ( $C_c$ ); 其中, N为自然数且 $N>1$ ; 比较器 ( $C_{omp}$ ) 的第一输入端连接至开关电容放大器的输出端, 比较器 ( $C_{omp}$ ) 的第二输入端连接至第一参考电压 ( $V_{cm}$ ); 时序控制单元 (H) 的输入端连接至比较器 ( $C_{omp}$ ) 的输出端 (D), 时序控制单元 (H) 的输出端连接至可变电容阵列 ( $C_c$ ) 的电容调节端。该电容检测电路, 简化了电路结构, 且将电容值直接转换成数字量的方式, 极大的降低了电容检测电路的面积以及功耗。

## 电容检测电路及其控制方法

### 技术领域

本发明实施例涉及电子技术领域，特别涉及一种电容检测电路及其控制  
5 方法。

### 背景技术

目前，电容型传感器通常用作输入设备，广泛应用于多种电子系统中，  
为电子系统提供关于输入的信息(诸如位置、运动、作用力以及持续时间等)。  
10 一般的，用户通过操作(例如靠近、接触、按压以及滑动等)电容型传感器  
的一个或者多个传感区域，与传感区域产生电容效应，通过将电容效应进行  
量化，就可以判断用户的操作。其中，电容检测电路是电容型传感器的核心，  
其电路设计直接影响着电容型传感器的整体成本与功耗。

如图 1 所示为现有的电容检测电路图，包括待检测电容  $C_x$ 、积分器  $F_x$   
15 和模拟数字转换器 ADC。待检测电容  $C_x$  的第一端通过积分器  $F_x$  连接于模拟  
数字转换器 ADC，待检测电容  $C_x$  的第二端接地  $GND_0$ 。其中，积分器  $F_x$  将  
电容效应转换成电压量，然后经过模拟数字转换器 ADC 采样量化成数字量，  
从而完成电容检测。

然而，在实现本发明的过程中，发明人发现现有技术中存在如下问题：  
20 现有的电容检测电路比较复杂，并且使用到模拟数字转换器 ADC，导致电容  
检测电路的面积以及功耗非常大，对电容型传感器非常不利。

### 发明内容

本发明实施例实施方式的目的在于提供一种电容检测电路及其控制方

法，简化了电路结构，且将电容值直接转换成数字量的方式，极大的降低了电容检测电路的面积以及功耗。

为解决上述技术问题，本发明的实施例提供了一种电容检测电路，包括：开关电容放大器、比较器以及时序控制单元；所述开关电容放大器包括与待检测电容连接的具有  $N$  条电容支路的可变电容阵列；其中， $N$  为自然数且  $N>1$ ；所述比较器的第一输入端连接至所述开关电容放大器的输出端，所述比较器的第二输入端连接至第一参考电压；所述时序控制单元的输入端连接至所述比较器的输出端，所述时序控制单元的输出端连接至所述可变电容阵列的电容调节端；其中，在  $N$  个时钟周期中，所述时序控制单元依次禁能所述可变电容阵列中的  $N$  条电容支路，所述比较器的输出端依次输出用于表征所述待检测电容的  $N$  个数字量。

本发明的实施例还提供了一种电容检测电路的控制方法，应用于上述的电容检测电路，所述控制方法包括：第  $i+1$  个时钟周期中，控制所述开关电容放大器进入第一非交叠阶段；在所述非交叠阶段中，对所述开关电容放大器进行放电，并且，当  $i+1\geq 2$  时，若所述比较器在第  $i$  个时钟周期中输出的第  $i$  个数字量为 0，使能所述可变电容阵列中的第  $N-i$  条电容支路；控制所述开关电容放大器进入复位阶段；在所述复位阶段中，对所述开关电容放大器进行充电；控制所述开关电容放大器进入第二非交叠阶段；在所述第二非交叠阶段中，禁能所述可变电容阵列中的第  $N-(i+1)$  条电容支路；控制所述开关电容放大器进入放大阶段；在所述放大阶段中，所述比较器输出第  $i+1$  个数字量；其中， $i=0,1,2, \dots, N-1$ ；在  $N$  个时钟周期中，所述比较器依次输出的  $N$  个数字量用于表征所述待检测电容。

本发明实施例相对于现有技术而言，提供了一种电容检测电路，包括开关电容放大器、比较器以及时序控制单元。开关电容放大器包括具有  $N$  条电容支路的可变电容阵列（ $N$  为自然数且  $N>1$ ）。在  $N$  个时钟周期中，时序控

制单元依次禁能可变电容阵列中的 N 条电容支路，比较器的输出端依次输出用于表征待检测电容的 N 个数字量；即本发明实施例省去模拟数字转换器 ADC，而采用逐次逼近的方式将待检测电容的电容值直接转换成数字量，简化了电路结构，极大的降低了电容检测电路的面积以及功耗。

5 另外，第一参考电压大于所述第三参考电压且小于所述第二参考电压，所述比较器的第一输入端与第二输入端分别为正相输入端与反相输入端。本实施例中，提供了开关电容放大器与比较器的一种连接方式。

另外，第一参考电压大于所述第二参考电压且小于所述第三参考电压，所述比较器的第一输入端与第二输入端分别为反相输入端与正相输入端。本  
10 实施例中，提供了开关电容放大器与比较器的另一种连接方式。

另外，第一参考电压为所述第二参考电压与所述第三参考电压之和的一半。本实施例中，提供了第一参考电压的一种取值方式，使得电路减少计算量，节省功耗。

另外，时序控制单元为时序控制电路；或者，所述时序控制单元为控制  
15 芯片。本实施例中，提供了时序控制单元的两种实现方式。

## 附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件  
20 表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图 1 是背景技术中的电容检测电路的示意图；

图 2 是第一实施方式的电容检测电路的示意图；

图 3 是第一实施方式中可变电容阵列的示意图；

图 4 是第三实施方式中电容检测电路的时序控制示意图；

图 5 是第三实施方式中电容检测电路处于第一非交叠阶段的示意图；

图 6 是第三实施方式的电容检测电路处于复位阶段的示意图；

图 7 是第三实施方式的电容检测电路处于第二非交叠阶段的示意图；

图 8 是第三实施方式的电容检测电路处于放大阶段的示意图。

5

## 具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。  
10 但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。

本发明的第一实施方式涉及一种电容检测电路。如图 2 所示，电容检测电路包括：开关电容放大器、比较器  $C_{omp}$  以及时序控制单元  $H$ 。

本实施方式中，比较器  $C_{omp}$  的第一输入端连接至开关电容放大器的输出  
15 端，比较器  $C_{omp}$  的第二输入端连接至第一参考电压  $V_{cm}$ 。

本实施方式中，开关电容放大器连接至待检测电容  $C_x$ ，其包括具有  $N$  条电容支路的可变电容阵列  $C_c$ 、运算放大器  $O_p$ 、反馈电容  $C_f$  以及第一至第五开关  $S_0 \sim S_4$ ；其中， $N$  为自然数且  $N > 1$ 。具体而言，待检测电容  $C_x$  的第一端通过第一开关  $S_0$  连接至第二参考电压  $V_{refp}$ ，待检测电容  $C_x$  的第二端接地  
20  $GND_0$ 。可变电容阵列  $C_c$  的第一端通过第二开关  $S_1$  连接至第三参考电压  $V_{refn}$ ，且通过第三开关  $S_2$  连接至待检测电容  $C_x$  的第一端与第四开关  $S_3$ ；可变电容阵列  $C_c$  的第二端连接至第三参考电压  $V_{refn}$ 。运算放大器  $O_p$  的反相输入端通过第四开关  $S_3$  连接至待检测电容  $C_x$  的第一端与第三开关  $S_2$ ，运算放大器  $O_p$  的正相输入端连接至第一参考电压  $V_{cm}$ 。反馈电容  $C_f$  与第五开关  $S_4$  分别跨接

在运算放大器  $O_p$  的反相输入端与输出端之间。

如图 3 所示，本实施例中的可变电容阵列  $C_c$  包括  $N$  条电容支路，每条电容支路包括电容  $C_i$  与支路开关  $S_{c,i}$ 。在第  $i$  条电容支路中，电容  $C_i$  与支路开关  $S_{c,i}$  串联。支路开关  $S_{c,i}$  导通，表示电容  $C_i$  接入到可变电容阵列  $C_c$  中；开关  $S_{c,i}$  断开，表示电容  $C_i$  移除出可变电容阵列  $C_c$ 。其中，第  $i$  条电容支路的电容可表示为： $C_i=2^iC_u$ ， $i=0,1,2, \dots, N-1$ ；其中， $C_i$  表示第  $i$  条电容支路的电容， $C_u$  表示单位电容，其大小可根据需要选取；根据公式可以看出，电容  $C_i$  至  $C_{N-i}$  的电容值依次增大。然本实施方式对各条电容支路的电容不作任何限制，本领域技术人员可以根据实际需要设定。

本实施方式中，时序控制单元  $H$  用于产生可变电容阵列  $C_c$  与第一至第五开关 ( $S_{0~4}$ ) 的控制信号。时序控制单元  $H$  的输入端连接至比较器  $C_{omp}$  的输出端  $D$ ，时序控制单元  $H$  的输出端连接至可变电容阵列  $C_c$  的电容调节端。具体的，时序控制单元  $H$  包括第一至第四控制端。第一控制端连接至第一开关  $S_0$  与第二开关  $S_1$ ；第二控制端连接至第三开关  $S_2$  与第四开关  $S_3$ ；第三控制端连接至第五开关  $S_4$ ；第四控制端（即，时序控制单元  $H$  的输出端）连接至可变电容阵列  $C_c$  的电容调节端。

实际上，时序控制单元  $H$  可以理解为包括逐次逼近寄存器(SAR)的时序控制单元；逐次逼近寄存器用于根据比较器  $C_{omp}$  的输出信号产生可变电容阵列  $C_c$  的控制信号。

本实施方式中，时序控制单元  $H$  为时序控制电路；即，由硬件产生控制信号。或者，时序控制单元  $H$  为控制芯片；即，由软件产生时序控制信号；然本实施方式对时序控制单元  $H$  的具体实现方式不作任何限制，可根据实际情况具体设计。

本实施方式中，第一参考电压  $V_{cm}$  介于第二参考电压  $V_{refp}$  和第三参考电压  $V_{refn}$  之间。具体的，第一参考电压  $V_{cm}$  大于第三参考电压  $V_{refn}$  且小于第二

参考电压  $V_{refp}$ , 此时, 比较器  $C_{omp}$  的第一输入端与第二输入端分别为正相输入端与反相输入端。较佳的, 第一参考电压  $V_{cm}$  可以设定为第二参考电压  $V_{refp}$  与第三参考电压  $V_{refn}$  之和的一半; 从而可以减少电路的计算量, 节省功耗; 然本实施方式对第一参考电压  $V_{cm}$  的设定值不作任何限制, 只要满足介于第二参考电压  $V_{refp}$  与第三参考电压  $V_{refn}$  之间即可。  
5 参考电压  $V_{refp}$  与第三参考电压  $V_{refn}$  之间即可。

本实施方式的电容检测电路, 对电容检测电路的一次检测过程实质上包括  $N$  个时钟周期; 在  $N$  个时钟周期中, 时序控制单元  $H$  依次禁能可变电容阵列  $C_c$  中的  $N$  条电容支路, 比较器  $C_{omp}$  的输出端  $D$  依次输出用于表征待检测电容  $C_x$  的  $N$  个数字量  $d_{N-1~0}$ 。即, 采用逐次逼近的方式将待检测电容  $C_x$  10 的电容值直接转换成  $N$  个数字量, 当待检测电容  $C_x$  的电容值发生改变时, 转换出来的  $N$  个数字量亦发生改变; 因此, 通过连续多次检测, 比较  $N$  个数字量的变化, 可以实时检测出待检测电容的变化。  
10 参考电压  $V_{refp}$  与第三参考电压  $V_{refn}$  之间即可。

本发明的实施例相对于现有技术而言, 提供了一种电容检测电路, 包括开关电容放大器、比较器以及时序控制单元。开关电容放大器包括具有  $N$  条电容支路的可变电容阵列 ( $N$  为自然数且  $N>1$ )。在  $N$  个时钟周期中, 时序控制单元按照电容值从大到小的顺序依次禁能可变电容阵列中的  $N$  条电容支路, 比较器的输出端依次输出用于表征待检测电容的  $N$  个数字量; 即本发明实施例省去现有的模拟数字转换器 ADC, 通过二进制搜索算法等, 采用逐次逼近的方式将待检测电容的电容值直接转换成数字量的方式, 简化了电路结构, 极大的降低了电容检测电路的面积以及功耗。  
20 参考电压  $V_{refp}$  与第三参考电压  $V_{refn}$  之间即可。

本发明的第二实施方式涉及一种电容检测电路。第二实施方式与第一实施方式大致相同, 主要区别之处在于: 在第一实施方式中, 第一参考电压大于第三参考电压且小于第二参考电压, 比较器的第一输入端与第二输入端分别为正相输入端与反相输入端。而在本发明第二实施方式中, 第一参考电压 25 大于第二参考电压且小于第三参考电压, 比较器的第一输入端与第二输入端

分别为反相输入端与正相输入端。

本发明的实施例相对于第一实施方式而言，提供了开关电容放大器与比较器的另一种连接方式。

本发明第三实施方式涉及一种电容检测电路的控制方法，应用于第一实施方式或第二实施方式中的电容检测电路。本实施例的控制方法，可以理解为对待检测电容进行连续多次检测。对待检测电容的一次检测过程实质上包括 N 个时钟周期，每一个时钟周期中，比较器输出一个数字量；即，比较器依次输出的 N 个数字量用于表征待检测电容。

如图 4 所示，为本实施方式中的电容检测电路的时序控制图，一次电路 10 检测过程包括 N 个时钟周期。在每个时钟周期中，时序控制单元 H 的第一控制端产生时钟信号  $\phi_1$  控制第一开关 S0 与第二开关 S1，第二控制端产生时钟信号  $\phi_2$  控制第三开关 S2 与第四开关 S3，第三控制端产生信号  $\phi_3$  控制第五开关 S4，第四控制端产生信号  $\phi_{c,0}$  控制支路开关  $S_{c,0}$ 。其中， $\phi_1$ 、 $\phi_2$  为两相非交叠时钟，clk 为系统时钟，T1 表示第 1 次转换（T1~N 表示第 1~N 次 15 转换）；当 start 信号上升沿来临时，开始检测过程。

在每个时钟周期中，时序控制单元对开关电容放大器输出的控制信号相似；具体如下：

在第  $i+1$  个时钟周期中：

首先，控制开关电容放大器进入第一非交叠阶段。在第一非交叠阶段中，20 开关电容放大器进行放电，并且，当  $i+1 \geq 2$  时，若比较器在第  $i$  个时钟周期中输出的第  $i$  个数字量为 0，使能可变电容阵列中的第  $N-i$  条电容支路。

其次，控制开关电容放大器进入复位阶段。在复位阶段中，对开关电容放大器进行充电。

再次，控制开关电容放大器进入第二非交叠阶段。在第二非交叠阶段中，

禁能可变电容阵列中的第 N-(i+1)条电容支路。

最后，控制开关电容放大器进入放大阶段。在放大阶段中，比较器输出第 i+1 个数字量。

其中， $i=0,1,2, \dots, N-1$ ；在 N 个时钟周期中，比较器依次输出的 N 个数  
5 字量用于表征待检测电容。

以下以  $i=0$  为例进行说明，即以第一个时钟周期为例进行说明。

首先， $\phi_1=0$ 、 $\phi_2=0$  时，控制开关电容放大器进入第一非交叠阶段 A<sub>1</sub>。此时， $\phi_3=1$ ， $\phi_{c,N-1 \sim 0}=1$ ，如图 5 所示，开关 S<sub>0~3</sub>断开，开关 S<sub>4</sub>、S<sub>c,N-1 \sim 0</sub>闭合，开关电容放大器中的反馈电容 C<sub>f</sub>进行放电。

接着， $\phi_1=1$  和  $\phi_2=0$  时，控制开关电容放大器进入复位阶段 B。此时， $\phi_3=1$ 、 $\phi_{c,N-1 \sim 0}=1$ ，如图 6 所示，开关 S<sub>0~1</sub>闭合；对待测电容 C<sub>x</sub>进行充电、对可变电容阵列 C<sub>c</sub>进行放电，并继续对反馈电容 C<sub>f</sub>进行放电，此时开关电容放大器的输出端电压 V<sub>out</sub>等于第一参考电压 V<sub>cm</sub>（即，V<sub>out</sub>=V<sub>cm</sub>）。

于实际上，若在进入复位阶段 B 之前，可变电容阵列 C<sub>c</sub>中的电荷量为零，  
15 则在进入复位阶段 B 之后，可变电容阵列 C<sub>c</sub>的两端之间无电荷流动(不会经历实际的放电过程)；若在进入复位阶段 B 之前，可变电容阵列 C<sub>c</sub>的其中一端的电压大于另一端的电压，则在进入复位阶段 B 之后，可变电容阵列 C<sub>c</sub>中电压较高的一端向电压较低的一端放电，直至可变电容阵列 C<sub>c</sub>中的电荷量为零，此时可变电容阵列 C<sub>c</sub>的两端的电压均为 V<sub>refn</sub>；即，复位阶段 B 结束时，可变电容阵列  
20 C<sub>c</sub>中的电荷量为零。

再接着， $\phi_1=0$ 、 $\phi_2=0$  时，控制开关电容放大器进入第二非交叠阶段 A<sub>2</sub>。此时， $\phi_3=0$ 、 $\phi_{c,N-1}=0$ 、 $\phi_{c,N-2 \sim 0}=1$ ，如图 7 所示，开关 S<sub>0~4</sub>、S<sub>c,N-1</sub>断开，开关 S<sub>c,N-2 \sim 0</sub>闭合；将 C<sub>N-1</sub>移除出可变电容阵列 C<sub>c</sub>，即，禁能电容 C<sub>N-1</sub>。

最后， $\phi_1=0$ 、 $\phi_2=1$  时，控制开关电容放大器进入放大阶段 C。此时， $\phi_3=0$ 、

$\phi_{c,N-1}=0$ 、 $\phi_{c,N-2-0}=1$ ，如图 8 所示，开关  $S_{2-3}$ 闭合；待测电容  $C_x$ 与可变电容阵列  $C_c$ 进行电荷再分配，并经过放大器进行放大；开关电容放大器的输出端电压  $V_{out} = V_{cm} + [(V_{cm} - V_{refn}) C_c + (V_{cm} - V_{refp}) C_x] / C_f$ 。

本实施方式中，通过比较器  $C_{omp}$ 与共模电压（本实施例中，第一参考电压  $V_{cm}$ 作为共模电压）的比较，判定该位电容是否重新接入到可变电容阵列  $C_c$ 中；即，通过比较器  $C_{omp}$ 比较  $V_{out}$ 与  $V_{cm}$ 的大小。若  $V_{out} \geq V_{cm}$ ，比较器  $C_{omp}$ 的输出端 D 输出数字量  $d_{N-1}=1$ ，保持将  $C_{N-1}$ 移除出可变电容阵列  $C_c$ 。若  $V_{out} < V_{cm}$ ，比较器  $C_{omp}$ 的输出端 D 输出数字量  $d_{N-1}=0$ ，则在下一时钟周期中，当电路处于非交叠状态  $A_1$ 时，将  $C_{N-1}$ 重新接入到可变电容阵列  $C_c$ 中（即保持接入至可变电容阵列  $C_c$ ）；比较完成后，第一周期结束。

本实施方式中，重复第一周期的过程 N 次，当电容  $C_0$ 判定完毕，电容检测完毕；即，依次将电容  $C_{N-2}$ ， $C_{N-3}$ ，…， $C_0$ 移除出可变电容阵列  $C_c$ ，通过比较器  $C_{omp}$ 比较得到 N 位数字量  $D=d_{N-1}d_{N-2}...d_1d_0$ ，N 位数字量 ( $D=d_{N-1}d_{N-2}...d_1d_0$ ) 对应了待检测电容  $C_x$ 的电容值。

本实施方式中，待检测电容  $C_x$ 的电容值即可表示为：

$$C_x = [(V_{cm} - V_{refn}) / (V_{refp} - V_{cm})] * \sum_{i=0}^{N-1} d_i C_i, \text{ 当 } C_i = 2^i C_u \text{ (i=0,1,2, ..., N-1) 时，则}$$

$$\text{待检测电容 } C_x \text{ 的电容值可表示为 } C_x = [(V_{cm} - V_{refn}) / (V_{refp} - V_{cm})] * \sum_{i=0}^{N-1} d_i 2^i C_u. \text{ 以}$$

上述 N 位数字量为基准  $D_0$ ，当待检测电容  $C_x$ 发生改变时，得到另一组 N 位数字量  $D_1$ ，那么待检测电容的变化量  $\Delta C_x$  可以表示为：

$$\Delta C_x = [(V_{cm} - V_{refn}) / (V_{refp} - V_{cm})] * (D_1 - D_0) * C_u.$$

本发明的实施例相对于现有技术而言，应用了本发明实施例提供的电容检测电路，实时检测电容的变化，在每个时钟周期内，对开关电容放大器所处的阶段进行对应的控制（包括第一非交叠阶段、复位阶段、第二非交叠阶段以及放大阶段），从而比较器依次输出 N 个数字量，以对应待检测电容的

电容值。

上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包括相同的逻辑关系，都在本专利的保护范围内；对算法中或者流程中添加无关紧要的修改或者引  
5 入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范  
围内。

不难发现，本实施方式与第一、第二实施方式相对应的方法实施例，  
本实施方式可与第一、第二实施方式互相配合实施。第一、第二实施方式中  
提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘  
10 述。相应地，本实施方式中提到的相关技术细节也可应用在第一、第二实施  
方式中。

本领域技术人员可以理解实现上述实施例方法中的全部或部分步骤是  
可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包  
括若干指令用以使得一个设备（可以是单片机，芯片等）或处理器（processor）  
15 执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：  
U 盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器  
（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代  
码的介质。

本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体  
20 实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏  
离本发明的精神和范围。

## 权 利 要 求 书

1. 一种电容检测电路，其特征在于，包括：开关电容放大器、比较器以及时序控制单元；

5 所述开关电容放大器包括与待检测电容连接的具有 N 条电容支路的可变电容阵列；其中，N 为自然数且 N>1；

所述比较器的第一输入端连接至所述开关电容放大器的输出端，所述比较器的第二输入端连接至第一参考电压；

10 所述时序控制单元的输入端连接至所述比较器的输出端，所述时序控制单元的输出端连接至所述可变电容阵列的电容调节端；

其中，在 N 个时钟周期中，所述时序控制单元依次禁能所述可变电容阵列中的 N 条电容支路，所述比较器的输出端依次输出用于表征所述待检测电容的 N 个数字量。

2. 根据权利要求 1 所述的电容检测电路，其特征在于，所述开关电容放大器还包括运算放大器、反馈电容以及第一至第五开关；

所述待检测电容的第一端通过所述第一开关连接至第二参考电压，所述待检测电容的第二端接地；

20 所述可变电容阵列的第一端通过所述第二开关连接至第三参考电压，且通过所述第三开关连接至所述待检测电容的第一端；所述可变电容阵列的第二端连接至所述第三参考电压；其中，所述第一参考电压介于所述第二参考电压和所述第三参考电压之间；

所述运算放大器的反相输入端通过所述第四开关连接至所述待检测电容的第一端，所述运算放大器的正相输入端连接至所述第一参考电压；

所述反馈电容与所述第五开关分别跨接在所述运算放大器的反相输入

端与输出端；

所述时序控制单元包括第一至第四控制端，所述第一控制端连接至第一开关与第二开关，所述第二控制端连接至第三开关与第四开关；所述第三控制端连接至第五开关，所述第四控制端连接至所述可变电容阵列的电容调节端。

3. 根据权利要求 2 所述的电容检测电路，其特征在于，所述第一参考电压大于所述第三参考电压且小于所述第二参考电压，所述比较器的第一输入端与第二输入端分别为正相输入端与反相输入端。

4. 根据权利要求 2 所述的电容检测电路，其特征在于，所述第一参考电压大于所述第二参考电压且小于所述第三参考电压，所述比较器的第一输入端与第二输入端分别为反相输入端与正相输入端。

5. 根据权利要求 2 所述的电容检测电路，其特征在于，所述第一参考电压为所述第二参考电压与所述第三参考电压之和的一半。

6. 根据权利要求 1 所述的电容检测电路，其特征在于，所述时序控制单元为时序控制电路；或者，所述时序控制单元为控制芯片。

7. 根据权利要求 1 所述的电容检测电路，其特征在于，所述可变电容阵列中第 i 条电容支路的电容可表示为：

$$C_i = 2^i C_u, \quad i=0,1,2, \dots, N-1;$$

其中， $C_i$  表示第 i 条电容支路的电容， $C_u$  表示单位电容。

20 8. 一种电容检测电路的控制方法，其特征在于，应用于权利要求 1 至 7 中任意一项所述的电容检测电路，所述控制方法包括：

第  $i+1$  个时钟周期中，

控制所述开关电容放大器进入第一非交叠阶段；在所述非交叠阶段中，对所述开关电容放大器进行放电，并且，当  $i+1 \geq 2$  时，若所述比较器在第 i

个时钟周期中输出的第  $i$  个数字量为 0，使能所述可变电容阵列中的第  $N-i$  条电容支路；

控制所述开关电容放大器进入复位阶段；在所述复位阶段中，对所述开关电容放大器进行充电；

5 控制所述开关电容放大器进入第二非交叠阶段；在所述第二非交叠阶段中，禁能所述可变电容阵列中的第  $N-(i+1)$  条电容支路；

控制所述开关电容放大器进入放大阶段；在所述放大阶段中，所述比较器输出第  $i+1$  个数字量；

其中， $i=0,1,2, \dots, N-1$ ；在  $N$  个时钟周期中，所述比较器依次输出的  $N$  10 个数字量用于表征所述待检测电容。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8

# INTERNATIONAL SEARCH REPORT

International application No.  
PCT/CN2016/105002

## A. CLASSIFICATION OF SUBJECT MATTER

G01R 27/26 (2006.01) i; G01D 5/24 (2006.01) n

According to International Patent Classification (IPC) or to both national classification and IPC

## B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G01R; G01D

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

EPODOC, WPI, CNPAT, USTXT, CNKI, IEEE: 电容, 检测, 阵列, 可变, capacitor, check, array, variable

## C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
E	CN 106796259 A (SHENZHEN HUIDING TECHNOLOGY CO., LTD.), 31 May 2017 (31.05.2017), claims 1-8	1-8
X	CN 1773442 A (SHARP KABUSHIKI KAISHA), 17 May 2006 (17.05.2006), description, page 8, line 8 to page 11, line 27, and figures 1-6	1, 6-8
Y	CN 1773442 A (SHARP KABUSHIKI KAISHA), 17 May 2006 (17.05.2006), description, page 8, line 8 to page 11, line 27, and figures 1-6	2-5, 8
Y	JP 4990198 B2 (HITACHI LTD.), 01 August 2012 (01.08.2012), description, and figures 1-3	2-5, 8
A	CN 105954596 A (SHANGHAI HUALI MICROELECTRONICS CORPORATION), 21 September 2016 (21.09.2016), entire document	1-8

Further documents are listed in the continuation of Box C.

See patent family annex.

\* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search  
21 July 2017

Date of mailing of the international search report  
17 August 2017

Name and mailing address of the ISA  
State Intellectual Property Office of the P. R. China  
No. 6, Xitucheng Road, Jimenqiao  
Haidian District, Beijing 100088, China  
Facsimile No. (86-10) 62019451

Authorized officer  
WANG, Xun  
Telephone No. (86-10) 62413643

**INTERNATIONAL SEARCH REPORT**

## Information on patent family members

International application No.

PCT/CN2016/105002

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 106796259 A	31 May 2017	None	
CN 1773442 A	17 May 2006	KR 100740394 B1 US 2006114247 A1 KR 20060052547 A CN 100381996 C JP 4628250 B2 GB 2419950 A JP 2006184273 A	16 July 2007 01 June 2006 19 May 2006 16 April 2008 09 February 2011 10 May 2006 13 July 2006
JP 4990198 B2	01 August 2012	JP 2009222523 A	01 October 2009
CN 105954596 A	21 September 2016	None	

## 国际检索报告

国际申请号

PCT/CN2016/105002

## A. 主题的分类

G01R 27/26(2006.01)i; G01D 5/24(2006.01)n

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

## B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

G01R; G01D

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))

EPODOC, WPI, CNPAT, USTXT, CNKI, IEEE: 电容, 检测, 阵列, 可变, capacitor, check, array, variable

## C. 相关文件

类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
E	CN 106796259 A (深圳市汇顶科技股份有限公司) 2017年 5月 31日 (2017 - 05 - 31) 权利要求1-8	1-8
X	CN 1773442 A (夏普株式会社) 2006年 5月 17日 (2006 - 05 - 17) 说明书第8页第8行-第11页第27行, 附图1-6	1、6-8
Y	CN 1773442 A (夏普株式会社) 2006年 5月 17日 (2006 - 05 - 17) 说明书第8页第8行-第11页第27行, 附图1-6	2-5、8
Y	JP 4990198 B2 (日立株式会社) 2012年 8月 1日 (2012 - 08 - 01) 说明书附图1-3	2-5、8
A	CN 105954596 A (上海华力微电子有限公司) 2016年 9月 21日 (2016 - 09 - 21) 全文	1-8

 其余文件在C栏的续页中列出。 见同族专利附件。

- \* 引用文件的具体类型：  
 “A” 认为不特别相关的表示了现有技术一般状态的文件  
 “E” 在国际申请日的当天或之后公布的在先申请或专利  
 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的)  
 “O” 涉及口头公开、使用、展览或其他方式公开的文件  
 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件  
 “T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件  
 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性  
 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性  
 “&” 同族专利的文件

国际检索实际完成的日期  2017年 7月 21日	国际检索报告邮寄日期  2017年 8月 17日
ISA/CN的名称和邮寄地址  中华人民共和国国家知识产权局(ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088 传真号 (86-10)62019451	受权官员  王迅  电话号码 (86-10)62413643

国际检索报告  
关于同族专利的信息

国际申请号

PCT/CN2016/105002

检索报告引用的专利文件		公布日 (年/月/日)		同族专利		公布日 (年/月/日)	
CN	106796259	A	2017年 5月 31日	无			
CN	1773442	A	2006年 5月 17日	KR	100740394	B1	2007年 7月 16日
				US	2006114247	A1	2006年 6月 1日
				KR	20060052547	A	2006年 5月 19日
				CN	100381996	C	2008年 4月 16日
				JP	4628250	B2	2011年 2月 9日
				GB	2419950	A	2006年 5月 10日
				JP	2006184273	A	2006年 7月 13日
JP	4990198	B2	2012年 8月 1日	JP	2009222523	A	2009年 10月 1日
CN	105954596	A	2016年 9月 21日	无			

表 PCT/ISA/210 (同族专利附件) (2009年7月)