



(51) 국제특허분류:

H03F 1/32 (2006.01)

(21) 국제출원번호:

PCT/KR2016/005691

(22) 국제출원일:

2016년 5월 30일 (30.05.2016)

(25) 출원언어:

한국어

(26) 공개언어:

한국어

(30) 우선권정보:

10-2016-0062991 2016년 5월 23일 (23.05.2016) KR

(71) 출원인: 주식회사 케이엠더블유 (KMW INC.) [KR/KR]; 18462 경기도 화성시 동탄면 영천로 183-6, Gyeonggi-do (KR). 한밭대학교 산학협력단 (HANBAT NATIONAL UNIVERSITY INDUSTRY-ACADEMIC COOPERATION FOUNDATION) [KR/KR]; 34158 대전시 유성 동서대로 125, Daejeon (KR).

(72) 발명자: 정배묵 (JEONG, Baemook); 18462 경기도 화성시 동탄면 영천로 183-6, Gyeonggi-do (KR). 윤민선 (YUN, Minseon); 18462 경기도 화성 동탄면 영천로


183-6, Gyeonggi-do (KR). 정의림 (JEONG, Euirim); 34140 대전시 유성구 여은로 57, 101동 1802호, Daejeon (KR). 이광표 (LEE, Kwang-pyo); 34138 대전시 유성구 궁동로 49, 1001호, Daejeon (KR). 김행복 (KIL, Haeng-bok); 35245 대전시 서구 둔산로 201, 205동 1009호, Daejeon (KR). 조성미 (JO, Sungmi); 35272 대전시 서구 갈마중로 42번길 39, 300호, Daejeon (KR).

(74) 대리인: 이철희 (LEE, Chulhee); 06133 서울시 강남구 테헤란로 19길 5, 5층, Seoul (KR).

(81) 지정국 (별도의 표시가 없는 한, 가능한 모든 종류의 국내 권리의 보호를 위하여): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM,

(54) Title: SAMPLE VALIDITY DETERMINATION METHOD AND APPARATUS FOR DIGITAL PREDISTORTION APPARATUS

(54) 발명의 명칭: 디지털 전치왜곡 장치를 위한 샘플 유효성 판별 방법 및 장치



110 ... Predistortion compensation unit

120 ... Sample validity determination apparatus

130 ... Memory unit

134 ... Predistortion engine unit

200 ... Transmission modem

210 ... Digital-analog converter

220 ... Frequency up-converter

230 ... Power amplifier

240 ... Frequency down-converter

250 ... Analog-digital converter

(57) Abstract: A sample validity determination method and apparatus for a digital predistortion apparatus are disclosed. The main purpose of the present embodiment is to provide a sample validity determination method and apparatus for a digital predistortion apparatus, which is for compensating for the non-linearity of a power amplifier and can efficiently compensate for the non-linearity of a power amplifier by accurately estimating a predistortion coefficient even with a low-capacity memory.

ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US,
UZ, VC, VN, ZA, ZM, ZW.

- (84) 지정국 (별도의 표시가 없는 한, 가능한 모든 종류의 역
내 권리의 보호를 위하여): ARIPO (BW, GH, GM, KE,
LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM,
ZW), 유라시아 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 유
럽 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI,
FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK,
MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI
(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML,
MR, NE, SN, TD, TG).

공개:

— 국제조사보고서와 함께 (조약 제21조(3))

(57) 요약서: 디지털 전치왜곡 장치를 위한 샘플 유효성 판별 방법 및 장치를 개시한다. 본 실시예에 의하면, 전
력 증폭기의 비선형성을 보상하기 위한 디지털 전치왜곡 장치에 있어서, 저용량의 메모리로도 전치왜곡 계수를
정확히 추정하여 효율적으로 전력 증폭기의 비선형성을 보상할 수 있는 디지털 전치왜곡 장치를 위한 샘플 유효
성 판별 방법 및 장치를 제공하는 데 주된 목적이 있다.

명세서

발명의 명칭: 디지털 전치왜곡 장치를 위한 샘플 유효성 판별 방법 및 장치

기술분야

- [1] 본 실시예는 전력 증폭기의 비선형성을 보상하기 위한 디지털 전치왜곡 장치에 있어, 메모리에 저장된 샘플이 디지털 전치왜곡 계수를 안정적으로 추정하기 위한 유효한 샘플인지 여부를 판단할 수 있는 장치 및 방법에 관한 것이다.

배경기술

- [2] 이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.
- [3] 통신 시스템에서 전력 증폭기는 신호를 송신하기 위한 필수적인 부품이다. 일반적으로 전력 증폭기는 신호 품질 및 인접 대역 간섭을 고려하여 비선형 특성이 많이 보이는 포화 영역에서 구동하지 못 하고 선형특성으로 동작하는 낮은 전력에서 구동하게 된다. 그러나 전력 증폭기가 포화전력보다 낮은 전력으로 구동되면 10~20% 정도의 낮은 효율을 갖게 되는 문제점이 있다.
- [4] 전력 증폭기의 효율을 개선하기 위한 선형화 기술 중 하나인 디지털 전치왜곡(Digital Pre-Distortion: DPD)은 간단한 구조와 저렴한 비용으로 구현 가능한 점에서 매우 효과적인 기술로 주목받고 있다. 구체적으로, 디지털 전치왜곡은 비선형 전력증폭기의 역함수에 해당하는 디지털 전치왜곡 특성을 찾아 디지털 단에 구현함으로써 비선형 전력증폭기를 선형화한다.
- [5] 전력 증폭기의 특성은 시간, 전력 및 온도에 따라 변하기 때문에 비선형 특성을 지속적으로 추적하여 상응하는 역함수를 찾아야 한다. 이를 위해 디지털 전치왜곡 장치는 송신 신호 및 전력 증폭기의 출력 신호로부터 전치왜곡을 위한 전치왜곡 파라미터를 계산한다.
- [6] 이 때, 디지털 전치왜곡 장치는 송신 신호로부터 획득한 복수의 샘플들을 이용하여 전치왜곡 파라미터를 계산한다. 정확한 전치왜곡 파라미터를 획득하기 위해서는 다양한 신호 크기를 가지는 충분히 많은 수의 샘플들이 필요하다. 그러나 많은 수의 샘플들을 수집할수록 이들을 저장하기 위한 대용량 메모리가 필요하여 하드웨어의 부하가 증가하고 비용 역시 증가하는 문제가 발생한다.
- [7] 설정 대용량 메모리를 이용하여 충분히 많은 수의 샘플들을 수집한다고 하더라도 적절하지 않은 샘플들이 포함된 경우, 전치왜곡 특성을 찾는 데 오차가 커져 정확한 전치왜곡 계수를 구할 수 없다. 예를 들어, 시분할 복신(TDD: Time Division Duplex) 신호의 경우, 신호가 없는 샘플들까지 포함될 위험이 있다.

발명의 상세한 설명

기술적 과제

- [8] 본 발명의 실시예들은 전력 증폭기의 비선형성을 보상하기 위한 디지털 전치왜곡 장치에 있어서, 저용량의 메모리로도 전치왜곡 계수를 정확히 추정하여 효율적으로 전력 증폭기의 비선형성을 보상할 수 있는 디지털 전치왜곡 장치를 위한 샘플 유효성 판별 방법 및 장치를 제공하는 데 주된 목적이 있다.

과제 해결 수단

- [9] 본 발명의 실시예에 의하면, 전력 증폭기의 비선형성을 보상하기 위한 디지털 전치왜곡 장치가 전치왜곡 계수 추정에 이용되는 샘플의 유효성을 판별하는 방법에 있어서, 전력 증폭기로 입력되는 입력 신호로부터 일정 개수(N , N 은 자연수)의 입력 샘플들을 획득하는 과정, 입력 샘플들을 크기(Magnitude)에 따라 복수의 그룹으로 분류하고 분류된 입력 샘플들의 분포에 근거하여 입력 샘플들의 유효성을 판단하는 과정 및 입력 샘플들이 유효한 경우, 유효한 입력 샘플들을 전치왜곡 계수를 추정하는 전치왜곡 알고리즘에 입력될 샘플들로 결정하는 과정을 포함하는 샘플 유효성 판별 방법을 제공한다.
- [10] 본 발명의 실시예에 의하면, 전력 증폭기의 비선형성을 보상하기 위한 디지털 전치왜곡 계수 추정에 이용되는 샘플의 유효성을 판별하는 장치에 있어서, 전력 증폭기로 입력되는 입력 신호로부터 일정 개수(N , N 은 자연수)의 입력 샘플들을 획득하는 입력부, 입력 샘플들을 크기(Magnitude)에 따라 복수의 그룹으로 분류하고 분류된 입력 샘플들의 분포에 근거하여 입력 샘플들이 전력 증폭기의 비선형성을 보상하는 데 유효한지 여부를 판단하는 샘플 유효성 판별부 및 입력 샘플들이 유효한 경우, 유효한 입력 샘플들을 전치왜곡 계수를 추정하는 전치왜곡 알고리즘에 입력될 샘플들로 결정하는 샘플 결정부를 포함하는 샘플 유효성 판별 장치를 제공한다.

발명의 효과

- [11] 이상에서 설명한 바와 같이 본 발명의 실시예들에 의하면, 전력 증폭기의 비선형성을 보상하기 위한 디지털 전치왜곡에 있어서, 저용량의 메모리로도 전치왜곡 계수를 정확히 추정하여 효율적으로 전력 증폭기의 비선형성을 보상할 수 있는 효과가 있다.
- [12] 본 발명의 실시예들에 의하면, 전치왜곡 알고리즘에 입력되는 샘플이 유효한 샘플인지를 사전에 판별함으로써 전치왜곡에 적합하지 않은 샘플들에 의한 선형화 성능 열화를 방지할 수 있는 효과가 있다.
- [13] 본 발명의 실시예에 의하면, 저용량의 메모리를 이용하여 전치왜곡 장치를 구현할 수 있으므로 전체 시스템의 비용을 감소시키고 연산의 복잡도도 낮추되 전력 증폭기의 선형화 성능의 신뢰성은 향상시킬 수 있는 효과가 있다.

도면의 간단한 설명

- [14] 도 1은 본 발명의 실시예에 따른 디지털 전치왜곡 시스템 개략적인 구성도이다.
- [15] 도 2는 본 발명의 실시예에 따른 디지털 전치왜곡 장치의 샘플 유효성 판별

방법을 나타내는 흐름도이다.

- [16] 도 3은 본 발명의 실시예에 따른 디지털 전치왜곡 장치의 샘플 유효성 판별 방법에 대한 모의실험 결과이다.
- [17] 도 4a 및 도 4b는 본 발명의 실시예에 따른 디지털 전치왜곡 장치의 스펙트럼 성능을 나타내는 그래프이다.
- [18] 도 5는 본 발명의 실시예에 따른 다중대역 송신기를 위한 디지털 전치왜곡 시스템의 개략적인 구성도이다.
- [19] 도 6은 본 발명의 실시예에 따른 다중대역 송신기를 위한 디지털 전치왜곡 장치의 샘플 유효성 판별 방법을 나타내는 흐름도이다.
- [20] 도 7a 및 도 7b는 본 발명의 실시예에 따른 다중대역 송신기를 위한 디지털 전치왜곡 장치의 스펙트럼 성능을 나타내는 그래프이다.

발명의 실시를 위한 형태

- [21] 이하, 본 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
- [22] 또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 '포함', '구비'한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 '...부', '모듈' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
- [23] 첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 발명의 예시적인 실시형태를 설명하고자 하는 것이며, 본 발명이 실시될 수 있는 유일한 실시형태를 나타내고자 하는 것이 아니다.
- [24] 도 1은 본 발명의 실시예에 따른 디지털 전치왜곡 시스템의 개략적인 구성도이다.
- [25] 도 1을 참조하면 본 실시예에 따른 디지털 전치왜곡(Digital Predistortion: DPD) 시스템은 송신모뎀(Transmitter Modem, 200), 디지털 전치왜곡 장치(Digital Predistorter, 100), 디지털-아날로그 변환기(210), 아날로그-디지털 변환기(250), 주파수 상향 변환기(Up-Converter, 220), 주파수 하향 변환기(Down-Converter, 240) 및 전력 증폭기(230)를 포함할 수 있다.

- [26] 디지털 전치왜곡 장치(100)는 전치왜곡 보상부(110), 샘플 유효성 판별장치(120) 및 전치왜곡 제어부(130)를 포함하며, 전치왜곡 제어부(130)는 메모리부(132) 및 전치왜곡 엔진부(134)를 포함한다.
- [27] 도 1에 도시된 디지털 전치왜곡 시스템은 일 실시예에 따른 것으로서, 도시된 모든 블록이 필수 구성요소는 아니며, 실시예에 따라 일부 블록이 추가, 변경 또는 삭제될 수 있다.
- [28] 송신모뎀(200)은 송신 신호 즉, 전력 증폭기(230)로 입력되는 입력 신호 $x(n)$ 을 생성한다. 전치왜곡 보상부(110)는 전치왜곡 계수를 이용하여 입력 신호 $x(n)$ 을 전치왜곡한다. 즉, 입력신호 $x(n)$ 을 전력 증폭기(230) 특성의 역함수로 왜곡한다. 전치왜곡 신호 $y(n)$ 는 디지털-아날로그 변환기(Digital to Analog Converter)를 통해 아날로그 신호로 변환된 후, 주파수 상향 변환기(Up-Converter)를 통해 RF(Radio Frequency) 주파수로 변환된 후 전력 증폭기(230)를 통해 증폭된다. 입력신호 $x(n)$ 은 전력 증폭기(230) 특성의 역함수로 왜곡되기 때문에 전력 증폭기(230)의 출력 신호 $a(n)$ 는 선형 증폭된다.
- [29] 전력 증폭기(230)는 전술한 바와 같이 시간, 전력 및 온도에 따라 그 특성이 변하기 때문에 지속적으로 전치왜곡 계수를 갱신할 필요가 있다. 즉, 전력 증폭기(230)의 비선형 특성을 지속적으로 추적하여 역함수를 다시 찾아야 한다. 이를 위해 본 실시예의 디지털 전치왜곡 시스템은 전력 증폭기(230)의 출력 신호를 다시 피드백(Feedback)하는 회로를 포함한다.
- [30] 전력 증폭기(230)의 역함수 즉, 전치왜곡 특성을 찾기 위해서는 전력 증폭기(230)의 입력 신호 및 출력 신호가 필요하다. 전력 증폭기(230)의 입력 신호 및 출력 신호는 전치왜곡 제어부(130)의 메모리부(132)에 저장될 수 있다. 또한, 메모리부(132)에는 입력 신호 및 출력 신호의 샘플들이 저장될 수 있다.
- [31] 전치왜곡 제어부(130)의 전치왜곡 엔진부(134)는 프로세서를 이용하여 전력 증폭기(230)의 입력 신호 및 출력 신호로부터 전치왜곡 특성을 찾기 위한 연산을 수행함으로써 전치왜곡 계수를 추정한다. 다시 말해, 전력 증폭기(230)의 입력 신호 대비 출력 신호의 비선형 왜곡 정도를 확인하여 전력 증폭기(230)에 대한 선형 특성을 개선시키기 위한 전치왜곡 계수를 추정한다.
- [32] 구체적으로, 전치왜곡 엔진부(134)는 전치왜곡 알고리즘을 이용하여 전치왜곡 계수를 계산 내지 추정할 수 있다. 여기서 전치왜곡 알고리즘은 입출력 신호를 이용하여 변화되는 신호에 따라 계속적으로 전치왜곡 계수를 갱신해주는 적응형 알고리즘을 포함한다.
- [33] 본 실시예에서 적응형 알고리즘으로 예컨대 LMS(Least Mean Square) 알고리즘 및 RLS(Recursive Least Square) 알고리즘이 이용될 수 있으나, 이에 한정되는 것은 아니며 그 밖의 다양한 적응형 알고리즘이 이용될 수 있다.
- [34] 전치왜곡 엔진부(134)는 메모리부(132)에 저장된 샘플에 대하여 적응형 알고리즘을 적용하여 전치왜곡 계수를 반복적으로 갱신함으로써 최종적인 전치왜곡 계수에 수렴할 때까지 동작할 수 있다. 최종적인 수렴값은 전치왜곡

계수로 추정되어 전치왜곡 보상부(110)에 적용될 수 있다.

- [35] 전치왜곡 보상부(110)는 전치왜곡 엔진부(134)에서 추정된 전치왜곡 계수를 이용하여 전력 증폭기(230)로 입력되는 입력 신호를 전치왜곡한다. 다만, 전력 증폭기의 특성 변화를 추적하여 전치왜곡 계수를 갱신하는 동안에는 전치왜곡 보상부(110)가 동작하지 않고 입력 신호 $x(n)$ 는 바이패스(bypass)하여 메모리부(132)에 저장된다.
- [36] 전치왜곡 엔진부(134)에서는 메모리부(132)에 저장된 샘플의 길이가 길수록 더 좋은 특성의 전치왜곡 계수를 산출할 수 있고, 전력 증폭기(230)를 보다 이상적으로 선형화할 수 있다. 다만, 샘플의 길이가 길어지면 이를 저장하기 위해 대용량의 메모리가 요구되기 때문에 하드웨어의 부하가 증가하고 비용 역시 증가하게 되는 문제가 있다.
- [37] 한편, 샘플의 길이가 충분히 길더라도 전치왜곡 계수 산출에 적합하지 않은 샘플들이 다수 포함되어 있으면 오히려 전치왜곡 특성에 오차가 커져 전력 증폭기(230)의 선형화가 적절히 이루어지지 않을 수 있는 문제점도 있다. 여기서 전치왜곡 계수 산출에 적합하지 않은 샘플이란 예를 들어, i)일정한 크기(Magnitude)의 샘플들이 연속되는 경우, ii)전치왜곡 역보상이 어려울 만큼 크기가 크거나 작은 경우 및 iii)크기가 '0'인 경우 등을 포함할 수 있다.
- [38] 본 실시예에 따른 디지털 전치왜곡 장치(100)는 전술한 문제점을 해결하기 위하여 샘플의 유효성을 판단함으로써 적은 용량의 메모리으로도 최적의 전치왜곡 계수를 추정할 수 있다.
- [39] 샘플 유효성 판별장치(120)는 입력부(미도시), 샘플 유효성 판별부(미도시) 및 샘플 결정부(미도시)를 포함한다.
- [40] 샘플 유효성 판별장치(120)의 입력부(미도시)는 입력 신호로부터 일정 개수(N , N 은 자연수)의 입력 샘플들을 획득한다. 샘플 유효성 판별부(미도시)는 입력 샘플들을 크기(Magnitude)에 따라 복수의 그룹으로 분류하고 분류된 입력 샘플들의 분포에 근거하여 입력 샘플들이 전력 증폭기(230)의 비선형성을 보상하는 데 유효한지 여부를 판단한다. 판단 결과, 입력 샘플들이 유효한 경우 샘플 결정부(미도시)는 유효한 입력 샘플들을 전치왜곡 계수를 추정하는 전치왜곡 알고리즘에 입력될 샘플들로 결정하고, 결정된 샘플들을 전치왜곡 제어부(130)로 전송하여 전치왜곡 계수를 갱신하도록 한다.
- [41] 이하, 도 2를 참조하여 샘플 유효성 판별장치(120)에 대하여 구체적으로 설명한다.
- [42] 도 2는 본 발명의 실시예에 따른 디지털 전치왜곡 장치의 샘플 유효성 판단 방법을 나타내는 흐름도이다.
- [43] 샘플 유효성 판별장치(120)는 우선 입력 신호로부터 일정 개수(N)의 입력 샘플($x(n)$, $n=1, \dots, N$)을 획득한다(S210). 과정 S210 이후, 획득한 입력 샘플들을 크기에 따라 복수의 그룹으로 분류하고 분류된 입력 샘플들의 분포 정보를 생성한다(S220). 분포 정보에 근거해 입력 샘플들의 유효성을 판단한 결과

- 유효하지 않다고 판단되면(S230, 아니오), 과정 S210 내지 과정 S230을 반복한다.
- [44] 즉, 입력 샘플들이 유효하지 않은 경우, 입력 신호로부터 일정 개수(N)의 입력 샘플들을 다시 획득하여 유효성을 판단하고, 입력 샘플들이 유효하다고 판단될 때까지 입력 샘플들을 다시 획득하여 유효성을 판단하는 과정을 반복 수행한다.
- [45] 도 2에서는 과정 S210 내지 과정 S230을 순차적으로 실행하는 것으로 기재하고 있으나, 반드시 이에 한정되는 것은 아니다. 다시 말해, 도 2에 기재된 단계를 변경하여 실행하거나 하나 이상의 단계를 병렬적으로 실행하는 것으로 적용 가능할 것이므로, 도 2는 시계열적인 순서로 한정되는 것은 아니다.
- [46] 입력 샘플들이 분류되는 복수의 그룹은 샘플의 크기가 하한 임계값 이하이고 상한 임계값 이상인 샘플들이 분류되는 제1그룹 및 전술한 하한 임계값과 상한 임계값 사이의 구간을 크기에 따라 분할한 복수의 제2그룹을 포함할 수 있다.
- [47] 본 실시예의 샘플 유효성 판별장치(120)는 적절하지 않은 샘플을 분류하고 다양한 크기의 샘플을 추출하기 위하여 제1그룹 및 제2그룹과 같이 복수의 그룹으로 입력 샘플들을 분류할 수 있다. 여기서 제1그룹은 유효하지 않은 샘플 그룹, 제2그룹은 유효한 샘플 그룹을 의미할 수 있다.
- [48] 샘플 유효성 판별장치(120)는 제1그룹에 속하는 샘플의 개수가 일정 비율 이하이고 복수의 제2그룹 각각에 속하는 샘플의 개수가 기 설정된 비율 범위 내에 있는 경우, 상기 입력 샘플들을 유효한 샘플로 판단할 수 있다.
- [49] 이하, [표 1]을 참조하여 예를 들어 설명한다.
- [50] [표1]

파라미터	값 [mm]	파라미터	값 [mm]
W0	4.5	W1	1
W2	2.5	gap0, gap1, gap2, gap4, gap6, gap9	0.5
gap3, gap7	1		
gap5	0.2		
gap8	0.3		
gap10	0.8	gap11	6
gap12	27.5	L	5

- [51] [표 1]을 참조하면 제1그룹은 테이블 1을 포함하고, 제2그룹은 테이블 2 내지 테이블 5를 포함할 수 있다. [표 1]에 기재된 테이블의 개수 및 각 테이블에 해당하는 조건은 예시에 불과하므로 반드시 이에 한정되는 것은 아니며, 송신 시스템 환경에 따라 다르게 설정될 수 있다.
- [52] 제1그룹의 테이블 1은 유효하지 않은 샘플의 크기 조건을 나타낸다. 즉, 입력 샘플의 크기가 '0'(샘플의 크기가 하한 임계값 이하)이거나 전치왜곡 역보상이 어려울 만큼 크기가 큰 경우(샘플의 크기가 상한 임계값 이상)를 나타낸다.

- [53] 복수의 제2그룹의 테이블 2 내지 테이블 5는 유효한 샘플의 크기 조건을 나타낸다. 복수의 제2그룹은 하한 임계값(예컨대, 0)과 상한 임계값(예컨대, 0.7) 사이의 구간을 크기에 따라 분할하여 입력 샘플들의 크기가 얼마나 다양한 크기로 분포되어 있는지를 판단하기 위함이다.
- [54] 초기에 테이블들은 모두 '0'으로 설정되고 입력 샘플들을 각 테이블들의 조건에 따라 분류하여 각 테이블에 해당하는 입력 샘플들의 개수가 누적되어 저장될 수 있다.
- [55] 샘플 유효성 판별장치(120)는 1차적으로 제1그룹의 테이블 1에 누적된 입력 샘플의 개수가 일정 비율 이하인지 판단한다. 제1그룹에 포함된 샘플의 개수가 일정 비율 이상인 경우에는 입력 샘플들을 유효하지 않은 것으로 판단할 수 있다. 또한 샘플 유효성 판별장치(120)는 입력 샘플들이 동일한 크기로 일정 구간 지속되는 경우, 입력 샘플들이 유효하지 않은 것으로 판단할 수 있다.
- [56] 2차적으로 샘플 유효성 판별장치(120)는 복수의 제2그룹 각각의 샘플 개수가 기 설정된 비율 범위(예컨대, 0.25 %) 내에 있는지 판단한다. [표 1]을 예로 들어 설명하면, 테이블 2 내지 테이블 5에 속하는 입력 샘플들의 개수의 전체 입력 샘플들의 개수(N)에 대한 비율이 각각 0.25 % 이상인 경우, 입력 샘플들은 다양한 크기에 분포된 것으로 판단할 수 있다.
- [57] 본 실시예에 따른 샘플 유효성 판별장치(120)는 입력 샘플들이 유효하지 않다고 판단한 경우, 입력 샘플들 중 적어도 일부가 갱신된 입력 샘플을 입력 신호로부터 획득한 후, 갱신된 입력 샘플이 전력 증폭기(230)의 비선형성을 보상하는 데 유효한지 여부를 판단할 수 있다. 이는 샘플 유효성 판단 시 수행해야 하는 계산량을 줄이기 위하여 입력 샘플들의 일부만을 삭제하고 나머지 입력 샘플들에 대한 분포 정보는 그대로 이용하는 것이다.
- [58] 입력 샘플들이 유효하지 않다고 판단한 경우, 실시예에 따라 입력 샘플들 중 일부를 삭제하고 삭제된 개수만큼 연속하는 샘플들을 입력 신호로부터 획득하여 입력된 추가 입력 샘플들을 복수의 그룹으로 분류하고 분류된 입력 샘플들의 분포에 근거하여 유효성을 판단할 수 있다. 여기서, 삭제되는 샘플들은 입력 샘플들 중 최초 M(M은 N 이하의 자연수)개의 입력 샘플이 될 수 있다.
- [59] 실시예에 따라 샘플 유효성 판별장치(120)는 입력 샘플들의 평균 및 분산을 이용하여 입력 샘플들의 유효성을 판단할 수 있다. 예를 들어, 일정 개수(N)의 입력 샘플들의 크기의 평균을 측정하여 하한 임계값과 상한 임계값 사이의 구간에 속하는 지 판단한다. 입력 샘플들이 전치왜곡 계수를 추정하는 데 적절한 크기를 갖는지 판단하기 위함이다. 평균이 조건을 만족하면, 샘플 유효성 판별장치(120)는 입력 샘플들의 크기의 분산(또는 표준편차)을 측정하여 상한 임계값을 초과하는지 판단한다. 입력 샘플들이 다양한 크기를 갖는지 판단하기 위함이다.
- [60] 본 실시예에 따른 디지털 전치왜곡 장치(100)는 기 설정된 시간 주기마다 샘플 유효성 판별장치(120) 및 전치왜곡 엔진부(134)의 동작을 활성화시키는

제어부(미도시)를 더 포함할 수 있다.

- [61] 도 3은 본 발명의 실시예에 따른 디지털 전치왜곡 장치의 샘플 유효성 판단 방법에 대한 모의실험 결과이다.
- [62] 모의실험에서는 다양한 크기를 갖는 4000개의 샘플을 찾는 목적으로 수행되었다. 본 모의실험은 [표 1]에 기재된 값을 기준으로 수행되었으며 유효한 샘플로 판별되는 경우 '1'값이 출력되도록 설계되었다.
- [63] 도 3의 ①은 0~0.2 크기를 갖는 2000개의 샘플, ②는 다양한 크기를 갖고 있는 1000개의 샘플, ③은 다양한 크기를 갖고 있는 2000개의 샘플, ④는 다양한 크기를 갖고 있는 3000개의 샘플, ⑤는 '0'과 '0.5'의 크기가 반복되는 4000개의 샘플, ⑥은 크기가 '0.5'로 일정한 40000개의 샘플, ⑦은 다양한 크기를 갖고 있는 4000개의 샘플을 나타낸다. ① 내지 ⑦의 샘플 중 전치왜곡에 적합한 샘플은 ⑦에 해당하는데 실험 결과를 보면 ⑦에서 '1'이 출력된 것을 알 수 있다.
- [64] 도 4a 및 도 4b는 본 발명의 실시예에 따른 디지털 전치왜곡 장치의 스펙트럼 성능을 나타내는 그래프이다.
- [65] 도 4a 및 도 4b는 20MHz 대역폭을 가지는 LTE-TDD 신호를 이용한 본 발명의 실시예에서의 스펙트럼 성능을 나타낸다. 도 4a 및 도 4b의 왼쪽 그래프는 전치왜곡에 사용되는 4000개의 샘플의 시간에 따른 포락선 크기를 나타내며, 오른쪽 그래프는 전력증폭기 출력 스펙트럼을 나타낸다. 도 4a 및 도 4b는 전치왜곡을 적용하지 않은 경우 및 전치왜곡을 적용한 경우의 스펙트럼을 함께 도시한다. 도 4a 및 도 4b의 각 스펙트럼에 대한 설명은 다음과 같다.
- [66] 도 4a는 본 실시예의 샘플 유효성 판별 알고리즘을 적용하지 않은 경우로서, 유효하지 않은 샘플로 인한 전력 증폭기의 선형화 성능 열화를 확인할 수 있다. 반면, 도 4b는 본 실시예의 샘플 유효성 판별 알고리즘을 적용하여 유효한 샘플을 사용한 경우로서 도 4a에 비하여 우수한 선형화 성능을 보인다.
- [67] 도 5는 본 발명의 실시예에 따른 이중대역 송신기를 위한 디지털 전치왜곡 시스템의 개략적인 구성도이다.
- [68] 도 5는 도 2에 도시된 단일대역 송신기를 위한 디지털 전치왜곡 시스템의 구성도를 다중대역 신호에 대하여 확장한 것으로 각각의 구성요소는 도 2에서 설명한 구성요소들과 대응된다. 도 5는 이중대역의 경우를 예시하고 있으나 다중대역의 경우에도 유사하게 적용할 수 있다.
- [69] 도 5와 같이 2 이상의 대역 신호에 대하여 하나의 전력 증폭기(330)를 사용하는 경우 2 이상의 대역이 비선형 증폭되면서 각 대역 신호들 사이에 교차 왜곡이 발생할 수 있다. 따라서, 각 대역의 신호를 선형화하기 위해서는 자기 대역의 신호만이 아닌 다른 대역의 신호도 이용하여 선형화를 해야 한다. 따라서 다중대역 송신기를 위한 디지털 전치왜곡 시스템에서는 모든 대역의 다양한 크기의 샘플들이 요구된다.
- [70] 다중대역 송신기를 위한 디지털 전치왜곡 장치의 경우 전술한 단일대역 송신기를 위한 디지털 전치왜곡 장치와 동일하게 동작하나, 유효한 샘플에 대한

조건을 모든 대역 신호가 만족해야만 다중대역 전치왜곡에 적합한 샘플들로 판별된다는 차이가 있다.

[71] 도 6을 참조하여 설명하면 다음과 같다.

[72] 도 6은 본 발명의 실시예에 따른 다중대역 송신기를 위한 디지털 전치왜곡 장치의 샘플 유효성 판단 방법을 나타내는 흐름도이다.

[73] 다중대역 신호에 대한 샘플 유효성 판별장치(170)는 복수개 대역의 입력신호로부터 획득한 일정 개수(N)의 입력 샘플($x_1(n)$ 및 $x_2(n)$, $n=1, \dots, N$)을 획득한다(S610). 이후, 입력 샘플들을 크기에 따라 복수의 그룹으로 분류하고 분류된 입력 샘플들의 분포 정보를 생성하여(S620) 이를 근거로 복수개 대역의 입력 샘플들이 전력 증폭기(330)의 비선형성을 보상하는 데 유효한지 여부를 판단한다(S630). 과정 S610 내지 과정 S630은 유효한 샘플들을 획득할 때까지 반복적으로 수행될 수 있다.

[74] 도 6에서는 과정 S610 내지 과정 S630을 순차적으로 실행하는 것으로 기재하고 있으나, 반드시 이에 한정되는 것은 아니다. 다시 말해, 도 6에 기재된 단계를 변경하여 실행하거나 하나 이상의 단계를 병렬적으로 실행하는 것으로 적용 가능할 것이므로, 도 6은 시계열적인 순서로 한정되는 것은 아니다.

[75] 도 7a 및 도 7b는 본 발명의 실시예에 따른 다중대역 송신기를 위한 디지털 전치왜곡 장치의 스펙트럼 성능을 나타내는 그래프이다.

[76] 도 7a 및 도 7b는 이중대역 송신시스템에서 20MHz 대역폭을 가지는 LTE-TDD 신호를 이용한 본 발명의 실시예에서의 스펙트럼 성능을 나타낸다. 도 7a 및 도 7b의 왼쪽 그래프는 전치왜곡에 사용되는 4000개의 샘플의 시간에 따른 포락선 크기이며, 오른쪽 그래프는 전력증폭기 출력 스펙트럼을 나타낸다. 도 7a 및 도 7b의 각 스펙트럼에 대한 설명은 다음과 같다.

[77] 도 7a는 본 실시예의 샘플 유효성 판별 알고리즘을 사용하지 않은 경우로서 첫 번째 대역(BAND 1) 샘플은 유효한 샘플인 반면 두 번째 대역(BAND 2) 샘플은 유효하지 않은 샘플로 나타난다. 스펙트럼을 살펴보면, 유효하지 않은 샘플로 인한 선형화 성능 열화를 확인할 수 있다. 반면 도 7b에서는 본 실시예의 샘플 유효성 판별 알고리즘을 적용한 경우로서 유효한 샘플을 사용한 경우 도 7a 보다 더 우수한 선형화 성능을 보인다.

[78] 한편, 도 2 및 도 6에 도시된 흐름도의 각 단계는 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 즉, 컴퓨터가 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등) 및 캐리어 웨이브(예를 들면, 인터넷을 통한 전송)와 같은 저장매체를 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.

[79] 이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

[80] (부호의 설명)

[81] 100: 디지털 전치왜곡 장치 110: 전치왜곡 보상부

[82] 120: 샘플 유효성 판별장치 130: 전치왜곡 제어부

[83] 132: 메모리부 134: 전치왜곡 엔진부

[84] 230: 전력 증폭기

[85]

[86] CROSS-REFERENCE TO RELATED APPLICATION

[87] 본 특허출원은 2016년 05월 23일 한국에 출원한 특허출원번호 제 10-2016-0062991 호에 대해 미국 특허법 119(a)조(35 U.S.C § 119(a))에 따라 우선권을 주장하면, 그 모든 내용은 참고문헌으로 본 특허출원에 병합된다. 아울러, 본 특허출원은 미국 이외에 국가에 대해서도 위와 동일한 이유로 우선권을 주장하면 그 모든 내용은 참고문헌으로 본 특허출원에 병합된다.

청구범위

- [청구항 1] 전력 증폭기의 비선형성을 보상하기 위한 디지털 전치왜곡 장치가 전치왜곡 계수 추정에 이용되는 샘플의 유효성을 판별하는 방법에 있어서,
 상기 전력 증폭기로 입력되는 입력 신호로부터 일정 개수(N , N 은 자연수)의 입력 샘플들을 획득하는 과정;
 상기 입력 샘플들을 크기(Magnitude)에 따라 복수의 그룹으로 분류하고 분류된 입력 샘플들의 분포에 근거하여 상기 입력 샘플들의 유효성을 판단하는 과정; 및
 상기 입력 샘플들이 유효한 경우, 유효한 상기 입력 샘플들을 상기 전치왜곡 계수를 추정하는 전치왜곡 알고리즘에 입력될 샘플들로 결정하는 과정
 을 포함하는 샘플 유효성 판별 방법.
- [청구항 2] 제1항에 있어서,
 상기 입력 샘플들이 유효하지 않은 경우, 상기 입력 신호로부터 일정 개수(N , N 은 자연수)의 입력 샘플들을 다시 획득하여 유효성을 판단하는 과정; 및
 상기 입력 샘플들이 유효하다고 판단할 때까지 상기 입력 샘플들을 다시 획득하여 유효성을 판단하는 과정을 반복 수행하는 과정
 을 포함하는 샘플 유효성 판별 방법.
- [청구항 3] 제1항에 있어서,
 상기 복수의 그룹은,
 샘플의 크기가 하한 임계값 이하이고 상한 임계값 이상인 샘플들이 분류되는 제1그룹; 및
 상기 하한 임계값과 상기 상한 임계값 사이의 구간을 크기에 따라 분할한 복수의 제2그룹
 을 포함하는 것을 특징으로 하는 샘플 유효성 판별 방법.
- [청구항 4] 제3항에 있어서,
 상기 유효성을 판단하는 과정은,
 상기 제1그룹에 속하는 입력 샘플의 개수가 일정 비율 이하이고 상기 복수의 제2그룹 각각의 샘플의 개수가 기 설정된 비율 범위 내에 있는 경우, 상기 입력 샘플들을 유효한 샘플로 판단하는 것을 특징으로 하는 샘플 유효성 판별 방법.
- [청구항 5] 전력 증폭기의 비선형성을 보상하기 위한 디지털 전치왜곡 계수 추정에 이용되는 샘플의 유효성을 판별하는 장치에 있어서,
 상기 전력 증폭기로 입력되는 입력 신호로부터 일정 개수(N , N 은 자연수)의 입력 샘플들을 획득하는 입력부;

상기 입력 샘플들을 크기(Magnitude)에 따라 복수의 그룹으로 분류하고 분류된 입력 샘플들의 분포에 근거하여 상기 입력 샘플들이 상기 전력 증폭기의 비선형성을 보상하는 데 유효한지 여부를 판단하는 샘플 유효성 판별부; 및

상기 입력 샘플들이 유효한 경우, 유효한 상기 입력 샘플들을 상기 전치왜곡 계수를 추정하는 전치왜곡 알고리즘에 입력될 샘플들로 결정하는 샘플 결정부를 포함하는 샘플 유효성 판별 장치.

[청구항 6] 제5항에 있어서,
상기 샘플 유효성 판별부는,
상기 입력 샘플들을 크기에 따라 복수의 그룹으로 분류하고 분류된 입력 샘플들의 분포에 근거하여 상기 입력 샘플들의 유효성을 판단하는 것을 특징으로 하는 샘플 유효성 판별 장치.

[청구항 7] 제6항에 있어서,
상기 복수의 그룹은,
샘플의 크기가 하한 임계값 이하이고 상한 임계값 이상인 샘플들이 분류되는 제1그룹; 및
상기 하한 임계값과 상기 상한 임계값 사이의 구간을 크기에 따라 분할한 복수의 제2그룹을 포함하는 것을 특징으로 하는 샘플 유효성 판별 장치.


[청구항 8] 제7항에 있어서,
상기 샘플 유효성 판별부는,
상기 제1그룹에 속하는 샘플의 개수가 일정 비율 이하이고 상기 복수의 제2그룹 각각의 샘플의 개수가 기 설정된 비율 범위 내에 있는 경우, 상기 입력 샘플들을 유효한 샘플로 판단하는 것을 특징으로 하는 샘플 유효성 판별 장치.

[청구항 9] 제5항에 있어서,
상기 샘플 유효성 판별부는,
상기 입력 샘플들이 유효하지 않다고 판단한 경우, 상기 입력 샘플들 중 적어도 일부가 갱신된 입력 샘플을 상기 입력 신호로부터 획득한 후, 상기 갱신된 입력 샘플이 상기 전력 증폭기의 비선형성을 보상하는 데 유효한지 여부를 판단하는 것을 특징으로 하는 샘플 유효성 판별 장치.


[청구항 10] 제6항에 있어서,
상기 샘플 유효성 판별부는,
상기 입력 샘플들이 유효하지 않다고 판단한 경우, 상기 입력 샘플들 중 일부를 삭제하고 삭제된 개수만큼 연속하는 샘플들을 상기 입력 신호로부터 획득하여 입력된 추가 입력 샘플들을 상기 복수의 그룹으로 분류하는 것을 특징으로 하는 샘플 유효성 판별 장치.

- [청구항 11] 제10항에 있어서,
상기 샘플 유효성 판별부는,
상기 입력 샘플들 중 최초 M (M 은 N 이하의 자연수)개의 샘플을
삭제하는 것을 특징으로 하는 샘플 유효성 판별 장치.
- [청구항 12] 제5항에 있어서,
상기 샘플 유효성 판별부는,
상기 입력 샘플들이 동일한 크기로 일정 구간 지속되는 경우, 상기 입력
샘플들이 유효하지 않은 것으로 판단하는 것을 특징으로 하는 샘플
유효성 판별 장치.
- [청구항 13] 제5항에 있어서,
상기 샘플 유효성 판별부는,
상기 입력 샘플들의 평균 및 분산을 이용하여 상기 입력 샘플들의
유효성을 판단하는 것을 특징으로 하는 샘플 유효성 판별 장치.


[도1]




[도2]




[도3]




[도4a]




[도4b]




[도5]




[도6]



[도7a]



[도7b]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/KR2016/005691**A. CLASSIFICATION OF SUBJECT MATTER****H03F 1/32(2006.01)i**

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H03F 1/32; H03F 3/189; H03F 1/26

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Korean Utility models and applications for Utility models: IPC as above

Japanese Utility models and applications for Utility models: IPC as above

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

eKOMPASS (KIPO internal) & Keywords: power amplifier, predistortion, sample, size, number

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	KR 10-2001-0012335 A (GLENAYRE ELECTRONICS, INC.) 15 February 2001 See pages 8, lines 24-25, claims 1-29 and figure 12.	1
Y		2-13
Y	KR 10-2014-0096126 A (ANALOG DEVICES, INC.) 04 August 2014 See paragraphs [0007]-[0020] and figure 2.	2,5-13
Y	WO 2015-077479 A1 (XILINX, INC.) 28 May 2015 See claims 1-15 and figure 4A.	3-4,7-8
A	KR 10-2012-0026527 A (NORTEL NETWORKS LTD.) 19 March 2012 See paragraphs [0011]-[0030] and figure 5.	1-13
A	KR 10-2012-0070057 A (ELECTRONICS AND TELECOMMUNICATIONS RESEARCH INSTITUTE) 29 June 2012 See paragraphs [0010]-[0012] and figure 1.	1-13



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search

13 FEBRUARY 2017 (13.02.2017)

Date of mailing of the international search report

14 FEBRUARY 2017 (14.02.2017)

Name and mailing address of the ISA/KR

Korean Intellectual Property Office
Government Complex-Daejeon, 189 Seonsa-ro, Daejeon 302-701,
Republic of Korea

Facsimile No. +82-42-481-8578

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/KR2016/005691

Patent document cited in search report	Publication date	Patent family member	Publication date
KR 10-2001-0012335 A	15/02/2001	CA 2289133 A1	12/11/1998
		CA 2289133 C	11/11/2003
		EP 0981854 A1	01/03/2000
		US 5867065 A	02/02/1999
		WO 98-51005 A1	12/11/1998
KR 10-2014-0096126 A	04/08/2014	CN 103947106 A	23/07/2014
		EP 2781018 A1	24/09/2014
		WO 2013-074890 A1	23/05/2013
WO 2015-077479 A1	28/05/2015	CN 105765861 A	13/07/2016
		EP 3072233 A1	28/09/2016
		KR 10-2016-0091945 A	03/08/2016
		US 2015-0146822 A1	28/05/2015
		US 9172409 B2	27/10/2015
KR 10-2012-0026527 A	19/03/2012	CA 2777469 A1	11/11/2010
		CN 102414983 A	11/04/2012
		CN 102414983 B	20/05/2015
		EP 2430748 A1	21/03/2012
		EP 2430748 B1	04/09/2013
		JP 05753531 B2	22/07/2015
		JP 2012-526440 A	25/10/2012
		US 2010-0283540 A1	11/11/2010
		US 8170508 B2	01/05/2012
		WO 2010-128160 A1	11/11/2010
KR 10-2012-0070057 A	29/06/2012	US 2012-0154041 A1	21/06/2012
		US 8704595 B2	22/04/2014

A. 발명이 속하는 기술분류(국제특허분류(IPC)) H03F 1/32(2006.01)i																							
B. 조사된 분야 조사된 최소문헌(국제특허분류를 기재) H03F 1/32; H03F 3/189; H03F 1/26 조사된 기술분야에 속하는 최소문헌 이외의 문헌 한국등록실용신안공보 및 한국공개실용신안공보: 조사된 최소문헌란에 기재된 IPC 일본등록실용신안공보 및 일본공개실용신안공보: 조사된 최소문헌란에 기재된 IPC 국제조사에 이용된 전산 데이터베이스(데이터베이스의 명칭 및 검색어(해당하는 경우)) eKOMPASS(특허청 내부 검색시스템) & 키워드: 전력증폭기, 전치왜곡, 샘플, 크기, 갯수																							
C. 관련 문헌 <table border="1"> <thead> <tr> <th>카테고리*</th> <th>인용문헌명 및 관련 구절(해당하는 경우)의 기재</th> <th>관련 청구항</th> </tr> </thead> <tbody> <tr> <td>X</td> <td>KR 10-2001-0012335 A (글리네어 일렉트로닉스 인코포레이티드) 2001.02.15 페이지 8, 라인 24-25, 청구항 1-29 및 도면 12 참조.</td> <td>1</td> </tr> <tr> <td>Y</td> <td></td> <td>2-13</td> </tr> <tr> <td>Y</td> <td>KR 10-2014-0096126 A (아나로그 디바이시스 인코포레이티드) 2014.08.04 단락 [0007]-[0020] 및 도면 2 참조.</td> <td>2,5-13</td> </tr> <tr> <td>Y</td> <td>WO 2015-077479 A1 (XILINX, INC.) 2015.05.28 청구항 1-15 및 도면 4A 참조.</td> <td>3-4,7-8</td> </tr> <tr> <td>A</td> <td>KR 10-2012-0026527 A (노호텔 네트워크 리미티드) 2012.03.19 단락 [0011]-[0030] 및 도면 5 참조.</td> <td>1-13</td> </tr> <tr> <td>A</td> <td>KR 10-2012-0070057 A (한국전자통신연구원) 2012.06.29 단락 [0010]-[0012] 및 도면 1 참조.</td> <td>1-13</td> </tr> </tbody> </table>			카테고리*	인용문헌명 및 관련 구절(해당하는 경우)의 기재	관련 청구항	X	KR 10-2001-0012335 A (글리네어 일렉트로닉스 인코포레이티드) 2001.02.15 페이지 8, 라인 24-25, 청구항 1-29 및 도면 12 참조.	1	Y		2-13	Y	KR 10-2014-0096126 A (아나로그 디바이시스 인코포레이티드) 2014.08.04 단락 [0007]-[0020] 및 도면 2 참조.	2,5-13	Y	WO 2015-077479 A1 (XILINX, INC.) 2015.05.28 청구항 1-15 및 도면 4A 참조.	3-4,7-8	A	KR 10-2012-0026527 A (노호텔 네트워크 리미티드) 2012.03.19 단락 [0011]-[0030] 및 도면 5 참조.	1-13	A	KR 10-2012-0070057 A (한국전자통신연구원) 2012.06.29 단락 [0010]-[0012] 및 도면 1 참조.	1-13
카테고리*	인용문헌명 및 관련 구절(해당하는 경우)의 기재	관련 청구항																					
X	KR 10-2001-0012335 A (글리네어 일렉트로닉스 인코포레이티드) 2001.02.15 페이지 8, 라인 24-25, 청구항 1-29 및 도면 12 참조.	1																					
Y		2-13																					
Y	KR 10-2014-0096126 A (아나로그 디바이시스 인코포레이티드) 2014.08.04 단락 [0007]-[0020] 및 도면 2 참조.	2,5-13																					
Y	WO 2015-077479 A1 (XILINX, INC.) 2015.05.28 청구항 1-15 및 도면 4A 참조.	3-4,7-8																					
A	KR 10-2012-0026527 A (노호텔 네트워크 리미티드) 2012.03.19 단락 [0011]-[0030] 및 도면 5 참조.	1-13																					
A	KR 10-2012-0070057 A (한국전자통신연구원) 2012.06.29 단락 [0010]-[0012] 및 도면 1 참조.	1-13																					
☐ 추가 문헌이 C(계속)에 기재되어 있습니다. ☒ 대응특허에 관한 별지를 참조하십시오.																							
* 인용된 문헌의 특별 카테고리: “A” 특별히 관련이 없는 것으로 보이는 일반적인 기술수준을 정의한 문헌 “E” 국제출원일보다 빠른 출원일 또는 우선일을 가지나 국제출원일 이후에 공개된 선출원 또는 특허 문헌 “L” 우선권 주장에 의문을 제기하는 문헌 또는 다른 인용문헌의 공개일 또는 다른 특별한 이유(이유를 명시)를 밝히기 위하여 인용된 문헌 “O” 구두 개시, 사용, 전시 또는 기타 수단을 언급하고 있는 문헌 “P” 우선일 이후에 공개되었으나 국제출원일 이전에 공개된 문헌 “T” 국제출원일 또는 우선일 후에 공개된 문헌으로, 출원과 상충하지 않으며 발명의 기초가 되는 원리나 이론을 이해하기 위해 인용된 문헌 “X” 특별한 관련이 있는 문헌. 해당 문헌 하나만으로 청구된 발명의 신구성 또는 진보성이 없는 것으로 본다. “Y” 특별한 관련이 있는 문헌. 해당 문헌이 하나 이상의 다른 문헌과 조합하는 경우로 그 조합이 당업자에게 자명한 경우 청구된 발명은 진보성이 없는 것으로 본다. “&” 동일한 대응특허문헌에 속하는 문헌																							
국제조사의 실제 완료일 2017년 02월 13일 (13.02.2017)		국제조사보고서 발송일 2017년 02월 14일 (14.02.2017)																					
ISA/KR의 명칭 및 우편주소  대한민국 특허청 (35208) 대전광역시 서구 청사로 189, 4동 (둔산동, 정부대전청사) 팩스 번호 +82-42-481-8578		심사관 김성곤 전화번호 +82-42-481-8746 																					

국제조사보고서에서 인용된 특허문헌	공개일	대응특허문헌	공개일
KR 10-2001-0012335 A	2001/02/15	CA 2289133 A1 CA 2289133 C EP 0981854 A1 US 5867065 A WO 98-51005 A1	1998/11/12 2003/11/11 2000/03/01 1999/02/02 1998/11/12
KR 10-2014-0096126 A	2014/08/04	CN 103947106 A EP 2781018 A1 WO 2013-074890 A1	2014/07/23 2014/09/24 2013/05/23
WO 2015-077479 A1	2015/05/28	CN 105765861 A EP 3072233 A1 KR 10-2016-0091945 A US 2015-0146822 A1 US 9172409 B2	2016/07/13 2016/09/28 2016/08/03 2015/05/28 2015/10/27
KR 10-2012-0026527 A	2012/03/19	CA 2777469 A1 CN 102414983 A CN 102414983 B EP 2430748 A1 EP 2430748 B1 JP 05753531 B2 JP 2012-526440 A US 2010-0283540 A1 US 8170508 B2 WO 2010-128160 A1	2010/11/11 2012/04/11 2015/05/20 2012/03/21 2013/09/04 2015/07/22 2012/10/25 2010/11/11 2012/05/01 2010/11/11
KR 10-2012-0070057 A	2012/06/29	US 2012-0154041 A1 US 8704595 B2	2012/06/21 2014/04/22