(19)中華民國智慧財產局
(12)發明說明書公開本 (11)公開編號：TW 201411853 A
(43)公開日： 中華民國 103 (2014) 年 03 月 16 日

(21)申請案號：102126354 (22)申請日： 中華民國 102 (2013) 年 07 月 23 日
(51)Int. Cl.： *H01L29/786 (2006.01)* *G02F1/1368 (2006.01)*
(30)優先權：2012/08/13 日本 2012-179520
(71)申請人：新力股份有限公司 (日本) SONY CORPORATION (JP)
日本
(72)發明人：菅野道博 KANNO, MICHIHIRO (JP) ；河村隆宏 KAWAMURA, TAKAHIRO (JP)
(74)代理人：陳長文
申請實體審查：無 申請專利範圍項數：14 項 圖式數：16 共 46 頁

(54)名稱

薄膜電晶體及其製造方法，以及顯示單位及電子裝置

THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING THE SAME, AND DISPLAY UNIT AND ELECTRONIC APPARATUS

(57)摘要

本發明提供一種具有允許在閘極負偏壓時減小洩漏電流之一簡單結構之薄膜電晶體，及一種製造該薄膜電晶體之方法，以及一種顯示單位及一種電子裝置。該薄膜電晶體包含：一閘極電極；一半導體膜，其包含面向該閘極電極之一通道區域；及一絕緣膜，其至少設置於接近該半導體膜之側壁之閘極電極側上之一端部分之一位置處。



10：薄膜電晶體
11：基板
12：閘極電極
13：閘極絕緣膜
14：半導體膜
14A：半導體膜之側面
14C：通道區域
15A：源極電極
15B：汲極電極
16：絕緣膜
Ls：絕緣膜之寬度
Tsi：半導體膜之膜厚度

圖1B

(19)中華民國智慧財產局
(12)發明說明書公開本 (11)公開編號：TW 201411853 A
(43)公開日： 中華民國 103 (2014) 年 03 月 16 日

(21)申請案號：102126354 (22)申請日： 中華民國 102 (2013) 年 07 月 23 日
(51)Int. Cl.： *H01L29/786 (2006.01)* *G02F1/1368 (2006.01)*
(30)優先權：2012/08/13 日本 2012-179520
(71)申請人：新力股份有限公司 (日本) SONY CORPORATION (JP)
日本
(72)發明人：菅野道博 KANNO, MICHIHIRO (JP) ；河村隆宏 KAWAMURA, TAKAHIRO (JP)
(74)代理人：陳長文
申請實體審查：無 申請專利範圍項數：14 項 圖式數：16 共 46 頁

(54)名稱

薄膜電晶體及其製造方法，以及顯示單位及電子裝置

THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING THE SAME, AND DISPLAY UNIT AND ELECTRONIC APPARATUS

(57)摘要

本發明提供一種具有允許在閘極負偏壓時減小洩漏電流之一簡單結構之薄膜電晶體，及一種製造該薄膜電晶體之方法，以及一種顯示單位及一種電子裝置。該薄膜電晶體包含：一閘極電極；一半導體膜，其包含面向該閘極電極之一通道區域；及一絕緣膜，其至少設置於接近該半導體膜之側壁之閘極電極側上之一端部分之一位置處。



10：薄膜電晶體
11：基板
12：閘極電極
13：閘極絕緣膜
14：半導體膜
14A：半導體膜之側面
14C：通道區域
15A：源極電極
15B：汲極電極
16：絕緣膜
Ls：絕緣膜之寬度
Tsi：半導體膜之膜厚度

圖1B

201411853

發明摘要

※ 申請案號：102126354

※ 申請日：102.7.23

※IPC 分類：H01L 29/786 (2006.1)
G02F 1/1368 (2006.1)

【發明名稱】

薄膜電晶體及其製造方法，以及顯示單位及電子裝置

THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING THE SAME, AND DISPLAY UNIT AND ELECTRONIC APPARATUS

【中文】

本發明提供一種具有允許在閘極負偏壓時減小洩漏電流之一簡單結構之薄膜電晶體，及一種製造該薄膜電晶體之方法，以及一種顯示單位及一種電子裝置。該薄膜電晶體包含：一閘極電極；一半導體膜，其包含面向該閘極電極之一通道區域；及一絕緣膜，其至少設置於接近該半導體膜之側壁之閘極電極側上之一端部分之一位置處。

【英文】

There are provided a thin film transistor having a simple structure that allows reduction in leakage current at the time of gate negative bias, and a method of manufacturing the thin film transistor, and a display unit and an electronic apparatus. The thin film transistor includes: a gate electrode; a semiconductor film including a channel region that faces the gate electrode; and an insulating film provided at least at a position near an end portion on the gate electrode side of side walls of the semiconductor film.

【代表圖】

【本案指定代表圖】：第（ 1B ）圖。

【本代表圖之符號簡單說明】：

10	薄膜電晶體
11	基板
12	閘極電極
13	閘極絕緣膜
14	半導體膜
14A	半導體膜之側面
14C	通道區域
15A	源極電極
15B	汲極電極
16	絕緣膜
Ls	絕緣膜之寬度
Tsi	半導體膜之膜厚度

【本案若有化學式時，請揭示最能顯示發明特徵的化學式】：

(無)

發明專利說明書

（本說明書格式、順序，請勿任意更動）

【發明名稱】

薄膜電晶體及其製造方法，以及顯示單位及電子裝置

THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING THE SAME, AND DISPLAY UNIT AND ELECTRONIC APPARATUS

【技術領域】

本技術係關於一種具有一底部閘極結構之薄膜電晶體(TFT)及一種製造該薄膜電晶體之方法，以及一種顯示單位及一種電子裝置(其等包含該薄膜電晶體)。

【先前技術】

在閘極關斷時之一薄膜電晶體中，一洩漏電流(斷態電流)可在源極電極與汲極電極之間流動。若大量此一斷態電流在組態一顯示單位之一薄膜電晶體中流動，則產生暗點及亮點，且面板上出現諸如不均勻及粗糙化之特性缺陷，藉此降低可靠性。斷態電流主要由歸因於一源極與一通道之間及一汲極與該通道之間之一高電場區域之軌道(career)產生而引起，且在閘極負偏壓之一狀態中係顯著的。

另一方面，就回應速度及保全驅動電流而言，保全通態電流亦係重要的。鑒於此，期望一種具有一高通/斷比之薄膜電晶體，且(例如)PTL 1至PTL 3提議各種LDD(輕度摻雜汲極)結構作爲抑制斷態電流而不減小通態電流之方法。

[引文列表]

[專利文獻]

[PTL 1]日本未審查專利申請公開案第2002-313808號

[PTL 2]日本未審查專利申請公開案第2010-182716號

[PTL 3]日本未審查專利申請公開案第2008-258345號

【發明內容】

然而，由於具有LDD結構之此等薄膜電晶體具有複雜結構，故趨向引起製造程序之變動。

因此， 可期望提供一種具有允許在閘極負偏壓時減小洩漏電流之一簡單結構之薄膜電晶體及一種製造該薄膜電晶體之方法，以及一種顯示單位及一種電子裝置。

根據本技術之一實施例，提供一種薄膜電晶體，其包含：一閘極電極；一半導體膜，其包含面向該閘極電極之一通道區域；及一絕緣膜，其至少設置於接近該半導體膜之側壁之閘極電極側上之一端部分之一位置處。

根據本技術之一實施例，提供一種具有複數個器件及驅動該複數個器件之一薄膜電晶體之顯示單位。該薄膜電晶體包含：一閘極電極；一半導體膜，其包含面向該閘極電極之一通道區域；及一絕緣膜，其至少設置於接近該半導體膜之側壁之閘極電極側上之一端部分之一位置處。

根據本技術之一實施例，提供一種包含一顯示單位之電子裝置，該顯示單位具有複數個器件及驅動該複數個器件之一薄膜電晶體。該薄膜電晶體包含：一閘極電極；一半導體膜，其包含面向該閘極電極之一通道區域；及一絕緣膜，其至少設置於接近該半導體膜之側壁之閘極電極側上之一端部分之一位置處。

在根據本技術之實施例之薄膜電晶體中，運用設置於半導體膜之一側壁上閘極電極側上之一端部分處之絕緣膜，在閘極負偏壓時使一高電場區域遠離半導體膜。

根據本技術之一實施例，提供一種製造一薄膜電晶體之方法。

該方法包含：在一基板上形成一閘極電極；在該閘極電極上形成一半導體膜，該半導體膜包含面向該閘極電極之一通道區域；及至少在接近該半導體膜之側壁之閘極電極側上之一端部分之一位置處形成一絕緣膜。

根據本技術之實施例之薄膜電晶體及其製造方法以及顯示單位及電子裝置，由於絕緣膜係設置於半導體膜上閘極電極側上之側壁之端部分處，故可使半導體膜與高電場區域彼此遠離。因此，緩和半導體膜之電場，且可減小閘極負偏壓時之洩漏電流。

應瞭解，前述一般描述及以下詳細描述兩者係例示性的，且旨在提供對本技術之進一步說明。

【圖式簡單說明】

隨附圖式經包含以提供本發明之一進一步理解，且併入本說明書中並組成本說明書之一部分。該等圖式圖解說明實施例且結合本說明書用以說明本技術之原理。

圖1A係展示根據本技術之一第一實施例之一薄膜電晶體之一結構之一平面圖。

圖1B係圖1A中所圖解說明之薄膜電晶體之一截面視圖。

圖2A係依步驟之順序展示製造圖1B中所圖解說明之薄膜電晶體之一方法之一截面視圖。

圖2B係展示繼圖2A之步驟之後之一步驟之一截面視圖。

圖2C係展示繼圖2B之步驟之後之一步驟之一截面視圖。

圖2D係展示繼圖2C之步驟之後之一步驟之一截面視圖。

圖2E係展示繼圖2D之步驟之後之一步驟之一截面視圖。

圖3係包含圖1B中所圖解說明之薄膜電晶體之一顯示單位之一截面視圖。

圖4係展示圖3中所圖解說明之顯示單位之一般組態之一視圖。

圖5係展示圖4中所圖解說明之一像素驅動電路之一實例之一電路圖。

圖6係展示在一暗狀態中之一電流與一電壓之間之關係之一特性圖。

圖7係根據本技術之一第二實施例之一薄膜電晶體之一截面視圖。

圖8A係依步驟之順序展示製造圖7中所圖解說明之薄膜電晶體之一方法之一截面視圖。

圖8B係展示繼圖8A之步驟之後之一步驟之一截面視圖。

圖9A係展示根據修改例1之一薄膜電晶體之一結構之一平面視圖。

圖9B係圖9A中所圖解說明之薄膜電晶體之一截面視圖。

圖10係展示根據一修改例2之一薄膜電晶體之一結構之一截面視圖。

圖11A係展示根據一修改例3之一薄膜電晶體之一例示性結構之一截面視圖。

圖11B係展示根據修改例3之薄膜電晶體之另一例示性結構之一截面視圖。

圖11C係展示根據修改例3之薄膜電晶體之又一例示性結構之一截面視圖。

圖11D係展示根據修改例3之薄膜電晶體之又一例示性結構之一截面視圖。

圖12係展示根據上述實施例等之任一者之薄膜電晶體之一應用實例1之一外觀之一透視圖。

圖13A係展示自前側觀看時一應用實例2之一外觀之一透視圖。

圖13B係展示自後側觀看時應用實例2之一外觀之一透視圖。

圖14係展示一應用實例3之一外觀之一透視圖。

圖15係展示一應用實例4之一外觀之一透視圖。

圖16A展示處於折疊狀態中之一應用實例5之一正視圖、一左視圖、一右視圖、一俯視圖及一仰視圖。

圖16B展示處於展開狀態中之應用實例5之一正視圖及一側視圖。

【實施方式】

在下文中，將參考圖式詳細描述本技術之實施例。應注意，將依以下順序進行描述。

1.第一實施例(其中採用一側壁及一全光屏蔽結構之一實例)

1-1.一般組態

1-2.製造方法

1-3.顯示單位

1-4.功能及效應

2.第二實施例(其中採用一矩形絕緣膜及一全光屏蔽結構之一實例)

3.修改例1(其中採用一側壁及一部分光屏蔽結構之一實例)

4.修改例2(其中採用一矩形絕緣膜及一部分光屏蔽結構之一實例)

5.修改例3(其中將一通道保護膜設置於一半導體膜上之一實例)

6.應用實例

(第一實施例)

(1.1一般組態)

圖1A展示根據本發明之一第一實施例之一底部閘極型(逆交錯型)薄膜電晶體(薄膜電晶體10)之一平面組態，且圖1B示意性展示沿著圖1A中所圖解說明之I-I點劃線獲取之薄膜電晶體10之一橫截面組態。薄膜電晶體10係採用(例如)多晶矽或類似物作爲一半導體膜14之一

TFT，且係用作爲(例如)一有機EL顯示器或類似物之一驅動器件。薄膜電晶體10包含：一閘極電極12；一閘極絕緣膜13；半導體膜14，其形成一通道區域14C；及一對源極及汲極電極(一源極電極15A及一汲極電極15B)，其等依序設置於一基板11上。在本實施例中，一絕緣膜16設置於半導體膜14之一側面14A上。此外，半導體膜14具有小於閘極電極12之平面尺寸之一平面尺寸。換言之，當自基板11側觀看時，半導體膜14由閘極電極12完全覆蓋。明確言之，當薄膜電晶體10用於一液晶顯示單位中時，自後側發射之光(諸如，背光)由閘極電極12完全阻擋(全光屏蔽結構)。

基板11由一玻璃基板、一塑膠膜或類似物組態。塑膠材料之實例包含(例如)PET(聚對苯二甲酸乙二酯)及PEN(聚萘二甲酸乙二酯)。若可在不加熱基板11之情況下藉由一濺鍍方法或類似物形成半導體膜14，則可使用一廉價塑膠膜形成基板11。或者，亦可使用由不鏽鋼、鋁(Al)、銅(Cu)或其表面已經受絕緣處理之類似物製成之一金屬片。

閘極電極12具有將一閘極電壓施加至薄膜電晶體10及使用閘極電壓控制半導體膜14中之軌道密度之作用。閘極電極12設置於基板11上之一選擇性區域中，且由諸如以下者之一金屬組態：例如鉑(Pt)、鈦(Ti)、釕(Ru)、鉬(Mo)、Cu、鎢(W)、鎳(Ni)、Al及鉭(Ta)及其之一合金。或者，亦可以一層壓方式使用兩個或更多個上述金屬。

閘極絕緣膜13設置於閘極電極12與半導體膜14之間且具有約(含)50 nm至約(含)1 μm之一厚度。閘極絕緣膜13係由一絕緣膜組態，該絕緣膜包含(例如)以下之一或多者：氧化矽膜(SiO)、氮化矽膜(SiN)、氮氧化矽膜(SiON)、氧化鉿膜(HfO)、氧化鋁膜(AlO)、氮化鋁膜(AlN)、氧化鉭膜(TaO)、氧化鋯膜(ZrO)、氮氧化鉿膜、氮氧化矽鉿膜、氮氧化鋁膜、氮氧化鉭膜及氮氧化鋯膜。閘極絕緣膜13可具有一單層結構或具有使用諸如SiN及SiO之兩種或更多種材料之一層壓結

構。當閘極絕緣膜13具有一層壓結構時，可增強介於閘極絕緣膜13與半導體膜14之間之介面之特性，且可有效抑制來自外部空氣之雜質(例如，水)混合至半導體膜14中。在塗覆及形成閘極絕緣膜13之後，藉由蝕刻將閘極絕緣膜13圖案化成一預定形式，但取決於材料，可藉由諸如噴墨印刷、網版印刷、平版印刷及凹版印刷之印刷技術使閘極絕緣膜13形成爲一圖案。

半導體膜14以島狀物之形式設置於閘極絕緣膜13上，且在面對於該對源極電極15A與汲極電極15B之間之閘極電極12之一位置處具有通道區域14C。半導體膜14係由以下者製成：(例如)多晶矽、非晶矽或含有In、Ga、Zn、Sn、Al及Ti之一或多個元素之氧化物作爲主成分之氧化物半導體製成。明確言之，可使用(例如)氧化鋅(ZnO)、氧化銦錫(ITO)、In-M-Zn-O(其中M係Ga、Al、Fe及Sn之一或多者)及類似物。半導體膜14具有(例如)約(含)20 nm至約(含)100 nm之一厚度。

此外，除上述材料之外，半導體膜14之材料之實例包含(舉例而言)有機半導體材料，諸如PXX(迫呫噸並呫噸)衍生物。有機半導體材料之實例包含(例如)聚噻吩；藉由添加己基基團至聚噻吩而獲得之聚-3-己基噻吩[P3HT]；稠五苯[2,3,6,7-二苯並蒽]；聚蒽；稠四苯；稠六苯；稠七苯；二苯並五苯；四苯並五苯；屈；芘；蔻；特麗綾；卵苯；四萘嵌二苯；循環蒽；苯並芘；二苯並芘；聯伸三苯；聚吡咯；聚苯胺；聚乙炔；聚丁二炔；聚苯；聚呋喃；聚吲哚；聚乙烯咔唑；聚硒吩；聚碲吩；聚異苯並噻吩；聚咔唑；聚苯硫醚；聚伸苯基乙烯；聚苯硫醚；聚乙烯硫醚；聚伸噻吩基乙烯；聚萘；聚芘；聚蒽；由銅酞菁代表之酞菁；部花青；半花青；聚乙烯二氧噻吩；噻嗪；萘四甲醯二亞胺；聚(3,4-乙烯二氧噻吩)/聚苯乙烯磺酸酯[PEDOT/PSS]；4,4'-聯苯二硫醇(BPDT)；4,4'-二異氰基聯苯；4,4'-二異氰基-對聯三苯；2,5-雙(5'-硫乙醯基-2'-噻吩基)噻吩；2,5-雙(5'-硫

乙醯氧基-2'-噻吩基)噻吩；4,4'-二異氰基苯基；聯苯胺(聯苯基-4,4'-二胺)；TCNQ(四氰基對醌二甲烷)；四硫富瓦烯(TTF)-TCNQ錯合物；雙乙烯四硫富瓦烯(BEDTTTF)-過氯酸錯合物；BEDTTTF-碘錯合物；由TCNQ-碘錯合物代表之電荷轉移錯合物；聯苯-4,4'-二甲酸；1,4-二(4-噻吩基乙炔基)-2-乙苯；1,4-二(4-異氰基苯基乙炔基)-2-乙苯；樹狀體；富勒烯C60、C70、C76、C78、C84等；1,4-二(4-噻吩基乙炔基)-2-乙苯；2,2"-二羥基-1,1':4',1"-聯三苯；4,4'-聯苯二乙醛；4,4'-聯苯二醇；4,4'-聯苯二異氰酸酯；1,4-二乙醯基苯；二乙基聯苯-4,4'-二羧酸鹽；苯並[1,2-c;3,4-c';5,6-c"]參[1,2]二硫醇-1,4,7-三硫酮；α-六噻吩；四硫並四苯；四硒並四苯；四碲並四苯；聚(3-烷基噻吩)；聚(3-噻吩-β-乙磺酸)；聚(N-烷基吡咯)聚(3-烷基吡咯)；聚(3,4-二烷基吡咯)；聚(2,2-噻吩基吡咯)；聚(硫化二苯並噻吩)及奎吖酮。此外，除此之外，有機半導體材料之實例包含縮合多環芳香化合物、卟啉之衍生物及選自由苯基亞乙烯基共軛系低聚物及噻吩基共軛系低聚物組成之一群組之化合物。此外，亦可使用藉由混合有機半導體材料與絕緣高聚物材料而獲得之材料。

在本實施例中，如上文所描述，絕緣膜16設置於半導體膜14之側面14A上。儘管隨後描述細節，然絕緣膜16係在形成半導體膜14之後以一側壁形式提供。絕緣膜16之材料之實例包含(例如)SiO_2、SiN及SiON，且特定言之，在使用不同於充當基座之閘極絕緣膜之材料之一材料時容易形成一均勻膜。

絕緣膜16之寬度(Ls)(即，半導體膜14與源極電極15A或汲極電極15B之一介面之間之一距離)較佳儘可能彼此遠離。明確言之，絕緣膜16之寬度(Ls)較佳爲半導體膜14在層壓方向(Y方向)上之膜厚度(Tsi)之約(含)1%至約(含)200%，換言之，爲約(含)2 nm至約(含)300 nm。此外，寬度(Ls)更佳爲半導體膜14之膜厚度(Tsi)之約(含)5%至約

(含)100%，即，約(含)5 nm至約(含)200 nm。運用此組態，可使產生於閘極電極12與源極電極15A之間及閘極電極12與汲極電極15B之間之高電場區域遠離半導體膜14。因此，緩和在閘極關斷(0 V或閘極負偏壓)時半導體膜14中之電場，藉此減小電流之洩漏。

應注意，儘管在本實施例中將絕緣膜16設置於半導體膜14之整個側面上，然並不限於此，且絕緣膜16僅需至少設置於閘極電極12側上之下端處(換言之，接近半導體膜14與閘極絕緣膜13之間之介面之一位置處)。此外，儘管絕緣膜16較佳形成於如圖1A中所圖解說明般圖案化之半導體膜14之整個外周邊側面上，然亦藉由(例如)僅將絕緣膜16設置於平行於閘極電極12之延伸方向(Z方向)之半導體膜14之側面上而獲得上述效應。

該對源極電極15A及汲極電極15B設置於半導體膜14上而彼此分離，且電連接至半導體膜14。源極電極15A及汲極電極15B可由以下者組態：由類似於閘極電極12之材料之一材料(例如，Al、Mo、Ti、Cu或類似物)製成之一單層膜，或由此等材料之兩者或兩者以上製成之一層壓膜。

例如，如下文所描述般製造薄膜電晶體10。

(1-2.製造方法)

首先，如圖2A中所圖解說明，藉由諸如濺鍍方法及真空沈積方法之方法在基板11之整個表面上形成充當閘極電極12之一金屬膜。接著，藉由(例如)光微影及蝕刻圖案化此金屬膜以形成閘極電極12。

隨後，如圖2B中所圖解說明，於基板11及閘極電極12之整個表面上依序形成閘極絕緣膜13及半導體膜14。明確言之，藉由(例如)電漿化學汽相沈積(PECVD)方法在基板11之整個表面上形成二氧化矽膜以形成閘極絕緣膜13。可使用濺鍍方法以形成閘極絕緣膜13。接著，於閘極絕緣膜13上形成由(例如)非晶矽製成之半導體膜14。藉由(例

如)DC(直流)濺鍍方法在閘極絕緣膜13上形成非晶矽以形成半導體膜14。

隨後，如圖2C中所圖解說明，藉由光微影及蝕刻圖案化半導體膜14。應注意，當使用氧化物半導體材料作爲半導體膜14之材料時，亦可藉由RF(射頻；高頻)濺鍍方法或類似物形成半導體膜14，但就沈積速度而言較佳使用DC濺鍍方法。

接著，如圖2D中所圖解說明，於半導體膜14之側面上形成絕緣膜16。明確言之，使用(例如)CVD方法形成一膜，且接著使用一回蝕程序以形成具有一側壁形式之絕緣膜16。

隨後，如圖2E中所圖解說明，藉由(例如)光微影蝕刻形成該對源極電極15A及汲極電極15B。明確言之，(例如)依序形成一Al膜、一Ti膜及一Al膜，且在該Al膜上，藉由光微影方法形成且圖案化一光阻(未圖解說明)以形成源極電極15A及汲極電極15B。因此，完成在半導體膜14之側面上包含具有一側壁形式之絕緣膜16之薄膜電晶體10。

(1-3.顯示單位)

圖3展示包含上述薄膜電晶體10作爲一驅動器件之一半導體單位(在此例項中，顯示單位1)之一橫截面組態。顯示單位1係包含複數個有機發光器件20R、20G及20B(器件)作爲發光器件之一自發光型之一顯示單位。顯示單位1包含依序形成於基板11上之一像素驅動電路形成層L1、一發光器件形成層L2(其包含該等有機發光器件20R、20G及20B)及一對置基板(未圖解說明)。顯示單位1係其中自對置基板側提取光之一頂部發射型顯示單位，且像素驅動電路形成層L1包含薄膜電晶體10。

圖4展示顯示單位1之一般組態。顯示單位1具有基板11上之一顯示區域110，且係用作爲一超薄有機光發射彩色顯示單位或類似物。例如，充當影像顯示器之驅動器之一信號線驅動電路120及一掃描線

驅動電路130係設置於基板11上顯示區域110周圍。

在顯示區域110中，形成二維地安置成一矩陣之複數個有機發光器件20R、20G及20B及驅動該等有機發光器件20R、20G及20B之一像素驅動電路140。在像素驅動電路140中，複數個信號線120A安置在行方向上，且複數個掃描線130A安置在列方向上。有機發光器件20R、20G及20B設置於信號線120A與掃描線130A之各自交叉點處。信號線120A之各者連接至信號線驅動電路120，且掃描線130A之各者連接至掃描線驅動電路130。

信號線驅動電路120將自一信號供應源(未圖解說明)供應之對應於照度資訊之一視訊信號之一信號電壓供應至透過信號線120A選擇之有機發光器件20R、20G及20B。

掃描線驅動電路130包含同步於一輸入時脈脈衝而循序移位(轉移)一起動脈衝之一移位暫存器及類似物。在寫入一視訊信號至有機發光器件20R、20G及20B時，掃描線驅動電路130在列單位基礎上掃描有機發光器件20R、20G及20B且循序供應一掃描信號至掃描線130A之各者。

像素驅動電路140設置於基板11與有機發光器件20R、20G及20B之間之一層中，即，設置於像素驅動電路形成層L1中。如圖5中所展示，像素驅動電路140係一主動型驅動電路，其包含：一驅動電晶體Tr1及一寫入電晶體Tr2，其等之至少一者係薄膜電晶體10；一電容器Cs，其介於驅動電晶體Tr1與寫入電晶體Tr2之間；及有機發光器件20R、20G及20B。

接著，再次參考圖3，詳細描述像素驅動電路形成層L1、發光器件形成層L2等之組態。

組態像素驅動電路140之薄膜電晶體10(驅動電晶體Tr1及寫入電晶體Tr2)係形成於像素驅動電路形成層L1中，且此外，信號線120A及

掃描線130A亦嵌入像素驅動電路形成層L1中。明確言之，薄膜電晶體10及一平坦化層17依序設置於基板11上。平坦化層17經提供以主要平坦化像素驅動電路形成層L1之表面，且係由諸如聚醯亞胺之一絕緣樹脂材料製成。

發光器件形成層L2具有：有機發光器件20R、20G及20B；一器件分離膜18；及一密封層(未圖解說明)，其覆蓋有機發光器件20R、20G及20B以及器件分離膜18。有機發光器件20R、20G及20B之各者包含充當一陽極電極之一第一電極21、包含一發光層之一有機層22及充當一陰極電極之一第二電極23，該第一電極21、該有機層22及該第二電極23自基板11側循序層壓。有機層22包含(例如)自第一電極21側依序提供之一電洞注入層、一電洞傳輸層、一發光層及一電子傳輸層。發光層可針對各器件提供，或可藉由該等器件共用。應注意，可視需要提供除發光層以外之層。由一絕緣材料製成之器件分離層18將有機發光器件20R、20G及20B分離成各器件，且界定有機發光器件20R、20G及20B之各者之一發光區域。

顯示單位1適用於各種領域中之電子裝置之一顯示單位，諸如將一外部輸入視訊信號或一內部產生視訊信號顯示爲一影像或一視訊之一電視、一數位相機、一筆記型個人電腦、諸如一行動電話之一行動終端機裝置及一視訊攝錄影機。

(1-4.功能及效應)

如上文所描述，在用作爲一顯示單位之一驅動器件之一薄膜電晶體中，若流動於源極電極與汲極電極之間之一洩漏電流(斷態電流)在閘極關斷(0 V或閘極負偏壓)時增加，則發生諸如像素之暗點及亮點之缺陷、影像品質下降(諸如，粗糙化、煆燒(burning))及類似物。此外，當大於一所要設定值之一洩漏電流流動於其中之薄膜電晶體之數目歸因於洩漏電流之變動而增加時，缺陷像素之數目相應地增加，

且此可導致顯示單位之製造良率降低。此外，不僅在像素中，而且在周邊電路區段中之薄膜電晶體處，源極電極與汲極電極之間之洩漏電流在閘極關斷時之增加引起功率消耗之增加。洩漏電流主要由源極通道與汲極通道之間之一高電場區域中之軌道之產生引起，且在閘極負偏壓時係顯著的。

儘管在上文所描述之PTL 1至PTL 3中揭示各種薄膜電晶體以便解決此問題，然存在歸因於複雜結構引起製造程序之變動及製造良率低之另一問題。

另一方面，在用於自一平面表面發射光之一顯示單位(諸如，一液晶顯示單位)中之一薄膜電晶體中，藉由自一背光及類似物發射之光及其反射光在一半導體膜中產生軌道，且產生一光洩漏電流。此不僅適用於液晶顯示單位，而且適用於有機EL顯示單位中來自一發光層之光及其反射光。在閘極關斷時之光洩漏與上述斷態電流類似地影響顯示品質。鑒於此，(通常)藉由在一半導體層之上側及下側上提供光屏蔽膜而抑制光洩漏之發生。

圖6展示具有一全光屏蔽結構一之薄膜電晶體及具有一部分光屏蔽結構之一薄膜電晶體在一暗狀態中之電流電壓特性。此處，如在本實施例中，全光屏蔽結構係以使得閘極電極12具有大於半導體膜14之平面尺寸之一平面尺寸之一方式進行佈置之一結構。當採用此一結構時，閘極電極12亦充當阻擋發射至半導體膜14之光之一光屏蔽膜，藉此可抑制上述光洩漏電流。儘管隨後描述細節，部分光屏蔽結構係以使得閘極電極12具有小於半導體膜14之平面尺寸之一平面尺寸之一方式進行佈置之一結構，且在部分光屏蔽結構中，當自基板11觀看時，半導體膜14之一部分未覆蓋有閘極電極12。可見，在全光屏蔽型薄膜電晶體中，在0 V或更低時(即，在閘極負偏壓時)，洩漏電流增加。在此情況中，參考圖1B，不包含半導體膜且僅由閘極絕緣膜組態之

一區段形成於一橫截面結構中之源極及汲極電極與閘極電極之間。因此，源極及汲極電極與閘極電極之間之距離減小，且當將一高電壓差施加至該區段時，一電場趨向集中，且此繼而引起以下問題：儘管產生於一半導體膜中之一軌道變成關斷洩漏(即，抑制在光發射期間之洩漏)，然洩漏發生在一暗狀態中。

相比之下，在根據本實施例之薄膜電晶體10中，具有一側壁形式之絕緣膜16設置於半導體膜14之側面上。此可確保產生於閘極電極12與源極電極15A之間及閘極電極12與汲極電極15B之間之高電場區域與半導體膜14之端部分之間之一特定距離，且因此使高電場區域遠離半導體膜14。

如上文所描述，在根據本實施例之薄膜電晶體10中，由於具有一側壁形式之絕緣膜16設置於半導體膜14之側面上，故可使產生於閘極電極12與源極電極15A之間及閘極電極12與汲極電極15B之間之高電場區域遠離半導體膜14。因此，在無現有薄膜電晶體之佈局之一顯著改變之情況下，可藉由一簡單結構及製造方法緩和半導體膜14中之電場且減小在負偏壓時之洩漏電流。換言之，可提供具有改良之可靠性之一顯示單位及包含該顯示單位之一電子裝置。

接著，將描述根據一第二實施例及其修改例(修改例1至3)之薄膜電晶體30、40、50及60A至60D。應注意，在下文中，藉由相同元件符號表示類似於上述實施例之該等組件之組件，且適當省略其描述。

(2.第二實施例)

圖7展示根據本發明之一第二實施例之一底部閘極型薄膜電晶體(薄膜電晶體30)之一橫截面組態。薄膜電晶體30與第一實施例不同之處在於一絕緣膜36沿著半導體膜14之側面平行設置。

例如，根據本發明實施例之薄膜電晶體30係如圖8A及圖8B中所圖解說明般製造。應注意，直至形成半導體膜14之程序類似於上述第

一實施例中之程序，且因此省略其描述。

首先，如圖8A中所圖解說明，在形成直至半導體膜14之諸膜之後，使半導體膜14經受(例如)低溫氧化(當使用非晶矽時，例如約400°C)以在半導體膜14之表面上形成氧化物膜。接著，藉由各向異性蝕刻移除形成於半導體膜14之頂面上之氧化物膜以形成絕緣膜36(圖8B)。

此後，類似於上述第一實施例，形成源極電極15A及汲極電極15B，且完成薄膜電晶體30。

當藉由以如本實施例中之上述方式氧化半導體膜14而形成絕緣膜36時，亦可獲得類似於上述第一實施例之效應之一效應。此外，由於氧化可形成均勻且僅具有膜厚度之微小變動之絕緣膜36，故可引起減小特性變動之一極佳效應。

(3.修改例1)

圖9A展示根據上述第一實施例之一修改例(修改例1)之一薄膜電晶體(薄膜電晶體40)之一平面組態，且圖9B展示沿著圖9A中所展示之一II至II點劃線獲取之薄膜電晶體40之一橫截面組態。在薄膜電晶體40中，半導體膜14具有大於閘極電極12之平面尺寸之一平面尺寸。換言之，當自基板11側觀看時，半導體膜14自閘極電極12突出，且薄膜電晶體40與第一實施例不同之處在於採用其中不完全阻擋自一後側發射且進入半導體膜14之光之一結構(部分光屏蔽結構)。

(4.修改例2)

圖10展示根據上述第二實施例之一修改例(修改例2)之一薄膜電晶體(薄膜電晶體50)之一橫截面組態。薄膜電晶體50與第二實施例不同之處在於類似於上述修改例1之薄膜電晶體40般採用一部分光屏蔽結構。

如上文所描述，在具有其中閘極電極12具有小於半導體膜14之

平面尺寸之一平面尺寸之部分光屏蔽結構之薄膜電晶體(薄膜電晶體40及50)中，亦可達成類似於根據上述第一實施例及第二實施例之薄膜電晶體10及30之功能及效應之一功能及一效應。此外，當提供一絕緣膜46時，閘極電極12與源極電極15A之間之距離或閘極電極12與汲極電極15B之間之距離增大($l_2 < l_1$)，且因此可抑制閘極電極12與源極電極15A之間及閘極電極12與汲極電極15B之間之寄生電容。應注意，具有如本修改例1及2中之一部分光屏蔽結構之薄膜電晶體較佳用於(例如)頂部發射型有機EL顯示單位及與光屏蔽無關之一半導體單位中。

(5.修改例3)

圖11A至圖11D各自展示根據上述第一實施例及第二實施例以及上述修改例1及2之一修改例(修改例3)之一薄膜電晶體(薄膜電晶體60A至60D)之一橫截面組態。薄膜電晶體60A至60D與上述實施例及上述修改例不同之處在於一通道保護膜69設置於半導體膜14上對應於通道區域14C之一位置處。應注意，薄膜電晶體60A至60D分別對應於薄膜電晶體10、30、40及50。

通道保護膜69設置於半導體膜14上且防止在形成源極電極15A及汲極電極15B時損害半導體膜14(特定言之，通道區域14C)。通道保護膜69係由(例如)氧化鋁膜、氧化矽膜或氮化矽膜組態。通道保護膜69具有約(含)15 nm至約(含)300 nm、較佳約(含)200 nm至約(含)250 nm之一厚度。

形成通道保護膜69之一方法係：使得藉由(例如)DC濺鍍方法在半導體膜14上形成氧化鋁膜；及圖案化因此形成之氧化鋁膜以形成通道保護膜69。接著，藉由(例如)濺鍍方法在半導體膜14上包含通道保護膜69之一區域中形成一金屬薄膜，且此後執行蝕刻以形成源極電極15A及汲極電極15B。此時，由於半導體膜14藉由通道保護膜69保

護，故可防止藉由蝕刻損害半導體膜14。

如上文所描述，在本修改例中，由於通道保護膜69設置於半導體膜14上，故抑制在形成源極電極15A及汲極電極15B時引起之對半導體膜14之損害。此外，在其中使用氧化物半導體材料以形成半導體膜14之情況中，可抑制氧之洩漏。此外，在其中使用有機半導體材料作爲半導體膜14之材料之情況中，減小大氣中的水分或類似物至半導體膜14中之滲透。因此，藉由將通道保護膜69設置於半導體膜14上，可防止由上述因素引起之薄膜電晶體之特性降級。

(應用實例)

可有利地使用包含上述第一實施例及第二實施例以及修改例1至3中所描述之薄膜電晶體10、30(30A、30B及30C)、40、50及60A至60D之任一者之一半導體單位作爲一顯示單位。顯示單位之實例包含(例如)一液晶顯示單位、一有機EL顯示單位及一電子紙顯示器。

(應用實例1)

圖12展示根據應用實例1之一電視機之一外觀。此電視機(例如)具有包含一前面板310及一濾光玻璃320之一影像顯示螢幕區段300，且影像顯示螢幕區段300對應於上述顯示單位。

(應用實例2)

圖13A及圖13B分別展示根據一應用實例2之一數位相機在自一前側及一後側觀看時之外觀。此數位相機包含(例如)用於產生閃光之一發光區段410、充當上述顯示單位之一顯示區段420、一選單開關430及一快門按鈕440。

(應用實例3)

圖14展示根據一應用實例3之一筆記型個人電腦之一外觀。此筆記型個人電腦包含(例如)一主體510、用於輸入字母等之一鍵盤520及充當上述顯示單位之一顯示區段530。

(應用實例4)

圖15展示根據一應用實例4之一視訊攝錄影機之一外觀。此視訊攝錄影機包含(例如)一主體區段610、用以獲取一主體之一影像且設置於主體區段610之一前側面上之一透鏡620、用於擷取一影像之一開始停止開關630及充當上述顯示單位之一顯示區段640。

(應用實例5)

圖16A展示根據一應用實例5之一行動電話在一折疊狀態中之一一正視圖、一左側視圖、一右側視圖、一俯視圖及一仰視圖。圖16B展示該行動電話在一展開狀態中之一正視圖及一側視圖。該行動電話包含(例如)一上側外殼710、一下側外殼720、耦合上側外殼710及下側外殼720之一耦合區段(鉸鏈區段)730、一顯示器740、一子顯示器750、一圖像燈760及一相機770。顯示器740或子顯示器750對應於上述顯示單位。

在上文中，雖然已參考第一實施例及第二實施例、修改例1至3以及應用實例進行描述，然本發明不限於該等實施例等且可進行各種修改。例如，在上述實施例及類似物中所描述之各層之材料及厚度、膜形成方法、膜形成條件等並非限制性，且亦可採用其他材料及厚度、其他膜形成方法及膜形成條件。

此外，雖然在此例項中半導體膜14經形成以具有一錐狀形式(相對於基板11小於約90度)，然此並非限制性，且半導體膜14亦可經形成以垂直於基板11(相對於基板11成一直角)。在此情況中，當如在第二實施例中般藉由氧化形成絕緣膜36時，半導體膜14之形式係一矩形形式。應注意，當如在上述實施例等中般將半導體膜14處理成一錐狀形式時，其整個側面影響電場，而當將半導體膜14處理成一矩形形式時，僅接近半導體膜14之側面之下端之一區段影響電場。

此外，亦可包含除上述實施例等中所描述之層以外之其他層。

此外，(例如)亦可藉由組合第一實施例中所描述之形成方法(蒸鍍方法及CVD方法)及第二實施例中所描述之形成方法(氧化)而形成半導體膜14之側壁上之絕緣膜16。

應注意本技術可組態如下。

(1)一種薄膜電晶體，其包含：

一閘極電極；

一半導體膜，其包含面向該閘極電極之一通道區域；及

一絕緣膜，其至少設置於接近該半導體膜之側壁之閘極電極側上之一端部分之一位置處。

(2)根據(1)之薄膜電晶體，其進一步包含

一閘極絕緣膜，其介於該閘極電極與該半導體膜之間，其中

該絕緣膜經提供自該半導體膜之一側壁至該閘極絕緣膜之一表面。

(3)根據(1)或(2)之薄膜電晶體，其中該絕緣膜至少設置於與其中該閘極電極延伸之一方向相同之一方向上。

(4)根據(1)至(3)中任一項之薄膜電晶體，其進一步包含

一對源極及汲極電極，其等電連接至該半導體膜，其中

該絕緣膜插置於介於該半導體膜與該閘極絕緣膜之間之一介面與介於該等源極及汲極電極與該閘極絕緣膜之間之一介面之間。

(5)根據(1)至(4)中任一項之薄膜電晶體，其中該絕緣膜以一側壁形式設置於該半導體膜之一側面上。

(6)根據(1)至(4)中任一項之薄膜電晶體，其中該絕緣膜沿著該半導體膜之側面平行設置。

(7)根據(1)至(4)中任一項之薄膜電晶體，其中該絕緣膜以一矩形形式設置於該半導體膜之一側面上。

(8)根據(1)至(7)中任一項之薄膜電晶體，其中該絕緣膜在其之一

寬度方向上具有約(含)2 nm至約(含)300 nm之一膜厚度。

(9)根據(1)至(8)中任一項之薄膜電晶體，其中該半導體膜具有小於該閘極電極之一平面尺寸之一平面尺寸，且完全屏蔽來自閘極電極側之光。

(10)根據(1)至(8)中任一項之薄膜電晶體，其中該半導體膜具有大於該閘極電極之一平面尺寸之一平面尺寸，且部分屏蔽來自閘極電極側之光。

(11)根據(1)至(10)中任一項之薄膜電晶體，其中該半導體膜包含該通道區域上之一通道保護膜。

(12)一種製造一薄膜電晶體之方法，該方法包含：

在一基板上形成一閘極電極；

在該閘極電極上形成一半導體膜，該半導體膜包含面向該閘極電極之一通道區域；及

至少在接近該半導體膜之側壁之閘極電極側上之一端部分之一位置處形成一絕緣膜。

(13)根據(12)之形成該薄膜電晶體之方法，其中藉由一CVD方法及一回蝕方法形成該絕緣膜。

(14)根據(12)之製造該薄膜電晶體之方法，其中藉由氧化該半導體膜形成該絕緣膜。

(15)一種具有複數個器件及驅動該複數個器件之一薄膜電晶體之顯示單位，

該薄膜電晶體包含：

一閘極電極；

一半導體膜，其包含面向該閘極電極之一通道區域；及

一絕緣膜，其至少設置於接近該半導體膜之側壁之閘極電極側上之一端部分之一位置處。

(16)一種包含具有複數個器件及驅動該複數個器件之一薄膜電晶體之一顯示單位之電子裝置，

該薄膜電晶體包含：

一閘極電極；

一半導體膜，其包含面向該閘極電極之一通道區域；及

一絕緣膜，其設至少置於接近該半導體膜之側壁之閘極電極側上之一端部分之一位置處。

(17)一種薄膜電晶體，其包括：

一基板；

一閘極電極，其在該基板上；

一半導體膜，其面向該閘極電極；

一通道形成區域，其在該半導體膜中；

一對源極及汲極區域，其等在該基板上；及

一絕緣膜，其在該半導體膜之一側面之至少一部分上。

(18)根據(17)之薄膜電晶體，其中該絕緣膜係在該半導體膜之整個側面上。

(19)根據(17)之薄膜電晶體，其中該絕緣膜平行於該半導體膜之該側面。

(20)根據(17)之薄膜電晶體，其進一步包括介於該半導體膜與該閘極電極之間之一閘極絕緣膜。

(21)根據(20)之薄膜電晶體，其中該絕緣膜位於該半導體膜與該閘極絕緣膜之間之一介面處。

(22)根據(17)之薄膜電晶體，其中該閘極電極之一長度x長於該半導體膜之一長度y。

(23)根據(17)之薄膜電晶體，其中該閘極電極之一長度x短於該半導體膜之一長度y。

(24)根據(17)之薄膜電晶體，其中該半導體膜具有(含)2 nm至(含)300 nm之一厚度。

(25)根據(17)之薄膜電晶體，其中該絕緣膜包括SiO_2、SiN或SiON之至少一者。

(26)一種顯示單位，其包括：

一像素驅動電路層；

一發光器件層基板；及

一薄膜電晶體，其在該像素驅動電路層中，

其中，

該薄膜電晶體包括：(i)一基板；(ii)一閘極電極，其面向該基板；(iii)一半導體膜，其在該閘極電極上；(iv)一通道形成區域，其在該半導體膜中；(v)一對源極及汲極區域，其等在該基板上；及(vi)一絕緣膜，其在該半導體膜之側面之至少一部分上。

(27)一種製造一薄膜電晶體之方法，其包括以下步驟：

提供一基板；

在該基板上形成一閘極電極；

形成面向該閘極電極之一半導體膜；

在該半導體膜之一側面之至少一部分上形成一絕緣膜；

形成一源極區域；及

形成一汲極區域。

(28)根據(17)之薄膜電晶體，其中該半導體膜包括多晶矽、非晶矽或含有In、Ga、Zn、Sn、Al及Ti之至少一者作爲一主成分之氧化物。

(29)根據(17)之薄膜電晶體，其進一步包括該半導體膜上之一通道保護膜。

(30)根據(17)之薄膜電晶體，其進一步包括介於該源極電極與該

汲極電極之間之一通道保護膜，其中該源極電極及該汲極電極之各者與該保護膜部分重疊。

本發明含有關於2012年8月13日向日本專利局申請之日本優先權專利申請案JP 2012-179520中所揭示者之標的，該案之全部內容以引用的方式併入本文中。

熟習此項技術者應瞭解各種修改、組合、子組合及替代可取決於設計要求及其它因素而發生，只要該等修改、組合、子組合及替代係在隨附申請專利範圍或其等效物之範疇內。

【符號說明】

1 顯示單位

10 薄膜電晶體

11 基板

12 閘極電極

13 閘極絕緣膜

14 半導體膜

14A 半導體膜之側面

14C 通道區域

15A 源極電極

15B 汲極電極

16 絕緣膜

17 平坦化層

18 器件分離膜

20B 有機發光器件

20G 有機發光器件

20R 有機發光器件

21 第一電極

22 有機層

23 第二電極

30 薄膜電晶體

36 絕緣膜

40 薄膜電晶體

46 絕緣膜

50 薄膜電晶體

60A 薄膜電晶體

60B 薄膜電晶體

60C 薄膜電晶體

60D 薄膜電晶體

69 通道保護膜

110 顯示區域

120 信號線驅動電路

120A 信號線

130 掃描線驅動電路

130A 掃描線

140 像素驅動電路

300 影像顯示螢幕區段

310 前面板

320 濾光玻璃

410 發光區段

420 顯示區段

430 選單開關

440 快門按鈕

510 主體

520 鍵盤

530 顯示區段

610 主體區段

620 透鏡

630 開始停止開關

640 顯示區段

710 上側外殼

720 下側外殼

730 耦合區段(鉸鏈區段)

740 顯示器

750 子顯示器

760 圖像燈

770 相機

Cs 電容器

L1 像素驅動電路形成層

L2 發光器件形成層

Ls 絕緣膜之寬度

Tr1 驅動電晶體

Tr2 寫入電晶體

Tsi 半導體膜之膜厚度

申請專利範圍

1. 一種薄膜電晶體，其包括：

一基板；

一閘極電極，其在該基板上；

一半導體膜，其面向該閘極電極；

一通道形成區域，其在該半導體膜中；

一對源極及汲極區域，其等在該基板上；及

一絕緣膜，其在該半導體膜之一側面之至少一部分上。

2. 如請求項1之薄膜電晶體，其中該絕緣膜係在該半導體膜之整個側面上。

3. 如請求項1之薄膜電晶體，其中該絕緣膜平行於該半導體膜之該側面。

4. 如請求項1之薄膜電晶體，其進一步包括介於該半導體膜與該閘極電極之間之一閘極絕緣膜。

5. 如請求項4之薄膜電晶體，其中該絕緣膜位於該半導體膜與該閘極絕緣膜之間之一介面處。

6. 如請求項1之薄膜電晶體，其中該閘極電極之一長度x長於該半導體膜之一長度y。

7. 如請求項1之薄膜電晶體，其中該閘極電極之一長度x短於該半導體膜之一長度y。

8. 如請求項1之薄膜電晶體，其中該半導體膜具有(含)2 nm至(含)300 nm之一厚度。

9. 如請求項1之薄膜電晶體，其中該絕緣膜包括SiO_2、SiN或SiON之至少一者。

10. 如請求項1之薄膜電晶體，其中該半導體膜包括一多晶矽、一非

晶矽或含有In、Ga、Zn、Sn、Al及Ti之至少一者作爲一主成分之氧化物。

11. 如請求項1之薄膜電晶體，其進一步包括該半導體膜上之一通道保護膜。

12. 如請求項1之薄膜電晶體，其進一步包括介於該源極電極與該汲極電極之間之一通道保護膜，其中該源極電極及該汲極電極之各者與該保護膜部分重疊。

13. 一種顯示單位，其包括：

一像素驅動電路層；

一發光器件層基板；及

一薄膜電晶體，其在該像素驅動電路層中，

其中，

該薄膜電晶體包括(i)一基板；(ii)一閘極電極，其面向該基板；(iii)一半導體膜，其在該閘極電極上；(iv)一通道形成區域，其在該半導體膜中；(v)一對源極及汲極區域，其等在該基板上；及(vi)一絕緣膜，其在該半導體膜之側面之至少一部分上。

14. 一種製造一薄膜電晶體之方法，其包括以下步驟：

提供一基板；

在該基板上形成一閘極電極；

形成面向該閘極電極之一半導體膜；

在該半導體膜之一側面之至少一部分上形成一絕緣膜；

形成一源極區域；及

形成一汲極區域。

圖式


I
15A
I
10
15B
12
Z
Y
X
14
16

圖1A


LS
15A
15B
10
14
14A
16
Tsi
13
12
11
Z
Y
X
14C

圖1B



圖2A



圖2B



圖2C



圖2D



圖2E



圖3


1
11
130
信號線驅動電路
120
120A
120A
120A
130A
掃描線驅動電路
20R
20G
20B
130A
20R
20G
20B
110
140

圖4


130A
120A
140
Vcc
Tr1
Id
Cs
Tr2
20R, 20G, 20B
GND

圖5


1.E-04
1.E-05
1.E-06
1.E-07
1.E-08
1.E-09
1.E-10
1.E-11
1.E-12
1.E-13
1.E-14
Ids (A)
-15
-10
-5
0
5
10
15
Vgs (V)
全光屏蔽
全光屏蔽
全光屏蔽
部分光屏蔽

圖6


30
15A
15B
14
36
13
12
11
Z
Y
X

圖7



圖8A



圖8B



圖9A



圖9B



圖10



圖11A



圖11B



圖11C



圖11D



圖12



圖13A



圖13B



圖14



圖15



圖16A



圖16B