

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2012-135208

(P2012-135208A)

(43) 公開日 平成24年7月12日(2012.7.12)

(51) Int.Cl.		F I	テーマコード (参考)			
HO2M	7/48	(2007.01)	HO2M	7/48	M	5H007
HO2M	3/28	(2006.01)	HO2M	3/28	C	5H730

審査請求 有 請求項の数 5 O L (全 18 頁)

(21) 出願番号	特願2012-52872 (P2012-52872)	(71) 出願人	000006013 三菱電機株式会社
(22) 出願日	平成24年3月9日(2012.3.9)	(74) 代理人	100089118 弁理士 酒井 宏明
(62) 分割の表示	特願2009-178233 (P2009-178233) の分割	(72) 発明者	林 良知 東京都千代田区丸の内二丁目7番3号 三 菱電機株式会社内
原出願日	平成21年7月30日(2009.7.30)	(72) 発明者	堤下 洋治 東京都千代田区丸の内二丁目7番3号 三 菱電機株式会社内
		(72) 発明者	中村 和幸 東京都千代田区丸の内二丁目7番3号 三 菱電機株式会社内

最終頁に続く


(54) 【発明の名称】 インバータ装置

(57) 【要約】 (修正有)

【課題】絶縁トランスの1次側との間に専用の絶縁機構を設けることなく、絶縁トランスの1次側の平滑コンデンサの充電電圧に起因する電源の異常を検出することが可能なインバータ装置を得る。

【解決手段】インバータ装置の制御回路4及び周辺機器を駆動する電源を生成する電源回路13と、平滑コンデンサ12の充電電圧を算出する電源異常検出部6を備える。電源回路13は、絶縁トランス14と、絶縁トランス14の2次側巻線18にダイオード22を介して接続される制御回路電源用コンデンサ25の電圧V_{o3}を監視し、電源制御部27からスイッチング素子19のオン・オフ信号を生成する。電源異常検出部6は、絶縁トランス14の2次側巻線18の端子間の電圧値V₃を監視し、監視結果に応じて平滑コンデンサの充電電圧V₁を算出する。

【選択図】 図2



【特許請求の範囲】

【請求項 1】

入力された電圧が充電される平滑コンデンサの充電電圧を用いて、制御回路及び周辺機器を駆動する電源を生成する電源回路と、

前記平滑コンデンサの充電電圧を算出する電圧算出部と、
を備え、

前記電源回路は、

1次側巻線及び2次側巻線を含む絶縁トランスと、

前記絶縁トランスの前記2次側巻線にダイオードを介して接続される制御回路電源用コンデンサの電圧を監視し、スイッチング素子のオン・オフ信号を生成する電源制御部と、

前記電源制御部から出力されるオン・オフ信号に基づいてオン・オフ動作を行い、前記平滑コンデンサの充電電圧に応じたエネルギーを前記絶縁トランスの前記1次側巻線に蓄積するスイッチング素子と、

を有し、

前記電圧算出部は、前記絶縁トランスの前記2次側巻線の端子間の電圧値を監視し、監視結果に応じて前記平滑コンデンサの充電電圧を算出する

ことを特徴とするインバータ装置。

【請求項 2】

前記電圧算出部は、

前記絶縁トランスの前記2次側巻線の端子間の電圧値を抽出する電圧抽出部と、

前記電圧抽出部により抽出された電圧値を反転増幅する反転増幅部と、

を有する

ことを特徴とする請求項 1 に記載のインバータ装置。

【請求項 3】

前記電圧抽出部は、前記スイッチング素子がオンしている状態における前記絶縁トランスの前記2次側巻線の端子間の電圧を抽出する

ことを特徴とする請求項 2 に記載のインバータ装置。

【請求項 4】

前記反転増幅部は、前記平滑コンデンサの充電電圧と等価な値を求めるように、前記電圧抽出部により抽出された電圧値を反転増幅する

ことを特徴とする請求項 2 に記載のインバータ装置。

【請求項 5】

入力された電圧が充電される平滑コンデンサの充電電圧を用いて、制御回路及び周辺機器を駆動する電源を生成する電源回路と、

前記平滑コンデンサの充電電圧に起因する電源異常を検出する電源異常検出部と、
を備え、

前記電源回路は、

1次側巻線及び2次側巻線を含む絶縁トランスと、

前記絶縁トランスの前記2次側巻線にダイオードを介して接続される制御回路電源用コンデンサの電圧を監視し、スイッチング素子のオン・オフ信号を生成する電源制御部と、

前記電源制御部から出力されるオン・オフ信号に基づいてオン・オフ動作を行い、前記絶縁トランスの前記1次側巻線にエネルギーを蓄積するスイッチング素子と、

を有し、

前記電源異常検出部は、前記絶縁トランスの前記2次側巻線の端子間の電圧値を監視し、監視結果に応じて前記スイッチング素子のオン・オフのデューティ時間を検出する

ことを特徴とするインバータ装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、インバータ装置に関する。

10

20

30

40

50

【背景技術】

【0002】

入力電源の停電によってインバータ装置の電源異常が発生すると、モータが制御不能となり、機械の破損などの被害を招くことがある。このため、インバータ装置では、入力電源の電圧を監視し、電圧が所定値以下になると、モータを停止させることが行われている。

【0003】

また、特許文献1には、モータの頻繁な運転停止をなくし、モータの回生電力効率を高め、安定した制御状態を継続できるようにするために、インバータの直流電圧が停電レベルまで電圧低下したことを検出し、維持レベルと直流電圧検出値との偏差信号の比例積分演算によって周波数調節出力を求めて周波数指令を調節することで、インバータの直流電圧を維持レベルに維持する技術が開示されている。

10

【0004】

また、特許文献2には、電力変換装置の入力電源が遮断してから内部制御電源が遮断されるまでの時間を延ばすため、内部制御電源に直流電圧を供給する平滑コンデンサの充電電圧を監視し、平滑コンデンサの充電電圧に異常があると、冷却ファンへの電力供給を遮断する技術が開示されている。

【先行技術文献】

【特許文献】

【0005】

20

【特許文献1】特開2007-295648号公報

【特許文献2】特開2007-185018号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、入力電源の電圧を監視する方法では、入力電源の停電が発生したことが判定される前に、インバータ装置の制御回路に搭載されているマイクロコンピュータの駆動電源が遮断されることがある。そのため、インバータ装置にて駆動されるモータの制御ができなくなり、モータを安全に停止させることができなくなるという問題があった。

30

【0007】

また、特許文献1に開示された方法では、モータ駆動電圧を発生させる主回路部の平滑コンデンサの出力電圧を検出することで、停電が発生したかどうか判定される。このため、主回路部の平滑コンデンサの容量分だけ充電電圧の低下が遅れ、停電の検出が遅れるという問題があった。

【0008】

また、主回路部を駆動する制御電源の平滑コンデンサは、主回路部の平滑コンデンサよりも容量が小さいため、入力電源の落ち方によっては、主回路部の平滑コンデンサの充電電圧よりも先に制御電源の平滑コンデンサの充電電圧が減少し、制御電源が生成できなくなる。このため、主回路部の平滑コンデンサの充電電圧が低下する前であっても、主回路部を駆動することができなくなり、インバータ装置にて駆動されるモータの制御ができなくなることから、モータを安全に停止できない可能性があるという問題があった。

40

【0009】

また、特許文献2に開示された方法では、制御電源の平滑コンデンサの充電電圧を検出するため、平滑コンデンサの充電電圧を検出するために検出器に専用の絶縁機構を設けなければならないという問題があった。

【0010】

本発明は、上記に鑑みてなされたものであって、絶縁トランスの1次側との間に専用の絶縁機構を設けることなく、絶縁トランスの1次側の平滑コンデンサの充電電圧に起因する電源の異常を検出することが可能なインバータ装置を得ることを目的とする。

【課題を解決するための手段】

50

【 0 0 1 1 】

上述した課題を解決し、目的を達成するために、本発明の1つの側面にかかるインバータ装置は、入力された電圧が充電される平滑コンデンサの充電電圧を用いて、制御回路及び周辺機器を駆動する電源を生成する電源回路と、前記平滑コンデンサの充電電圧を算出する電圧算出部とを備え、前記電源回路は、1次側巻線及び2次側巻線を含む絶縁トランスと、前記絶縁トランスの前記2次側巻線にダイオードを介して接続される制御回路電源用コンデンサの電圧を監視し、スイッチング素子のオン・オフ信号を生成する電源制御部と、前記電源制御部から出力されるオン・オフ信号に基づいてオン・オフ動作を行い、前記平滑コンデンサの充電電圧に応じたエネルギーを前記絶縁トランスの前記1次側巻線に蓄積するスイッチング素子とを有し、前記電圧算出部は、前記絶縁トランスの前記2次側巻線の端子間の電圧値を監視し、監視結果に応じて前記平滑コンデンサの充電電圧を算出することを特徴とする。

10

【発明の効果】

【 0 0 1 2 】

この発明によれば、電源異常検出部に専用の絶縁機構を設けることなく、絶縁トランスの1次側の平滑コンデンサの充電電圧に起因する電源の異常を検出することが可能という効果を奏する。

【図面の簡単な説明】

【 0 0 1 3 】

【図1】図1は、本発明に係るインバータ装置の実施の形態1の概略構成を示すブロック図である。

20

【図2】図2は、図1の電源回路の概略構成の一例を示すブロック図である。

【図3】図3は、図2のスイッチング素子のオン時とオフ時における平滑コンデンサの電圧値 V_1 と絶縁トランスの1次側巻線の端子間電圧 V_2 の波形を示す図である。

【図4】図4は、図2のスイッチング素子のオン時とオフ時における絶縁トランスの1次側巻線の端子間電圧 V_2 と絶縁トランスの2次側巻線の端子間電圧 V_3 の波形を示す図である。

【図5】図5は、図2のスイッチング素子のオン時とオフ時における平滑コンデンサの電圧値 V_1 の変化に対するトランスの1次側巻線の端子間電圧 V_2 とトランスの2次側巻線の端子間電圧 V_3 のオンオフデューティの変化の波形を示す図である。

30

【図6】図6は、図1の電源異常検出部の概略構成の一例を示すブロック図である。

【図7】図7は、図6の電圧算出部の概略構成の一例を示すブロック図である。

【図8】図8は、図7の電圧抽出部の概略構成の一例を示すブロック図である。

【図9】図9は、図2のトランスの2次側巻線の端子間電圧 V_3 と図7の電圧抽出部の出力電圧 V_4 と反転増幅器の出力電圧 V_5 の波形を示す図である。

【図10】図10は、図6の電圧判定部の概略構成の一例を示すブロック図である。

【図11】図11は、図7の反転増幅器の出力電圧 V_5 と図10の減算器から出力される差電圧 V_v の波形を示す図である。

【図12】図12は、図10の電源異常判定部の電圧異常判定方法を示すフローチャートである。

40

【図13】図13は、本発明に係るインバータ装置の実施の形態2の概略構成を示すブロック図である。

【図14】図14は、図13の電源異常検出部の概略構成の一例を示すブロック図である。

【図15】図15は、図14の電圧判定部の概略構成の一例を示すブロック図である。

【図16】図16は、図15の電源異常判定部の概略構成の一例を示すブロック図である。

【図17】図17は、図14の全波整流抽出部の出力電圧 V_{10} と図16の比較器の出力の波形を示した図である。

【図18】図18は、図16のカウンタの概略構成の一例を示すブロック図である。

50

【図 19】図 19 は、図 16 のカウンタの動作時の各部の波形を示す図である。

【図 20】図 20 は、図 16 の比較器の出力と電源異常との関係を示す図である。

【発明を実施するための形態】

【0014】

以下に、本発明に係るインバータ装置の実施の形態を図面に基づいて詳細に説明する。
なお、この実施の形態によりこの発明が限定されるものではない。

【0015】

実施の形態 1 .

図 1 は、本発明に係るインバータ装置の実施の形態 1 の概略構成を示すブロック図である。図 1 において、インバータ装置には、主回路部 2、制御電源部 3、制御回路 4、周辺機器 5 および電源異常検出部 6 が設けられている。そして、インバータ装置の入力端には、入力電源 1 が接続され、出力端には、制御対象であるモータ 7 が接続されている。なお、入力電源 1 としては、商用電源などの単相交流電源あるいは三相交流電源や直流電源を用いることができる。

10

【0016】

ここで、主回路部 2 は、入力電源 1 から供給される電力に基づいてモータ 7 を駆動することができる。制御電源部 3 は、入力電源 1 から供給される電力に基づいて制御回路 4 および周辺機器 5 を駆動する電源を生成することができる。制御回路 4 は、主回路部 2 を制御することができ、主回路部 2 を制御するための演算処理を行うマイクロコンピュータを搭載することができる。周辺機器 5 は、モータ 7 の制御に直接的に関わらない冷却機器などから構成することができる。電源異常検出部 6 は、制御電源部 3 に設けられた絶縁トランスの 2 次側巻線の端子間電圧 V_3 を監視することで、絶縁トランスの 1 次側の電圧に起因する電源の異常を検出することができる。

20

【0017】

具体的には、主回路部 2 には、直流交流変換部 8、平滑コンデンサ 9 およびインバータ部 10 が設けられている。ここで、直流交流変換部 8 は、入力電源 1 から供給される交流を直流に変換することができ、直流交流変換部 8 として、例えば、整流回路を用いることができる。平滑コンデンサ 9 は、交流直流変換部 8 から出力された直流を平滑化することができる。インバータ部 10 は、平滑コンデンサ 9 にて平滑化された直流を交流に変換し、その交流電力に基づいてモータ 7 を可変速制御することができる。なお、インバータ部 10 は、制御回路 4 による PWM 制御に基づいて、平滑コンデンサ 9 にて平滑化された直流を交流に変換することができる。

30

【0018】

また、制御電源部 3 には、交流直流変換部 11、平滑コンデンサ 12 および電源回路 13 が設けられている。ここで、交流直流変換部 11 は、入力電源 1 から供給される交流を直流に変換することができる。平滑コンデンサ 12 は、交流直流変換部 11 から出力された直流を平滑化することができる。電源回路 13 は、平滑コンデンサ 12 の充電電圧から制御回路 4 および周辺機器 5 を駆動する電源を生成することができる。

【0019】

図 2 は、図 1 の電源回路 13 の概略構成の一例を示すブロック図である。図 2 において、電源回路 13 には、絶縁トランス 14、スイッチング素子 19、ダイオード 20 ~ 22、コンデンサ 23 ~ 25 および電源制御部 27 が設けられている。また、絶縁トランス 14 には、1 次側巻線 15 および 2 次側巻線 16 ~ 18 が設けられている。ここで、電源制御部 27 は、コンデンサ 25 の充電電圧 V_{o3} に基づいてスイッチング素子 19 をオン/オフ制御することができる。

40

【0020】

そして、1 次側巻線 15 の巻き始め側は平滑コンデンサ 12 の一端に接続され、1 次側巻線 15 の巻き終り側はスイッチング素子 19 を介して平滑コンデンサ 12 の他端に接続されている。

【0021】

50

また、2次側巻線16の巻き終り側はダイオード20を介してコンデンサ23の一端に接続され、2次側巻線16の巻き始め側はコンデンサ23の他端に接続されている。また、2次側巻線17の巻き終り側はダイオード21を介してコンデンサ24の一端に接続され、2次側巻線17の巻き始め側はコンデンサ24の他端に接続されている。また、2次側巻線18の巻き終り側はダイオード22を介してコンデンサ25の一端に接続され、2次側巻線18の巻き始め側はコンデンサ25の他端に接続されている。

【0022】

また、電源異常検出部6の入力側は2次側巻線18の端子間に接続され、制御回路4の電源端子はコンデンサ25の端子間に接続され、周辺機器5の電源端子はコンデンサ24の端子間に接続されている。

10

【0023】

なお、絶縁トランス14の1次側巻線15と2次側巻線16の巻線比をN15 : N16、1次側巻線15と2次側巻線17の巻線比をN15 : N17、1次側巻線15と2次側巻線18の巻線比をN15 : N18とする。

【0024】

そして、図1および図2において、入力電源1から出力された交流電力が主回路部2に供給されると、直流交流変換部8にて直流電力に変換された後、平滑コンデンサ9にて平滑化され、インバータ部10に供給される。そして、平滑コンデンサ9にて平滑化された直流電力は、インバータ部10にて交流電力に変換され、モータ7に供給されることで、モータ7が駆動される。

20

【0025】

一方、入力電源1から出力された交流電力が制御電源部3に供給されると、交流直流変換部11にて直流電力に変換された後、平滑コンデンサ12にて平滑化され、電源回路13に供給される。そして、平滑コンデンサ12にて平滑化された直流電力が電源回路13に供給されると、平滑コンデンサ12の充電電圧V1がスイッチング素子19を介して絶縁トランス14の1次側巻線15に印加され、1次側巻線15の端子間に端子間電圧V2が発生する。

【0026】

そして、1次側巻線15に端子間電圧V2が発生すると、1次側巻線15と2次側巻線16～18との巻線比に応じた電圧が2次側巻線16～18にそれぞれ誘起される。そして、2次側巻線16～18にそれぞれ誘起された電圧は、ダイオード20～22にてそれぞれ整流されながら、コンデンサ23～25にてそれぞれ平滑化されることで、直流電力に変換される。

30

【0027】

そして、コンデンサ25の端子間に発生した充電電圧V_{o3}が制御回路4に出力されることで、制御回路4に電源が供給される。また、コンデンサ24の端子間に発生した充電電圧V_{o4}が周辺機器5に出力されることで、周辺機器5に電源が供給される。

【0028】

また、電圧V_{o3}は電源制御部27にて監視され、電圧V_{o3}が所定値に維持されるようにスイッチング素子19がオン/オフ制御される。例えば、電源制御部27は、電圧V_{o3}が所定値より低ければ、スイッチング素子19のオン時間を長くし、絶縁トランス14にエネルギーを蓄積させる。

40

【0029】

図3は、図2のスイッチング素子19のオン時とオフ時における平滑コンデンサ12の電圧値V1と絶縁トランス14の1次側巻線15の端子間電圧V2の波形を示す図である。図3において、スイッチング素子19がオンの時は、1次側巻線15の端子間電圧V2は、平滑コンデンサ12の充電電圧V1と同じ電圧値となる。一方、スイッチング素子19がオフの時は、1次側巻線15の端子間には、2次側巻線18の端子間電圧V3の巻線比に対応したフライバック電圧V_Bが負方向にかかる。

【0030】

50

図4は、図2のスイッチング素子19のオン時とオフ時における絶縁トランス14の1次側巻線15の端子間電圧 V_2 と絶縁トランス14の2次側巻線18の端子間電圧 V_3 の波形を示す図である。図4において、スイッチング素子19がオンの時は、2次側巻線18の端子間には、1次側巻線15の端子間電圧 V_2 に巻線比 N_{18}/N_{15} が積算された電圧値が負方向にかかり、2次側巻線18の端子間電圧 $V_3 = N_{18}/N_{15} \times V_2$ となる。

【0031】

一方、スイッチング素子19がオフの時は、2次側巻線18の端子間には、1次側巻線15の出力端子間電圧 V_2 の巻線比に対応した電圧が負方向にかかり、コンデンサ25の充電電圧 V_{o3} は、電源回路13から出力されるように決められた電圧 V_{o3} とほぼ同じ値となる。

10

【0032】

図5は、図2のスイッチング素子19のオン時とオフ時における平滑コンデンサ12の電圧値 V_1 の変化に対するトランス14の1次側巻線15の端子間電圧 V_2 とトランス14の2次側巻線18の端子間電圧 V_3 のオン・オフデューティの変化の波形を示す図である。図5において、入力電源1が遮断されると、平滑コンデンサ12の充電電圧値 V_1 が低下する。ここで、充電電圧値 V_1 が低下すると、スイッチング素子19がオン時の1次側巻線15の端子間電圧 V_2 および2次側巻線18の端子間電圧 V_3 の絶対値も低下する。このため、電圧 V_{o3} が低下し、電源制御部27にてスイッチング素子19のオン時間が長くなるように制御されることから、スイッチングオンデューティ時間が長くなる。

20

【0033】

例えば、充電電圧値 V_1 が0.8倍に低下した場合、スイッチング素子19がオン時の1次側巻線15の端子間電圧 V_2 は V_{21} から V_{22} に低下し、2次側巻線18の端子間電圧 V_3 は V_{31} から V_{32} に低下する。また、充電電圧値 V_1 が0.8倍に低下した場合、充電電圧値 V_1 のオン時間を t_1 とすると、充電電圧値 V_1 が0.8倍に低下した時のオン時間 t_2 は、 $1.2 \times t_1$ で与えられる。

【0034】

図3～図5を参照すると、次のことが明らかになる。

(1) スwitchング素子19がオンの時は、2次側巻線18の端子間電圧 V_3 は、平滑コンデンサ11に充電されている電圧 V_1 に巻線比 N_{18}/N_{15} が積算された値となる。

30

(2) スwitchング素子19がオフの時は、コンデンサ25の充電電圧 V_{o3} が電源回路13から出力されるように決められた電圧 V_{o3} とほぼ同じ値となるように、2次側巻線18の端子間電圧 V_3 が設定される。

(3) 入力電源1の電圧値が低下すると、スイッチング素子19がオンの時の1次側巻線15の端子間電圧 V_2 および2次側巻線18の端子間電圧 V_3 の絶対値も低下し、スイッチングオンデューティ時間が長くなる。

【0035】

すなわち、2次側巻線18の端子間電圧 V_3 を監視することにより、スイッチング素子19のオン時は、平滑コンデンサ12の充電電圧値 V_1 と等価な電圧値を検出することが可能である。

40

【0036】

平滑コンデンサ12の充電電圧値 V_1 は、制御電源部3にて各電源を生成するための電氣的エネルギーを供給し、充電電圧値 V_1 が低下すると、スイッチング素子19のスイッチング動作が停止され、電源回路13での電源が生成できなくなる。この場合、制御回路4や主回路部2を駆動するための電源が遮断されるため、モータ7を制御できなくなる。

【0037】

スイッチング素子19がオンしている場合は、2次側巻線18の端子間電圧 V_3 は $V_3 \times N_{15}/N_{18} = V_1$ となるため、平滑コンデンサ11の充電電圧値 V_1 と等価な電圧を検出することができる。つまり、2次側巻線18の端子間電圧 V_3 を監視すれば、絶縁機構を設けることなく、充電電圧 V_1 を仮想的に監視することができ、回路素子を減らす

50

ことができる。

【0038】

図6は、図1の電源異常検出部6の概略構成の一例を示すブロック図である。図6において、電源異常検出部6には電圧算出部28および電圧判定部29が設けられている。ここで、電圧算出部28は、2次側巻線18の端子間電圧 V_3 を監視し、スイッチング素子19がオン時の端子間電圧 V_3 を算出することができる。電圧判定部29は、電圧算出部28にて算出された端子間電圧 V_3 の算出値に基づいて電源異常の有無を判定し、その判定結果を制御回路4に伝達することができる。

【0039】

図7は、図6の電圧算出部28の概略構成の一例を示すブロック図である。図7において、電圧算出部28には、電圧抽出部30および反転増幅器31が設けられている。ここで、電圧抽出部30は、スイッチング素子19がオン時の端子間電圧 V_3 を抽出して保持し、その抽出した電圧 V_4 を反転増幅器31に出力するとともに、スイッチング素子19がオフ時の端子間電圧 V_3 を遮断することができる。反転増幅器31は、電圧抽出部30にて抽出された電圧 V_4 を反転増幅し、出力電圧 V_5 として図6の電圧判定部29に出力することができる。

10

【0040】

図8は、図7の電圧抽出部30の概略構成の一例を示すブロック図である。図8において、電圧抽出部30には、ダイオード51、コンデンサ52および抵抗53、54が設けられている。ここで、コンデンサ52の一端はダイオード51のアノードに接続され、ダイオード51のカソードは2次側巻線18の巻き終り側に接続され、2次側巻線18の巻き始め側はコンデンサ52の他端に接続されている。また、抵抗53、54は互いに直列接続され、抵抗53、54の直列回路はコンデンサ52に並列接続されている。

20

【0041】

そして、2次側巻線18の端子間電圧 V_3 が電圧抽出部30に入力されると、スイッチング素子19がオンしている時は端子間電圧 V_3 がコンデンサ52に印加される。そして、コンデンサ52に印加された端子間電圧 V_3 は抵抗53、54にて分圧され、抵抗53、54にて分圧された電圧 V_4 が図7の反転増幅器31に出力される。一方、スイッチング素子19がオフしている時は、2次側巻線18の端子間電圧 V_3 はダイオード51にて遮断される。

30

【0042】

そして、電圧抽出部30にて抽出された電圧 V_4 が反転増幅器31に入力されると、その電圧 V_4 が反転増幅器31にて反転増幅され、出力電圧 V_5 として図6の電圧判定部29に出力される。ここで、出力電圧 V_5 は反転増幅器31によって、充電電圧 V_1 と等価になるように算出することができる。

【0043】

図9は、図2のトランス14の2次側巻線18の端子間電圧 V_3 と図7の電圧抽出部30の出力電圧 V_4 と反転増幅器31の出力電圧 V_5 の波形を示す図である。図9において、充電電圧値 V_1 が0.8倍に低下した場合、スイッチング素子19がオン時の2次側巻線18の端子間電圧 V_3 は V_{31} から V_{32} に低下する。そして、2次側巻線18の端子間電圧 V_3 が V_{31} から V_{32} に低下すると、電圧抽出部30にて抽出された電圧 V_4 は V_{41} から V_{42} に低下し、反転増幅器31から出力される出力電圧 V_5 は、 V_{51} から V_{52} に上昇する。

40

【0044】

図10は、図6の電圧判定部29の概略構成の一例を示すブロック図である。図10において、電圧判定部29には、1サンプリング遅れ素子32、減算器33および電源異常判定部34が設けられている。ここで、1サンプリング遅れ素子32は、反転増幅器31から出力された出力電圧 V_5 の1サンプリング時間前の電圧 V_{55} を出力することができる。減算器33は、反転増幅器31から出力された出力電圧 V_5 と1サンプリング遅れ素子32から出力された電圧 V_{55} との差電圧 V_v を算出することができる。電源異常判定

50

部 3 4 は、反転増幅器 3 1 から出力された出力電圧 V_5 および減算器 3 3 にて算出された差電圧 V_v に基づいて電源異常の有無を判定することができる。

【 0 0 4 5 】

そして、電源異常判定部 3 4 は、差電圧 V_v に基づいて出力電圧 V_5 の落ち方が緩やかか急激かを判定し、出力電圧 V_5 の落ち方が急激な場合は、制御回路 4 が停止するような電圧に達するまでに余裕がある場合においても、電源異常があると判定する。

【 0 0 4 6 】

一方、出力電圧 V_5 の落ち方が緩やかな場合、制御回路 4 が停止するような電圧に達するまでに余裕がある時は、電源異常判定部 3 4 は、電源異常が無いと判定する。そして、電源異常判定部 3 4 は、電源異常と判定する判定値 V_7 に出力電圧 V_5 が達した時に、電源異常があると判定する。

10

【 0 0 4 7 】

なお、図 1 0 の例では、サンプリング時間 T の離散時間系として電圧判定部 2 9 を構成する方法について説明したが、連続時間系として電圧判定部 2 9 を構成するようにしてもよい。

【 0 0 4 8 】

図 1 1 は、図 7 の反転増幅器 3 1 の出力電圧 V_5 と図 1 0 の減算器 3 3 から出力される差電圧値 V_v の波形を示す図である。図 1 1 において、スイッチング素子 1 9 が停止し、電源が生成できなくなる電圧値を V_6 とすると、制御回路 4 が停止する前に電源異常を検出する必要があるため、電源異常と判定する判定値 V_7 は、電圧値 V_6 よりも高めに設定することができる。

20

【 0 0 4 9 】

なお、以下の説明では、出力電圧 V_5 が判定値 V_7 となってから、電源異常判定部 3 4 が電源異常検出信号を出力するまでに 1 サンプル時間 T がかかるものとする。

【 0 0 5 0 】

図 1 1 (a) において、反転増幅器 3 1 の出力電圧 V_5 の落ち方が緩やかな場合、出力電圧 V_5 が判定値 V_7 に達してから、1 サンプル時間 T 後に電源異常検出信号を出力しても、電圧値 V_6 となるまでに余裕があるため、制御回路 4 が停止する前に電源異常を知らせることができる。

【 0 0 5 1 】

一方、図 1 1 (b) において、反転増幅器 3 1 の出力電圧 V_5 の落ち方が急な場合、出力電圧 V_5 が判定値 V_7 に達してから、1 サンプル時間 T 後に電源異常検出信号を出力すると、電源異常検出信号が出力される前に電圧値 V_6 に達する。この結果、制御電源 3 の電源生成ができなくなり、制御回路 4 が停止することから、モータ 7 の制御が不能となる可能性がある。

30

【 0 0 5 2 】

このため、電源異常判定部 3 4 は、反転増幅器 3 1 の出力電圧 V_5 と差電圧 V_v を監視し、出力電圧 V_5 が電圧値 V_7 に対して余裕があっても、差電圧 V_v の絶対値 $V_v 0$ が所定値以上の場合には、電源に何らかの異常があるものと判断して電源異常と判定する。このようにすれば、制御回路 4 が停止する前に電源異常を確実に検出ことができ、モータ 7 の制御が不能となる前にモータ 7 を安全に停止させることができる。

40

【 0 0 5 3 】

図 1 2 は、図 1 0 の電源異常判定部 3 4 の電圧異常判定方法を示すフローチャートである。図 1 2 において、図 2 の電源制御部 2 7 にてスイッチング素子 1 9 のオン/オフ制御が開始される (ステップ S 1)。そして、出力電圧 V_5 が判定値 V_7 を超えるかまたは差電圧 V_v の絶対値 $V_v 0$ が所定値 $V_v 1$ を越えた場合 (ステップ S 2)、電源異常判定部 3 4 にて電源異常と判定される (ステップ S 3)。

【 0 0 5 4 】

なお、上述した実施の形態 1 では、電源回路 1 3 はフライバックコンバータ方式を用いた場合を例にとって説明したが、フォワードコンバータ方式に適用するようにしてもよい

50

。

【 0 0 5 5 】

また、上述した実施の形態 1 では、スイッチング素子 1 9 がオン時の端子間電圧 V_3 を電圧抽出部 3 0 にて抽出させて保持させる方法について説明したが、スイッチング素子 1 9 のオンデューティ時間あるいはオフデューティ時間を電圧判定部 2 9 にて判別し、電源異常の有無を判定するようにしてもよい。

【 0 0 5 6 】

実施の形態 2 .

図 1 3 は、本発明に係るインバータ装置の実施の形態 2 の概略構成を示すブロック図である。図 1 3 において、このインバータ装置には、図 1 のインバータ装置の制御電源部 3 および電源異常検出部 6 の代わりに制御電源部 6 3 および電源異常検出部 6 6 が設けられている。

10

【 0 0 5 7 】

ここで、制御電源部 6 3 には、図 1 の制御電源部 3 の構成に加え、ダイオード 5 0 が設けられている。そして、ダイオード 5 0 は、交流直流変換部 1 1 と電源回路 1 3 との間に介挿されている。そして、ダイオード 5 0 は、平滑コンデンサ 1 2 にて平滑される前の全波整流電圧 V_9 を電源異常検出部 6 6 に出力させることができる。

【 0 0 5 8 】

また、電源異常検出部 6 6 は、制御電源部 6 3 に設けられた絶縁トランスの 2 次側の端子間電圧 V_3 を監視することで、絶縁トランスの 1 次側の端子間電圧に起因する電源の異常を検出するとともに、交流直流変換部 1 1 の全波整流電圧 V_9 を監視することで、入力電源 1 の異常を検出することができる。なお、電源異常検出部 6 6 は、交流直流変換部 1 1 の全波整流電圧 V_9 を監視する代わりに、入力電源 1 の電圧を監視するようにしてもよい。

20

【 0 0 5 9 】

図 1 4 は、図 1 3 の電源異常検出部 6 6 の概略構成の一例を示すブロック図である。図 1 4 において、電源異常検出部 6 6 には、電圧算出部 7 1、全波整流抽出部 7 2 および電圧判定部 7 3 が設けられている。ここで、電圧算出部 7 1 は、2 次側巻線 1 8 の端子間電圧 V_3 を監視し、スイッチング素子 1 9 がオン時の端子間電圧 V_3 を算出することができる。なお、この電圧算出部 7 1 は、図 6 の電圧算出部 2 8 と同様に構成することができる。全波整流抽出部 7 2 は、交流直流変換部 1 1 の出力電圧から全波整流電圧 V_9 を抽出し、その抽出値を出力電圧 V_{10} として出力することができる。なお、全波整流抽出部 7 2 は、分圧抵抗およびフォトプラあるいは絶縁アンプなどの専用の絶縁機構を用いて実現することができる。電圧判定部 7 3 は、電圧算出部 2 8 にて算出された端子間電圧 V_3 の算出値および全波整流抽出部 7 2 にて抽出された全波整流電圧 V_9 の抽出値に基づいて電源異常の有無を判定し、その判定結果を制御回路 4 に伝達することができる。

30

【 0 0 6 0 】

図 1 5 は、図 1 4 の電圧判定部 7 3 の概略構成の一例を示すブロック図である。図 1 5 において、電圧判定部 7 3 には、図 1 0 の電源異常判定部 3 4 の代わりに電源異常判定部 8 4 が設けられている。ここで、電源異常判定部 8 4 は、図 7 の反転増幅器 3 1 から出力された出力電圧 V_5 、減算器 3 3 にて算出された差電圧 V_v および全波整流抽出部 7 2 から出力された出力電圧 V_{10} に基づいて電源異常の有無を判定することができる。そして、電源異常判定部 8 4 は、差電圧 V_v に基づいて出力電圧 V_5 の落ち方が緩やかか急激かを判定し、出力電圧 V_5 の落ち方が急激な場合は、周辺機器 5 と 2 次側巻線 1 7 とを遮断する。そして、周辺機器 5 と 2 次側巻線 1 7 とを遮断しても出力電圧 V_5 の落ち方が急激な場合は、制御回路 4 に異常があると判定する。

40

【 0 0 6 1 】

一方、出力電圧 V_5 の落ち方が急激な場合において周辺機器 5 と 2 次側巻線 1 7 とを遮断すると、出力電圧 V_5 の落ち方が緩やかになる場合は、電源異常判定部 8 4 は、周辺機器 5 に異常があると判定する。また、出力電圧 V_5 の落ち方が緩やかな場合、出力電圧 V

50

10の低下が所定時間以上継続すると、電源異常判定部84は、入力電源1に異常があると判定する。

【0062】

なお、図15の例では、サンプリング時間Tの離散時間系として電圧判定部73を構成する方法について説明したが、連続時間系として電圧判定部73を構成するようにしてもよい。

【0063】

図16は、図15の電源異常判定部84の概略構成の一例を示すブロック図である。図16において、電源異常判定部84には、比較器91~93、95、カウンタ94および電源異常診断部96が設けられている。ここで、比較器91は、出力電圧V5を判定値V7と比較し、出力電圧V5が判定値V7より低くなった場合、Hレベルを出力することができる。比較器92は、差電圧Vvの絶対値Vv0を所定値Vv1と比較し、差電圧Vvの絶対値が所定値Vv1より高くなった場合、Hレベルを出力することができる。比較器93は、出力電圧V10を判定値V11と比較し、出力電圧V10が判定値V11より低くなった場合、Hレベルを出力することができる。カウンタ94は、比較器93からHレベルが出力されている時間をカウントすることができる。比較器95は、カウンタ94によるカウント値をしきい値nと比較し、カウンタ94によるカウント値がしきい値n以上になった場合、Hレベルを出力することができる。電源異常診断部96は、比較器91、92、95の出力値に基づいて、制御回路4、周辺機器5および入力電源1のいずれに異常があるかを診断することができる。

10

20

【0064】

そして、図14の電圧算出部71にて算出された出力電圧V5は比較器91に輸入され、出力電圧V5が判定値V7と比較される。そして、出力電圧V5が判定値V7より低くなった場合、Hレベルが電源異常診断部96に出力される。

【0065】

また、減算器33にて算出された差電圧Vvの絶対値Vv0は比較器92に輸入され、差電圧Vvの絶対値Vv0が所定値Vv1と比較される。そして、差電圧Vvの絶対値Vv0が所定値Vv1より高くなった場合、Hレベルが電源異常診断部96に出力される。

【0066】

また、全波整流抽出部72の出力電圧V10は比較器93に輸入され、出力電圧V10が判定値V11と比較される。そして、出力電圧V10が判定値V11より低くなった場合、Hレベルがカウンタ94に出力される。

30

【0067】

そして、カウンタ94において、比較器93からHレベルが出力されている時間がカウントされ、そのカウント値が比較器95に出力される。そして、比較器95において、カウンタ94によるカウント値がしきい値nと比較され、カウンタ94によるカウント値がしきい値n以上になった場合、Hレベルが電源異常診断部96に出力される。

【0068】

図17は、図14の全波整流抽出部72の出力電圧V10と図16の比較器93の出力の波形を示した図である。図17において、全波整流抽出部72の出力電圧V10が判定値V11より低くなった場合、比較器93からHレベルが出力される。ここで、全波整流抽出部72の出力電圧V10は全波整流成分であるため、入力電源1が正常の場合でも、比較器93からHレベルが出力される時間がある。

40

【0069】

ここで、入力電源1が正常の場合、出力電圧V10は全波整流成分であるため、比較器93からHレベルが出力される時間は断続的になる。一方、入力電源1が遮断した場合、比較器93からHレベルが出力される時間は継続的になる。このため、出力電圧V10は全波整流成分である場合においても、比較器93からHレベルが出力される時間をカウントすることにより、入力電源1が正常か異常かを判断することができる。

【0070】

50

すなわち、比較器 9 3 から H レベルが出力される時間をカウンタ 9 4 にてカウントし、比較器 9 3 から H レベルが出力される時間が $n \times T$ 時間 (n は整数) だけ続いたら、比較器 9 5 から H レベルを出力させることができる。

【0071】

図 1 8 は、図 1 6 のカウンタ 9 4 の概略構成の一例を示すブロック図である。図 1 8 において、カウンタ 9 4 には、加算器 1 0 1、1 サンプル遅れ素子 1 0 2 および乗算器 1 0 3、1 0 4 が設けられている。ここで、加算器 1 0 1 は、比較器 9 3 からの出力 a と乗算器 1 0 3 からの出力とを加算し、乗算器 1 0 4 に出力することができる。なお、出力 a は、比較器 9 3 からの出力が H レベルの場合は 1、比較器 9 3 からの出力が L レベルの場合は 0 をとることができる。1 サンプル遅れ素子 1 0 2 は、加算器 1 0 1 からの出力を 1 サンプル時間だけ遅延させ、乗算器 1 0 3 に出力することができる。乗算器 1 0 3 は、比較器 9 3 からの出力 a と 1 サンプル遅れ素子 1 0 2 からの出力とを乗算し、加算器 1 0 1 に出力することができる。乗算器 1 0 4 は、比較器 9 3 からの出力 a と加算器 1 0 1 からの出力とを乗算し、図 1 6 の比較器 9 5 に出力することができる。

10

【0072】

図 1 9 は、図 1 6 のカウンタ 9 4 の動作時の各部の波形を示す図である。図 1 9 において、比較器 9 3 からの出力 a が 1 の場合、1 サンプルごとにカウンタ 9 4 の出力 b が加算器 1 0 1 にて 1 づつインクリメントされる。そして、比較器 9 3 からの出力 a が 0 になると、乗算器 1 0 4 にてカウンタ 9 4 の出力 b が 0 にクリアされる。そして、カウンタ 9 4 の出力 b がしきい値 n に達すると、比較器 9 5 からの出力 c が H レベルになり、図 1 6 の電源異常診断部 9 6 にて入力電源 1 に異常があると判定される。

20

【0073】

図 2 0 は、図 1 6 の比較器 9 1、9 2、9 5 の出力と電源異常との関係を示す図である。図 2 0 において、図 1 6 の比較器 9 1、9 2、9 5 の出力値が電源異常診断部 9 6 に入力されると、比較器 9 1、9 2、9 5 の出力値に基づいて、制御回路 4、周辺機器 5 および入力電源 1 のいずれに異常があるかが診断される。

【0074】

まず、入力電源 1 の異常について説明する。入力電源 1 に停電等の異常が発生した場合、一般的には、平滑コンデンサ 1 2 の充電電圧 V_1 よりも先に全波整流電圧 V_9 が低下する。そのため、比較器 9 1 および比較器 9 2 の出力が L レベルであり、比較器 9 5 の出力が H レベルである場合、入力電源 1 の異常と診断する。

30

【0075】

また、全波整流電圧 V_9 の落ち方が緩やかな場合、制御回路 4 の負荷によっては、比較器 9 1 の出力が先に H レベルとなることがある。このため、比較器 9 1 の出力が H レベル、比較器 9 2 の出力が L レベル、比較器 9 5 の出力が H レベルの場合も、入力電源 1 の異常と診断する。

【0076】

次に、制御回路 4 の異常について説明する。制御回路 4 または周辺機器 5 等にショート等が発生し、過大な電流によって負荷が増大すると、全波整流電圧 V_9 は低下せずに、平滑コンデンサ 1 2 の充電電圧 V_1 が低下し、さらに平滑コンデンサ 1 2 の充電電圧 V_1 の落ち込みの速さと等価である差電圧 V_v の絶対値 $V_v 0$ も大きくなる。つまり、比較器 9 2 の出力が H レベル、比較器 9 5 の出力が L レベルの場合、電源回路 1 3 の出力電圧に何らかの異常があったものと考えられる。

40

【0077】

ここで、この時の比較器 9 2、9 5 の出力だけを監視しただけでは、電源回路 1 3 の出力電圧の異常が制御回路 4 の異常によるものなのか、周辺機器 5 の異常によるものなのか判断することができない。このため、周辺機器 5 と絶縁トランス 1 4 の 2 次側巻線 1 7 を遮断して、周辺機器 5 に電源が供給されないようにする。そして、周辺機器 5 に電源が供給されない状態でも、比較器 9 2 の出力が H レベルのままである場合、差電圧 V_v の絶対値 $V_v 0$ が大きくなった原因は、制御回路 4 であるため、制御回路 4 の異常と診断する。

50

【 0 0 7 8 】

次に、周辺機器 5 の異常について説明する。比較器 9 2 の出力が H レベル、比較器 9 5 の出力が L レベルの場合において、周辺機器 5 と絶縁トランス 1 4 の 2 次側巻線 1 7 を遮断して、周辺機器 5 に電源が供給されないようにする。そして、周辺機器 5 に電源が供給されない状態において、比較器 9 2 の出力が L レベルになった場合、差電圧 V_v の絶対値 $V_v 0$ が大きくなった原因は、周辺機器 5 であるため、周辺機器 5 の異常と診断する。

【 0 0 7 9 】

なお、比較器 9 1、9 2、9 5 の出力のいずれかが H レベルとなったら、電源異常検出信号は必ず出力し、電源異常検出信号が出力されたら、周辺機器 5 への電源供給を遮断するようにしてもよい。このように電源の負荷を減らすことで、モータ制御を行う制御回路 4 への電源供給時間を長くすることができる。

10

【 産業上の利用可能性 】

【 0 0 8 0 】

以上のように本発明に係るインバータ装置は、制御電源部に設けられた絶縁トランスの 2 次側の端子間電圧を監視することで、絶縁トランスの 1 次側の平滑コンデンサの充電電圧の低下を判定することができ、専用の絶縁機構を設けることなく、絶縁トランスの 1 次側の平滑コンデンサの充電電圧に起因する電源の異常を検出することができる。

【 符号の説明 】

【 0 0 8 1 】

- 1 入力電源
- 2 主回路部
- 3、6 3 制御電源部
- 4 制御回路
- 5 周辺機器
- 6、6 6 電源異常検出部
- 7 モータ
- 8 直流交流変換部
- 9 平滑コンデンサ
- 1 0 インバータ部
- 1 1 交流直流変換部
- 1 2 平滑コンデンサ
- 1 3 電源回路
- 1 4 絶縁トランス
- 1 5 1 次側巻線
- 1 6 ~ 1 8 2 次側巻線
- 1 9 スイッチング素子
- 2 0 ~ 2 2、5 0、5 1 ダイオード
- 2 3 ~ 2 5、5 2 コンデンサ
- 2 7 電源制御部
- 2 8、7 1 電圧算出部
- 2 9、7 3 電圧判定部
- 3 0 電圧抽出部
- 3 1 反転増幅器
- 3 2、1 0 2 1 サンプリング遅れ素子
- 3 3 減算器
- 3 4、8 4 電源異常判定部
- 5 3、5 4 抵抗
- 7 2 全波整流抽出部
- 9 1 ~ 9 3、9 5 比較器
- 9 4 カウンタ

20


30

40


50

- 9 6 電源異常診断部
- 1 0 1 加算器
- 1 0 3、1 0 4 乗算器


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 7 】




【 図 8 】




【 図 5 】




【 図 6 】




【 図 9 】





【 図 10 】




【図 1 1】




【図 1 2】




【図 1 3】




【図 1 4】




【図 1 6】




【図 1 5】



【図 1 7】




【 図 1 8 】



【 図 2 0 】

比較器91の出力	比較器92の出力	比較器95の出力	遮断後比較器92の出力	判定
L	L	H	-	入力電源異常
H	L	H	-	入力電源異常
-	H	L	H	制御回路異常
-	H	L	L	周辺機器異常

【 図 1 9 】



フロントページの続き

(72)発明者 田中 利貴

東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内

Fターム(参考) 5H007 AA17 BB06 CA01 CB02 CB05 DB09 DB13 DC05 EA02 FA02
FA12
5H730 AA20 AS13 BB23 BB43 BB57 CC01 DD02 EE02 EE07 EE59
FD01 FF09 FG05 XX02 XX13 XX23 XX33 XX44