[19]中华人民共和国专利局

[11] 公开号 CN 1136749A

[12] 发明专利申请公开说明书

[21]申请号 96105958.3

[51]Int.Cl[6]

H04N 7/24

[43]公开日 1996 年 11 月 27 日

[22]申请日 96.3.16

[30]优先权

[32]95.3.16 [33]JP[31]057670/95

[71]申请人 索尼公司

地址 日本东京都

[72]发明人 大锹和树

[74]专利代理机构 柳沈知识产权律师事务所

代理人 马 莹

权利要求书 4 页 说明书 13 页 附图页数 7 页

[54]发明名称 数据接收装置、数据发送和接收装置以及数据传输系统

[57]摘要

一种可发送和接收在同一传输路径混合的串行数据接口（SDI）系统和串行数字数据接口（SDDI）系统的信号的数据传输系统等。一串行至并行转换电路接收传输信号并将其转换成 10 比特并行格式接收信号。一分组类别数据检测电路从该接收信号检测传输分组，并检测该传输分组分隔码 SAV 和 EAV 位置的内容。一个 FIFO 进行缓冲使传输分组的开始不会被切去。一个选择器电路在控制电路控制下根据该传输分组 SAV 和 EAV 的内容分离 SDI 数据和 SDDI 数据并将其输出。



权 利 要 求 书

1、一种接收包含传输分组的传输信号的数据接收装置，所述传输分组包括至少具有一个控制部分和一个数据部分的第一传输分组，该控制部分在预定位置包含分组类别数据，该数据部分包含一个或多个系列的固定数据长度或可变数据长度的传输数据，所述传输分组还包括第二传输分组，该第二传输分组具有一个预定控制部分和包含一个或多个系列的固定数据长度传输数据的数据部分，这些部分具有与所述第一传输分组的控制部分和数据部分相同的长度，

所述数据接收装置包括:

一个接收装置，用于从所述传输路径接收所述传输信号，提取所述接收的传输信号中包含的传输分组;

一个分组类别数据检测装置，用于检测在所述提取的传输分组的预定位置分组类别数据的存在；和

一个分组分离装置，用于分离所述提取的传输分组，当检测到所述分组类别数据时，作为所述第一传输分组，或在未检测到所述分组时作为所述第二传输分组。

2、一种数据发送和接收装置，包括一个数据接收装置和一个数据发送装置，

所述数据接收装置接收包含传输分组的传输信号，所述传输分组包括至少具有一个控制部分和一个数据部分的第一传输分组，该控制部分在预定位置包含分组类别数据，该数据部分包含一个或多个系列的固定数据长度或可变数据长度的传输数据，所述传输分组

还包括第二传输分组，该第二传输分组具有一个预定控制部分和包含一个或多个系列的固定数据长度传输数据的数据部分，这些部分具有与所述第一传输分组的控制部分和数据部分相同的长度，并包括：

一个接收装置，用于从所述传输路径接收所述传输信号，并提取所述接收的传输信号中包含的传输分组；

一个分组类别数据检测装置，用于检测在所述提取的传输分组的预定位置分组类别数据的存在；和

一个分组分离装置，用于分离所述提取的传输分组，当检测到所述分组类别数据时，作为所述第一传输分组，或在未检测到所述分组时作为所述第二传输分组，

所述数据发送装置用于发送包含所述第一传输分组和所述第二传输分组或两者之一的传输信号，或发送在所述数据接收装置从所述传输路径接收的所述传输信号到另一传输路径。

3、一种具有多个数据发送和接收装置以及多条传输路径的数据传输系统，

每个所述数据发送和接收装置包括：

一个数据接收装置和一个数据发送装置，所述数据接收装置接收包含传输分组的传输信号，所述传输分组包括至少具有一个控制部分和一个数据部分的第一传输分组，该控制部分在预定位置包含分组类别数据，该数据部分包含一个或多个系列的固定数据长度或可变数据长度的传输数据，所述传输分组还包括第二传输分组，该第二传输分组具有一个预定控制部分和包含一个或多个系列的固定数据长度的传输数据的数据部分，这些部分具有与所述第一传输分

组的控制部分和数据部分相同的长度，所述数据接收装置包括:

一个接收装置，用于从所述传输路径接收所述传输信号，并提取所述接收的传输信号中包含的传输分组;

一个分组类别数据检测装置，用于检测在所述提取的传输分组的预定位置分组类别数据的存在；和

一个分组分离装置，用于分离所述提取的传输分组，当检测到所述分组类别数据时作为所述第一传输分组，或在未检测到所述分组时作为所述第二传输分组，

所述数据发送装置用于发送包含所述第一传输分组和所述第二传输分组或两者之一的传输信号，或发送在所述数据接收装置从所述传输路径接收的所述传输信号到另一传输路径，

所述数据发送和接收装置的数据接收装置与另一个所述数据发送和接收装置的数据发送装置经所述传输路径相互连接。

4、一种数据传输和接收装置，包括:

一个数据传输装置，具有

一个接收装置，用于接收一串行数字数据接口格式(SDDI)数据系列，该数据系列包含：包括固定数据长度或可变数据长度的视频数据和第一分组类别数据的传输数据，和一串行数据接口格式(SDI)数据系列，该数据系列包含：包括固定数据长度的视频数据和与所述第一分组类别数据不同的第二分组类别数据的传输数据，

一个选择装置， 用于根据包括在所述SDDI数据系列或所述SDI数据系列中的所述分组类别数据值选择所述SDDI数据系列或所述SDI数据系列之一，

一个并行至串行转换装置，用于对所述被选择数据系列进行并

行至串行转换，并向传输路径输出被转换的串行数据，

一个数据接收装置，具有

一个串行至并行转换装置，用于对来自所述传输路径的所述被转换的串行数据系列进行串行至并行转换，

一个检测装置，用于检测所述被从串行转换成并行的数据的所述分组类别数据，

一个控制信号发生装置，用于根据来自所述检测装置的所述检测的分组类别数据产生控制信号，

一个选择装置，用于响应产生的所述控制信号选择所述发送数据系列，并将其输出到预定输出端，

所述数据传输装置具有一个同步信号传输装置，以及

所述数据接收装置具有一个同步信号接收装置，

所述同步信号传输装置经传输路径向所述同步信号接收装置发送同步信号，从而使所述数据传输装置和所述数据接收装置之间同步。

5、根据权利要求4所述的数据传输和接收装置，其中所述分组类别数据用于分类所述SDDI数据或所述SDI数据。

6、根据权利要求5所述的数据传输和接收装置，其中所述分组类别数据包括包含在所述SDDI数据系列或所述SDI数据系列中的视频数据的高效编码类别数据。

7、根据权利要求6所述的数据传输和接收装置，其中所述高效编码类别数据表示MPEG1编码或MPEG2编码。

8、根据权利要求7所述的数据传输和接收装置，其中

当所述分组类别数据为01h时，该数据表明SDDI数据系列，

当所述分组类别数据为00h时，该数据表明SDI数据系列。

说 明 书

数据接收装置、数据发送和接收装置以及数据传输系统

本发明涉及数据接收装置、数据发送和接收装置，以及使用这些用于在同一传输路径中传输多个传输多组的装置的数据传输系统。

作为用于在编辑视频图像等装置中发送数字视频信号（下文简称为视频信号）等的系统，通常使用串行数字接口(SDI)系统。在作为数字格式视频信号和音频信号标准的SMPTE(电影电视工程师协会)的SMPTE－295M中规定了SDI系统的信号格式。

SDI系统被用于传输D1系统和D2系统的数字格式视频信号，其传输速度达到270MHz。

然而，在SDI系统中，可以传输的信号量被限制在仅一路视频信号的信道效用和仅八路音频信号的信道效用的基带，因此不能总是足够灵活的满足目前广播或视频图像编辑领域中出现的多媒体或多信道系统的要求。

为此，已经提出了对多媒体系统具有更大灵活性的SDDI系统，在该SDDI系统中例如能传输可变长度视频信号数据，而与SDI系统具有显著的高互换性。

为发送SDI系统的信号和SDDI系统的信号，可以考虑采用图1中所示的数据传输装置8。

数据传输装置8由一个数据发送装置800和一个数据接收装置

830组成。组成数据发送装置800以便由FIFO 812和822以及并行至串行转换电路(P/S转换电路)810和820将SDI系统的输入信号(SDI数据)和SDDI系统的数据(SDDI数据)转换成串行数据，并用不同的传输路径将该串行数据发送到数据接收装置830。

另外，组成数据接收装置830以便由串行至并行转换电路(S/P转换电路)842和852以及FIFO 840和850将从数据发送装置800经不同传输路径传输的这些信号分离成原始SDI数据和SDDI数据，并将经转换的数据输出到外部。

应该指出，规定数据发送装置800和数据接收装置830之间信号传输等的时序的同步信号通过使用另一条传输路径，由FIFO 832和P/S转换电路834从数据接收装置830一侧传输到数据发送装置800一侧。 数据发送装置800通过S/P转换电路802和FIFO 804再生该原始同步信号，并用其进行内部处理等。

此外，由于应减少传输路径数量，以及应简化敷设传输路径的工作， 因此要求使用同一传输路径传输SDI系统的信号和SDDI系统的信号。 然而，与事实相反，在SDI系统的信号中仅包含固定长度的数据，而在SDDI系统的信号中有时包含可变长度的数据，而不是固定长度的数据。因此，使用同一传输路径发送这些信号时，需要在接收一侧将SDI系统的信号和SDDI系统的信号分离， 并将其提供给与系统信号对应的视频编辑装置。

本发明是考虑到上面提到的有关技术的问题而提出的，本发明的目的是，在相应于SDI系统的视频装置与相应于SDDI系统的视频装置混合的视频处理系统中提供数据接收装置、数据发送和接收装置、以及使用这些装置的数据传输系统，通过该系统能够在这些视频装

置之间用同一传输路径以混合方式发送和接收SDI系统的信号和SD-DI系统的信号。

本发明的另一目的是提供一种数据接收装置、数据发送和接收装置、以及使用这些装置的数据传输系统，该数据传输系统能够自动鉴别在同一传输路径中传输的SDI系统的信号和SDDI系统的信号，在传输分组单元中分离它们，并将所得到的数据包提供给相应的视频装置。

本发明的再一个目的是提供一个数据传输系统，该数据传输系统能够在相同的SDDI系统的信号， 例如相应于MPEG1的SDDI系统的信号和相应于MPEG2的SDDI系统的信号之间进行分离处理。

根据本发明，提供一种接收包含传输分组的传输信号的数据接收装置，所述传输分组包括至少具有一个控制部分和一个数据部分的第一传输分组，在该控制部分的预定位置包含分组类别数据，该数据部分包含一个或多个系列的固定数据长度或可变数据长度的传输数据，所述传输分组还包括第二传输分组，该第二传输分组具有一个预定控制部分和包含一个或多个系列的固定数据长度传输数据的数据部分，这些部分具有与所述第一传输分组的控制部分和数据部分相同的长度，所述数据接收装置包括：一个接收装置，用于从所述传输路径接收所述传输信号，并提取所述接收的传输信号中包含的传输分组；一个分组类别数据检测装置，用于检测在所述提取的传输分组的预定位置分组类别数据的存在；和一个分组分离装置，用于分离所述提取的传输分组，当检测到所述分组类别数据时作为所述第一传输分组，或在检测到所述分组时作为所述第二传输分组。

另外，根据本发明的数据发送和接收装置具有所述数据接收装

置和一个数据发送装置，该装置发送装置用于发送包含所述第一传输分组和所述第二传输分组或两者之一的传输信号，或发送在所述数据接收装置从所述传输路径接收的所述传输信号到另一传输路径。

另外，根据本发明的数据传输系统具有多个所述数据发送和接收装置，其中所述数据发送和接收装置的数据接收装置与另一个所述数据发送和接收装置的数据发送装置经所述传输路径相互连接。

本发明的这些和其它目的和特征通过下面参考附图对优选实施例所做的描述将变得更加清楚。

图1是常规数据发送装置的配置图；

图2A是SDI系统视频信号的帧结构图；

图2B是SDI系统传输分组的结构图；

图2C是待发送的SDI系统视频信号的数据速度示意图；

图3A是SDDI系统视频信号的帧结构图；

图3B是SDDI系统传输分组的结构图；

图3C是待发送的SDDI系统视频信号的数据速度示意图；

图4A和4B是被包含在图3所示SDDI系统的传输分组一个辅助数据部分ANC中的数据示意图；

图5是根据本发明第一实施例的数据传输系统的配置图；

图6是根据本发明第二实施例的数据传输系统的配置图；

图7是图6所示数据发送和接收装置的配置图。

下面将叙述本发明第一实施例。

首先，在描述根据本发明的数据传输系统1(图5)之前，参考图2A至4B描述用作由视频信号的服务器系统1接收的传输信号的传输系统的SDI系统和SDDI系统的信号格式。

图2A是SDI系统视频信号的帧结构图，图2B是SDI系统传输分组的结构图，图2C是待发送的SDI系统视频信号的数据速度示意图。

如图2A和2B所示，SDI系统视频信号的帧的组成是垂直方向为525(625)行、水平方向每行为10比特×1716(在625行的情况下为1728)字。

在每行中，该行的第1字至第4字之间的4个字表示一个有效图像部分ACV末端，并用作分隔该有效图像部分和水平消隐部分的分隔码EAV(有效图像末端)。

第5字至第272字之间的268个字(第5字至第284字之间的280个字)是水平消隐部分。它也能够包括辅助数据和音频数据等作为辅助数据部分ANC。

第273字到第276字(类似地，第284字至第288字)之间的4个字作为表示有效图像部分ACV开始的分隔码SAV(有效图像开始)。

第277字至第1726字(类似地，第288字至第1728字)之间的1440个字作为传输视频信号等的有效图像部分ACV。

另外，如图2A所示，在垂直方向，第1行至第9行之间的9行(类似地，第1行至第24行之间的24行)作为垂直消隐部分VBK。

另外，仅在525行模式的情况中，第10行至第19行之间的10行作为任选消隐部分OBK。

第20行至第263行之间的244行(类似地，第25行至312行之间的288行)作为第一场的有效图像部分ACV_1。第一场的视频信号包含在第一场的有效图像部分ACV_1中。

在525行模式的情况中，第264行至第272行之间的9行(第313行至337行之间的25行)作为垂直消隐部分VBK。

第272行至第282行之间的10行作为任选消隐部分OBK。

第283行至第526行之间的243行(类似地，第338行至第625行之间的288行)作为第二场的有效图像部分ACV_2。第二场的视频信号包含在第二场的有效图像部分ACV_2中。

具有图2A和2B所示的帧结构的SDI系统的视频信号被转换成图2C所示的270Mbps串行格式传输信号，并在数据发送装置1的组成部件之间发送和接收。

下面将参考图3A至4B叙述SDDI系统的信号格式。

图3A是SDDI系统视频信号的帧结构图，图3B是SDDI系统传输分组的结构图，图3C是待发送的SDDI系统视频信号的数据速度示意图。

如图3A和3B所示，SDDI系统视频信号每行的构成与SDI系统视频信号每行的构成相似，即在水平方向每行为10比特×1724(1716)字，垂直方向为525行(625行)，并包含分隔码SAV和EAV，辅助数据部分ANC和对应于分隔码SAV与EAV、辅助数据部分ANC及有效图像部分ACV_1与ACV_2的有效负载部分PAD(数据部分DT)。

另外，在有效负载部分PAD末端加入用于有效负载部分PAD的误差检测和纠错的一部分辅助数据部分ANC和一个CRC码。

注意，与SDI系统的视频信号不同，SDDI系统的视频信号在辅助数据部分ANC数据中不包含音频数据，但在有效负载部分中包含音频数据和视频数据。

应指出，如图3A至3C所示，在SDDI系统视频信号的帧中，不包含相应于图2A至2C所示的SDI系统视频信号的垂直消隐部分VBK和任选消隐部分OBK的部分。

上面提到的SDDI系统的视频信号被转换图3C所示的270Mbps串

行格式的传输信号，并在数据发送装置1的组成部件之间发送和接收。

图4A和4B是图3A至3C所示SDDI系统传输分组的辅助数据部分ANC标题部分中包含的数据示意图。

如图4A和4B所示，在位于SDDI系统传输分组的辅助数据部分ANC的开始处包含三个字的标题特征位(00h，3FFh，3FFh)数据，一个字的数据ID(DATAID)，一个AUX区域，一个目的地址(DESTINATION ADDRESS)，一个源地址(SOURCE DEVICE ADDRESS)，和一个检查和(CHECK SUM)。

在上面提到的标题数据中，DATAID表示其传输分组是SDDI系统(01h)传输分组或是SDI系统(00h)传输分组；检查和由该帧数据的检查和用作误差检测。

目的地址和源地址是用于识别该传输分组发送到的目的装置和发送传输分组的装置的数据。

在SDDI系统传输分组的标题中还包含块类型数据等。该块类型数据表示视频数据部分中包含的数据类别。例如，在视频数据部分和音频数据部分中包含的视频信号被压缩的情况下，表明其压缩方法(MPEG等)；在视频信号未被压缩的情况下，表明这个事实：在计算机数据被包含在有效负载部分PAD中的情况下，它表明这种含义等。

下文将叙述用同一传输路径发送SDI系统信号和SDDI系统信号的数据传输系统1的配置和操作。

图5是根据本发明第一实施例的数据传输系统1的配置图。

如图5所示，数据传输系统1由发送装置10和接收装置20组成；发送装置10由一个选择器电路(SEL)100，FIFO 102和122，一个并

行至串行转换电路(P/S转换电路)104，一个控制电路(CPU)110和一个串行至并行转换电路(S/P转换电路)120组成；接收装置20由一个S/P转换电路200，一个分组类别数据检测电路(DET)202，一个FIFO 204和220，一个选择器电路(SEL)206，一个控制电路(CPU)210，和一个P/S转换电路组成。

控制电路110根据从连接到发送装置10的视频装置等的外部输入的设定数据控制发送装置10的不同部分，例如选择器电路100。

选择器电路100在控制电路110的控制下选择从外部输入的SDI系统的输入数据(SDI数据)或SDDI系统的输入数据(SDDI数据)，并将其作为10比特并行格式传输信号输出到FIFO 102。

FIFO 102缓冲该传输信号并将其输出到P/S转换电路104。

P/S转换电路104将该10比特并行格式传输信号(图2B，图3B)转换成1比特串行格式传输信号(图2C，图3C)，并将其发送到传输路径上(SDI/SDDI)。

S/P转换电路200接收从发送装置10发送的传输信号，将其转换成10比特并行格式接收信号，并将所得到的信号输出到分组类别数据检测电路202。

分组类别数据检测电路202检测接收信号的传输分组中在图4B所示DATAID位置的内容是否是表明该传输分组是SDDI系统传输分组的分组类别数据01h，并将检测结果输出到控制电路210。另外，分组类别数据检测电路202将接收信号照原样输出到FIFO 204。此外，也可以将系统构成为例如使该分组类别数据检测电路202确定类型数据的内容并能检测SDDI系统之间的区别，并在SDDI系统之间进行不同的控制。

控制电路210根据分组类别数据检测电路202中的检测结果控制接收装置20的不同部件，例如选择器电路206等。

FIFO 204缓冲该接收信号并将其输出到选择器电路206。

在控制电路210的控制下，选择器电路206在分组类别数据检测电路202未检测到表明其传输分组是SDDI系统传输分组的分组类别数据的情况下将来自输出端a侧的接收信号作为SDI数据输出，在分组类别数据检测电路202检测到表明其传输分组是SDDI系统传输分组的分组类别数据的情况下将来自输出端b侧的接收信号作为SDDI数据输出。

另外，接收装置20通过FIFO 220和P/S转换电路222向发送装置10发送同步信号(REF)。发送装置10通过S/P转换电路120和FIFO 122再生该同步信号，并用其进行内部处理等。该同步信号例如规定传输分组的传输时序。

应指出，在数据传输系统1中，接收装置20相应于根据本发明的数据接收装置；S/P转换电路200相应于根据本发明的接收装置；分组类别数据检测电路202相应于根据本发明的分组类别数据检测装置；选择器电路206相应于根据本发明的分组分离装置。

下文将叙述数据传输系统1的操作。

对于发送装置10，选择器电路100选择从相应于SDI系统或SDDI系统的视频装置输入的10比特并行格式SDI数据或SDDI数据，并将其作为传输信号输入FIFO 102。

FIFO 102缓冲该传输信号，并以与同步信号同步的时序将其输出到P/S转换电路104。

P/S转换电路104将该传输信号转换成1比特串行格式传输信号，

并通过该传输路径将其发送到接收装置20。

S/P转换电路200接收该传输信号，将其转换成10比特并行格式接收信号， 并将转换的信号输出到分组类别数据检测电路202。

分组类别数据检测电路202从该接收信号检测传输分组，检测在图4B所示DATAID位置的内容，并将检测结果输出到控制电路210。

FIFO 204进行缓冲，以便在选择器电路206分离SDI系统信号和SDDI系统信号时传输分组的开始不会被切去，并将所得到的信号输出到选择器电路206。

选择器电路206在控制电路210的控制下，根据图4所示传输分组DATAID的内容分离SDI数据和SDDI数据。

根据该数据传输系统1，可以在同一传输路径上发送SDI数据和SDDI数据。因此，在作为常规实例示出的数据传输装置8中需要两套的FIFO、P/S转换电路、和S/P转换电路可以减少到一套，从而降低该装置的成本。

另外，根据该数据传输系统1，可以将常规系统需要两条传输路径减少到一条，因此可以降低传输路径的成本，并使敷设传输路径的工作变得容易。

另外，根据该数据传输系统1，在接收装置20一侧，SDI系统和SDDI系统的传输分组能够被自动识别和分离，因此易于在相同的视频处理系统中将相应于SDI系统的视频装置与SDDI系统的视频装置混合。

下文将叙述本发明的第二实施例。

图6是根据本发明第二实施例的数据传输系统3的配置图。

图7是图6所示数据发送和接收装置32a至32d的配置图。

如图6所示，根据本发明的数据传输系统3由四个数据发送和接收装置32a至32d组成，以便混合在同一传输路径上的SDI系统的信号和SDDI系统的信号在数据发送和接收装置32a至32d之间发送。

数据发送和接收装置32a至32d具有相同配置并进行相同操作。

如图7所示，数据发送和接收装置32a至32d(下文简述为数据发送和接收装置32而不再分开说明)分别由S/P转换电路320和350，P/S转换电路344和362，分组类别数据检测电路322，FIFO 324、340、352和360，一个控制电路(CPU)110和一个开关网络332组成，根据所连接的视频装置，从其它数据发送和接收装置32分别发送的传输信号分离SDI数据或SDDI数据，并将其作为VOUTa至VOUTd提供，或将来自该视频装置的输入信号VINa至VINd发送到其它数据发送和接收装置32，或转发该传输信号。

S/P转换电路320执行的操作与图5所示的S/P转换电路200所执行的操作类似，接收从其它数据发送和接收装置32发送的传输信号，将其转换成并行格式接收信号，并将所转换的信号输出到分组类别数据检测电路322。

分组类别数据检测电路322执行的操作与分组类别数据检测电路202所执行的操作类似，检测接收信号的分组类别数据，将检测结果输出到控制电路330，并将该接收信号照原样输出到FIFO 324。

FIFO 324执行的操作与FIFO 204所执行的操作类似，缓冲接收信号，并将其输出到开关网络332。

FIFO 340执行的操作与FIFO 102所执行的操作类似，缓冲从开关网络332输入的传输信号，并将其输出到P/S转换电路344。

控制电路330执行的操作与控制电路110所执行的操作类似，并

根据从外部设备例如与每个数据发送和接收装置32连接的视频装置输入的设定数据控制开关网络332等的不同部件。

S/P转换电路350和FIFO 352执行的操作与S/P转换电路120和FIFO 122所执行的操作类似，并从其它数据发送和接收装置32接收同步信号。

FIFO 360和P/S转换电路362执行的操作与FIFO 220和P/S转换电路222所执行的操作类似，并将同步信号发送到其它数据发送和接收装置32。

开关网络332在输入端a和c以及输出端b和d之间进行信号切换。具体地说，开关网络332在控制电路330的控制下将从视频装置输入到输入端c的SDI系统或SDDI系统的输入信号VINa至VINd作为传输信号从输出端b输出，从输入端a输入的接收信号分离SDI数据或SDDI数据，并将其作为输出信号VOUTa至VOUTd从输出端d输出，并进一步将从输入端a输入的传输信号照原样作为传输信号从输出端b输出。

下文将叙述图6和图7所示的数据传输系统3和数据发送和接收装置32的操作。

在数据传输系统3中，传输信号从数据发送和接收装置32a发送到数据发送和接收装置32b，并从数据发送和接收装置32b发送到数据发送和接收装置32c。

数据发送和接收装置32a至32d从传输信号取出与所连接的视频装置对应的SDI数据或SDDI数据，并像图5所示接收装置20那样提供它们，并在相同时间将未被取出的传输信号转发到下一个数据发送和接收装置32。

另外，在数据发送和接收装置32a至32d中同样进行如图6所示

的基准同步信号REF的传输和接收。

通过这种方式构成的数据传输系统3，除了能够容易地通过将相应于SDI系统的视频装置和相应于SDDI系统的视频装置混合构成大规模视频处理系统的优点外，也能够获得与第一实施例所示的数据传输系统1同样的效果。

应指出，数据发送和接收装置32的数量并不只限定于四个，数据传输系统3可以由任意数量的装置构成。 此外，其连接配置也并不仅限于图6所示的这一种方式， 也可以对其进行这样的组合，即使数据发送和接收装置32能够经多条传输路径进行数据传输和接收，并提供一条直接连接在数据发送和接收装置32a和32c以及数据发送和接收装置32b和32d之间的传输路径。

通过向数据发送和接收装置32加入检测目的数据的功能也能够实现可向所要求的装置发送任何数据的视频处理系统。

另外，也可以在向数据发送和接收装置32加入此功能的同时加入一置换功能，以便能够配置成更复杂的系统。

如上所述，借助根据本发明的数据接收装置、数据发送和接收装置、以及使用上述装置的数据传输系统，在相应于SDI系统的视频装置与相应于SDDI系统的视频装置混合的视频处理系统中，能够将混合在同一传输路径中的SDI系统信号和SDDI系统信号在这些视频装置之间发送和接收。

另外，根据本发明的数据接收装置、数据发送和接收装置、以及使用上述装置的数据传输系统，能够自动识别在同一传输路径中传输的SDI系统信号和SDDI系统信号，按传输分组单元分离它们，并将它们分别提供给相应的视频装置。

图 1


RX
FIFO
832
同步
P/S
834
FIFO
840
S/P
842
FIFO
850
S/P
852
830
SDI 数据
SDDI 数据
REF
SDI
SDDI
TX
S/P
802
FIFO
804
同步
P/S
810
FIFO
812
P/S
820
FIFO
822
800
SDI 数据
SDDI 数据
8

图 2 A


EAV(4) SAV(4)
水平方向
1440
276
(268)
垂直消隐部分VBK9 行(24 行)
任选消隐部分 OBK 10 行
第一场有效图象 ACV1
244 行
(288行)
水平辅助数据
部分 HANC
525 垂直方向
(625)
垂直消隐部分VBK9 行(25 行)
任选消隐部分 10 行
垂直
第二场有效图象部分
243 行
(288行)

图 2 B


10比特
EAV
辅助数据
部分 ANC
SAV
有效图象部分 ACV
276
(268)
4
4
1440

图 2 C


270Mbps 串行信号

图 3 A

图 3 B

图 3 C


EAV(4) SAV(4)
水平方向
1440
276
(268)
数据部分 DT
525
(625)
垂直方向
10比特
EAV
辅助数据部分 ANC
SAV
有效负载部分 PAD
276
(268)
4
4
1440
270Mbps 串行信号

图 4A


水平消隐周期
1440 1443
1715 0
1440 1443
EAV
ANC
标题
SAV
有效视频数据
EAV
268
1440
4
4
4

图 4B


标题
标题标记符
数据 ID
区域
目的装置地址
源装置地址
检查和

图 5


TX
RX
SDI 数据
SDDI 数据
设定数据
SEL
100
FIFO
102
P/S
104
CPU
110
SYNC
FIFO
122
S/P
120
10
SDI/SDDI
REF
S/P
200
DET
202
FIFO
204
CPU
210
SYNC
SEL
206
a
b
SDI 数据
SDDI 数据
P/S
222
FIFO
220
20
1

图 6


TRX
VINa
32a
SDI/SDDI
TRX
VINb
VOUTa
VOUTb
REF
32b
SDI/SDDI
SDI/SDDI
REF
TRX
REF
TRX
VINd
VINc
SDI/SDDI
VOUTd
VOUTc
32a
32c

3

图 7


320
322
324
332
SDI/SDDI
S/P
DET
FIFO
a
c
VINa~VINd
SN
344
340
SDI/SDDI
P/S
FIFO
b
d
VOUTa ~VOUTd
330
数据
CPU
350
352
REF
S/P
FIFO
同步
200
204
REF
P/S
FIFO
同步

32a~32d