



(19)中華民國智慧財產局

(12)發明說明書公告本

(11)證書號數：TW I829787 B

(45)公告日：中華民國 113 (2024) 年 01 月 21 日

(21)申請案號：108138140

(22)申請日：中華民國 108 (2019) 年 10 月 23 日

(51)Int. Cl. : H01L21/3065(2006.01)

H01L21/285 (2006.01)

(30)優先權：2018/11/05 日本

2018-208028

(71)申請人：日商東京威力科創股份有限公司 (日本) TOKYO ELECTRON LIMITED (JP)
日本(72)發明人：橫山政司 YOKOYAMA, SEIJI (JP)；岡野太一 OKANO, TAICHI (JP)；及川翔
OIKAWA, SHO (JP)；河崎俊一 KAWASAKI, SHUNICHI (JP)；永岩利文
NAGAIWA, TOSHIFUMI (JP)

(74)代理人：周良吉；周良謀

(56)參考文獻：

US 2010/0081285A1

WO 2004/003988A1

審查人員：湯欽全

申請專利範圍項數：13 項 圖式數：7 共 37 頁

(54)名稱

被處理體之電漿蝕刻方法及電漿蝕刻裝置

(57)摘要

本發明之課題係提供一種被處理體之處理方法及電漿處理裝置，用以處理被處理體之遮罩。本發明之被處理體之處理方法，係使用電漿處理裝置來處理被處理體。該電漿處理裝置包含處理容器、在該處理容器內載置被處理體之載置台、配置於該載置台之周圍的外周構件、對該外周構件施加電壓之第 1 電壓施加裝置，該處理方法包含準備具有被蝕刻膜及形成於該被蝕刻膜上之圖型化的遮罩之該被處理體的程序、及處理該遮罩之程序；該處理遮罩之程序具有將含有第 1 稀有氣體之第 1 處理氣體供應至該處理容器之程序、及一面對該外周構件施加直流電壓，一面以該第 1 處理氣體之電漿處理位於該被處理體之外周部的該遮罩之第 1 電漿處理程序。

A target object processing method is provided for processing a target object using a plasma processing apparatus including a processing chamber, a mounting table which is disposed in the processing chamber and on which the target object is mounted, an outer peripheral member disposed around the mounting table, and a first voltage application device configured to apply a voltage to the outer peripheral member. The method comprises preparing the target object having an etching target film and a patterned mask formed on the etching target film, and processing the mask. The step of processing the mask includes supplying a first processing gas containing a first rare gas to the processing chamber, and a first plasma processing for processing the mask positioned at an outer peripheral portion of the target object using plasma of the first processing gas while applying a DC voltage to the outer peripheral member.

指定代表圖：





圖 2

符號簡單說明：

- 20:靜電吸盤
- 20a:第 1 電極
- 21:第 2 電極
- 24:邊緣環(外周構件)
- 26:絕緣環
- 34:上部電極
- 36:電極板
- 38:電極支撐體
- 42:遮蔽構件
- 80:排氣口
- 83:擋板
- 101:氬離子
- 102:矽
- A1:箭號
- A2:箭號
- A3:箭號
- A4:箭號
- W:晶圓(被處理體)



I829787

【發明摘要】

【中文發明名稱】

被處理體之電漿蝕刻方法及電漿蝕刻裝置

【英文發明名稱】

TARGET OBJECT PLASMA ETCHING METHOD AND PLASMA ETCHING APPARATUS

【中文】

本發明之課題係提供一種被處理體之處理方法及電漿處理裝置，用以處理被處理體之遮罩。本發明之被處理體之處理方法，係使用電漿處理裝置來處理被處理體。該電漿處理裝置包含處理容器、在該處理容器內載置被處理體之載置台、配置於該載置台之周圍的外周構件、對該外周構件施加電壓之第1電壓施加裝置，該處理方法包含準備具有被蝕刻膜及形成於該被蝕刻膜上之圖型化的遮罩之該被處理體的程序、及處理該遮罩之程序；該處理遮罩之程序具有將含有第1稀有氣體之第1處理氣體供應至該處理容器之程序、及一面對該外周構件施加直流電壓，一面以該第1處理氣體之電漿處理位於該被處理體之外周部的該遮罩之第1電漿處理程序。

【英文】

A target object processing method is provided for processing a target object using a plasma processing apparatus including a processing chamber, a mounting table which is disposed in the processing chamber and on which the target object is mounted, an

outer peripheral member disposed around the mounting table, and a first voltage application device configured to apply a voltage to the outer peripheral member. The method comprises preparing the target object having an etching target film and a patterned mask formed on the etching target film, and processing the mask. The step of processing the mask includes supplying a first processing gas containing a first rare gas to the processing chamber, and a first plasma processing for processing the mask positioned at an outer peripheral portion of the target object using plasma of the first processing gas while applying a DC voltage to the outer peripheral member.

【指定代表圖】 圖2(a)～(b)

【代表圖之符號簡單說明】

20:靜電吸盤

20a:第1電極

21:第2電極

24:邊緣環(外周構件)

26:絕緣環

34:上部電極

36:電極板

38:電極支撐體

42:遮蔽構件

80:排氣口

83:擋板

101:氫離子

102:矽

A1:箭號

A2:箭號

A3:箭號

A4:箭號

W:晶圓(被處理體)

【特徵化學式】 無

【發明說明書】

【中文發明名稱】

被處理體之電漿蝕刻方法及電漿蝕刻裝置

【英文發明名稱】

TARGET OBJECT PLASMA ETCHING METHOD AND PLASMA ETCHING
APPARATUS

【技術領域】

【0001】

本揭示係有關於被處理體之處理方法及電漿處理裝置。

【先前技術】

【0002】

於專利文獻1揭示有一面對噴頭施加直流負電壓，一面於光阻層使用遮罩而蝕刻有機膜的被處理體之處理方法。

[先前技術文獻]

[專利文獻]

【0003】

[專利文獻1]日本專利公開公報2011-60916號

【發明內容】

[發明欲解決之課題]

【0004】

在一觀點，本揭示提供處理被處理體之遮罩的被處理體之處理方法及電漿處理裝置。

[解決課題之手段]**【0005】**

為解決上述課題，根據一態樣，提供一種被處理體之處理方法，其使用電漿處理裝置，處理被處理體，該電漿處理裝置包含處理容器、在該處理容器內載置被處理體之載置台、配置於該載置台之周圍的外周構件、對該外周構件施加電壓之第1電壓施加裝置，該處理方法包含準備具有被蝕刻膜及形成於該被蝕刻膜上之圖型化的遮罩之該被處理體的程序、及處理該遮罩之程序；該處理遮罩之程序具有將含有第1稀有氣體之第1處理氣體供應至該處理容器之程序、及一面對該外周構件施加直流電壓，一面以該第1處理氣體之電漿處理位於該被處理體之外周部的該遮罩之第1電漿處理程序。

[發明之效果]**【0006】**

根據一觀點，可提供處理被處理體之遮罩的被處理體之處理方法及電漿處理裝置。

【圖式簡單說明】**【0007】**

圖1係顯示一實施形態之基板處理裝置的一例之圖。

圖2(a)~(b)係顯示一實施形態之基板處理裝置的稀有氣體離子與濺鍍之矽的移動之一例的圖。

圖3(a)~(c)係說明被處理體亦即晶圓之結構的一例之截面示意圖。

圖4係顯示試驗結果之表。

圖5係顯示光阻層之上的矽沉積量之曲線圖。

圖6係說明對上部電極及邊緣環施加之電壓的決定方法之一例的流程圖。

圖7係顯示另一實施形態之基板處理裝置的一例之圖。

【實施方式】

[用以實施發明之形態]

【0008】

以下，參照圖式，就用以實施本揭示之形態作說明。在各圖式中，有對同一結構部分附上同一符號，而省略重複之說明的情形。

【0009】

<基板處理裝置>

圖1係顯示一實施形態之基板處理裝置1的一例之圖。一實施形態之基板處理裝置1係電容耦合型平行板處理裝置，具有由例如表面經陽極氧化處理之鋁構成的圓筒狀處理容器10。處理容器10有接地。

【0010】

於處理容器10之底部隔著由陶瓷等構成之絕緣板12配置圓柱狀支撐台14，於此支撐台14上設有由例如鋁構成之載置台16。載置台16具有靜電吸盤20、基台16a、邊緣環24、及絕緣環26。靜電吸盤20載置基板之一例亦即晶圓W。靜電

吸盤20具有以絕緣層20b夾持由導電膜構成之第1電極20a的構造，於第1電極20a連接有直流電源22。靜電吸盤20亦可具有加熱器，而可控制溫度。

【0011】

於晶圓W之周圍配置有由例如矽構成之導電性邊緣環24。邊緣環24亦稱為聚焦環。於靜電吸盤20、基台16a、及支撐台14之周圍設有由例如石英構成之環狀絕緣環26。

【0012】

於靜電吸盤20之與邊緣環24對向的位置埋入有第2電極21。於第2電極21連接有直流電源23。直流電源22及直流電源23分別個別施加直流電壓。靜電吸盤20之中央部藉從直流電源22對第1電極20a施加之電壓使庫侖力等靜電力產生，而以靜電力將晶圓W吸附保持於靜電吸盤20。又，靜電吸盤20之周邊部藉從直流電源23對第2電極21施加之電壓使庫侖力等靜電力產生，而以靜電力將邊緣環24吸附保持於靜電吸盤20。

【0013】

在支撐台14之內部，於例如圓周上設有冷媒室28。從設於外部之冷卻單元經由配管30a、30b將預定溫度之冷媒例如冷卻水循環供應至冷媒室28，而以冷媒之溫度控制載置台16上之晶圓W的溫度。再者，將來自傳熱氣體供給機構之傳熱氣體例如He氣體經由氣體供給管路32供應至靜電吸盤20之上面與晶圓W的背面之間。

【0014】

在載置台16之上方，上部電極34與載置台16對向而設。上部電極34與載置台16之間形成為電漿處理空間。

【0015】

上部電極34設成藉由絕緣性遮蔽構件42封閉處理容器10之頂部的開口。上部電極34具有構成與載置台16對向之面，且具多個氣體噴吐孔37之電極板36，將此電極板36支撐成裝卸自如且由導電性材料、例如表面經陽極氧化處理之鋁構成的電極支撐體38。電極板36以矽或SiC等含矽物構成。於電極支撐體38之內部設有氣體擴散室40a、40b，與氣體噴吐孔37連通之多個氣體流通孔41a、41b從此氣體擴散室40a、40b延伸至下方。

【0016】

於電極支撐體38形成有將氣體導入至氣體擴散室40a、40b之氣體導入口62，於此氣體導入口62連接有氣體供給管64，於氣體供給管64連接有處理氣體供給源66。在氣體供給管64，從配置有處理氣體供給源66之上游側依序設有質量流量控制器(MFC)68及開關閥70。又，處理氣體從處理氣體供給源66經由氣體供給管64通過氣體擴散室40a、40b、氣體流通孔41a、41b，從氣體噴吐孔37噴吐成噴霧狀。

【0017】

於載置台16藉由供電棒89及匹配器88連接有第1射頻電源90。第1射頻電源90對載置台16施加HF(High Frequency：高頻)電力。匹配器88使第1射頻電源90之內部阻抗與負載阻抗匹配。藉此，在電漿處理空間從氣體生成電漿。此外，亦可對上部電極34施加從第1射頻電源90供給之HF電力。當對載置台16施加HF電力時，HF之頻率只要為13MHz～100MHz之範圍即可，例如亦可為40MHz。

【0018】

於載置台16藉由供電棒47及匹配器46連接有第2射頻電源48。第2射頻電源48對載置台16施加LF(Low Frequency：低頻)電力。匹配器46使第2射頻電源48之內部阻抗與負載阻抗匹配。藉此，將離子引入至載置台16上之晶圓W。第2射頻電源48輸出400kHz～13.56MHz之範圍內的頻率之射頻電力。亦可於載置台16連接用以將預定射頻引至接地之濾波器。

【0019】

LF之頻率低於HF之頻率。LF及HF之電壓或電流可為連續波，亦可為脈衝波。如此，供給氣體之噴頭具有上部電極34之功能，載置台16具有下部電極之功能。

【0020】

於上部電極34連接可變直流電源50，而可對上部電極34施加來自可變直流電源50之直流電壓。又，於邊緣環24連接可變直流電源55，而可對邊緣環24施加來自可變直流電源55之直流電壓。此外，可變直流電源55相當於第1電壓施加裝置，可變直流電源50相當於第2電壓施加裝置。

【0021】

圖7係顯示另一實施形態之基板處理裝置1的一例之圖。圖7所示之基板處理裝置1相較於圖1所示之基板處理裝置1，第1電壓施加裝置及第2電壓施加裝置之結構不同。其他之結構與圖1所示之基板處理裝置1相同，而省略重複之說明。

【0022】

如圖7所示，亦可於上部電極34藉由匹配器52、阻隔電容器53連接交流電源51取代可變直流電源50。又，於邊緣環24亦可藉由匹配器57、阻隔電容器58連

接交流電源56取代可變直流電源55。此外，此時，交流電源56相當於第1電壓施加裝置，交流電源51相當於第2電壓施加裝置。

【0023】

交流電源51及交流電源56輸出具有電漿中之離子可追隨的頻率 f 之交流、亦即低於離子電漿頻率之低頻或高頻的交流AC，而可變更其功率、電壓峰值或有效值。

【0024】

當於蝕刻程序中，藉由阻隔電容器53對上部電極34施加來自交流電源51之交流AC時，上部電極34產生自偏壓電壓 V_B 。即，對上部電極34施加負直流電壓成分，而於此負直流電壓成分重疊交流AC之電壓(瞬時值)。同樣地，當藉由阻隔電容器58對邊緣環24施加來自交流電源56之交流AC時，亦對邊緣環24施加負直流電壓成分。

【0025】

在此，由於交流AC之頻率 f 低於離子電漿頻率 f_{pi} ，且上部電極34附近或邊緣環24之電子溫度低，故自偏壓電壓 V_B 形成為接近交流AC之電壓峰值的值。如此進行，於自偏壓電壓 V_B 重疊交流AC之電壓位準(瞬時值)，上部電極34或邊緣環24之電位因而週期性地變化。

【0026】

返回圖1，在腔室10內面向處理空間之適當處、例如上部電極34之半徑方向外側或絕緣環26之頂部附近安裝有由例如Si、SiC等導電性構件構成之環狀DC接地零件(圖中未示)。此DC接地零件藉由接地線(圖中未示)一直接地。當在電漿蝕刻進行當中，以第2電壓施加裝置對上部電極34施加直流電壓時，在上部電極34

與DC接地零件之間藉由電漿，直流之電子電流得以流動。又，當以第1電壓施加裝置對邊緣環24施加直流電壓時，在邊緣環24與DC接地零件之間藉由電漿直流之電子電流得以流動。

【0027】

於處理容器10之底部設有排氣口80，於此排氣口80藉由排氣管82連接有排氣裝置84。排氣裝置84具有渦輪分子泵等真空泵，而將處理容器10內減壓至所期之真空度。又，於處理容器10之側壁設有晶圓W之搬入搬出口85，此搬入搬出口85可藉閘閥86開關。

【0028】

於環狀絕緣環26與處理容器10的側壁之間設有環狀擋板83。擋板83可使用於鋁材被覆有 Y_2O_3 等陶瓷者。

【0029】

在此結構之基板處理裝置1進行蝕刻處理等預定處理之際，首先，令閘閥86為開啟狀態，經由搬入搬出口85將晶圓W搬入至處理容器10內，將之載置於載置台16上。接著，從處理氣體供給源66將蝕刻等預定處理用氣體以預定流量供應至氣體擴散室40a、40b，經由氣體流通孔41a、41b及氣體噴吐孔37供應至處理容器10內。又，以排氣裝置84將處理容器10內排氣。藉此，可將內部之壓力控制在例如0.1～150Pa之範圍內的設定值。

【0030】

如此，在將預定氣體導入至處理容器10內之狀態下，從第1射頻電源90對載置台16施加HF電力。又，從第2射頻電源48對載置台16施加LF電力。又，從直流電源22對第1電極20a施加直流電壓，而將晶圓W保持於載置台16。再者，從直

流電源23對第2電極21施加直流電壓，而將邊緣環24保持於載置台16。又，亦可從可變直流電源50對上部電極34施加直流電壓。再者，亦可從可變直流電源55對載置台16施加直流電壓。

【0031】

從上部電極34之氣體噴吐孔37噴吐的氣體主要以HF之射頻電力解離及電離而形成為電漿，以電漿中之自由基及離子對晶圓W之被處理面施行蝕刻等處理。又，藉對載置台16施加LF之射頻電力，而控制電漿中之離子，促進蝕刻等處理。

【0032】

於基板處理裝置1設有控制裝置全體之動作的控制部200。設於控制部200之CPU根據儲存於ROM及RAM等記憶體之配方，執行蝕刻等所期之電漿處理。亦可於配方設定對應程序條件之裝置的控制資訊亦即程序時間、壓力(氣體之排氣)、HF之射頻電力(以下亦稱為HF電力。)及LF之射頻電力(以下亦稱為LF電力。)、電壓、各種氣體流量。又，亦可於配方設定處理容器內溫度(上部電極溫度、處理容器之側壁溫度、晶圓W溫度、靜電吸盤溫度等)、從冷卻器輸出之冷媒的溫度等。此外，顯示該等程式及處理條件之配方亦可記憶於硬碟或半導體記憶體。又，配方亦可以收容於CD-ROM、DVD等可以電腦讀取之可攜性記憶媒體的狀態設置於預定位置以供讀取。

【0033】

接著，使用圖2及圖3，就光阻層之改質處理作說明。圖2係顯示一實施形態之基板處理裝置1的稀有氣體離子與濺鍍之矽的移動之一例的圖，(a)顯示對上部電極34施加直流負電壓之情形，(b)顯示對邊緣環24施加直流負電壓之情形。

【0034】

在光阻層之改質處理中，從處理氣體供給源66將含有稀有氣體之處理氣體供應至電漿處理空間。稀有氣體可使用例如氫、氮、氬、氙等。又，處理氣體可僅為稀有氣體。也可為包含含有氫之氣體與稀有氣體之混合氣體。含有氫之氣體可使用例如 H_2 、 CH_4 、 CH_3F 、 HBr 等。此外，在以下之說明中，以處理氣體為 H_2 與 Ar 之混合氣體的情形為例來說明。

【0035】

供應至電漿處理空間之 H_2 氣體及 Ar 氣體主要以 HF 電力解離及電離而形成為電漿。電漿中含有氫自由基(H^*)及氬離子(Ar^+)。

【0036】

在此，如圖2(a)所示，當在未對邊緣環24施加電壓之狀態下，對上部電極34施加直流負電壓時，如箭號A1所示，氬離子101往上部電極34移動，撞擊以矽或 SiC 構成之上部電極34。藉此，濺鍍上部電極34之矽，而將矽102釋放至電漿處理空間。同時，將電子釋放至電漿處理空間。矽102如箭號A2所示下降。藉此，矽102沉積於晶圓W上。在此，上部電極34配置成覆蓋晶圓W全體。又，在從上部電極34至晶圓W之電漿處理空間內矽102一面擴散一面下降。因此，矽102沉積於晶圓W全體(晶圓W之中心部及外周部)。

【0037】

又，如圖2(b)所示，當在未對上部電極34施加電壓之狀態下，對邊緣環24施加直流負電壓時，氬離子101如箭號A3所示，往邊緣環24移動，撞擊以矽或 SiC 構成之邊緣環24。藉此，濺鍍邊緣環24之矽，而將矽102釋放至電漿處理空間。同時，將電子釋放至電漿處理空間。矽102如箭號A4所示下降。藉此，矽102沉

積於晶圓W上。在此，邊緣環24配置於晶圓W之側面附近，在邊緣環24被濺鍍之矽102局部沉積於晶圓W之側面附近。又，邊緣環24配置於電漿處理空間之下側。因此，釋放至電漿處理空間之矽102的下降距離亦少，而可抑制擴散。因此，矽102沉積於晶圓W之外周部。

【0038】

又，當對上部電極34施加之直流負電壓的絕對值越大，撞擊上部電極34之氬離子101的撞擊能量越增加。因此，以濺鍍釋放至電漿處理空間之矽102的量亦增加，而沉積於晶圓W全體之矽102的量亦增加。

【0039】

又，當對邊緣環24施加之直流負電壓的絕對值越大，撞擊邊緣環24之氬離子101的撞擊能量越增加。因此，以濺鍍釋放至電漿處理空間之矽102的量亦增加，而局部沉積於晶圓W之矽的量亦增加。

【0040】

如此，藉控制可變直流電源50及可變直流電源55，而控制對上部電極34施加之直流負電壓及對邊緣環24施加之直流負電壓，可調整沉積於晶圓W之矽102的分佈。

【0041】

圖3係說明被處理體亦即晶圓W之結構的一例之截面示意圖。

【0042】

如圖3(a)所示，被處理體亦即晶圓W依序於矽基板301上積層有氧化矽層302、旋塗式碳(Spin-On-Carbon)層303、反射防止層304、光阻層305。在此，光

阻層305以例如有機膜形成，為圖型化之遮罩。反射防止層304係藉由遮罩亦即光阻層305被蝕刻之被蝕刻膜。

【0043】

如圖2所示，以氬離子濺鍍上部電極34、邊緣環24之矽，而將矽102釋放至電漿處理空間。同時，將電子釋放至電漿處理空間。藉此，如圖3(b)所示，矽102沉積於晶圓W上。

【0044】

如圖3(c)所示，藉沉積之矽與有機膜亦即光阻層305反應，而於光阻層305之表面形成由矽化合物構成之矽層306。形成例如SiC作為矽層306之矽化合物。或者，矽直接沉積於光阻層305之表面而形成矽層306。又，藉對光阻層305照射釋放至電漿處理空間之電子，架橋等反應進行，而使光阻層305改質硬化。又，藉氬自由基與光阻層305反應，而使光阻層305改質硬化。藉此，可抑制光阻層305之高度的減少，並且可依序蝕刻被蝕刻層亦即反射防止層304、旋塗式碳層303、氧化矽層302。

【0045】

根據本實施形態之基板處理裝置1，可使光阻層305改質。又，藉控制可變直流電源50及可變直流電源55，控制對上部電極34施加之直流負電壓及對邊緣環24施加之直流負電壓，可調整沉積於晶圓W之矽102的分佈。因此，例如藉控制對上部電極34施加之直流負電壓及對邊緣環24施加之直流負電壓，可提高使光阻層305改質之際的面均一性。又，例如藉對邊緣環24施加直流負電壓，可使矽102僅沉積於邊緣環24附近亦即晶圓W之邊緣的附近部分，而可使光阻層305局部改質。

【0046】

又，根據本實施形態之基板處理裝置1，可將形成有矽層306之光阻層305、及/或經改質之光阻層305作為遮罩，蝕刻被蝕刻膜亦即反射防止膜304。執行反射防止膜304的蝕刻之際，有光阻層305表層之矽層306或改質層因蝕刻而被去除之情形，此時，宜再次進行光阻層之改質處理，繼續反射防止膜304之蝕刻。此外，反覆次數亦可例如預先設定。

【0047】

在此，用以下之處理條件(1)～(3)分別進行了確認以對上部電極34、邊緣環24之直流負電壓施加所作的光阻層305之改質的試驗。

【0048】

處理條件(1)僅對上部電極34施加直流負電壓。

【0049】

處理容器內壓力：50mT

處理氣體：H₂氣體+Ar氣體

處理氣體流量：H₂/Ar=100sccm/800sccm

HF電力：40MHz 300W

上部電極直流電壓：-900V

邊緣環直流電壓：0V

處理時間：60sec

【0050】

處理條件(2)僅對邊緣環24施加直流負電壓。

【0051】

處理容器內壓力：50mT

處理氣體：H₂氣體+Ar氣體

處理氣體流量：H₂/Ar=100sccm/800sccm

HF電力：40MHz 300W

上部電極直流電壓：0V

邊緣環直流電壓：-515V

處理時間：60sec

【0052】

處理條件(3)對上部電極34及邊緣環24施加直流負電壓。

【0053】

處理容器內壓力：50mT

處理氣體：H₂氣體+Ar氣體

處理氣體流量：H₂/Ar=100sccm/800sccm

HF電力：40MHz 300W

上部電極直流電壓：-900V

邊緣環直流電壓：-515V

處理時間：60sec

【0054】

又，令晶圓W之直徑為300mm，對晶圓W之中心(Center)、距離晶圓W之邊緣75mm處(Middle 75mm)、距離晶圓W之邊緣20mm處(Edge 20mm)、距離晶圓W之邊緣10mm處(Edge 10mm)、距離晶圓W之邊緣5mm處(Edge 5mm)的五點，進行了測量。

【0055】

於圖4及圖5顯示試驗結果。圖4係顯示試驗結果之表。在圖4中，在EDX(Energy dispersive X-ray spectrometry：X射線能量散布分析)圖像中，使膜中之矽顯現。在此，於圖像上顯現含有矽之反射防止層304及沉積於光阻層305上之矽層306。此外，在圖4中，清楚圖示反射防止層304及矽層306之交界。又，Top Deposition係表示光阻層305之上面的矽沉積量，Side Deposition係表示光阻層305之側面的矽沉積量。

【0056】

圖5係顯示光阻層305之上面的矽沉積量之曲線圖。此外，在圖5中，除了處理條件(1)～(3)，還顯示不對上部電極34及邊緣環24施加直流負電壓之情形。

【0057】

如圖4及圖5所示，在僅對上部電極34施加直流負電壓之處理條件(1)，得以確認在晶圓W之中心至中間及距離邊緣20mm處(晶圓W之中央部)，可使光阻層305之上面的矽沉積量均一。另一方面，得以確認在距離晶圓W之邊緣5mm～20mm處(晶圓W之邊緣附近)，光阻層305之上面的矽沉積量減少。

【0058】

相對於此，在對上部電極34及邊緣環24施加直流負電壓之處理條件(3)，得以確認在晶圓W之中央部，可使光阻層305之上面的矽沉積量均一。又，得以確認在晶圓W之邊緣附近，可使光阻層305之上面的矽沉積量增加。

【0059】

如此，得以確認藉一面對上部電極34施加直流負電壓，一面對邊緣環24施加直流負電壓，可維持晶圓W之中央部的矽沉積量之均一性，並且可使晶圓W之

邊緣附近的矽沉積量增加。因此，得以確認可使晶圓W全體之矽沉積量的均一性、即在晶圓W面內之矽沉積量的分佈之控制性提高。

【0060】

又，如圖4所示，關於光阻層305之側面的矽沉積量，亦得以確認相較於僅對上部電極34施加直流負電壓之處理條件(1)，在對上部電極34及邊緣環24施加直流負電壓之處理條件(3)，可使矽沉積量之均一性提高。

【0061】

又，得以確認藉進行不對上部電極34施加直流負電壓而對邊緣環24施加直流負電壓之處理條件(2)，可控制晶圓W之邊緣附近的矽沉積量。是故，藉控制對上部電極34施加之直流電壓與對邊緣環施加之直流電壓的平衡，可使晶圓W之中央部與外周部的矽沉積量之控制性提高。

【0062】

此外，在處理條件(3)中，同時對上部電極34及邊緣環24施加了直流負電壓，但不限於此。舉例而言，亦可於執行僅對上部電極34施加直流負電壓之處理、即處理條件(1)後，執行僅對邊緣環24施加直流負電壓之處理、即處理條件(2)。此時，亦可使在晶圓W面內之矽沉積量的分佈之控制性提高。

【0063】

又，亦可反覆進行複數次處理條件(1)及處理條件(2)。此外，反覆次數亦可例如預先設定。此時，亦可使在晶圓W面內之矽沉積量的分佈之控制性提高。

【0064】

又，在圖4及圖5所示之試驗結果中，上部電極直流電壓與邊緣環直流電壓以外之參數一致，而當連續處理處理條件(1)及處理條件(2)時，則不限於此。藉

各依處理條件(1)與處理條件(2)，調整處理氣體之種類、流量、壓力或HF電力等參數，可期待使晶圓W之中央部與外周部的矽沉積量之分佈的控制性更提高。

【0065】

舉例而言，當連續處理處理條件(1)與處理條件(2)時，處理條件(1)之處理氣體與處理條件(2)之處理氣體亦可相同。此時，可不需處理氣體之改換，而可使基板處理裝置1之結構簡易。

【0066】

又，當連續處理處理條件(1)與處理條件(2)時，處理條件(1)之處理氣體與處理條件(2)之處理氣體亦可不同。此時，藉改換處理氣體，可使在晶圓W面內之矽沉積量的分佈之控制性更提高。

【0067】

圖6係說明對上部電極34及邊緣環24施加之電壓的決定方法之一例的流程圖。此外，在圖6之流程中，以使面內均一性提高之情形為例來說明。

【0068】

在步驟S601，對上部電極34施加直流負電壓，執行以基板處理裝置1所行之晶圓W的處理，而使矽化合物沉積於光阻層305上。

【0069】

在步驟S602，確認光阻層305之殘留膜及矽層306之面內均一性。例如確認晶圓W之中央部的面內均一性。確認方法係例如拍攝EDX圖像來測量。當面內均一性滿足預定條件時(S602・是)，前進至步驟S604。當面內均一性不滿足預定條件時(S602・否)，則前進至步驟S603。

【0070】

在步驟S603，變更對上部電極34施加之直流負電壓。接著，返回至步驟S601，以經變更之直流負電壓使矽化合物再次沉積於光阻層305上。

【0071】

在步驟S604，判定光阻層305之殘留膜及矽層306之晶圓W的邊緣部位之控制的必要性之有無。當有邊緣部位之控制的必要性時(S604・是)，前進至步驟S605。當無邊緣部位之控制的必要性時(S604・否)，則結束流程。

【0072】

在步驟S605，對邊緣環24施加直流負電壓，執行以基板處理裝置1所行之晶圓W的處理，而使矽化合物沉積於光阻層305上。

【0073】

在步驟S606，確認光阻層305之殘留膜及矽層306之面內均一性。例如確認晶圓W之中央部的面內均一性。

【0074】

在步驟S607，確認晶圓W之邊緣側(外周部)的光阻層305之殘留膜及矽層306的不均一性。例如拍攝EDX圖像來測量。當有邊緣側之不均一性時(S607・是)，前進至步驟S608。當無邊緣側之不均一性時，則結束流程。

【0075】

在步驟S608，變更對邊緣環24施加之直流負電壓。接著，返回至步驟S605，以經變更之直流負電壓使矽化合物再次沉積於光阻層305上。

【0076】

如此，可決定對上部電極34施加之直流負電壓及對邊緣環24施加之直流負電壓。此外，在圖6所示之例中，以面內均一性之情形為例來說明，但不限於此。

亦可設定光阻層305之殘留膜及矽層306之所期分佈，將對上部電極34施加之直流負電壓及對邊緣環24施加之直流負電壓決定成形成為該分佈。

【0077】

又，例如欲使矽沉積於晶圓W之外周部時，亦可為僅對邊緣環24施加電壓之結構。此時，藉進行自圖6之步驟S605起的處理，可決定對邊緣環24施加之電壓。

【0078】

以上，就基板處理裝置1之實施形態等作了說明，本揭示不限於上述實施形態等，在記載於申請專利範圍之本揭示的要旨之範圍內，可進行各種變形、改良。

【符號說明】

【0079】

1:基板處理裝置(電漿處理裝置)

10:處理容器

12:絕緣板

14:支撐台

16:載置台

16a:基台

20:靜電吸盤

20a:第1電極

20b:絕緣層

- 21:第2電極
- 22:直流電源
- 23:直流電源
- 24:邊緣環(外周構件)
- 26:絕緣環
- 28:冷媒室
- 30a:配管
- 30b:配管
- 32:氣體供給管路
- 34:上部電極
- 36:電極板
- 37:氣體噴吐孔
- 38:電極支撐體
- 40a:氣體擴散室
- 40b:氣體擴散室
- 41a:氣體流通孔
- 41b:氣體流通孔
- 42:遮蔽構件
- 46:匹配器
- 47:供電棒
- 48:第2射頻電源
- 50:可變直流電源(第2電壓施加裝置)

- 51:交流電源(第2電壓施加裝置)
- 52:匹配器
- 53:阻隔電容器
- 55:可變直流電源(第1電壓施加裝置)
- 56:交流電源(第1電壓施加裝置)
- 57:匹配器
- 58:阻隔電容器
- 62:氣體導入口
- 64:氣體供給管
- 66:處理氣體供給源(氣體供給部)
- 68:質量流量控制器
- 70:開關閥
- 80:排氣口
- 82:排氣管
- 83:擋板
- 84:排氣裝置
- 85:搬入搬出口
- 86:閘閥
- 88:匹配器
- 89:供電棒
- 90:第1射頻電源
- 101:氫離子

102:矽

200:控制部

301:矽基板

302:氧化矽層

303:旋塗式碳層

304:反射防止膜(被蝕刻膜)

305:光阻層(遮罩)

306:矽層

A1:箭號

A2:箭號

A3:箭號

A4:箭號

S601:步驟

S602:步驟

S603:步驟

S604:步驟

S605:步驟

S606:步驟

S607:步驟

S608:步驟

W:晶圓(被處理體)

【發明申請專利範圍】

【請求項1】

一種被處理體之電漿蝕刻方法，使用電漿蝕刻裝置來處理被處理體，該電漿蝕刻裝置包含處理容器、在該處理容器內載置被處理體之載置台、配置於該載置台之周圍的外周構件、對該外周構件施加電壓之第1電壓施加裝置、與該載置台對向之上部電極、對該上部電極施加電壓之第2電壓施加裝置、及對作為下部電極的該載置台施加高頻電力而於該下部電極與該上部電極之間生成電容耦合電漿之射頻電源，該電漿蝕刻方法包含下列程序：

準備具有被蝕刻膜及形成於該被蝕刻膜上之圖型化的遮罩之該被處理體；

處理該遮罩；及

蝕刻程序，於該處理遮罩之程序後，蝕刻該被蝕刻膜；

該處理遮罩之程序包含：

將含有第1稀有氣體之第1處理氣體供應至該處理容器之程序；

第1電漿處理程序，一面對該外周構件施加直流電壓，一面以該第1處理氣體之電漿處理位於該被處理體之外周部的該遮罩；

將含有第2稀有氣體之第2處理氣體供應至該處理容器之程序；及

第2電漿處理程序，一面對該上部電極施加直流電壓，一面以該第2處理氣體之電漿處理位於該被處理體之中心部及外周部的該遮罩；

在該處理遮罩之程序中，

執行該第2電漿處理程序，

並於執行過該第2電漿處理程序之後，執行該第1電漿處理程序；

該蝕刻程序包含下列程序：

將第3處理氣體供應至該處理容器；及

以該第3處理氣體之電漿進行處理。

【請求項2】

如申請專利範圍第1項之被處理體之電漿蝕刻方法，其中，

以該第1處理氣體之電漿所施行的處理，使以該第1稀有氣體濺鍍之該外周構件中所含的矽沉積。

【請求項3】

如申請專利範圍第1項或第2項之被處理體之電漿蝕刻方法，其中，

以該第2處理氣體之電漿所施行的處理，使以該第2稀有氣體濺鍍之該上部電極中所含的矽沉積。

【請求項4】

如申請專利範圍第1項或第2項之被處理體之電漿蝕刻方法，其中，

該第1處理氣體與該第2處理氣體相同。

【請求項5】

如申請專利範圍第1項或第2項之被處理體之電漿蝕刻方法，其中，

該第1處理氣體與該第2處理氣體不同。

【請求項6】

如申請專利範圍第1項或第2項之被處理體之電漿蝕刻方法，其中，

反覆進行該第2電漿處理程序與該第1電漿處理程序一次以上之預定次數。

【請求項7】

如申請專利範圍第1項或第2項之被處理體之電漿蝕刻方法，其中，

反覆進行該處理遮罩之程序及該蝕刻程序一次以上之預定次數。

【請求項8】

如申請專利範圍第1項或第2項之被處理體之電漿蝕刻方法，其中，
該遮罩係有機膜。

【請求項9】

如申請專利範圍第1項或第2項之被處理體之電漿蝕刻方法，其中，
該遮罩係有機膜，

該第1處理氣體及該第2處理氣體係包含含有氫之氣體與稀有氣體的混合氣體。

【請求項10】

如申請專利範圍第9項之被處理體之電漿蝕刻方法，其中，
該含有氫之氣體包含 H_2 、 CH_4 、 CH_3F 、 HBr 中至少任一者。

【請求項11】

如申請專利範圍第1項或第2項之被處理體之電漿蝕刻方法，其中，
該第1電壓施加裝置係連接於該外周構件之第1直流電源、或藉由阻隔用電容器連接於該外周構件之第1交流電源其中任一者。

【請求項12】

如申請專利範圍第1項或第2項之被處理體之電漿蝕刻方法，其中，
該第2電壓施加裝置係連接於該上部電極之第2直流電源或藉由阻隔用電容器連接於該上部電極之第2交流電源其中任一者。

【請求項13】

一種電漿蝕刻裝置，包含：

處理容器，對於被處理體進行電漿處理；

載置台，在該處理容器內載置該被處理體；

外周構件，配置於該載置台之周圍；

第1電壓施加裝置，對於該外周構件施加電壓；

上部電極，與該載置台對向；

第2電壓施加裝置，對該上部電極施加電壓；

射頻電源，對作為下部電極的該載置台施加高頻電力，而於該下部電極與該上部電極之間生成電容耦合電漿；及

控制部；

該控制部係構成為可控制下列程序：

準備具有被蝕刻膜及形成於該被蝕刻膜上之圖型化的遮罩之該被處理體；

處理該遮罩；及

蝕刻程序，於該處理遮罩之程序後，蝕刻該被蝕刻膜；

該處理遮罩之程序包含：

將含有第1稀有氣體之第1處理氣體供應至該處理容器之程序；

第1電漿處理程序，一面對該外周構件施加直流電壓，一面以該第1處理氣體之電漿處理位於該被處理體之外周部的該遮罩；

將含有第2稀有氣體之第2處理氣體供應至該處理容器之程序；及

第2電漿處理程序，一面對該上部電極施加直流電壓，一面以該第2處理氣體之電漿處理位於該被處理體之中心部及外周部的該遮罩；

在該處理遮罩之程序中，

執行該第2電漿處理程序，

並於執行過該第2電漿處理程序之後，執行該第1電漿處理程序；

該蝕刻程序包含下列程序：

將第3處理氣體供應至該處理容器；及

以該第3處理氣體之電漿進行處理。

【發明圖式】

1







圖 1



2













位置	Center	Middle 75 mm	Edge 20 mm	Edge 10 mm	Edge 5 mm
上部電極 DC: -900 V 邊緣環 DC: 0 V					
EDX 圖像					
上部電極 DC: 0 V 邊緣環 DC: -515 V					
EDX 圖像					
上部電極 DC: -900 V 邊緣環 DC: -515 V					
EDX 圖像					
Top Deposition (nm)	5.0 nm	6.1 nm	6.0 nm	6.3 nm	5.0 nm
	5.6 nm	5.7 nm	4.8 nm	5.6 nm	5.8 nm
	Side Deposition (nm)				
Side Deposition (nm)	6.0 nm	6.2 nm	7.3 nm	8.1 nm	9.6 nm
	9.0 nm	8.9 nm	8.8 nm	9.4 nm	9.2 nm

圖 4




圖 5




圖 6

