

## (19) 대한민국특허청(KR)

### (12) 공개특허공보(A)

(51) Int. Cl.  
G02F 1/13 (2006.01)

(11) 공개번호 10-2006-0100602  
(43) 공개일자 2006년09월21일

(21) 출원번호 10-2005-0022276  
(22) 출원일자 2005년03월17일

(71) 출원인 삼성전자주식회사  
경기도 수원시 영통구 매탄동 416

(72) 발명자 정세진  
경기 용인시 상현동 860 서원마을3단지 아이파크 301동 1204호

(74) 대리인 정상빈  
김동진

**심사청구 : 없음**

(54) 폴리실리콘 박막 트랜지스터의 제조 방법 및 그에 의해제조된 폴리실리콘 박막 트랜지스터를 포함하는 액정 표시장치

#### 요약

결정화된 폴리실리콘의 결정립이 돌출되어 거칠어진 표면을 평탄화하여 반도체층의 전기적 특성을 향상시킬 수 있는 폴리실리콘 박막 트랜지스터의 제조 방법 및 그에 의해 제조된 박막 트랜지스터를 포함하는 액정 표시 장치를 제공한다. 폴리실리콘 박막 트랜지스터의 제조 방법은 폴리실리콘 결정립이 형성된 기판을 로딩하는 단계, 결정립 간의 결정립계에서 돌출되어 있는 결정립을 화학적 기계적 연마에 의해 제거하는 단계, 결정립이 제거된 기판을 세정하는 단계 및 세정된 기판을 언로딩하는 단계를 포함한다.

#### 내표도

도 7

#### 색인어

SLS, 결정립, 화학 기계적 연마,

#### 명세서

#### 도면의 간단한 설명

도 1은 종래의 결정화 방법에 의해 결정화된 폴리실리콘층의 표면을 나타낸 도면이다.

도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 개념도이다.

도 3은 도 2에 도시된 액정 표시 장치의 한 화소에 대한 등가 회로도이다.

도 4a 및 4b는 본 발명의 일 실시예에 따라 폴리실리콘 박막 트랜지스터를 제조하기 위해서 기판을 폴리실리콘화하는 공정의 각 단계별 구조물의 단면도들이다.

도 5는 본 발명의 일 실시예에 따라 폴리실리콘 박막 트랜지스터를 제조하기 위하여 엑시머 레이저 어닐링을 사용하여 결정화하는 것을 도시한 도면이다.

도 6은 본 발명의 일 실시예에 따라 폴리실리콘 박막 트랜지스터를 제조하기 위한 폴리실리콘 기판의 결정립 제거 장비의 개념도이다.

도 7은 본 발명의 일 실시예에 따라 박막 트랜지스터를 제조하기 위한 화학 기계적 연마 장치의 개념도이다.

도 8은 본 발명의 일 실시예에 따라 폴리실리콘 박막 트랜지스터를 제조하기 위하여 기판상에 돌출되어 있는 폴리실리콘 결정립을 제거하는 방법을 도시한 순서도이다.

#### <도면의 주요부분에 대한 부호의 설명>

100: 액정 표시 기판 110: 하부 기판

401: 버퍼층 402: 비정질 실리콘층

402': 폴리실리콘층 600: 결정립 제거 장비

601: 로딩부 602: 결정립 제거부

603: 세정부 604: 언로딩부

700: 화학 기계적 연마 장치 701: 연마 테이블

702: 연마 패드 703: 슬러리 공급부

704: 패드 컨디셔너 705: 헤드

#### 발명의 상세한 설명

##### 발명의 목적

##### 발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 폴리실리콘 박막 트랜지스터의 제조 방법 및 그에 의해 제조된 박막 트랜지스터를 포함하는 액정 표시 장치에 관한 것으로, 보다 상세하게는 결정화된 폴리실리콘의 결정립이 돌출되어 거칠어진 표면을 평탄화하여 반도체층의 전기적 특성을 향상시킬 수 있는 폴리실리콘 박막 트랜지스터의 제조 방법 및 그에 의해 제조된 박막 트랜지스터를 포함하는 액정 표시 장치에 관한 것이다.

일반적으로, 박막 트랜지스터(Thin Film Transistor; TFT)를 구성하는 요소 중 활성층(active layer)인 반도체층은 그 결정 상태에 따라 격자의 주기성이 없는 수소를 포함한 비정질 실리콘(amorphous silicon)을 사용하거나, 다결정 고체인 폴리실리콘(poly silicon)을 사용한다.

비정질 실리콘은 낮은 온도에서 증착하여 박막(thin film)을 형성하는 것이 가능하여, 주로 낮은 용융점을 갖는 유리를 기판으로 사용하는 액정 패널(liquid crystal panel)의 스위칭 소자(switching device)에 많이 사용된다. 이때, 수소를 포함한 비정질 실리콘의 반도체층을 스위칭 소자로 사용할 경우에 특히 빛에 노출된다면 광전변환에 의해 포토 커런트(photo current)가 발생하여 스위칭 소자의 동작에 치명적인 오프 상태에서 누설 전류(leakage current)로 작용을 하게 된다.

또한, 반도체층이 빛에 노출되지 않도록 하여도 비정질 실리콘 특유의 비주기적 격자 특성인 댕글링 본드(dangling bond)와 같은 결함(defect)이 많이 발생되고 전자의 흐름이 원활하지 못하여 소자의 동작 특성이 좋지 않다.

따라서, 비정질 실리콘 박막은 액정 패널 구동 소자의 전기적 특성과 신뢰성을 저하시키고, 표시 소자 대면적화를 어렵게 한다. 일반적으로 대면적, 고정세 및 패널 영상 구동 회로, 일체형 랩탑 컴퓨터(laptop computer), 벽걸이 TV용 액정 표시 장치의 상용화는 우수한 전기적 특성(예를 들면 높은 전계 효과 이동도( $30\text{cm}^2/\text{VS}$ )와 고주파 동작 특성 및 낮은 누설 전류의 화소 구동 소자가 요구된다.

이에 반해, 폴리실리콘을 반도체층으로 사용할 경우 표면에 결함이 적게 발생되며 박막 트랜지스터의 동작 속도는 비정질 실리콘의 반도체층에 비해 약 100 내지 200배 빠르다.

이러한 폴리실리콘층을 반도체층으로 사용한 박막 트랜지스터는 굉장히 빠른 동작 특성을 보이고, 외부의 고속 구동 접적 회로와 연동하여 충분히 동작할 수 있기 때문에 대면적의 액정 표시 장치와 같은 실시간의 화상 정보를 표시하는 장치에 알맞은 스위칭 소자가 된다.

최근 들어, 비정질 실리콘층을 폴리실리콘으로 결정화하는 방법으로서 레이저 열처리(laser annealing) 등의 방법을 통해 비정질 실리콘 박막이 증착된 기판에 레이저를 가해서 폴리실리콘을 성장하는 연속 측면 고화(Sequential Lateral Solidification; SLS) 방법이 제안되었다.

연속 측면 고화(SLS) 방법은 비정질 실리콘의 증착된 기판에 순간적으로 레이저 에너지를 공급하여 비정질 실리콘을 용융 상태로 만든 후 냉각에 의해 폴리실리콘을 형성하는 방법이다.

그러나 이러한 연속 측면 고화 방법에 의해 비정질 실리콘층을 결정화하는 경우, 비정질 실리콘층이 용융한 후 결정화되면서 취약한 실리콘층의 표면으로 결정립이 돌출되어 표면이 거칠어지게 된다.

도 1은 종래의 결정화 방법에 의해 결정화된 폴리실리콘층의 표면을 나타낸 도면이다. 도 1에 도시된 바와 같이, 결정화된 폴리실리콘층은 돌출된 결정립(grain)에 의해 표면이 거칠어진 것을 볼 수 있다. 이러한 현상이 나타나는 이유는 비정질 실리콘의 결정화되기 전 용융된 실리콘의 밀도가 고상화된 실리콘보다 높기 때문이다.

이러한 돌출된 결정립은 소자 구동 시 전류를 국부적으로 집중시켜 소자의 불량을 초래한다. 따라서, 결정화된 폴리실리콘의 표면을 초순수 및 불산 세정을 거쳐 돌출된 결정립이 평탄화되도록 기대하였으나, 별다른 개선이 되지 않았다.

### 발명이 이루고자 하는 기술적 과제

본 발명이 이루고자 하는 기술적 과제는 결정화된 폴리실리콘의 결정립이 돌출되어 거칠어진 표면을 평탄화하여 반도체층의 전기적 특성을 향상시킬 수 있는 폴리실리콘 박막 트랜지스터의 제조 방법을 제공하고자 하는 것이다.

본 발명이 이루고자 하는 다른 기술적 과제는 상기한 바와 같은 방법에 의해 제조된 폴리실리콘 박막 트랜지스터를 포함하는 액정 표시 장치를 제공하고자 하는 것이다.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

### 발명의 구성 및 작용

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 폴리실리콘 박막 트랜지스터의 제조 방법은 폴리실리콘 결정립이 형성된 기판을 로딩하는 단계, 상기 결정립 간의 결정립계에서 돌출되어 있는 결정립을 화학적 기계적 연마에 의해 제거하는 단계, 상기 결정립이 제거된 기판을 세정하는 단계 및 상기 세정된 기판을 언로딩하는 단계를 포함한다.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는 상기 제조 방법에 의해 제조된 폴리실리콘 박막 트랜지스터를 포함한다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

이하, 도 2 내지 도 8을 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 액정 표시 장치의 제조 방법을 상세히 설명한다.

도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 개념도이고, 도 3은 도 2에 도시된 액정 표시 장치의 한 화소에 대한 등가 회로도이다.

도 2에 도시한 바와 같이, 본 발명의 일 실시예에 따라 제조된 박막 트랜지스터 액정 표시 장치는 액정 표시 기판(liquid crystal panel; 100) 및 액정 표시 기판(100)에 연결된 게이트 구동부(gate driver; 140)와 데이터 구동부(data driver; 150), 게이트 구동부(140)에 연결된 구동 전압 생성부(driving voltage generator; 170), 데이터 구동부(150)에 연결된 계조 전압 생성부(gray voltage generator; 180), 그리고 이들을 제어하는 신호 제어부(signal controller; 160)를 포함한다.

액정 표시 기판(100)은 등가 회로로 볼 때 복수의 게이트 라인 및 데이터 라인(G1-Gn, D1-Dm)에 의해 정의되는 영역에 복수의 화소(pixel)를 포함하며, 각 화소는 게이트 라인 및 데이터 라인(G1-Gn, D1-Dm)에 연결된 박막 트랜지스터(Q)와 이에 연결된 액정 캐패시터(Cp) 및 스토리지 캐패시터(storage capacitor; Cst)를 포함한다.

게이트 라인과 데이터 라인(G1-Gn, D1-Dm)은 게이트 신호(gate signal)를 전달하고 행방향으로 뻗어 있는 복수의 게이트 라인(G1-Gn)과 데이터 신호(data signal)를 전달하며 열방향으로 뻗어 있는 데이터 라인(D1-Dm)을 포함한다.

박막 트랜지스터(Q)는 삼단자 소자로서, 그 제어 단자는 게이트 라인(G1-Gn)에 연결되어 있고 입력 단자는 데이터 라인(D1-Dm)에 연결되며, 출력 단자는 액정 캐패시터(Cp) 및 스토리지 캐패시터(Cst)의 한 단자에 연결되어 있다.

이와 달리 스토리지 캐패시터(Cst)의 다른 단자는 바로 위의 게이트 라인(이하, 전단 게이트 라인(previous gate line)이라 함)에 연결되어 있을 수 있다. 전자의 연결 방식을 독립 배선 방식(separate wire type)이라고 하며, 후자의 연결 방식을 전단 게이트 방식(previous gate type)이라고 한다.

한편, 액정 표시 기판(100)을 구조적으로 보면 도 2에서와 같이 개략적으로 나타낼 수 있다. 편의상 도 2에는 하나의 화소만을 나타내었다.

도 2에 도시한 것처럼, 액정 표시 기판(100)은 서로 마주 보는 하부 기판(110)과 상부 기판(120) 및 둘 사이의 액정층(130)을 포함한다. 하부 기판(110)에는 게이트 라인(Gi-1, Gi) 및 데이터 라인(Dj)과 박막 트랜지스터(Q) 및 스토리지 캐패시터(Cst)가 구비되어 있다. 액정 캐패시터(Cp)는 하부 기판(110)의 화소 전극(112)과 상부 기판(120)의 기준 전극(122)을 두 단자로 하며 두 전극(112, 122) 사이의 액정층(130)은 유전체로서 기능한다.

화소 전극(112)은 박막 트랜지스터(Q)에 연결되며 기준 전극(122)은 상부 기판(120)의 전면(全面)에 형성되어 있고 공통 전압(Vcom)이 인가된다.

여기에서 액정 분자들은 화소 전극(112)과 기준 전극(122)이 생성하는 전기장의 변화에 따라 그 배열을 바꾸고 이에 따라 액정층(130)을 통과하는 광의 편광이 변화한다. 이러한 편광의 변화는 상·하부 기판(110, 120)에 부착된 편광자(미도시)에 의하여 광의 투과율 변화로 나타난다.

화소 전극(112)은 또한 기준 전압을 인가받는 별개의 배선이 하부 기판(110)에 구비되어 화소 전극(112)과 중첩됨으로써 스토리지 캐패시터(Cst)를 이룬다. 전단 게이트 방식의 경우 화소 전극(112)은 절연체를 매개로 전단 게이트 라인(Gi-1)과 중첩됨으로써 전단 게이트 라인(Gi-1)과 함께 스토리지 캐패시터(Cst)의 두 단자를 이룬다.

도 3에서와는 달리 기준 전극(122)이 하부 기판(110)에 구비되는 경우도 있으며 이때에는 두 전극(112, 122)이 모두 선형으로 만들어진다.

한편, 색 표시를 구현하기 위해서는 각 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소 전극(112)에 대응하는 영역에 적색, 녹색, 또는 청색의 컬러 필터(color filter; 124)를 구비함으로써 가능하다. 컬러 필터(124)는 도 2에서처럼 주로 상부 기판(120)의 해당 영역에 형성되지만 하부 기판(110) 화소 전극(112)의 위 또는 아래에 형성할 수도 있다.

다시 도 2를 참고하면, 구동 전압 생성부(170)는 박막 트랜지스터(Q)를 턴온(turn on)시키는 게이트 온 전압(Von)과 박막 트랜지스터(Q)를 턴오프(turn off)시키는 게이트 오프 전압(Voff) 등을 생성한다.

제조 전압 생성부(180)는 액정 표시 장치의 휘도와 관련된 복수의 제조 전압(gray voltage)을 생성한다.

게이트 구동부(140)는 스캔 구동부(scan driver)라고도 하며, 액정 표시 기판(100)의 게이트 라인(G1-Gn)에 연결되어 구동 전압 생성부(170)로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트 라인(G1-Gn)에 인가한다.

또한 데이터 구동부(150)는 소오스 구동부(source driver)라고도 하며, 액정 표시 기판(100)의 데이터 라인(D1-Dm)에 연결되어 제조 전압 생성부(180)로부터의 제조 전압을 선택하여 데이터 신호로서 데이터 라인(D1-Dm)에 인가한다.

신호 제어부(160)는 게이트 구동부(140), 데이터 구동부(150) 및 구동 전압 생성부(170) 등의 동작을 제어하는 제어 신호를 생성하여, 각 해당하는 제어 신호를 게이트 구동부(140), 데이터 구동부(150) 및 구동 전압 생성부(170)에 공급한다.

상기한 바와 같은 박막 트랜지스터(Q)가 빠른 동작 특성을 나타내기 위해서 폴리실리콘층을 반도체층으로 사용하게 되는데, 이러한 폴리실리콘 박막 트랜지스터의 제조 방법에 대해 설명하도록 한다.

도 4a 및 4b는 본 발명의 일 실시예에 따라 폴리실리콘 박막 트랜지스터를 제조하기 위해서 기판을 폴리실리콘화하는 공정의 각 단계별 구조물의 단면도들이다.

도 4a에 도시되어 있는 바와 같이 기판(110)의 전면에 추후 공정에서 발생하게 되는 불순물의 확산을 방지하기 위하여 소정의 두께를 가진 버퍼층(buffer layer, 401)을 형성하고, 버퍼층(401)을 가진 기판의 전면에 300Å 내지 1000Å 정도의 두께를 갖는 비정질 실리콘을 플라즈마 기상 증착법(plasma enhanced chemical vapor deposition) 또는 LPCVD(low pressure chemical vapor deposition) 방법 등을 사용하여 박막의 형태로 증착한다.

이어서, 도 4b에 도시된 바와 같이, 증착된 비정질 실리콘층(402)을 레이저 열처리 결정화 방법을 사용하여 다수 개의 결정립을 가진 폴리실리콘층(402')으로 결정화한다.

일반적으로 레이저 열처리는 현재 널리 연구되고 있는 폴리실리콘 형성 방법으로, 비정질 실리콘이 증착된 기판에 순간적으로(수십 내지 수백 나노초) 레이저 에너지를 공급하여 비정질 실리콘을 용융 상태로 만든 후 냉각에 의해 폴리실리콘을 형성하는 방법이다.

도 5는 본 발명의 일 실시예에 따라 폴리실리콘 박막 트랜지스터를 제조하기 위하여 엑시머 레이저 어닐링을 사용하여 결정화하는 것을 도시한 도면이다. 도 5를 참조하면, 비정질 실리콘층(402)이 증착된 기판 전체를 이동시키면서 에너지 빔을 조사하여 비정질 실리콘층(402)을 용융한다.

이때 사용되는 에너지 빔으로 예를 들면 펄스화 된 자외선(UV beam)인 엑시머 레이저(eximer laser)가 사용되는데, 이는 비정질 실리콘이 용융되는 온도가 높음에도 불구하고 엑시머 레이저를 사용하면 수십 나노초의 짧은 시간에 열처리 되기 때문에 기판에 손상을 주지 않는 장점을 가지고 있기 때문이다.

이러한 엑시머 레이저를 소정의 반복률을 가지고 반복하여 기판에 형성된 비정질 실리콘층(402)에 주사(scan) 방식으로 조사하는데, 이와 같이 비정질 실리콘층(402)에 엑시머 레이저를 주사하면서 기판 전면을 스캐닝하면 비정질 실리콘층(402)의 상단부부터 용융된다.

이때 엑시머 레이저의 에너지를 적절하게 조절하여 기판 전면에 증착된 비정질 실리콘층(402)이 거의 용융되고, 버퍼층(401)과 비정질 실리콘층(402)의 계면에서만 일부 녹지 않는 부분, 즉 이후 결정화 공정에서 씨드(seed)가 될 수 있는 부분이 존재하도록 하게 한다.

한편, 상기 비정질 실리콘층(402)을 결정화하는 과정에서 엑시머 레이저 어닐링(eximer laser annealing)을 통해 비정질 실리콘층(402)을 결정화하는 경우, 비정질 실리콘층(402)이 용융한 후 결정화되면서 기판의 버퍼층(401)과 비정질 실리콘층(402)의 계면에 존재하는 씨드가 결정핵이 되어 고화되면서 다수 개의 결정립이 결정립계를 형성하게 되고, 취약한 실리콘층의 표면으로 결정립이 돌출하여 표면이 거칠어지게 된다.

따라서, 폴리실리콘층의 표면에 돌출된 결정립을 제거하기 위한 공정을 실시한다. 이러한 결정립 제거 공정은 결정립 제거 장비(600)에서 수행하게 된다.

도 6은 본 발명의 일 실시예에 따라 폴리실리콘 박막 트랜지스터를 제조하기 위한 폴리실리콘 기판의 결정립 제거 장비의 개념도이다. 도 6을 참조하면, 결정립 제거 장비(600)는 로딩부(601), 결정립 제거부(602), 세정부(603) 및 언로딩부(604)를 포함한다.

로딩부(601)는 폴리실리콘으로 결정화된 기판이 로딩되는 부분이다. 로딩부(601)는 결정립 제거부(602)에서 화학 기계적 연마를 수행하기 위하여 결정립이 형성되어 있는 면이 아래쪽을 향하도록 하는 반전 수단(미도시)과 기판을 고정하여 이송하기 위한 헤드(도 7의 705 참조)를 포함한다. 헤드(705)는 진공 수단에 의해 기판을 고정할 수 있다.

결정립 제거부(602)는 폴리실리콘 기판의 결정립을 제거하기 위한 부분으로서, 예를 들면 연마 테이블(도 7의 701 참조), 연마 패드(도 7의 702 참조) 및 슬러리 공급부(도 7의 703 참조)로 구성된 화학 기계적 연마(Chemical Mechanical Polishing; CMP) 장치를 포함한다. 화학 기계적 연마 장치(도 7의 700 참조)에 대해서는 뒤에서 상세히 설명하기로 한다.

세정부(603)는 결정립이 제거된 기판 표면에 남아있는 결정립 잔재 또는 슬러리를 제거하기 위한 부분이다. 세정부(603)는 결정립 제거부(602)와 인라인(in-line)으로 형성되어 있어, 결정립이 제거된 기판에 대한 연속적으로 세정을 수행하게 된다.

언로딩부(604)는 세정된 기판의 결정립 제거면이 위쪽을 향하도록 하는 반전 수단에 의해 기판이 반전되고, 언로딩되는 부분이다.

이하, 결정립 제거부(602)에 포함되는 화학 기계적 연마 장치(700)에 대해 상세히 설명하기로 한다.

도 7은 본 발명의 일 실시예에 따라 박막 트랜지스터를 제조하기 위한 화학 기계적 연마 장치의 개략도이다. 도 7을 참조하면, 화학 기계적 연마 장치(700)의 연마 테이블(701)은 연마 패드(702)가 장착되는 장소로서 연마 패드(702)를 지지하고 회전시키는 역할을 한다.

연마 패드(702)는 연마 테이블(701)의 상면에 부착되어 기판(미도시)과 직접 접촉하여 기판을 연마하는 부분으로서, 연마 패드(702)의 표면에는 슬러리를 담아두는 다수 개의 미공들이 형성되어 있다.

슬러리 공급부(703)는 화학 기계적 연마 공정에 필요한 슬러리를 연마 테이블(701) 상면에 장착되는 연마 패드(702)에 공급해주는 역할을 한다. 이러한 슬러리 공급부(703)에는 슬러리를 연마 패드(702) 상에 골고루 분사할 수 있게 하는 분사부(미도시)를 포함할 수 있다.

이외에도, 결정립 제거부(602)는 패드 컨디셔너(704)를 더 포함할 수 있다. 연마가 진행될수록 연마 패드(702) 표면이 맨질 맨질(glazing) 해지고, 그로 인해 기판과 연마 패드(702)의 접촉 면적이 넓어져서 연마 균일도와 평탄도가 나쁘게 되는데, 패드 컨디셔너(704)는 이러한 연마 패드(702)의 상태를 개선한다. 패드 컨디셔너(704)는 연마 패드(702)의 오래된 부분을 깎아내고 새로운 표면을 드러나게 함으로써, 연마 패드(702)에 형성된 미공의 막힘을 방지하고 연마 패드(702)의 수명과 성능을 유지시키는 역할을 한다.

상기한 바와 같은 결정립 제거 장비(600)를 이용하여 폴리실리콘 기판의 결정립을 제거하는 방법을 설명하기로 한다. 도 8은 본 발명의 일 실시예에 따라 폴리실리콘 박막 트랜지스터를 제조하기 위하여 기판상에 돌출되어 있는 폴리실리콘 결정립을 제거하는 방법을 도시한 순서도이다.

도 6 내지 도 8을 참조하면, 먼저 폴리실리콘으로 결정화된 기판 로딩한다(S1).

로딩된 기판은 반전 수단에 의해 결정립이 형성되어 있는 면이 아래쪽을 향하도록 180°반전되고, 헤드에 의해 고정된다. 상기한 바와 같이 기판이 로딩되기 전에 선택적으로 초순수에 의한 전세정이 수행될 수도 있다.

계속해서, 결정립을 화학적 기계 연마에 의해 제거한다(S2).

헤드(705)에 고정된 기판이 로딩부(601)에서 결정립 제거부(602)로 이송된 후 돌출되어 있는 결정립을 제거하기 위해 화학 기계적 연마가 수행된다.

우선, 헤드(705)에 의해 고정된 기판이 연마 테이블(701)에 위치한 연마 패드(702)에 놓인다. 즉, 결정립이 돌출되어 있는 기판의 표면이 연마 패드(215)에 대향하도록 놓인다. 연마 패드(702)가 회전함에 따라 헤드(705)는 기판을 가압 회전시켜 기판의 돌출된 결정립을 연마에 의해 제거한다.

이때, 슬러리 공급부(703)로부터 연마를 돋기 위한 슬러리가 기판과 연마 패드(702) 사이에 공급된다. 슬러리란 기계적 연마를 위한 미세 입자가 균일하게 분산되어 있고, 연마되는 기판과의 화학적 반응을 위한 산 또는 염기와 같은 용액을 초순수에 분산 및 혼합시킨 용액을 말한다.

이러한 슬러리에는 기계적 연마를 위한 미세 입자로 된 연마재가 포함되는데, 연마재는 연마 속도를 향상시키는 동시에 표면 스크래치 발생율이 매우 낮아야 한다는 조건을 만족해야 한다. 이러한 연마재로는 실리카( $\text{SiO}_2$ ) 또는 세리아( $\text{CeO}_2$ ), 알루미나( $\text{Al}_2\text{O}_3$ ), 지르코니아( $\text{ZrO}_2$ ), 산화 주석( $\text{SnO}_2$ ), 산화 망간( $\text{MnO}_2$ ) 등의 금속 산화물이 있고, 예를 들면 연마재로서 실리카, 세리아 또는 알루미나를 사용할 수 있다. 이때, 연마재의 입도 범위는 50 내지 200nm 일 수 있다.

계속해서, 결정립이 제거된 기판을 세정한다(S3).

헤드(705)에 고정된 기판이 세정부(603)로 이송되어 세정이 수행된다. 세정부(603)에서는 기판에 남아있는 결정립의 잔재와 슬러리를 세정하게 되는데, 이때 세정의 방법으로는 브러쉬를 이용한 세정, 초음파 세정, 초순수 세정, 이소 프로필 알코올(iso propyl alcohol) 세정 등이 있으나, 이에 한정되지 않는다. 세정을 수행하는데 있어, 상기한 바와 같은 세정 방법 중 일부가 수행될 수도 있고, 전부가 수행될 수도 있으며, 이는 특별히 한정되지 않는다.

이어서, 세정된 기판을 언로딩한다(S4).

헤드(705)에 고정된 상태의 기판은 언로딩부(604)로 이송되어, 결정립이 제거된 면이 다시 위쪽을 향하도록 반전 수단(미도시)에 의해 180° 반전된 후 언로딩된다.

계속하여, 도시하지는 않았지만 폴리실리콘 박막 트랜지스터의 추후 제조 방법에 대하여 설명하기로 한다.

결정화가 끝난 폴리실리콘층을 패터닝하여 반도체층을 형성하고, 반도체층을 포함한 전면에 제 1 절연막을 형성한다.

이후, 제 1 절연막 상에 금속을 증착한 후 패터닝하여 게이트 전극을 형성하고, 게이트 전극을 마스크로 하여 반도체층에 불순물을 이온 주입함으로써 소오스/드레인 영역을 형성한다.

한편, 소오스 영역과 드레인 영역 사이의 경로는 채널 영역이 된다.

그리고 게이트 전극을 포함한 전면에 제 2 절연막을 형성하고, 제 2 절연막 상에 저항의 금속을 증착한 후 패터닝하여 소오스/드레인 전극을 형성한다. 이때, 소오스/드레인 영역과 소오스/드레인 전극은 제 1 및 제 2 절연막을 관통하여 서로 연결된다.

이로써, 폴리실리콘을 반도체층으로 하는 폴리실리콘 박막트랜지스터가 완성된다.

이상 첨부된 도면을 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법에 대해 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

## 발명의 효과

상기한 바와 같이 본 발명 따라 제조된 박막 트랜지스터를 포함하는 액정 표시 장치는 기판에 돌출된 결정립을 제거함으로써 반도체층의 소자 특성을 향상시킬 수 있다.

### (57) 청구의 범위

#### 청구항 1.

폴리실리콘 결정립이 형성된 기판을 로딩하는 단계;

상기 결정립 간의 결정립계에서 돌출되어 있는 결정립을 화학적 기계적 연마에 의해 제거하는 단계;

상기 결정립이 제거된 기판을 세정하는 단계; 및

상기 세정된 기판을 언로딩하는 단계를 포함하는 폴리실리콘 박막 트랜지스터의 제조 방법.

#### 청구항 2.

제 1 항에 있어서,

상기 결정립을 제거하는 단계는 상기 기판을 연마 패드의 표면에 밀착시킨 상태로 상기 연마 패드를 회전시키는 동시에 상기 기판과 상기 연마 패드 사이에 슬러리를 공급하며 상기 기판을 화학적 및 기계적으로 연마하는 폴리실리콘 박막 트랜지스터의 제조 방법.

#### 청구항 3.

제 2 항에 있어서,

상기 슬러리의 연마재는 알루미나, 실리카 또는 세리아인 폴리실리콘 박막 트랜지스터의 제조 방법.

#### 청구항 4.

제 3 항에 있어서,

상기 연마재의 입도 범위는 50 내지 200nm인 폴리실리콘 박막 트랜지스터의 제조 방법.

#### 청구항 5.

제 1 항에 있어서,

상기 기판의 로딩 단계 전에 전세정하는 단계를 더 포함하는 폴리실리콘 박막 트랜지스터의 제조 방법.

#### 청구항 6.

제 1 항에 있어서,

상기 결정립 제거 단계와 상기 기판을 세정하는 단계는 연속적으로 수행되는 폴리실리콘 박막 트랜지스터의 제조 방법.

### 청구항 7.

제 1 항에 있어서,


상기 세정 단계는 브러쉬 세정, 초음파 세정, 이소 프로필 알코올 세정 및/또는 초순수 세정을 포함하는 폴리실리콘 박막 트랜지스터의 제조 방법.

### 청구항 8.


제 1 항 내지 제 7 항 중 어느 하나의 항에 따른 방법에 의해 제조된 폴리실리콘 박막 트랜지스터를 포함하는 액정 표시 장치.

**도면**


도면1




도면2




도면3




도면4a




도면4b




도면5



도면6



도면7



## 도면8

