



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2017-0090699

(43) 공개일자 2017년08월08일

(51) 국제특허분류(Int. Cl.)

H01L 29/786 (2006.01) *H01L 21/02* (2006.01)

H01L 29/66 (2006.01) *H01L 29/78* (2006.01)

(52) CPC특허분류

H01L 29/7869 (2013.01)

H01L 21/02592 (2013.01)

(21) 출원번호 10-2016-0011375

(22) 출원일자 2016년01월29일

심사청구일자 2016년01월29일

(71) 출원인

고려대학교 산학협력단

서울특별시 성북구 안암로 145, 고려대학교 (안암동5가)

(72) 발명자

김준호

서울특별시 성북구 안암로 145 BK21Plus 창의부품
소재사업단

성태연

서울특별시 서초구 신반포로33길 64 1-506호 (잠원동, 잠원한신로얄아파트)

(74) 대리인

정은열

전체 청구항 수 : 총 15 항


(54) 발명의 명칭 IGZO/금속/IGZO 다층박막 구조를 포함하는 투명 박막 트랜지스터 및 그 제조방법

(57) 요약

본 발명은 IGZO/금속/IGZO의 3층 구조를 갖는 플렉시블 투명 전극을 포함하는 투명 박막 트랜지스터 및 그 제조 방법에 관한 것으로서, 더욱 구체적으로는, 기판의 상면에 게이트 전극층, 절연층, 채널층 및 소스 및 드레인 전극이 적층 형성되는 투명 박막 트랜지스터로서, 상기 채널층은 IGZO층으로 이루어지고, 상기 소스 및 드레인 전

(뒷면에 계속)

대표도 - 도2a



극은 IGZO층 및 금속층이 상하 적층된 2층 구조로 이루어지며, 상기 소스 및 드레인 전극의 상기 금속층이 상기 채널층과 접하도록 배치됨으로써, 상기 채널층과 상기 소스 및 드레인 전극이 IGZO/금속/IGZO의 3층 구조를 이루는 것을 특징으로 하는 투명 박막 트랜지스터 및 그 제조방법에 관한 것이다.

본 발명에서는, 우수한 광투과도, 낮은 면저항값 및 양호한 유연성 등의 특성들을 가지면서도, 상온 증착 공정에 의해서 제조되어 고온 열처리가 필요 없이 폴리머 기판에 그대로 제조가 가능한 플렉시블 투명전극을 사용하여 투명 박막 트랜지스터를 제공할 수 있다. 또한, 기존의 산화물 반도체 물질의 열적 손상을 방지하기 위해 열처리 공정을 수행하지 않은 상태로 성막되는 비정질 구조의 산화물 소스-드레인 전극은 그 전기적 특성 및 광학적 특성의 한계를 나타내기 때문에 대면적화 및 투명 디스플레이의 스위칭 기능에 제한을 갖게 되는 등의 문제가 있었지만, 본 발명을 통하여 기존의 비정질 구조의 산화물보다 전기적, 광학적 특성이 뛰어난 비정질 구조의 투명전극을 제공할 수 있다.

(52) CPC특허분류

H01L 29/66742 (2013.01)

H01L 29/7842 (2013.01)

H01L 29/78606 (2013.01)

H01L 29/78618 (2013.01)

H01L 29/78696 (2013.01)

명세서

청구범위

청구항 1

기판의 상면에 게이트 전극층, 절연층, 채널층 및 소스 및 드레인 전극이 적층 형성되는 투명 박막 트랜지스터로서,

상기 채널층은 IGZO층으로 이루어지고, 상기 소스 및 드레인 전극은 IGZO층 및 금속층이 상하 적층된 2층 구조로 이루어지며, 상기 소스 및 드레인 전극의 상기 금속층이 상기 채널층과 접하도록 배치됨으로써, 상기 채널층과 상기 소스 및 드레인 전극이 IGZO/금속/IGZO의 3층 구조를 이루는 것을 특징으로 하는 투명 박막 트랜지스터.

청구항 2

제1항에 있어서,

상기 IGZO층은 비정질 IGZO층 (a-IGZO)인 것을 특징으로 하는 투명 박막 트랜지스터.

청구항 3

제1항에 있어서,

상기 IGZO/금속/IGZO의 3층 구조는,

두께 11 nm 내지 25 nm를 갖는 금속층; 및

상기 금속층의 상면 및 하면에 각각 적층된 두께 20 nm 내지 60 nm를 갖는 IGZO층을 포함하는 플렉시블 투명 전극인 것을 특징으로 하는 투명 박막 트랜지스터.

청구항 4

제1항에 있어서,

상기 금속층의 두께는 19 nm이며, 상기 금속층의 상면 및 하면에 각각 적층된 상기 IGZO층의 두께는 각각 39 nm인 것을 특징으로 하는 투명 박막 트랜지스터.

청구항 5

제1항에 있어서,

상기 금속층의 두께와 상기 IGZO층의 두께의 비율은 1:0.8 내지 1:5.5인 것을 특징으로 하는 투명 박막 트랜지스터.

청구항 6

제1항에 있어서,

상기 금속층의 두께와 상기 IGZO층의 두께의 비율은 1:2인 것을 특징으로 하는 투명 박막 트랜지스터.

청구항 7

제1항에 있어서,

상기 금속은 Ag, Au, Pt, Cu 및 Al로 이루어진 군으로부터 선택된 하나 이상의 금속 또는 그 합금인 것을 특징으로 하는 투명 박막 트랜지스터.

청구항 8

제3항에 있어서,

상기 플렉시블 투명 전극은 가시광선 파장대역에서 80% 이상의 광투과도를 갖고, 10 $\Omega/\text{sq.}$ 이하의 면저항값 및 10 이상의 성능 지수 (figure of merit)를 갖는 것을 특징으로 하는 투명 박막 트랜지스터.

청구항 9

제1항에 있어서,

상기 기판은 폴리에테르술폰, 폴리에틸렌테레프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌나프탈레이트 및 글라스 재질로 이루어진 군으로부터 선택된 유연성 기판인 것을 특징으로 하는 투명 박막 트랜지스터.

청구항 10

제3항에 있어서,

상기 투명 박막 트랜지스터는 화소 전극으로서 상기 플렉시블 투명전극을 더 포함하는 것을 특징으로 하는 투명 박막 트랜지스터.

청구항 11

기판 상에 게이트 전극층, 절연층, 투명 전극층 및 화소 전극층을 형성하는 단계를 포함하는 투명 박막 트랜지스터의 제조방법으로서,

상기 투명 전극층 및 화소 전극층을 형성하는 단계는,

- a) 상기 절연층 상에 IGZO층을 10 nm 내지 40 nm의 두께로 형성하는 단계;
- b) 상기 IGZO층 상에 금속층을 11 nm 내지 25 nm의 두께로 형성하는 단계; 및
- c) 상기 금속층 상에 다시 IGZO층을 10 nm 내지 40 nm의 두께로 형성하는 단계를 포함하는 투명 박막 트랜지스터의 제조방법.

청구항 12

제11항에 있어서,

상기 IGZO층은 비정질 IGZO층 (a-IGZO)인 것을 특징으로 하는 투명 박막 트랜지스터의 제조방법.

청구항 13

제11항에 있어서,

상기 a) 내지 c) 단계는 스퍼터링법, 전자빔 증착법 및 연속 증발 증착법으로 이루어진 군으로부터 선택된 어느 하나의 공정에 의해서 수행되는 것을 특징으로 하는 투명 박막 트랜지스터의 제조방법.

청구항 14

제11항에 있어서,

상기 a) 내지 c) 단계는 회분식 공정에 의해서 수행되는 것을 특징으로 하는 투명 박막 트랜지스터의 제조방법.

청구항 15

제11항에 있어서,

상기 금속은 Ag, Au, Pt, Cu 및 Al로 이루어진 군으로부터 선택된 하나 이상의 금속 또는 그 합금인 것을 특징으로 하는 투명 박막 트랜지스터의 제조방법.

발명의 설명

기술 분야

본 발명은 IGZO/금속/IGZO의 3층 구조를 갖는 플렉시블 투명 전극을 포함하는 투명 박막 트랜지스터 및 그 제조 방법에 관한 것이다.

[0001]

배경 기술

- [0002] 투명 디스플레이는 시공간에 제약 없이 정보를 접할 수 있는 유비쿼터스 환경에 가장 적합한 기술로서, 플렉시블 TV, 자동차 전면 유리, 정보 표시 창문 등 그 응용분야가 무궁무진하기 때문에 시장가치가 큰 기술로서 기대를 모으고 있다.
- [0003] 한편, 평판 디스플레이의 구동소자로는 주로 박막 트랜지스터 (thin film transistor, TFT)가 이용되고 있으며, 도 1에는 종래 통상적인 박막 트랜지스터의 구조를 도시하였다. 도 1을 참조하면, 박막 트랜지스터는 주로 금속전극 (Source 및 Drain), 절연층 (Gate Insulator), 채널층 (Channel)을 포함하는 캐패시터 구조를 갖는 것으로서, 절연층을 사이에 두고 금속전극에 양전압을 인가하여 반대쪽의 채널층에 음전하 (전자) 또는 음전압을 인가함으로써, 양전하 (정공)를 절연체와 채널층 계면에 끌어당겨서 전하층을 만들 수 있고 전하량도 전압의 크기로 조절할 수 있다. 이렇게 형성된 전하층 양단에 금속전극을 붙이면 하나의 저항체가 되는데, 이 저항체는 게이트 전극에 인가되는 전압과 소스-드레인 전압의 크기로 조절할 수 있는 일종의 가변 저항이 된다.
- [0004] 현재, 일반적인 투명 박막 트랜지스터는 도 1에 도시된 바와 같이 기판의 상면에 게이트 전극이 형성되고, 게이트 전극의 상면에 절연층이 형성되며, 절연층의 상면에 채널층이 형성되고, 채널층 상면에 소스 전극 및 드레인 전극이 형성되는 방식으로 구성된다. 이때 소스 전극 및 드레인 전극으로 Au, Ag, Ti 및 Mo 등과 같은 금속 재료들이 널리 사용되고 있으며, 투명 박막 트랜지스터를 구현하기 위해서는 소스/드레인 전극 재료로 상용화된 인듐-주석 산화물인 ITO, IZO, IZTO, IGO, AZTO 등이 적용되고 있다. 그러나, 이러한 산화물층은 전기적 및 광학적 특성 향상을 위해 고온의 후 열처리 공정이 필수적으로 요구되고, 이에 따라, 채널층의 산화물 반도체에 열적 손상이 발생하게 된다. 따라서, 채널층의 산화물 반도체에 열적 손상을 방지하기 위해 전도성 산화물 투명 전극의 경우, 열처리 공정을 수행하지 않은 상태로 성막되기 때문에 비정질 구조로 형성된다. 이러한 비정질 구조의 산화물 소스-드레인 전극은 전기적 및 광학적 특성이 나빠서 대면적의 투명디스플레이의 스위칭 기능이 저하되는 등 문제점을 지니고 있었다.
- [0005] 한편, ITO에 가장 근접한 특성을 나타내는 물질로서, 산화물/금속/산화물 다층 구조의 투명 전극이 제안된 바 있으며, 이는 고온 열처리가 필요한 ITO 투명 전극에 비해서 열처리 공정을 필요로 하지 않기 때문에 플렉시블 폴리머 기판의 제조에 적용이 가능하고, 공정이 경제적이며, 대면적화가 용이하다는 장점을 갖는다.
- [0006] 관련하여, 실리콘옥시나이트라이드/은/실리콘옥시나이트라이드의 다층 구조를 갖는 다층 투명전극 (특허문헌 1), 제1투명 산화물층/은/제2투명 산화물층의 다층 구조를 갖는 다층 투명전극 (특허문헌 2) 등 다양한 기술들이 공지된 바 있다. 또한, 이러한 산화물/금속/산화물의 다층 구조를 갖는 다층 투명전극들의 층 형성 재료로서, 다양한 물질들의 적용가능성이 시험되고 있으며, 그 중에서도 특히 IGZO/금속/IGZO 다층 구조의 경우 (IGZO: In-Ga-Zn-O), ITO에 비견할 만큼 높은 투과도를 나타내고, 낮은 면저항값을 가지며, 고온 열처리 과정이 필요 없기 때문에 폴리머 기판에 그대로 적용가능하다는 등 다양한 장점을 갖는다.
- [0007] 따라서, Ag 두께에 따른 IGZO/Ag/IGZO 다층 구조의 특성 연구가 개시된 바 있으며 (비특허문헌 1), Low-e용 산화물 다층박막 IGZO/Ag/IGZO의 구조적, 광학적 특성 분석에 대한 연구 결과 (비특허문헌 2)도 보고된 바 있다.
- [0008] 특히, 이러한 비정질 (amorphous; a) a-IGZO/Ag/a-IGZO 다층 구조를 플렉시블 투명 전극으로 사용하여 박막 트랜지스터를 성공적으로 제조할 수 있기 위해서는, 다양한 요소들을 고려하여야 하는 바, 충분한 광투과도, 낮은 면저항 수치 및 높은 플렉시블 특성을 구비하여야 하며, 여러 번의 굽힘 테스트에도 이러한 특성들이 유지되어야 한다.

선행기술문헌

특허문헌

- [0009] (특허문헌 0001) 특허문헌 1: 대한민국 공개특허공보 제10-2012-0028506호
(특허문헌 0002) 특허문헌 2: 대한민국 공개특허공보 제10-1996-0035092호

비특허문헌

- [0010] (비특허문헌 0001) 비특허문헌 1: Ag 두께에 따른 IGZO/Ag/IGZO 다층 박막의 특성 연구, J. KIEEME, Vol. 26,

No. 7, pp. 510-514, July 2013: Y.-J. Zhang et al.

(비특허문헌 0002) 비특허문헌 2: Low-e용 산화물 다층박막 IGZO/Ag/IGZO의 구조적, 광학적 특성 분석, J. KIEEME, Vol. 26, No. 4, pp. 321-324, April 2013: H. R. Wang et al.

발명의 내용

해결하려는 과제

- [0011] 본 발명은 종래 기술의 문제점을 해결하기 위해 발명한 것으로서, 본 발명에서는, 채널층으로 IGZO층이 적용된 투명 박막 트랜지스터의 소스 전극 및 드레인 전극에 대해 비정질 구조의 IGZO층과 금속층이 상하 적층된 2층 구조를 형성함으로써, 소스 전극 및 드레인 전극이 채널층과 함께 IGZO/금속/IGZO 3층 구조를 이루도록 하고, 이에 따라 고온의 후 열처리 없이도 전기적인 특성을 향상시키고 투과도를 최적으로 맞춘 투명 박막 트랜지스터를 제공하고자 한다.
- [0012] 또한, 본 발명에서는, 소스 전극 및 드레인 전극에 대해 고온 후 열처리가 필요한 ITO, IZO, IZTO, IGO, AZTO와 같은 단층 산화물 투명 전극 또는 3층 구조의 다층 투명 전극이 아닌, 단순 2층 구조의 금속층 및 산화물층을 적층함으로써, 제조 비용이 절감되고, 저온 공정에 따른 비정질 구조의 산화물층을 적용하는 것도 가능하며, 2층 구조로 더욱 박막화할 수 있어 플렉서블 특성까지 지닌 투명 박막 트랜지스터용 투명 전극 및 그 제조방법을 제공하고자 한다.

과제의 해결 수단

- [0013] 본 발명은 상기 과제를 해결하기 위해서,
- [0014] 기판의 상면에 게이트 전극층, 절연층, 채널층 및 소스 및 드레인 전극이 적층 형성되는 투명 박막 트랜지스터로서,
- [0015] 상기 채널층은 IGZO층으로 이루어지고, 상기 소스 및 드레인 전극은 IGZO층 및 금속층이 상하 적층된 2층 구조로 이루어지며, 상기 소스 및 드레인 전극의 상기 금속층이 상기 채널층과 접하도록 배치됨으로써, 상기 채널층과 상기 소스 및 드레인 전극이 IGZO/금속/IGZO의 3층 구조를 이루는 것을 특징으로 하는 투명 박막 트랜지스터를 제공한다.
- [0016] 본 발명의 일 구현예에 따르면, 상기 IGZO층은 비정질 IGZO층 (a-IGZO)일 수 있다.
- [0017] 본 발명의 다른 구현예에 따르면, 상기 IGZO/금속/IGZO의 3층 구조는,
- [0018] 두께 11 nm 내지 25 nm를 갖는 금속층; 및
- [0019] 상기 금속층의 상면 및 하면에 각각 적층된 두께 20 nm 내지 60 nm를 갖는 IGZO층을 포함하는 플렉시블 투명 전극일 수 있다.
- [0020] 본 발명의 다른 구현예에 따르면, 상기 금속층의 두께는 19 nm이며, 상기 금속층의 상면 및 하면에 각각 적층된 상기 IGZO층의 두께는 각각 39 nm일 수 있다.
- [0021] 본 발명의 다른 구현예에 따르면, 상기 금속층의 두께와 상기 IGZO층의 두께의 비율은 1:0.8 내지 1:5.5일 수 있다.
- [0022] 본 발명의 또 다른 구현예에 따르면, 상기 금속층의 두께와 상기 IGZO층의 두께의 비율은 1:2일 수 있다.
- [0023] 본 발명의 또 다른 구현예에 따르면, 상기 금속은 Ag, Au, Pt, Cu 및 Al로 이루어진 군으로부터 선택된 하나 이상의 금속 또는 그 합금일 수 있다.
- [0024] 본 발명의 또 다른 구현예에 따르면, 상기 플렉시블 투명 전극은 가시광선 파장대역에서 80% 이상의 광투과도를 갖고, 10 Ω /sq. 이하의 면저항값 및 10 이상의 성능 지수 (figure of merit)를 가질 수 있다.
- [0025] 본 발명의 또 다른 구현예에 따르면, 상기 기판은 폴리에테르술폰, 폴리에틸렌테레프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌나프탈레이트 및 글라스 재질로 이루어진 군으로부터 선택된 유연성 기판일 수 있다.
- [0026] 본 발명의 또 다른 구현예에 따르면, 상기 투명 박막 트랜지스터는 화소 전극으로서 상기 투명 전극층을 더 포

함할 수도 있다.

- [0027] 또한, 본 발명은 상기 과제를 해결하기 위해서,
- [0028] 기판 상에 게이트 전극층, 절연층, 투명 전극층 및 화소 전극층을 형성하는 단계를 포함하는 투명 박막 트랜지스터의 제조방법으로서,
- [0029] 상기 투명 전극층 및 화소 전극층을 형성하는 단계는,
- [0030] a) 상기 절연층 상에 IGZO층을 10 nm 내지 40 nm의 두께로 형성하는 단계;
- [0031] b) 상기 IGZO층 상에 금속층을 11 nm 내지 25 nm의 두께로 형성하는 단계; 및
- [0032] c) 상기 금속층 상에 다시 IGZO층을 10 nm 내지 40 nm의 두께로 형성하는 단계를 포함하는 투명 박막 트랜지스터의 제조방법을 제공한다.
- [0033] 본 발명의 일 구현예에 따르면, 상기 IGZO층은 비정질 IGZO층 (a-IGZO)일 수 있다.
- [0034] 본 발명의 다른 구현예에 따르면, 상기 a) 내지 c) 단계는 스퍼터링법, 전자빔 증착법 및 연속 증발 증착법으로 이루어진 군으로부터 선택된 어느 하나의 공정에 의해서 수행될 수 있다.
- [0035] 본 발명의 또 다른 구현예에 따르면, 상기 a) 내지 c) 단계는 회분식 공정에 의해서 수행될 수 있다.
- [0036] 본 발명의 또 다른 구현예에 따르면, 상기 금속은 Ag, Au, Pt, Cu 및 Al로 이루어진 군으로부터 선택된 하나 이상의 금속 또는 그 합금일 수 있다.

발명의 효과

- [0037] 본 발명에서는, 우수한 광투과도, 낮은 면저항값 및 양호한 유연성 등의 특성들을 가지면서도, 상온 증착 공정에 의해서 제조되어 고온 열처리가 필요 없이 폴리머 기판에 그대로 제조가 가능한 플렉시블 투명전극을 사용하여 투명 박막 트랜지스터를 제공할 수 있다.
- [0038] 또한, 기존의 산화물 반도체 물질의 열적 손상을 방지하기 위해 열처리 공정을 수행하지 않은 상태로 성막되는 비정질 구조의 산화물 소스-드레인 전극은 그 전기적 특성 및 광학적 특성의 한계를 나타내기 때문에 대면적화 및 투명 디스플레이의 스위칭 기능에 제한을 갖게 되는 등의 문제가 있었지만, 본 발명을 통하여 기존의 비정질 구조의 산화물보다 전기적, 광학적 특성이 뛰어난 비정질 구조의 투명 전극을 제공할 수 있다.

도면의 간단한 설명

- [0039] 도 1은 종래 통상적인 박막 트랜지스터의 구조에 대한 개략적인 단면도이다.
- 도 2a 및 2b는 각각 본 발명의 일 구현예에 따른 투명 박막 트랜지스터에 대한 개략적인 적층 단면도를 도시한 도면이다.
- 도 3a 및 3b는 실시예 1에 따른 투명 박막 트랜지스터와 (3a), 종래 통상적인 ITO 전극을 사용한 투명 박막 트랜지스터 (3b)에 대한 굽힘 테스트 사진 및 그 결과를 그래프로 도시한 도면이다.
- 도 4는 실시예 1에 따른 2층 구조의 투명 전극의 구조 특성을 도시한 도면이다.
- 도 5a, 5b 및 5c는 실시예 1에 따른 투명 전극 및 상용 ITO 전극 (두께 100 nm)에 대해서, 폴리머 및 글라스 기판을 베이스로 삼아서 300 nm ~ 800 nm 범위의 파장에서 각각 투과도를 측정한 결과를 도시한 그래프이다.
- 도 6a 및 6b는 실시예 1에 따른 투명 전극 및 상용 ITO 전극의 성능 지수를 PET 기판 상에서 산출한 결과와, 실시예 1에 따른 3가지 전극들의 성능 지수를 글라스 기판 상에서 산출한 결과를 도시한 도면이다.
- 도 7a는 화소전극에서의 R(Red), G(Green), B(Blue) 각 파장대역을 도시한 도면이며, 도 7b는 본 발명에 따른 a-IGZO의 두께가 각각 13 nm, 26 nm 및 39 nm인 투명 박막 트랜지스터에 있어서, R, G, B 각 파장에 따른 최적 투과율을 도시한 도면이다.

발명을 실시하기 위한 구체적인 내용

- [0040] 이하, 본 발명을 더욱 상세하게 설명하기로 한다.
- [0041] 박막 트랜지스터의 전극 물질로서 종래에 널리 사용되는 물질은 ITO였으나, ITO는 전술한 바와 같은 여러 문제

점들을 갖고 있다. 따라서, 이러한 ITO 전극 소재를 대체하기 위한 여러 연구가 진행된 바 있으며, 특히 ITO에 가장 근접한 특성을 나타내는 것으로 알려진 산화물/금속/산화물 다층 구조의 투명 전극에 대해서는 현재까지 많은 연구가 이루어져 있다. 그 중에서도 특히 IGZO/Ag/IGZO 다층 구조의 투명 전극은 광투과도가 우수하고, 면저항값이 낮으며, 제조과정에 고온 열처리를 필요로 하지 않는 저온공정이 가능하다는 다양한 장점을 갖는다.

[0042] 특히, 이러한 IGZO/Ag/IGZO 다층 구조의 투명 전극을 박막 트랜지스터에 성공적으로 적용하기 위해서는, 대면적화가 필수적이며, 대면적화를 위해서는 면저항값을 최소한으로 낮추되, 동시에 광투과도의 저하를 방지해야 하는 필요성이 절실하다. 그러나, IGZO/Ag/IGZO 다층 구조 투명 전극의 잘 알려진 단점 중의 하나는 ITO에 비해서 면저항값은 낮지만, IGZO층들의 사이에 개재되는 Ag층으로 인해서 광투과도가 낮아진다는 것이다. 따라서, Ag층의 두께가 두꺼워질수록 면저항값은 낮아지지만, 이와 동시에 광투과도도 낮아진다는 문제점은 종래기술에서 극복되어야 하는 중요한 문제점 중의 하나이다.

[0043] 이에, 본 발명에서는 전술한 문제점을 해결하고자 연구를 거듭한 결과, IGZO층 및 Ag층의 두께가 소정 범위 내로 조절되는 경우, 또한 IGZO층과 Ag층의 두께 비율이 소정 범위 내로 조절되는 경우에 우수한 면저항 특성, 광투과 특성 및 유연성 특성을 함께 달성할 수 있다는 사실을 파악하게 되었으며, 이를 이용하여 IGZO/Ag/IGZO 다층 구조를 갖는 투명 전극을 포함하는 투명 박막 트랜지스터를 완성하게 되었다.

[0044] 따라서, 본 발명에서는,

[0045] 기관의 상면에 게이트 전극층, 절연층, 채널층 및 소스 및 드레인 전극이 적층 형성되는 투명 박막 트랜지스터로서,

[0046] 상기 채널층은 IGZO층으로 이루어지고, 상기 소스 및 드레인 전극은 IGZO층 및 금속층이 상하 적층된 2층 구조로 이루어지며, 상기 소스 및 드레인 전극의 상기 금속층이 상기 채널층과 접하도록 배치됨으로써, 상기 채널층과 상기 소스 및 드레인 전극이 IGZO/금속/IGZO의 3층 구조를 이루는 것을 특징으로 하는 투명 박막 트랜지스터를 제공한다.

[0047] 도 2a에는 본 발명의 일 구현예에 따른 투명 박막 트랜지스터에 대한 개략적인 적층 단면도를 도시하였다. 도 2a를 참조하면, 먼저 기관 (100)의 상면에 게이트 전극층 (200)이 형성되고, 상기 게이트 전극층 (200)의 상면에는 절연층 (300)이 형성되며, 상기 절연층 (300)의 상면에 산화물 반도체층인 채널층 (420), 그리고 소스 및 드레인 전극이 형성된다. 본 발명에서 상기 소스 및 드레인 전극은 IGZO층 (430) 및 금속층 (410)이 상하 적층된 2층 구조로 이루어지며, 상기 금속층 (410)이 상기 채널층 (420)과 접하도록 배치됨으로써, 상기 채널층 (420)과 상기 소스 및 드레인 전극이 IGZO/금속/IGZO의 3층 구조를 이루게 된다.

[0048] 기존의 산화물 반도체 물질의 열적 손상을 방지하기 위해 열처리 공정을 수행하지 않은 상태로 성막되는 비정질 구조의 산화물 소스-드레인 전극은 그 전기적 특성 및 광학적 특성의 한계를 나타내기 때문에 대면적화 및 투명 디스플레이의 스위칭 기능에 제한을 갖게 되는 등의 문제가 있었지만, 본 발명에서는 기존 비정질 구조의 산화물보다 전기적, 광학적 특성이 뛰어난 비정질 구조의 투명 전극을 제공할 수 있는 바, 상기 IGZO층은 비정질 IGZO층 (a-IGZO)일 수 있다.

[0049] 특히, 상기 IGZO/금속층/IGZO의 3층 구조는,

[0050] 두께 11 nm 내지 25 nm를 갖는 금속층; 및

[0051] 상기 금속층의 상면 및 하면에 각각 적층된 두께 20 nm 내지 60 nm를 갖는 IGZO층을 포함하는 플렉시블 투명 전극일 수 있는 바, 상기 투명 전극층은 금속층 (410)의 상면 및 하면에 각각 IGZO층 (420, 430)이 적층된 구조를 가질 수 있다. 한편, 상기 기관 (100), 게이트 전극층 (200) 및 절연층 (300)을 이루는 물질로는 종래 통상적인 박막 트랜지스터를 제조함에 있어서 사용되는 물질들이 제한 없이 사용될 수 있다.

[0052] 따라서, 도 2a에 도시된 본 발명에 따른 투명 박막 트랜지스터를 도 1에 도시된 종래 통상적인 박막 트랜지스터와 비교할 경우, 도 1의 채널층 (Channel) 및 소스-드레인 전극층이 본 발명에 따른 IGZO/금속/IGZO 다층 구조를 갖는 투명 전극층으로 대체된 구조를 갖는 것임을 알 수 있다. 한편, 도 2a에 도시된 투명 박막 트랜지스터는 게이트 전극층이 소자 하단에 위치하는 바텀-게이트 (bottom-gate) 방식의 트랜지스터이지만, 이와 반대로 게이트 전극층이 소자 상단에 위치하는 탑-게이트 (top-gate) 방식의 트랜지스터로도 제조될 수 있음은 물론이다. 도 2b에는 이러한 탑-게이트 방식으로 적층된 본 발명에 따른 투명 박막 트랜지스터의 개략적인 적층 단면도를 도시하였다.

[0053] 특히, 본 발명에서는, 투명 전극층을 이루는 IGZO/금속/IGZO 다층 구조 중, 금속층의 두께를 11 nm 내지 25 nm

로, IGZO층의 두께를 20 nm 내지 60 nm로 적층하는 경우, 우수한 면저항 특성 및 광투과 특성이 동시에 달성될 수 있으며, 특히, 하기 실시예의 데이터로부터도 알 수 있는 바와 같이, 금속층의 두께를 19 nm로, IGZO층의 두께를 39 nm로 적층하는 경우 최적 특성을 갖는 투명 박막 트랜지스터를 제조할 수 있다는 사실을 밝혔다. 즉, 플렉시블 투명 전극에 요구되는 물리적 유연성, 전기적 특성 및 광특성을 동시에 충족하기 위해서는, 금속층의 두께와 IGZO층의 두께 비율 역시 소정 범위에 존재하여야 하는 바, 이는 1:0.8 내지 1:5.5 비율의 범위 내에 존재하는 것이 바람직하며, 특히 약 1:2의 비율인 경우 가장 바람직하다.

[0054] 전술한 두께 범위 및 두께 비율을 만족하는 경우, 상기 투명 전극층은 가시광선 파장대역에서 80% 이상의 광투과도를 갖고, 10 Ω/sq. 이하의 면저항값 및 10 이상의 성능 지수 (figure of merit)를 갖게 된다.

[0055] 본 발명에 따른 투명 박막 트랜지스터에서 상기 기판은 폴리에테르술폰, 폴리에틸렌테레프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌나프탈레이트 및 글라스 재질로 이루어진 군으로부터 선택된 유연성 기판일 수 있다. 또한, 상기 IGZO/금속/IGZO의 3층 구조 중 중간에 개재되는 금속으로는 Ag, Au, Pt, Cu 및 Al로 이루어진 군으로부터 선택된 하나 이상의 금속 또는 그 합금이 사용될 수 있다.

[0056] 한편, 종래 통상적인 박막 트랜지스터에는 화소 전극으로도 ITO 전극이 사용되고 있는 바, 본 발명에서는 상기 IGZO/금속/IGZO 다층 구조가 화소 전극으로 적용가능한지 알아보기 위해서 RGB 영역에서 상기 구조의 투과도를 조사하였으며, 그 결과 우수한 투과능을 보유함을 확인하였다. 따라서, 본 발명에 따른 투명 박막 트랜지스터는 화소 전극으로서 상기 투명 전극층을 더 포함할 수도 있다.

[0057] 특히, 본 발명에서는 이와 같이 상기 투명 전극층이 화소 전극층으로도 사용될 수 있는 바, 종래 통상적인 공정에서와 같이 소스-드레인 전극층의 형성과 화소 전극층의 형성이 개별적인 과정에 의해서 수행될 필요 없이, 일 단계 투명 전극층의 형성에 의해서 소스-드레인 전극층 및 화소 전극층이 형성될 수 있다는 장점을 보유하고, 따라서 제조 공정의 단순화에 획기적 기여를 할 수 있다.

[0058] 따라서, 본 발명은 또한,

[0059] 기판 상에 게이트 전극층, 절연층, 투명 전극층 및 화소 전극층을 형성하는 단계를 포함하는 투명 박막 트랜지스터의 제조방법으로서,

[0060] 상기 투명 전극층 및 화소 전극층을 형성하는 단계는,

[0061] a) 상기 절연층 상에 IGZO층을 10 nm 내지 40 nm의 두께로 형성하는 단계;

[0062] b) 상기 IGZO층 상에 금속층을 11 nm 내지 25 nm의 두께로 형성하는 단계; 및

[0063] c) 상기 금속층 상에 다시 IGZO층을 10 nm 내지 40 nm의 두께로 형성하는 단계를 포함하는 투명 박막 트랜지스터의 제조방법을 제공한다.

[0064] 본 발명에 따른 방법에 있어서, 기판, 게이트 전극층 및 절연층에 대한 내용, IGZO/금속/IGZO 3층 구조 중 금속의 종류, 및 상기 금속층 및 IGZO층의 두께, 또한 두 층 사이의 두께 비율은 전술한 바와 같다.

[0065] 하기 실시예에서도 설명된 바와 같이, 상기 IGZO/금속/IGZO 구조가 화소 전극으로도 사용되는 경우, IGZO층의 두께에 따라서 R(Red), G(Green), B(Blue) 각 파장대역에서의 투과도가 달라지게 되며, 따라서 화소 전극으로서 상기 구조가 사용되기에 적합한 IGZO층의 두께는 10 nm 내지 40 nm이다.

[0066] 본 발명에 따른 방법에 있어서, 금속층과 IGZO층의 증착은, 이에 제한되는 것은 아니지만, 스퍼터링법, 전자빔 증착법 및 연속 증발 증착법 등과 같은 통상적인 플렉시블 투명 전극 제조방법을 사용하여 수행될 수 있는 바, 기존 ITO 공정과의 호환이 가능하며, 이는 실제 산업적 응용 측면에서 매우 중요한 장점 중의 하나이다. 또한, 상기 a) 내지 c) 단계는 회분식 공정 (batch type process)에 의해서 수행될 수 있다.

[0067] 본 발명에 따른 플렉시블 투명 전극은 고온 열처리 없이도 대면적의 평탄하고 안정된 표면으로 제작이 가능하나, 향후 유기 물질을 사용한 차세대 박막 트랜지스터 소자에도 적용이 가능하며, 저온공정을 통한 생산성 향상 및 제조 단가를 낮추는데 기여할 수 있게 된다.

[0068] 이하, 실시예를 통해서 본 발명을 더욱 상세하게 설명하기로 하되, 하기 실시예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명의 범위를 제한하는 것은 아니다.

[0069] 실시예 1. 본 발명에 따른 투명 전극의 제조

[0070] 상온에서 rf 스퍼터링 방법을 사용하여 채널층으로 사용될 비정질 구조의 IGZO ($\text{In}_2\text{O}_3:\text{Ga}_2\text{O}_3:\text{ZnO}$; 1:1:1 at%, 99.99% 순도) 박막을 39 nm의 두께로 증착하였다. IGZO 타겟은 고온소결에 의해서 제조된 것을 사용하였다. 타겟에 인가되는 rf 출력은 90 W이었으며, 작업 진공도는 10 mTorr, 타겟과 기판과의 거리는 약 10 cm로 유지하였고, 스퍼터링 가스로는 30 sccm의 Ar 기체를 사용하였다.

[0071] 이어서, 상기 IGZO 박막 상에 Ag 타겟을 이용하여, rf 출력 30 W, 증착 압력 10 mTorr, Ar 기체 유량 13 sccm의 조건 하에서 Ag층을 19 nm의 두께로 증착하였으며, 전술한 조건과 동일한 조건으로 상기 Ag층 상에 39 nm 두께의 IGZO 박막을 증착하여 다층 구조를 제조하였다. 한편, 동일한 방법에 의해서 IGZO층의 두께를 각각 13, 26, 52 및 65 nm로 달리 적층한 투명 전극을 제조하였다.

[0072] 평가예 1. 굽힘 테스트

[0073] 실시예 1에 따라서 제조된 투명 전극과 ITO 전극 (두께 100 nm)을 1000 사이클 동안 굽힘 테스트를 실시하였으며, 사이클 증가에 따른 저항 변화율 ($\Delta R/R_0$: ΔR - 저항 변화값, R_0 - 초기 저항값)을 측정하였다. 도 3a 및 3b 에는 굽힘 테스트 사진 및 그 결과를 그래프로 도시하였다. 굽힘 테스트는 샘플의 한쪽 면을 고정 장치에 고정시키고, 다른 쪽 면의 거리를 좁힘으로써 수행하였으며, 이러한 과정을 1000회 반복하는 방식에 의해서 수행하였다. 도 3a 및 3b를 참조하면, ITO 투명 전극의 경우 사이클 수가 1000회에 근접함에 따라서 저항 변화율이 1 정도 수준까지 상승하였지만, 실시예 1에 따른 다층 투명 전극의 경우 사이클 수가 증가하여도 저항 변화율이 거의 일정하게 유지되었다.

[0074] 평가예 2. 저항 측정

[0075] 실시예 1에서 제조된 5가지 샘플들 및 종래 통상적인 ITO 전극을 사용한 투명 박막 트랜지스터에 대해서 홀 측정 장비 및 4 포인트 면저항 측정장비를 사용하여, 각각 비저항 및 면저항을 측정하였으며, 그 결과를 하기 표 1에 나타내었다.

표 1

샘플	캐리어 농도 (cm^{-3})	이동도 ($\text{cm}^2/\text{V}\cdot\text{s}$)	비저항 ($\text{Ohm}\cdot\text{cm}$)	면저항 ($\text{Ohm}/\text{sq.}$)
ITO 전극	1.79E+20	27.18	1.27E-03	134.9
실시예 1 (13 nm)	1.72E+22	19.07	1.89E-05	4.17
실시예 1 (26 nm)	1.04E+22	19.23	3.12E-05	4.39
실시예 1 (39 nm)	7.96E+21	19.22	4.08E-05	4.24
실시예 1 (52 nm)	6.00E+21	19.62	5.29E-05	4.32
실시예 1 (65 nm)	4.98E+21	19.47	6.42E-05	4.32

[0077] 표 1을 참조하면, 실시예 1에 따른 샘플의 비저항값 및 면저항값은 ITO 투명전극에 비해서 월등하게 낮은 값을 나타낸다는 사실을 알 수 있다.

[0078] 평가예 3. 구조 분석

[0079] 실시예 1에 따른 샘플들의 IGZO 박막의 두께에 따른 구조적 특성을 파악하기 위하여 XRD (X-선 회절법)를 이용하여 측정하였으며, 그 결과를 도 4에 도시하였다. Ag 금속층의 피크는 모든 샘플에서 관찰되었으나, IGZO의 두께가 점점 증가함에도 불구하고 그에 따른 피크의 변화가 없는 것을 확인하여 IGZO의 구조가 비정질 구조임을 확인하였다.

[0080] 평가예 4. 투과도 측정

[0081] 실시예 1에 따른 샘플들 및 상용 ITO 전극 (두께 100 nm)을 사용한 투명 전극에 대해서, 폴리머 및 글라스 기판을 베이스로 삼아서 300 nm ~ 800 nm 범위의 파장에서 각각 투과도를 측정하였으며, 그 결과를 각각 도 5a (39 nm IGZO층 두께를 갖는 실시예 1에 따른 전극 및 상용 ITO 전극을 PET 폴리머 기판 베이스로 측정) 및 도 5b (실시예 1에 따른 5가지 전극을 글라스 기판 베이스로 측정)에 도시하였다.

[0082] 도 5a 및 5b를 참조하면, 실시예 1에 따른 샘플은 가시광선 영역에서는 ITO 투명 전극에 버금가는 투과도를 나타냄을 알 수 있다. 또한, 도 5b를 참조하면, 샘플들의 투과도 역시 가시광선 파장대역에서 80% 이상의 광투과

도를 나타냄을 알 수 있다.

[0083] 한편, 도 5c를 참조하면, 실시예 1에서 제시한 금속층과 산화물 층의 두께비가 소정 범위를 넘어서게 되면 가시광선 영역에서의 투과도가 나빠지는 것을 확인할 수 있다.

[0084] 평가예 5. 성능 지수 (figure of merit) 산출

[0085] 평가예 2 및 4에서 알 수 있는 바와 같이, 투명 박막 트랜지스터의 경우, 박막의 두께에 따라서 전기 전도도와 광투과도가 서로 상충 관계에 있음을 알 수 있고, 따라서 각 투명 전극의 특성을 비교하기 위해서 Haacke에 의해서 정의된 (Journal of Applied Physics, Volume 47, Issue 9, pp. 4086-4089 (1976) 참조) 성능 지수를 도입하였는 바, 해당 성능 지수 (Φ_{TC})는 하기 식 1과 같이 정의된다:

[0086] <식 1>

[0087]
$$\Phi_{TC} = T^{10} / R_{sh}$$

[0088] 상기 식에서 T는 샘플의 투과도이며, R_{sh} 는 면저항값이다.

[0089] 따라서, 실시예 1에 따른 3가지 투명 전극 및 ITO 전극 (두께 100 nm)의 성능 지수를 글라스 및 PET 기판 상에서 각각 산출한 결과를 도 6a 및 6b에 도시하였다.

[0090] 도 6a 및 6b를 참조하면, 실시예 1에 따른 샘플은 ITO를 채용한 투명 전극 보다는 그 성능 지수 면에서 30 이상 우수한 값을 나타낸다는 것을 알 수 있으며, 더 나아가, 실시예 1에 따른 3가지 샘플들 중에서도, 39 nm IGZO층 두께를 갖는 전극이 가장 우수한 성능 지수를 나타낸다는 사실을 알 수 있다.


[0091] 이 외에도 IGZO 박막 두께가 13, 65 nm인 샘플들도 성능 지수를 측정한 바, 그 값이 각각 1과 4 가 나왔다. 이에 따라 실시예 1에서 제시된 Ag 금속층과 IGZO 산화물층의 적정 두께비를 벗어날 경우 성능 지수가 급격히 나빠짐을 알 수 있다.

[0092] 평가예 6. RGB 영역에서의 투과도 측정


[0093] 본 발명에 따른 투명 박막 트랜지스터에 포함되는 투명 전극층이 화소 전극층으로도 사용될 수 있는지 여부를 알아보기 위해서 투과도를 측정하였다. 도 7a에는 각 색에 따른 파장대별 투과도를 도시하였으며, 도 7b에는 실시예 1에 따른 투명 전극의 IGZO 산화물층 두께가 각각 13 nm, 26 nm 및 39 nm인 투명 박막에 있어서, 파장에 따른 투과율을 도시하였다. 가시광선 영역에서 나쁜 투과도를 나타내었던 IGZO 박막 두께가 13 nm인 샘플이 자외선 영역에서는 더 좋은 결과를 나타내었으며, 도 7a 및 7b를 참조하면, 본 발명에 따른 투명 전극층은, 투명 박막 트랜지스터의 화소 전극으로 사용되기에 충분한 정도로 RGB 영역에서 우수한 투과도를 나타낸다는 사실을 알 수 있다.

도면


도면1




도면2a




도면2b




도면3a




도면3b




도면4




도면5a




도면5b




도면5c




도면6a



도면6b



도면7a



도면7b

