

(19)日本国特許庁(JP)

(12)公表特許公報(A)

(11)公表番号
特表2024-501880
(P2024-501880A)

(43)公表日 令和6年1月16日(2024.1.16)

(51)国際特許分類

F I

テーマコード (参考)

H 0 1 L 21/60 (2006.01) H 0 1 L 21/60 3 2 1 E 5 F 0 6 1

H 0 1 L 21/56 (2006.01) H 0 1 L 21/56 R

審査請求 未請求 予備審査請求 未請求 (全159頁)			
(21)出願番号	特願2023-540533(P2023-540533)	(71)出願人	507107291
(86)(22)出願日	令和3年12月30日(2021.12.30)		テキサス インストルメンツ インコーポ レイテッド
(85)翻訳文提出日	令和5年8月30日(2023.8.30)		アメリカ合衆国 テキサス州 7 5 2 6 5 - 5 4 7 4 ダラス メール ステーション 3 9 9 9 ピーオーボックス 6 5 5 4 7 4
(86)国際出願番号	PCT/US2021/065620	(74)代理人	230129078
(87)国際公開番号	WO2022/147204		弁護士 佐藤 仁
(87)国際公開日	令和4年7月7日(2022.7.7)	(72)発明者	スリーニヴァサン ケイ コドゥリ
(31)優先権主張番号	63/132,989		アメリカ合衆国 7 5 2 4 8 テキサス州 ダラス, ティーアイ ブールバード 1 2 5 0 0
(32)優先日	令和2年12月31日(2020.12.31)	F ターム (参考)	5F061 AA01 BA01 CB05 CB07 CB13
(33)優先権主張国・地域又は機関	米国(US)		
(31)優先権主張番号	17/557,372		
(32)優先日	令和3年12月21日(2021.12.21)		
(33)優先権主張国・地域又は機関	米国(US)		
(81)指定国・地域	AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA 最終頁に続く		

(54)【発明の名称】 印刷パッケージ及びその製造方法

(57)【要約】

半導体ダイ又はデバイスのボンドパッドを、ボンドワイヤの代わりに印刷された導電性相互接続を備えるリードフレーム内の対応するリードと相互接続するための方法(500)、及び上記方法から得られる装置。より具体的には、幾つかの例が、半導体ダイ上のボンドパッドから、半導体ダイが取り付けられるリードフレームのリードまでの絶縁基礎経路を印刷すること(510)を含む。基礎導電性トレースは、ダイ上の各ボンドパッドからリードフレームの対応するリードまでの絶縁基礎経路の頂部上に印刷される(512)。任意選択的に、導電性トレースの頂部上に、導電性相互接続及び基礎絶縁層の露出された部分上に被覆絶縁被覆層が適用される(514)。好ましくは、これは別個の層ではなく、完全に接着して単一構造に融合するために、基礎層と同じ材料とし得る。任意選択で、次いで、得られた装置上に保護層が適用される(516)。




FIG. 5

【特許請求の範囲】**【請求項 1】**

半導体装置をつくるための方法であって、

半導体ダイの第 1 のボンドパッドから第 1 の導電性リードまで延在する第 1 の絶縁構造を形成することと、

前記第 1 のボンドパッドから前記第 1 の導電性リードまでの第 1 の絶縁構造上に第 1 の導電性トレースを形成することと、

前記第 1 のボンドパッドから前記第 1 の導電性リードまで延在する前記第 1 の導電性トレース上に第 2 の絶縁構造を形成することと、

を含む、方法。

10

【請求項 2】

請求項 1 に記載の方法であって、前記第 1 の絶縁構造及び前記第 2 の絶縁構造が、前記第 1 の導電性トレースを封止する、方法。

【請求項 3】

請求項 1 に記載の方法であって、前記第 1 の絶縁構造が、第 2 のボンドパッドから第 2 の導電性リードまで更に延在する、方法。

【請求項 4】

請求項 1 に記載の方法であって、第 3 の絶縁構造を形成することを更に含み、前記第 3 の絶縁構造が、第 2 のボンドパッドから第 2 の導電性リードまで延在する、方法。

【請求項 5】

請求項 3 に記載の方法であって、前記第 2 のボンドパッドから前記第 2 の導電性リードまでの前記第 1 の絶縁構造上に第 2 の導電性トレースを形成することを更に含む、方法。

20

【請求項 6】

請求項 4 に記載の方法であって、前記第 2 のボンドパッドから前記第 2 の導電性リードまでの前記第 3 の絶縁構造上に第 2 の導電性トレースを形成することを更に含む、方法。

【請求項 7】

請求項 5 に記載の方法であって、前記第 2 の導電性トレース上に第 3 の絶縁構造を形成することを更に含む、方法。

【請求項 8】

請求項 6 に記載の方法であって、前記第 2 の導電性トレース上に第 4 の絶縁構造を形成することを更に含む、方法。

30

【請求項 9】

請求項 7 に記載の方法であって、前記第 1 及び第 3 の絶縁構造が、前記第 2 の導電性トレースを封止する、方法。

【請求項 10】

請求項 8 に記載の方法であって、前記第 3 及び第 4 の絶縁構造が、前記第 2 の導電性トレースを封止する、方法。

【請求項 11】

請求項 5 に記載の方法であって、前記第 2 の絶縁構造が更に、前記第 2 のボンドパッドから前記第 2 の導電性リードまでの前記第 2 の導電性トレースを覆う、方法。

40

【請求項 12】

請求項 11 に記載の方法であって、前記第 1 及び第 2 の絶縁構造が、前記第 1 の導電性トレース及び前記第 2 の導電性トレースを封止する、方法。

【請求項 13】

請求項 1 に記載の方法であって、ダイ取り付けパッドを提供することを更に含み、前記導電性リードが前記ダイ取り付けパッドから離間され、前記半導体ダイの第 1 の表面が前記ダイ取り付けパッドに取り付けられる、方法。

【請求項 14】

請求項 1 に記載の方法であって、前記第 1 の表面とは反対側の前記半導体ダイの第 2 の表面が、前記導電性リードに取り付けられる、方法。

50

【請求項 15】

請求項 1 に記載の方法であって、前記第 1 の絶縁構造の第 1 の端部が前記それぞれのボンダッドを囲むが完全には覆わない、方法。

【請求項 16】

請求項 1 に記載の方法であって、前記第 1 の導電性トレースが、モールドコンパウンド、エポキシ、ポリマー、又はセラミックなどの絶縁材料で金属リードセクション間のギャップを充填するように予備モールドされたリードフレームの一部である、方法。

【請求項 17】

請求項 16 に記載の方法であって、前記予備モールドの厚みが、前記リードの厚みとほぼ同じである、方法。

10

【請求項 18】

請求項 1 に記載の方法であって、前記第 1 の導電性リードが、予めテープされたリードフレームの一部である、方法。

【請求項 19】

請求項 1 に記載の方法であって、前記第 1 の絶縁層が 5 ～ 20 ミクロンの範囲の厚みを含む、方法。

【請求項 20】

請求項 1 に記載の方法であって、前記第 1 の導電性トレースの少なくとも一部を受け入れるためのチャンネルを前記第 1 の絶縁層内に形成することを更に含む、方法。

【請求項 21】

請求項 5 に記載の方法であって、前記第 1 及び第 2 の導電性トレースが、導電性インク、導電性ポリマー、金属充填エポキシ、焼結金属粉末、液体支援焼結粒子、はんだペースト、又ははんだ粉末を用いてつくられる、方法。

20

【請求項 22】

請求項 6 に記載の方法であって、前記第 1 及び第 2 の導電性トレースが、導電性インク、導電性ポリマー、金属充填エポキシ、焼結金属粉末、液体支援焼結粒子、はんだペースト、又ははんだ粉末を用いてつくられる、方法。

【請求項 23】

請求項 1 に記載の方法であって、前記第 1 の絶縁層、前記第 1 の導電性トレース、及び前記第 3 の絶縁層が、前記第 1 の導電性リードから前記半導体ダイ上の前記第 1 のボンダッドまでのトポロジーの輪郭に従う、方法。

30

【請求項 24】

請求項 1 に記載の方法であって、前記半導体ダイが前記ボンダッドを有する第 1 の表面から前記第 1 の表面の反対側の第 2 の表面まで延在する側面を有し、前記第 1 の絶縁層が、前記第 1 の表面及び前記側面に沿って前記第 1 のボンダッドから前記第 1 の導電性リードまで延在する、方法。

【請求項 25】

請求項 1 に記載の方法であって、前記第 1 の導電性トレースが 5 ～ 30 ミクロンの範囲の厚みを含む、方法。

【請求項 26】

請求項 5 に記載の方法であって、前記第 1 及び第 2 の導電性トレースが、同じ半導体装置内の様々な形状、サイズ、材料、電流搬送容量を含む、方法。

40

【請求項 27】

請求項 1 に記載の方法であって、前記第 1 の絶縁層と前記第 2 の絶縁層とが同じ材料を含む、方法。

【請求項 28】

請求項 1 に記載の方法であって、前記第 1 の絶縁層が、対向するエッジ上の第 1 の厚みと、前記対向するエッジ間の中央部分における第 2 の厚みとを有し、前記第 1 の厚みが前記第 2 の厚みよりも大きい、方法。

【請求項 29】

50

請求項 28 に記載の方法であって、前記第 1 の導電性トレースが前記対向するエッジの上方に延在しない、方法。

【請求項 30】

請求項 1 に記載の方法であって、前記第 1 の絶縁層が、前記第 1 の導電性トレースを含むトラフを含む、方法。

【請求項 31】

請求項 5 に記載の方法であって、前記第 1 の導電性トレースが第 1 の幅を有し、前記第 2 の導電性トレースが前記第 1 の幅とは異なる第 2 の幅を有する、方法。

【請求項 32】

請求項 5 に記載の方法であって、前記第 1 の導電性トレースが第 1 の材料を含み、前記第 2 の導電性トレースが前記第 1 の材料とは異なる第 2 の材料を含む、方法。

【請求項 33】

請求項 1 に記載の方法であって、前記半導体ダイの前記第 1 の表面と、前記第 1 の絶縁層と、前記第 2 の絶縁部分と、各導電性リードの少なくとも一部との上に、ラミネート、射出モールド、トランスファモールド、スプレー、キャスト、3D 印刷、ディスペンス、ポッティング、スクリーン印刷、スピンコート of 封止層を適用することを更に含む、方法。

【請求項 34】

請求項 1 に記載の方法であって、前記第 1 の絶縁層と前記第 1 の導電性トレースとの間の遷移領域が、前記遷移領域における混合比の勾配により構成される、方法。

【請求項 35】

請求項 1 に記載の方法であって、前記第 1 の導電性トレースと前記第 2 の絶縁層との間の遷移領域が、前記遷移領域における混合比の勾配により構成される、方法。

【請求項 36】

請求項 1 に記載の方法であって、前記第 1 の導電性トレースが、矩形、正方形、三角形、円形、半円形のうちの 1 つの断面形状を有する、方法。

【請求項 37】

請求項 1 に記載の方法であって、前記第 1 及び第 2 の絶縁構造が、ポリマー、エポキシ、又はシリコンを含む、方法。

【請求項 38】

請求項 1 に記載の方法であって、前記半導体ダイの非水平面に沿って絶縁層の所望の輪郭を得るために複数のパスにおいて材料が適用され、各パスが粘性材料を所望の X-Y 位置のみににおいて Z 次元上にディスペンスする、方法。

【請求項 39】

請求項 38 に記載の方法であって、前記材料の粘度、並びに、温度、光、又はガスへの曝露が、部分的に硬化された材料を適所に保つ、方法。

【請求項 40】

半導体装置をつくるための方法であって、
ダイ取り付けパッドを提供することと、
前記ダイ取り付けパッドから導電性リードを離間させることと、
半導体ダイを前記ダイ取り付けパッドに取り付けることと、
前記半導体ダイの能動頂部表面上の各それぞれのボンドパッドから前記導電性リードのうちの対応する 1 つまで第 1 の絶縁層を適用することと、
各それぞれのボンドパッドから前記導電性リードのうちの対応する 1 つまでの前記第 1 の絶縁層上に導電性トレースを適用することと、
各それぞれのボンドパッドから前記導電性リードの対応する 1 つまでの前記導電性材料の上に第 2 の絶縁層を適用することと、
を含み、
前記第 1 の絶縁層及び第 2 の絶縁層が共に前記導電性トレースを封止する、
方法。

【請求項 4 1】

半導体装置をつくるための方法であって、
導電性リードを互いから離間することと、
半導体ダイの底部表面を前記導電性リードに取り付けることと、
前記半導体ダイの能動表面上の各それぞれのボンドパッドから前記導電性リードのうちの対応する 1 つまで第 1 の絶縁層を適用することと、
各それぞれのボンドパッドから前記導電性リードのうちの対応する 1 つまでの前記第 1 の絶縁層上に導電性トレースを適用することと、
各それぞれのボンドパッドから前記導電性リードの対応する 1 つまでの前記導電性材料を被覆する第 2 の絶縁層を適用することと、
を含み、
前記第 1 の絶縁層及び第 2 の絶縁層が前記導電性トレースを共に封止する、
方法。

10

【請求項 4 2】

半導体装置であって、
或る構造を介して延在し、前記半導体装置の外側表面で露出される導電性リードと、
前記構造の上の半導体ダイであって、底部表面、ボンドパッドを備える頂部表面、及び側面を有する、前記半導体ダイと、
第 1 のボンドパッドから、前記頂部表面に沿って、前記側面に沿って、及び前記構造の上を前記導電性リードのうちの第 1 の導電性リードまで延在する、第 1 の個々のトレースと、
第 2 のボンドパッドから、前記頂部表面に沿って、前記側面に沿って、及び前記構造の上を前記導電性リードのうちの第 2 の導電性リードまで延在する、第 2 の個々のトレースと、
を含む、半導体装置。

20

【請求項 4 3】

半導体装置であって、
互いから離間された導電性リードと、
ボンドパッドを備える第 1 の表面と、対向する第 2 の表面とを有する、半導体ダイと、
第 1 の絶縁構造であって、前記ボンドパッドのうちの第 1 のボンドパッドから前記導電性リードのうちの第 1 の導電性リードまで延在する、前記第 1 の絶縁構造と、
前記第 1 のボンドパッドから第 1 の導電性リードまでの前記第 1 の絶縁構造上の第 1 の導電性トレースと、
前記第 1 のボンドパッドから前記第 1 の導電性リードまでの第 1 の導電性トレースを覆う第 2 の絶縁構造と、
を含む、半導体装置。

30

【発明の詳細な説明】

【技術分野】

【0001】

ワイヤボンディングは、非常に微細なボンディングワイヤを用いて、シリコンチップと半導体デバイスの外部リードとの間に電氣的接続を提供するプロセスである。典型的には、金（Au）、アルミニウム（Al）、又は銅（Cu）ワイヤが用いられる。ボールワイヤボンディングの間、まず、電子フレームオフ（EFO）によってワイヤの端部（これは、キャピラリとして知られるボンディングツールによって保持される）を溶融することによってボールが形成される。このフリーエアボールは、ワイヤ直径の 1.5 ～ 2.5 倍の範囲の直径を有する。EFO 及びテール長によって制御されるフリーエアボールサイズの一貫性は、良好な結合に重要である。次いで、フリーエアボールをボンドパッドと接触させる。次いで、適切な量の圧力、熱、及び超音波力が、特定の時間量の間、ボールに印加され、ボールとボンドパッドとの間の初期の冶金学的溶接部を形成し、並びにボールボンド自体をその最終形状に変形させる。次いで、ワイヤは、リードフレームの対応するフィ

40

50

ンガーに通され、ボンドパッドとリードフィンガーとの間に漸進的な円弧又は「ループ」を形成する。第2の結合（ウェッジボンド、ステッチボンド、又はフィッシュテールボンドとして既知の）を形成するために、ワイヤに圧力及び超音波力が加えられ、今回は、リードフィンガーを用いる。ワイヤボンディング機械又はワイヤボンダはワイヤをクランプし、キャピラリを持ち上げることによって、次のワイヤボンディングサイクルに備えてワイヤを破断する。

【0002】

ムーアの法則の利点の1つは、ダイのサイズ及びコストの継続的な低減である。しかしながら、ダイサイズは著しく低減したが、印刷回路基板（PCB）の幾何学的形状は同じ速度では縮小しなかった。これは、パッケージが小さなダイ上の接続を大きいPCB領域に再配線することを必要とする。ダイ及びPCBにおけるこの異なる進展速度は、パッケージサイズがどれだけ縮小し得るかを制約してきた。パッケージ上のピンのサイズ、位置、及びピッチは、PCB及びSMT（基板アセンブリ）プロセスの制約によって部分的に定義される。ワイヤボンディングは、ダイと、それがPCBに取り付けられることから形成され得るパッケージ化された半導体内に取り付けられるリードフレームとの間のこれらの相互接続を達成する最も伝統的な方法であった。過去数十年にわたるワイヤボンディングの革新は著しかった。

【発明の概要】

【0003】

本概要は、記載される概念から一部選択したものを、提供される図面を含み詳細な説明において以下に更に記載される簡略化された形態で紹介するために提供される。本概要は、特許請求される主題の範囲を限定しない。

【0004】

実施例は、半導体ダイ又はデバイスのボンドパッドを、従来技術のボンドワイヤの代わりに、印刷された導電性の相互接続を有するリードフレーム内の対応するリードと相互接続するための方法、及び上記方法から得られる装置を提供する。より具体的には、幾つかの例が、半導体ダイ上のボンドパッドから半導体ダイが取り付けられたリードフレームのリードまで、絶縁基礎経路（PI、エポキシ、シリコンなど）を印刷することを含む。ダイ上の各ボンドパッドからリードフレームの対応するリードまでの絶縁基礎経路の頂部上に、基礎導電性トレースが印刷される（導電性インク、導電性ポリマー、焼結Cu焼結Ag、Agエポキシなど）。任意選択的に、導電性トレースの頂部上に、導電性相互接続の露出部分及び基礎絶縁層上に被覆絶縁被覆層が付けられる。好ましくは、これは、別個の層ではなく、完全に接着して単一構造に融合するために、基礎層と同じ材料とし得る。任意選択で、ラミネーション、スプレー被覆、射出モールド、キャストリング、A-Bマルチパートキャストリング（エポキシ+ハードナー）、グレージング、ローラー塗装、ブラシ塗装、浸漬、スクリーン印刷などの方法を用いて、得られた装置上に保護層をつける。

【0005】

【図面の簡単な説明】

【0006】

【図1】28ピンの単一行のQFNデバイスの底部表面の斜視図である。

【0007】

【図2】デバイス封止材の一部が取り除かれた、図1のQFNデバイスの頂部表面の斜視図である。

【0008】

【図3】リードフレームストリップの部分斜視図であり、4つのQFNリードフレームが示されている。

【0009】

【図4】図2の基準線A-Aに沿ったQFNデバイス10の側部断面図である。

【0010】

【図 5】パッケージ化電子デバイスを製造するための方法のフローチャートである。

【0011】

【図 6】工程 502 と 504 との間の図 5 の方法を改変する、パッケージ化電子デバイス 600 を製造するための 1 つの例示の方法のフローチャートである。

【0012】

【図 7】工程 510 と工程 512 との間の図 5 の方法を改変する、パッケージ化電子デバイス 700 を製造するための別の例示の方法のフローチャートである。

【0013】

【図 8】工程 508 と工程 512 との間の図 5 の方法を改変する、パッケージ化電子デバイス 800 を製造するための更に別の例示の方法のフローチャートである。

10

【0014】

【図 9】工程 512 と工程 514 との間の図 5 の方法を改変する、パッケージ化電子デバイス 900 を製造するための更に別の例示の方法のフローチャートである。

【0015】

【図 10】工程 510 と工程 514 との間の図 5 の方法を改変する、パッケージ化電子デバイス 1000 を製造するための別の例示の方法のフローチャートである。

【0016】

【図 11】工程 510 と工程 514 との間の図 5 の方法を改変する、パッケージ化電子デバイス 1100 を製造するための更に別の例示の方法のフローチャートである。

【0017】

【図 12】工程 510 と工程 514 との間の図 5 の方法を改変する、パッケージ化電子デバイス 1200 を製造するための更に別の例示の方法のフローチャートである。

20

【0018】

【図 13】工程 512 と工程 516 との間の図 5 の方法を改変するパッケージ化電子デバイス 1300 を製造するための更に別の例示の方法のフローチャートである。

【0019】

【図 14】工程 512 と工程 516 との間の図 5 の方法を改変する、パッケージ化電子デバイス 1400 を製造するための別の例示の方法のフローチャートである。

【0020】

【図 15】工程 512 と工程 516 との間の図 5 を改変する、パッケージ化電子デバイス 1500 を製造するための更に別の例示の方法のフローチャートである。

30

【0021】

【図 16】工程 514 と工程 518 との間の図 5 の方法を改変する、パッケージ化電子デバイス 1600 を製造するための更に別の例示の方法のフローチャートである。

【0022】

【図 17 A】幾つかの個々の 6 リード又はピンリードフレームユニット 37 を含む QFN リードフレームストリップ 36 の上面図である。

【0023】

【図 17 B】図 17 A の基準線 B-B に沿った QFN リードフレームストリップ 36 の断面図である。

40

【0024】

【図 18 A】個々のリードフレームユニット 38 の上面図である。

【0025】

【図 18 B】図 18 A の基準線 C-C に沿った個々のリードフレームユニット 38 の側面図である。

【0026】

【図 19 A】ダイの底部表面をリード 12 の一部に直接取り付けのための代替のチップオンリード (Chip-on-Lead: COL) リードフレームユニット 40 の上面図である。

【0027】

【図 19 B】図 19 A の基準線 D-D に沿った個々のリードフレームユニット 38 の側面

50

図である。

【0028】

【図20A】予備モールドされたQFNリードフレームストリップ44の上面図である。

【0029】

【図20B】図20Aの基準線E-Eに沿った予備モールドされたQFNリードフレームストリップ44の断面図である。

【0030】

【図21A】QFNリードフレームストリップ46上の予備モールドリードフレームユニット46の上面図である。

【0031】

【図21B】基準線F-Fに沿った図21Aに示す予備モールドリードフレームユニット46の断面図である。

【0032】

【図22A】予備モールド48を有するCOLリードフレームユニットの上面図である。

【0033】

【図22B】基準線G-Gに沿った図22Aに示す予備モールドリードフレームユニット46の断面図である。

【0034】

【図23A】ダイ取り付けパッド14上にダイ取り付けの層を有する図21のリードフレーム46の上面図である。

【0035】

【図23B】基準線H-Hに沿った図23Aのリードフレーム46の側面図である。

【0036】

【図23C】リード12上にダイ取り付けの層を有する図22のリードフレーム48の上面図である。

【図23D】基準線H1-H1に沿った図23Cのリードフレーム48の側面図である。

【0037】

【図24A】予備モールドリードフレームユニット46のダイ取り付けパッド14の頂部表面に、ダイ取り付け材料22を介して取り付けられた、集積回路(IC)ダイ18の上面図である。

【0038】

【図24B】図24Aの基準線I-Iに沿った、予備モールドリードフレームユニット46のダイ取り付けパッド14の頂部表面に、ダイ取り付け材料22を介して取り付けられた、集積回路(IC)ダイ18の断面図である。

【0039】

【図24C】チップオンリード(COL)予備モールドリードフレームユニット48のリード12の頂部表面に、ダイ取り付け材料22を介して取り付けられた、集積回路(IC)ダイ18の任意の例の上面図である。

【0040】

【図24D】図24Cの基準線I1-I1に沿った、予備モールドリードフレームユニット48のリード12にダイ取り付け材料22を介して取り付けられた、集積回路(IC)ダイ18の断面図である。

【0041】

【図25A】ダイ支持パッドが存在せず、集積回路(IC)ダイ18がリードフレームユニットのリード12に直接取り付けられている、代替のCOL実施例の上面図である(予備モールドされていないリードフレームがリード12間にモールド材料がない図24Aの例に示されている)。

【0042】

【図25B】ダイ支持パッドがなく、集積回路(IC)ダイ18がリードフレームユニットのリード12に直接取り付けられている、図25Aの基準線J-Jに沿った代替のCO

10

20

30

40

50

L 実装の側面図である。

【0043】

【図26A】510における実装を用いる、図5の例示の方法500に従った製造を経た電子アセンブリの上面図であり、ブランケット絶縁層52が、予備モールドリードフレーム46内のリードフィンガー12の頂部表面の一部にまたがる基礎層として、予備モールド42を横切って、ダイ18の一方の側の上に、ダイ18の頂部を横切って、ダイ18の反対側の下に、予備モールドリードフレーム46の反対側の予備モールド42を横切って、予備モールドリードフレーム46の反対側のリードフィンガー12の頂部表面の一部まで（例えば、図5の510において）、印刷、堆積、形成、又はその他の方式で付けられる。

10

【0044】

【図26B】様々な基準線に沿った図26Aの電子アセンブリの断面図である。

【図26C】様々な基準線に沿った図26Aの電子アセンブリの断面図である。

【図26D】様々な基準線に沿った図26Aの電子アセンブリの断面図である。

【図26E】様々な基準線に沿った図26Aの電子アセンブリの断面図である。

【図26F】様々な基準線に沿った図26Aの電子アセンブリの断面図である。

【図26G】様々な基準線に沿った図26Aの電子アセンブリの断面図である。

【図26H】様々な基準線に沿った図26Aの電子アセンブリの断面図である。

【図26I】様々な基準線に沿った図26Aの電子アセンブリの断面図である。

【図26J】様々な基準線に沿った図26Aの電子アセンブリの断面図である。

20

【0045】

【図27A】510における実装を用いる、図5の例示の方法500に従った製造を経た電子アセンブリの上面図であり、図26A～図26Jに示されるような単一ブランケット絶縁層を用いる代わりに、2つの離間されたハーフブランケット絶縁層64が基礎層として適用され、各々、予備モールド42を横切って、ダイ18上の一方の側の上に、（例えば、図5の510において）ダイ18のボンドパッド50をちょうど超えてダイ18の頂部の一部を横切って、予備モールドリードフレーム46内のリードフィンガー12の一部の頂部表面に及ぶ。

【0046】

【図27B】様々な基準線に沿った図27Aの電子アセンブリの断面図である。

30

【図27C】様々な基準線に沿った図27Aの電子アセンブリの断面図である。

【図27D】様々な基準線に沿った図27Aの電子アセンブリの断面図である。

【図27E】様々な基準線に沿った図27Aの電子アセンブリの断面図である。

【図27F】様々な基準線に沿った図27Aの電子アセンブリの断面図である。

【図27G】様々な基準線に沿った図27Aの電子アセンブリの断面図である。

【図27H】様々な基準線に沿った図27Aの電子アセンブリの断面図である。

【図27I】様々な基準線に沿った図27Aの電子アセンブリの断面図である。

【図27J】様々な基準線に沿った図27Aの電子アセンブリの断面図である。

【0047】

【図28A】510での実装を用いる、図5の例示の方法500に従った製造を経た電子アセンブリの上面図であり、図26A～Jのブランケット絶縁層52又は、図27A～Jのハーフブランケット絶縁層64の代わりに、個々の絶縁層66が用いられる。

40

【0048】

【図28B】様々な基準線に沿った図28Aの電子アセンブリの断面図である。

【図28C】様々な基準線に沿った図28Aの電子アセンブリの断面図である。

【図28D】様々な基準線に沿った図28Aの電子アセンブリの断面図である。

【図28E】様々な基準線に沿った図28Aの電子アセンブリの断面図である。

【図28F】様々な基準線に沿った図28Aの電子アセンブリの断面図である。

【図28G】様々な基準線に沿った図28Aの電子アセンブリの断面図である。

【図28H】様々な基準線に沿った図28Aの電子アセンブリの断面図である。

50

【図 28 I】様々な基準線に沿った図 28 A の電子アセンブリの断面図である。

【図 28 J】様々な基準線に沿った図 28 A の電子アセンブリの断面図である。

【0049】

【図 29 A】絶縁材料を適用する前に予備モールドリードフレーム 46 に取り付けられたダイ 18 を示す。

【0050】

【図 29 B】プリントヘッド 68 による絶縁材料の印刷の複数の連続的なパス (pass) の結果を示す。

【図 29 C】プリントヘッド 68 による絶縁材料の印刷の複数の連続的なパスの結果を示す。

10

【図 29 D】プリントヘッド 68 による絶縁材料の印刷の複数の連続的なパスの結果を示す。

【図 29 E】プリントヘッド 68 による絶縁材料の印刷の複数の連続的なパスの結果を示す。

【図 29 F】プリントヘッド 68 による絶縁材料の印刷の複数の連続的なパスの結果を示す。

【図 29 G】プリントヘッド 68 による絶縁材料の印刷の複数の連続的なパスの結果を示す。

【図 29 H】プリントヘッド 68 による絶縁材料の印刷の複数の連続的なパスの結果を示す。

20

【図 29 I】プリントヘッド 68 による絶縁材料の印刷の複数の連続的なパスの結果を示す。

【図 29 J】プリントヘッド 68 による絶縁材料の印刷の複数の連続的なパスの結果を示す。

【0051】

【図 30】種々の例に従った、リードフレームに取り付けられたダイの部分的側部断面図である。

【図 31】種々の例に従った、リードフレームに取り付けられたダイの部分的側部断面図である。

【図 32】種々の例に従った、リードフレームに取り付けられたダイの部分的側部断面図である。

30

【図 33】種々の例に従った、リードフレームに取り付けられたダイの部分的側部断面図である。

【0052】

【図 34】絶縁材料、特にポリマーの収縮が、最も近いコンタクト表面からの距離に比例することを示す図である。

【0053】

【図 35】リードフレームに取り付けられたダイの部分的側部断面図であり、ダイ及びリードフレーム上に堆積されたかなりの量の絶縁材料から絶縁層への凸形状が生じている。

【0054】

40

【図 36】図 35 と同様に、リードフレームに取り付けられたダイの部分的側部断面図であり、凸状の外側表面を有する絶縁層の CTE 収縮の結果を示す。

【0055】

【図 37 A】510 における実装を用いる、図 5 の例示の方法 500 に従った製造を経た電子アッセンブリの上面図であり、ブランケット絶縁層 52 が、予備モールドリードフレーム 48 内のリードフィンガー 12 の頂部表面の一部にまたがる基礎層として、予備モールドリードフレーム 48 を横切って、予備モールド 42 を横切って、ダイ 18 の一つの側の上に、ダイ 18 の頂部を横切って、ダイ 18 の反対側の下に、予備モールドリードフレーム 48 の反対側の予備モールド 42 を横切って、及び予備モールドリードフレーム 48 の反対側のリードフィンガー 12 の頂部表面の一部に（例えば、図 5 の 510 において）

50

、印刷、堆積、形成、又はその他の方式で適用される。

【0056】

【図37B】基準線K1-K1に沿った図37Aの電子アセンブリの断面図である。

【0057】

【図38A】510での実装を用いる、図5の例示の方法500に従った製造を経た電子アセンブリの上面図であり、図37A及び図37Bに示されるような単一ブランケット絶縁層を用いる代わりに、2つの離間されたハーフブランケット絶縁層64が基礎層として適用され、各々、予備モールドリードフレーム48内のリードフィンガー12の一部の頂部表面にわたり、予備モールド42を横切って、ダイ18の一方の側の上で、ダイ18上のボンドパッド50をちょうど超える（例えば、図5において510において）ダイ18の頂部の一部を横切る。

10

【0058】

【図38B】基準線N1-N1に沿った図38Aの電子アセンブリの断面図である。

【0059】

【図39A】510での実装を用いる、図5の例示の方法500に従った製造を経た電子アセンブリの上面図であり、図37Bのブランケット絶縁層52又は、図38A及び図38Bのハーフブランケット絶縁層64の代わりに、個々の絶縁層66が用いられている。

【0060】

【図39B】基準線R1-R1に沿った図39Aの電子アセンブリの断面図である。

20

【0061】

【図40A】512での実装を用いる、図5の例示の方法500に従った製造を経た電子アセンブリの上面図であり、複数の導電性トレース又は相互接続74がブランケット絶縁層52（例えば、図26A～図26J）上に、印刷又は形成され、各導電性トレース又は相互接続は、ダイ18のそれぞれのボンドパッド50と、予備モールドリードフレーム46のそれぞれのリード12の対応する頂部表面との間にある。

【0062】

【図40B】様々な基準線に沿った図40Aの電子アセンブリの断面図である。

【図40C】様々な基準線に沿った図40Aの電子アセンブリの断面図である。

【図40D】様々な基準線に沿った図40Aの電子アセンブリの断面図である。

30

【図40E】様々な基準線に沿った図40Aの電子アセンブリの断面図である。

【図40F】様々な基準線に沿った図40Aの電子アセンブリの断面図である。

【図40G】様々な基準線に沿った図40Aの電子アセンブリの断面図である。

【図40H】様々な基準線に沿った図40Aの電子アセンブリの断面図である。

【図40I】様々な基準線に沿った図40Aの電子アセンブリの断面図である。

【図40J】様々な基準線に沿った図40Aの電子アセンブリの断面図である。

【0063】

【図41A】512での実装を用いる、図5の例示の方法500に従った製造を経た電子アセンブリの上面図であり、複数の導電性トレース又は相互接続74が基礎層として適用された2つの離間されたハーフブランケット絶縁層64（例えば、図27A～図27J）上に、印刷されるか又は形成され、各々が、予備モールドリードフレーム46内のリードフィンガー12の一部の頂部にわたり、予備モールドリードフレーム42を横切って、ダイ18の1つの側の上に、ダイ18上のボンドパッド50をちょうど超えたダイ18の頂部の一部を横切っている。

40

【0064】

【図41B】様々な基準線に沿った図41Aの電子アセンブリの断面図である。

【図41C】様々な基準線に沿った図41Aの電子アセンブリの断面図である。

【図41D】様々な基準線に沿った図41Aの電子アセンブリの断面図である。

【図41E】様々な基準線に沿った図41Aの電子アセンブリの断面図である。

【図41F】様々な基準線に沿った図41Aの電子アセンブリの断面図である。

50

【図 4 1 G】様々な基準線に沿った図 4 1 A の電子アセンブリの断面図である。

【図 4 1 H】様々な基準線に沿った図 4 1 A の電子アセンブリの断面図である。

【図 4 1 I】様々な基準線に沿った図 4 1 A の電子アセンブリの断面図である。

【図 4 1 J】様々な基準線に沿った図 4 1 A の電子アセンブリの断面図である。

【0065】

【図 4 2 A】512 での実装を用いる、図 5 の例示の方法 500 に従った製造を経た電子アセンブリの上面図であり、導電層 74 が基礎層として適用される個々の絶縁層 66（例えば、図 28 A～図 28 J）上に、印刷又は形成され、各々が、予備モールドリードフレーム 46 内のリードフィンガー 12 の一部の頂部表面にわたり、予備モールド 42 を横切って、ダイ 18 の一方の側の上に、ダイ 18 上のボンドパッド 50 をちょうど越えたダイ 18 の頂部の一部を横切っている。

10

【0066】

【図 4 2 B】様々な基準線に沿った図 4 2 A の電子アセンブリの断面図である。

【図 4 2 C】様々な基準線に沿った図 4 2 A の電子アセンブリの断面図である。

【図 4 2 D】様々な基準線に沿った図 4 2 A の電子アセンブリの断面図である。

【図 4 2 E】様々な基準線に沿った図 4 2 A の電子アセンブリの断面図である。

【図 4 2 F】様々な基準線に沿った図 4 2 A の電子アセンブリの断面図である。

【図 4 2 G】様々な基準線に沿った図 4 2 A の電子アセンブリの断面図である。

【図 4 2 H】様々な基準線に沿った図 4 2 A の電子アセンブリの断面図である。

【図 4 2 I】様々な基準線に沿った図 4 2 A の電子アセンブリの断面図である。

【図 4 2 J】様々な基準線に沿った図 4 2 A の電子アセンブリの断面図である。

20

【0067】

【図 4 3 A】第 2 の絶縁層のための絶縁材料を適用する前に予備モールドリードフレーム 46 に取り付けられたダイ 18 を示す。

【0068】

【図 4 3 B】基礎絶縁層上へのプリントヘッド 68 による導電性材料の印刷の複数の連続的なパスの結果を示す。

【図 4 3 C】基礎絶縁層上へのプリントヘッド 68 による導電性材料の印刷の複数の連続的なパスの結果を示す。

【図 4 3 D】基礎絶縁層上へのプリントヘッド 68 による導電性材料の印刷の複数の連続的なパスの結果を示す。

30

【図 4 3 E】基礎絶縁層上へのプリントヘッド 68 による導電性材料の印刷の複数の連続的なパスの結果を示す。

【図 4 3 F】基礎絶縁層上へのプリントヘッド 68 による導電性材料の印刷の複数の連続的なパスの結果を示す。

【図 4 3 G】基礎絶縁層上へのプリントヘッド 68 による導電性材料の印刷の複数の連続的なパスの結果を示す。

【図 4 3 H】基礎絶縁層上へのプリントヘッド 68 による導電性材料の印刷の複数の連続的なパスの結果を示す。

【図 4 3 I】基礎絶縁層上へのプリントヘッド 68 による導電性材料の印刷の複数の連続的なパスの結果を示す。

40

【図 4 3 J】基礎絶縁層上へのプリントヘッド 68 による導電性材料の印刷の複数の連続的なパスの結果を示す。

【図 4 3 K】基礎絶縁層上へのプリントヘッド 68 による導電性材料の印刷の複数の連続的なパスの結果を示す。

【図 4 3 L】基礎絶縁層上へのプリントヘッド 68 による導電性材料の印刷の複数の連続的なパスの結果を示す。

【0069】

【図 4 4 A】512 での実装を用いる、図 5 の例示の方法 500 に従った製造を経た電子アセンブリの上面図であり、複数の導電性トレース又は相互接続 74 が、ブランケット

50

絶縁層 5 2（例えば、図 3 6 A～図 3 6 J）上に、印刷又は形成され、各導電性トレース又は相互接続が、ダイ 1 8 のそれぞれのボンドパッド 5 0 と、予備モールドリードフレーム 4 8 のそれぞれのリード 1 2 の対応する頂部表面との間にある。

【0070】

【図 4 4 B】基準線 K 3－K 3 に沿った図 4 4 A の電子アセンブリの断面図である。

【0071】

【図 4 5 A】5 1 2 での実装を用いる、図 5 の例示の方法 5 0 0 に従った製造を経た電子アセンブリの上面図であり、複数の導電性配線又は相互接続 7 4 が基礎層として適用される 2 つの離間されたハーフブランケット絶縁層 6 4（例えば、図 3 8 A 及び図 3 8 B）上に、印刷又は形成され、各々が、予備モールドリードフレーム 4 8 内のリードフィンガー 1 2 の一部の頂部表面にわたり、予備モールド 4 2 を横切って、ダイ 1 8 の一方の側の上に、ダイ 1 8 上のボンドパッド 5 0 をちょうど越えたダイ 1 8 の頂部の一部を横切っている。

10

【0072】

【図 4 5 B】基準線 N 3－N 3 に沿った図 4 5 A の電子アセンブリの断面図である。

【0073】

【図 4 6 A】5 1 2 における実装を備えた、図 5 の例示の方法 5 0 0 に従った製造を経た電子アセンブリの上面図であり、導電層 7 4 が基礎層として適用される個々の絶縁層 6 6（例えば、図 4 6 A 及び図 4 6 B）上に、印刷又は形成され、各々が、予備モールドリードフレーム 4 8 内のリードフィンガー 1 2 の一部の頂部表面にわたり、予備モールド 4 2 を横切って、ダイ 1 8 の一方の側の上に、ダイ 1 8 上のボンドパッド 5 0 をちょうど越えたダイ 1 8 の頂部の一部を横切っている。

20

【0074】

【図 4 6 B】基準線 R 3－R 3 に沿った図 4 6 A の電子アセンブリの断面図である。

【0075】

【図 4 7 A】5 1 4 における実装を用いる、図 5 の例示の方法 5 0 0 に従った製造を経た電子アセンブリの上面図であり、第 2 の絶縁層、例えばブランケット被覆絶縁層 7 6 が、ブランケットベース又は基礎絶縁層 5 2 の露出部分、及びベース又は基礎絶縁層 5 2 上の導電性トレース又は相互接続 7 4 の露出部分（図 4 0 A 及び 4 0 B を参照）の上に、印刷、堆積、形成、又はその他の方式で適用されており、これは、予備モールドリードフレーム 4 6 内のリードフィンガー 1 2 の頂部表面の一部にわたり、予備モールド 4 2 を横切って、ダイ 1 8 の頂部を横切って、ダイ 1 8 の反対側の下に、予備モールドリードフレーム 4 6 の反対側の予備モールド 4 2 を横切って、予備モールドリードフレーム 4 6 の反対側のリードフィンガー 1 2 の頂部表面の一部にある。

30

【0076】

【図 4 7 B】様々な基準線に沿った図 5 6 A の電子アセンブリの断面図である。

【図 4 7 C】様々な基準線に沿った図 5 6 A の電子アセンブリの断面図である。

【図 4 7 D】様々な基準線に沿った図 5 6 A の電子アセンブリの断面図である。

【図 4 7 E】様々な基準線に沿った図 5 6 A の電子アセンブリの断面図である。

【図 4 7 F】様々な基準線に沿った図 5 6 A の電子アセンブリの断面図である。

40

【図 4 7 G】様々な基準線に沿った図 5 6 A の電子アセンブリの断面図である。

【図 4 7 H】様々な基準線に沿った図 5 6 A の電子アセンブリの断面図である。

【図 4 7 I】様々な基準線に沿った図 5 6 A の電子アセンブリの断面図である。

【図 4 7 J】様々な基準線に沿った図 5 6 A の電子アセンブリの断面図である。

【図 4 7 K】様々な基準線に沿った図 5 6 A の電子アセンブリの断面図である。

【図 4 7 L】様々な基準線に沿った図 5 6 A の電子アセンブリの断面図である。

【図 4 7 M】様々な基準線に沿った図 5 6 A の電子アセンブリの断面図である。

【図 4 7 N】様々な基準線に沿った図 5 6 A の電子アセンブリの断面図である。

【図 4 7 O】様々な基準線に沿った図 5 6 A の電子アセンブリの断面図である。

【図 4 7 P】様々な基準線に沿った図 5 6 A の電子アセンブリの断面図である。

50

【図 4 7 Q】様々な基準線に沿った図 5 6 A の電子アセンブリの断面図である。

【図 4 7 R】様々な基準線に沿った図 5 6 A の電子アセンブリの断面図である。

【0 0 7 7】

【図 4 8 A】5 1 4 における実装を用いる、図 5 の例示の方法 5 0 0 に従った製造を経た電子アセンブリの上面図であり、第 2 の絶縁層、例えばブランケット被覆絶縁層 7 6 が、ハーフブランケットベース又は基礎絶縁層 6 4 の露出部分、及びハーフブランケットベース又は基礎絶縁層 6 6 上の導電性トレース又は相互接続 7 4 の露出部分（図 4 1 A 及び 4 1 B を参照）の上に、印刷、堆積、形成、又はその他の方式で適用されており、各々が、予備モールドリードフレーム 4 6 内のリードフィンガー 1 2 の頂部表面の一部にわたり、予備モールド 4 2 を横切って、ダイ 1 8 の一方の側の上に、それぞれのハーフブランケットベース又は基礎絶縁層 6 4 が隣接するダイ 1 8 の側部に最も近いボンドパッド 5 0 の頂部をちょうど越えてダイ 1 8 の頂部の一部を横切っている。

10

【0 0 7 8】

【図 4 8 B】様々な基準線に沿った図 4 8 A の電子アセンブリの断面図である。

【図 4 8 C】様々な基準線に沿った図 4 8 A の電子アセンブリの断面図である。

【図 4 8 D】様々な基準線に沿った図 4 8 A の電子アセンブリの断面図である。

【図 4 8 E】様々な基準線に沿った図 4 8 A の電子アセンブリの断面図である。

【図 4 8 F】様々な基準線に沿った図 4 8 A の電子アセンブリの断面図である。

【図 4 8 G】様々な基準線に沿った図 4 8 A の電子アセンブリの断面図である。

【図 4 8 H】様々な基準線に沿った図 4 8 A の電子アセンブリの断面図である。

20

【図 4 8 I】様々な基準線に沿った図 4 8 A の電子アセンブリの断面図である。

【図 4 8 J】様々な基準線に沿った図 4 8 A の電子アセンブリの断面図である。

【図 4 8 K】様々な基準線に沿った図 4 8 A の電子アセンブリの断面図である。

【図 4 8 L】様々な基準線に沿った図 4 8 A の電子アセンブリの断面図である。

【図 4 8 M】様々な基準線に沿った図 4 8 A の電子アセンブリの断面図である。

【図 4 8 N】様々な基準線に沿った図 4 8 A の電子アセンブリの断面図である。

【図 4 8 O】様々な基準線に沿った図 4 8 A の電子アセンブリの断面図である。

【図 4 8 P】様々な基準線に沿った図 4 8 A の電子アセンブリの断面図である。

【図 4 8 Q】様々な基準線に沿った図 4 8 A の電子アセンブリの断面図である。

【図 4 8 R】様々な基準線に沿った図 4 8 A の電子アセンブリの断面図である。

30

【0 0 7 9】

【図 4 9 A】5 1 4 における実装を用いる、図 5 の方法 5 0 0 に従って製造を経た電子アッセンブリの上面図であり、第 2 の絶縁層、例えばブランケット被覆絶縁層 7 6 が、個々のベース又は基礎絶縁層 6 6 の露出部分、及び個々のブランケットベース又は基礎絶縁層 6 6 上の各導電性トレース又は相互接続部 7 4 の露出部分の上に、印刷、堆積、形成、又はその他の方式で適用され（図 4 2 A 及び 4 2 B 参照）、各々、予備モールドリードフレーム 4 6 内のリードフィンガー 1 2 の頂部表面の一部にわたり、予備モールドフレーム 4 2 を横切って、ダイ 1 8 の一方の側の上に、それぞれの個々のベース又は基礎絶縁層 6 6 が隣接するダイ 1 8 の側部に最も近いボンドパッド 5 0 をちょうど越えてダイ 1 8 の頂部の一部を横切っている。

40

【0 0 8 0】

【図 4 9 B】様々な基準線に沿った図 4 9 A の電子アセンブリの断面図である。

【図 4 9 C】様々な基準線に沿った図 4 9 A の電子アセンブリの断面図である。

【図 4 9 D】様々な基準線に沿った図 4 9 A の電子アセンブリの断面図である。

【図 4 9 E】様々な基準線に沿った図 4 9 A の電子アセンブリの断面図である。

【図 4 9 F】様々な基準線に沿った図 4 9 A の電子アセンブリの断面図である。

【図 4 9 G】様々な基準線に沿った図 4 9 A の電子アセンブリの断面図である。

【図 4 9 H】様々な基準線に沿った図 4 9 A の電子アセンブリの断面図である。

【図 4 9 I】様々な基準線に沿った図 4 9 A の電子アセンブリの断面図である。

【図 4 9 J】様々な基準線に沿った図 4 9 A の電子アセンブリの断面図である。

50

【図 4 9 K】 様々な基準線に沿った図 4 9 A の電子アセンブリの断面図である。
【図 4 9 L】 様々な基準線に沿った図 4 9 A の電子アセンブリの断面図である。
【図 4 9 M】 様々な基準線に沿った図 4 9 A の電子アセンブリの断面図である。
【図 4 9 N】 様々な基準線に沿った図 4 9 A の電子アセンブリの断面図である。
【図 4 9 O】 様々な基準線に沿った図 4 9 A の電子アセンブリの断面図である。
【図 4 9 P】 様々な基準線に沿った図 4 9 A の電子アセンブリの断面図である。
【図 4 9 Q】 様々な基準線に沿った図 4 9 A の電子アセンブリの断面図である。
【図 4 9 R】 様々な基準線に沿った図 4 9 A の電子アセンブリの断面図である。
【0 0 8 1】

【図 5 0 A】 5 1 4 における実装を用いる、図 5 の 5 0 0 に従った製造を経た電子アセンブリの上面図であり、2つのハーフブランケット被覆絶縁層 7 8 が各々、ブランケットベース又は基礎絶縁層 5 2 の露出部分、及びベース又は基礎絶縁層 5 2 上の導電性トレース又は相互接続 7 4 の露出部分（図 4 0 A 及び 4 0 B 参照）の上に、印刷、堆積、形成、又はその他の方式で適用されており、それは、予備モールドリードフレーム 4 6 内のリードフィンガー 1 2 の頂部表面の一部にわたり、予備モールドリードフレーム 4 2 を横切って、ダイ 1 8 の一方の側の上に、ダイ 1 8 の頂部を横切って、ダイ 1 8 の反対側で下に、予備モールドリードフレーム 4 6 の反対側の予備モールド 4 2 を横切って、予備モールドリードフレーム 4 6 の反対側のリードフィンガー 1 2 の頂部表面の一部まで及ぶ。

【0 0 8 2】
【図 5 0 B】 様々な基準線に沿った図 5 0 A の電子アセンブリの断面図である。
【図 5 0 C】 様々な基準線に沿った図 5 0 A の電子アセンブリの断面図である。
【図 5 0 D】 様々な基準線に沿った図 5 0 A の電子アセンブリの断面図である。
【図 5 0 E】 様々な基準線に沿った図 5 0 A の電子アセンブリの断面図である。
【図 5 0 F】 様々な基準線に沿った図 5 0 A の電子アセンブリの断面図である。
【図 5 0 G】 様々な基準線に沿った図 5 0 A の電子アセンブリの断面図である。
【図 5 0 H】 様々な基準線に沿った図 5 0 A の電子アセンブリの断面図である。
【図 5 0 I】 様々な基準線に沿った図 5 0 A の電子アセンブリの断面図である。
【図 5 0 J】 様々な基準線に沿った図 5 0 A の電子アセンブリの断面図である。
【図 5 0 K】 様々な基準線に沿った図 5 0 A の電子アセンブリの断面図である。
【図 5 0 L】 様々な基準線に沿った図 5 0 A の電子アセンブリの断面図である。
【図 5 0 M】 様々な基準線に沿った図 5 0 A の電子アセンブリの断面図である。
【図 5 0 N】 様々な基準線に沿った図 5 0 A の電子アセンブリの断面図である。
【図 5 0 O】 様々な基準線に沿った図 5 0 A の電子アセンブリの断面図である。
【図 5 0 P】 様々な基準線に沿った図 5 0 A の電子アセンブリの断面図である。
【図 5 0 Q】 様々な基準線に沿った図 5 0 A の電子アセンブリの断面図である。
【図 5 0 R】 様々な基準線に沿った図 5 0 A の電子アセンブリの断面図である。

【0 0 8 3】
【図 5 1 A】 5 1 4 における実装を用いる、図 5 の 5 0 0 に従った製造を経た電子アセンブリの上面図であり、2つのハーフブランケット被覆絶縁層 7 8 が、各々、ハーフブランケットベース又は基礎絶縁層 6 4 の露出部分、及びハーフブランケットベース又は基礎絶縁層 6 6 上の導電性トレース又は相互接続 7 4 の露出部分の上に、印刷、堆積、形成、又はその他の方式で適用され（図 4 1 A 及び 4 1 B 参照）、各々、予備モールドリードフレーム 4 6 内のリードフィンガー 1 2 の頂部表面の一部にわたり、予備モールドリードフレーム 4 2 を横切って、ダイ 1 8 の一方の側の上に、それぞれのハーフブランケットベース又は基礎絶縁層 6 4 が隣接するダイ 1 8 の側部に最も近いボンドパッド 5 0 をちょうど越えて、ダイ 1 8 の頂部の一部を越えている。

【0 0 8 4】
【図 5 1 B】 様々な基準線に沿った図 5 1 A の電子アセンブリの断面図である。
【図 5 1 C】 様々な基準線に沿った図 5 1 A の電子アセンブリの断面図である。
【図 5 1 D】 様々な基準線に沿った図 5 1 A の電子アセンブリの断面図である。

【図 5 1 E】様々な基準線に沿った図 5 1 A の電子アセンブリの断面図である。
【図 5 1 F】様々な基準線に沿った図 5 1 A の電子アセンブリの断面図である。
【図 5 1 G】様々な基準線に沿った図 5 1 A の電子アセンブリの断面図である。
【図 5 1 H】様々な基準線に沿った図 5 1 A の電子アセンブリの断面図である。
【図 5 1 I】様々な基準線に沿った図 5 1 A の電子アセンブリの断面図である。
【図 5 1 J】様々な基準線に沿った図 5 1 A の電子アセンブリの断面図である。
【図 5 1 K】様々な基準線に沿った図 5 1 A の電子アセンブリの断面図である。
【図 5 1 L】様々な基準線に沿った図 5 1 A の電子アセンブリの断面図である。
【図 5 1 M】様々な基準線に沿った図 5 1 A の電子アセンブリの断面図である。
【図 5 1 N】様々な基準線に沿った図 5 1 A の電子アセンブリの断面図である。
【図 5 1 O】様々な基準線に沿った図 5 1 A の電子アセンブリの断面図である。
【図 5 1 P】様々な基準線に沿った図 5 1 A の電子アセンブリの断面図である。
【図 5 1 Q】様々な基準線に沿った図 5 1 A の電子アセンブリの断面図である。
【図 5 1 R】様々な基準線に沿った図 5 1 A の電子アセンブリの断面図である。
【0 0 8 5】

10

【図 5 2 A】5 1 4 における実装を用いる、図 5 の 5 0 0 に従った製造を経た電子アセンブリの上面図であり、2 つのハーフブランケット被覆絶縁層 7 6 が、各々、ベース又は基礎絶縁層 6 6 の露出部分、及び個々のブランケットベース又は基礎絶縁層 6 6 上の各導電性トレース又は相互接続 7 4 の露出部分の上に、印刷、堆積、形成、又はその他の方式で適用され（図 4 2 A 及び 4 2 B を参照）、各々が、予備モールドリードフレーム 4 6 内のリードフィンガー 1 2 の頂部表面の一部にわたり、予備モールド 4 2 を横切って、ダイ 1 8 の一方の側の上に、それぞれの個々のベース又は基礎絶縁層 6 6 が隣接するダイ 1 8 の側部に最も近いボンドパッド 5 0 をちょうど越えて、ダイ 1 8 の頂部の一部を横切る。

20

【0 0 8 6】

【図 5 2 B】様々な基準線に沿った図 5 2 A の電子アセンブリの断面図である。
【図 5 2 C】様々な基準線に沿った図 5 2 A の電子アセンブリの断面図である。
【図 5 2 D】様々な基準線に沿った図 5 2 A の電子アセンブリの断面図である。
【図 5 2 E】様々な基準線に沿った図 5 2 A の電子アセンブリの断面図である。
【図 5 2 F】様々な基準線に沿った図 5 2 A の電子アセンブリの断面図である。
【図 5 2 G】様々な基準線に沿った図 5 2 A の電子アセンブリの断面図である。
【図 5 2 H】様々な基準線に沿った図 5 2 A の電子アセンブリの断面図である。
【図 5 2 I】様々な基準線に沿った図 5 2 A の電子アセンブリの断面図である。
【図 5 2 J】様々な基準線に沿った図 5 2 A の電子アセンブリの断面図である。
【図 5 2 K】様々な基準線に沿った図 5 2 A の電子アセンブリの断面図である。
【図 5 2 L】様々な基準線に沿った図 5 2 A の電子アセンブリの断面図である。
【図 5 2 M】様々な基準線に沿った図 5 2 A の電子アセンブリの断面図である。
【図 5 2 N】様々な基準線に沿った図 5 2 A の電子アセンブリの断面図である。
【図 5 2 O】様々な基準線に沿った図 5 2 A の電子アセンブリの断面図である。
【図 5 2 P】様々な基準線に沿った図 5 2 A の電子アセンブリの断面図である。
【図 5 2 Q】様々な基準線に沿った図 5 2 A の電子アセンブリの断面図である。
【図 5 2 R】様々な基準線に沿った図 5 2 A の電子アセンブリの断面図である。

30

【0 0 8 7】

【図 5 3 A】5 1 4 における実装を用いる、図 5 の 5 0 0 に従った製造を経た電子アセンブリの上面図であり、個々の被覆絶縁層 8 0 が、ブランケットベース又は基礎絶縁層 5 2 の露出部分、及びベース又は基礎絶縁層 5 2 上の導電性トレース又は相互接続 7 4 の露出部分（図 4 0 A 及び 4 0 B を参照）の上に、印刷、堆積、形成、又はその他の方式で適用されており、それは、予備モールドリードフレーム 4 6 内のリードフィンガー 1 2 の頂部表面の一部にわたり、予備モールドリードフレーム 4 2 を横切って、ダイ 1 8 の一方の側の上に、ダイ 1 8 の頂部を横切って、ダイ 1 8 の反対側の下に、予備モールドリードフレーム 4 6 の反対側で予備モールド 4 2 を横切って、予備モールドリードフレーム 4 6 の反

40

50

対側のリードフィンガー１２の頂部表面の一部に及ぶ。

【００８８】

【図５３Ｂ】様々な基準線に沿った図５３Ａの電子アセンブリの断面図である。

【図５３Ｃ】様々な基準線に沿った図５３Ａの電子アセンブリの断面図である。

【図５３Ｄ】様々な基準線に沿った図５３Ａの電子アセンブリの断面図である。

【図５３Ｅ】様々な基準線に沿った図５３Ａの電子アセンブリの断面図である。

【図５３Ｆ】様々な基準線に沿った図５３Ａの電子アセンブリの断面図である。

【図５３Ｇ】様々な基準線に沿った図５３Ａの電子アセンブリの断面図である。

【図５３Ｈ】様々な基準線に沿った図５３Ａの電子アセンブリの断面図である。

【図５３Ｉ】様々な基準線に沿った図５３Ａの電子アセンブリの断面図である。

10

【図５３Ｊ】様々な基準線に沿った図５３Ａの電子アセンブリの断面図である。

【図５３Ｋ】様々な基準線に沿った図５３Ａの電子アセンブリの断面図である。

【図５３Ｌ】様々な基準線に沿った図５３Ａの電子アセンブリの断面図である。

【図５３Ｍ】様々な基準線に沿った図５３Ａの電子アセンブリの断面図である。

【図５３Ｎ】様々な基準線に沿った図５３Ａの電子アセンブリの断面図である。

【図５３Ｏ】様々な基準線に沿った図５３Ａの電子アセンブリの断面図である。

【図５３Ｐ】様々な基準線に沿った図５３Ａの電子アセンブリの断面図である。

【図５３Ｑ】様々な基準線に沿った図５３Ａの電子アセンブリの断面図である。

【図５３Ｒ】様々な基準線に沿った図５３Ａの電子アセンブリの断面図である。

【００８９】

20

【図５４Ａ】５１４における実装を用いる、図５の５００に従った製造を経た電子アセンブリの上面図であり、個々の被覆絶縁層８０が、各々、ハーフブランケットベース又は基礎絶縁層６４の露出部分、及びハーフブランケットベース又は基礎絶縁層６６上の導電性トレース又は相互接続７４の露出部分の上に（図４１Ａ及び４１Ｂを参照）、印刷、堆積、形成、又はその他の方式で適用されており、各々が、予備モールドリードフレーム４６内のリードフィンガー１２の頂部表面の一部にわたり、予備モールド４２を横切って、ダイ１８の一方の側の上に、それぞれのハーフブランケットベース又は基礎絶縁層６４が隣接するダイ１８の側部に最も近いボンドパッド５０の頂部をちょうど越えてダイ１８の頂部を横切っている。

【００９０】

30

【図５４Ｂ】様々な基準線に沿った図５４Ａの電子アセンブリの断面図である。

【図５４Ｃ】様々な基準線に沿った図５４Ａの電子アセンブリの断面図である。

【図５４Ｄ】様々な基準線に沿った図５４Ａの電子アセンブリの断面図である。

【図５４Ｅ】様々な基準線に沿った図５４Ａの電子アセンブリの断面図である。

【図５４Ｆ】様々な基準線に沿った図５４Ａの電子アセンブリの断面図である。

【図５４Ｇ】様々な基準線に沿った図５４Ａの電子アセンブリの断面図である。

【図５４Ｈ】様々な基準線に沿った図５４Ａの電子アセンブリの断面図である。

【図５４Ｉ】様々な基準線に沿った図５４Ａの電子アセンブリの断面図である。

【図５４Ｊ】様々な基準線に沿った図５４Ａの電子アセンブリの断面図である。

【図５４Ｋ】様々な基準線に沿った図５４Ａの電子アセンブリの断面図である。

40

【図５４Ｌ】様々な基準線に沿った図５４Ａの電子アセンブリの断面図である。

【図５４Ｍ】様々な基準線に沿った図５４Ａの電子アセンブリの断面図である。

【図５４Ｎ】様々な基準線に沿った図５４Ａの電子アセンブリの断面図である。

【図５４Ｏ】様々な基準線に沿った図５４Ａの電子アセンブリの断面図である。

【図５４Ｐ】様々な基準線に沿った図５４Ａの電子アセンブリの断面図である。

【図５４Ｑ】様々な基準線に沿った図５４Ａの電子アセンブリの断面図である。

【図５４Ｒ】様々な基準線に沿った図５４Ａの電子アセンブリの断面図である。

【００９１】

【図５５Ａ】５１４における実装を用いる、図５の例示の方法５００に従った製造を経た電子アセンブリの上面図であり、個々の被覆絶縁層８０が、各々、個々のベース又は基礎

50

絶縁層 6 6 の露出部分、及び個々のブランケットベース又は基礎絶縁層 6 6 上の各導電性トレース又は相互接続 7 4 の露出部分の上に、印刷、堆積、形成、又はその他の方式で適用され（図 4 2 A 及び 4 2 B を参照）、各々が、予備モールドリードフレーム 4 6 内のリードフィンガー 1 2 の頂部表面の一部にわたり、予備モールド 4 2 を横切って、ダイ 1 8 の一方の側の上に、それぞれの個々のベース又は基礎絶縁層 6 6 が隣接するダイ 1 8 の側部に最も近いボンドパッド 5 0 をちょうど越えて、ダイ 1 8 の頂部の一部を横切る。

【 0 0 9 2 】

【図 5 5 B】 様々な基準線に沿った図 5 5 A の電子アセンブリの断面図である。

【図 5 5 C】 様々な基準線に沿った図 5 5 A の電子アセンブリの断面図である。

【図 5 5 D】 様々な基準線に沿った図 5 5 A の電子アセンブリの断面図である。

10

【図 5 5 E】 様々な基準線に沿った図 5 5 A の電子アセンブリの断面図である。

【図 5 5 F】 様々な基準線に沿った図 5 5 A の電子アセンブリの断面図である。

【図 5 5 G】 様々な基準線に沿った図 5 5 A の電子アセンブリの断面図である。

【図 5 5 H】 様々な基準線に沿った図 5 5 A の電子アセンブリの断面図である。

【図 5 5 I】 様々な基準線に沿った図 5 5 A の電子アセンブリの断面図である。

【図 5 5 J】 様々な基準線に沿った図 5 5 A の電子アセンブリの断面図である。

【図 5 5 K】 様々な基準線に沿った図 5 5 A の電子アセンブリの断面図である。

【図 5 5 L】 様々な基準線に沿った図 5 5 A の電子アセンブリの断面図である。

【図 5 5 M】 様々な基準線に沿った図 5 5 A の電子アセンブリの断面図である。

【図 5 5 N】 様々な基準線に沿った図 5 5 A の電子アセンブリの断面図である。

20

【図 5 5 O】 様々な基準線に沿った図 5 5 A の電子アセンブリの断面図である。

【図 5 5 P】 様々な基準線に沿った図 5 5 A の電子アセンブリの断面図である。

【図 5 5 Q】 様々な基準線に沿った図 5 5 A の電子アセンブリの断面図である。

【図 5 5 R】 様々な基準線に沿った図 5 5 A の電子アセンブリの断面図である。

【 0 0 9 3 】

【図 5 6 A】 第 2 の絶縁層のための絶縁材料を適用する前に予備モールドリードフレーム 4 6 に取り付けられたダイ 1 8 を示す。

【 0 0 9 4 】

【図 5 6 B】 プリントヘッド 6 8 による被覆層絶縁材料の印刷の複数の連続的なパスの結果を示す。

30

【図 5 6 C】 プリントヘッド 6 8 による被覆層絶縁材料の印刷の複数の連続的なパスの結果を示す。

【図 5 6 D】 プリントヘッド 6 8 による被覆層絶縁材料の印刷の複数の連続的なパスの結果を示す。

【図 5 6 E】 プリントヘッド 6 8 による被覆層絶縁材料の印刷の複数の連続的なパスの結果を示す。

【図 5 6 F】 プリントヘッド 6 8 による被覆層絶縁材料の印刷の複数の連続的なパスの結果を示す。

【図 5 6 G】 プリントヘッド 6 8 による被覆層絶縁材料の印刷の複数の連続的なパスの結果を示す。

40

【図 5 6 H】 プリントヘッド 6 8 による被覆層絶縁材料の印刷の複数の連続的なパスの結果を示す。

【図 5 6 I】 プリントヘッド 6 8 による被覆層絶縁材料の印刷の複数の連続的なパスの結果を示す。

【図 5 6 J】 プリントヘッド 6 8 による被覆層絶縁材料の印刷の複数の連続的なパスの結果を示す。

【図 5 6 K】 プリントヘッド 6 8 による被覆層絶縁材料の印刷の複数の連続的なパスの結果を示す。

【図 5 6 L】 プリントヘッド 6 8 による被覆層絶縁材料の印刷の複数の連続的なパスの結果を示す。

50

【0095】

【図57A】514における実装を用いる、図5の例示の方法500に従った製造を経た電子アセンブリの上面図であり、第2の絶縁層、例えばブランケット被覆絶縁層76が、ブランケットベース又は基礎絶縁層52の露出部分、及びベース又は基礎絶縁層52上の導電性トレース又は相互接続74の露出部分の上に、印刷、堆積、形成、又はその他の方式で適用され（図44A及び44を参照）、これは、予備モールドリードフレーム48内のリードフィンガー12の頂部表面の一部にわたり、予備モールドリードフレーム42を横切り、ダイ18の一方の側の上に、ダイ18の頂部を横切り、ダイ18の反対側で下に、予備モールドリードフレーム48の反対側で予備モールドモールド42を横切り、予備モールドリードフレーム48の反対側のリードフィンガー12の頂部表面の一部まで及ぶ。

10

【0096】

【図57B】基準線K7-K7に沿った図57Aの電子アセンブリの断面図である。

【0097】

【図58A】514における実装を用いる、図5の例示の方法500に従った製造を経た電子アセンブリの上面図であり、第2の絶縁層、例えばブランケット被覆絶縁層76が、ハーフブランケットベース又は基礎絶縁層64の露出部分、及びハーフブランケットベース又は基礎絶縁層66上の導電性トレース又は相互接続74の露出部分（図44A及び44Bを参照）の上に、印刷、堆積、形成、又はその他の方式で適用されており、各々が、予備モールドリードフレーム48内のリードフィンガー12の頂部表面の一部に、予備モールド42を横切って、ダイ18の一方の側の上に、それぞれのハーフブランケットベース又は基礎絶縁層64が隣接するダイ18の側部に最も近いボンドパッド50の頂部をちょうど越えて及ぶ。

20

【0098】

【図58B】基準線K8-K8に沿った図58Aの電子アセンブリの断面図である。

【0099】

【図59A】514における実装を用いる、図5の例示の方法500に従った製造を経た電子アセンブリの上面図であり、第2の絶縁層、例えばブランケット被覆絶縁層76が、ハーフブランケットベース又は基礎絶縁層64の露出部分、及びハーフブランケットベース又は基礎絶縁層66上の導電性トレース又は相互接続74の露出部分の上に、印刷、堆積、形成、又はその他の方式で適用され（図44A及び44Bを参照）、各々が、予備モールドリードフレーム48内のリードフィンガー12の頂部表面の一部にわたり、予備モールド42を横切って、ダイ18の一方の側の上に、それぞれのハーフブランケットベース又は基礎絶縁層64が隣接するダイ18の側部に最も近いボンドパッド50の頂部をちょうど越えてダイ18の頂部の一部を横切る。

30

【0100】

【図59B】様々な基準線に沿った図59Aの電子アセンブリの断面図である。

【0101】

【図60A】514における実装を用いる、図5の例示の方法500に従った製造を経た電子アセンブリの上面図であり、2つのハーフブランケット被覆絶縁層78を含み、各々が、ブランケットベース又は基礎絶縁層52の露出部分、及びベース又は基礎絶縁層52上の導電性トレース又は相互接続74の露出部分の上に、印刷、堆積、形成、又はその他の方式で適用され（図40A及び40B参照）、これは、予備モールドリードフレーム46内のリードフィンガー12の頂部表面の一部にわたり、予備モールド42を横切り、ダイ18の一方の側の上に、ダイ18の頂部を横切り、ダイ18の反対側で下に、予備モールドリードフレーム46の反対側の予備モールド42を横切り、予備モールドリードフレーム46の反対側のリードフィンガー12の頂部表面の一部に及ぶ。

40

【0102】

【図60B】基準線N7-N7に沿った図60Aの電子アセンブリの断面図である。

【0103】

50

【図 6 1 A】 5 1 4 での実装を用いる、図 5 の例示の方法 5 0 0 に従った製造を経た電子アセンブリの上面図であり、これは、2 つのハーフブランケット被覆絶縁層 7 8 を含み、各々、ハーフブランケットベース又は基礎絶縁層 6 4 の露出部分、及びハーフブランケットベース又は基礎絶縁層 6 6 上の導電性トレース又は相互接続 7 4 の露出部分の上に、印刷、堆積、形成、又はその他の方式で適用され（図 4 1 A 及び 4 1 B 参照）、各々、予備モールドリードフレーム 4 6 内のリードフィンガー 1 2 の頂部表面の一部にわたり、予備モールド 4 2 を横切って、ダイ 1 8 の一方の側の上に、それぞれのハーフブランケットベース又は基礎絶縁層 6 4 が隣接するダイ 1 8 の側部に最も近いボンドパッド 5 0 の頂部の一部をちょうど越えてダイ 1 8 の頂部の一部に及ぶ。

【0 1 0 4】

10

【図 6 1 B】 様々な基準線に沿った図 6 1 A の電子アセンブリの断面図である。

【0 1 0 5】

【図 6 2 A】 5 1 4 における実装を用いる、図 5 の例示の方法 5 0 0 に従った製造を経た電子アセンブリの上面図であり、これは 2 つのハーフブランケット被覆絶縁層 7 6 を含み、各々が、個々のベース又は基礎絶縁層 6 6 の露出部分、及び個々のブランケットベース又は基礎絶縁層 6 6 上の各導電性トレース又は相互接続 7 4 の露出部分の上に、印刷、堆積、形成、又はその他の方式で適用され（図 4 2 A 及び 4 2 B 参照）、各々が、予備モールドリードフレーム 4 6 内のリードフィンガー 1 2 の頂部表面の一部にわたり、予備モールド 4 2 を横切って、ダイ 1 8 の一方の側の上に、それぞれの個々のベース又は基礎絶縁層 6 6 が隣接するダイ 1 8 の側部に最も近いボンドパッド 5 0 をちょうど越えて、ダイ 1 8 の頂部の一部を横切る。

20

【0 1 0 6】

【図 6 2 B】 基準線 N 9 - N 9 に沿った図 6 2 A の電子アセンブリの断面図である。

【0 1 0 7】

【図 6 3 A】 5 1 4 における実装を用いる、図 5 の例示の方法 5 0 0 に従った製造を経た電子アセンブリの上面図であり、これは、個々の被覆絶縁層 8 0 を含み、各々が、ブランケットベース又は基礎絶縁層 5 2 の露出部分、及びベース又は基礎絶縁層 5 2 上の導電性トレース又は相互接続 7 4 の露出部分の上に、印刷、堆積、形成、又はその他の方式で適用され（図 4 0 A 及び 4 0 B を参照）、それは、予備モールドリードフレーム 4 6 内のリードフィンガー 1 2 の頂部表面の一部にわたり、予備モールド 4 2 を横切り、ダイ 1 8 の一方の側の上に、ダイ 1 8 の頂部を横切り、ダイ 1 8 の反対側で下に、予備モールドリードフレーム 4 6 の反対側の予備モールド 4 2 を横切り、予備モールドリードフレーム 4 6 の反対側のリードフィンガー 1 2 の頂部表面の一部を横切っている。

30

【0 1 0 8】

【図 6 3 B】 様々な基準線に沿った図 6 3 A の電子アセンブリの断面図である。

【0 1 0 9】

【図 6 4 A】 5 1 4 での実装を用いる、図 5 の例示の方法 5 0 0 に従った製造を経た電子アッセンブリの上面図であり、これは、個々の被覆絶縁層 8 0 を含み、各々が、ハーフブランケットベース又は基礎絶縁層 6 4 の露出部分、及びハーフブランケットベース又は基礎絶縁層 6 6 上の導電性トレース又は相互接続 7 4 の露出部分の上に、印刷、堆積、形成、又はその他の方式で適用され（図 4 1 A 及び 4 1 B 参照）、各々、予備モールドリードフレーム 4 6 内のリードフィンガー 1 2 の頂部表面の一部にわたり、予備モールド 4 2 を横切って、それぞれのハーフブランケットベース又は基礎絶縁層 6 4 が隣接するダイ 1 8 の側部に最も近いボンドパッド 5 0 をちょうど越えてダイ 1 8 の頂部の一部を横切っている。

40

【0 1 1 0】

【図 6 4 B】 基準線 R 8 - R 8 に沿った図 6 4 A の電子アセンブリの断面図である。

【0 1 1 1】

【図 6 5 A】 5 1 4 の実装を用いる、図 5 の例示の方法 5 0 0 に従った製造を経た電子アセンブリの上面図であり、これは個々の被覆絶縁層 8 0 を含み、各々が、個々のベース又

50

は基礎絶縁層 6 6 の露出部分、及び個々のブランケットベース又は基礎絶縁層 6 6 上の各導電性トレース又は相互接続 7 4 の露出部分の上に、印刷、堆積、形成、又はその他の方式で適用され（図 4 2 A 及び 4 2 B を参照）、各々が、予備モールドリードフレーム 4 6 内のリードフィンガー 1 2 の頂部表面の一部にわたり、予備モールド 4 2 を横切って、ダイ 1 8 の一方の側の上に、それぞれの個々のベース又は基礎絶縁層 6 6 が隣接するダイ 1 8 の側部に最も近いボンドパッド 5 0 をちょうど越えてダイ 1 8 の頂部の一部を横切る。

【0 1 1 2】

【図 6 5 B】基準線 R 9 - R 9 に沿った図 6 5 A の電子アセンブリの断面図である。

【0 1 1 3】

【図 6 6 A】プラスチック封止を用いるパッケージ化された半導体デバイスの上面図である。

10

【0 1 1 4】

【図 6 6 B】図 6 6 A のパッケージ化されたデバイスの側面図である。

【0 1 1 5】

【図 6 7 A】プラスチック封止を用いる、（C O L）パッケージ化半導体デバイスの上面図である。

【0 1 1 6】

【図 6 7 B】図 6 7 A の（C O L）パッケージ化デバイスの側面図である。

【0 1 1 7】

【図 6 8】ラミネーション、トランスファモールド、射出モールド、キャストイング、ポッティング、3 D 印刷、スクライブディスペンス、スクリーン印刷、スプレー被覆、スピ

20

ン被覆、浸漬、ダムアンドフィルなどの複数の封止オプションを示す。

【0 1 1 8】

【図 6 9 A】モルディング及びデバイス個片化を介してリードフレームを製造又は選択することからの、上述のパッケージアセンブリプロセスの概要の図を示す。

【図 6 9 B】モルディング及びデバイス個片化を介してリードフレームを製造又は選択することからの、上述のパッケージアセンブリプロセスの概要の図を示す。

【0 1 1 9】

【図 7 0】印刷配線基板（P W B）にはんだ付けされるか又はその他の方式で電氣的に接

続されたパッケージ化された半導体デバイス 8 4 の側面図を示し、ここで、印刷配線基板

30

（P W B）は、その設計された機能を行うために用いられる。

【0 1 2 0】

【図 7 1】例示のインクジェット印刷装置の概略図である。

【0 1 2 1】

【図 7 2】エアゾールジェット印刷装置の一例の概略図である。

【0 1 2 2】

【図 7 3】例示の超音波スプレー印刷装置の概略図である。

【0 1 2 3】

【図 7 4】マイクロディスペンシング印刷装置の概略図である。

【0 1 2 4】

40

【図 7 5】E H D / エレクトロスプレー印刷装置の概略図である。

【0 1 2 5】

【図 7 6】L I F T（Laser-induced forward transfer）印刷装置の概略図である。

【0 1 2 6】

【図 7 7 A】図 1 1 の 1 1 0 2 における実装を用いる、図 5 の例示の方法 5 0 0 に従った製造を経た電子アセンブリの上面図であり、単一ダイ上に複数の相互接続形状、サイズ、材質、及びコンタクトを形成することができる。

【0 1 2 7】

【図 7 7 B】様々な基準線に沿った図 7 7 A の電子アセンブリの断面図である

【0 1 2 8】

50

【図 7 8 A】異なる印刷インク的一方が導電性用に、他方が絶縁性用に用いられるように、導電性相互接続と絶縁層との間に個別のステップ境界が存在するステップ勾配を示す。

【0 1 2 9】

【図 7 8 B】図 7 8 A に示される個別のステップ境界の代替例を示し、ここでは導電性相互接続層と絶縁層との間に提案される勾配遷移があり、プリンタは混合比を徐々に変化させながら 2 つの接触材料の混合物を含む。

【0 1 3 0】

【図 7 9 A】印刷パッケージのための代替の実装を示す。

【図 7 9 B】印刷パッケージのための代替の実装を示す。

【図 7 9 C】印刷パッケージのための代替の実装を示す。

10

【図 7 9 D】印刷パッケージのための代替の実装を示す。

【図 7 9 E】印刷パッケージのための代替の実装を示す。

【図 7 9 F】印刷パッケージのための代替の実装を示す。

【図 7 9 G】印刷パッケージのための代替の実装を示す。

【図 7 9 H】印刷パッケージのための代替の実装を示す。

【0 1 3 1】

【図 8 0 A】市販のインクジェットプリンタを示す。

【0 1 3 2】

【図 8 0 B】特定の材料の個々に制御された流れを提供するための個々の印刷ノズルを示し、これは、図 8 0 C に示される X、Y、及び Z 軸に沿って移動することができる。

20

【0 1 3 3】

【図 8 0 C】X、Y、及び Z 軸を示す。

【0 1 3 4】

【図 8 1 A】図 8 0 B の個々の印刷ノズルを置換するためのノズル列 (row) を示す。

【0 1 3 5】

【図 8 1 B】図 8 0 B の個々の印刷ノズルを置換するためのノズルバンク (bank) を示す。

【0 1 3 6】

【図 8 1 C】図 8 0 B の個々の印刷ノズルを置換するためのノズルシステムを示す。

【0 1 3 7】

30

【図 8 2】上述の実施例に従った、基礎絶縁層、導電性の相互接続、被覆絶縁層、及び保護層を印刷するための印刷システムの例を示し、これらは、印刷ノズルのバンクを順次配置し、生産性及び材料の柔軟性を可能にする集積された硬化システムを有する。

【発明を実施するための形態】

【0 1 3 8】

図面において、全体を通して同様の参照番号は同様の要素を示し、種々の特徴は必ずしも一定の縮尺で描いてはいない。以下の説明及び特許請求の範囲において、用語「含む (including)」、「含む (includes)」、「有する (having)」、「有する (has)」、「有する (with)」、又はそれらの変形は、用語「含む (comprising)」と同様に包括的であり、従って、「～を含むが、それに限定されない」を意味する。また、用語「結合する (couple)」は、例えば、第 1 のデバイスが第 2 のデバイスに結合するか又は第 2 のデバイスと結合される場合、その接続は、直接電氣的接続を介するものであり得、又は一つ又は複数の介在デバイス及び接続を介した間接的電氣的接続を介するものとし得る。

40

【0 1 3 9】

本明細書では、「半導体ダイ」及び「半導体デバイス」という用語が用いられ、これらは同義語である。本明細書で用いるとき、「半導体ダイ」は、半導体材料を用いて形成されたダイを意味する。例として、集積回路を含むダイが挙げられ、ここでは数百又は数千のトランジスタが形成され、所望の機能を行うために、パターン化された導体を用いて互いに結合される。更なる例は、半導体基板上に形成された抵抗器、コンデンサ、インダク

50

タ、及びダイオードなどの受動デバイスを含むダイを含む。半導体基板上に形成された1つ又は少数のパワー電界効果トランジスタ(FET)、バイポーラ接合トランジスタ(BJT)、整流器、及び増幅器などの離散デバイスも、半導体ダイの例である。アナログ・デジタル変換器、RFフィルタ、トランシーバ、フォトセル、フォトダイオード、デジタルマイクロミラーデバイス(DMD)、及び変圧器は、半導体ダイの更なる例である。本明細書で用いるとき、「パッケージ化された半導体装置」又は「パッケージ化された電子デバイス」はリード又は端子を有する基板上に実装された半導体ダイであり、モールド化合物又は他の保護材料で全体的に又は部分的に覆われている。

【0140】

本明細書では、用語「リードフレーム」又は「リードフレーム」が用いられる。本明細書で用いられる場合、「リードフレーム」又は「リードフレーム」はチップ／ダイからパッケージの外方に、又はその逆に、信号又は電力を運ぶ半導体チップ／ダイパッケージ内の金属構造である。リードフレームはCu又はCuの合金から作製することができる。積層体(基板、PCBなど)、黄銅、鋼板、アルミニウムなどは代替の選択肢から形成することができる。金属リードフレームは、NiPdAu、NiPd、NiPdAgAu、Agスポット、Cu、NiSn、Snなどで予めめっきすることができる。ベアCuリードフレームもオプションである。リードフレームの仕上げは、接着性を高めるために更に粗面化することができる。

【0141】

本明細書では、「インクジェット堆積」という用語が、材料を堆積する例示のプロセスに用いられる。本明細書で用いるとき、「インクジェット堆積」は、ノズルが表面に対して移動するときに電気信号に応答して液滴を形成することによってノズルに供給する容器内の液体から材料を堆積することを意味する。インクジェット堆積ツールは、数十、数百又はそれ以上のノズルを有し得る。印刷において、材料はインクであり、インクジェット堆積プロセスは「インクジェット印刷」と呼ばれる。製造における材料の堆積では堆積される液体が「インク」と呼ばれることがあり、本明細書で用いられる場合、用語「インク」はこういった配置で用いられるようなはんだ、誘電体、導電性材料、接着剤、及びポリマーを含むことができる。インクジェット堆積は「ドロップオンデマンド」(DOD)技術を用いることによって材料の正確な配置を可能にし、この技術において、液体の容器はノズルを有し、少量の液体が電気信号に応答してノズルから押し出される。液体は、表面上に垂直に落下すると液滴を形成する。インクジェット堆積ツールの精度は、そのツールが表面を横切って移動するとき(又はツールが固定されている場合は表面がツールの下を移動するとき)、幾つかの領域における液体材料の堆積を可能にし、他の領域における液体材料の堆積を不可能にする。容器は電気信号に応答して、又はサーマルインクジェット堆積ツールにおいて、ノズルを通して既知の体積のインクを放出する圧電アクチュエータを含むことができ、液体は容器内の抵抗要素によって迅速に加熱され、膨張し、ノズルを通して既知の体積の液体を押し出すことができる。液体は、材料が堆積される表面上に着地するために垂直に移動する液滴を形成する。材料は、小さなであっても非常に正確に配置され得るので、インクジェット堆積後に材料を除去するためのエッチング又は材料除去工程は必要ない。また、材料は、スピン被覆、スクリーン印刷堆積、又はスリット印刷堆積プロセスと比較した場合、ほとんど無駄なく非常に効率的に用いられる。複数のインクジェット堆積パスを用いて、より厚い材料層を構築することができる。

【0142】

本明細書では、「スクリーン印刷堆積」及び「スリット印刷堆積」という用語が用いられる。本明細書で用いるとき、スクリーン印刷堆積とは堆積から除外される領域を覆い、液体インクをステンシルを横切って引きずるためにステンシルを用いることを意味し、一方、ステンシル内の開口はこれらの領域内での堆積を可能にする。本明細書で用いるとき、スリット印刷堆積手段はツール内のスリットを用い、インクがスリットを介して流れて材料を基板上に堆積するときに、スリットを基板を横切って移動させることを意味する。

【0143】

Quad Flat No Leads パッケージ (QFN) は、家電市場において広く用いられているデバイスである。QFN デバイスは、約 20 年間用いられてきた。リード付きデバイスとは異なり、QFN パッケージでは、電気的コンタクト又は端子がモールドキャップ内に挿入される。図 1 を参照して、表面実装のために QFN デバイスから何も延在しない。リードのないパッケージ (QFN 及び SON) のこの特徴は、チップスケールのオーダーで、それらを小さくすることを可能にする。

【0144】

QFN デバイス 10 は、ダイ取り付けパッド 14 を有するリードフレームから始まり、これはサーマルパッドとしても機能することができ、リード 12 は、図 2 を参照されたい。少なくとも 1 つの例において、リードフレームが 200 μm (又は 8 ミルス (mils)) の厚みの銅材で構成され、リードの幅は 200 μm である。次に、集積回路 (IC) ダイ 18 が、ダイ取り付け材料 22 を介して、ダイ取り付けパッド頂部側に取り付けられる。次に、リードフレームリード 12 と IC ダイ 18 の電気的コンタクト又は端子との間にワイヤボンド 20 が形成される。最後に、得られた IC ダイ、ダイ支持パッド、リードフレーム、及びボンドワイヤの組み合わせをモールド化合物 16 で封止する。プラスチックはモールド化合物として用いられることが多いが、セラミックを含む他の材料を用いることもできる。例示の QFN 製造プロセス 34 では、リードフレームストリップ 36 上に複数の QFN デバイス 10 があり、これらは同時にブロックモールド／封止される (図 3 参照)。その後、QFN デバイス 10 は、個々の QFN デバイス又はユニットを製造するために個片化される (図 1 及び図 2 参照)。QFN デバイスの底部の平坦な表面は、印刷配線基板 (PWB) に取り付けするための唯一のコンタクト表面である。リード 12 及びダイ取り付け／サーマルパッド 14 は、プラスチックモールド／封止材 16 によって被覆されていない。ダイ取り付け／サーマルパッド 14 の露出面は、PWB 上の対応するパッドにはんだ付けするか、又は他の熱伝導性ダイ取り付け材料で取り付けることができる。QFN デバイス 10 のリード 12 は、PWB 上の対応する電気的コンタクト又は端子にはんだ付けすることができる。図 4 は、図 2 の基準線 A-A に沿った QFN デバイス 10 の側部断面図である。

【0145】

ワイヤボンディングは、デバイス 10 において上で示されたように、基本的に、標準ワイヤサイズ (及び材料) を用いて一度に 1 つのボンディングをつくるユニットプロセスである。ワイヤレスチップスケールパッケージ (WCSP) などのパッケージは、非常に小さいダイを利用する能力を制限する。ワイヤボンドループの形状のために、後続の封止の工程は、トランスファモールドで行われてもよく、これもまた複雑なプロセスである。ワイヤボンディング及びモルディングプロセスはまた、それぞれのプロセスを介して処理することができるストリップ (リードフレーム) のサイズを厳しく制限する。これは、生産性や、製造に関連するコストを低減する能力を制限する。また、ワイヤボンディングされたデバイスに関連する製造及びコストの問題に加えて、mmWave デバイス (20 ~ 300 GHz) で遭遇するようなより高い動作周波数のために設計されたダイは、ワイヤボンディングされた相互接続を損失性にし、入力信号を信号の意図された宛先から反射させる。これらの問題の全ての結果として、ダイのサイズが縮小し続ける、及び／又は、ダイの動作周波数が増加し続けるにつれて、ワイヤボンディングのための代替の相互接続技術が必要とされる。

【0146】

図 5 は、リードフレームリードと、リードフレームに取り付けられたダイ上のボンドパッドとの間のワイヤボンド相互接続の上述の問題及び制約の多くを克服する、パッケージ化された電子デバイスを製造するための方法を示す。この方法はとりわけ、集積回路が取り付けられるリードフレームの対応するリードに、集積回路ダイ上のボンドパッド間の導電性相互接続を印刷することを含む。印刷の説明される例は、導電性インク、導電性ポリマー、金属充填エポキシ、焼結金属粉末、液体支援焼結粒子、又は、導電性トレース及び／又はコンタクトを形成するためのはんだペーストを印刷又は堆積するための、インクジ

ェットプリンタ、スクライブディスペンス、エアゾールジェット、 μ TP、レーザ転写、スプレー、EHD、マイクロディスペンスなどを含む。一例において、方法500が、複数のリードフレーム又はリードフレームユニットを有するリードフレームストリップの製造を含むことができる502におけるリードフレームの製造を含む。代替として、リードフレームストリップが、代わりに、所望のリードフレームストリップを製造する企業から取得され得る。504におけるウェハ処理は、ウェハ上に複数の所望の集積回路デバイス又は、ダイを製造するために用いられる。506において、ダイ個片化が行われて、複数のダイウェハを個々の集積回路ダイに分離する。代替として、個々の集積回路ダイを、代わりに、所望の集積回路ダイを製造する企業から取得することができる。集積回路ダイは次に、508において、エポキシ、シリコン、はんだ、焼結金属、ハイブリッドポリマー、又は他の接着剤を用いて、リードフレームユニットに取り付けられる。集積回路ダイがリードフレームユニットに取り付けられた後、510において、ダイ上のボンドパッドからリードフレームユニットのそれぞれのリードフィンガーにまたがるベース又は基礎絶縁層が適用される。絶縁層には、ポリマー、エポキシ、シリコン、モールド又は他の絶縁材料を用いることができる。512において、導電性インク、導電性ポリマー、金属充填エポキシ、焼結金属粉末、液体支援焼結粒子、又は基礎絶縁層上はんだペーストを、ダイ上のボンドパッドからリードフレームユニット上のそれぞれのリードフィンガーに堆積するか又はその他の方式で形成することによって、リードフレームユニット上のそれぞれのリードフィンガーに対してダイ上のボンドパッド間に導電性トレースが形成される。514において、導電性トレースの露出部分上に、被覆又は第2の絶縁層が適用される。516において、保護被覆が、ダイ、ベース絶縁層、第2の絶縁層、及びリードフレームリードの、被覆されていない部分又は露出した部分上に適用される。被覆されたダイ／リードフレームは、その後、518において個片化されリードフレームストリップから除去される。

10

20

30

40

50

【0147】

図6～図16は、図5に示されるパッケージ化電子デバイスを製造するための方法に対する様々な例示の変形を示し、それぞれの変形により異なる実施例又は例となる。図6は、工程502と504との間の図5の方法を改変する、パッケージ化電子デバイス600を製造するための1つの例示の方法を示す。この例は、工程504におけるウェハ処理の前に、工程602でリードフレームを予備モールドすることを含む。或いは、リードフレームの予備モールドは、工程502でリードフレームを製造した後であり、工程510で絶縁層を適用する直前の、任意の時点で行うことができる。図7は、工程510と工程512との間の図5の方法を改変する、パッケージ化電子デバイス700を製造するための別の例示の方法を示す。この例は、ダイ上のボンドパッドからリードフレームリードまで絶縁層上に導電性トレースを適用する前に、工程702で絶縁層を硬化させることを含む。図8は、工程508と工程512との間の図5の方法を改変する、パッケージ化電子デバイス800を製造するための更に別の例示の方法を示す。この例は、図5の工程510におけるダイ上のボンドパッドからリードフレームリードまで基礎として絶縁層を適用する工程を、工程802においてダイ上のボンドパッドからリードフレームリードまで基礎として、複数の薄いパスにおいて絶縁層を適用することで置き換えることを含む。この工程は、基本的に、図5の工程510における基礎絶縁層のシングルパス適用を、工程802におけるマルチパス基礎層で置き換える。図9は、工程512と工程514との間の図5の方法を改変する、パッケージ化電子デバイス900を製造するための更に別の例示の方法を示す。この例は、工程514でコンタクトトレース上に第2の絶縁層を適用する前に、工程902で導電性トレースを硬化させることを含む。

【0148】

図10は、工程510と工程514との間の図5の方法を改変する、パッケージ化電子デバイス1000を製造するための別の例示の方法を示す。この例は、図5の工程512におけるダイ上のボンドパッドからリードフレームリードまで絶縁層上の導電性トレースのシングルパス適用を、工程1002におけるダイ上のボンドパッドからリードフレーム

リードまで絶縁層上に適用されるマルチパス導電性トレースで置き換えることを含む。この工程は、本質的に、図5の工程512におけるシングルパス導電性トレースを、工程1002におけるマルチパス導電性トレースで置き換える。図11は、工程510と工程514との間の図5の方法を改変する、パッケージ化電子デバイス1100を製造するための更に別の例示の方法を示す。この例は、図5の工程512におけるダイ上のボンドパッドからリードフレームリードまで絶縁層上に適用された導電性トレースを、工程1102における、ダイ上のボンドパッドからリードフレームリードまでの絶縁層上の複数の形状、サイズ、及び／又は異なる材料を有する導電性トレースで置き換えることを含む。この工程は、本質的に、図5の工程512における単一の形状、サイズ、及び／又は材料トレースを、工程1102における異なる形状、サイズ、及び／又は材料を有する導電性トレースで置換する。図12は、工程510と工程514との間の図5の方法を改変する、パッケージ化電子デバイス1200を製造するための更に別の例示の方法を示す。この例は、図5の工程512における、ダイ上のボンドパッドからリードフレームリードまでの絶縁層上に適用されたシングルパス適用導電性トレースを、工程1202において、異なる形状、サイズ、及び／又は材料を有する複数の薄いパスにおいて適用された導電性トレースで置き換えることを含む。この工程は、本質的に、図5の工程512におけるシングルパス導電性トレースを、工程1202における異なる形状、サイズ、及び／又は物質を有する複数の薄いパスにおいて適用される導電性トレースで置換する。

10

【0149】

図13は、工程512と工程516との間の図5の方法を改変する、パッケージ化された電子デバイス1300を製造するための更に別の例示の方法を示す。この例は、図5の工程514における導電性トレース上のシングルパス第2の絶縁層を、工程1302における導電性トレース上の複数の薄いパスにおいて適用された第2の絶縁層で置き換えることを含む。図14は、工程512と工程516との間の図5の方法を改変する、パッケージ化電子デバイス1400を製造するための別の例示の方法を示す。この例は、図5の工程514における導電性トレース上の第2の絶縁層を、工程1402におけるそれぞれの導電性トレース上の個々の第2の絶縁層で置き換えることを含む。図15は、工程512と工程516との間の図5を改変するパッケージ化電子デバイス1500を製造するための別の例示の方法を示す。この例は、図5の工程514における導電性トレース上の第2の絶縁層を、工程1502におけるそれぞれの導電性トレース上の複数の薄いパスにおける個々の第2の絶縁層で置き換えることを含む。図16は、工程514と工程518との間の図5の方法を改変する、パッケージ化された電子デバイス1600を製造するための更に別の例示の方法を示す。この例は、図5の工程516を、工程1602における、ダイ、リードフレーム、基礎、及び第2の絶縁層の露出部分上に複数のパスにおいて保護被覆を適用することで置き換えることを含む。図6～図16に示される方法の各々は、単独で、又は1つ又はそれ以上他の方法と組合せて、図5における方法を改変するために用いることができる。

20

30

【0150】

ワイヤボンドの上述の欠点を克服するために、種々の実装において、図4におけるワイヤボンド20が、第1及び第2の絶縁層内に囲まれたプリントされた導電性配線又は相互接続で置換される。図17～図92は、図6～図16の様々なもの、又はそれらの組合せによって改変されたものを含む、図5の例示の図5の例示の方法に従った製造を経たパッケージ化された電子デバイス（例えば、この例においてQFNデバイス）を示す。

40

【0151】

一実施例又は例に従って、印刷された導電性トレース又は相互接続を有するQFNデバイスを作製するためのプロセスが、リードフレームストリップの選択又は作製（例えば、図5の502においてつくられる）から始まる。図17Aは、幾つかの個々の6リード又はピンリードフレームユニット37を含むQFNリードフレームストリップ36の上面図である。図17Bは、図17Aの基準線B-Bに沿ったQFNリードフレームストリップ36の断面図である。複数のリードフレームユニットが、単一リードフレームストリップ

50

又はパネルを含み得る。本発明の少なくとも一つの実施例において、この実施例が現在の製造機器によって制限される従来のワイヤボンディング又は従来のモルディングを用いないので、リードフレームは従来のリードフレームよりもはるかに大きいサイズとし得る。例示のリードフレームは4〜8ミルの厚みである。リードフレーム（パネル）のサイズは、50×100mm〜300×200mmである。図18Aは、個々のリードフレームユニット38の上面図である。図18Bは、図18Aの基準線C-Cに沿った個々のリードフレームユニット38の側面図である。図19Aは、ダイの底部表面をリード12の一部に直接取り付けするための代替のチップオンリード（COL）リードフレームユニット40の上面図であり、従って、図18A及び図18Bのリードフレームユニット38に見られるダイ取り付けパッド14を省いている。図19Bは、図19Aの基準線D-Dに沿った個々のリードフレームユニット38の側面図である。

10

【0152】

リードフレームは、モールドコンパウンド、エポキシ、ポリマー、又はセラミックスなどの絶縁材料（例えば、図6の602で製造される）で、金属セクション間の間隙を充填するために予備モールド42され得る。或いは、予備モールドの代わりに、プレテープリードフレームを用いることができる。そのような場合、テープは犠牲とすることができる。予備モールドの厚みはリードフレームの厚みと同じであってもよい。COL構成の場合、この工程は飛ばすことができる。図20Aは、予備モールドされたQFNリードフレームストリップ44の上面図である。図20Bは、図20Aの基準線E-Eに沿った予備モールドされたQFNリードフレームストリップ44の断面図である。図21Aは、QFNリードフレームストリップ46上の予備モールドリードフレームユニット46の上面図である。図21Bは、図21Aに示す事前モールドリードフレームユニット46の基準線F-Fに沿った断面図である。図22Aは、予備モールド48を有するCOLリードフレームユニットの上面図である。図22Bは、図22Aに示す予備モールドリードフレームユニット46の、基準線G-Gに沿った断面図である。或いは、（例えば、図5の502において）リードフレームストリップを製造する代わりに、所望のリードフレームストリップを製造する企業からリードフレームストリップを取得することができる。

20

【0153】

所望のサイズ、形状、及び機能のダイ（図示せず）を製造するために、ウェル技法に従ってウェハ上に複数の集積回路（IC）又は、ダイを製造するために、半導体ウェハが処理される（例えば、図5の504において）。各ダイ部分18は半導体部分（例えば、シリコン）及び導電性特徴50（例えば、銅パッド又はポスト）を含む。或いは、所望の集積回路（IC）又は、ダイを製造するためにウェハを処理する代わりに、所望の集積回路（IC）又は、ダイを製造する企業、例えばテキサス・インスツルメンツ社から、所望の集積回路（IC）又は、ダイを取得することができる。ウェハ上の複数の処理されたダイ部分18はその後、機械的ソーイング、レーザ、ウォータージェット、又は複数のダイ部分を個々の個片化されたダイ18に分離するのに十分なその他の技法などのダイシング技法を用いて、ウェハから個片化される（例えば、図5の506において）。或いは、ウェハ上の個々のダイ18を個片化する代わりに、所望の集積回路（IC）又は、ダイを製造し、ダイ18を個片化してテキサス・インスツルメンツ社などの個々のダイにする企業から所望の個片化されたダイ18を取得することができる。図5は、（502）におけるリードフレームの製造、（504）におけるウェハ処理、及び（506）におけるダイ個片化を説明したが、リードフレームストリップ36及び個片化されたICダイにおけるリードフレームが両方とも完了し、次の処理工程の準備ができる限り、これらの工程の順序及び時期を並べ替えることができる。

30

40

【0154】

パッケージ化された半導体デバイスにおいて、ダイと対応するリードフレーム及び／又はリードとの間の相互接続としてのワイヤボンディングの制約及び欠点を克服するために、本明細書は、ワイヤボンド20などのワイヤボンドを形成する代わりに、ダイ18と対応するリードフレーム及び／又はリードフレームリード12などのリードフレーム部品と

50

の間に印刷及び／又は堆積された導電性トレース又は相互接続を形成するための複数の実装を説明する。従来のワイヤボンディングとは異なり、提案される実装は、ダイ上のボンダッドとリードフレーム上の導体との間に導電性トレース又は相互接続を堆積又は印刷する。印刷された電子機器とは、論理／メモリベースの能動デバイス、並びにセンサ、バッテリー、アンテナ、及び／又は抵抗器、インダクタ、及びコンデンサなどの受動デバイスにおける1つ又は幾つかの機能を達成するために、剛性及び可撓性基板の両方に印刷することができる、電子特性（金属、導電性、半導体、誘電体）を有するインクベースの有機／無機材料の使用を指す。電子機器を印刷するために考慮される印刷技術には、インクジェットプリンタ、エアゾールジェット、 μ TP、レーザ転写、スプレー、EHD／エレクトロスプレー、及びマイクロディスペンシングが含まれ、それらのそれぞれの利点及び欠点は後述する。

10

【0155】

導電性トレース又は相互接続の堆積又は印刷は複数の工程を含む。接着剤ダイ取り付け22が、予備モールドリードフレームユニット46内のダイ取り付けパッド14の頂部側にディスペンス（又は印刷）され得る（図23A及び図23B参照）。図23Aは、ダイ取り付けパッド14上にダイ取り付けの層を有する図21のリードフレーム46の上面図である。図23Bは、基準線H-Hに沿った図23Aのリードフレーム46の側面図である。ダイ取り付け22は、当技術分野で既知の技法を用いて適用されるダイ取り付けテープであってもよく、又はスクリーン印刷、フォトリソグラフィ及びエッチング、若しくはCVD、PVD若しくは真空蒸着などの他の既知の技法を用いて堆積された液体若しくは粘性材料であってもよい。或いは、接着剤ダイ取り付け22を、インクジェット印刷、スプレー被覆、マイクロディスペンシング、エアゾールジェット、ElectroHydroDynamic（EHD）技法を用いて、適切な接着剤及び絶縁性又は導電性を用いて印刷又は堆積することもできる。任意選択的に、チップオンリード（COL）予備モールドリードフレームユニット48内のダイ18を支持するリード12の頂部側に、接着剤ダイ取り付け22を適用、ディスペンス（又は印刷）することができる（図23C及び図23D参照）。図23Cは、リード12上にダイ取り付けの層を有する図22のリードフレーム48の上面図である。図23Dは、基準線H1-H1に沿った図23Cのリードフレーム48の側面図である。或いは、接着剤ダイ取り付け22が代わりに、図23C及び23Dのリード12の代わりに、又は、図23C及び23Dのリード12の代わりに、ダイ18の底部表面にディスペンスされ得る。ダイ取り付け22は、エポキシ、シリコン、はんだ焼結金属、ハイブリッドポリマー、又は他の接着剤から形成することができる。ダイ取り付け22は、熱及び／又は電流がCOL構成のためにダイ取り付けパッド14又は、ダイの下側のリード12を介して伝導されるかどうかを含む設計要件に応じて、導電性又は絶縁性とし得る。COL構成では、ピン短絡を回避するために絶縁ダイ取り付けが必要である。次に、集積回路（IC）ダイ18が、リードフレームユニット上に配置され、ダイ取り付け22が、集積回路（IC）ダイ18を予備モールドリードフレームユニット46に、又は、任意に、予備モールドリードフレームユニット48に（例えば、図5の508において）結合する。

20

30

【0156】

図24Aは、予備モールドリードフレームユニット46のダイ取り付けパッド14の頂部表面にダイ取り付け材料22を介して取り付けられた、集積回路（IC）ダイ18の上面図である。図24Bは、図24Aの基準線I-Iに沿った、予備モールドリードフレームユニット46のダイ取り付けパッド14の頂部表面にダイ取り付け材料22を介して取り付けられた、集積回路（IC）ダイ18の断面図である。図24Cは、チップオンリード（COL）予備モールドリードフレームユニット48のリード12の頂部表面にダイ取り付け材料22を介して取り付けられた、集積回路（IC）ダイ18の任意の例の上面図である。図24Dは、図24Dの基準線I1-I1に沿った、予備モールドリードフレームユニット48のリード12にダイ取り付け材料22を介して取り付けられた集積回路（IC）ダイ18の断面図である。

40

50

【0157】

図25Aは、ダイ支持パッドが存在せず、集積回路（IC）ダイ18がリードフレームユニットのリード12に直接取り付けられている、代替のCOL実施例の上面図である（予備モールドされていないリードフレームが、リード12間にモールド材料がない図24Aの例に示されている）。図25Bは、ダイ支持パッドがなく、集積回路（IC）ダイ18がリードフレームユニットのリード12に直接取り付けられている、図25Aの基準線J-Jに沿った代替のCOL実装の側面図である。

【0158】

ベース又は基礎絶縁層

【0159】

図26A～図36は、510における実装を用いる、図5の例示の方法500に従った製造を経た電子アセンブリを示す。一例において、図26Aではブランケット絶縁層52が、事前モールドリードフレーム46内のリードフィンガー12の頂部表面の一部に及ぶ基礎層として、事前モールド42を横切って、ダイ18の一方の側の上に、ダイ18の頂部を横切って、ダイ18の反対側を横切って、事前モールドリードフレーム46の反対側の事前モールド42を横切って、及び事前モールドリードフレーム46の反対側のリードフィンガー12の頂部表面の一部に及ぶ基礎層として、印刷、堆積、形成、又はその他の方式で適用される（例えば、図5の510において）。任意選択的に、ブランケット絶縁層52が、この時点で（例えば、図7の702において）又は後に付加的な層で硬化させることができる。ブランケット絶縁層52には、ポリマー、エポキシ、シリコン、モールド、又は他の絶縁体を用いることができる。絶縁層52は、リードフレーム46及びダイ18上のトポロジーの輪郭に従い、一方、Z軸におけるターンを平滑化する。絶縁層52は、ダイ18上のボンパッド54とリード12との間に導電性相互接続を形成する導電性インク又は他の導電性材料の後の層のための経路及びアクセスを形成するために適用される。図26Aに見られるように、ブランケット絶縁層52は、ダイ18の頂部表面と、隣接するボンパッド50であるダイ18の側面とを覆う。ブランケット絶縁層52は、適切な絶縁特性を有する、スクリーン印刷、フォトリソグラフィ及びエッチング、CVD、PVD、真空蒸着、インクジェット印刷、スプレー被覆、マイクロディスペンシング、エアゾールジェット、ElectroHydroDynamic（EHD）技法などの複数の技法のうちの1つを用いて形成又は堆積することができる。

【0160】

インクジェット印刷が用いられる場合、絶縁層52は、ポリイミドインク、熱硬化性エポキシ系ポリマーインク、及びUV硬化性アクリレートインクなどのインクジェット堆積適合ポリマーから形成することができる。アセンブリに対する過度の応力を回避するために、3.4GPa未満、より好ましくは2GPa未満の弾性率を有するポリマーを用いることが好ましい。絶縁層52の厚みは2 μ m～35 μ m程度とすることができる。より好ましい範囲は約2 μ m～20 μ m以下であり、更により好ましくは約2 μ m～約10 μ mの範囲である。インクジェット溶媒堆積材料は、溶媒、即ち、初期の厚みを有するので、溶媒が消散した後、残りの材料は、減少した厚みで絶縁層を形成する。所望の厚みを達成するために、複数のインクジェット堆積を行うことができる（例えば、図8の802において）。インクジェット堆積は「ドロップオンデマンド」（DOD）技術を用いることによって材料の正確な配置を可能にし、この技術において、液体の容器はノズルを有し、少量の液体が電気信号に応答してノズルから押し出される。液体は、表面上に垂直に落下すると液滴を形成する。

【0161】

インクジェット堆積ツールの精度は、そのツールが表面を横切って移動するとき（又は、ツールが固定されている場合は表面がツールの下を移動するとき）、幾つかの領域における液体材料の堆積を可能にし、他の領域における液体材料の堆積を不可能にする。絶縁材料は、小さな領域であっても非常に正確に配置され得るので、インクジェット堆積後に材料を除去するためのエッチング又は材料除去工程は必要ない。図26Aを参照すると、

絶縁層 52 は、ダイ 18 上のボンドパッド 50 上のスルーホール又はボイド 54、又はリードフレーム 46 上の各リード 12 の頂部表面の上の絶縁層 52 におけるスルーホール又はボイド 56 を覆わない。インクジェット印刷では、インクジェット堆積後に材料を除去するためのスルーホール又はボイド 54 又は 56 にエッチング又は材料除去工程は必要なく、材料の浪費を低減し、後のエッチング又はアブレーション工程を回避する。スルーホール又はボイド 54 及び 56 は、リードフレーム 46 上のリード 12 とダイ 18 上のボンドパッド 50 との間の導電性材料の後の接続を促進する。絶縁層 52 の所望の厚みを達成するために、複数のインクジェット堆積を行うことができる（例えば、図 8 の 802 において）。シングルパス堆積は、製造スループットを増大させ、コストを低減するが、マルチパス堆積によるより正確及び／又は所望の結果をもたらさない場合がある。付加的なインクジェット材料が開発されるにつれて、溶媒の量の低減が、必要とされる初期厚みを低減することができ、それによって、マルチパス堆積の必要性が低減される。図 26B は、図 26A の基準線 K-K に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図である。

10

【0162】

一例に従って、絶縁層 52 は、その上に導電性材料がダイ 18 上のボンドパッド 50 からリード 12 まで堆積されるブランケット層である。図 26C は、図 26A の基準線 M-M に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図である。図 26D は、図 26A の基準線 W-W に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図であり、ダイ 18 の垂直側部からダイパッド 46 まで下方に延在する絶縁層 52 を示す。

20

【0163】

別の例に従って、絶縁層 52 は、ダイ 18 上のボンドパッド 50 からリード 12 まで堆積される後続の導電性材料のための矩形チャネル又は溝 58 を有するブランケット層である。図 26E は、図 26A の基準線 M-M に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図である。図 26F は、図 26A の基準線 W-W に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図であり、ダイ 18 の垂直側部からダイパッド 46 まで下方に延在する絶縁層 52 を示す。

30

【0164】

更に別の例に従って、絶縁層 52 は、ダイ 18 上のボンドパッド 50 からリード 12 までブランケット層 52 内に形成された半円形チャネル 60 を有するブランケット層である。図 26G は、図 26A の基準線 M-M に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図である。図 26H は、図 26A の基準線 W-W に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図であり、ダイ 18 の垂直側部からダイパッド 46 まで下方に延在する絶縁層 52 を示す。更に別の例に従って、絶縁層 52 は、ダイ 18 上のボンドパッド 50 からリード 12 までブランケット層 52 内に形成された V 字形チャネル 62 を有するブランケット層である。図 26I は、図 26A の基準線 M-M に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図である。図 26J は、図 26A の基準線 W-W に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図であり、ダイ 18 の垂直側部からダイパッド 46 まで下方に延在する絶縁層 52 を示す。ブラン

40

50

ケット層 52 内の矩形 58、半円形 60、及び V 字形 62 チャンネルの上記の例を説明したが、他のチャンネル構成も可能であり本記載によって企図される。

【0165】

別の例において、図 27A において、単一ブランケット絶縁層を用いる代わりに、2つの離間されたハーフブランケット絶縁層 64 が基礎層として適用され、各々は、予備モールドリードフレーム 46 内のリードフィンガー 12 の一部の頂部表面に、予備モールド 42 を横切って、ダイ 18 の一方の側の上に、ダイ 18 上のボンドパッド 50 をちょうど越えたダイ 18 の頂部の一部を横切って（例えば、図 5 の 510 において）及ぶ。任意選択的に、ハーフブランケット絶縁層 64 は、この時点で（例えば、図 7 の 702 において）、又は後に付加的な層で硬化させることができる。ハーフブランケット絶縁層 64 には、ポリマー、エポキシ、シリコン、モールド、又は他の絶縁体を用いることができる。絶縁層 64 は各々、リードフレーム 46 及びダイ 18 上のトポロジーの輪郭に従い、一方、Z 軸におけるターンを平滑化する。絶縁層 64 は、導電性インク又は他の導電性材料の後の層のための経路及びアクセスを形成するために適用される。図 27A に見られるように、各ハーフブランケット絶縁層 64 は、ボンドパッド 50 をちょうど超えるダイ 18 の頂部表面の一部と、ダイ 18 の側面とを覆う。ハーフブランケット絶縁層 64 は、適切な絶縁特性を有する、スクリーン印刷、フォトリソグラフィ及びエッチング、CVD、PVD、真空蒸着、インクジェット印刷、スプレー被覆、マイクロディスペンシング、エアゾールジェット、ElectroHydroDynamic (EHD) 技法などの複数の技法のうちの 1 つを用いて形成又は堆積することができる。

10

20

【0166】

インクジェット印刷が用いられる場合、ハーフブランケット絶縁層 64 は、ポリイミドインク、熱硬化性エポキシ系ポリマーインク、及び UV 硬化性アクリレートインクなどのインクジェット堆積適合ポリマーから形成することができる。アセンブリに対する過度の応力を回避するために、3.4 GPa 未満、より好ましくは 2 GPa 未満の弾性率を有するポリマーを用いることが好ましい。絶縁層 64 の厚みは 2 μm ~ 35 μm 程度とすることができる。より好ましい範囲は約 2 μm ~ 20 μm 以下であり、更により好ましくは約 2 μm ~ 約 10 μm の範囲である。インクジェットプリンタ溶媒堆積材料は、溶媒、即ち初期の厚みを有し、溶媒が消散した後、残りの材料は減少した厚みで絶縁層を形成する。所望の厚みを達成するために、複数のインクジェット堆積を行うことができる（例えば、図 8 の 802 において）。インクジェット堆積は、「ドロップオンデマンド」(DOD) 技術を用いることによって材料の正確な配置を可能にし、この技術において、液体の容器はノズルを有し、少量の液体が電気信号に応答してノズルから押し出される。液体は、表面上に垂直に落下すると液滴を形成する。

30

【0167】

インクジェット堆積ツールの精度は、そのツールが表面を横切って移動するとき（又はツールが固定されている場合は表面がツールの下を移動するとき）、幾つかの領域における液体材料の堆積を可能にし、他の領域における液体材料の堆積を不可能にする。絶縁材料は、小さな領域であっても非常に正確に配置され得るので、インクジェット堆積後に材料を除去するためのエッチング又は材料除去工程は必要ない。図 27A 及び図 27B を参照すると、絶縁層 64 は、ダイ 18 上のボンドパッド 50 の上のスルーホール又はボイド 54、又はリードフレーム 46 上の各リード 12 の頂部表面の上の絶縁層 64 におけるスルーホール又はボイド 56 を覆わない。インクジェット印刷では、インクジェット堆積後に材料を除去するためのスルーホール又はボイド 54 又は 56 にエッチング又は材料除去工程は必要なく、材料の浪費を低減し、後のエッチング又はアブレーション工程を回避する。スルーホール又はボイド 54 及び 56 は、リードフレーム 46 上のリード 12 とダイ 18 上のボンドパッド 50 との間の導電性材料の後の接続を促進する。ハーフブランケット絶縁層 64 の所望の厚みを達成するために、複数のインクジェット堆積を行うことができる（例えば、図 8 の 802 において）。シングルパス堆積は、製造スループットを増大させ、コストを低減させるが、マルチパス堆積で可能な最も正確及び／又は所望の結果を

40

50

もたらさない場合がある。付加的なインクジェット材料が開発されるにつれて、溶媒の量の低減が、必要とされる初期厚みを低減することができ、それによって、マルチパス堆積の必要性が低減される。図 27B は、図 27A の基準線 N-N に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図である。

【0168】

一例に従って、図 27A の各ハーフブランケット絶縁層 64 は、ダイ 18 上のボンドパッド 50 から対応するリード 12 まで導電性材料が堆積されるチャネル又は溝を有さない、ブランケット層である。図 27C は、図 27A の基準線 P-P に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図である。図 27D は、図 27A の基準線 Q-Q に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、ダイ 18 の垂直側部からダイパッド 46 まで下方に延在する絶縁層 64 を示す。別の例に従って、図 27E の各ハーフブランケット絶縁層 64 は、ダイ 18 上のボンドパッド 50 から対応するリード 12 に導電性材料が堆積される、ダイ 18 上のボンドパッド 50 からリード 12 までブランケット層 52 内に形成された矩形チャネル 58 を有するブランケット層である。図 27E は、図 27A の基準線 P-P に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図である。図 27F は、図 27A の基準線 Q-Q に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、ダイ 18 の垂直側部からダイパッド 46 まで下方に延在する絶縁層 64 を示す。

【0169】

更に別の例に従って、各ハーフブランケット絶縁層 64 は、ダイ 18 上のボンドパッド 50 から対応するリード 12 に導電性材料が堆積される、ダイ 18 上のボンドパッド 50 からリード 12 までブランケット層 64 に形成された半円形チャネル 60 を有するブランケット層である。図 27G は、図 27A の基準線 P-P に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図である。図 27H は、図 27A の基準線 Q-Q に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、ダイ 18 の垂直側部からダイパッド 46 まで下方に延在する絶縁層 64 を示す。更に別の例に従って、各ハーフブランケット絶縁層 64 は、ダイ 18 上のボンドパッド 50 からリード 12 までブランケット層 64 内に形成された V 字形チャネル 62 を有するブランケット層であり、V 字形チャネル 62 内で、ダイ 18 上のボンドパッド 50 から対応するリード 12 まで導電性材料が堆積される。図 27I は、図 27A の基準線 P-P に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図である。図 27J は、図 27A の基準線 Q-Q に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、ダイ 18 の垂直側部からダイパッド 46 まで下方に延在する絶縁層 64 を示す。ブランケット層 64 内の矩形 58、半円形 60、及び V 字形 62 チャネルの上記の例を説明したが、他のチャネル構成も可能であり本記載によって企図される。

【0170】

別の例において、図 28A において、個々の絶縁層 66 が、図 26A~J のブランケット絶縁層 52 又は、図 27A~J のハーフブランケット絶縁層 64 の代わりに用いられる。各個々の絶縁層 66 は、後に適用又は堆積される導電層のための基礎層である。個々の

絶縁層 66 の各々は、予備モールドリードフレーム 46 内の個々のリードフィンガー 12 の頂部表面の一部を、予備モールド 42 を横切って、ダイ 18 の一方の側の上に、ダイ 18 の一方の側部の単一ボンドパッド 50 をちょうど超えてダイ 18 の頂部を横切って（例えば、図 5 が 510 において）及ぶ。各絶縁層 66 には、ポリマー、エポキシ、シリコン、モールド、又は他の絶縁体を用いることができる。各絶縁層 66 は、リードフレーム 46 及びダイ 18 上のトポロジーの輪郭に従い、一方、Z 軸におけるターンを平滑化する。各絶縁層 66 は、その上に適用されるべき導電性インク又は他の導電性材料の後の層のための経路又は基礎及びアクセスを形成する。図 28A に見られるように、各絶縁層 66 は、ダイ 18 上のボンドパッド 50 を囲み、ボンドパッド 50 の上の絶縁層 66 にホール、ボイド、又は開口 56 を有する。各絶縁層 64 は、それぞれのボンドパッド 50 から、ダイ 18 の頂部表面の上に、ボンドパッド 50 及びリードフレーム 46 に最も近いダイ 18 の側部を下方に、予備モールド 42 を横切って、予備モールド 42 の他方の側部のリード 12 まで延在する。各リード 12 の頂部の上の絶縁層 64 には、ホール、ボイド、又は開口 54 が形成される。絶縁層 66 は、適切な絶縁特性を有する、スクリーン印刷、フォトリソグラフィ及びエッチング、CVD、PVD、真空蒸着、インクジェット印刷、スプレー被覆、マイクロディスペンシング、エアゾールジェット、ElectroEly Dynamic (EHD) 技法などの複数の技法のうちの 1 つを用いて形成又は堆積することができる。

10

【0171】

インクジェット印刷が用いられる場合、絶縁層 66 は、ポリイミドインク、熱硬化性エポキシ系ポリマーインク、及び UV 硬化性アクリレートインクなどのインクジェット堆積適合ポリマーから形成することができる。アセンブリに対する過度の応力を回避するために、3.4 GPa 未満、より好ましくは 2 GPa 未満の弾性率を有するポリマーを用いることが好ましい。絶縁層 66 の厚みは約 2 μm ~ 35 μm の範囲とすることができる。より好ましい範囲は約 2 μm ~ 20 μm 以下であり、更により好ましくは約 2 μm ~ 約 10 μm の範囲である。インクジェットプリンタ溶媒堆積材料は、溶媒、即ち初期の厚みを有し、溶媒が消散した後、残りの材料は減少した厚みで絶縁層を形成する。任意選択的に、個々の絶縁層 66 はこの時点で（例えば、図 7 の 702 において）、又は後に付加的な層と共に、硬化させることができる。所望の厚みを達成するために、複数のインクジェット堆積を行うことができる（例えば、図 8 の 802 において）。インクジェット堆積は「ドロップオンデマンド」（DOD）技術を用いることによって材料の正確な配置を可能にし、この技術において、液体の容器はノズルを有し、少量の液体が電気信号に応答してノズルから押し出される。液体は、表面上に垂直に落下すると液滴を形成する。

20

30

【0172】

インクジェット堆積ツールの精度は、そのツールが表面を横切って横断するとき（又はツールが固定されている場合は表面がツールの下を移動するとき）、幾つかの領域における液体材料の堆積を可能にし、他の領域（ホール、ボイド、又は開口 54 及び 56 など）において液体材料の堆積を不可能にする。絶縁材料は小さな領域にも非常に正確に配置され得るので、インクジェット堆積後に材料を除去する（例えば、ホール、ボイド、又は開口 54 及び 56 を形成する）ためのエッチング又は材料除去工程は必要とされない。図 28A を参照すると、個々の絶縁層 66 は、ダイ 18 上のボンドパッド 50 の上のスルーホール、ボイド、又は開口 54、又はリードフレーム 46 上の各リード 12 の頂部表面の上の絶縁層 66 におけるスルーホール、ボイド、又は開口 56 を覆わない。インクジェット印刷では、インクジェット堆積後に材料を除去するためのスルーホール又はボイド 54 又は 56 に対するエッチング又は材料除去工程は必要なく、これは、材料の浪費を低減し、後のエッチング又はアブレーション工程を回避する。スルーホール、ボイド、又は開口 54 及び 56 は、リードフレーム 46 上のリード 12 とダイ 18 上の対応するボンドパッド 50 との間の導電性材料の後の接続を促進する。ハーフブランケット絶縁層 66 の所望の厚みを達成するために、複数のインクジェット堆積を行うことができる（例えば、図 8 の 802 において）。シングルパス堆積は、製造スループットを増大させ、コストを低減す

40

50

るが、マルチパス堆積と同じように正確に定義された特徴を生成しない場合がある。付加的なインクジェット材料が開発されるにつれて、溶媒の量の低減が、必要とされる初期厚みを低減することができ、それによって、マルチパス堆積の必要性が低減される。図 28 B は、図 28 A の基準線 R-R に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図である。

【0173】

一例に従って、各絶縁層 66 は、ダイ 18 上のボンドパッド 50 からリード 12 まで上に堆積される後続の導電性材料のためのチャンネル又は溝を有さない、個々の絶縁層である。図 28 C は、図 28 A の基準線 T-T に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図である。図 28 D は、図 28 A の基準線 U-U に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、ダイ 18 の垂直側部からダイパッド 46 まで下方に延在する絶縁層を示す。

【0174】

別の例に従って、各絶縁層 66 は、ダイ 18 上のボンドパッド 50 からリード 12 まで堆積される後続の導電性材料のための矩形形状のチャンネル又は溝を備える、個々の絶縁層である。図 28 E は、図 28 A の基準線 T-T に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、ダイ 18 の頂部表面に矩形チャンネル又は溝 58 を有する各絶縁層 66 を示す。図 28 F は、図 28 A の基準線 U-U に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、ダイ 18 の垂直側部からダイパッド 46 まで下方に延在する絶縁層を示す。更に別の例に従って、各絶縁層 66 は、ダイ 18 上のボンドパッド 50 からリード 12 まで中に堆積される後続の導電性材料のための半円形のチャンネル又は溝を備える、個々の絶縁層である。図 28 G は、図 28 A の基準線 T-T に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、各絶縁層 66 が、ダイ 18 の頂部表面上に半円形のチャンネル又は溝 60 を有することを示す。図 28 H は、図 28 A の基準線 U-U に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、ダイ 18 の垂直側部からダイパッド 46 まで下方に延在する絶縁層を示す。

【0175】

更に別の例に従って、図 28 E の各絶縁層 66 は、ダイ 18 上のボンドパッド 50 からリード 12 まで中に堆積される後続の導電性材料のための V 字型チャンネル又は溝 62 を備えて形成された、個々の絶縁層である。図 28 I は、図 28 A の基準線 T-T に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図である。図 28 J は、図 28 A の基準線 U-U に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、各絶縁層 66 が、ダイ 18 の頂部表面からダイ 18 の側部を下方にリードフレーム 46 の頂部表面まで延在することを示す。ブラケット層 64 における矩形 58、半円形 60、及び V 字形 62 のチャンネルの上記の例を説明したが、他のチャンネル構成も可能であり、本明細書によって予期される。

【0176】

個々の絶縁層 66 は、複数の技法のうちの 1 つを用いて形成又は堆積することができる。絶縁層 66 は、ポリイミドインク、熱硬化性エポキシ系ポリマーインク、及び UV 硬化性アクリレートインクなどのインクジェット堆積適合ポリマーから形成することができる

。アセンブリに対する過度の応力を回避するために、3.4 GPa未満、より好ましくは2 GPa未満の弾性率を有するポリマーを用いることが好ましい。絶縁層52の厚みは2 μm ~ 35 μm 程度とすることができる。より好ましい範囲は約2 μm ~ 20 μm 以下であり、更により好ましくは約2 μm ~ 約10 μm の範囲である。インクジェットプリンタ溶媒堆積材料は、溶媒、即ち初期の厚みを有し、溶媒が消散した後、残りの材料は減少した厚みで絶縁層を形成する。所望の厚みを達成するために、複数のインクジェット堆積を行うことができる（例えば、図8の802において）。インクジェット堆積は「ドロップオンデマンド」（DOD）技術を用いることによって材料の正確な配置を可能にし、この技術において、液体の容器はノズルを有し、少量の液体が電気信号に応答してノズルから押し出される。液体は、表面上に垂直に落下すると液滴を形成する。

10

【0177】

図29A~図29Lは、非スクリーン印刷プロセス800が、制御された横方向又は経路70に沿って並進する（translate）ように制御されるプリントヘッド68を用いて行われ、一方で、絶縁材料を垂直方向72に沿って方向付けて、ブランケット絶縁層52（例えば、図26A~図26J）、ハーフブランケット絶縁層64（例えば、図27A~図27J）、又は個々の絶縁層66（例えば、図28A~図28J）の所望の輪郭を得る例を示す。一例において、プロセスは、三次元（例えば、図に示されるX及びY方向、及び図29A~図29Lのページの外の直交するZ方向）にプリントヘッド68を並進させ、その位置を制御するように構成された、サーボ制御装置などの位置制御装置を有するインクジェットプリントヘッド68を用いて行われる。一実装において、印刷システムは、リードフレーム46の頂部側、ダイ18、及びプリントヘッド68間のY方向間隔を制御しながら、プリントヘッド68をX-Z平面に並進させる。一例における印刷システムはまた、例えば、絶縁材料が印刷される位置及び印刷されない位置に対する正確で高解像度の制御を容易にするために、プリントヘッドのノズルからの絶縁材料の供給を制御して印刷をオン及びオフにする。また、非スクリーン印刷プロセス800は、堆積速度のうちの1つ以上を介して堆積された絶縁材料の厚み（例えば、Y方向）に対する制御を提供し、プリントヘッド68がリードフレーム46及び／又は、ダイ18の特定のエリアの上に配置される時間を制御する。これは、特定の実装において絶縁材料を異なる位置で異なる厚みに印刷することを容易にする。

20

【0178】

非水平面に沿った絶縁層52、64、及び66の所望の輪郭を得るために、絶縁材料は、複数のパスにおいて形成又は適用され得、各パスが所望のX-Y位置でのみZ次元上にビスカス材料をデイスペンスする。材料の粘度、並びに、温度、光、又はガスへの曝露は、部分的に硬化された材料を適所に保つことができる。図29Aは、絶縁材料を適用する前に予備モールドリードフレーム46に取り付けられたダイ18を示す。図29Bは、プリントヘッド68による絶縁材料の印刷の第1のパスの結果を示す。図29Cは、プリントヘッド68による絶縁材料の印刷の第2のパスの結果を示す。図29Dは、プリントヘッド68による絶縁材料の印刷の第3のパスの結果を示す。図29Eは、プリントヘッド68による絶縁材料の印刷の第4のパスの結果を示す。図29Fは、プリントヘッド68による絶縁材料の印刷の第5のパスの結果を示す。図29Gは、プリントヘッド68による絶縁材料の印刷の第6のパスの結果を示す。図29Hは、プリントヘッド68による絶縁材料の印刷の第7のパスの結果を示す。図29Iは、プリントヘッド68による絶縁材料の印刷の第8のパスの結果を示す。図29Jは、プリントヘッド68による絶縁材料の印刷の第9のパスの結果を示す。図29Kは、プリントヘッド68による絶縁材料の印刷の第10のパスの結果を示す。図29Lは、プリントヘッド68による絶縁材料の印刷の最終パスの結果を示す。図29B~図29Lは、プリントヘッド68による絶縁材料の合計11のパスを示すが、用いられる絶縁材料のタイプ、絶縁材料の粘度、絶縁材料の所望の厚み、絶縁材料の堆積の制御の所望の解像度などを含む多くの要因に応じて、より多くの又はより少ない数の絶縁材料を実際に用いることができる。また、ブランケット層52を堆積する例において、ブランケット層52の一部がダイ18の反対側のボンドパッド5

30

40

50

0の間のダイ18の頂部表面を横切って延在し得る（図29K及び図29Lには示されていない）。

【0179】

絶縁材料の異なる向きは、印刷された又はその他の方式で堆積された絶縁材料のタイプ、粘度、及び量に応じて行うことができる。図30は、絶縁層（52、64、66）内、特にダイ18の側壁表面の周りに、より大量の絶縁材料を含む一例を示し、ここで、それは予備モールドリードフレーム46のダイ支持パッド14に取り付けられ、絶縁層（52、64、66）の頂部表面は、ダイ18の頂部表面からリード12の頂部表面までほぼ対角層にある。図31は、より薄い絶縁層（52、64、66）が、特にダイ18の側壁表面の周りに、より少量の絶縁材料を含む別の例を示し、ここで、それは予備モールドリードフレーム46のダイ支持パッド14に取り付けられ、絶縁層（52、64、66）は、ダイ18の頂部表面からダイ取り付けパッドに向かってほぼ垂直層にある。図32は、より薄いダイ18を用いることによって絶縁層（52、64、66）の全高を低減することができる更に別の例を示す。図33は、より厚いダイ取り付け22が用いられる更に別の例を示し、その一部がダイ18から離れるようにダイパッド14に沿って外方に延在し、従って、特にダイ18の側壁表面の周りに、より少量の絶縁材料が堆積されるより薄い絶縁層（52、64、66）の使用を可能にし、ここで、それは予備モールドリードフレーム46のダイ支持パッド14に取り付けられ、絶縁層（52、64、66）は、ダイ18の頂部表面からダイ取り付けパッド14に向かってほぼ垂直層にある。しかしながら、絶縁材料、特にポリマーの収縮は、最も近いコンタクト表面からのその距離に比例する（図34参照）。

10

20

【0180】

図35は、かなりの絶縁層が、対応するダイ及びリードフレーム上に形成される例を示す。ダイ及びリードフレーム上に堆積されたかなりの量の絶縁材料から凸形状が生じる。絶縁材料の厚い又は不均一な層は、熱膨張係数（CTE）に起因して、パッケージングされたデバイスを含む異なる材料の膨張及び収縮特性に起因して、パッケージングされた半導体デバイス内に増加した応力を生じさせる。図36は、凸状の外側表面を有する絶縁層のCTE収縮の結果を示し、収縮は最も近い固体表面に向かって最大となり、これは、絶縁層と、それが取り付けられる任意の他の表面との間の分離をもたらす。一方、予備モールドリードフレーム46の水平面及びダイ18の垂直側部表面の輪郭となるより薄い絶縁層は、一層の均一性をもたらす、CTEに関連する応力を低減する。また、ダイ18の垂直方向の厚みを減少させることは、絶縁層の垂直方向の高さを減少させることによって、CTEに関連する応力を減少させるのに役立つ。

30

【0181】

図29B～図29Lに示す例において、非スクリーン印刷プロセス800はインクジェット印刷プロセスである。非スクリーン印刷プロセス800のインクジェットプリンタ実装は、約100ミクロンから10～50ミクロンまでの特徴サイズを効率的に印刷するのに有利である。別の例において、非スクリーン印刷プロセス800は静電ジェット印刷プロセスである。非スクリーン印刷プロセス800の静電ジェット印刷実装は、例えば、10～50μmまでの特徴サイズを印刷するために、より微細な解像度を提供する。絶縁層のための材料は溶媒を含み、従って、絶縁層はまず、所望の完成層よりも厚い層で堆積される。一例において、絶縁層のために堆積される材料は60%が溶媒であり、そのため、まず堆積された材料の40%のみが、急速乾燥後に残る。代替の材料は、溶媒対材料の比が低減され得、その結果、より少ない溶媒が散逸されるので、同じ厚みの最終層のために必要とされる初期厚みがより小さくなる。絶縁層用の非モールド材料は、例えば20～30%の充填剤質量の軽充填ローディングを有し、これは、粘度、共形性、濡れ性、弾性率、及び熱膨張係数（CTE）の制御を提供する。対照的に、絶縁層としてモールド化合物が用いられる場合、幾つかの配置で用いられるモールド化合物は、90%充填材重量とし得る。一方、パッケージングのための液体樹脂は、50～60%の充填材重量を有し得る。代替の配置において、絶縁層（52、64、66）は、スプレー、スピン被覆、他の方

40

50

法によるディスペンス、及び気相成長によって堆積され得る。

【0182】

図37A、図37B、図38A、図38B、図39A及び図39Bは、代替のチップオンリード（COL）パッケージ化電子デバイスを示す。代替のチップオンリード（COL）パッケージ化電子デバイスと前述のデバイスとの間の大きな違いは、COLデバイスにおけるリードフレーム46であり、このリードフレームは、ダイ取り付けパッドから離間されたダイ取り付けパッド14及びリード12を有し、リードを含むがダイ取り付けパッドを含まないリードフレームで置換される。COLデバイスの場合、半導体ダイは、ダイ取り付けパッド14などのダイ取り付けパッドではなく、リードに直接取り付けられ、リードによって支持される。COLデバイスを製造するための実際の工程は、さもなければ、ダイ取り付けパッドから離間されたリードを備えるダイ取り付けパッドを有するデバイスについて先に説明した製造と実質的に同様であり（図27A～図29Lを参照）、本明細書では繰り返さない。

10

導電性トレース又は相互接続

【0183】

図40A～図43Lは、工程512における実装を用いる、図5の例示の方法500に従った製造を経た電子アセンブリを示す。工程512は、ダイ上のボンドパッドからリードフレームリードまで、絶縁層上に導電性トレースを適用することを含む。導電性トレース及び任意のコンタクトは、低抵抗材料を用いて作製することができる。導電性インク、導電性ポリマー、金属充填エポキシ、焼結金属粉末、液体支援焼結粒子、はんだペーストなどを用いて、このトレース及びコンタクトを形成することができる。この材料は、インクジェット印刷、EHD／エレクトロスプレー印刷、スプレー被覆印刷、エアゾールジェット印刷、マイクロディスペンシング印刷、レーザ誘起前方転写印刷、マイクロ転写印刷、スクライプディスペンシング、スクリーン印刷を含む多くの技法の少なくとも1つを用いて適用することができる。導電性トレースを形成する導電性材料は、前述のブランケット52、ハーフブランケット64、及び基礎絶縁層を形成する個々の絶縁層66によってつくられる輪郭内に拘束される。これにより、予期しない短絡や開路が回避される。導電性材料は、基礎層の輪郭に従い、その前の層及び次の被覆層と良好に接着する。

20

【0184】

図40Aは、複数の導電性トレース又は相互接続74が、ブランケット絶縁層52（例えば、図26A～図26J）上に印刷又は形成される例を示し、各々の導電性トレース又は相互接続は、ダイ18のそれぞれのボンドパッド50と、予備モールドリードフレーム46のそれぞれのリード12の対応する頂部表面との間にある（例えば、図5の512において）。一例において、各導電性トレース又は相互接続部74の一端が、ブランケット絶縁層52のスルーホール又はボイド54を介して下方に、及び、ダイ18のそれぞれのボンドパッド50に延在し、各導電性トレース又は相互接続部74の別の反対側の端部が、スルーホール又はボイド56を介して下方に、リードフレーム46上の対応するリード12の頂部表面まで延在する。別の例において、はんだボール、はんだペースト、又は他の導電性材料が、導電性トレース又は相互接続が印刷又は堆積される（図示せず）前に、スルーホール又はボイド54及び56内に印刷又は堆積される。この例では、各導電性トレース又は相互接続部74の一端が、スルーホール又はボイド54におけるそれぞれのはんだボール、はんだペースト又は他の導電性材料まで延在し、導電性トレース又は相互接続部74の他端が、スルーホール又はボイド54内のはんだボール、はんだペースト、又は他の導電性材料まで延在する。上記の工程を繰り返して、ダイ18上の残りのボンドパッド50の各々を、リードフレーム46の対応するそれぞれのリード12の頂部表面に接続する。任意選択的に、導電性トレース又は相互接続74は、導電性材料の各層が適用された後（例えば、図9の902において）、又は導電性材料の複数の層が適用された後に硬化され得る。

30

40

【0185】

各導電性トレース又は相互接続74は、リードフレーム46及びダイ18上のトポロジ

50

一の輪郭に従う絶縁層52のトポロジーに従い、一方、Z軸におけるターンを平滑化する。図40Aに見られるように、相互接続部74の各々は、ダイ18上のボンドパッド50を、予備モールドリードフレーム46上の対応するリード12に結合する。図40Aの例において、導電性トレース又は相互接続74が、ダイ18上の6つのボンドパッド50の各々を、予備モールドリードフレーム46上の6つのリードのうちの対応する1つに結合する。各導電性トレース又は相互接続74は、前述の印刷技法のうちの1つを用いて形成又は堆積することができる。各導電性トレース又は相互接続74は、導電性インク、導電性ポリマー、金属充填エポキシ、焼結金属粉末、液体支援焼結粒子、はんだペーストなどから形成することができる。選択された導電性材料は、アセンブリに対する過度の応力を回避するために、3.4 GPa未満の弾性率、より好ましくは2 GPa未満の弾性率を有することが好ましい。導電層74の厚みは約2 μm ~ 35 μm の範囲とすることができる。より好ましい範囲は約2 μm ~ 20 μm 以下であり、更により好ましくは約2 μm ~ 約10 μm の範囲である。インクジェット印刷が用いられるとき、インクジェット溶媒堆積材料は溶媒、即ち、初期の厚みを有し、溶媒が消散した後、残りの材料は低減された厚みで導電性トレース又は相互接続74を形成する。所望の厚みを達成するために、複数のインクジェット堆積を行うことができる（例えば、図10の1002において）。インクジェット堆積は「ドロップオンデマンド」（DOD）技術を用いることによって材料の正確な配置を可能にし、この技術において、液体の容器はノズルを有し、少量の液体が電気信号に応答してノズルから押し出される。液体は、表面上に垂直に落下すると液滴を形成する。

10

20

【0186】

インクジェット堆積ツールの精度は、そのツールが表面を横切って移動するとき（又はツールが固定されている場合は表面がツールの下を移動するとき）、幾つかの領域における液体材料の堆積を可能にし、他の領域における液体材料の堆積を不可能にする。導電性材料は、小さな領域であっても非常に正確に配置され得るので、インクジェット堆積後に材料を除去するためのエッチング又は材料除去工程は必要ない。導電性トレース又は相互接続74の所望の厚みを達成するために、単一堆積を実施することができ、又は複数のインクジェット堆積を実施することができる（例えば、図10の1002において）。シングルパス堆積は、製造スループットを増加させるためにより好ましく、コストを低減するが、マルチパス堆積によって生成されるような正確な及び／又は望ましい結果を生成し得ない。付加的なインクジェット材料が開発されるにつれて、溶媒の量の低減が、必要とされる初期厚みを低減することができ、それによって、マルチパス堆積の必要性が低減される。図40Bは、図40Aの基準線K2-K2に沿った断面図である。

30

【0187】

一例に従って、複数の導電性トレース又は相互接続74が、ダイ18上のボンドパッド50からリード12まで堆積される導電性トレース又は相互接続74のためのチャンネル又は溝を含まないブランケット絶縁層52の上に形成される。図40Cは、図40Aの基準線M2-M2に沿った、予備モールドリードフレームユニット46のダイ取り付けパッド14の頂部表面にダイ取り付け材料22を介して取り付けられた、集積回路（IC）ダイ18の断面図である。図40Dは、図40Aの基準線W2-W2に沿った、予備モールドリードフレームユニット46のダイ取り付けパッド14の頂部表面にダイ取り付け材料22を介して取り付けられた、集積回路（IC）ダイ18の断面図であり、この図は、絶縁層52の頂部上に導電性トレース又は相互接続74を有するダイパッド46までダイ18の垂直側部を下方に延在する絶縁層52を示す。相互接続部74を含むための絶縁層52（例えば、図40C及び40D）におけるチャンネル又は溝がないので、得られる導電性トレース又は相互接続部74の形状は、印刷又は堆積される導電性材料のタイプ、量、及び粘度、並びに、層に適用される層の数及び硬化に応じて、正方形、矩形、半円形を含むほぼ任意の所望の形状とし得る。

40

【0188】

別の例に従って、絶縁層52は、ダイ18上のボンドパッド50からリード12まで堆

50

積される後続の導電性材料のための矩形チャンネル又は溝 5 8 を有するブランケット層である。図 4 0 E は、図 4 0 A の基準線 M 2 - M 2 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図である。導電性トレース又は相互接続 7 4 は、矩形チャンネル又は溝 5 8 内に、部分的に (図 4 0 E 参照)、又は完全に (図示せず) 形成され、導電性トレース又は相互接続を矩形形状にする。付加的な導電性材料が堆積される場合、及び／又はより高い粘度を有する場合、及び／又は導電性材料が適用された直後に硬化が行われる場合、導電性トレース又は相互接続 7 4 の一部が、矩形チャンネル又は溝 5 8 の上方に延在することができる。図 4 0 F は、図 4 0 A の基準線 W 2 - W 2 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図であり、ダイ 1 8 の垂直側部からダイパッド 4 6 まで下方に延在する絶縁層 5 2 を示す。

10

【0189】

更に別の例に従って、絶縁層 5 2 は、ダイ 1 8 上のボンドパッド 5 0 からリード 1 2 まで堆積される後続の導電性材料のための半円形 (すなわち、半円) チャンネル又は溝 6 0 を有するブランケット層である。図 4 0 G は、図 4 0 A の基準線 M 2 - M 2 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図である。導電性トレース又は相互接続 7 4 は、半円形のチャンネル又は溝 6 0 内に、部分的に (図 4 0 G 参照)、又は完全に (図示せず) 形成され、導電性トレース又は相互接続 7 4 に絶縁層 5 2 内の半円形の形状を提供する。導電性トレース又は相互接続 7 4 は半円形のチャンネル又は溝 6 0 の上に延在することができ、付加的な導電性材料が堆積される場合、及び／又はより高い粘度を有する場合、及び／又は導電性材料が適用された直後に硬化が行われる場合、より多くの完全な円形の導電性トレース又は相互接続 7 4 となる。図 4 0 H は、図 4 0 A の基準線 W 2 - W 2 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図である。

20

【0190】

更に別の例に従って、絶縁層 5 2 は、ダイ 1 8 上のボンドパッド 5 0 からリード 1 2 まで堆積される後続の導電性材料のための V 字形チャンネル又は溝 6 2 を有するブランケット層である。図 4 0 I は、図 4 0 A の基準線 M 2 - M 2 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図である。導電性トレース又は相互接続 7 4 は、部分的に (図 4 0 I 参照)、又は完全に (図示せず)、V 字形チャンネル又は溝 6 2 内に形成され、導電性トレース又は相互接続 7 4 に絶縁層 5 2 内の V 字形の外観を提供する。導電性トレース又は相互接続 7 4 は V 字形チャンネル又は溝 6 2 の上に延在することができ、付加的な導電性材料が堆積される場合、及び／又はより高い粘度を有する場合、及び／又は導電性材料が適用された直後に硬化が行われる場合、より高い V 字形導電性トレース又は相互接続 7 4 となる。図 4 0 J は、図 4 0 A の基準線 W 2 - W 2 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図である。

30

40

【0191】

図 4 1 A は、基礎層として適用される 2 つの離間されたハーフブランケット絶縁層 6 4 (例えば、図 2 7 A ~ 図 2 7 J) 上に、複数の導電性トレース又は相互接続 7 4 が印刷又は形成される例を示し、各々が、予備モールドリードフレーム 4 6 内のリードフィンガー 1 2 の一部の頂部表面に、予備モールド 4 2 を横切って、ダイ 1 8 の一方の側の上に、ダイ 1 8 上のボンドパッド 5 0 をちょうど超えてダイ 1 8 の頂部の一部を横切ってわたる (例えば、図 5 の 5 1 2 において)。一例において、各導電性トレース又は相互接続部 7 4 の一端が、ハーフブランケット絶縁層 6 4 のうちの 1 つのそれぞれのスルーホール又はボイド 5 4 を介して下方に、ダイ 1 8 上のボンドパッド 5 0 に延在し、導電性トレース又は

50

相互接続部 7 4 の別の反対側の端部が、スルーホール又はボイド 5 6 を介して下方に、リードフレーム 4 6 上の対応するリード 1 2 の頂部表面まで延在する。別の例において、はんだボール、はんだペースト、又は他の導電性材料が、導電性トレース又は相互接続が印刷又は堆積される（図示せず）前に、スルーホール又はボイド 5 4 及び 5 6 内に印刷又は堆積される。この例では、導電性トレース又は相互接続部 7 4 の一端が、スルーホール又はボイド 5 4 内のはんだボール、はんだペースト、又は他の導電性材料まで延在し、導電性トレース又は相互接続部 7 4 の他端が、スルーホール又はボイド 5 4 内のはんだボール、はんだペースト、又は他の導電性材料まで延在する。上記の工程を繰り返して、ダイ 1 8 上の残りのボンドパッド 5 0 の各々を、リードフレーム 4 6 の対応するそれぞれのリード 1 2 の頂部表面に接続する。任意選択的に、導電性トレース又は相互接続 7 4 は、導電性材料の各層が適用された後（例えば、図 9 の 9 0 2 において）、又は導電性材料の複数の層が適用された後に硬化され得る。

10

【0192】

各導電性トレース又は相互接続 7 4 は、リードフレーム 4 6 及びダイ 1 8 上のトポロジーの輪郭に従う絶縁層 6 4 のうちの 1 つのトポロジーに従い、一方、Z 軸におけるターンを平滑化する。図 4 1 A に見られるように、相互接続部 7 4 の各々は、ダイ 1 8 上のボンドパッド 5 0 を、予備モールドリードフレーム 4 6 上の対応するリード 1 2 に結合する。図 4 1 A の例において、導電性トレース又は相互接続 7 4 が、ダイ 1 8 上の 6 つのボンドパッド 5 0 の各々を、予備モールドリードフレーム 4 6 上の 6 つのリードのうちの対応する 1 つに結合する。各導電性トレース又は相互接続 7 4 は、前述の印刷技法のうちの 1 つを用いて形成又は堆積することができる。各導電性トレース又は相互接続 7 4 は、導電性インク、導電性ポリマー、金属充填エポキシ、焼結金属粉末、液体支援焼結粒子、はんだペーストなどから形成することができる。選択された導電性材料は、アセンブリに対する過度の応力を回避するために、3.4 GPa 未満の弾性率、より好ましくは 2 GPa 未満の弾性率を有することが好ましい。導電層 7 4 の厚みは約 $2\text{ }\mu\text{m}$ ~ $35\text{ }\mu\text{m}$ の範囲とすることができる。より好ましい範囲は約 $2\text{ }\mu\text{m}$ ~ $20\text{ }\mu\text{m}$ 以下であり、更により好ましくは約 $2\text{ }\mu\text{m}$ ~ 約 $10\text{ }\mu\text{m}$ の範囲である。インクジェット印刷が用いられるとき、インクジェット溶媒堆積材料は溶媒、即ち、初期の厚みを有し、溶媒が消散した後、残りの材料は低減された厚みで導電性トレース又は相互接続 7 4 を形成する。所望の厚みを達成するために、複数のインクジェット堆積を行うことができる（例えば、図 10 の 1 0 0 2 において）。インクジェット堆積は、「ドロップオンデマンド」（DOD）技術を用いることによって材料の正確な配置を可能にし、この技術において、液体の容器はノズルを有し、少量の液体が電気信号に応答してノズルから押し出されると液滴を形成する。

20

30

【0193】

インクジェット堆積ツールの精度は、そのツールが表面を横切って移動するとき（又はツールが固定されている場合は表面がツールの下を移動するとき）、幾つかの領域における液体材料の堆積を可能にし、他の領域における液体材料の堆積を不可能にする。導電性材料は、小さな領域であっても非常に正確に配置され得るので、インクジェット堆積後に材料を除去するためのエッチング又は材料除去工程は必要ない。導電性トレース又は相互接続 7 4 の所望の厚みを達成するために、単一堆積を実施することができ、又は複数のインクジェット堆積を実施することができる（例えば、図 10 の 1 0 0 2 において）。シングルパス堆積は、製造スループットを増加させるためにより好ましく、コストを低減するが、マルチパス堆積ほど正確及び／又は所望の結果をもたらさない場合がある。付加的なインクジェット材料が開発されるにつれて、溶媒の量の低減が、必要とされる初期厚みを低減することができ、それによって、マルチパス堆積の必要性が低減される。図 4 1 B は、基準線 N 2 - N 2 に沿った図 4 1 A の断面図である。

40

【0194】

一例に従って、複数の導電性トレース又は相互接続 7 4 が、ダイ 1 8 上のボンドパッド 5 0 からリード 1 2 まで堆積される導電性トレース又は相互接続 7 4 のためのチャンネル又

50

は溝を含まない各ハーフブランケットブランケット絶縁層 6 4 の頂部上に形成される。図 4 1 C は、図 4 1 A の基準線 P 2 - P 2 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図である。図 4 1 D は、図 4 1 A の基準線 Q 2 - Q 2 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図であり、各絶縁層 6 4 が、ダイ 1 8 の垂直側部を下方に延在して、絶縁層 6 4 の頂部上に導電性トレース又は相互接続 7 4 を有するダイパッド 4 6 を示す。相互接続部 7 4 を含むための絶縁層 6 4 (例えば、図 4 1 C 及び 4 1 D) におけるチャンネル又は溝がないので、得られる導電性トレース又は相互接続部 7 4 の形状は、印刷又は堆積される導電性材料のタイプ、量、及び粘度、並びに、層に適用される層の数及び硬化に応じて、正方形、矩形、半円形、又は V 字形を含むほぼ任意の形状とし得る。

10

【0195】

別の例に従って、ハーフブランケット絶縁層 6 4 は、ダイ 1 8 上のボンドパッド 5 0 からリード 1 2 まで堆積される後続の導電性材料のための矩形チャンネル又は溝 5 8 を含む。図 4 1 E は、図 4 1 A の基準線 P 2 - P 2 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図である。導電性トレース又は相互接続 7 4 は、矩形チャンネル又は溝 5 8 内に、部分的に (図 4 1 E 参照)、又は完全に (図示せず) 形成され、導電性トレース又は相互接続 7 4 に矩形形状を提供する。付加的な導電性材料が堆積される場合、及び/又はより高い粘度を有する場合、及び/又は導電性材料が適用された直後に硬化が行われる場合、導電性トレース又は相互接続 7 4 の一部が、矩形チャンネル又は溝 5 8 の上方に延在することができる。図 4 1 F は、図 4 1 A の基準線 Q 2 - Q 2 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面に、ダイ取り付け材 2 2 を介して取り付けられた集積回路 (IC) ダイ 1 8 の断面図であり、ダイパッド 4 6 に対してダイ 1 8 の垂直側部を下方に延在する絶縁層 6 4 を示す。

20

【0196】

更に別の例に従って、絶縁層 6 4 は、ダイ 1 8 上のボンドパッド 5 0 からリード 1 2 まで堆積される後続の導電性材料のための半円形 (すなわち、半円) チャンネル又は溝 6 0 を含む。図 4 1 G は、図 4 1 A の基準線 P 2 - P 2 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図である。導電性トレース又は相互接続 7 4 は、半円形のチャンネル又は溝 6 0 内に、部分的に (図 1 G 参照)、又は完全に (図示せず) 形成され、導電性トレース又は相互接続 7 4 に半円形の形状を提供する。導電性トレース又は相互接続 7 4 は半円形のチャンネル又は溝 6 0 の上に延在することができ、付加的な導電性材料が堆積される場合、及び/又はより高い粘度を有する場合、及び/又は導電性材料が適用された直後に硬化が行われる場合、より多くの完全な円形の導電性トレース又は相互接続 7 4 となる。図 4 1 H は、図 4 1 A の基準線 Q 2 - Q 2 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図である。

30

40

【0197】

更に別の例に従って、絶縁層 6 4 は、ダイ 1 8 上のボンドパッド 5 0 からリード 1 2 まで堆積される後続の導電性材料のための V 字形チャンネル又は溝 6 2 を含む。図 4 1 I は、図 4 1 A の基準線 P 2 - P 2 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図である。導電性トレース又は相互接続 7 4 は、部分的に (図 4 1 I を参照)、又は完全に (図示せず)、V 字形のチャンネル又は溝 6 2 内に形成され、導電性トレース又は相互接続 7 4 に V 字形の外観を提供する。導電性トレース又は相互接続 7 4 は V 字形チャンネル又は溝 6 2 の上に延在することができ、付加的な導電性材料が堆積される場合、及び/又はより高い粘度を有する場合、及び/又は導電性材料が適用され

50

た直後に硬化が行われる場合、より高いV字形導電性トレース又は相互接続74となる。図41Jは、図41Aの基準線Q2-Q2に沿った、予備モールドリードフレームユニット46のダイ取り付けパッド14の頂部表面にダイ取り付け材料22を介して取り付けられた、集積回路(IC)ダイ18の断面図である。

【0198】

図42Aは、基礎層として適用される個々の絶縁層66(例えば、図28A~図28J)上に導電層74が印刷又は形成される例を示し、各々が、予備モールドリードフレーム46内のリードフィンガー12の一部の頂部表面に、予備モールド42を横切って、ダイ18の一方の側の上に、ダイ18上のボンドパッド50をちょうど超えてダイ18の頂部の一部を横切って(例えば、図5の512において)及ぶ。一例において、各導電性トレース又は相互接続74の一端が、個々の絶縁層66内のそれぞれのスルーホール又はボイド54を介して下方に、ダイ18上のボンドパッド50まで延在し、各導電性トレース又は相互接続74の別の反対側の端部が、それぞれのスルーホール又はボイド56を介して下方に、リードフレーム46上の対応するリード12の頂部表面まで延在する。別の例において、はんだボール、はんだペースト、又は他の導電性材料が、導電性トレース又は相互接続が印刷又は堆積される(図示せず)前に、スルーホール又はボイド54及び56内に印刷又は堆積される。この例では、導電性トレース又は相互接続部74の一端が、スルーホール又はボイド54内のはんだボール、はんだペースト、又は他の導電性材料まで延在し、導電性トレース又は相互接続部74の他端が、スルーホール又はボイド54内のはんだボール、はんだペースト、又は他の導電性材料まで延在する。上記の工程を繰り返して、ダイ18上の残りのボンドパッド50の各々を、リードフレーム46の対応するそれぞれのリード12の頂部表面に接続する。任意選択的に、導電性トレース又は相互接続74は、導電性材料の各層が適用された後(例えば、図9の902において)、又は導電性材料の複数の層が適用された後に、硬化され得る。

【0199】

各導電性トレース又は相互接続74は、リードフレーム46及びダイ18上のトポロジーの輪郭に従う個々の絶縁層66のトポロジーに従い、一方、Z軸におけるターンを平滑化する。図42Aに見られるように、相互接続部74の各々は、ダイ18上のボンドパッド50を、予備モールドリードフレーム46上の対応するリード12に結合する。図42Aの例において、導電性トレース又は相互接続74が、ダイ18上の6つのボンドパッド50の各々を、予備モールドリードフレーム46上の6つのリードのうちの対応する1つに結合する。各導電性トレース又は相互接続74は、以前に確認された複数の印刷技法のうちの1つを用いて形成又は堆積され得る。各導電性トレース又は相互接続74は、導電性インク、導電性ポリマー、金属充填エポキシ、焼結金属粉末、液体支援焼結粒子、はんだペーストなどから形成することができる。選択された導電性材料は、アセンブリに対する過度の応力を回避するために、3.4GPa未満の弾性率、より好ましくは2GPa未満の弾性率を有することが好ましい。導電層74の厚みは約2 μ m~35 μ mの範囲とすることができる。より好ましい範囲は約2 μ m~20 μ m以下であり、更により好ましくは約2 μ m~約10 μ mの範囲である。インクジェット印刷が用いられる場合、インクジェット溶媒堆積材料は溶媒、即ち、初期の厚みを有し、溶媒が消散した後、残りの材料は、低減された厚みで導電性トレース又は相互接続74を形成する。所望の厚みを達成するために、複数のインクジェット堆積を行うことができる(例えば、図10の1002において)。インクジェット堆積は、「ドロップオンデマンド」(DOD)技術を用いることによって材料の正確な配置を可能にし、この技術において、液体の容器はノズルを有し、少量の液体が電気信号に応答してノズルから押し出される。液体は、表面上に垂直に落下すると液滴を形成する。

【0200】

インクジェット堆積ツールの精度は、そのツールが表面を横切って移動するとき(又はツールが固定されている場合は表面がツールの下を移動するとき)、幾つかの領域における液体材料の堆積を可能にし、他の領域における液体材料の堆積を不可能にする。導電性

材料は、小さな領域であっても非常に正確に配置され得るので、インクジェット堆積後に材料を除去するためのエッチング又は材料除去工程は必要ない。導電性トレース又は相互接続 7 4 の所望の厚みを達成するために、単一堆積を実施することができ、又は複数のインクジェット堆積を実施することができる（例えば、図 1 0 の 1 0 0 2 において）。シングルパス堆積は、製造スループットを増加させるためにより好ましく、コストを低減するが、マルチパス堆積のような正確な及び／又は所望の結果を生じない場合がある。付加的なインクジェット材料が開発されるにつれて、溶媒の量の低減が、必要とされる初期厚みを低減することができ、それによって、マルチパス堆積の必要性が低減される。図 4 2 B は、基準線 R 2 - R 2 に沿った図 4 2 A の断面図である。

【0201】

一例に従って、複数の導電性トレース又は相互接続 7 4 の各々は、ダイ 1 8 上のボンドパッド 5 0 からリード 1 2 まで堆積される導電性トレース又は相互接続 7 4 のためのチャネル又は溝を含まないそれぞれの絶縁層 6 6 の上に形成される。図 4 2 C は、図 4 2 A の基準線 T 2 - T 2 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路（IC）ダイ 1 8 の断面図である。図 4 2 D は、図 4 2 A の基準線 U 2 - U 2 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路（IC）ダイ 1 8 の断面図であり、各絶縁層 6 6 の頂部上に導電性トレース又は相互接続 7 4 を有するダイパッド 4 6 までダイ 1 8 の垂直側部を下方に延在する各絶縁層 6 6 を示す。相互接続部 7 4 を含むための絶縁層 6 6 （例えば、図 4 2 C 及び 4 2 D）におけるチャネル又は溝が存在しないので、得られる導電性トレース又は相互接続部 7 4 の形状は、印刷又は堆積される導電性材料のタイプ、量、及び粘度、並びに、層に適用される層の数及び硬化に応じて、正方形、矩形、半円形、又は V タイプを含むほぼ任意の形状とし得る

【0202】

別の例に従って、個々の絶縁層 6 6 は各々、ダイ 1 8 上のボンドパッド 5 0 からリード 1 2 まで堆積される後続の導電性材料のための矩形チャネル又は溝 5 8 を含む。図 4 2 E は、図 4 2 A の基準線 T 2 - T 2 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路（IC）ダイ 1 8 の断面図である。導電性トレース又は相互接続 7 4 は、矩形チャネル又は溝 5 8 内に、部分的に（図 5 0 E 参照）、又は完全に（図示せず）形成され、導電性トレース又は相互接続 7 4 に矩形形状を提供する。付加的な導電性材料が堆積される場合、及び／又はより高い粘度を有する場合、及び／又は導電性材料が適用された直後に硬化が行われる場合、導電性トレース又は相互接続 7 4 の一部が、矩形チャネル又は溝 5 8 の上方に延在することができる。図 4 2 F は、図 4 2 A の基準線 U 2 - U 2 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路（IC）ダイ 1 8 の断面図であり、ダイ 1 8 の垂直側部からダイパッド 4 6 まで下方に延在する個々の絶縁層 6 6 を示す。

【0203】

更に別の例に従って、絶縁層 6 6 は、ダイ 1 8 上のボンドパッド 5 0 からリード 1 2 まで堆積される後続の導電性材料のための半円形（すなわち、半円）チャネル又は溝 6 0 を含む。図 4 2 G は、図 4 2 A の基準線 T 2 - T 2 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路（IC）ダイ 1 8 の断面図である。導電性トレース又は相互接続 7 4 は、半円形のチャネル又は溝 6 0 内に、部分的に（図 4 2 G 参照）、又は完全に（図示せず）形成され、導電性トレース又は相互接続 7 4 に半円形の形状を提供する。導電性トレース又は相互接続 7 4 は半円形のチャネル又は溝 6 0 の上に延在することができ、付加的な導電性材料が堆積される場合、及び／又はより高い粘度を有する場合、及び／又は導電性材料が適用された直後に硬化が行われる場合、より多くの完全な円形の導電性トレース又は相互接続 7 4 となる。図 4 2 H は、図 4 2 A の基準線 U 2 - U 2 に沿った、予備モ

ールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図である。

【０２０４】

更に別の例に従って、個々の絶縁層６６は、ダイ１８上のボンドパッド５０からリード１２まで堆積される後続の導電性材料のためのｖ字形チャンネル又は溝６２を含む。図４２Ｉは、図４２Ａの基準線Ｔ２－Ｔ２に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図である。導電性トレース又は相互接続部７４は、部分的に（図５０Ｉ参照）、又は完全に（図示せず）、ｖ字型チャンネル又は溝６２内に形成され、導電性トレース又は相互接続部７４にｖ字型の外観を提供する。導電性トレース又は相互接続部７４はｖ字形チャンネル又は溝６２の上に延在することができ、付加的な導電性材料が堆積される場合、及び／又はより高い粘度を有する場合、及び／又は導電性材料が適用された直後に硬化が行われる場合、より高いｖ字形導電性トレース又は相互接続部７４となる。図４２Ｊは、図４２Ａの基準線Ｕ２－Ｕ２に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図である。

10

【０２０５】

図４３Ａ～図４３Ｌは、非スクリーン印刷プロセス１０００が、ブランケット絶縁層５２、ハーフブランケット絶縁層６４（例えば、図４１Ａ～図４１Ｊ）、又は個々の絶縁層６６（例えば、図４２Ａ～図４２Ｊ）上に導電性トレース又は相互接続部７４（例えば、図４０Ａ～図４０Ｊ）の所望の輪郭を得るために、垂直方向７３に沿って導電性材料を方向付ける一方で、制御された横方向又は経路７１に沿って並進するように制御されるプリントヘッド６８を用いて行われる別の例を示す。一例において、このプロセスは、三次元（例えば、図に示されるＸ及びＹ方向、並びに図４３Ａ～図４３Ｌのページの外の直交するＺ方向）にプリントヘッド６８を並進させ、その位置を制御するように構成されたサーボ制御装置などの位置制御装置を有するインクジェットプリントヘッド６８を用いて行われる。一例において、印刷システムは、リードフレーム４６、ダイ１８の頂部表面とプリントヘッド６８との間のＹ方向間隔を制御しながら、プリントヘッド６８をＸ－Ｚ平面に並進移動させる。印刷システムはまた、一例において、プリントヘッドのノズルからの導電性材料の供給を制御して、例えば、導電性材料が印刷される位置及び印刷されない位置に対する正確で高解像度の制御を容易にするために、印刷をオン及びオフにする。また、非スクリーン印刷プロセス１０００は、堆積速度のうちの一つ又は複数を介して堆積された導電性材料の厚み（例えば、Ｙ方向）に対する制御を提供し、プリントヘッド６８がリードフレーム４６及び／又は、ダイ１８の特定のエリアの上に配置される時間を制御する。これは、特定の実装において異なる位置で異なる厚みに導電性材料を印刷することを容易にする。

20

30

【０２０６】

非水平面に沿った導電性トレース又は相互接続部７４の所望の輪郭を得るために、導電性材料が、各パスが所望のＸ－Ｙ位置でのみＺ次元上にビスカス材料をディスペンスする複数のパスにおいて形成又は適用され得る。材料の粘度、並びに、温度、光、又はガスへの曝露は、部分的に硬化された材料を適所に保つことができる。図４３Ａは、導電性材料を適用する前に予備モールドリードフレーム４６に取り付けられたダイ１８を示す。図４３Ｂは、プリントヘッド６８による導電性材料の印刷の第１パスの結果を示す。図４３Ｃは、プリントヘッド６８による導電性材料の印刷の第２パスの結果を示す。図４３Ｄは、プリントヘッド６８による導電性材料の印刷の第３パスの結果を示す。図４３Ｅは、プリントヘッド６８による導電性材料の印刷の第４パスの結果を示す。図４３Ｆは、プリントヘッド６８による導電性材料の印刷の第５パスの結果を示す。図４３Ｇは、プリントヘッド６８による導電性材料の印刷の第６のパスの結果を示す。図４３Ｈは、プリントヘッド６８による導電性材料の印刷の第７のパスの結果を示す。図４３Ｉは、プリントヘッド６８による導電性材料の印刷の第８のパスの結果を示す。図４３Ｊは、プリントヘッド６８による導電性材料の印刷の第８のパスの結果を示す。図４３Ｊは、プリントヘッド６８による導電性材料の印刷の第８のパスの結果を示す。

40

50

によるプリント導電性材料の第 9 のパスの結果を示す。図 4 3 K は、プリントヘッド 6 8 による導電性材料の印刷の第 1 0 のパスの結果を示す。図 4 3 L は、プリントヘッド 6 8 による導電性材料の印刷のプリントの最終パスの結果を示す。図 4 3 B ~ 図 4 3 L は、プリントヘッド 6 8 による導電性材料の印刷の合計 1 1 のパスを示すが、用いられる導電性材料のタイプ、導電性材料の粘度、導電性材料の所望の厚み、導電性材料の堆積の制御の所望の解像度などを含む多くの要因に応じて、より多くの又はより少ない数の導電性材料を実際に用いることができる。

【 0 2 0 7 】

図 4 5 A、図 4 4 B、図 4 5 A、図 4 5 B、図 4 6 A、及び図 4 6 B は、代替のチップオンリード（COL）パッケージ化電子デバイスを示す。代替のチップオンリード（COL）パッケージ化電子デバイスと前述の装置との間の大きな違いは、COL デバイスにおけるリードフレーム 4 6 であり、このリードフレームは、ダイ取り付けパッドから離間されたダイ取り付けパッド 1 4 及びリード 1 2 を有し、リードを含むがダイ取り付けパッドを含まないリードフレームで置換される。COL デバイスの場合、半導体ダイが、ダイ取り付けパッド 1 4 などのダイ取り付けパッドではなく、リードに直接取り付けられ、リードによって支持される。COL デバイスを製造するための実際の工程は、さもないければ、ダイ取り付けパッドから離間されたリードを備えるダイ取り付けパッドを有するデバイスについて前述した製造と実質的に同様であり（図 4 0 A ~ 図 4 3 L を参照）、本明細書では繰り返さない。

第 2 の又は被覆絶縁層

【 0 2 0 8 】

図 4 7 A ~ 図 5 6 L は、5 1 4 における実装を用いる、図 5 の例示の方法 5 0 0 に従った製造を経た電子アッセンブリを示す。例において、導電性トレース又は相互接続（7 4）の露出部分上、及び、導電層に隣接するベース又は基礎絶縁層（5 2、6 4、6 6）の任意の露出部分上に第 2 の又は被覆絶縁層が適用され、そのため、各導電性トレース又は相互接続が、ベース又は基礎絶縁層と第 2 の又は被覆絶縁層との間に巻き付けられ、従って、導電性トレース又は相互接続を、短絡及び／又は熱膨張係数に関連する構造的応力などの他の構造的損傷から保護するのに充分である。第 2 の又は被覆絶縁層は、ベース又は基礎絶縁層と同様の材料であることが好ましいが、必須ではない。

【 0 2 0 9 】

ブランケットベース又は基礎絶縁層の上のブランケット被覆絶縁層

【 0 2 1 0 】

図 4 7 A は、第 2 の絶縁層、例えばブランケット被覆絶縁層 7 6 が、印刷、堆積、形成、又はその他の方式で、ブランケットベース又は基礎絶縁層 5 2 の露出部分と、ベース又は基礎絶縁層 5 2（図 4 0 A 及び 4 0 B 参照）上の導電性トレース又は相互接続 7 4 の露出部分との上に適用されることを示し、これは、予備モールドリードフレーム 4 6 の頂部表面の一部、予備モールド 4 2 を横切り、ダイ 1 8 の一側を横切り、ダイ 1 8 の頂部を横切り、ダイ 1 8 の反対側を下方に、予備モールドリードフレーム 4 6 の反対側の予備モールド 4 2 を横切り、及び予備モールドリードフレーム 4 6 の反対側のリードフィンガー 1 2 の頂部表面の一部に及ぶ（例えば、図 5 の 5 1 4 において）。任意選択で、ブランケット被覆絶縁層 7 6 は、この時点で、又は後に付加的な層と共に、硬化させることができる。ブランケット被覆絶縁層 7 6 には、ポリマー、エポキシ、シリコン、モールド、又は他の絶縁体を用いることができる。ブランケット被覆絶縁層 7 6 は、ブランケットベース又は基礎絶縁層 5 2 上のトポロジー、及びブランケットベース又は基礎絶縁層 5 2 上に形成された導電性トレース又は相互接続 7 4 の輪郭に従い、少なくとも、全ての導電性トレース又は相互接続 7 4 が、ブランケットベース又は基礎絶縁層 5 2 とブランケット被覆絶縁層 7 6 との間に巻き付けられるか又は密封されることを確実にするのに充分である。図 4 7 A に見られるように、ブランケット被覆絶縁層 7 6 は、ブランケットベース又は基礎絶縁層 5 2 を覆い、これは、ダイ 1 8 の頂部表面と、隣接するボンパッド 5 0 であるダイ 1 8 の側部表面と、ブランケットベース又は基礎絶縁層 5 2 上の導電性トレース又は相互

接続 7 4 とを覆う。ブランケット被覆絶縁層 7 6 は、適切な絶縁特性を有する、スクリーン印刷、フォトリソグラフィ及びエッチング、CVD、PVD、真空蒸着、インクジェット印刷、スプレー被覆、マイクロディスペンシング、エアゾールジェット、ElectroHydroDynamic (EHD) 技法などの複数の技法のうちの 1 つを用いて形成又は堆積することができる。

【0211】

インクジェット印刷が用いられる場合、ブランケット被覆絶縁層 7 6 は、ポリイミドインク、熱硬化性エポキシ系ポリマーインク、及び UV 硬化性アクリレートインクなどのインクジェット堆積適合ポリマーから形成することができる。アセンブリに対する過度の応力を回避するために、3.4 GPa 未満、より好ましくは 2 GPa 未満の弾性率を有するポリマーを用いることが好ましい。ブランケット被覆絶縁層 7 6 の厚みは約 2 μm ~ 35 μm の範囲とすることができる。より好ましい範囲は約 2 μm ~ 20 μm 以下であり、更により好ましくは約 2 μm ~ 約 10 μm の範囲である。インクジェットプリンタ溶媒堆積材料は、溶媒、即ち、初期の厚みを有するので、溶媒が消散した後、残りの材料は、減少した厚みで絶縁層を形成する。所望の厚みを達成するために、複数のインクジェット堆積を行うことができる（例えば、図 13 の 1302 において）。インクジェット堆積は、「ドロップオンデマンド」(DOD) 技術を用いることによって材料の正確な配置を可能にし、この技術において、液体の容器はノズルを有し、少量の液体が電気信号に応答してノズルから押し出される。液体は、表面上に垂直に落下すると液滴を形成する。

【0212】

インクジェット堆積ツールの精度は、そのツールが表面を横切って移動するとき（又はツールが固定されている場合は表面がツールの下を移動するとき）、幾つかの領域における液体材料の堆積を可能にし、他の領域における液体材料の堆積を不可能にする。絶縁材料は、小さな領域であっても非常に正確に配置され得るので、インクジェット堆積後に材料を除去するためのエッチング又は材料除去工程は必要ない。シングルパス堆積は、製造スループットを増大させ、コストを低減するが、マルチパス堆積によるより正確及び／又は所望の結果をもたらさない場合がある。付加的なインクジェット材料が開発されるにつれて、溶媒の量の低減が、必要とされる初期厚みを低減することができ、それによって、マルチパス堆積の必要性が低減される。図 47B は、図 47A の基準線 K4-K4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図である。ブランケットベース又は基礎絶縁層 52、導電性トレース又は相互接続部 74、及びブランケット被覆絶縁層 76 の方位も図 47A に示されている。

【0213】

図 47C は、一例に従った、図 47A の基準線 L4-L4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図である。図 47C では、ブランケット被覆絶縁層 76 が、ブランケットベース又は基礎絶縁層 52 の頂部表面及び側部表面を覆うように示されている。しかしながら、幾つかの例は、導電性トレース又は相互接続 74 がブランケットベース又は基礎絶縁層 52 及びブランケット被覆絶縁層 76 内に他の方式で封止されるとき、ブランケット被覆絶縁層 76 がブランケットベース又は基礎絶縁層 52 の側部表面を越えて横方向に延在することを必要としない場合がある。図 47D は、図 47A の基準線 M4-M4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、これは、ブランケットベース又は基礎絶縁層 52、導電性トレース又は相互接続 74、及びブランケット被覆絶縁層 76 が、ダイ 18 の垂直側部からダイパッド 46 まで下方に延在することを示す。図 47E は、図 47A の基準線 W4-W4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、導電性トレース又は相互接続 74 がここでは、導電性トレース

又は相互接続 7 4 がリード 1 2 まで水平に延在するように準備するように、ブランケットベース又は基礎絶縁層 5 2 上に水平に向けられていることを示す。図 4 7 F は、図 4 7 A の基準線 V 4 - V 4 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図であり、各導電性トレース又は相互接続 7 4 が、それぞれのリード 1 2 の上側表面と接するように、ブランケットベース又は基礎層 5 2 のスルーホール又はボイド 5 6 を介して下方に延在するときの各導電性トレース又は相互接続 7 4 の末端部を示す。

【0214】

図 4 7 G は、図 4 7 A の基準線 L 4 - L 4 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図である。この例では、ブランケットベース又は基礎絶縁層 5 2 は、ダイ 1 8 上のボンドパッド 5 0 からリード 1 2 まで導電性材料 (例えば、導電性トレース又は相互接続 7 4) で充填された矩形チャンネル又は溝 5 8 を含む。図 4 7 G では、ブランケット被覆絶縁層 7 6 が、ブランケットベース又は基礎絶縁層 5 2 の頂部表面及び側部表面を覆うように示されている。しかしながら、幾つかの例は、導電性トレース又は相互接続 7 4 がブランケットベース又は基礎絶縁層 5 2 及びブランケット被覆絶縁層 7 6 内に他の方式で封止されるとき、ブランケット被覆絶縁層 7 6 がブランケットベース又は基礎絶縁層 5 2 の側部表面を越えて横方向に延在することを必要としない場合がある。図 4 7 H は、図 4 7 A の基準線 M 4 - M 4 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図であり、これは、ブランケットベース又は基礎絶縁層 5 2、導電性トレース又は相互接続 7 4、及びブランケット被覆絶縁層 7 6 が、ダイ 1 8 の垂直側部からダイパッド 4 6 まで下方に延在することを示す。図 4 7 I は、図 4 7 A の基準線 W 4 - W 4 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図であり、導電性トレース又は相互接続 7 4 がここでは、導電性トレース又は相互接続 7 4 がリード 1 2 まで水平に延在するように準備するように、ブランケットベース又は基礎絶縁層 5 2 上に水平に向けられていることを示す。図 4 7 J は、図 4 7 A の基準線 V 4 - V 4 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図であり、各導電性トレース又は相互接続 7 4 が、それぞれのリード 1 2 の上側表面と接するように、ブランケットベース又は基礎層 5 2 のスルーホール又はボイド 5 6 を介して下方に延在するときの各導電性トレース又は相互接続 7 4 の末端部を示す。

【0215】

図 4 7 K は、図 4 7 A の基準線 L 4 - L 4 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図である。この例では、ブランケットベース又は基礎絶縁層 5 2 は、ダイ 1 8 上のボンドパッド 5 0 からリード 1 2 まで導電性材料 (例えば、導電性トレース又は相互接続 7 4) で充填された半円形チャンネル又は溝 6 0 を含む。図 4 7 K では、ブランケット被覆絶縁層 7 6 が、ブランケットベース又は基礎絶縁層 5 2 の頂部表面及び側部表面を覆うように示されている。しかしながら、幾つかの例は、導電性トレース又は相互接続 7 4 がブランケットベース又は基礎絶縁層 5 2 及びブランケット被覆絶縁層 7 6 内に他の方式で封止されるとき、ブランケット被覆絶縁層 7 6 がブランケットベース又は基礎絶縁層 5 2 の側部表面を越えて横方向に延在することを必要としない場合がある。図 4 7 L は、図 4 7 A の基準線 M 4 - M 4 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図であり、これは、ブランケットベース又は基礎絶縁層 5 2、導電性トレース又は相互接続 7 4、及びブランケット被覆絶

縁層 76 が、ダイ 18 の垂直側部からダイパッド 46 まで下方に延在することを示す。図 47M は、図 47A の基準線 W4-W4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、これは、導電性トレース又は相互接続 74 がここでは、導電性トレース又は相互接続 74 がリード 12 まで水平に延在するように準備するように、ブランケットベース又は基礎絶縁層 52 上に水平に向けられていることを示す。図 47N は、図 47A の基準線 V4-V4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、各導電性トレース又は相互接続 74 が、それぞれのリード 12 の上側表面と接するように、ブランケットベース又は基礎層 52 のスルーホール又はボイド 56 を介して下方に延在するときの各導電性トレース又は相互接続 74 の末端部を示す。

10

【0216】

図 47O は、図 47A の基準線 L4-L4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図である。この例では、ブランケットベース又は基礎絶縁層 52 は、ダイ 18 上のボンパッド 50 からリード 12 まで導電性材料 (例えば、導電性トレース又は相互接続 74) で充填された V 字形チャネル又は溝 62 を含む。図 47O では、ブランケット被覆絶縁層 76 が、ブランケットベース又は基礎絶縁層 52 の頂部表面及び側部表面を覆うように示されている。しかしながら、幾つかの例は、導電性トレース又は相互接続 74 がブランケットベース又は基礎絶縁層 52 及びブランケット被覆絶縁層 76 内に他の方式で封止されるとき、ブランケット被覆絶縁層 76 がブランケットベース又は基礎絶縁層 52 の側部表面を越えて横方向に延在することを必要としない場合がある。図 47P は、図 47A の基準線 M4-M4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、これは、ブランケットベース又は基礎絶縁層 52、導電性トレース又は相互接続 74、及びブランケット被覆絶縁層 76 が、ダイ 18 の垂直側部からダイパッド 46 まで下方に延在することを示す。図 47Q は、図 47A の基準線 W4-W4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、導電性トレース又は相互接続 74 がここでは、導電性トレース又は相互接続 74 がリード 12 まで水平に延在するように準備するように、ブランケットベース又は基礎絶縁層 52 上に水平に向けられていることを示す。図 47R は、図 47A の基準線 V4-V4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、各導電性トレース又は相互接続 74 が、それぞれのリード 12 の上側表面と接するように、ブランケットベース又は基礎層 52 のスルーホール又はボイド 56 を介して下方に延在するときの各導電性トレース又は相互接続 74 の末端部を示す。

20

30

【0217】

ハーフブランケットベース又は基礎層の上のブランケット被覆絶縁層

40

【0218】

図 48A は、第 2 の絶縁層、例えばブランケット被覆絶縁層 76 が、ハーフブランケットベース又は基礎絶縁層 64 の露出部分、及びハーフブランケットベース又は基礎絶縁層 66 上の導電性トレース又は相互接続 74 の露出部分 (図 41A 及び 41B を参照) の上に、印刷、堆積、形成、又はその他の方式で適用されており、各々が、予備モールドリードフレーム 46 内のリードフィンガー 12 の頂部表面の一部に、予備モールド 42 を横切って、ダイ 18 の一方の側の上に、それぞれのハーフブランケットベース又は基礎絶縁層 64 が隣接するダイ 18 の側部に最も近いボンパッド 50 の頂部をちょうど越えてわたる (例えば、図 5 の 514) ことを示す。ハーフブランケットベース又は基礎絶縁層 64

50

の間のダイ１８の頂部上の領域は、如何なるベース又は基礎層によっても覆われないままである。任意選択で、ブランケット被覆絶縁層７６は、この時点で、又は後に付加的な層と共に、硬化させることができる。ブランケット被覆絶縁層７６には、ポリマー、エポキシ、シリコン、モールド、又は他の絶縁体を用いることができる。ブランケット被覆絶縁層７６は、ハーフブランケットベース又は基礎絶縁層６６上のトポロジー、及びハーフブランケットベース又は基礎絶縁層６４上に形成された導電性トレース又は相互接続７４の輪郭に従い、少なくとも、全ての導電性トレース又は相互接続７４がハーフブランケットベース又は基礎絶縁層６４とブランケット被覆絶縁層７６との間に巻き付けられるか又は密封されることを確実にするのに充分である。図４８Ａに見られるように、ブランケット被覆絶縁層７６は、ハーフブランケットベース又は基礎絶縁層６４、ハーフブランケットベース又は基礎絶縁層６６上の導電性トレース又は相互接続７４、及びハーフブランケットベース又は基礎絶縁層６４の間のダイ１８の頂部の絶縁されていない部分を覆う。また、この例は２つのハーフブランケットベース又は基礎絶縁層６４を示しているが、二層以上の導電性トレース又は相互接続７４を各々収容する２つより多い層を用いることができる。ブランケット被覆絶縁層７６は、適切な絶縁特性を有する、スクリーン印刷、フォトリソグラフィ及びエッチング、ＣＶＤ、ＰＶＤ、真空蒸着、インクジェット印刷、スプレー被覆、マイクロディスペンシング、エアゾールジェット、ElectroHydroDynamic（ＥＨＤ）技法などの複数の技法のうちの１つを用いて形成又は堆積することができる。

10

20

30

40

50

【０２１９】

インクジェット印刷が用いられる場合、ブランケット被覆絶縁層７６は、ポリイミドインク、熱硬化性エポキシ系ポリマーインク、及びＵＶ硬化性アクリレートインクなどのインクジェット堆積適合ポリマーから形成することができる。アセンブリに対する過度の応力を回避するために、３．４ＧＰａ未満、より好ましくは２ＧＰａ未満の弾性率を有するポリマーを用いることが好ましい。ブランケット被覆絶縁層７６の厚みは約２μｍ～３５μｍの範囲とすることができる。より好ましい範囲は約２μｍ～２０μｍ以下であり、更により好ましくは約２μｍ～約１０μｍの範囲である。インクジェットプリンタ溶媒堆積材料は、溶媒、即ち、初期の厚みを有するので、溶媒が消散した後、残りの材料は、減少した厚みで絶縁層を形成する。所望の厚みを達成するために、複数のインクジェット堆積を行うことができる（例えば、図１３の１３０２において）。インクジェット堆積は、「ドロップオンデマンド」（ＤＯＤ）技術を用いることによって材料の正確な配置を可能にし、この技術において、液体の容器はノズルを有し、少量の液体が電気信号に応答してノズルから押し出される。液体は、表面上に垂直に落下すると液滴を形成する。

【０２２０】

インクジェット堆積ツールの精度は、そのツールが表面を横切って移動するとき（又はツールが固定されている場合は表面がツールの下を移動するとき）、幾つかの領域における液体材料の堆積を可能にし、他の領域における液体材料の堆積を不可能にする。絶縁材料は、小さな領域であっても非常に正確に配置され得るので、インクジェット堆積後に材料を除去するためのエッチング又は材料除去工程は必要ない。シングルパス堆積は、製造スループットを増大させ、コストを低減するが、マルチパス堆積によるより正確及び／又は所望の結果をもたらさない場合がある。付加的なインクジェット材料が開発されるにつれて、溶媒の量の低減が、必要とされる初期厚みを低減することができ、それによって、マルチパス堆積の必要性が低減される。図４８Ｂは、図４８Ａの基準線Ｋ５－Ｋ５に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図である。ハーフブランケットベース又は基礎絶縁層６４、導電性トレース又は相互接続７４、及びブランケット被覆絶縁層７６の方位も図４８Ａに示されている。

【０２２１】

図４８Ｃは、一例に従った、図４８Ａの基準線Ｌ５－Ｌ５に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を

介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図である。図４８Ｃでは、ブランケット被覆絶縁層７６がハーフブランケットベース又は基礎絶縁層６４の頂部表面及び側部表面を覆うように示されている。しかしながら、幾つかの例は、導電性トレース又は相互接続７４が、ハーフブランケットベース又は基礎絶縁層６４及びブランケット被覆絶縁層７６内にその他の方式で封止されるとき、ブランケット被覆絶縁層７６が、ハーフブランケットベース又は基礎絶縁層６４の側部表面を越えて横方向に延在することを必要としない場合がある。図４８Ｄは、図４８Ａの基準線Ｍ５－Ｍ５に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図であり、ハーフブランケットベース又は基礎絶縁層６４、導電性トレース又は相互接続７４、及びダイパッド４６までダイ１８の垂直側部を下方に延在するブランケット被覆絶縁層７６のうちの１つを示す。図４８Ｅは、図４８Ａの基準線Ｗ５－Ｗ５に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図であり、導電性トレース又は相互接続７４がここでは、導電性トレース又は相互接続７４がリード１２まで水平に延在するように準備するようにハーフブランケットベース又は基礎絶縁層６４上に水平に向けられていることを示す。図４８Ｆは、図４８Ａの基準線Ｖ５－Ｖ５に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図であり、これは、各導電性トレース又は相互接続７４が、ハーフブランケットベース又は基礎層６４のスルーホール又はボイド５６を介して下方に延在してそれぞれのリード１２の上側表面に接するときの各導電性トレース又は相互接続７４の末端部を示す。

10

20

【０２２２】

図４８Ｇは、図４８Ａの基準線Ｌ５－Ｌ５に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図である。この例では、各ハーフブランケットベース又は基礎絶縁層６４が、ダイ１８上のボンドパッド５０からリード１２まで導電性材料（例えば、導電性トレース又は相互接続７４）で充填された矩形チャネル又は溝５８を含む。図４８Ｇでは、ブランケット被覆絶縁層７６が、ハーフブランケットベース又は基礎絶縁層６４の頂部表面及び側部表面を覆うように示されている。しかしながら、幾つかの例は、導電性トレース又は相互接続７４が、ハーフブランケットベース又は基礎絶縁層６４及びブランケット被覆絶縁層７６内にその他の方式で封止されるとき、ブランケット被覆絶縁層７６が、ハーフブランケットベース又は基礎絶縁層６４の側部表面を越えて横方向に延在することを必要としない場合がある。図４８Ｈは、図４８Ａの基準線Ｍ５－Ｍ５に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図であり、ハーフブランケットベース又は基礎絶縁層６４、導電性トレース又は相互接続７４、及びダイパッド４６までダイ１８の垂直側部を下方に延在するブランケット被覆絶縁層７６を示す。図４８Ｉは、図４８Ａの基準線Ｗ５－Ｗ５に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図であり、導電性トレース又は相互接続７４がここでは、導電性トレース又は相互接続７４がリード１２まで水平に延在するように準備するように、ハーフブランケットベース又は基礎絶縁層６４上に水平に向けられていることを示す。図４８Ｊは、図４８Ａの基準線Ｖ５－Ｖ５に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図であり、各導電性トレース又は相互接続７４が、ハーフブランケットベース又は基礎層６４のスルーホール又はボイド５６を介して下方に延在してそれぞれのリード１２の上側表面に接するときの各導電性トレース又は相互接続７４の末端部を示す。

30

40

【０２２３】

50

図 48 K は、図 48 A の基準線 L 5 - L 5 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図である。この例では、ハーフブランケットベース又は基礎絶縁層 64 が、ダイ 18 上のボンドパッド 50 からリード 12 まで導電性材料 (例えば、導電性トレース又は相互接続 74) で充填された半円形チャンネル又は溝 60 を含む。図 48 K では、ブランケット被覆絶縁層 76 がハーフブランケットベース又は基礎絶縁層 64 の頂部表面及び側部表面を覆うように示されている。しかしながら、幾つかの例は、導電性トレース又は相互接続 74 が、ハーフブランケットベース又は基礎絶縁層 64 及びブランケット被覆絶縁層 76 内にその他の方式で封止されるとき、ブランケット被覆絶縁層 76 が、ハーフブランケットベース又は基礎絶縁層 64 の側部表面を越えて横
10 方向に延在することを必要としない場合がある。図 48 L は、図 48 A の基準線 M 5 - M 5 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、ハーフブランケットベース又は基礎絶縁層 64、導電性トレース又は相互接続 74、及びダイ 18 の垂直側部からダイパッド 46 まで下方に延在するブランケット被覆絶縁層 76 を示す。図 48 M は、図 48 A の基準線 W 5 - W 5 に沿った、予備モールド
20 リードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、導電性トレース又は相互接続 74 がここでは、導電性トレース又は相互接続 74 がリード 12 まで水平に延在するように準備するように、ハーフブランケットベース又は基礎絶縁層 64 上に水平に
20 向けられていることを示す。図 48 N は、図 48 A の基準線 V 5 - V 5 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、各導電性
トレース又は相互接続 74 が、ハーフブランケットベース又は基礎層 64 のスルーホール
又はボイド 56 を介して下方に延在してそれぞれのリード 12 の上側表面に接するときの
各導電性トレース又は相互接続 74 の末端部を示す。

【0224】

図 48 O は、図 48 A の基準線 L 5 - L 5 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図である。この例では、ハーフブランケットベ
30 ース又は基礎絶縁層 64 が、ダイ 18 上のボンドパッド 50 からリード 12 まで導電性材料 (例えば、導電性トレース又は相互接続 74) で充填された V 字形チャンネル又は溝 62 を含む。図 48 O では、ブランケット被覆絶縁層 76 がハーフブランケットベース又は基礎絶縁層 64 の頂部表面及び側部表面を覆うように示されている。しかしながら、幾つかの例は、導電性トレース又は相互接続 74 が、ハーフブランケットベース又は基礎絶縁層 64 及びブランケット被覆絶縁層 76 内にその他の方式で封止されるとき、ブランケット被覆絶縁層 76 が、ハーフブランケットベース又は基礎絶縁層 64 の側部表面を越えて横
40 方向に延在することを必要としない場合がある。図 48 P は、図 48 A の基準線 M 5 - M 5 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面
40 図であり、ハーフブランケットベース又は基礎絶縁層 64、導電性トレース又は相互接続部 74、及びダイ 18 の垂直側部からダイパッド 46 まで下方に延在するブランケット被覆絶縁層 76 を示す。図 48 Q は、図 48 A の基準線 W 5 - W 5 に沿った、予備モールド
リードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、導電性トレース
又は相互接続 74 がここでは、導電性トレース又は相互接続 74 がリード 12 まで水平に
延在するように準備するように、ハーフブランケットベース又は基礎絶縁層 64 上に水平
50 に向けられていることを示す。図 48 R は、図 48 A の基準線 V 5 - V 5 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、各導電

性トレース又は相互接続 7 4 が、ハーフブランケットベース又は基礎層 6 4 のスルーホール又はボイド 5 6 を介して下方に延在してそれぞれのリード 1 2 の上側表面に接するときの各導電性トレース又は相互接続 7 4 の末端部を示す。

【0225】

個々のベース又は基礎絶縁層の上のブランケット被覆絶縁層

【0226】

図 4 9 A は、第 2 の絶縁層、例えばブランケット被覆絶縁層 7 6 が、印刷、堆積、形成、又はその他の方式で、個々のベース又は基礎絶縁層 6 6 の露出部分の上に適用され、個々のブランケットベース又は基礎絶縁層 6 6 上の各導電性トレース又は相互接続 7 4 の露出部分（図 4 2 A 及び 4 2 B を参照）を示し、各々が、予備モールドリードフレーム 4 6 内のリードフィンガー 1 2 の頂部表面の一部に、事前モールド 4 2 を横切って、ダイ 1 8 の一方の側の上に、それぞれの個々のベース又は基礎絶縁層 6 6 が隣接するダイ 1 8 の側部に最も近いボンドパッド 5 0 をちょうど越えて、ダイ 1 8 の頂部の一部を横切って（例えば、図 5 の 5 1 4 において）及ぶ。ダイの頂部の各側部の個々のベース又は基礎絶縁層 6 6 の間、及びダイの頂部側のダイの 2 つの列の間のダイ 1 8 の頂部には、如何なるベース又は基礎層によっても覆われないままの複数の領域が残る。任意選択で、ブランケット被覆絶縁層 7 6 は、この時点で、又は後に付加的な層と共に、硬化させることができる。ブランケット被覆絶縁層 7 6 には、ポリマー、エポキシ、シリコン、モールド、又は他の絶縁体を用いることができる。ブランケット被覆絶縁層 7 6 は、個々のベース又は基礎絶縁層 6 6 上のトポロジー及び個々のベース又は基礎絶縁層 6 6 上に形成された導電性トレース又は相互接続 7 4 の輪郭に従い、少なくとも、全ての導電性トレース又は相互接続 7 4 が、それぞれの個々のベース又は基礎絶縁層 6 6 とブランケット被覆絶縁層 7 6 との間に巻き付けられるか又は封止されることを確実にするのに充分である。図 4 9 A に見られるように、ブランケット被覆絶縁層 7 6 は、全ての個々のベース又は基礎絶縁層 6 6、ハーフブランケットベース又は基礎絶縁層 6 6 上の導電性トレース又は相互接続 7 4、及び個々のベース又は基礎絶縁層 6 6 間のダイ 1 8 の頂部の絶縁されていない部分を覆う。ブランケット被覆絶縁層 7 6 は、適切な絶縁特性を有する、スクリーン印刷、フォトリソグラフィ及びエッチング、CVD、PVD、真空蒸着、インクジェット印刷、スプレー被覆、マイクロディスペンシング、エアゾールジェット、ElectroHydroDynamic（EHD）技法などの複数の技法のうちの 1 つを用いて形成又は堆積することができる。

【0227】

インクジェット印刷が用いられる場合、ブランケット被覆絶縁層 7 6 は、ポリイミドインク、熱硬化性エポキシ系ポリマーインク、及び UV 硬化性アクリレートインクなどのインクジェット堆積適合ポリマーから形成することができる。アセンブリに対する過度の応力を回避するために、3.4 GPa 未満、より好ましくは 2 GPa 未満の弾性率を有するポリマーを用いることが好ましい。ブランケット被覆絶縁層 7 6 の厚みは約 2 μm ~ 35 μm の範囲とすることができる。より好ましい範囲は約 2 μm ~ 20 μm 以下であり、更により好ましくは約 2 μm ~ 約 10 μm の範囲である。インクジェットプリンタ溶媒堆積材料は、溶媒、即ち、初期の厚みを有するので、溶媒が消散した後、残りの材料は、減少した厚みで絶縁層を形成する。所望の厚みを達成するために、複数のインクジェット堆積を行うことができる（例えば、図 1 3 の 1 3 0 2 において）。インクジェット堆積は、「ドロップオンデマンド」（DOD）技術を用いることによって材料の正確な配置を可能にし、この技術において、液体の容器はノズルを有し、少量の液体が電気信号に応答してノズルから押し出される。液体は、表面上に垂直に落下すると液滴を形成する。

【0228】

インクジェット堆積ツールの精度は、そのツールが表面を横切って移動するとき（又はツールが固定されている場合は表面がツールの下を移動するとき）、幾つかの領域における液体材料の堆積を可能にし、他の領域における液体材料の堆積を不可能にする。絶縁材料は、小さな領域であっても非常に正確に配置され得るので、インクジェット堆積後に材

料を除去するためのエッチング又は材料除去工程は必要ない。シングルパス堆積は、製造スループットを増大させ、コストを低減するが、マルチパス堆積によるより正確及び／又は所望の結果をもたらさない場合がある。付加的なインクジェット材料が開発されるにつれて、溶媒の量の低減が、必要とされる初期厚みを低減することができ、それによって、マルチパス堆積の必要性が低減される。図 49B は、図 49A の基準線 K6-K6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図である。個々のベース又は基礎絶縁層 66、導電性トレース 9 相互接続 74、及びブランケット被覆絶縁層 76 の方位も図 49A に示されている。

【0229】

図 49C は、一例に従った、図 49A の基準線 L6-L6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図である。図 49C では、ブランケット被覆絶縁層 76 が、個々のベース又は基礎絶縁層 66 の頂部表面及び側部表面を覆って示されている。図 49D は、図 49A の基準線 M6-M6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、個々のベース又は基礎絶縁層 66 (3 つが示されている)、導電性トレース又は相互接続部 74、及びダイ 18 の垂直側部からダイパッド 46 まで下方に延在するブランケット被覆絶縁層 76 を示している。図 49E は、図 49A の基準線 W6-W6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、導電性トレース又は相互接続 74 を示し、ここで、導電性トレース又は相互接続 74 は各々、リード 12 まで水平に延在するように準備するように、個々のベース又は基礎絶縁層 66 上に水平に向けられる。図 49F は、図 49A の基準線 V6-V6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、各導電性トレース又は相互接続 74 が、それぞれのリード 12 の上側表面に接するように、それぞれのベース又は基礎層 66 のスルーホール又はボイド 56 を介して下方に延在するときの各導電性トレース又は相互接続 74 の末端部を示す。

【0230】

図 49G は、図 49A の基準線 L6-L6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図である。この例では、各個々のベース又は基礎絶縁層 66 が、ダイ 18 上のボンパッド 50 からリード 12 まで導電性材料 (例えば、導電性トレース又は相互接続 74) で充填された矩形チャネル又は溝 58 を含む。図 49G では、ブランケット被覆絶縁層 76 が個々のベース又は基礎絶縁層 66 の頂部表面及び側部表面を覆うように示されている。図 49H は、図 49A の基準線 M6-M6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、個々のベース又は基礎絶縁層 66、導電性トレース又は相互接続 74、及びダイパッド 46 までダイ 18 の垂直側部を下方に延在するブランケット被覆絶縁層 76 を示す。図 49I は、図 49A の基準線 W6-W6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、導電性トレース又は相互接続 74 を示しており、ここで、導電性トレース又は相互接続 74 は各々、リード 12 まで水平に延在するように準備するように、それぞれのベース又は基礎絶縁層 66 上に水平に向けられていることを示す。図 49J は、図 49A の基準線 V6-V6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、各導電性トレース又は相

互接続 7 4 が、それぞれのリード 1 2 の上側表面に接するように、それぞれのベース又は基礎層 6 6 のスルーホール又はボイド 5 6 を介して下方に延在するときの各導電性トレース又は相互接続 7 4 の末端部を示す。

【0231】

図 4 9 K は、図 4 9 A の基準線 L 6 - L 6 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図である。この例では、各個々のベース又は基礎絶縁層 6 6 が、ダイ 1 8 上のボンドパッド 5 0 からリード 1 2 まで導電性材料 (例えば、導電性トレース又は相互接続 7 4) で充填された半円形のチャンネル又は溝 6 0 を含む。図 4 9 K では、ブランケット被覆絶縁層 7 6 が個々のベース又は基礎絶縁層 6 6 の頂部表面及び側部表面を覆うように示されている。図 4 9 L は、図 4 9 A の基準線 M 6 - M 6 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図であり、個々のベース又は基礎絶縁層 6 6、導電性トレース又は相互接続 7 4、及びダイパッド 4 6 までダイ 1 8 の垂直側部を下方に延在するブランケット被覆絶縁層 7 6 を示す。図 4 9 M は、図 4 9 A の基準線 W 6 - W 6 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図であり、導電性トレース又は相互接続 7 4 を示し、導電性トレース又は相互接続 7 4 がリード 1 2 まで水平に延在するように準備するように、各導電性トレース又は相互接続はそれぞれのベース又は基礎絶縁層 6 6 上に水平に向けられる。図 4 9 N は、図 4 9 A の基準線 V 6 - V 6 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図であり、それぞれのリード 1 2 の上側表面に接するように、それぞれの個々のベース又は基礎層 6 6 のスルーホール又はボイド 5 6 を介して下方に延在するときの各導電性トレース又は相互接続 7 4 の末端部を示す。

【0232】

図 4 9 O は、図 4 9 A の基準線 L 6 - L 6 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図である。この例では、各ベース又は基礎絶縁層 6 6 が、ダイ 1 8 上のボンドパッド 5 0 からリード 1 2 まで導電性材料 (例えば、導電性トレース又は相互接続 7 4) で充填された V 字形チャンネル又は溝 6 2 を含む。図 4 9 O では、ブランケット被覆絶縁層 7 6 が個々のベース又は基礎絶縁層 6 6 の頂部表面及び側部表面を覆うように示されている。図 4 9 P は、図 4 9 A の基準線 M 6 - M 6 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図であり、個々のベース又は基礎絶縁層 6 6、導電性トレース又は相互接続 7 4、及びダイパッド 4 6 までダイ 1 8 の垂直側部を下方に延在するブランケット被覆絶縁層 7 6 を示す。図 4 9 Q は、図 4 9 A の基準線 W 6 - W 6 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図であり、これは、導電性トレース又は相互接続 7 4 がここでは、導電性トレース又は相互接続 7 4 がリード 1 2 まで水平に延在するように準備するように、それぞれのベース又は基礎絶縁層 6 6 上に水平に向けられていることを示す。図 4 9 R は、図 4 9 A の基準線 V 6 - V 6 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図であり、各導電性トレース又は相互接続 7 4 が、ハーフブランケットベース又は基礎層 6 4 のスルーホール又はボイド 5 6 を介して下方に延在して、それぞれのリード 1 2 の上側表面に接するときの各導電性トレース又は相互接続 7 4 の末端部を示す。

【0233】

ブランケットベース又は基礎絶縁層の上のハーフブランケット被覆絶縁層
【0234】

図50Aは2つのハーフブランケット被覆絶縁層78を示す。これらは各々、ブランケットベース又は基礎絶縁層52の露出部分と、ベース又は基礎絶縁層52上の導電性トレース又は相互接続74の露出部分（図40A及び40Bを参照）との上に印刷、堆積、形成、又はその他の方式で適用されており、これは、予備モールドリードフレーム46の頂部表面の一部、予備モールド42を横切り、ダイ18の一方の側の上に、ダイ18の頂部を横切り、ダイ18の反対側を下方に、予備モールドリードフレーム46の反対側の予備モールド42を横切り、及び予備モールドリードフレーム46の反対側のリードフィンガー12の頂部表面の一部（例えば、図5の514において）に及ぶ。任意選択的に、ハーフブランケット被覆絶縁層78は、この時点で、又は後に付加的な層と共に、硬化され得る。ハーフブランケット被覆絶縁層78には、ポリマー、エポキシ、シリコン、モールド、又は他の絶縁体を用いることができる。各ハーフブランケット被覆絶縁層78は、ブランケットベース又は基礎絶縁層52上のトポロジー、及びブランケットベース又は基礎絶縁層52上に形成された導電性トレース又は相互接続74の輪郭に従い、少なくとも、全ての導電性トレース又は相互接続74が、ブランケットベース又は基礎絶縁層52と各ハーフブランケット被覆絶縁層78との間に巻き付けられるか又は密封されることを確実にするのに充分である。図50Aに見られるように、各ハーフブランケット被覆絶縁層78は、ブランケットベース又は基礎絶縁層52の一部を覆い、これは、ダイ18の頂部表面と、隣接するボンパッド50であるダイ18の側部表面と、ブランケットベース又は基礎絶縁層52上の導電性トレース又は相互接続74とを覆う。ハーフブランケット被覆絶縁層78は、適切な絶縁特性を有する、スクリーン印刷、フォトリソグラフィ及びエッチング、CVD、PVD、真空蒸着、インクジェット印刷、スプレー被覆、マイクロディスペンシング、エアゾールジェット、ElectroHydroDynamic（EHD）技法などの複数の技法のうちの1つを用いて形成又は堆積することができる。

10

20

【0235】

インクジェット印刷が用いられる場合、ハーフブランケット被覆絶縁層78は、ポリイミドインク、熱硬化性エポキシ系ポリマーインク、及びUV硬化性アクリレートインクなどのインクジェット堆積適合ポリマーから形成することができる。アセンブリに対する過度の応力を回避するために、3.4GPa未満、より好ましくは2GPa未満の弾性率を有するポリマーを用いることが好ましい。ブランケット被覆絶縁層76の厚みは約2 μ m～35 μ mの範囲とすることができる。より好ましい範囲は約2 μ m～20 μ m以下であり、更により好ましくは約2 μ m～約10 μ mの範囲である。インクジェットプリンタ溶媒堆積材料は、溶媒、即ち、初期の厚みを有するので、溶媒が消散した後、残りの材料は、減少した厚みで絶縁層を形成する。所望の厚みを達成するために、複数のインクジェット堆積を行うことができる（例えば、図13の1302において）。インクジェット堆積は、「ドロップオンデマンド」（DOD）技術を用いることによって材料の正確な配置を可能にし、この技術において、液体の容器はノズルを有し、少量の液体が電気信号に応答してノズルから押し出される。液体は、表面上に垂直に落下すると液滴を形成する。

30

【0236】

インクジェット堆積ツールの精度は、そのツールが表面を横切って移動するとき（又はツールが固定されている場合は表面がツールの下を移動するとき）、幾つかの領域における液体材料の堆積を可能にし、他の領域における液体材料の堆積を不可能にする。絶縁材料は、小さな領域であっても非常に正確に配置され得るので、インクジェット堆積後に材料を除去するためのエッチング又は材料除去工程は必要ない。シングルパス堆積は、製造スループットを増大させ、コストを低減するが、マルチパス堆積によるより正確及び／又は所望の結果をもたらさない場合がある。付加的なインクジェット材料が開発されるにつれて、溶媒の量の低減が、必要とされる初期厚みを低減することができ、それによって、マルチパス堆積の必要性が低減される。図50Bは、図50Aの基準線N4-N4に沿った、予備モールドリードフレームユニット46のダイ取り付けパッド14の頂部表面にダ

40

50

イ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図である。ブランケットベース又は基礎絶縁層 52、導電性トレース又は相互接続 74、及びハーフブランケット被覆絶縁層 78 の方位も図 50A に示されている。

【0237】

図 50C は、一例に従った、図 50A の基準線 O4-O4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図である。図 50C では、ハーフブランケット被覆絶縁層 78 が、ブランケットベース又は基礎絶縁層 52 の一部の頂部表面及び側部表面を覆って示されている。しかしながら、幾つかの例は、導電性トレース又は相互接続 74 がブランケットベース又は基礎絶縁層 52 及び各ハーフブランケット被覆絶縁層 78 内に他の方式で封止されるとき、ハーフブランケット被覆絶縁層 78 がブランケットベース又は基礎絶縁層 52 の側部表面を越えて横方向に延在することを必要としない場合がある。図 50D は、図 50A の基準線 P4-P4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、これは、ブランケットベース又は基礎絶縁層 52、導電性トレース又は相互接続 74、及びダイ 18 の垂直側部をダイパッド 46 まで延在するハーフブランケット被覆絶縁層 78 を示す。図 50E は、図 50A の基準線 Q4-Q4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、導電性トレース又は相互接続 74 がここでは、導電性トレース又は相互接続 74 がリード 12 まで水平に延在するように準備するように、ブランケットベース又は基礎絶縁層 52 上に水平に向けられていることを示す。図 50F は、図 50A の基準線 X4-X4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、各導電性トレース又は相互接続 74 が、それぞれのリード 12 の上側表面と接するように、ブランケットベース又は基礎層 52 のスルーホール又はボイド 56 を介して下方に延在するときの各導電性トレース又は相互接続 74 の末端部を示す。

【0238】

図 50G は、図 50A の基準線 O4-O4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図である。この例では、ブランケットベース又は基礎絶縁層 52 は、ダイ 18 上のボンドパッド 50 からリード 12 まで導電性材料 (例えば、導電性トレース又は相互接続 74) で充填された矩形チャンネル又は溝 58 を含む。図 50G では、ハーフブランケット被覆絶縁層 78 が、ブランケットベース又は基礎絶縁層 52 の一部の頂部表面及び側部表面を覆って示されている。しかしながら、幾つかの例は、導電性トレース又は相互接続 74 がブランケットベース又は基礎絶縁層 52 及びハーフブランケット被覆絶縁層 78 内に他の方式で封止されるとき、ハーフブランケット被覆絶縁層 78 がブランケットベース又は基礎絶縁層 52 の側部表面を越えて横方向に延在することを必要としない場合がある。図 50H は、図 50A の基準線 P4-P4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、これは、ブランケットベース又は基礎絶縁層 52、導電性トレース又は相互接続 74、及びダイ 18 の垂直側部をダイパッド 46 まで延在するハーフブランケット被覆絶縁層 78 を示す。図 50I は、図 50A の基準線 Q4-Q4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、導電性トレース又は相互接続 74 が、導電性のトレース又は相互接続 74 がリード 12 まで水平に延在するように準備するように、ブランケットベース又は基礎絶縁層 52 上に水平に向けられていることを示す。図 50J は、図 50A の基準線 X4-X4 に沿った、予備モールドリードフレームユニ

ット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図であり、各導電性トレース又は相互接続７４が、それぞれのリード１２の上側表面と接するように、ブランケットベース又は基礎層５２のスルーホール又はボイド５６を介して下方に延在するときの各導電性トレース又は相互接続７４の末端部を示す。

【０２３９】

図５０Ｋは、図５０Ａの基準線Ｏ４－Ｏ４に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図である。この例では、ブランケットベース又は基礎絶縁層５２は、ダイ１８上のボンドパッド５０からリード１２まで導電性材料（例えば、導電性トレース又は相互接続７４）で充填された半円形チャンネル又は溝６０を含む。図５０Ｋでは、ハーフブランケット被覆絶縁層７８が、ブランケットベース又は基礎絶縁層５２の頂部表面及び側部表面の一部を覆って示されている。しかしながら、幾つかの例は、導電性トレース又は相互接続７４がブランケットベース又は基礎絶縁層５２及びハーフブランケット被覆絶縁層７８内にその他の方式で封止されるとき、ハーフブランケット被覆絶縁層７８が、ブランケットベース又は基礎絶縁層５２の側部表面を越えて横方向に延在することを必要としない場合がある。図５０Ｌは、図５０Ａの基準線Ｐ４－Ｐ４に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図であり、これは、ブランケットベース又は基礎絶縁層５２、導電性トレース又は相互接続７４、及びダイ１８の垂直側部からダイパッド４６まで下方に延在するハーフブランケット被覆絶縁層７８を示す。図５０Ｍは、図５０Ａの基準線Ｑ４－Ｑ４に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図であり、導電性トレース又は相互接続７４がここでは、導電性トレース又は相互接続７４がリード１２まで水平に延在するように準備するように、ブランケットベース又は基礎絶縁層５２上に水平に向けられていることを示す。図５０Ｎは、図５０Ａの基準線Ｘ４－Ｘ４に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図であり、各導電性トレース又は相互接続７４が、それぞれのリード１２の上側表面と接するように、ブランケットベース又は基礎層５２のスルーホール又はボイド５６を介して下方に延在するときの各導電性トレース又は相互接続７４の末端部を示す。

【０２４０】

図５０Ｏは、図５０Ａの基準線Ｏ４－Ｏ４に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図である。この例では、ブランケットベース又は基礎絶縁層５２は、ダイ１８上のボンドパッド５０からリード１２まで導電性材料（例えば、導電性トレース又は相互接続７４）で充填されたｖ字形チャンネル又は溝６２を含む。図５０Ｏでは、ハーフブランケット被覆絶縁層７８が、ブランケットベース又は基礎絶縁層５２の一部の頂部表面及び側部表面を覆って示されている。しかしながら、幾つかの例は、導電性トレース又は相互接続７４がブランケットベース又は基礎絶縁層５２及びハーフブランケット被覆絶縁層７８内にその他の方式で封止されるとき、ハーフブランケット被覆絶縁層７８が、ブランケットベース又は基礎絶縁層５２の側部表面を越えて横方向に延在することを必要としない場合がある。図５０Ｐは、図５０Ａの基準線Ｐ４－Ｐ４に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図であり、これは、ブランケットベース又は基礎絶縁層５２、導電性トレース又は相互接続７４、及びダイ１８の垂直側部からダイパッド４６まで下方に延在するハーフブランケット被覆絶縁層７８を示す。図５０Ｑは、図５０Ａの基準線Ｑ４－Ｑ４に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料

22を介して取り付けられた、集積回路（IC）ダイ18の断面図であり、導電性トレース又は相互接続74がここでは、導電性トレース又は相互接続74がリード12まで水平に延在するように準備するように、ブランケットベース又は基礎絶縁層52上に水平に向けられていることを示す。図50Rは、図50Aの基準線X4-X4に沿った、予備モールドリードフレームユニット46のダイ取り付けパッド14の頂部表面にダイ取り付け材料22を介して取り付けられた、集積回路（IC）ダイ18の断面図であり、各導電性トレース又は相互接続74が、それぞれのリード12の上側表面と接するように、ブランケットベース又は基礎層52のスルーホール又はボイド56を介して下方に延在するときの各導電性トレース又は相互接続74の末端部を示す。

【0241】

ハーフブランケットベース又は基礎絶縁層の上のハーフブランケット被覆絶縁層

【0242】

図51Aは、ハーフブランケットベース又は基礎絶縁層64の露出部分と、ハーフブランケットベース又は基礎絶縁層66（図41A及び41Bを参照）上の導電性トレース又は相互接続74の露出部分との上に、各々、印刷、堆積、形成、又はその他の方式で適用された2つのハーフブランケット被覆絶縁層78を示し、各々が、予備モールドリードフレーム46内のリードフィンガー12の頂部表面の一部に、予備モールド42を横切って、ダイ18の一方の側の側に、それぞれのハーフブランケットベース又は基礎絶縁層64が隣接しているダイ18の側部に最も近いボンパッド50をちょうど越えてダイ18の頂部の一部を横切って（例えば、図5の514において）、及ぶ。ハーフブランケットベース又は基礎絶縁層64の間のダイ18の頂部上の領域は、如何なるベース又は基礎層によっても覆われないままである。任意選択で、ハーフブランケット被覆絶縁層78は、この時点で、又は後に付加的な層と共に、硬化させることができる。ハーフブランケット被覆絶縁層78には、ポリマー、エポキシ、シリコン、モールド、又は他の絶縁体を用いることができる。各ハーフブランケット被覆絶縁層78は、それぞれのハーフブランケットベース又は基礎絶縁層64上のトポロジー及びそれぞれのハーフブランケットベース又は基礎絶縁層64上に形成された導電性トレース又は相互接続74の輪郭に従い、少なくとも、全ての導電性トレース又は相互接続74がハーフブランケットベース又は基礎絶縁層64とハーフブランケット被覆絶縁層78との間に巻き付けられるか又は密封されることを確実にするのに充分である。図60Aに見られるように、各ハーフブランケット被覆絶縁層78は、ハーフブランケットベース又は基礎絶縁層64、ハーフブランケットベース又は基礎絶縁層64上の導電性トレース又は相互接続74を覆う。また、この実施例は、各々それぞれのハーフブランケットベース又は基礎絶縁層64を覆う、2つのハーフブランケット被覆絶縁層78を示すが、2つ又はそれ以上のハーフブランケット被覆絶縁層及びハーフブランケットベース又は基礎絶縁層ペアラッピング又は1つ又はそれ以上導電性トレース又は相互接続部74を囲む2つ又はそれ以上のハーフブランケット被覆絶縁層を用いることができる。ハーフブランケット被覆絶縁層78は、適切な絶縁特性を有する、スクリーン印刷、フォトリソグラフィ及びエッチング、CVD、PVD、真空蒸着、インクジェット印刷、スプレー被覆、マイクロディスペンシング、エアゾールジェット、E l e c t r o H y d r o D y n a m i c（EHD）技法などの複数の技法のうちの1つを用いて形成又は堆積することができる。

【0243】

インクジェット印刷が用いられる場合、ハーフブランケット被覆絶縁層78は、ポリイミドインク、熱硬化性エポキシ系ポリマーインク、及びUV硬化性アクリレートインクなどのインクジェット堆積適合ポリマーから形成することができる。アセンブリに対する過度の応力を回避するために、3.4GPa未満、より好ましくは2GPa未満の弾性率を有するポリマーを用いることが好ましい。ブランケット被覆絶縁層76の厚みは約2 μ m～35 μ mの範囲とすることができる。より好ましい範囲は約2 μ m～20 μ m以下であり、更により好ましくは約2 μ m～約10 μ mの範囲である。インクジェットプリンタ溶媒堆積材料は、溶媒、即ち、初期の厚みを有するので、溶媒が消散した後、残りの材料は

10

20

30

40

50

、減少した厚みで絶縁層を形成する。所望の厚みを達成するために、複数のインクジェット堆積を行うことができる（例えば、図 13 の 1302 において）。インクジェット堆積は、「ドロップオンデマンド」（DOD）技術を用いることによって材料の正確な配置を可能にし、この技術において、液体の容器はノズルを有し、少量の液体が電気信号に応答してノズルから押し出される。液体は、表面上に垂直に落下すると液滴を形成する。

【0244】

インクジェット堆積ツールの精度は、そのツールが表面を横切って移動するとき（又はツールが固定されている場合は表面がツールの下を移動するとき）、幾つかの領域における液体材料の堆積を可能にし、他の領域における液体材料の堆積を不可能にする。絶縁材料は、小さな領域であっても非常に正確に配置され得るので、インクジェット堆積後に材料を除去するためのエッチング又は材料除去工程は必要ない。シングルパス堆積は、製造スループットを増大させ、コストを低減するが、マルチパス堆積によるより正確及び／又は所望の結果をもたらさない場合がある。付加的なインクジェット材料が開発されるにつれて、溶媒の量の低減が、必要とされる初期厚みを低減することができ、それによって、マルチパス堆積の必要性が低減される。図 51B は、図 51A の基準線 N5-N5 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図である。ハーフブランケットベース又は基礎絶縁層 64、導電性トレース又は相互接続 74、及びハーフブランケット被覆絶縁層 78 の方位も図 51A に示されている。

【0245】

図 51C は、一例に従った、図 51A の基準線 O5-O5 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図である。図 51C では、ハーフブランケット被覆絶縁層 78 が、ハーフブランケットベース又は基礎絶縁層 64 の頂部表面及び側部表面を覆うように示されている。しかしながら、幾つかの例は、導電性トレース又は相互接続 74 がハーフブランケットベース又は基礎絶縁層 64 及びハーフブランケット被覆絶縁層 78 内に他の方式で封止されるとき、ハーフブランケット被覆絶縁層 78 がハーフブランケットベース又は基礎絶縁層 64 の側部表面を越えて横方向に延在することを必要としない場合がある。図 51D は、図 51A の基準線 P5-P5 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図であり、ハーフブランケットベース又は基礎絶縁層 64、導電性トレース又は相互接続 74、及びダイ 18 の垂直側部をダイパッド 46 まで延在するハーフブランケット被覆絶縁層 78 を示す。図 51E は、図 51A の基準線 Q5-Q5 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図であり、導電性トレース又は相互接続 74 がここでは、導電性トレース又は相互接続 74 がリード 12 まで水平に延在するように準備するように、ハーフブランケットベース又は基礎絶縁層 64 上に水平に向けられていることを示す。図 51F は、図 51A の基準線 X5-X5 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図であり、各導電性トレース又は相互接続 74 が、ハーフブランケットベース又は基礎層 64 のスルーホール又はボイド 56 を介して下方に延在して、それぞれのリード 12 の上側表面に接するときの各導電性トレース又は相互接続 74 の末端部を示す。

【0246】

図 51G は、図 51A の基準線 O5-O5 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図である。この例では、各ハーフブランケットベース又は基礎絶縁層 64 が、ダイ 18 上のボンパッド 50 からリード 12 まで導電性材料（例えば、導電性トレース又は相互接続 74）で充填された矩形チャネル又は溝 58

を含む。図 5 1 G では、ハーフブランケット被覆絶縁層 7 8 が、ハーフブランケットベース又は基礎絶縁層 6 4 の頂部表面及び側部表面を覆うように示されている。しかしながら、幾つかの例は、導電性トレース又は相互接続 7 4 が、ハーフブランケットベース又は基礎絶縁層 6 4 及びハーフブランケット被覆絶縁層 7 6 内に他の方式で封止されるとき、ハーフブランケット被覆絶縁層 7 8 がハーフブランケットベース又は基礎絶縁層 6 4 の側部表面を越えて横方向に延在することを必要としない場合がある。図 5 1 H は、図 5 1 A の基準線 P 5 - P 5 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図であり、ハーフブランケットベース又は基礎絶縁層 6 4、導電性トレース又は相互接続 7 4、及びダイ 1 8 の垂直側部をダイパッド 4 6 まで延在するハーフブランケット被覆絶縁層 7 8 を示す。図 5 1 I は、図 5 1 A の基準線 Q 5 - Q 5 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図であり、導電性トレース又は相互接続 7 4 がここでは、導電性トレース又は相互接続 7 4 がリード 1 2 まで水平に延在するように準備するように、ハーフブランケットベース又は基礎絶縁層 6 4 上に水平に向けられていることを示す。図 5 1 J は、図 5 1 A の基準線 X 5 - X 5 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図であり、各導電性トレース又は相互接続 7 4 が、ハーフブランケットベース又は基礎層 6 4 のスルーホール又はボイド 5 6 を介して下方に延在して、それぞれのリード 1 2 の上側表面に接するときの各導電性トレース又は相互接続 7 4 の末端部を示す。

10

20

【0 2 4 7】

図 5 1 K は、図 5 1 A の基準線 O 5 - O 5 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図である。この例では、ハーフブランケットベース又は基礎絶縁層 6 4 が、ダイ 1 8 上のボンパッド 5 0 からリード 1 2 まで導電性材料 (例えば、導電性トレース又は相互接続 7 4) で充填された半円形チャンネル又は溝 6 0 を含む。図 5 1 K では、ハーフブランケット被覆絶縁層 7 8 がハーフブランケットベース又は基礎絶縁層 6 4 の頂部表面及び側部表面を覆うように示されている。しかしながら、幾つかの例は、導電性トレース又は相互接続 7 4 がハーフブランケットベース又は基礎絶縁層 6 4 及びハーフブランケット被覆絶縁層 7 8 内に他の方式で封止されるとき、ハーフブランケット被覆絶縁層 7 8 がハーフブランケットベース又は基礎絶縁層 6 4 の側部表面を越えて横方向に延在することを必要としない場合がある。図 5 1 L は、図 5 1 A の基準線 P 5 - P 5 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図であり、ハーフブランケットベース又は基礎絶縁層 6 4、導電性トレース又は相互接続 7 4、及びダイ 1 8 の垂直側部をダイパッド 4 6 まで延在するハーフブランケット被覆絶縁層 7 8 を示す。図 5 1 M は、図 5 1 A の基準線 Q 5 - Q 5 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図であり、導電性トレース又は相互接続 7 4 がここでは、導電性トレース又は相互接続 7 4 がリード 1 2 まで水平に延在するように準備するように、ハーフブランケットベース又は基礎絶縁層 6 4 上に水平に向けられていることを示す。図 5 1 N は、図 5 1 A の基準線 X 5 - X 5 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路 (IC) ダイ 1 8 の断面図であり、各導電性トレース又は相互接続 7 4 が、ハーフブランケットベース又は基礎層 6 4 のスルーホール又はボイド 5 6 を介して下方に延在して、それぞれのリード 1 2 の上側表面に接するときの各導電性トレース又は相互接続 7 4 の末端部を示す。

30

40

【0 2 4 8】

図 5 1 O は、図 5 1 A の基準線 O 5 - O 5 に沿った、予備モールドリードフレームユニ

50

ット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図である。この例では、ハーフブランケットベース又は基礎絶縁層６４が、ダイ１８上のボンドパッド５０からリード１２まで導電性材料（例えば、導電性トレース又は相互接続７４）で充填されたｖ字形チャンネル又は溝６２を含む。図５１０では、ハーフブランケット被覆絶縁層７８がハーフブランケットベース又は基礎絶縁層６４の頂部表面及び側部表面を覆うように示されている。しかしながら、幾つかの例は、導電性トレース又は相互接続７４が、ハーフブランケットベース又は基礎絶縁層６４及びハーフブランケット被覆絶縁層７８内にその他の方式で封止されるとき、ブランケット被覆絶縁層７６が、ハーフブランケットベース又は基礎絶縁層６４の側部表面を越えて横方向に延在することを必要としない場合がある。図５１Ｐは、図５１Ａの基準線Ｐ５－Ｐ５に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図であり、ハーフブランケットベース又は基礎絶縁層６４、導電性トレース又は相互接続７４、及びダイ１８の垂直側部をダイパッド４６まで延在するハーフブランケット被覆絶縁層７８を示す。図５１Ｑは、図５１Ａの基準線Ｑ５－Ｑ５に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図であり、導電性トレース又は相互接続７４がここでは、導電性トレース又は相互接続７４がリード１２まで水平に延在するように準備するように、ハーフブランケットベース又は基礎絶縁層６４上に水平に向けられていることを示す。図５１Ｒは、図５１Ａの基準線Ｘ５－Ｘ５に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図であり、各導電性トレース又は相互接続７４が、ハーフブランケットベース又は基礎層６４のスルーホール又はボイド５６を介して下方に延在して、それぞれのリード１２の上側表面に接するときの各導電性トレース又は相互接続７４の末端部を示す。

10

20

【０２４９】

個々のベース又は基礎絶縁層の上のハーフブランケット被覆絶縁層

【０２５０】

図５２Ａは２つのハーフブランケット被覆絶縁層７６を示し、各々が、個々のベース又は基礎絶縁層６６の露出部分と、個々のブランケットベース又は基礎絶縁層６６上の各導電性トレース又は相互接続７４の露出部分（図４２Ａ及び４２Ｂ参照）との上に、印刷、堆積、形成、又はその他の方式で適用されており、各々が、予備モールドリードフレーム４６内のリードフィンガー１２の頂部表面の一部に、予備モールド４２を横切って、ダイ１８の一方の側の上に、それぞれの個々のベース又は基礎絶縁層６６が隣接するダイ１８の側部に最も近いボンドパッド５０をちょうど越えて（例えば、図５の５１４において）ダイ１８の頂部の一部を横切って及ぶ。ダイの頂部の各側部の個々のベース又は基礎絶縁層６６の間、及びダイの頂部側のダイの２つの列の間のダイ１８の頂部には、如何なるベース又は基礎層によっても覆われないままの複数の領域が残る。任意選択で、ハーフブランケット被覆絶縁層７８は、この時点で、又は後に付加的な層と共に、硬化させることができる。ハーフブランケット被覆絶縁層７８には、ポリマー、エポキシ、シリコン、モールド、又は他の絶縁体を用いることができる。ハーフブランケット被覆絶縁層７８は、個々のベース又は基礎絶縁層６６上のトポロジー及び個々のベース又は基礎絶縁層６６上に形成された導電性トレース又は相互接続７４の輪郭に従い、少なくとも、全ての導電性トレース又は相互接続７４が、それぞれの個々のベース又は基礎絶縁層６６とハーフブランケット被覆絶縁層７８との間に巻き付けられるか又は封止されることを確実にするのに充分である。図５２Ａに見られるように、ハーフブランケット被覆絶縁層７８は、複数の個々のベース又は基礎絶縁層６６、ハーフブランケットベース又は基礎絶縁層６６上の導電性トレース又は相互接続７４、及び個々のベース又は基礎絶縁層６６間のダイ１８の頂部の絶縁されていない部分を覆う。ハーフブランケット被覆絶縁層７８は、適切な絶縁特性を有する、スクリーン印刷、フォトリソグラフィ及びエッチング、ＣＶＤ、ＰＶＤ、真空

30

40

50

蒸着、インクジェット印刷、スプレー被覆、マイクロディスペンシング、エアゾールジェット、ElectroHydroDynamic (EHD) 技法などの複数の技法のうちの1つを用いて形成又は堆積することができる。

【0251】

インクジェット印刷が用いられる場合、ブランケット被覆絶縁層76は、ポリイミドインク、熱硬化性エポキシ系ポリマーインク、及びUV硬化性アクリレートインクなどのインクジェット堆積適合ポリマーから形成することができる。アセンブリに対する過度の応力を回避するために、3.4 GPa未満、より好ましくは2 GPa未満の弾性率を有するポリマーを用いることが好ましい。ブランケット被覆絶縁層76の厚みは約2 μm ~35 μm の範囲とすることができる。より好ましい範囲は約2 μm ~20 μm 以下であり、更により好ましくは約2 μm ~約10 μm の範囲である。インクジェットプリンタ溶媒堆積材料は、溶媒、即ち、初期の厚みを有するので、溶媒が消散した後、残りの材料は、減少した厚みで絶縁層を形成する。所望の厚みを達成するために、複数のインクジェット堆積を行うことができる(例えば、図13の1302において)。インクジェット堆積は、「ドロップオンデマンド」(DOD)技術を用いることによって材料の正確な配置を可能にし、この技術において、液体の容器はノズルを有し、少量の液体が電気信号に応答してノズルから押し出される。液体は、表面上に垂直に落下すると液滴を形成する。

【0252】

インクジェット堆積ツールの精度は、そのツールが表面を横切って移動するとき(又はツールが固定されている場合は表面がツールの下を移動するとき)、幾つかの領域における液体材料の堆積を可能にし、他の領域における液体材料の堆積を不可能にする。絶縁材料は、小さな領域であっても非常に正確に配置され得るので、インクジェット堆積後に材料を除去するためのエッチング又は材料除去工程は必要ない。シングルパス堆積は、製造スループットを増大させ、コストを低減するが、マルチパス堆積によるより正確及び/又は所望の結果をもたらさない場合がある。付加的なインクジェット材料が開発されるにつれて、溶媒の量の低減が、必要とされる初期厚みを低減することができ、それによって、マルチパス堆積の必要性が低減される。図52Bは、図52Aの基準線N6-N6に沿った、予備モールドリードフレームユニット46のダイ取り付けパッド14の頂部表面にダイ取り付け材料22を介して取り付けられた、集積回路(IC)ダイ18の断面図である。個々のベース又は基礎絶縁層66、導電性トレース又は相互接続74、及びハーフブランケット被覆絶縁層78の方位も図52Aに示されている。

【0253】

図52Cは、一例に従った、図52Aの基準線O6-O6に沿った、予備モールドリードフレームユニット46のダイ取り付けパッド14の頂部表面にダイ取り付け材料22を介して取り付けられた、集積回路(IC)ダイ18の断面図である。図52Cでは、ハーフブランケット被覆絶縁層78が個々のベース又は基礎絶縁層66の頂部表面及び側部表面を覆って示されている。図52Dは、図52Aの基準線P6-P6に沿った、予備モールドリードフレームユニット46のダイ取り付けパッド14の頂部表面にダイ取り付け材料22を介して取り付けられた、集積回路(IC)ダイ18の断面図であり、個々のベース又は基礎絶縁層66(3つが示されている)、導電性トレース又は相互接続74、及びダイ18の垂直側部からダイパッド46まで下方に延在するハーフブランケット被覆絶縁層78を示している。図52Eは、図52Aの基準線Q6-Q6に沿った、予備モールドリードフレームユニット46のダイ取り付けパッド14の頂部表面にダイ取り付け材料22を介して取り付けられた、集積回路(IC)ダイ18の断面図であり、導電性トレース又は相互接続部74を示し、各々、導電性トレース又は相互接続部74がリード12まで水平に延在するように準備するように、個々のベース又は基礎絶縁層66上に水平に向けられる。図52Fは、図52Aの基準線X6-X6に沿った、予備モールドリードフレームユニット46のダイ取り付けパッド14の頂部表面にダイ取り付け材料22を介して取り付けられた、集積回路(IC)ダイ18の断面図であり、各導電性トレース又は相互接続74が、それぞれの個々のベース又は基礎層66のスルーホール又はボイド56を介し

て下方に延在して、それぞれのリード 12 の上側表面に接するときの各導電性トレース又は相互接続 74 の末端部を示す。

【0254】

図 52G は、図 52A の基準線 O6-O6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図である。

【0255】

図 52H は、図 52A の基準線 P6-P6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド頂部側にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、個々のベース又は基礎絶縁層 66、導電性トレース又は相互接続部 74、及びダイ 18 の垂直側部からダイパッド 46 まで下方に延在するハーフブランケット被覆絶縁層 78 を示す。

10

【0256】

図 52I は、図 52A の基準線 Q6-Q6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図でありを示し、各々、導電性トレース又は相互接続 74 がここでは、導電性トレース又は相互接続 74 がリード 12 まで水平に延在するように準備するように、ハーフブランケットベース又は基礎絶縁層 52 上に水平に向けられていることを示す。図 52J は、図 52A の基準線 X6-X6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、各導電性トレース又は相互接続 74 が、それぞれの個々のベース又は基礎層 66 のスルーホール又はボイド 56 を介して下方に延在して、それぞれのリード 12 の上側表面に接するときの各導電性トレース又は相互接続 74 の末端部を示す。

20

【0257】

図 52K は、図 52A の基準線 O6-O6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図である。この例では、各個々のベース又は基礎絶縁層 66 が、ダイ 18 上のボンパッド 50 からリード 12 まで導電性材料 (例えば、導電性トレース又は相互接続 74) で充填された半円形のチャンネル又は溝 60 を含む。図 52K では、ハーフブランケット被覆絶縁層 76 が、個々のベース又は基礎絶縁層 66 の頂部表面及び側部表面を覆って示されている。図 52L は、図 52A の基準線 P6-P6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド頂部側にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、個々のベース又は基礎絶縁層 66、導電性トレース又は相互接続 74、及びダイ 18 の垂直側部をダイパッド 46 まで延在するハーフブランケット被覆絶縁層 78 を示す。図 52M は、図 52A の基準線 Q6-Q6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、これは、導電性トレース又は相互接続部 74 を示し、各々、導電性トレース又は相互接続部 74 がリード 12 まで水平に延在するように準備するように、それぞれの個々のベース又は基礎絶縁層 66 上に水平に向けられる。図 52N は、図 52A の基準線 X6-X6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、各導電性トレース又は相互接続 74 が、それぞれのリード 12 の上側表面に接するように、それぞれの個々のベース又は基礎層 66 のスルーホール又はボイド 56 を介して下方に延在するときの各導電性トレース又は相互接続 74 の端部を示す。

30

40

【0258】

図 52O は、図 52A の基準線 O6-O6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付け

50

られた、集積回路（IC）ダイ１８の断面図である。この例では、各ベース又は基礎絶縁層６６が、ダイ１８上のボンドパッド５０からリード１２まで導電性材料（例えば、導電性トレース又は相互接続７４）で充填されたｖ字形チャネル又は溝６２を含む。図５２０では、ハーフブランケット被覆絶縁層７８が個々のベース又は基礎絶縁層６６の頂部表面及び側部表面を覆って示されている。図５２Ｐは、図５２Ａの基準線Ｐ６－Ｐ６に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド頂部側にダイ取り付け材料２２を介して取り付けられた、集積回路（IC）ダイ１８の断面図であり、個々のベース又は基礎絶縁層６６、導電性トレース又は相互接続部７４、及びダイ１８の垂直側部からダイパッド４６まで下方に延在するハーフブランケット被覆絶縁層７８を示す。図５２Ｑは、図５２Ａの基準線Ｑ６－Ｑ６に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（IC）ダイ１８の断面図であり、導電性トレース又は相互接続７４がリード１２まで水平に延在するように準備するように、導電性トレース又は相互接続７４がここではそれぞれの個々のベース又は基礎絶縁層６６上に水平に向けられていることを示す。図５２Ｒは、図５２Ａの基準線Ｘ６－Ｘ６に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（IC）ダイ１８の断面図であり、個々のベース又は基礎層６６のスルーホール又はボイド５６を介して下方に延在して、それぞれのリード１２の上側表面に接するときの各導電性トレース又は相互接続７４の末端部を示す。

10

20

30

40

50

【０２５９】

ブランケットベース又は基礎絶縁層の上の個々の被覆絶縁層

【０２６０】

図５３Ａは個々の被覆絶縁層８０を示し、これは各々、ハーフブランケットベース又は基礎絶縁層５２の露出部分、及びベース又は基礎絶縁層５２上の導電性トレース又は相互接続７４の露出部分（図４０Ａ及び４０Ｂ参照）の上に印刷、堆積、形成、又はその他の方式で適用されており、これは、予備モールドリードフレーム４６内のリードフィンガー１２の頂部表面の一部、予備モールド４２を横切り、ダイ１８の一方の側の上に、ダイ１８の頂部を横切り、ダイ１８の反対側を下方に、予備モールドリードフレーム４６の反対側の予備モールド４２を横切り、及び予備モールドリードフレーム４６の反対側のリードフィンガー１２の頂部表面の一部（例えば、図５の５１４において）に及ぶ。任意選択で、個々の被覆絶縁層８０は、この時点で、又は後に付加的な層と共に、硬化させることができる。個々の被覆絶縁層８０には、ポリマー、エポキシ、シリコン、モールド、又は他の絶縁体を用いることができる。各個々の被覆絶縁層８０は、ハーフブランケットベース又は基礎絶縁層５２上のトポロジー、及びブランケットベース又は基礎絶縁層５２上に形成された導電性トレース又は相互接続７４の輪郭に従い、少なくとも、全ての導電性トレース又は相互接続７４がブランケットベース又は基礎絶縁層５２と個々の被覆絶縁層８０との間に巻き付けられるか又は密封されることを確実にするのに充分である。図５３Ａに見られるように、各個々の被覆絶縁層８０は、ハーフブランケットベース又は基礎絶縁層５２の一部を覆い、これは、ダイ１８の頂部表面と、隣接するボンドパッド５０であるダイ１８の側部表面と、ハーフブランケットベース又は基礎絶縁層５２上の導電性トレース又は相互接続７４とを覆う。個々の被覆絶縁層８０は、適切な絶縁特性を有する、スクリーン印刷、フォトリソグラフィ及びエッチング、ＣＶＤ、ＰＶＤ、真空蒸着、インクジェット印刷、スプレー被覆、マイクロディスペンシング、エアゾールジェット、ＥｌｅｃｔｒｏＨｙｄｒｏＤｙｎａｍｉｃ（ＥＨＤ）技法などの複数の技法のうちの１つを用いて形成又は堆積することができる。

【０２６１】

インクジェット印刷が用いられる場合、個々の被覆絶縁層８０は、ポリイミドインク、熱硬化性エポキシ系ポリマーインク、及びＵＶ硬化性アクリレートインクなどのインクジェット堆積適合ポリマーから形成することができる。アSEMBリに対する過度の応力を回避するために、３．４ＧＰａ未満、より好ましくは２ＧＰａ未満の弾性率を有するポリマ

ーを用いることが好ましい。ブランケット被覆絶縁層 76 の厚みは約 $2\ \mu\text{m}$ ~ $35\ \mu\text{m}$ の範囲とすることができる。より好ましい範囲は約 $2\ \mu\text{m}$ ~ $20\ \mu\text{m}$ 以下であり、更により好ましくは約 $2\ \mu\text{m}$ ~ 約 $10\ \mu\text{m}$ の範囲である。インクジェットプリンタ溶媒堆積材料は、溶媒、即ち、初期の厚みを有するので、溶媒が消散した後、残りの材料は、減少した厚みで絶縁層を形成する。所望の厚みを達成するために、複数のインクジェット堆積を行うことができる（例えば、図 13 の 1302 において）。インクジェット堆積は、「ドロップオンデマンド」（DOD）技術を用いることによって材料の正確な配置を可能にし、この技術において、液体の容器はノズルを有し、少量の液体が電気信号に応答してノズルから押し出される。液体は、表面上に垂直に落下すると液滴を形成する。

【0262】

インクジェット堆積ツールの精度は、そのツールが表面を横切って移動するとき（又はツールが固定されている場合は表面がツールの下を移動するとき）、幾つかの領域における液体材料の堆積を可能にし、他の領域における液体材料の堆積を不可能にする。絶縁材料は、小さな領域であっても非常に正確に配置され得るので、インクジェット堆積後に材料を除去するためのエッチング又は材料除去工程は必要ない。シングルパス堆積は、製造スループットを増大させ、コストを低減するが、マルチパス堆積によるより正確及び／又は所望の結果をもたらさない場合がある。付加的なインクジェット材料が開発されるにつれて、溶媒の量の低減が、必要とされる初期厚みを低減することができ、それによって、マルチパス堆積の必要性が低減される。図 53B は、図 53A の基準線 R4-R4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図である。ブランケットベース又は基礎絶縁層 52、導電性トレース又は相互接続 74、及び個々の被覆絶縁層 80 の方位も、図 53A に示される。

【0263】

図 53C は、一例に従った、図 53A の基準線 S4-S4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図である。図 53C では、個々の被覆絶縁層 78 がブランケットベース又は基礎絶縁層 52 の上に示されている。各個々の被覆絶縁層は、ハーフブランケットベース又は基礎絶縁層 52 上のそれぞれの導電性トレース又は相互接続を覆う。図 53D は、図 53A の基準線 T4-T4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図であり、これは、ハーフブランケットベース又は基礎絶縁層 52、導電性トレース又は相互接続部 74、及びダイ 18 の垂直側部からダイパッド 46 まで下方に延在する個々の被覆絶縁層 80 を示す。図 53E は、図 53A の基準線 U4-U4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図であり、これは、導電性トレース又は相互接続部 74 がここでは、導体トレース又は相互接続部 74 がリード 12 まで水平に延在するように準備するように、ハーフブランケットベース又は基礎絶縁層 52 上に水平に向けられていることを示す。図 53F は、図 53A の基準線 Y4-Y4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図であり、各導電性トレース又は相互接続 74 が、それぞれのリード 12 の上側表面と接するように、ハーフブランケットベース又は基礎層 52 のスルーホール又はボイド 56 を介して下方に延在するときの各導電性トレース又は相互接続 74 の末端部を示す。

【0264】

図 53G は、図 53A の基準線 S4-S4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図である。この例では、ハーフブランケットベース又は基礎絶縁層 52 は、ダイ 18 上のボンパッド 50 からリード 12 まで導電性材

料（例えば、導電性トレース又は相互接続 7 4）で充填された矩形チャンネル又は溝 5 8 を含む。図 5 3 G では、個々の被覆絶縁層 7 8 がブランケットベース又は基礎絶縁層 5 2 の上に示されている。各個々の被覆絶縁層は、それぞれの導電性トレース又は相互接続 7 4 を覆う。図 5 3 H は、図 5 3 A の基準線 T 4 - T 4 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路（IC）ダイ 1 8 の断面図であり、これは、ブランケットベース又は基礎絶縁層 5 2、導電性トレース又は相互接続 7 4、及びダイ 1 8 の垂直側部をダイパッド 4 6 まで延在する個々の被覆絶縁層 8 0 を示す。図 5 3 I は、図 5 3 A の基準線 U 4 - U 4 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路（IC）ダイ 1 8 の断面図であり、導電性トレース又は相互接続部 7 4 がここでは、導体トレース又は相互接続部 7 4 がリード 1 2 まで水平に延在するように準備するように、ブランケットベース又は基礎絶縁層 5 2 上に水平に向けられていることを示す。図 5 3 J は、図 5 3 A の基準線 Y 4 - Y 4 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路（IC）ダイ 1 8 の断面図であり、各導電性トレース又は相互接続 7 4 が、それぞれのリード 1 2 の上側表面と接するように、ブランケットベース又は基礎層 5 2 のスルーホール又はボイド 5 6 を介して下方に延在するときの各導電性トレース又は相互接続 7 4 の末端部を示す。

10

【0265】

図 5 3 K は、図 5 3 A の基準線 S 4 - S 4 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路（IC）ダイ 1 8 の断面図である。この例では、ブランケットベース又は基礎絶縁層 5 2 は、ダイ 1 8 上のボンドパッド 5 0 からリード 1 2 まで導電性材料（例えば、導電性トレース又は相互接続 7 4）で充填された半円形チャンネル又は溝 6 0 を含む。図 5 3 K では個々の被覆絶縁層 8 0 が示されており、各々が、導電性トレース又は相互接続 7 4 と、ブランケットベース又は基礎絶縁層 5 2 の一部とを覆っている。図 5 3 L は、図 5 3 A の基準線 T 4 - T 4 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路（IC）ダイ 1 8 の断面図であり、これは、ブランケットベース又は基礎絶縁層 5 2、導電性トレース又は相互接続 7 4、及びダイ 1 8 の垂直側部からダイパッド 4 6 まで下方に延在する個々の被覆絶縁層 8 0 を示す。図 5 3 M は、図 5 3 A の基準線 U 4 - U 4 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路（IC）ダイ 1 8 の断面図であり、導電性トレース又は相互接続部 7 4 がここでは、導体トレース又は相互接続部 7 4 がリード 1 2 まで水平に延在するように準備するように、ブランケットベース又は基礎絶縁層 5 2 上に水平に向けられていることを示す。図 5 3 N は、図 5 3 A の基準線 Y 4 - Y 4 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路（IC）ダイ 1 8 の断面図であり、各導電性トレース又は相互接続 7 4 が、それぞれのリード 1 2 の上側表面と接するように、ブランケットベース又は基礎層 5 2 のスルーホール又はボイド 5 6 を介して下方に延在するときの各導電性トレース又は相互接続 7 4 の末端部を示す。

20

30

40

【0266】

図 5 3 O は、図 5 3 A の基準線 S 4 - S 4 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付けパッド 1 4 の頂部表面にダイ取り付け材料 2 2 を介して取り付けられた、集積回路（IC）ダイ 1 8 の断面図である。この例では、ブランケットベース又は基礎絶縁層 5 2 は、ダイ 1 8 上のボンドパッド 5 0 からリード 1 2 まで導電性材料（例えば、導電性トレース又は相互接続 7 4）で充填された V 字形チャンネル又は溝 6 2 を含む。図 5 3 O では、個々の被覆絶縁層 8 0 が各々、導電性トレース又は相互接続 7 4 と、ブランケットベース又は基礎絶縁層 5 2 の一部とを覆って示されている。図 5 3 P は、図 5 3 A の基準線 T 4 - T 4 に沿った、予備モールドリードフレームユニット 4 6 のダイ取り付け

50

付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、これは、ブランケットベース又は基礎絶縁層 52、導電性トレース又は相互接続 74、及びダイ 18 の垂直側部をダイパッド 46 まで延在する個々の被覆絶縁層 80 を示す。図 53Q は、図 53A の基準線 U4-U4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、導電性トレース又は相互接続 74 がここでは、リード 12 まで水平に延在するように準備するように、ブランケットベース又は基礎絶縁層 52 上に水平に向けられていることを示す。図 53R は、図 53A の基準線 Y4-Y4 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、各導電性トレース又は相互接続 74 が、それぞれのリード 12 の上側表面と接するように、ブランケットベース又は基礎層 52 のスルーホール又はボイド 56 を介して下方に延在するときの各導電性トレース又は相互接続 74 の末端部を示す。

10

【0267】

ハーフブランケットベース又は基礎絶縁層の上の個々の被覆絶縁層

【0268】

図 54A は、個々の被覆絶縁層 80 とを示し、各々が、ハーフブランケットベース又は基礎絶縁層 64 の露出部分と、ハーフブランケットベース又は基礎絶縁層 66 (図 41A 及び 41B 参照) 上の導電性トレース又は相互接続 74 の露出部分との上に各々、印刷、堆積、形成、又はその他の方式で適用されており、各々、予備モールドリードフレーム 46 内のリードフィンガー 12 の頂部表面の一部に、予備モールド 42 を横切って、ダイ 18 の一方の側の上に、それぞれのハーフブランケットベース又は基礎絶縁層 64 が隣接しているダイ 18 の側部に最も近いボンパッド 50 をちょうど越えてダイ 18 の頂部の一部を横切って (例えば、図 5 が 514 において) 及ぶ。ハーフブランケットベース又は基礎絶縁層 64 の間のダイ 18 の頂部上の領域は、如何なるベース又は基礎層によっても覆われないままである。任意選択で、個々の被覆絶縁層 80 は、この時点で、又は後に付加的な層と共に、硬化させることができる。個々の被覆絶縁層 80 には、ポリマー、エポキシ、シリコン、モールド、又は他の絶縁体を用いることができる。各個々の被覆絶縁層 80 は、それぞれのハーフブランケットベース又は基礎絶縁層 64 上のトポロジー、及びそれぞれのハーフブランケットベース又は基礎絶縁層 64 上に形成された導電性トレース又は相互接続 74 の輪郭に従い、少なくとも、全ての導電性トレース又は相互接続 74 がハーフブランケットベース又は基礎絶縁層 64 と個々の被覆絶縁層 80 との間に巻き付けられるか又は密封されることを確実にするのに充分である。図 54A に見られるように、各ハーフブランケット被覆絶縁層 80 は、ハーフブランケットベース又は基礎絶縁層 64 の一部と、ハーフブランケットベース又は基礎絶縁層 64 上の導電性トレース又は相互接続 74 とを覆う。個々の被覆絶縁層 80 は、適切な絶縁特性を有する、スクリーン印刷、フォトリソグラフィ及びエッチング、CVD、PVD、真空蒸着、インクジェット印刷、スプレー被覆、マイクロディスペンシング、エアゾールジェット、ElectroHydroDynamic (EHD) 技法などの複数の技法のうちの 1 つを用いて形成又は堆積することができる。

20

30

40

【0269】

インクジェット印刷が用いられる場合、個々の被覆絶縁層 80 は、ポリイミドインク、熱硬化性エポキシ系ポリマーインク、及び UV 硬化性アクリレートインクなどのインクジェット堆積適合ポリマーから形成することができる。アセンブリに対する過度の応力を回避するために、3.4 GPa 未満、より好ましくは 2 GPa 未満の弾性率を有するポリマーを用いることが好ましい。ブランケット被覆絶縁層 76 の厚みは約 2 μm ~ 35 μm の範囲とすることができる。より好ましい範囲は約 2 μm ~ 20 μm 以下であり、更により好ましくは約 2 μm ~ 約 10 μm の範囲である。インクジェットプリンタ溶媒堆積材料は、溶媒、即ち、初期の厚みを有するので、溶媒が消散した後、残りの材料は、減少した厚

50

みで絶縁層を形成する。所望の厚みを達成するために、複数のインクジェット堆積を行うことができる（例えば、図 13 の 1302 において）。インクジェット堆積は、「ドロップオンデマンド」（DOD）技術を用いることによって材料の正確な配置を可能にし、この技術において、液体の容器はノズルを有し、少量の液体が電気信号に応答してノズルから押し出される。液体は、表面上に垂直に落下すると液滴を形成する。

【0270】

インクジェット堆積ツールの精度は、そのツールが表面を横切って移動するとき（又はツールが固定されている場合は表面がツールの下を移動するとき）、幾つかの領域における液体材料の堆積を可能にし、他の領域における液体材料の堆積を不可能にする。絶縁材料は、小さな領域であっても非常に正確に配置され得るので、インクジェット堆積後に材料を除去するためのエッチング又は材料除去工程は必要ない。シングルパス堆積は、製造スループットを増大させ、コストを低減するが、マルチパス堆積によるより正確及び／又は所望の結果をもたらさない場合がある。付加的なインクジェット材料が開発されるにつれて、溶媒の量の低減が、必要とされる初期厚みを低減することができ、それによって、マルチパス堆積の必要性が低減される。図 54B は、図 54A の基準線 R5-R5 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図である。ハーフブランケットベース又は基礎絶縁層 64、導電性トレース又は相互接続 74、及び個々の被覆絶縁層 80 の方位も図 54A に示されている。

【0271】

図 54C は、一例に従った、図 54A の基準線 S5-S5 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図である。図 54C では、個々の被覆絶縁層 80 が、ハーフブランケットベース又は基礎絶縁層 64 の一部を覆って示されている。図 54D は、図 54A の基準線 T5-T5 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図であり、ハーフブランケットベース又は基礎絶縁層 64、導電性トレース又は相互接続 74、及びダイ 18 の垂直側部をダイパッド 46 まで延在する個々の被覆絶縁層 80 を示す。図 54E は、図 54A の基準線 U5-U5 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図であり、導電性トレース又は相互接続 74 がここでは、導電性トレース又は相互接続 74 がリード 12 まで水平に延在するように準備するように、ハーフブランケットベース又は基礎絶縁層 64 上に水平に向けられていることを示す。図 54F は、図 54A の基準線 Y5-Y5 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図であり、それぞれのリード 12 の上側表面に接するようにハーフブランケットベース又は基礎層 64 のスルーホール又はボイド 56 を介して下方に延在するときの各導電性トレース又は相互接続 74 の末端部を示す。

【0272】

図 54G は、図 54A の基準線 S5-S5 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図である。この例では、各ハーフブランケットベース又は基礎絶縁層 64 が、ダイ 18 上のボンドパッド 50 からリード 12 まで導電性材料（例えば、導電性トレース又は相互接続 74）で充填された矩形チャンネル又は溝 58 を含む。図 54G では、個々の絶縁層 80 がハーフブランケットベース又は基礎絶縁層 64 を覆って示されている。図 54H は、図 54A の基準線 T5-T5 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路（IC）ダイ 18 の断面図であり、ハーフブランケットベース又は基礎絶縁層 64、導電性トレース又は相互接続 74、及びダイ 18 の

垂直側部からダイパッド４６まで下方に延在する個々の被覆絶縁層８０を示す。図５４Ｉは、図５４Ａの基準線Ｕ５－Ｕ５に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図であり、導電性トレース又は相互接続部７４がここでは、導電性トレース又は相互接続部７４がリード１２まで水平に延在するように準備するように、ハーフブランケットベース又は基礎絶縁層６４上に水平に向けられていることを示す。図５４Ｊは、図５４Ａの基準線Ｙ５－Ｙ５に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図であり、各導電性トレース又は相互接続部７４が、ハーフブランケットベース又は基礎層６４のスルーホール又はボイド５６を介して下方に延在して、それぞれのリード１２の上側表面に接するときの各導電性トレース又は相互接続部７４の末端部を示す。

10

【０２７３】

図５４Ｋは、図５４Ａの基準線Ｓ５－Ｓ５に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図である。この例では、ハーフブランケットベース又は基礎絶縁層６４が、ダイ１８上のボンドパッド５０からリード１２まで導電性材料（例えば、導電性トレース又は相互接続部７４）で充填された半円形チャンネル又は溝６０を含む。図５４Ｋでは、個々の被覆絶縁層８０が、ハーフブランケットベース又は基礎絶縁層６４の導電性トレース又は相互接続部７４の一部を覆うように示されている。図５４Ｌは、図５４Ａの基準線Ｔ５－Ｔ５に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図であり、ハーフブランケットベース又は基礎絶縁層６４、導電性トレース又は相互接続部７４、及びダイ１８の垂直側部をダイパッド４６まで延在する個々の被覆絶縁層８０を示す。図５４Ｍは、図５４Ａの基準線Ｕ５－Ｕ５に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図であり、導電性トレース又は相互接続部７４がここでは、導電性トレース又は相互接続部７４がリード１２まで水平に延在するように準備するように、ハーフブランケットベース又は基礎絶縁層６４上に水平に向けられていることを示す。図５４Ｎは、図５４Ａの基準線Ｙ５－Ｙ５に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図であり、各導電性トレース又は相互接続部７４が、ハーフブランケットベース又は基礎層６４のスルーホール又はボイド５６を介して下方に延在して、それぞれのリード１２の上側表面に接するときの各導電性トレース又は相互接続部７４の末端部を示す。

20

30

【０２７４】

図５４Ｏは、図５４Ａの基準線Ｓ５－Ｓ５に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図である。この例では、ハーフブランケットベース又は基礎絶縁層６４が、ダイ１８上のボンドパッド５０からリード１２まで導電性材料（例えば、導電性トレース又は相互接続部７４）で充填されたｖ字形チャンネル又は溝６２を含む。図５４Ｏでは、個々の被覆絶縁層８０が、ハーフブランケットベース又は基礎絶縁層６４の一部を覆って示されている。図５４Ｐは、図５４Ａの基準線Ｔ５－Ｔ５に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図であり、ハーフブランケットベース又は基礎絶縁層６４、導電性トレース又は相互接続部７４、及びダイ１８の垂直側部からダイパッド４６まで下方に延在する個々の被覆絶縁層８０を示す。図５４Ｑは、図５４Ａの基準線Ｕ５－Ｕ５に沿った、予備モールドリードフレームユニット４６のダイ取り付けパッド１４の頂部表面にダイ取り付け材料２２を介して取り付けられた、集積回路（ＩＣ）ダイ１８の断面図であり、導電性トレース又は相互接続部

40

50

4がここでは、導電性トレース又は相互接続74がリード12まで水平に延在するように準備するように、ハーフブランケットベース又は基礎絶縁層64上に水平に向けられていることを示す。図54Rは、図54Aの基準線Y5-Y5に沿った、予備モールドリードフレームユニット46のダイ取り付けパッド14の頂部表面にダイ取り付け材料22を介して取り付けられた、集積回路(IC)ダイ18の断面図であり、それぞれのリード12の上側表面に接するようにハーフブランケットベース又は基礎層64のスルーホール又はボイド56を介して下方に延在するときの各導電性トレース又は相互接続74の末端部を示す。

【0275】

個々のベース又は基礎絶縁層上の個々の被覆絶縁層

10

【0276】

図55Aは、個々の被覆絶縁層80を示し、各々が、個々のベース又は基礎絶縁層66の露出部分と、個々のブランケットベース又は基礎絶縁層66上の各導電性トレース又は相互接続74の露出部分(図42A及び42Bを参照)との上に、印刷、堆積、形成、又はその他の方式で適用されており、各々が、予備モールドリードフレーム46内のリードフィンガー12の頂部表面の一部に、予備モールドリードフレーム42を横切って、ダイ18の一方の側の上に、それぞれの個々のベース又は基礎絶縁層66が隣接しているダイ18の側部に最も近いボンダパッド50をちょうど越えてダイ18の頂部の一部を横切って(例えば、図5の514において)及ぶ。ダイの頂部の各側部の個々のベース又は基礎絶縁層66の間、及びダイの頂部側のダイの2つの列の間のダイ18の頂部には、如何なるベース又は基礎層によっても覆われないままの複数の領域が残る。任意選択で、個々の被覆絶縁層80は、この時点で、又は後に付加的な層と共に、硬化させることができる。個々の被覆絶縁層80には、ポリマー、エポキシ、シリコン、モールド、又は他の絶縁体を用いることができる。個々の被覆絶縁層80は、個々のベース又は基礎絶縁層66上のトポロジー、及び個々のベース又は基礎絶縁層66上に形成された導電性トレース又は相互接続74の輪郭に従い、少なくとも、個々のベース又は基礎絶縁層66と個々の被覆絶縁層80との間で各導電性トレース又は相互接続74が巻き付けられるか又は封止されることを確実にするのに充分である。図55Aに見られるように、個々の被覆絶縁層80は各々、個々のベース又は基礎絶縁層66と、その上に、印刷又は形成された導電性トレース又は相互接続74とを覆う。個々の被覆絶縁層80は、適切な絶縁特性を有する、スクリーン印刷、フォトリソグラフィ及びエッチング、CVD、PVD、真空蒸着、インクジェット印刷、スプレー被覆、マイクロディスペンシング、エアゾールジェット、ElectroHydroDynamic(EHD)技法などの複数の技法のうちの1つを用いて形成又は堆積することができる。

20

30

【0277】

インクジェット印刷が用いられる場合、個々の被覆絶縁層80は、ポリイミドインク、熱硬化性エポキシ系ポリマーインク、及びUV硬化性アクリレートインクなどのインクジェット堆積適合ポリマーから形成することができる。アセンブリに対する過度の応力を回避するために、3.4GPa未満、より好ましくは2GPa未満の弾性率を有するポリマーを用いることが好ましい。ブランケット被覆絶縁層76の厚みは約2 μ m~35 μ mの範囲とすることができる。より好ましい範囲は約2 μ m~20 μ m以下であり、更により好ましくは約2 μ m~約10 μ mの範囲である。インクジェットプリンタ溶媒堆積材料は、溶媒、即ち、初期の厚みを有するので、溶媒が消散した後、残りの材料は、減少した厚みで絶縁層を形成する。所望の厚みを達成するために、複数のインクジェット堆積を行うことができる(例えば、図13の1302において)。インクジェット堆積は、「ドロップオンデマンド」(DOD)技術を用いることによって材料の正確な配置を可能にし、この技術において、液体の容器はノズルを有し、少量の液体が電気信号に応答してノズルから押し出される。液体は、表面上に垂直に落下すると液滴を形成する。

40

【0278】

インクジェット堆積ツールの精度は、そのツールが表面を横切って移動するとき(又は

50

ツールが固定されている場合は表面がツールの下を移動するとき)、幾つかの領域における液体材料の堆積を可能にし、他の領域における液体材料の堆積を不可能にする。絶縁材料は、小さな領域であっても非常に正確に配置され得るので、インクジェット堆積後に材料を除去するためのエッチング又は材料除去工程は必要ない。シングルパス堆積は、製造スループットを増大させ、コストを低減するが、マルチパス堆積によるより正確及び／又は所望の結果をもたらさない場合がある。付加的なインクジェット材料が開発されるにつれて、溶媒の量の低減が、必要とされる初期厚みを低減することができ、それによって、マルチパス堆積の必要性が低減される。図55Bは、図55Aの基準線R6-R6に沿った、予備モールドリードフレームユニット46のダイ取り付けパッド14の頂部表面にダイ取り付け材料22を介して取り付けられた、集積回路(IC)ダイ18の断面図である。個々のベース又は基礎絶縁層66、導電性トレース又は相互接続74、及び個々の被覆絶縁層80の方位も図55Aに示されている。

10

【0279】

図55Cは、一例に従った、図55Aの基準線S6-S6に沿った、予備モールドリードフレームユニット46のダイ取り付けパッド14の頂部表面にダイ取り付け材料22を介して取り付けられた、集積回路(IC)ダイ18の断面図である。図55Cでは、個々の被覆絶縁層80が各々、個々のベース又は基礎絶縁層66を覆うように示されている。図55Dは、図55Aの基準線T6-T6に沿った、予備モールドリードフレームユニット46のダイ取り付けパッド14の頂部表面にダイ取り付け材料22を介して取り付けられた、集積回路(IC)ダイ18の断面図であり、個々のベース又は基礎絶縁層66(3つが示されている)、導電性トレース又は相互接続74、及びダイ18の垂直側を下方にダイパッド46まで延在する個々の被覆絶縁層80(3つが示されている)を示している。図55Eは、図55Aの基準線U6-U6に沿った、予備モールドリードフレームユニット46のダイ取り付けパッド14の頂部表面にダイ取り付け材料22を介して取り付けられた、集積回路(IC)ダイ18の断面図であり、導電性トレース又は相互接続74がここでは各々、導電性トレース又は相互接続74がリード12まで水平に延在するように準備するように、個々のベース又は基礎絶縁層66上に水平に向けられることを示す。図55Fは、図55Aの基準線Y6-Y6に沿った、予備モールドリードフレームユニット46のダイ取り付けパッド14の頂部表面にダイ取り付け材料22を介して取り付けられた、集積回路(IC)ダイ18の断面図であり、各導電性トレース又は相互接続74が、それぞれのリード12の上側表面に接するように、それぞれの個々のベース又は基礎層66のスルーホール又はボイド56を介して下方に延在するときの各導電性トレース又は相互接続74の端部を示す。

20

30

【0280】

図55Gは、図55Aの基準線S6-S6に沿った、予備モールドリードフレームユニット46のダイ取り付けパッド14の頂部表面にダイ取り付け材料22を介して取り付けられた、集積回路(IC)ダイ18の断面図である。この例では、各個々のベース又は基礎絶縁層66が、ダイ18上のボンパッド50からリード12まで導電性材料(例えば、導電性トレース又は相互接続74)で充填された矩形チャンネル又は溝58を含む。図55Hは、図55Aの基準線T6-T6に沿った、予備モールドリードフレームユニット46のダイ取り付けパッド14の頂部表面にダイ取り付け材料22を介して取り付けられた、集積回路(IC)ダイ18の断面図であり、個々のベース又は基礎絶縁層66、導電性トレース又は相互接続部74、及びダイ18の垂直側部からダイパッド46まで下方に延在する個々の被覆絶縁層80を示す。図55Iは、図55Aの基準線U6-U6に沿った、予備モールドリードフレームユニット46のダイ取り付けパッド14の頂部表面にダイ取り付け材料22を介して取り付けられた、集積回路(IC)ダイ18の断面図であり、これは、導電性トレース又は相互接続74がここでは各々、導電性トレース又は相互接続74が導電性トレース又は相互接続12に水平に延在するように準備されるように、個々のベース又は基礎絶縁層66上に水平方向に向けられることを示す。図55Jは、図55Aの基準線Y6-Y6に沿った、予備モールドリードフレームユニット46のダイ取り付け

40

50

けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、各導電性トレース又は相互接続 74 が、それぞれのリード 12 の上側表面に接するように、それぞれの個々のベース又は基礎層 66 のスルーホール又はボイド 56 を介して下方に延在するときの各導電性トレース又は相互接続 74 の端部を示す。

【0281】

図 55 K は、図 55 A の基準線 S6-S6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図である。この例では、各個々のベース又は基礎絶縁層 66 が、ダイ 18 上のボンドパッド 50 からリード 12 まで導電性材料 (例えば、導電性トレース又は相互接続 74) で充填された半円形のチャンネル又は溝 60 を含む。図 55 K では個々の被覆絶縁層 80 の各々が、個々のベース又は基礎絶縁層 66 を覆って示されている。図 55 L は、図 55 A の基準線 T6-T6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、個々のベース又は基礎絶縁層 66、導電性トレース又は相互接続部 74、及びダイ 18 の垂直側部からダイパッド 46 まで下方に延在する個々の被覆絶縁層 80 を示す。図 55 M は、図 55 A の基準線 U6-U6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、これは、導電性トレース又は相互接続部 74 がここでは各々、導電性トレース又は相互接続部 74 がリード 12 まで水平に延在するように準備するように、それぞれの個々のベース又は基礎絶縁層 66 上に水平に向けられることを示す。図 55 N は、図 55 A の基準線 Y6-Y6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、各導電性トレース又は相互接続 74 が、それぞれのリード 12 の上側表面に接するように、それぞれの個々のベース又は基礎層 66 のスルーホール又はボイド 56 を介して下方に延在するときの各導電性トレース又は相互接続 74 の端部を示す。

【0282】

図 55 O は、図 55 A の基準線 S6-S6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図である。この例では、各ベース又は基礎絶縁層 66 が、ダイ 18 上のボンドパッド 50 からリード 12 まで導電性材料 (例えば、導電性トレース又は相互接続 74) で充填された V 字形チャンネル又は溝 62 を含む。図 55 O では、個々の被覆絶縁層 80 が個々のベース又は基礎絶縁層 66 を覆って示されている。図 55 P は、図 55 A の基準線 T6-T6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド頂部側にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、これは、ダイ 18 の垂直側部からダイパッド 46 まで下方に延在する個々のベース又は基礎絶縁層 66、導電性トレース又は相互接続 74、及び個々の被覆絶縁層 80 を示す。図 55 Q は、図 55 A の基準線 U6-U6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、これは、導電性トレース又は相互接続部 74 がここでは、導電性トレース又は相互接続部 74 がリード 12 まで水平に延在するように準備するように、個々のベース又は基礎絶縁層 66 上に水平に向けられることを示す。図 55 R は、図 55 A の基準線 Y6-Y6 に沿った、予備モールドリードフレームユニット 46 のダイ取り付けパッド 14 の頂部表面にダイ取り付け材料 22 を介して取り付けられた、集積回路 (IC) ダイ 18 の断面図であり、個々のベース又は基礎層 66 のスルーホール又は、ボイド 56 を介して下方に延在して、それぞれのリード 12 の上側表面に接するときの各導電性トレース又は相互接続 74 の末端部を示す。

【0283】

図56A～図56Lは、非スクリーン印刷プロセス1300が、制御された横方向又は経路75に沿って並進するように制御されるプリントヘッド68を用いて行われ、一方、絶縁材料を垂直方向77に沿って方向付けて、ブランケット被覆絶縁層76（例えば、図47A～図49R）、ハーフブランケット被覆絶縁層78（例えば、図50A～図52R）、又は個々の絶縁層80（例えば、図53A～図53R）の所望の輪郭を得る一例を示す。一例において、このプロセスは、三次元（例えば、図に示されるX及びY方向、及び図56A～図56Lのページの外の直交するZ方向）にプリントヘッド68を並進させ、その位置を制御するように構成された、サーボ制御装置などの位置制御装置を有するインクジェットプリントヘッド68を用いて行われる。一実装において、印刷システムは、リードフレーム46の頂部側と、ダイ18と、プリントヘッド68との間のY方向間隔を制御しながら、プリントヘッド68をX-Z平面に並進移動させる。一例における印刷システムはまた、例えば、絶縁材料が印刷される位置及び印刷されない位置に対する正確で高解像度の制御を容易にするために、プリントヘッドのノズルからの絶縁材料の供給を制御して印刷をオン及びオフにする。また、非スクリーン印刷プロセス1300は、堆積速度のうちの一つ又は複数を介して堆積された絶縁材料の厚み（例えば、Y方向）に対する制御を提供し、プリントヘッド68がリードフレーム48及び／又は、ダイ18の特定のエリアの上に配置される時間を制御する。これは、特定の実装において絶縁材料を異なる位置で異なる厚みに印刷することを容易にする。

【0284】

非水平面に沿った絶縁層76、78、及び80の所望の輪郭を得るために、絶縁材料は、複数のパスにおいて形成又は適用され得、各パスが所望のX-Y位置でのみZ次元上にビスカス材料をディスペンスする。材料の粘度、並びに、温度、光、又はガスへの曝露は、部分的に硬化された材料を適所に保つことができる。図56Aは、被覆層絶縁材料を適用する前に予備モールドリードフレーム48に取り付けられたダイ18を示す。図56Bは、プリントヘッド68による被覆層絶縁材料の印刷の第1のパスの結果を示す。図56Cは、プリントヘッド68による被覆層絶縁材料の印刷の第2のパスの結果を示す。図56Dは、プリントヘッド68による被覆層絶縁材料の印刷の第3のパスの結果を示す。図56Eは、プリントヘッド68による被覆層絶縁材料の印刷の第4のパスの結果を示す。図56Fは、プリントヘッド68による被覆層絶縁材料の印刷の第5のパスの結果を示す。図56Gは、プリントヘッド68による被覆層絶縁材料の印刷の第6のパスの結果を示す。図56Hは、プリントヘッド68による被覆層絶縁材料の印刷の第7のパスの結果を示す。図56Iは、プリントヘッド68による被覆層絶縁材料の印刷の第8のパスの結果を示す。図56Jは、プリントヘッド68による被覆層絶縁材料の印刷の第9のパスの結果を示す。図56Kは、プリントヘッド68による被覆層絶縁材料の印刷の第10のパスの結果を示す。図56Lは、プリントヘッド68による被覆層絶縁材料の印刷の最終パスの結果を示す。硬化は、各パスの後、又は複数のパスの後に起こり得る。図56B～56Lは、プリントヘッド68による絶縁材料の合計11パスを示すが、用いられる絶縁材料のタイプ、絶縁材料の粘度、絶縁材料の所望の厚み、絶縁材料の堆積の制御の所望の解像度などを含む多くの要因に応じて、より多くの又はより少ない数の絶縁材料を実際に用いることができる。また、ブランケット被覆絶縁層76を堆積する例において、ブランケット被覆絶縁層76の一部がダイ18の反対側のボンドパッド50の間のダイ18の頂部表面を横切って延在する（図56K及び56Lには示されていない）。

【0285】

図57A～図65Bは、代替のチップオンリード（COL）パッケージ化電子デバイスを示す。代替のチップオンリード（COL）パッケージ化電子デバイスと前述の装置との間の大きな違いは、COLデバイスにおけるリードフレーム46であり、リードフレーム46は、ダイ取り付けパッドから離間されたダイ取り付けパッド14及びリード12を有し、リードを含むがダイ取り付けパッドを含まないリードフレームで置換されている。COLデバイスの場合、半導体ダイが、ダイ取り付けパッド14などのダイ取り付けパッド

ではなく、リードに直接取り付けられ、リードによって支持される。COLデバイスを製造するための実際の工程は、その他の場合は、ダイ取り付けパッドから離間されたリードを備えるダイ取り付けパッドを有するデバイスについて先に説明した製造（図47A～図56Lを参照）と実質的に同様であり、本明細書では繰り返さない。

【0286】

パッケージングの詳細

【0287】

電子機器製造において、集積回路パッケージングは、半導体材料のブロックが物理的損傷及び腐食を防止する支持ケース内に封止される、半導体デバイス製造の最終段階である。「パッケージ」として知られるケースは、デバイスを回路基板に接続する電気的コンタクトを支持する。集積回路産業では、このプロセスはしばしばパッケージングと呼ばれる。他の名称には、半導体デバイスアセンブリ、アセンブリ、封止、又はシーリングが含まれる。パッケージング段階の後に集積回路のテストが続く。この用語は、印刷回路基板上への集積回路（及び他の構成要素）の搭載及び相互接続である電子パッケージングと混同されることがある。ダイから、パッケージを介して、印刷回路基板（PCB）内に走る電流搬送トレースは、オンチップ信号と比較して非常に異なる電気的特性を有する。それらは、特別な設計技法を必要とし、チップ自体に閉じ込められた信号よりもはるかに多くの電力を必要とする。従って、電気コンタクトとして用いられる材料が、低抵抗、低静電容量、及び低インダクタンスのような特性を示すことが重要である。

【0288】

構造及び材料の両方は、信号に悪影響を及ぼす恐れのある任意の寄生素子を最小限に抑えながら、信号伝送特性を優先しなければならない。これらの特性を制御することは、その他の技術がスピードアップし始めるにつれてますます重要になってきている。パッケージング遅延は、高性能コンピュータの遅延のほぼ半分であり得、速度に関するこのネックは増加すると予想されている。コストは、集積回路パッケージングの選択における一要因である。幾つかの例において、安価なプラスチックパッケージは、多くのシンプルな応用例に充分である2Wまでの熱を放散することができるが、同様のセラミックパッケージが同じシナリオで50Wまで放散することができる。パッケージ内のチップは、より小さくより速くなるにつれて、より高温になる傾向もある。その後、より効率的な放熱の必要性が高まるにつれて、パッケージングのコストがそれに伴って増大する。一般に、パッケージがより小さくより複雑である必要があるほど、製造するのがより高価である。

【0289】

既知のモールド又は封止技法を用いて、上述のデバイスのいずれかを厚い絶縁層82（例えば、プラスチック）で被覆して、図66A及び図66Bに示すようにデバイスの頂部側を少なくとも被覆するか又は完全に封止して、パッケージ化された半導体デバイス84を生成することができる。そのような被覆は、半導体業界において典型的であり、主に機械的強度及び表面的外観のためである。図66Aは、プラスチック封止を用いるパッケージ化された半導体デバイスの上面図を示す。図66Bは、図66Aのパッケージ化されたデバイスの側面図である。図67Aは、プラスチック封止を用いる（COL）パッケージ化半導体デバイス85の上面図を示す。図67Bは、図67Aの（COL）パッケージ化デバイスの側面図である。しかしながら、上記の例においてワイヤボンド又はワイヤループが用いられていないので、敏感なワイヤループ及びゼロホールトポロジーが存在せず、半導体装置の封止前表面を物理的に押圧することができる。これは、図68に示されるように、ラミネーション、トランスファモールド、射出モールド、キャストイング、ポッティング、3D印刷、スクライブディスペンス、スクリーン印刷、スプレー被覆、スピン被覆、浸漬、ダムアンドフィルなどの複数の封止オプションを可能にする。初期の絶縁層及び導電層は、信頼性の大部分を提供しているので、封止材料は、水分透過性、イオン安定性などでトレードオフしながら、接着のために最適化することができる。封止材料の頂部表面は、封止しながらホットプレートで平坦化することができる。第2の絶縁層（例えば、被覆層76、78、又は80）が敏感部分を完全に覆うとき、封止体は、ダイ又は相互

接続部と接触しない。これは、信頼性及び製造性の要件を著しく低減する。

【0290】

図69A及び図69Bは、モールドイング及びデバイス個片化を介してリードフレームを作製又は選択することからの、上述のパッケージアセンブリプロセスの概要の図を示す。図70は、印刷配線基板(PWB)にはんだ付けされるか又はその他の方式で電気的に接続された、パッケージ化された半導体デバイス84の側面図を示し、ここで、印刷配線基板(PWB)は、その設計された機能を行うために用いられる。

【0291】

上述の例は、クワッドフラットノーリード(QFN)パッケージに実装されるものとして説明されているが、上述の技法は、半導体ダイとリードフレームとの間のワイヤボンドを印刷された導電性相互接続で置き換えたいという要望がある、ほとんど全ての半導体ダイ/リードフレームの組合せに適用可能である。想定される例には、スルーホールパッケージ、表面実装、チップキャリア、ピングリッドアレイ、フラットパッケージ(QFN以外)、小輪郭パッケージなどが含まれる。

印刷技術：

【0292】

上述の絶縁層、導電性相互接続、及び保護被覆層のうちの種々ものを印刷するために用いられ得る、複数の印刷技術がある。インクジェット印刷は、上記の例を通して用いられるものとして記載されているが、エアゾールジェット、 μ TP、レーザ転写、スプレー、EHD、マイクロディスペンスを含む他の印刷技術も用いることができる。

【0293】

インクジェット印刷：

【0294】

インクジェット印刷は、連続インクジェット(CIJ-インクの連続的な流れ)とドロップオンデマンド(DOD)の2つのカテゴリーに分けることができる。DODは更に3つのカテゴリー、すなわち、バルブジェット(これは、インクの流れを制御するためにニードルバルブ及びソレノイドを用いる)、サーマルインクジェット(小さな加熱要素に電流が印加され、加熱要素は急速に加熱されて、プリントヘッドチャンバ内でインクを気化及び気泡化させ、インクをノズルから押し出す)、及び、ここで焦点となる圧電インクジェット、に分類される。上記の絶縁層、導電性相互接続、及び保護パッケージ被覆を印刷するためのインクジェット印刷機器は、以下の企業から入手可能である：Meyer Burger、CeraDrop、M-Solv、Kateeva、Notion、UniJet、TEL、SEMES、Heraeus。或いは、図71の設計を出発点として用いてインクジェット印刷装置を設計することができる。インクジェット印刷の特性は、現在は、 $>10\text{ m}^2/\text{h}$ のスループット；2～10の最良印刷解像度(μm)；0.01～1の印刷層厚(μm)を含む。インクジェット印刷の強みは、現在は、デジタルスケラビリティ及び非コンタクト汎用性を含む。インクジェット印刷の弱点には、現在、目詰まりの問題、複雑なインク配合、スループットがある。

【0295】

エアゾールジェット：

【0296】

Optomec社が開発した技術である。作動原理は、容器(1)内で生成され、管(2)を介して進行してヘッド(3)に到達する微小液滴の高密度エアゾールを噴射する堆積ヘッドの使用に基づく。このヘッドは、空気力学的集束ノズルを介して高速コリメートされたミスト流を生成し、シースガスが、ノズルの側部から出てくる。この技術により、低温処理(例えば100℃の制約を有する材料)の使用が可能となり、ポリカーボネート又はポリエステルのような基板と適合性がある。エアゾールジェット技術の現在の唯一の製造業者はOptomecである。或いは、図72の設計を出発点として用いてエアゾールジェット印刷装置を設計することができる。エアゾールジェット印刷の特性は、現在は、 $1\sim10\text{ m}^2/\text{h}$ のスループット；5～10の最良印刷解像度(μm)；0.01～1

0 の印刷層厚 (μm) を含む。エアゾールジェット印刷の強度には、現在、Z 柔軟性、選択性、共形性が含まれる。エアゾールジェット印刷の弱点には、現在、コーヒー染み／リング；相互作用；ガス／基板が含まれる。

【0297】

スプレー：

【0298】

超音波スプレー被覆は、超音波を用いて、ノズルを介して吐出された液体を均一なミクロンサイズの液滴のミストに変える。作動原理は、超音波生成器を介してチャンネルを介して液体を送ること、超音波系で生成される波と噴霧表面からの距離とを計算してミストを発生させること、である。用いられる周波数により液滴サイズが決まる。空気、ノズルタイプ、生成される超音波を組み合わせ、ジェット、渦、幅など、異なる形状の噴霧ミストを生成することができた。上記の絶縁層、導電性相互接続、及び保護パッケージ被覆のうちの選択されたものを印刷するための超音波スプレー印刷機器は、以下の企業から入手可能である：SOSS MicroTec；EVG；SONO TEK Corporation；siconnex；OEMGROUP；Nordson；M-SOLV；MYCRONIC；MEI。或いは、図73の設計を出発点として用いて超音波スプレー印刷装置を設計することができる。インクジェット印刷の特性は、現在は、 $>10\text{m}^2/\text{h}$ のスループット；50～100の最良印刷解像度 (μm)；1～100の印刷層厚 (μm) を含む。超音波スプレー印刷の強度は、現在は、Z 柔軟性、等角性を含む。超音波スプレー印刷の弱点は、現在は空間分解能を含む。

【0299】

マイクロディスペンス：

【0300】

マイクロディスペンスは、例外的に小さい、例えば、ピコリットル又はナノリットルの範囲の、ペースト、インク、及びその他の流体の3D印刷である。機械的には、それは噴射技術に類似しているが、基板表面により一層近い流体をディスペンスし、その結果、はるかに微細でより精密な印刷構造となる。上記の絶縁層、導電性相互接続、及び保護パッケージ被覆のうちの選択されたものを印刷するための超音波スプレー印刷機器は、以下の企業から入手可能である：VERMES；プレ流れ；PVA；MicroFab；マイクロドロップ；MYCRONIC。或いは、図74の設計を出発点として用いてマイクロディスペンス印刷装置を設計することができる。マイクロディスペンス印刷の特性は、現在は、 $0.1\sim0.1\text{m}^2/\text{h}$ のスループット、10～500の最良印刷解像度 (μm)、50～500の印刷層厚 (μm) を含む。マイクロディスペンス印刷の強度には、現在、広範囲の材料、スケーラビリティが含まれる。マイクロディスペンス印刷の弱点には、現在、低スループットが含まれる。

【0301】

EHD／エレクトロスプレー：

【0302】

電気流体ジェット印刷 (EHD) は、インクジェットプリンタ及びエアゾール印刷の代替物である。この技法は、非常に微細な印刷能力を可能にする。このプロセスは元はたとえば、シャドーイングを回避するために、非常に微細な特徴を有する非接触技法として、光起電力応用例のために開発されたものである。この技法は、最小量の液体／インク (IPL) を用いる。上記の絶縁層、導電性の配線、及び保護パッケージ被覆のうちの選択されたものを印刷するためのEHD／エレクトロスプレー印刷装置は、CENJETから入手可能である。或いは、図75の設計を出発点として用いてEHD／エレクトロスプレー印刷装置を設計することができる。マイクロディスペンス印刷の特性は、現在は、 $1\sim5\text{m}^2/\text{h}$ のスループット、 $0.01\sim0.1$ の最良印刷解像度 (μm)、 $0.1\sim0.5$ の印刷層厚 (μm) を含む。EHD／エレクトロスプレー印刷の強度は、現在は、優れた空間分解能を含む。EHD／エレクトロスプレー印刷の弱点としては、現在、低スループットが挙げられる。

【0303】

レーザ誘起前方転写：

【0304】

レーザ誘起前方転写（LIFT）は、パルスレーザビームを駆動力として用いて、材料をドナー薄膜から受容基板に向けて投射し、その上にその材料を最終的にボクセル（3D画素（voxel））として堆積するデジタル印刷技術である。この作用原理は、LIFTが固体及び液体ドナー膜の両方で動作することを可能にし、これは、この技法に前例のない広範囲の印刷可能材料を提供し、そのため、インクジェット印刷のような他のデジタル技法と比べて、非常に競争力がある。LIFTは、はるかに広範囲のインク粘度及び充填粒子サイズにアクセスすることができるだけでなく、固体膜からの印刷の可能性は、多層及びデバイス全体の単一工程印刷を可能にし、更には3D印刷をも可能にする。この多用途性は、化学センサの作製から組織工学まで、グラフィックス製造から印刷電子機器までの広範な応用分野につながる。本記載は、LIFT技法広範なレビューを、その起源から最近の成果まで、その作用原理と転写ダイナミックスの両方の基本的な側面、並びにその広範な応用例に焦点を当てて、提供する。

10

【0305】

上記の絶縁層、導電性相互接続、及び保護パッケージ被覆のうちの選択されたものを印刷するためのレーザ誘起前方転写（LIFT）印刷機器は、以下の企業から入手可能である：orbotech、uniquarta、COHERENT。或いは、図76の設計を出発点として用いてレーザ誘起前方転写（LIFT）印刷装置を設計することができる。レーザ誘起前方転写（LIFT）印刷の特性は、現在は、 $> 1 \text{ m}$ ユニット/hのスループット； $0.1 \sim 1$ の最良印刷解像度（ μm ）； $0.1 \sim 0.10$ の印刷層厚（ μm ）を含む。レーザ誘起前方転写（LIFT）印刷の強度には、現在、スケーラビリティ、汎用性が含まれる。レーザ誘起前方転写（LIFT）印刷の弱点には、現在、クリーンルームへの組み込み、起こり得る相互作用、レーザ／材料の排出が含まれる。

20

【0306】

インク：

【0307】

機能性インクは、1）導電性、2）誘電体、3）半導体の3つのグループに分類される。導電性インクは、金属（Au、Ag、Cuなど）であり得、相互接続（上述の相互接続（74）など）、電極、アンテナ、追跡、バスバーなどを形成するのに有用である。誘電体インクは、多層回路要素（上述の基礎及び被覆絶縁層52、64、及び66など）を絶縁し、多層応用例を可能にするクロスオーバーに有用である。誘電体インクは、主に金属酸化物粒子に基づいており、ペースト又は濃い液体の形態で非常に厚くなる傾向があり、粘度が $20,000 \text{ mPa} \cdot \text{s}$ を超えることが多い。機能性インクは、Dupont、Clevois、及びAgfaを含む、様々なタイプの導電性及び絶縁性インクを開発することを専門とする企業から、カスタム配合する又は取得することができる。

30

【0308】

代替の実装：

【0309】

或いは、単一ダイ内に複数の相互接続形状、サイズ、材料、及びコンタクトを形成することができる。例えば、図77Aに示されるように、導電性トレース又は相互接続86は、ダイ18上の2つのボンドパッド50間のダイ18の上面上の導電性トレース又は相互接続74の拡張である。ダイ18上の2つの接続が示されているが、より多くの接続を用いることができる。これは、複数の接地又は複数の電圧源を共に接続するために有用となり得る。図77Aに示される別の代替の実装は、同じデバイス上の異なるサイズの導電性トレース又は相互接続の使用である。例えば、導電性トレース又は相互接続部74のサイズよりも小さい／薄い導電性トレース又は相互接続部88の使用である。導電性トレース又は相互接続88のように、より少ない材料を用いることは、より多量の電流が预期されない信号線に有用となり得る。また、導電性トレース又は相互接続88は、より小さいも

40

50

のとして示されているが、これは、より高い電流が予期される相互接続のための導電性トレース又は相互接続 74 よりも大きくてもよい。図 77A は、導電性トレース又は相互接続 74 の導電性材料とは異なる導電性材料から構成される導電性トレース又は相互接続 90 を更に示す。ワイヤボンディングプロセスでは、一度に単一の直径のワイヤサイズに制限される。しかしながら、上述の印刷プロセスでは、図 77A に示されるように、より多くの柔軟性がある。幾つかの概念が例として上に示されているが、幾つかの他の概念も同様に作製することができる。図 77B は、図 77A の R10-R10 に沿った断面図である。

【0310】

図 78A は、導電性相互接続 74 と基礎絶縁層 52、64、66 との間の障壁又は境界における工程遷移と勾配遷移との間の差を示す。同じことが、導電性相互接続 74 と被覆絶縁層 76、78 及び 80（図示せず）との間の障壁又は境界にも当てはまる。図 78A にあるように、導電性相互接続と絶縁層との間に別個のステップ境界が存在し得る。これは、異なる印刷インクがそれぞれのために用いられ、一方が導電性であり、他方が絶縁性であるためである。図 78B は、これらの 2 つの層間の提案された勾配遷移が可能である代替例を示し、混合比を徐々に変化させながら、2 つの接触材料の混合物がプリンタに提供される。絶縁材料（100%）から始めて、いくらかの導電性材料（5%）をゆっくりと添加する。層が印刷されるにつれて、その比率を各 50% にし、導電性材料を増加させながら絶縁材料を減少させ続ける。最終的には、導電性材料に完全に変わる。勾配は、設計仕様、材料特性、及び空間制約の要件を満たすように調整することができる。材料の特性が著しく異なる場合、勾配はゆっくり、また範囲が広くなる。必要とされる信頼性及び寿命がより長い場合、勾配は遅く、範囲が広くなる。設計が空間的に制約されている場合、勾配は高速かつ狭くなければならない。絶縁層と導電層との間の勾配遷移は、熱膨張の問題に起因して、デバイス内の絶縁層と導電層との間のその後の分離を低下させる傾向がある。

【0311】

図 79A～図 79H は、印刷パッケージのための代替の実装を示す。示される層は、幾つかが導電性であり、幾つかが絶縁性でなければならないので、異なる特性を有する。各バリエーションは、異なる一連の利点及び欠点を提供することができる。オプション G は、製造性、信頼性、及びコストの間の良好な妥協を提供する。絶縁基礎層、導電性トレース、及び被覆絶縁層が、リードフレーム、ダイ、及びダイ取り付け（オプション E～H の場合のように）のトポロジーに密接に従うと一層良好となる。このような構成は、材料の使用量を低減し、ほぼ均一な厚みを保つ。均一に厚い層は、均一に膨張し収縮する。絶縁層の一層厚い部分に変形する恐れがあり、一方、間にある一層高い弾性率の導電層はクラックする恐れがある。また、層が厚すぎる場合、又はより重要なことには最も近い剛体に対して測定される厚みがあまり均一でない場合、導電層と絶縁層との間の CTE 不整合が、層間剥離及び他の不具合につながる恐れがある。オプション B、F、及び H などの幾つかの代替例は、導電性相互接続及び基礎絶縁層の上に被覆絶縁層を用いない。これらの代替例では、モールド材料（又はモールド材料の代わりに用いられる他の被覆材料）が導電性相互接続及び基礎絶縁層の露出部分上に直接形成される。

【0312】

プリントヘッドの代替例：

【0313】

図 80A（例えば、MEYER BURGER による）にあるようなインクジェットプリンタでは、図 80B にあるような個々の印刷ノズルが、特定の材料の個々に制御された流れを提供し、図 90C に示される X、Y、及び Z 軸に沿って移動することができる。単一ノズルインクジェットプリンタの代替例は、図 81A に示されるように、軸上の作動距離の全範囲に及ぶことができるノズルアレイである。ただし、ピクセルピッチとノズルピッチが一致しない場合がある。ノズルバンクの代替例は、図 81B に示されるように、ノズル間の画素を充填するためにオフセットされた複数のノズル列を含むノズルバンクであ

る。列数＝ノズルピッチ／ピクセルピッチである。ノズルバンク長（L）はリードフレームの全幅に及ぶ。（ $B > \text{リードフレーム幅}$ ）であり、Y軸移動は不要である。ノズルバンクの複数のノズル列の更なる代替例は、ノズル列が、図91Cに示すようなノズルシステムであり得る。ノズルシステムは、複数のノズルバンクを含み、各バンクが、特定の材料タイプに対して最適化されている。ノズルシステムを用いると、複数の機械を組み合わせて並列に印刷することができ、より高い生産性及びコンパクトな製造フットプリントが得られる。従って、パッケージ設計に基づいて、複数のノズルを組み合わせて、図示のように構成することができる。バンクを作製するためのオフセット列は、分解能を向上させることができる。そのようなノズルのアレイは、はるかに速い速度で材料をディスペンスすることができ、デバイスの異なる部分で並行して動作することができ、これによりスループットが増大される。また、各ノズルバンクは、異なる材料を堆積するように実装され得、例えば、1つのバンクが絶縁材料を堆積し得、別のバンクが導電性材料を堆積し得、第3のバンクがモールド材料を堆積し得る。

10

【0314】

ノズルのバンクを順次配置することによって、材料の層を製造プロセスに適用することができる。統合された硬化システムを備えるノズルシステムが、生産性及び材料の柔軟性を可能にすることができる。図82に示されるように、層印刷の間に付加的なスナップ硬化能力を提供することによって、ノズル（及び他の制御機器）を詰まらせたり、反らせたりすることなく、より高い温度の硬化及びガス放出に対応することができる。

20

【0315】

本説明が関連する当業者であれば、特許請求される本発明の範囲内で多くの他の態様及びその変形が可能であり、本記載の範囲から逸脱することなく、更なる追加、削除、置換及び改変が行われ得ることを理解するであろう。

【図面】

【図1】

【図2】




FIG. 1
(従来技術)





FIG. 2
(従来技術)

30


40

50

【図 3】



【図 4】



【図 5】




FIG. 5

【図 6】




FIG. 6

10

20

30

40

50

【図 7】




FIG. 7

【図 8】




FIG. 8

【図 9】




FIG. 9

【図 10】




FIG. 10

10

20

30

40

50

【図 1 1】




FIG. 11

【図 1 2】




FIG. 12

【図 1 3】




FIG. 13

【図 1 4】




FIG. 14

10

20

30

40

50

【図 1 5】




FIG. 15

【図 1 6】





FIG. 16

【図 1 7 A】



【図 1 7 B】



10


20

30


40

50


【図 18 A】




【図 18 B】



【図 19 A】



【図 19 B】



10


20

30

40

50


【図 2 0 A】




【図 2 0 B】



【図 2 1 A】



【図 2 1 B】



10


20

30


40

50


【図 2 2 A】




【図 2 2 B】



【図 2 3 A】



【図 2 3 B】



10


20

30


40

50


【図 2 3 C】




【図 2 3 D】



【図 2 4 A】



【図 2 4 B】



10


20

30


40

50


【図 2 4 C】




【図 2 4 D】



【図 2 5 A】



【図 2 5 B】



10


20

30


40

50


【図 2 6 A】




【図 2 6 B】



【図 2 6 C】



【図 2 6 D】



10


20

30


40

50


【図 2 6 E】




【図 2 6 F】




【図 2 6 G】




【図 2 6 H】



【図 2 6 I】



【図 2 6 J】



10


20

30


40

50


【図 27 A】




【図 27 B】



【図 27 C】



【図 27 D】



10


20

30


40

50


【図 2 7 E】




【図 2 7 F】




【図 2 7 G】




【図 2 7 H】



【図 2 7 I】



【図 2 7 J】



10

20

30

40

50

【図 2 8 A】




FIG. 28A

【図 2 8 B】




FIG. 28B

10

【図 2 8 C】




FIG. 28C

【図 2 8 D】




FIG. 28D


20

30


40

50


【図 28 E】




【図 28 F】



【図 28 G】



【図 28 H】



10


20

30


40

50

【図 28 I】




【図 28 J】




10

【図 29 A】




【図 29 B】




20

【図 29 C】



【図 29 D】



30

40

50

【図 29 E】




FIG. 29E

【図 29 F】




FIG. 29F

10

【図 29 G】




FIG. 29G

【図 29 H】




FIG. 29H

20

【図 29 I】




FIG. 29I

【図 29 J】




FIG. 29J

30

40

50

【図 2 9 K】




FIG. 29K

【図 2 9 L】




FIG. 29L

10

【図 3 0】




FIG. 30

【図 3 1】




FIG. 31

20

【図 3 2】




FIG. 32

【図 3 3】




FIG. 33

30

40

50

【図 3 4】




FIG. 34

【図 3 5】




FIG. 35

【図 3 6】




FIG. 36

【図 3 7 A】




FIG. 37A

10


20

30


40

50


【図 3 7 B】




【図 3 8 A】



【図 3 8 B】



【図 3 9 A】



10


20

30


40

50


【図 39 B】




【図 40 A】



【図 40 B】



【図 40 C】



10


20

30


40

50

【図 40 D】




【図 40 E】




10

【図 40 F】




【図 40 G】




20

【図 40 H】



【図 40 I】




30


40

50

【図 40 J】




【図 41 A】




10

【図 41 B】



【図 41 C】




20

30


40

50

【図 4 1 D】




【図 4 1 E】




10

【図 4 1 F】




【図 4 1 G】




20

【図 4 1 H】



【図 4 1 I】




30


40

50


【図 4 1 J】




【図 4 2 A】



【図 4 2 B】



【図 4 2 C】



10


20

30


40

50

【図 4 2 D】




【図 4 2 E】




10

【図 4 2 F】



【図 4 2 G】




20

30


40

50


【図 4 2 H】




【図 4 2 I】




【図 4 2 J】




【図 4 3 A】



【図 4 3 B】



【図 4 3 C】



10

20

30

40

50

【図 4 3 D】




FIG. 43D

【図 4 3 E】




FIG. 43E

10

【図 4 3 F】




FIG. 43F

【図 4 3 G】




FIG. 43G

20

【図 4 3 H】




FIG. 43H

【図 4 3 I】





FIG. 43I

30


40

50

【図 4 3 J】




【図 4 3 K】




10

【図 4 3 L】



【図 4 4 A】



20

30

40

50

【図 4 4 B】




FIG. 44B

【図 4 5 A】




FIG. 45A

【図 4 5 B】




FIG. 45B

【図 4 6 A】




FIG. 46A

10

20

30

40

50

【図 4 6 B】




FIG. 46B

【図 4 7 A】




FIG. 47A

10

【図 4 7 B】




FIG. 47B

【図 4 7 C】




FIG. 47C


20

30


40

50


【図 47 D】




【図 47 E】




【図 47 F】




【図 47 G】



【図 47 H】



【図 47 I】



10


20

30


40

50

【図 47 J】




【図 47 K】




10

【図 47 L】



【図 47 M】




20

30


40

50


【図 47 N】




【図 47 O】



【図 47 P】



【図 47 Q】



10


20

30


40

50

【図 47 R】




【図 48 A】




10

【図 48 B】



【図 48 C】




20

30


40

50


【図 48 D】




【図 48 E】




【図 48 F】




【図 48 G】



【図 48 H】



【図 48 I】



10


20

30


40

50


【図 48 J】




【図 48 K】




【図 48 L】




【図 48 M】



【図 48 N】



【図 48 O】



10


20

30


40

50

【図 48 P】




【図 48 Q】




10

【図 48 R】



【図 49 A】



20

30

40

50

【図 49 B】




FIG. 49B

【図 49 C】




FIG. 49C

10

【図 49 D】




FIG. 49D

【図 49 E】




FIG. 49E

20

【図 49 F】




FIG. 49F

【図 49 G】





FIG. 49G

30


40

50


【図 49 H】




【図 49 I】




【図 49 J】




【図 49 K】



【図 49 L】



【図 49 M】



10


20

30


40

50


【図 49 N】




【図 49 O】



【図 49 P】



【図 49 Q】



10


20

30


40

50


【図 50 D】




【図 50 E】




【図 50 F】




【図 50 G】



【図 50 H】



【図 50 I】



10


20

30


40

50

【図 50 J】




【図 50 K】




10

【図 50 L】




【図 50 M】




20

【図 50 N】



【図 50 O】




30


40

50


【図 50 P】




【図 50 Q】



【図 50 R】



【図 51 A】



10


20

30


40

50

【図 5 1 B】




【図 5 1 C】




10

【図 5 1 D】




【図 5 1 E】




20

【図 5 1 F】



【図 5 1 G】




30


40

50

【図 51 H】




【図 51 I】




10

【図 51 J】




【図 51 K】




20

【図 51 L】



【図 51 M】




30


40

50


【図 5 1 N】




【図 5 1 O】



【図 5 1 P】



【図 5 1 Q】



10


20

30


40

50


【図 5 1 R】




【図 5 2 A】



【図 5 2 B】



【図 5 2 C】



10


20

30


40

50


【図 5 2 D】




【図 5 2 E】




【図 5 2 F】




【図 5 2 G】



【図 5 2 H】



【図 5 2 I】



10


20

30


40

50


【図 5 2 J】




【図 5 2 K】




【図 5 2 L】




【図 5 2 M】




【図 5 2 N】




【図 5 2 0】




【図 5 2 P】




【図 5 2 Q】



【図 5 2 R】



【図 5 3 A】



10

20

30

40

50

【図 5 3 B】




FIG. 53B

【図 5 3 C】




FIG. 53C

【図 5 3 D】




FIG. 53D

【図 5 3 E】




FIG. 53E

【図 5 3 F】




FIG. 53F

【図 5 3 G】




FIG. 53G

10


20

30


40

50


【図 5 3 H】




【図 5 3 I】




【図 5 3 J】




【図 5 3 K】



【図 5 3 L】



【図 5 3 M】



10


20

30


40

50

【図 53 N】




【図 53 O】




10

【図 53 P】



【図 53 Q】




20

30


40

50

【図 5 3 R】




【図 5 4 A】




10

【図 5 4 B】



【図 5 4 C】




20

30


40

50


【図 5 4 D】




【図 5 4 E】




【図 5 4 F】




【図 5 4 G】



【図 5 4 H】



【図 5 4 I】



10


20

30


40

50


【図 5 4 J】




【図 5 4 K】




【図 5 4 L】




【図 5 4 M】



【図 5 4 N】



【図 5 4 O】



10

20

30

40

50

【図 5 4 P】




FIG. 54P

【図 5 4 Q】




FIG. 54Q

10

【図 5 4 R】




FIG. 54R

【図 5 5 A】




FIG. 55A

20

30

40

50

【図 5 5 B】




FIG. 55B

【図 5 5 C】




FIG. 55C

10

【図 5 5 D】




FIG. 55D

【図 5 5 E】




FIG. 55E


20

30


40

50


【図 55 F】




【図 55 G】




【図 55 H】




【図 55 I】



【図 55 J】



【図 55 K】



10


20

30


40

50

【図 55 L】




【図 55 M】




10

【図 55 N】



【図 55 O】




20

30


40

50

【図 5 5 P】




【図 5 5 Q】




10

【図 5 5 R】




【図 5 6 A】




20

【図 5 6 B】



【図 5 6 C】



30

40

50

【図 5 6 D】




FIG. 56D

【図 5 6 E】




FIG. 56E

10

【図 5 6 F】




FIG. 56F

【図 5 6 G】




FIG. 56G

20

【図 5 6 H】




FIG. 56H

【図 5 6 I】




FIG. 56I

30

40

50

【図 5 6 J】




FIG. 56J

【図 5 6 K】




FIG. 56K

10

【図 5 6 L】




FIG. 56L

【図 5 7 A】




FIG. 57A


20

30


40

50


【図 5 7 B】




【図 5 8 A】



【図 5 8 B】



【図 5 9 A】



10


20

30


40

50


【図 59 B】




【図 60 A】



【図 60 B】



【図 61 A】



10


20

30


40

50


【図 6 1 B】




【図 6 2 A】



【図 6 2 B】



【図 6 3 A】



10


20

30


40

50


【図 6 3 B】




【図 6 4 A】



【図 6 4 B】



【図 6 5 A】



10

20

30

40

50

【図 6 5 B】




FIG. 65B

【図 6 6 A】




FIG. 66A

10

【図 6 6 B】




FIG. 66B

【図 6 7 A】




FIG. 67A


20

30


40

50

【図 67 B】




【図 68】




10

20

【図 69 A】



【図 69 B】



30

40

50

【図 70】




FIG. 70

【圖 7 1】




FIG. 71

【圖 7 2】




FIG. 72

【圖 7 3】






FIG. 73


【図 7 4】




【圖 7 5】




【圖 7 6】



【図 7 7 A】



【図 77 B】



【図 78 A】




FIG. 78A

【図 78 B】




FIG. 78B

【図 79 A】




FIG. 79A

【図 79 B】




FIG. 79B

【図 79 C】




FIG. 79C

10

20

30

40

50

【図 79 D】




FIG. 79D

【図 79 E】




FIG. 79E

10

【図 79 F】




FIG. 79F

【図 79 G】




FIG. 79G

20

【図 79 H】




FIG. 79H

【図 80 A】





FIG. 80A

30


40

50

【図 80 B】




【図 80 C】




10

20

【図 81 A】



【図 81 B】




30


40

50

【図 8 1 C】



【図 8 2】



10

20

30

40

50

【国際調査報告】

INTERNATIONAL SEARCH REPORT		International application No. PCT/US 2021/065620
A. CLASSIFICATION OF SUBJECT MATTER <i>H01L 23/482 (2006.01)</i> <i>H01L 23/498 (2006.01)</i> <i>H01L 21/98 (2006.01)</i> According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols) H01L 23/00, 23/482, 23/498, 21/00, 21/98		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) PatSearch (RUPTO internal), USPTO, PAJ, Esp@cenet, Information Retrieval System of FIPS		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	US 2020/0083147 A1 (TEXAS INSTRUMENTS INCORPORATED) 12.03.2020, fig. 2E, 3A, paragraphs [0014], [0015], [0017], [0019], [0020]	1-14, 19, 21-23, 25-28, 32, 33, 36, 43
Y		15, 20, 24, 30, 31, 37, 40-42
A		16-18, 29, 34, 35, 38, 39
Y	US 2019/0043733 A1 (GENERAL ELECTRIC COMPANY) 07.02.2019, fig. 4-6, paragraphs [0039]-[0042], [0044], [0045]	15, 20, 24, 30, 31, 37, 40-42
A	US 4974057 A (TEXAS INSTRUMENTS INCORPORATED) 27.11.1990	1-43
☒ Further documents are listed in the continuation of Box C. ☐ See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "D" document cited by the applicant in the international application "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family		
Date of the actual completion of the international search 24 March 2022 (24.03.2022)		Date of mailing of the international search report 21 April 2022 (21.04.2022)
Name and mailing address of the ISA/RU: Federal Institute of Industrial Property, Berezhtkovskaya nab., 30-1, Moscow, G-59, GSP-3, Russia, 125993 Facsimile No: (8-495) 531-63-18, (8-499) 243-33-37		Authorized officer O. Gudkova Telephone No. (495) 531-64-81

Form PCT/ISA/210 (second sheet) (July 2019)

INTERNATIONAL SEARCH REPORT

International application No.

PCT/US 2021/065620

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	EP 0240746 A2 (TEXAS INSTRUMENTS INCORPORATED) 14.10.1987	1-43
A	US 5550406 A (LSI LOGIC CORPORATION) 27.08.1996	1-43

10

20

30

40

50

フロントページの続き

,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,D
K,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),O
A(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,B
B,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DJ,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD
,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,IT,JO,JP,KE,KG,KH,KN,KP,KR,KW,KZ,LA,LC,LK,LR,LS,LU,
LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,
RU,RW,SA,SC,SD,SE,SG,SK,SL,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ,VC,VN,WS,ZA,ZM,Z
W