



(12) 发明专利申请

(10) 申请公布号 CN 101727821 A

(43) 申请公布日 2010.06.09

(21) 申请号 200910205493.1

(22) 申请日 2002.06.11

(30) 优先权数据

2001-176575 2001.06.12 JP

(62) 分案原申请数据

02815600.5 2002.06.11

(71) 申请人 松下电器产业株式会社

地址 日本大阪府

(72) 发明人 长尾宣明 高田祐助 安藤亨

西村征起

(74) 专利代理机构 中国专利代理(香港)有限公司

司 72001

代理人 臧霁晨 李家麟

(51) Int. Cl.

G09G 3/28(2006.01)

G09G 3/288(2006.01)


权利要求书 1 页 说明书 11 页 附图 8 页

(54) 发明名称

等离子体显示装置

(57) 摘要

本发明目的在于提供一种即使在为应对高清晰度而缩短放电维持期间,也能可靠地进行清除放电的、且难以产生误放电的等离子体显示装置。为此,加大放电维持期间的后期施加的脉冲的脉宽,使它大于在放电维持期间的后期之前的、除了最初施加的脉冲外的脉冲的脉宽,同时在清除期间采用所谓窄脉冲进行清除放电。从而,能够使放电维持期间结束时的放电单元的壁电压高于传统的电压,因此,可靠地进行清除放电,且不易引起误放电。



1. 一种等离子体显示装置,其中:

设有在一对基板之间形成了有电极对的多个放电单元的等离子体显示屏,以及驱动所述等离子体显示屏的驱动电路,用以将 1 场分为含有写入期间、放电维持期间、清除期间等的多个子场,在所述写入期间对所述多个放电单元进行有选择地写入,在所述放电维持期间通过对所述各放电单元的电极对施加脉冲来使所述写入期间进行了写入的放电单元放电,并在所述清除期间使所述维持期间放电的放电单元的放电停止;其特征在于:

所述驱动电路,

在所述放电维持期间的后期施加的至少一个脉冲的脉宽,比所述放电维持期间的后期前的期间施加的脉冲的脉宽大,并且

在所述清除期间,对所述各放电单元的电极对施加峰值低于所述放电单元的放电开始电压、脉宽小于所述放电维持期间施加的脉冲的脉宽,并且脉冲的上升部分是逐步增加的斜坡波形的窄脉冲,

所述多个子场中的仅第 1 个子场之前具有,在所述初始化期间施加的脉冲的上升部分具有逐步增加的斜坡波形,下降部分具有逐步减少的斜坡波形,并且所述逐步减少的斜坡波形下降致小于 0V 的位置的初始化脉冲。

2. 如权利要求 1 所述的等离子体显示装置,其特征在于:

所述放电维持期间的后期为在放电维持期间施加的脉冲中倒数第五个脉冲施加之后的期间。

3. 如权利要求 2 所述的等离子体显示装置,其特征在于:

在所述放电维持期间的后期最后施加的脉冲的脉宽比在放电维持期间后期前的期间施加的脉冲的脉宽大。

4. 如权利要求 1 所述的等离子体显示装置,其特征在于:

在所述放电维持期间的后期施加的脉宽大的脉冲和在放电维持期间除了最初施加的脉冲外的脉冲的脉宽之差为  $0.5\mu\text{s}$  以上  $20\mu\text{s}$  以下。

5. 如权利要求 1 所述的等离子体显示装置,其特征在于:

在所述清除期间施加的窄脉冲,其脉宽不小于 200ns 但小于  $2\mu\text{s}$ 。

## 等离子体显示装置

[0001] 本申请是申请日为 2002 年 6 月 11 日、申请号为 02815600.5 (PCT/JP02/05768)、发明名称为“等离子体显示装置”的专利申请的分案申请。

### 技术领域

[0002] 本发明涉及计算机或电视等的图像显示用等离子体显示装置。

### 背景技术

[0003] 近年,在计算机或电视等的图像显示用等离子体显示装置中,由于等离子体显示屏 (Plasma Display Panel, 以下称为“PDP”) 不仅能够显示艳丽的图像,而且能够实现薄而大的显示屏而为人们所关注。

[0004] PDP 一般由成对的前基板与背基板相对配置而成。在前基板的对置面上,彼此平行地形成带状的扫描电极与维持电极,其上覆盖介质层。在背基板的对置面上,与上述扫描电极正交地设置带状的数据电极。该前基板和背基板之间的间隙,由沿着上述数据电极排列的障壁隔开,在由该障壁隔开的空间内封入放电气体。依据这种结构,在 PDP 的扫描电极和数据电极交叉的部位,矩阵状地形成多个放电单元。

[0005] 对这种 PDP 设置驱动电路后便构成为等离子体显示装置驱动时,通过重复如下一连串的期间构成的时序点亮或不点亮各放电单元:对施加初始化脉冲来初始化所有的放电单元的状态的初始化期间、边对扫描电极依次施加扫描脉冲的同时对数据电极中选中的电极施加数据脉冲来写入像素信息的写入期间、在扫描电极和维持电极之间用交流施加矩形波的维持脉冲来维持主放电而发光的放电维持期间、对扫描电极或维持电极施加清除脉冲来消除放电单元的壁电荷的清除期间等。这里,传统的各放电单元只会显示点亮或熄灭的两个灰度等级。因此,在等离子体显示装置中,采用将 1 帧(1 场)分成子场,组合各子场的点亮/熄灭来显示中间灰度等级的场内时分灰度等级显示方式进行驱动。

[0006] 但是,采用场内时分灰度等级显示方式时,需要对误放电即点亮未选择的放电单元或不管选择与否点亮放电单元等加以抑制的技术。

[0007] 特别是,在清除期间,因噪声或从其它单元流入触发粒子 (priming particle) 而引起干涉时,基于这些原因容易产生误放电。于是,为了抑制这种误放电,在清除期间施加峰值为放电开始电压以下的电压且短于维持脉冲的脉宽的脉冲(以下称为“窄脉冲”),使维持放电停止。

[0008] 但是,在近年的等离子体显示装置中,随着其高清晰度的发展,清除放电变得不稳定,发生伴随消除不良的误放电。

[0009] 例如,在现行的 VGA (video graphics array) 类装置中,1 场内所能得到的子场数为 13 个左右。与之相对,在 XGA (extended graphics array) 类的等离子体显示装置中,使写入期间(写入脉冲的脉宽为  $2 \sim 2.5 \mu s$ ) 的长度 ( $1.5 \sim 1.9 ms$ ) 和放电维持期间的长度与 VGA 类相一致时,子场数会减至  $8 \sim 10$  个,与 VGA 相比图像品质下降。因此,尝试了通过将放电维持期间中施加的维持脉冲的脉宽从传统的  $6 \mu s$  缩短至  $4 \mu s$  来缩短放电维持期

间的长度且增加子场数等。但是,在缩短了维持脉冲的脉宽时,不仅维持放电时的放电单元的壁电荷减少,而且壁电压下降。因此,难以产生在放电维持期间之后所继续的清除期间的清除放电,易使放电不稳定。结果,使得在清除期间后继续的初始化期间或写入期间的放电也不稳定,因此,易产生误放电,且使图像品质下降。

[0010] 鉴于上述课题,本发明提供一种用窄脉冲进行清除放电的等离子体显示装置,能够与高清晰度对应地缩短子场的放电维持期间,使误放电难以产生。

[0011] 发明的公开

[0012] 为达成上述目的,本发明的等离子体显示装置中设有:在成为一对的基板之间形成了有电极对的多个放电单元的等离子体显示屏和驱动等离子体显示屏的驱动电路,用以将 1 场分为含有写入期间、放电维持期间、清除期间等的多个子场,在所述写入期间对所述多个放电单元进行有选择地写入,在所述放电维持期间通过对所述各放电单元的电极对施加脉冲来使写入期间进行了写入的放电单元放电,并在清除期间使维持期间放电的放电单元的放电停止。所述驱动电路在放电维持期间,将该放电维持期间的后期施加的至少一个脉冲,以比放电维持期间的后期前的期间上施加的脉冲大的脉宽被施加,并且在清除期间,对各放电单元的电极对施加峰值低于放电单元的放电开始电压且脉宽小于放电维持期间施加的脉冲的脉宽的窄脉冲。

[0013] 这样,由于在放电维持期间的后期施加宽脉冲,能够使放电维持期间结束时刻的放电单元的壁电压高于传统的电压。因此,在缩小维持脉冲的脉宽来缩短放电维持期间时,也能可靠地进行清除放电,因此,在 PDP 中误放电得到抑制。

[0014] 这里,为了使放电维持期间结束时刻的放电单元的壁电压高于传统的电压,最好使放电维持期间的后期为在放电维持期间施加的脉冲中倒数第五个脉冲施加之后的期间。

[0015] 特别是,若在放电维持期间的后期最后施加的脉冲的脉宽大于在放电维持期间后期之前的期间施加的脉冲的脉宽时,则会对提高壁电压有显著效果。

[0016] 这里,在放电维持期间的后期施加的脉宽大的脉冲,能够使用与除了放电维持期间最初施加的脉冲外的脉冲的脉宽之差为  $0.5\mu\text{s}$  以上  $20\mu\text{s}$  以下的脉冲。

[0017] 并且,在清除期间施加的窄脉冲,能够使用其脉宽不小于  $200\text{ns}$  但小于  $2\mu\text{s}$  的脉冲。

[0018] 并且,在清除期间施加了窄脉冲后,对各电极对施加峰值低于该窄脉冲且脉宽大于窄脉冲的宽脉冲,能够使壁电压一定程度地达到均匀。

[0019] 作为在清除期间施加的脉冲,使用脉冲的峰值低于所述放电单元的放电开始电压的电压且脉冲的上升沿部分上峰值逐步增加的脉冲,若对各放电单元的电极对施加该脉冲,则在该倾斜的部分上产生微弱放电,因此,能够抑制清除放电中的放电延迟,由于放电的持续时间变长,能更可靠地发生清除放电。

[0020] 并且,如果设置成子场中在写入期间之前有通过对电极对施加脉冲来使放电单元的壁电荷均匀的初始化期间,则容易引起写入放电,能抑制误放电的发生。

[0021] 另一方面,如果设置成在场内只有一个通过对电极对施加脉冲来初始化放电单元的初始化期间,则能通过初始化放电的发光来抑制 PDP 的对比度下降。

[0022] 这里,如果设置成在初始化期间施加的脉冲含有脉冲的峰值逐步增加的上升沿部分与脉冲的峰值逐步减少的下降沿部分,则由于比施加矩形波的场合更能蓄积壁电荷,能

够减少误放电。

[0023] 附图的简单说明

[0024] 图 1 是 PDP 的局部透视图。

[0025] 图 2 是 PDP 的电极矩阵图。

[0026] 图 3 是等离子体显示装置的驱动电路的方框图。

[0027] 图 4 是表示在显示场内时分灰度等级显示方式的 256 灰度等级时的 1 场的分割方法的概略图。

[0028] 图 5 是在一个子场内对各电极施加脉冲时的定时图。

[0029] 图 6 是在一个子场内对各电极施加脉冲时的定时图。

[0030] 图 7 是实施例 2 的在一个子场内对各电极施加脉冲时的定时图。

[0031] 图 8 是实施例 3 的在一场内对各电极施加脉冲时的定时图。

[0032] 图 9 是实施例 4 的在一场内对各电极施加脉冲时的定时图。

[0033] 本发明的最佳实施方式

[0034] 以下,参照附图就本发明的实施方式进行说明。本申请的以下所示的各实施例与各附图仅为示例,本发明的范围并不限于这些示例。

[0035] [ 实施例 1 ]

[0036] 等离子体显示装置一般设有 PDP 和驱动电路。

[0037] (PDP 的结构)

[0038] 首先,就 PDP 的结构进行说明。

[0039] 图 1 是本实施例的 PDP 的局部透视图。

[0040] 如图 1 所示,在 PDP 中,前基板 11 和背基板 12 平行地隔着间隙配置,各基板 11、12 的外围部(未作图示)由低熔点玻璃等密封。

[0041] 在前基板 11 的对置面上,平行地形成带状的扫描电极 19a 与维持电极 19b,设置成多个扫描电极和维持电极成对构成的电极对。各电极 19a、19b 由铅玻璃等构成的介质层 17 覆盖,介质层 17 的表面由蒸镀 MgO 而形成的膜构成的保护层 18 覆盖。

[0042] 在背基板 12 的对置面上,正交于上述扫描电极 19a 的方向设置了带状的数据电极 14,其表面由铅玻璃等构成的绝缘体层 13 覆盖,其上与数据电极 14 平行地设置了障壁 15。前基板 11 和背基板 12 之间的间隙被纵向延伸的带状障壁 15 以 100 ~ 200  $\mu\text{m}$  左右的间隔分开,然后封入了放电气体。

[0043] 在单色显示时,放电气体可用以在可见光区发光的氙为中心的混合气体,但在图 1 所示的彩色显示用的场合,即在各障壁 15 之间形成的放电单元的内壁上,由红(R)、绿(G)、蓝(B)三基色的荧光粉构成的荧光粉层 16 按色顺序形成时,可用以氙为中心的混合气体(氙-氙或氙-氙)。在彩色显示时,随着放电在荧光粉层 16 中将从放电气体产生的紫外线变换为各色可见光来进行彩色显示。

[0044] 封入气体压力考虑到 PDP 在大气压下使用的情况,通常将板内部设为相对外压低的 200 ~ 500Torr(26.6kPa ~ 66.5kPa) 的范围。

[0045] 图 2 是这种 PDP 的电极矩阵的示图。各电极  $19a_1 \sim 19a_N$ 、 $19b_1 \sim 19b_N$  和数据电极  $14_1 \sim 14_M$ ,沿着彼此正交的方向配置。于是,在一个数据电极 14 和成对的扫描电极 19a、维持电极 19b 交叉的区域上形成一个放电单元 20,共有  $M \times N$  个。在前基板 11 与背基板 12(均

在图 1 中示出) 之间的空间, 电极交叉的部位形成了放电单元。放电单元之间由障壁 15(图 1) 沿横向相邻地隔开, 可遮断向旁边放电单元的放电扩散。因此, 能够在 PDP 中进行高分辨率的显示。

[0046] 本实施例中, 扫描电极 19a 与维持电极 19b 采用了一般在 PDP 中广泛使用的、叠层了较宽的透射率好的透明电极和较窄的汇流电极(金属电极) 构成的二层结构。这里, 透明电极确保较宽的发光面积, 而汇流电极确保导电。

[0047] 另外, 本实施例中用了透明电极, 但并不是必须用透明电极, 只用金属电极也可。

[0048] 关于这种 PDP 的制造方法, 以下详细给出具体例。

[0049] 在构成前基板 11 的玻璃基板上, 用溅射法依次形成 Cr 薄膜、Cu 薄膜、Cr 薄膜, 并再形成抗蚀剂层。将这种抗蚀剂层隔着电极图案的光掩模曝光, 经显影后, 用化学蚀刻法除去 Cr/Cu/Cr 薄膜中不需要的部分来制成布线图案。介质层 17 是印刷低熔点铅玻璃系胶经干燥后, 再烧结而形成。构成保护层 18 的 MgO 薄膜通过电子束蒸镀法形成。

[0050] 数据电极 14 是在背基板 12 的玻璃基板上, 采用丝网印刷法将厚膜银胶制成布线图案后烧结而形成。绝缘体层 13 采用丝网印刷法在前面印刷绝缘体玻璃胶后烧结而形成, 障壁 15 采用丝网印刷法将厚膜胶制成布线图案后烧结而形成。荧光粉层 16 采用丝网印刷法在障壁 15 的侧面和绝缘体层 13 上将荧光粉墨制成布线图案后烧结而形成。然后, 放电气体为以 500Torr (66.5kPa) 封入压封入含 5% 的 Xe 的 Ne-Xe 混合气体。于是, PDP 制作完成。

[0051] ( 驱动电路 )

[0052] 图 3 是驱动上述 PDP 的驱动电路的方框图。

[0053] 该驱动电路由以下部分构成: 存放从外部输入的图像数据的帧存储器 101, 处理图像数据的输出处理部 102, 对扫描电极  $19a_1 \sim 19a_N$  施加脉冲的扫描电极驱动装置 103, 对维持电极  $19b_1 \sim 19b_N$  施加脉冲的维持电极驱动装置 104, 对数据电极  $14_1 \sim 14_M$  施加脉冲的数据电极驱动装置 105 等。

[0054] 在帧存储器 101 中, 存放了 1 场图像数据分割为每个子场的子场图像数据。

[0055] 输出处理部 102 一边将存放在帧存储器 101 中的电流子场图像数据按每条线输出到数据电极驱动装置 105, 一边基于输入的图像信息同步的定时信息(水平同步信号、垂直同步信号等), 向各电极驱动装置 103 ~ 105 送出用以获取对施加脉冲的定时的触发信号(定时控制信号)。

[0056] 扫描电极驱动装置 103 中, 对应于各扫描电极 19a 设有响应来自输出处理部 102 的触发信号驱动的脉冲发生电路。从而能够在写入期间对扫描电极  $19a_1 \sim 19a_N$  依次施加扫描脉冲, 同时在初始化期间与放电维持期间对所有的扫描电极  $19a_1 \sim 19a_N$  一并施加初始化脉冲与维持脉冲。

[0057] 在维持电极驱动装置 104 中设有响应来自输出处理部 102 的触发信号驱动的脉冲发生电路, 在放电维持期间与清除期间, 从该脉冲发生电路对所有的维持电极  $19b_1 \sim 19b_N$  一并施加维持脉冲与清除脉冲。

[0058] 在数据电极驱动装置 105 中设有响应来自输出处理部 102 的触发信号驱动的脉冲发生电路, 基于子场信息, 对从数据电极  $14_1 \sim 14_M$  中选择的电极输出数据脉冲。

[0059] 上述扫描电极驱动装置 103 以及维持电极驱动装置 104 的脉冲发生器, 可采用日

本专利申请特开 2000-267625 号公报等中记载的装置。另外,在放电维持期间施加的放电维持脉冲的脉宽的如后述的变更通过如下的操作得以进行:通过在输出处理部 102 输出的控制信号中,对用于导通 / 截止扫描电极驱动装置 103 或维持电极驱动装置 104 所输出的维持脉冲的定时控制信号进行调整。

[0060] (PDP 的驱动方式)

[0061] 上述 PDP 在驱动电路中采用场内时分灰度等级显示方式而驱动。

[0062] 图 4 是表示一例显示 256 灰度等级时的 1 场的分割方法的概略图,横向表示时间,斜线部分表示放电维持期间。

[0063] 例如,在图 4 所示的分割方法中,1 场被分为 8 个子场,各子场的放电维持期间的长度比设为 1 : 2 : 4 : 8 : 16 : 32 : 64 : 128,能够通过这种 8 位二进制的组合来显示 256 灰度等级。另外,由于在 NTSC 方式的电视图像以每秒 60 场构成,1 场时间被设为 16.7ms。

[0064] 各子场例如由初始化期间(未作图示)、写入期间、放电维持期间、清除期间(未作图示)等一连串的时序构成。

[0065] 图 5 是在一个子场内对各电极施加脉冲时的定时图。

[0066] 在初始化期间,通过对各扫描电极 19a 施加初始化脉冲来初始化所有放电单元的壁电荷。

[0067] 在写入期间,一边对各扫描电极 19a 依次施加扫描脉冲,一边对在数据电极  $14_1 \sim 14_M$  中被选择的电极施加写入脉冲,从而,对要点亮的单元蓄积壁电荷,并写入 1 个画面的像素信息(潜影)。

[0068] 在放电维持期间,将数据电极  $14_1 \sim 14_M$  接地,在各扫描电极 19a 和各维持电极 19b 之间,交互地施加维持脉冲。从而,在有壁电荷蓄积的放电单元中,按放电维持期间的长度维持主放电并发光。

[0069] 在清除期间,通过对维持电极 19b 一并施加放电开始电压以下的矩形波的窄脉冲 Pd(脉宽  $PWd = 500ns$ ) 作为清除脉冲,使清除放电在不完全结束的情况下途中停止,使放电单元的壁电荷下降。这样,由于窄脉冲的电压可以与维持脉冲大致相同,能比施加放电开始电压以上的电压时更减少耗电。由于在壁电荷反相且充分蓄积之前中途停止放电,无需完全消除放电单元的壁电压,而且,由于能够保持保留了一定的与在后续的初始化期间上施加的初始化脉冲相同符号的壁电压的状态,能够容易产生初始化放电。因此,不仅能降低写入放电时施加的写入脉冲的电压,而且也能减少误放电。这里,脉宽  $PWd$  并不限于上述值,在  $200ns \sim 2\mu s$  的范围内均能实施本发明。

[0070] (维持脉冲波形的特征和效果)

[0071] 在放电维持期间,使该期间的后期的脉宽绝对值大于之前(除最初开始的脉冲外)施加的脉冲的脉宽。另外,这里说明的放电维持脉冲为正极性,但在负极性时也相同。并且,在放电维持期间对扫描电极 19a 施加的脉冲和对维持电极 19b 施加的脉冲可以交替。

[0072] 如图 5 所示,在放电维持期间,首先,最初对扫描电极 19a 一并施加具有脉宽  $PW_a$  ( $20\mu s$  左右) 的较大脉宽的矩形波的脉冲  $Pa$ 。这里,脉宽是指从脉冲的高度上升至 10% 处到下降至 10% 处的宽度。在施加放电维持期间的最初的维持脉冲时,由于单元内处于非激活状态所以放电延迟严重,但通过施加这种脉冲  $Pa$  可确保进行维持放电,并提高放电单

元中的壁电压。

[0073] 接着,将脉宽为  $P_{Wb}$  ( $2\mu s$  左右) 的脉冲  $P_b$  连续并交互地对扫描电极 19a 与维持电极 19b 施加。这里,由于最初因脉冲  $P_a$  使放电单元的壁电压变高,能够通过这种交互施加的脉冲  $P_b$ ,稳定且连续地进行维持放电。

[0074] 最后,对扫描电极 19a 一并施加脉宽为  $P_{Wc}$  ( $4\mu s$  左右) 的脉冲  $P_c$ 。

[0075] 这里,脉冲  $P_c$  的脉宽  $P_{Wc}$  是在放电维持期间中除去脉冲  $P_a$  的脉冲,即比脉冲  $P_b$  的脉宽  $P_{Wb}$  大  $2\mu s$ 。传统技术中,脉冲  $P_a$  以外的脉冲的脉宽与  $P_{Wb}$  相同,但如本实施例,通过加大放电维持期间的最后的脉宽,使施加了脉冲  $P_c$  时的放电强于施加了脉冲  $P_b$  时的放电。因此,在放电单元内,维持放电结束时的壁电压高于传统的电压。而且,施加这样的宽脉冲  $P_c$  来均匀放电单元内的壁电压的效果已由实验得到确认。当清除脉冲采用放电开始电压以下的窄脉冲时,放电维持期间结束时放电单元内形成的壁电压较低,会使清除放电不充分。这成为误放电的原因,但本实施例中,如上所述,由于脉冲  $P_c$  提高了放电单元内的壁电压,即使在采用放电开始电压以下的窄脉冲时,也容易产生清除放电。因此,由于能够在等离子体显示装置中比传统技术难以产生误放电,因此能够抑制图像品质的下降,且能降低地址放电中施加的电压。并且,由于在放电维持期间,缩短多个脉冲  $P_b$  的脉宽的同时只加大一个脉冲  $P_c$  脉宽即可,在不发生误放电的条件下能够比传统技术缩短放电维持期间。

[0076] 另外,这里使脉宽  $P_{Wc}$ -脉宽  $P_{Wb} = 2\mu s$ ,但并不限于这种情况,在该值为  $0.5 \sim 20\mu s$  的范围内均可获得与本实施例 1 同样的效果。若上述值小于  $0.5\mu s$ ,则不能充分地提高放电单元的壁电压,而超过  $20\mu s$  的值,则壁电压会趋于饱和。

[0077] 并且,这里使放电维持期间最后的维持脉冲的脉宽大于除去了之前最初的维持脉冲的维持脉冲  $P_b$  (以下称为“中间维持脉冲”) 脉宽,但增大脉宽的不一定为最后的维持脉冲。

[0078] 图 6 是在一个子场内对各电极施加脉冲时的定时图。

[0079] 如图 6 所示,这里将在放电维持期间后期即在放电维持期间施加的倒数第五个脉冲前的维持脉冲的脉宽,大于比放电维持期间后期更前的中间维持脉冲的脉宽。从而,据实验确认能够使维持放电结束时的壁电压高于传统的电压,因此,能够在等离子体显示装置中,抑制误放电的发生。另外,施加加大了脉宽的脉冲可为从倒数第五个脉冲之后的任一个,越接近最后的脉冲提高壁电压的效果就越显著。并且,如果加大从倒数第五个脉冲以后的多个脉冲的脉宽,其效果就更显著。并且,即使脉宽加大了的维持脉冲为从倒数第六个脉冲之前的脉冲,只要能够使在维持放电结束时的放电单元的壁电压高于传统的电压,可将开始施加该脉冲之后的期间看作放电维持期间后期。并且,可以不在 1 场的所有的子场内应用脉冲  $P_c$ ,而只在放电维持期间中其后期的期间远离施加脉冲  $P_a$  的期间,即在放电维持期间的初期因脉冲  $P_a$  形成的壁电压趋于下降的亮度权重大的子场应用脉冲  $P_c$ 。

[0080] 并且,无需特别限定放电维持期间的最初施加的脉冲  $P_a$  的脉宽,也可为与中间维持脉冲  $P_b$  的脉宽相同或比它小的脉宽。

[0081] (实验)

[0082] 对于本实施例的等离子体显示装置(实施例 1-1、1-2)和传统的等离子体显示装置(比较例 1-1、1-2),通过改变中间维持脉冲的脉宽与最后的维持脉冲的脉宽,调查清除期间的清除放电的发生率和在 PDP 中有无误放电的情况。结果如表 1 所示。

[0083] (表 1)

[0084]

	中间维持脉宽 ( $\mu s$ )	最后的维持脉宽 ( $\mu s$ )	清除放电概率 (%)	误放电
比较例 1-1	4	4	94.80	有
比较例 1-2	6	6	99.95	无
实施例 1-1	4	6	99.90	无
实施例 1-2	5	6	99.90	无

[0085] 在比较例中,将中间维持脉宽从  $6 \mu s$  (比较例 1-2) 缩短到  $4 \mu s$  (比较例 1-1) 时,清除放电概率下降 5%左右。随着,也观察到误放电。

[0086] 但是,在本实施例中,即使中间维持脉冲缩短至  $4 \mu s$  的场合(实施例 1-1),清除放电概率也不下降,并且也观察不到误放电。这是由于通过加大在放电维持期间的最后的维持脉冲的脉宽,能够提高放电维持期间的结束时刻的放电单元的壁电压,使附带的清除期间的清除放电概率变高。因此,由于可靠地进行清除放电,所以清除动作稳定并抑制了在 PDP 的误放电。

[0087] [实施例 2]

[0088] 在上述实施例 1 中,清除脉冲用了矩形波的窄脉冲,但在本实施例 2 中,不同的是采用了脉冲的上升沿缓和的斜坡波形。以下,就以不同于实施例 1 的部分为中心进行说明。

[0089] 图 7 是本实施例 2 的一个子场内对各电极施加脉冲时的定时图。

[0090] 如图 7 所示,在放电维持期间施加的放电维持脉冲与实施例 1 中说明的图 4 所示的相同,当然,也可使用如图 5 所示的在放电维持期间的后期施加的维持脉冲中的任一个脉宽大于中间维持脉冲的脉冲。并且,在清除期间的清除脉冲  $P_e$  可采用斜坡波形。

[0091] 如上所述,这种斜坡波形的脉冲的上升沿呈缓和的直线状,成为与放电维持脉冲的电压大致相同的高度  $H$  即在放电开始电压以下保持一定时间后,垂直下降。如放大图所示,该脉宽  $P_{We}$  为从脉冲的上升沿部分的脉冲最大高度  $H$  的 10% 的高度  $H_{0.1}$  到从脉冲最大高度  $H$  下降 10% 的高度  $H_{0.9}$  的脉宽 (= 500ns)。该脉宽  $P_{We}$  小于中间放电维持脉宽  $P_b$ 。另外,脉宽  $P_{We}$  并不一定为窄脉宽,只要脉冲的峰值为放电开始电压以下即可。

[0092] 用这样的斜坡波形的清除脉冲,在脉冲的上升沿,对放电单元施加的电压随时间变化变缓慢。因此,能够在放电单元内持续进行微弱的放电,并保证壁电压略低于放电单元内的放电开始电压。因此,如果使放电维持期间施加的中间维持脉宽加大至如传统的  $6 \mu s$  左右的足够的脉宽,保持较高的放电维持期间结束时的壁电压,然后在清除期间施加上述斜坡波形,能够缩短从施加清除脉冲到实际产生清除放电的时间即放电延迟时间  $t_{de}$ 。

[0093] 为了应对 PDP 的高清晰度,缩短放电维持脉冲的脉宽而提高速度时,由于放电维持期间结束时的壁电压变低,使得清除期间的放电延迟时间  $t_{de}$  变长。因此,由于缩短了实质的清除放电的时间,存在不能可靠地进行清除动作的问题。

[0094] 但是,如上述实施例 1 中的叙述,由于在放电维持期间结束时,放电单元内的壁电压被提高,在后续的清除尘期间的清除放电也容易产生。因此,能比实施例 1 进一步缩短放电延迟时间  $t_{de}$ ,能够可靠地进行清除动作。

[0095] (实验)

[0096] 对本实施例 2 的等离子体显示装置(实施例 2-1、2-2)和传统的等离子体显示装置(比较例 2-1、2-2),测定了在改变中间维持脉冲的脉宽及最后的维持脉冲的脉宽时的清除期间的放电延迟时间,同时测定了在 PDP 中是否有发生误放电的情况。其结果如表 2 所示。

[0097] (表 2)

[0098]

	中间维持脉 宽 ( $\mu s$ )	最后的维持 脉宽 ( $\mu s$ )	放电延迟时 间 $t_{de}$ ( $\mu s$ )	误放电
比较例 2-1	4	4	8.5	有
比较例 2-2	6	6	8.0	无
实施例 2-1	4	6	8.1	无
实施例 2-2	5	6	8.0	无

[0099] 在比较例 2 中,在将中间维持脉宽从  $6 \mu s$  (比较例 2-2) 缩短至  $4 \mu s$  (比较例 2-1) 的场合,放电延迟时间增加了 6% 左右且可观察到误放电。

[0100] 另一方面,在实施例 2,将中间维持脉冲缩短至  $4 \mu s$  (实施例 2-1) 的场合,不仅放电延迟时间大致不会增加,而且也观察不到误放电。这是由于随着加大放电维持期间的最后的维持脉宽,提高了放电维持期间的结束时刻的放电单元的壁电压,容易引起后续的清除尘期间的清除放电。再有,因清除脉冲为斜坡波形而抑制了放电延迟,能取较长的放电时间,因此能够可靠地进行清除动作。因此,清除动作稳定且抑制了 PDP 的误放电。

[0101] 另外,本实验中,使中间维持脉宽和放电维持期间的最后(后期)的维持脉宽之间的差为  $1 \mu s$  与  $2 \mu s$ ,但并不限于这些值,只要该差值在  $0.5 \sim 20 \mu s$  的范围内即可。若上述值小于  $0.5 \mu s$ ,则不能充分地提高放电单元的壁电压,而超过  $20 \mu s$  的值,则壁电压会饱和。

[0102] 并且,设清除脉宽为  $500ns$ ,但并不限于此,在  $200ns \sim 2 \mu s$  的范围内即可。

[0103] [实施例 3]

[0104] 在上述实施例 1 与实施例 2 中,对各子场设置了初始化期间,但本实施例 3 的不同之处在于只对 1 场中的第一子场的前面设置初始化期间。从而,在 1 场内经过一次初始化期间后,重复进行由写入期间、放电维持期间、清除期间构成的各子场。

[0105] 如传统技术那样,在各子场设置了初始化期间的场合,因初始化放电时产生的发光,容易使 PDP 的对比度下降。为了抑制这种情况,尝试了减少初始化放电的次数,降低黑显示时的亮度等。但是,如果省略了子场的初始化期间,就有因该子场之前的子场的放电而形成的壁电压等容易产生误放电的问题。为了防止这种误放电,在各子场的清除期间,需要

可靠地进行清除动作。但是,随着 PDP 的高清晰度发展,若缩短放电维持脉冲的脉宽,便不能确保其清除动作,且伴随误放电的增加图像品质会显著下降。

[0106] 图 8 是本实施例 3 的 1 场内对各电极施加脉冲时的定时图。

[0107] 如图 8 所示,在 1 场的最前面设置初始化期间,然后设置仅由写入期间、放电维持期间、清除期间构成的各子场。这里,在初始化期间,施加与图 4 的初始化期间所施加的初始化脉冲相同的脉冲。并且,各子场的驱动波形除了初始化期间,与实施例 1 中说明的图 4 的驱动波形相同。当然,如图 5 所示,也能使用放电维持期间的后期施加的维持脉冲中的任一个脉宽比中间维持脉冲更大的脉冲。

[0108] 这样,即使在各子场中删去初始化期间,也能与实施例 1 和实施例 2 同样地提高放电维持期间结束时的各放电单元的壁电压,因此,能够可靠地进行其后续清除期间的清除动作。因此,难以产生误放电,并能够减少初始化放电的次数,因此,能够在 PDP 中提高图像品质的同时提高对比度。并且,与实施例 1 一样,由于在放电维持期间能够缩短多个脉冲 Pb 的脉宽的同时仅加大一个脉冲 Pc 的脉宽,在不发生误放电的条件下能够比传统技术缩短放电维持期间。

[0109] 另外,在本实施例 3 中,对各子场设置了清除期间,但并不限于此,可采用在各子场的最后设置对所有电极施加 0V 电压的放电停止期间,并在写入期间用一次的写入动作进行写入,点亮多个子场的驱动方法。在这种情况下,基于上述同样的理由也能抑制误放电。并且,能够将清除期间施加的清除脉冲设为与上述实施例 2 同样的、上升沿部分的峰值逐步变高的斜坡波形的清除脉冲。由此放电时间能够取得较长,因此,能够可靠地进行清除动作。

[0110] (实验)

[0111] 对于本实施例 3 的等离子体显示装置(实施例 3-1、3-2)和传统(放电维持期间的脉宽与实施例 3 不同)的等离子体显示装置(比较例 3-1、3-2),测定了在改变中间维持脉冲的脉宽与最后的维持脉冲的脉宽的条件下的清除期间的放电延迟时间,同时测定了在 PDP 中是否有发生误放电。其结果如表 3 所示。

[0112] (表 3)

[0113]

	中间维持脉宽 ( $\mu s$ )	最后的维持脉宽 ( $\mu s$ )	清除放电概率 (%)	误放电
传统例 3-1	4	4	89.60	有
传统例 3-2	6	6	99.92	无
实施例 3-1	4	6	99.03	无
实施例 3-2	5	6	99.17	无

[0114] 在比较例 3 中,将中间维持脉宽从  $6 \mu s$  (比较例 3-2) 缩短至  $4 \mu s$  (比较例 3-1) 的场合,清除脉冲施加时的放电发生率下降 11% 左右,而且可观察到误放电。

[0115] 另一方面,在实施例 3 中,尽管将中间维持脉冲缩短至  $4\mu\text{s}$ (实施例 3-1) 的场合,清除放电概率的下降也极少,并且观察不到误放电。这是由于因加大放电维持期间的最后的维持脉宽,提高了放电维持期间的结束时刻的放电单元的壁电压,容易引起后续的清除期间的清除放电。并且,由于在 1 场内只进行一次清除放电,能够增加相应量的子场数,对提高 PDP 的对比度作出贡献。

[0116] 另外,在本实验中,使中间维持脉宽和放电维持期间的最后(后期)的维持脉宽之间的差为  $1\mu\text{s}$  与  $2\mu\text{s}$ ,但并不限于此,只要该值在  $0.5\sim 20\mu\text{s}$  的范围内就能获得与本实施例 3 同样的效果。若上述值小于  $0.5\mu\text{s}$ ,则不能充分地提高放电单元的壁电压,而超过  $20\mu\text{s}$ ,则壁电压会饱和。

[0117] 并且,清除脉冲的脉宽也与上述实施例 1、2 一样, $200\text{ns}\sim 2\mu\text{s}$  的范围内均适用。

[0118] [实施例 4]

[0119] 在上述实施例 3 中,将在初始化期间施加的初始化脉冲设为矩形波,但本实施例的不同点是采用斜坡波形,另一不同点是将在清除期间施加的清除脉冲设为两级的台阶状波形。以下,主要对与实施例 3 的不同点进行说明。

[0120] 当初始化脉冲为矩形波时,由于电压的上升与下降急剧,产生很强的放电,妨碍电荷的蓄积,有可能使写入期间的写入放电中放电延迟时间  $t_{de}$  变长。因此,存在不能充分地进行写入放电且容易产生误放电等问题。

[0121] 图 9 是本实施例 4 的驱动脉冲的定时图。

[0122] 如图 9 所示,初始化脉冲被分为区间 A1 到 A6。相关的细节及产生这种脉冲的驱动电路,在日本专利申请特开 2000-267625 号公报中已有详细记载,所以省略其详细的说明。

[0123] 这里,在区间 A3 与区间 A6 中,为了不致发生较强的放电,设有使电压缓慢提高的、使脉冲的峰值逐步增加的上升沿部分和使电压缓慢下降的、使脉冲的峰值逐步减少的下降沿部分,从而连续产生微弱的放电。因此,由于不发生如施加矩形波时那样的强放电,能比施加矩形波的初始化脉冲的场合蓄积更多的壁电荷。因此,由于能够缩短后续的写入期间的写入放电的放电延迟时间,可靠地进行写入放电,并能可靠地进行放电维持期间的放电。而且,由于在初始化过程中不发生强放电,因该放电导致的发光较少,能够实现比实施例 3 更高的 PDP 对比度。

[0124] 并且,在放电维持期间的后期,由于与上述各实施例一样,施加脉宽比中间维持脉宽更大的脉冲,在放电维持期间结束时,能够提高各放电单元的壁电压。

[0125] 接着对清除脉冲进行说明。

[0126] 如图 9 所示,本实施例 4 的清除脉冲,由维持在接近放电开始电压的电压(与放电维持电压大致相同)的窄脉冲部分  $Pf_1$  和维持在比它更低电压的宽脉冲部分  $Pf_2$  构成。

[0127] 在窄脉冲部分  $Pf_1$  中,具有与上述各实施例同样的脉宽。由此,由于在壁电荷反相后被充分地蓄积之前中途停止放电,无需完全消除放电单元的壁电压,而能够将保留某一程度的与在后续的初始化期间施加的初始化脉冲相同符号的壁电压的状态加以保持。并且,在宽脉冲部分  $Pf_2$  中,保持了低于放电开始电压且高于  $0\text{V}$  的状态,在这期间内能够一定程度地将放电单元的壁电压均匀化。因此,与只施加窄脉冲的场合相比更易引起初始化放电。这里,放电维持期间结束时的壁电压与上述各实施例相同,高于传统的电压,而且被均匀化,因此,更能可靠地进行清除放电。总之,在等离子体显示装置中,不仅抑制了误放电的

发生,而且减少了初始化期间的发光量,因此,能够提高其对比度。

[0128] 工业上的利用可能性

[0129] 本发明的等离子体显示装置,对于高精细的等离子体显示装置特别有效。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9