(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) Int. Cl.[6]
H01L 21/70

(45) 공고일자 2003년01월25일
(11) 등록번호 10-0358534
(24) 등록일자 2002년10월15일

(21) 출원번호	10-1996-0703873	(65) 공개번호	특1997-0700937
(22) 출원일자	1996년07월18일	(43) 공개일자	1997년02월12일
번역문제출일자	1996년07월18일		
(86) 국제출원번호	PCT/US1995/00426	(87) 국제공개번호	WO 1995/20243
(86) 국제출원일자	1995년01월12일	(87) 국제공개일자	1995년07월27일
(81) 지정국	국내특허 : 오스트레일리아 바베이도스 불가리아 브라질 캐나다 중국 체코 헝가리 일본 북한 대한민국 스리랑카 라트비아 몽고 마다가스카르 노르웨이 뉴질랜드 폴란드 루마니아 슬로바키아 우크라이나 미국 우즈베키스탄 베트남 에스토니아 그루지야 AP ARIPO특허 : 말라위 수단 케냐 EA 유라시아특허 : 벨라루스 카자흐스탄 러시아 아르메니아 EP 유럽특허 : 오스트리아 스위스 리히텐슈타인 독일 덴마크 스페인 핀랜드 영국 룩셈부르크 네덜란드 포르투칼 스웨덴 OA OAPI특허 : 부르키나파소 베넹 중앙아프리카 콩고 코트디브와르 카메룬 가봉 기네 말리 모리타니 니제르 세네갈 차드 토고		

(30) 우선권주장 183,733 1994년01월19일 미국(US)

(73) 특허권자 하니웰 인코포레이티드
미국 55440 미네소타주 미니어포리스시 하니웰프라자

(72) 발명자 로날드 디. 백스터
미국, 펜실베니아 18925, 펄롱, 사우스 클로벌리 드라이브 3050
제임스 지. 코네리
미국, 펜실베니아 19002, 매플 글렌, 웰쉬 로드 215
존 디. 포겔
미국, 펜실베니아 19473, 쉬웬크스빌, 라슨 로드 1038
스펜서 더블유. 실버도른
미국, 펜실베니아 18944, 퍼캐시, 하베스트 레인 34

(74) 대리인 김두규, 신정건, 나영환, 이상섭

심사관 : 이금욱

(54) ISFET센서의정전기방전보호장치및방법

명세서

기술분야

<1> 본 발명은 액체내의 이온을 측정하는 방법 및 장치와, 정전기 방전 효과로부터 상기 이온 측정 장치를 보호하는 방법 및 장치와, 실리콘 웨이퍼상에 정전기 방전 보호 회로를 구비한 이온 측정 장치를 제조하는 방법 및 장치에 관한 것이며, 특히 액체내의 이온을 선택적으로 측정하는데 사용되는 이온 감지 전계 효과 트랜지스터(ISFET)계 장치에 대해 정전기 방전(ESD)을 보호하는 방법, 장치 및 칩 제조 기술에 관한 것이다.

<2> 본 발명의 한 양상에 따르면, ISFET가 형성되는 동일 실리콘 칩상에 종래의 보호 소자로 구성된 ESD 보호 회로가 새로운 인터페이스와 함께 집적된다.

<3> 본 발명에 따르면, 새로운 인터페이스는 ISFET와 측정될 액체 사이에 D.C. 누설 전류 경로를 개방하지 않고 측정될 액체와 접촉하는 구조를 갖는다.

<4> 본 발명의 바람직한 실시예에 따르면, 콘덴서 구조가 보호 회로와 액체 샘플 사이에서 인터페이스로서 사용된다.

<5> 본 발명의 다른 양상은 상기 인터페이스 수단(예컨대, 콘덴서 구조)을 사용하는 ISFET 센서에 ESD 보호를 제공하는 방법과, 실리콘 웨이퍼상에 새로운 인터페이스를 제조하는 방법에 관한 것이다.

배경기술

<6> ISFET를 사용하여 액체내의 이온을 측정하는 방법 및 장치는 관련 기술 분야의 당업자들에게 공지되어 있는 것이다. 예를 들어, 관련 기술을 설명하기 위해 참고로 명세서에 포함되어 있는 존슨

(Johnson)씨의 미국 특허 제 4,020,830 호 및 커 너리(Connery)씨 등의 미국 특허 제 4,851,104 호는 이온 측정 장치의 사용을 제안하고 있다. 상기 장치는 통상적으로 이온 활동도를 선택적으로 측정하기 위해 액체내에 담겨진 ISFET 및 측정 회로를 구비한다.

<7> 전술한 이온 측정 장치는 상이한 이온 활동도, 예컨대 pH, pK 및 pNa를 측정하기 위하여 상이한 ISFET를 사용해야하는 것이 공지되어 있는 의학 및 생의학 분야에서의 응용을 포함하여 다양하기 응용될 수 있다.

<8> 반도체 FET형 구조가 ESD에 민감하다고 알려져 있으나, (1) ISFET가 금속화 된 게이트 전극(보통 정전기 손상에 직접적으로 관련되어 있음)을 포함하지 않고, (2) 시간적 경험상으로 어떠한 정전기적 손상 없이도 많은 사람들이 이러한 장치를 다룰 수 있었기 때문에, 최근까지 많은 사람들은 ISFET 구조가 ESD 효과에 대체로 둔감하다고 믿고 있었다. 그러나, ISFET 전극을 테스트한 결과 ESD가 발생한 후에 장치에 큰 변화가 발생할 수 있음이 판명되었다.

<9> 관련 기술 분야의 당업자들은 ISFET계 센서상의 ESD 손상을 방지하고자하는 노력이 있었지만, 이러한 문제점을 해결하기 위한 기지의 방법은 특히 실리콘 웨이퍼상에 센서를 제조할 경우에 본질적인 한계를 갖는다는 것을 알 것이다.

<10> 이러한 한계를 설명하기 전에, ISFET계 센서에서 ESD 발생을 방지하는 종래 장치의 예가 본 발명에 의한 ESD 보호 방법 및 장치의 형태와 비교하여 설명될 것이다.

<11> 그럼으로써, ISFET의 소스, 드레인 및 기판에 전하를 전송하는 동시에, ESD가 발생하는 동안 테스트 샘플내에 전하를 누적시키는 보호 회로(ISFET계 프로브어셈블리내의 보호 회로)를 사용하여 ESD 손상으로부터 보호될 수 있음이 입증될 것이다.

<12> ESD를 보호하는 이 방법은 ESD가 발생하는 동안 절연체의 어느 한쪽 측면에 전하를 빠르게 등화시킴으로써 트랜지스터의 절연체 구조를 가로질러 전개되는 전계를 최소화한다.

<13> 도면을 참조하여 이후에 상세히 기술되는 바와 같이, 상기 기능을 실행하는 ESD 손상 보호 회로는 예컨대 테스트 액체와 트랜지스터의 소스, 드레인 및 기판도선 사이에 접속되는 고속 양방향성 제너 다이오드(fast di-directional zener diodes)를 사용할 수 있다.

<14> 테스트 액체와의 전기적 접촉은 역전극, 예컨대 상기 미국 특허 제 4,851,104 호에 기술된 역 전극을 사용하여 이루어질 수 있다.

<15> 액체내의 이온을 선택적으로 측정하며 ESD로부터 보호되는 종래 장치의 또다른 예는 라이튼버그(Lightenberg)씨 등의 미국 특허 제 4,589,970 호에 설명되어 있다. 미국 특허 제 4,589,970 호는 ISFET계 센서에서 사용되는 ESD 보호 회로를 설명하기 위해 참조로 본 명세서에 포함된다.

<16> 상기 미국 특허 제 4,589,970 호에 기재되어 있는 ESD 보호 회로는 저임피던스 접점을 경유하여 샘플이 되는 인체에 접속되고, 저전압용 고임피던스 및 고전압용 저임피던스를 갖는 보호 소자에 의해 ISFET에 결합되는 적어도 하나의 전극을 포함한다.

<17> 미국 특허 제 4,589,970호에는 ESD로부터 보호하기 위해 단방향성 제너 다이오드, 콘덴서, 기계 스위치 및 고임계 전압 MOSFET가 양방향성 제너 다이오드와 병렬로 사용되거나 또는 양방향성 제너 다이오드 대신에 사용될 수 있다고 개시되어 있다.

<18> 보호 회로를 형성하기 위하여 프로브 패키지내에 장착된 개별 소자의 사용 및/또는 보호 회로의 ISFET의 실리콘 기판상으로의 집적화는 상기 미국 특허 제 4,589,970 호에 개시되어 있다.

<19> 전술한 한계와 관련하여, 상기 미국 특허 제 4,589,970 호에 기술된 보호 회로의 ISFET의 실리콘 기판상으로의 집적화에 대한 하나의 장애물은 액체에 신뢰성 있는 저임피던스 접촉을 제공하는 금속 전극을 생성하기 어렵다는 것이다.

<20> 미국 특허 제 4,589,970 호는 접촉을 형성하기 위해 알루미늄 또는 폴리실리콘 막을 사용할 것을 제안한다. 그러나, 이러한 알루미늄 막과 폴리실리콘 막 양자는 ISFET에 의해 측정될 수 있는 다양한 액체내의 화학적 반응에 영향을 받기 쉽다.

<21> 대안으로서, 접촉용 귀금속, 예컨대 금 또는 백금이 포함된 막을 증착할 수 있다. 불행히도, 금 및 백금 막은 일반적으로 기판과의 양호한 접착을 위해 티타늄 또는 크롬과 같은 물질을 사용한 중간층을 필요로 한다. 그러므로, 특히 귀금속막에 바늘구멍이 생긴다면, 전극의 화학적 저항값은 다른 막을 부가함으로써 보완될 수 있다.

<22> 저임피던스 금속 접촉이 테스트 액체(샘플)와 보호 회로 사이에 사용될 경우, 샘플과 ISFET 소스, 드레인 및 기판 사이의 보호 회로를 경유하여 D.C. 누설 전류 경로가 개방된다는 사실도 중요하다.

<23> 따라서, (a) ISFET가 형성되는 동일 실리콘 칩상에 집적되는 종래의 보호 소자로 구성된 ESD 보호 회로와, (b) ISFET와 액체 사이에 D.C. 누설 전류 경로를 개방하지 않고, 측정될 액체와 접촉하는 인터페이스 수단을 사용하여, 액체내의 이온을 선택적으로 측정하기 위해 사용되는 ISFET계 장치에 대해 ESD를 보호하는 방법 및 장치가 이용된다면 바람직할 것이다.

<24> 또한, 액체와의 신뢰성있는 저임피던스 접촉부로서 제공되는 금속 전극을 생성하는데 있어서의 어려움을 피하는 방법으로, 상기 보호 회로가 ISFET의 실리콘 기판상에 집적되도록 하는 제조 기술을 제공하는 것이 바람직하다.

<25> 또한, 막과 기판의 양호한 접착을 위한 중간층과 귀금속을 사용하지 않고도, ISFET에 의해 측정되는 다양한 액체의 화학 반응에 저항성을 갖는 접촉 막을 이용하는 장치를 제공하는 것이 바람직하다.

발명의 상세한 설명

<26> 따라서, 본 발명의 목적은 정전기 방전 효과로부터 장치를 본질적으로 보호하는 액체내의 이온 측정 방법 및 장치를 제공하는데 있다.

<27> 본 발명의 다른 목적은 실리콘 웨이퍼상에 상기 이온 측정 장치(즉, 정전기 방전 보호 회로가 집적된 액체내의 이온 측정 장치)를 제조하는 방법을 제공하는데 있다.

<28> 특히, 본 발명의 목적은 액체내의 이온을 선택적으로 측정하기 위해 사용되는 ISFET계 장치에 대한 정전기 방전 보호를 제공하는데 있다.

<29> 또한, 본 발명의 목적은 (a) ISFET가 형성되는 동일 실리콘 칩상에 집적되는 종래의 보호 소자로 구성된 ESD 보호 회로와, (2) ISFET와 액체 사이에 D.C. 누설 전류 경로를 개방하는 일없이, 측정될 액체와 접촉하는 인터페이스 수단을 사용하여, 액체내의 이온을 선택적으로 측정하는데 사용되는 ISFET계 장치에 대해 ESD를 보호하는 방법 및 장치를 제공하는데 있다.

<30> 또한, 본 발명의 목적은 액체와의 신뢰성있는 저임피던스 접촉부로 제공되는 금속 전극을 생성함에 있어 어려움을 피하는 방법으로, 상기 보호 회로가 ISFET의 실리콘 기판상에 집적되게 하는 칩 제조 방법을 제공하는데 있다.

<31> 또한, 본 발명의 목적은 막과 기판의 양호한 접착을 위해 중간층을 사용하지 않고, 화학 반응에 저항성을 갖는 비금속 접촉 막을 이용하여 액체내의 이온을 측정하는 ISFET계 장치를 제공하는데 있다.

<32> 본 발명의 한 양상에 따르면, ISFET가 형성되는 동일 실리콘 칩상에 종래의 보호 소자로 구성된 ESD 보호 회로가 새로운 인터페이스와 함께 집적된다. 새로운 인터페이스는 액체와 ISFET 사이의 D.C. 누설 전류 경로를 개방하지 않고, 측정될 액체와 접촉하는 구조를 갖는다.

<33> 본 발명의 바람직한 실시예에서, 콘덴서 구조가 액체 샘플과 보호 회로의 사이에서 인터페이스로 사용된다.

<34> 본 발명의 하나의 특징적인 양상에 따르면, 액체내의 이온을 선택적으로 측정하는 장치는, (a) 실리콘 기판상에 형성된 이온 감지 전계 효과 트랜지스터(ISFET) 형태의 화학적 감지 이온 센서를 구비한 측정 회로와, (b) 기판상에 집적된 정전기 방전(ESD) 보호 회로와; (c) 기판상에 집적되어 보호 회로와 액체 사이에 인터페이스를 제공하는 인터페이스 수단을 포함하며, 상기 인터페이스 수단은 ISFET와 액체 사이의 D.C. 누설 전류 경로를 개방하지 않고 액체와 접촉하는 것을 특징으로 한다.

<35> 본 발명의 바람직한 실시예에 따르면, 인터페이스 수단은 보호 회로와 전기적으로 접촉을 하는 전극과, 측정될 액체 및 전극과 접촉하는 콘덴서의 유전체를 포함하는 콘덴서 구조이다.

<36> 또한, 본 발명의 바람직한 실시예에 따르면, 상기 전극은 그 산화물이 절연체가 되는 것을 특징으로 하는 금속막(예컨대, 알루미늄, 안티몬, 하프늄, 니오븀, 탄탈, 텅스텐, 이트륨, 지르코늄)이 되며, 상기 콘덴서의 유전체는 전극으로 사용하기 위해 선택된 금속 산화물이나, 이후 사용되는 용어 "금속막"은 그 금속막 산화물이 절연체의 특성을 나타내는 금속막을 의미한다.

<37> 또한, 본 발명의 바람직한 실시예에 따르면, 보호 회로는 ESD가 발생한 결과로써 액체 테스트 샘플내에 누적된 전하를 전송하기 위한 수단을 포함한다. 전하전송(센서내에 포함된 ISFET의 소스, 드레인 및 기판으로의 전송) 수단은 (a) ISFET 의 소스와 상기 인터페이스 수단 사이의 제1 양방향성 제너 다이오드와, (b) ISFET의 드레인과 인터페이스 수단 사이의 제2 양방향성 제너 다이오드와, (c) 인터페이스 수단과 기판 사이의 단방향성 제너 다이오드를 포함한다.

<38> 본 발명의 또 다른 양상은 전술한 인터페이스 수단(예컨대, 콘덴서 구조)을 이용하여 ISFET 센서에 대해 ESD을 보호하는 방법과, 실리콘 웨이퍼상에 새로운 인터페이스를 제조하는 방법에 관한 것이다.

<39> 특히, 본 발명의 다른 한가지 양상은 이온 선택 전극에 근거한 이온 감지 전계 효과 트랜지스터(ISFET)에 정전기 방전(ESD) 보호를 제공하는 방법으로서, 이 방법은 (a) 실리콘 칩상에 ISFET 회로를 형성하는 단계와, (b) ISFET가 형성된 칩상에 보호 회로를 집적하는 단계와, (c) 칩상에 보호 회로와 액체 사이의 인터페이스를 집적하는 단계를 포함하는데, 상기 인터페이스는 ISFET와 액체 사이의 D.C.누설 전류 경로를 개방하지 않고도 액체와의 접촉을 제공한다.

<40> 본 발명의 다른 양상에 의한 제조 방법은 측정될 액체와 이온 감지 전계 효과 트랜지스터(ISFET) 칩상에 포함된 보호 회로 사이에서 인터페이스로서 제공되는 콘덴서를 제조하는 방법을 포함하는데, ISFET 칩은 액체내의 이온을 측정하는데 사용되고 실리콘 기판, 전계 산화물층 및 적어도 하나의 화학적 장벽층 및 보호 회로에 콘덴서를 접속하기 위한 확산 P+ 영역을 포함한다. 그리고 상기 제조 방법은, (a) 전계 산화물 및 적어도 하나의 화학적 장벽층내의 비아(via)를 개방하는 단계와, (b) 콘덴서의 하부 전극을 생성하도록 칩상에 금속막을 스퍼터 증착시키는 단계와, (c) 비아를 통해 금속막을 확산 P+ 영역에 접속하는 단계와, (d) 콘덴서의 유전체로서 동작하도록 상기 금속막의 산화물을 형성하는 단계를 포함한다.

<41> 본 발명은 센서 프로브에 사용될 때 IEC 801-2 표준 규격에 따라 테스트되는 경우 20,000 볼트의 ESD 레벨로 다중 노출 처리되는 본 발명의 방법에 따라 형성된 ISFET 서브어셈블리를 특징으로 한다.

<42> 또한, 본 발명은 테스트될 액체 샘플과의 신뢰성있는 저임피던스 접촉부로서 제공되는 금속 전극을 생성하는데 있어서의 어려움을 피하는 방법으로서, 상기 보호 회로가 ISFET의 실리콘 기판상에 집적되는 칩 제조 방법을 특징으로 한다. 또한, 본 발명에 의해 얻어지는 것으로서, 비금속성 접촉 막의 사용은 화학 반응에 저항성을 가지며, 막과 기판의 양호한 접착을 위한 중간층의 사용을 필요로 하지 않는다.

<43> 본 발명의 상기 목적 및 다른 목적, 실시예 및 특징과 상기 목적을 달성하는 방법은 이 분야의 당업자들에게 명백해질 것이고, 본 발명 그 자체는 첨부 도면과 관련하여 이하에 기술되는 상세한 설명을 참조하면 잘 이해될 것이다.

도면의 간단한 설명

<44> 도 1은 전하를 ISFET의 소스, 드레인 및 기판으로 동시에 전송하며, ESD가 발생하는 동안 액체 테스트 샘플내에 전하를 누적시키도록 하는 ISFET계 프로브 어셈블리내에 있는 대표적인 보호 회로를 도시한 도면이다.

<45> 도 2는 본 발명의 바람직한 실시예에 따른 콘덴서 구조 형태의 인터페이스 수단을 포함하는 ISFET계 센서용 보호 회로를 도시한 도면이다.

<46> 도 3은 실리콘 웨이퍼상에 제조되는 본 발명의 한 양상에 의한 형태로 이루어진 대표적인 인터페이스 콘덴서의 구조를 도시한 도면이다.

<47> 도 4는 본 발명에 의한 ISFET, 보호 회로 및 인터페이스 수단 결합이 실리콘 기판상에서 구현되는 방법의 예를 도시한 도면이다.

실시예

<48> 상기 설명된 바와 같이, 전하를 ISFET의 소스, 드레인 및 기판에 동시에 전송하며, ESD가 발생하는 동안 테스트 샘플내에 전하를 누적시키는 보호 회로(ISFET계 프로브 어셈블리내의 보호 회로)를 사용함으로써, ESD 손상이 방지될 수 있다는 것은 공지되어 있다. 이러한 방법은 ESD가 발생하는 동안 절연체의 어느 한쪽 측면에 전하를 빠르게 등화시킴으로씨 트랜지스터의 절연체 구조를 가로질러 전개되는 전계를 최소화한다.

<49> ISFET의 소스, 드레인 및 기판에 전하를 동시에 전송하며, ESD가 발생하는 동안 테스트 샘플내에 전하를 누적시키는 대표적인 보호 회로(ISFET계 프로브 어셈블리내의 보호 회로)가 도 1에 도시되어 있다.

<50> 도 1에 도시된 바와 같이, 대표적인 보호 회로(미국 특허 제 4,589,970 호에 기재되어 있는 회로와 유사한 회로)는 테스트 액체(199)와 ISFET(150)의 소스(151), 드레인(152) 및 기판(153) 도선에 접속되는 고속 양방향성 제너 다이오드(101-103)를 사용한다, 액체(199)와의 전기적 접촉은 상기 기재된 바와 같이 참조로 명세서에 포함된 미국 특허 제 4,851,104호의 이론에 따라 실현될 수 있는 역 전극(185)의 사용에 의해 이루어진다.

<51> 도 1에 도시된 대표적인 보호 회로의 동작은 다음과 같이 요약될 수 있다. ESD 발생시에, 제너 항복 전압에 도달할 때까지 전하가 테스트 샘플(199)내에 누적될 것이다.

<52> 양방향성 제너 전압이 상기 장치를 손상시키는데 필요한 값보다 상당히 작다고 가정하고, 손상시키는데 필요한 전압을 초과하면, 전하는 도 1에 도시된 역 전극(185)과 ISFET 소스, 드레인 및 기판 사이에서 전도될 것이다. 차동 절연체 전압이 제너 항복 전압으로 제한되기 때문에, 절연체 및 ISFET 센서 그 자체는 보호된다.

<53> 당업자들은 제너 다이오드(101-103)를 통해 소스, 드레인 및 기판 도체까지의 액체 접촉점 사이의 상호 접속 거리가 중요하다는 것을 알 것이다. 1 foot/nanosecond의 빛의 근사 속도에서, ESD 발생 기간은 대략 30 nanosecond이기 때문에, 역 전극(185)과 실리콘 단자 사이의 경로는 대략 2.4 인치의 거리로 제한되어야 한다. 만약 이 근사 거리가 초과된다면, 역 전극과 실리콘 전극 사이의 전하를 전송하여 절연체 전계를 200볼트로 제한하기에 시간이 불충분하다.

<54> 이 근사 거리는 제너를 전극 외부에 위치시킬 가능성을 없애고 실리콘 칩에 가깝게 또는 실리콘 칩상에 효과적인 집적화를 위해 필요하다.

<55> 상기에 나타난 바와 같이, 라이튼버그 등에 의한 미국 특허 제 4,589,970호(참조로 명세서에 포함됨)는 도 1 에 도시된 것과 유사한 회로의 사용을 기술한다. 또한, 미국 특허 제 4,589,970호는 단방향성 제너 다이오드, 콘덴서, 기계적 스위치 및 고임계 전압 MOSFET가 양방향성 제너와 병렬로 또는 양방향성 제너 대신에 사용될 수 있다는 것을 기술한다.

<56> 또한, 전술한 바와 같이, 보호 회로를 형성하기 위해 프로브 패키지내에 설치된 개별 소자의 사용 및 ISFET의 실리콘 기판상에 보호 회로의 집적화 역시 상기 미국 특허 제4,589,970호에 개시되어 있다.

<57> 본 발명의 배경 기술에서 설명된 바와 같이, 미국 특허 제 4,589,970호에 기술된 보호 회로를 ISFET의 실리콘 기판상에 집적함에 있어 중요한 문제점은 액체와의 신뢰성있는 저임피던스 접촉을 제공하는 금속 전극을 생성하는 것이 어렵다는 것이다.

<58> 미국 특허 제4,589,970호는 접촉을 형성하기 위해 알루미늄막 또는 폴리실리콘막의 사용을 제안한다. 그러나, 상기에 설명된 바와 같이 상기 양자는 ISFET에 의해 측정될 많은 액체에서의 화학 반응에 영향을 받기 쉽다.

<59> 접촉을 위해 귀금속이 포함된 막을 증착하는 대안과 관련하여, 기판에 양호한 접촉을 제공하기 위하여 티타늄 또는 크롬과 같은 재료를 사용한 중간층의 설치등의 대안에 관련되어 있는 요건은 (전술한 바와 같이, 귀금속 접촉부의 사용과 관련된 다른 문제점) 귀금속을 사용하는 대안을 채용하는 데 불리하게 작용한다.

<60> 대신에, 본 발명의 한 양상에 따르면, 인터페이스 수단(바람직하게는 콘덴서구조)이 종래의 회로 소자로 구성된 보호 회로와 테스트 액체 사이의 인터페이스를 제공하는데 사용된다.

<61> 상기에 나타난 바와 같이, 도 1을 참조하여 설명된 동일한 회로 소자의 대부분과 결합하는 본 발명에 의한 인터페이스 수단을 포함하는 보호 회로를 도시하는 도 2를 참조한다. 도 2는 인터페이스 수단(203)(바람직하게는 인터페이스 콘덴서)과 소스(204) 및 드레인(205) 사이에 각각 도시된 양방향성 제너 다이오드(201,202)와, 인터페이스 콘덴서(203)와 기판(207) 사이에 도시된 단방향성 제너 다이오드(206)를 구비한다.

<62> 도 1을 참조하여 전술한 바와 같이, ESD가 발생하는 동안에, 전하는 테스트될 액체(도 2에 참조번호 299로 도시됨)내에서 누적될 것이다. 인터페이스 콘덴서(203)는 제너 다이오드(201,202)에 ESD 펄스를 공급한다. 제너 다이오드 양단의 전압이 제너 항복 전압을 초과할 때, 펄스는 ISFET의 소스, 드레인 및 기판에 차례로 제공된다. ISFET(250) 게이트 영역을 지나는 전계는 최소화된다.

<63> 액체와 보호 회로 사이에 인터페이스를 제공하기 위해 콘덴서를 사용하는 경우의 주요 이점은 어떤 금속 전극도 액체와 접촉되지 않는다는데 있다.

<64> 적절한 접촉 금속 또는 금속 결합을 선택해야 하는 문제점은 없어진다. 콘덴서 사용의 또 다른 이점은 보호 회로를 경유하여 액체와 ISFET 소스, 드레인 또는 기판 사이에 있을 수 있는 D.C.누설 전류 경로가 실질적으로 단축된다는데 있다.

<65> 본 발명의 한 양상에 따라, 도 2 에 도시된 다른 ESD 보호 소자와 실리콘 기판(340)상에 집적되는 대표적인 인터페이스 콘덴서(콘덴서(300))의 구조를 도시한 도 3을 참조한다.

<66> 본 발명의 바람직한 실시예에 따르면, 콘덴서(300)의 하부 전극(즉, 전극(301))은 스퍼터 증착된 금속막을 포함한다. 도 3에서, 금속막은 전계 산화물(층(302))과 화학적 장벽으로 사용되는 다른 증착된 막(층(303))내에 개방된 비아를 통하여 칩상의 다른 회로 소자에 접속되는 것으로 도시되어 있다.

<67> 금속막의 화학적 또는 양극 산화를 통해, 산화막층(304)이 형성되어 콘덴서 유전체로서 동작할 수 있다. 본 발명의 바람직한 실시예에 따라, 테스트 액체(399)는 콘덴서 유전체와 접촉한다.

<68> 이제, 본 발명에 따른 ISFET 및 보호 회로의 구조가 실리콘 기판(400)상에서 구현될 수 있는 방법을 도시한 도 4를 참조하여 설명한다.

<69> 도 4는 도시된 ISFET의 소스 및 드레인으로서 각각 제공되는 2개의 붕소 확산 P+ 영역(401,402)을 도시한다. 또한, 영역(401,402)은 도 2에 도시된 보호 제너 다이오드에 대한 애노드로서 제공된다. 도 4에 도시된 다른 2개의 붕소 확산 P+ 영역은 도 2에 도시된 단방향성 및 양방향성 제너 다이오드에 대해 애노드로서 제공된다.

<70> 제너 다이오드의 캐소드 또는 주변소자는 인 확산 N 영역(405,406)에 의해 제공된다. 불순물 표면 농도 및 N 영역의 접합 깊이를 선택함으로써 제너 항복 전압이 결정된다. ISFET의 소스, 드레인 및 기판의 단자는 기판의 후면측상에 제공된다.

<71> 본 발명의 특징적인 양상에 따라서 액체내의 이온을 선택적으로 측정하는 장치는, (a) 실리콘 기판(ISFET가 도 4에 도시된 바와 같이 기판상에 형성될 수 있는 기판)상에 형성되는 이온 감지 전계 효과 트랜지스터(ISFET) 형태의 화학적 감지이온 센서를 구비하는 측정 회로와, (b) 기판(예컨대, 도 4에 도시된 기판)상에 집적되는 정전기 방전(ESD) 보호 회로(도 2에 참조로 도시된 형태) 및 (c) 보호 회로와 액체 사이에 인터페이스를 제공하기 위해 기판상에 집적된 인터페이스 수단을 포함하며, 인터페이스 수단이 ISFEET와 액체 사이의 D.C. 누설 전류 경로를 개방하지 알고도 액체와의 접촉부를 제공하는 것을 특징으로 한다라는 것을 당업자들은 충분히 이해할 것이다.

<72> 도 3 및 도 4를 참조하여, 바람직한 실시예에 따르면 본 발명은 (a) 측정될 액체(도 3에 도시된 액체(399) 등) 사이에서 인터페이스로서 제공되는 콘덴서와, (b) 이온 감지 전계 효과 트랜지스터(ISFET) 칩(도 4에 도시된 칩 등)상에 포함된 보호 회로를 제조하기 위한 방법을 포함하며, 상기 ISFET 칩은 액체내의 이온을 측정하는데 사용되고, 실리콘 기판(예를 들면, 도 3에 도시된 기판(340)), 전계 산화층(도 3의 302), 적어도 하나의 화학적 장벽층(도 3의 303), 콘덴서를 보호 회로에 접속하기 위한 확산 P+ 영역(도 3의 304)을 포함한다. 또한, 본 발명의 방법은 (a)전계 산화물 및 적어도 하나의 화학적 장벽층(도 3의 303)내의 비아를 개방하는 단계와, (b) 콘덴서의 하부 전극을 생성하기 위해 칩상에 금속막을 스퍼터 증착하는 단계와, (c) 비아를 통해 확산 P+ 영역에 상기 막을 접속하는 단계와, (d) 콘덴서의 유전체로서 동작되도록 금속막의 산화물을 형성하는 단계를 포함한다. 상기에서 언급된 모든 단계는 도 3을 참조하여 명세서에 기재되어 있다,

<73> 전술한 모든 목표에 부합하는 방법, 장치 및 칩 제조 방법은 상기에 상세히 설명되어 있다. 전술된 바와 같이, 당업자들은 전술한 내용이 단지 설명을 위한 예시적인 것임을 이해할 수 있을 것이다. 기재된 특정 형태로 본 발명을 한정하거나 또는 완전히 규명한 것이 아니기 때문에, 기재된 이론 범위내에서 다양한 수정 및 변경이 가능하다.

<74> 명세서에 설명된 실시예 및 예는 본 발명의 원리 및 그 실시 응용을 가장 잘 설명하기 위한 것이므로 당업자들은 본 발명을 각각의 사용에 적합하도록 다양하게 변경하여 사용할 수 있다.

<75> 따라서, 상기의 견지에서, 첨부된 청구항에 기재된 본 발명의 실질적인 범위 및 사상내에서 수정 및 변경이 가능할 것이다.

(57) 청구의 범위

청구항 1

(a) 실리콘 기판상에 형성된 이온 감지 전계 효과 트랜지스터(ISFET) 형태의 화학적 감지 이온 센서를 포함하는 측정 회로와;

(b) 상기 기판상에 집적되는 정전기 방전(ESD) 보호 회로와;

(c) 상기 기판상에 집적되어 상기 보호 회로와 상기 액체 사이에 인터페이스를 제공하는 인터페이스 수단을 구비하는, 액체내의 이온을 선택적으로 측정하는 장치에 있어서,

상기 인터페이스 수단은 ISFET와 상기 액체 사이에 D.C. 누설 전류 경로를 개방하지 않고 상기 액체와 접촉하는 것을 특징으로 하는 이온 측정 장치.

청구항 2

제1항에 있어서, 상기 인터페이스 수단은 콘덴서 구조를 추가로 포함하는 것을 특징으로 하는 이온 측정 장치.

청구항 3

제2항에 있어서, 상기 콘덴서 구조는,

(a) 상기 보호 회로와 전기적으로 접촉하는 전극과;

(b) 상기 전극 및 측정될 액체와 접촉하는 콘덴서 유전체를 추가로 포함하는 것을 특징으로 하는 이온 측정 장치.

청구항 4

제3항에 있어서, 상기 전극은 금속막인 것을 특징으로 하는 이온 측정 장치.

청구항 5

제3항에 있어서, 상기 콘덴서 유전체는 상기 금속막의 산화물인 것을 특징으로 하는 이온 측정 장치.

청구항 6

제1항에 있어서, 상기 보호 회로는,

(a) 상기 인터페이스 수단과 상기 ISFET의 소스 사이에 배치된 제1 양방향성 제너 다이오드와;

(b) 상기 인터페이스 수단과 상기 ISFET의 드레인 사이에 배치된 제2 양방향성 제너 다이오드와;

(c) 상기 인터페이스 수단과 상기 기판 사이에 배치된 단방향성 제너 다이오드를 추가로 포함하는 것을 특징으로 하는 이온 측정 장치.

청구항 7

제6항에 있어서, 상기 인터페이스 수단은 콘덴서 구조를 추가로 포함하는 것을 특징으로 하는 이온 측정 장치.

청구항 8

액체내의 이온 활동도를 측정하는데 사용되는 이온 감지 전계 효과 트랜지스터(ISFET)계 측정 장치에 대한 정전기 방전(ESD)을 보호하는 정전기 방전 보호 장치에 있어서,

(a) 실리콘 기판상에 제조되며, 상기 ISFET의 소스에 결합된 제1 양방향성 제너 다이오드, 상기 ISFET의 드레인에 결합된 제2 양방향성 제너 다이오드 및 상기 기판에 결합된 단방향성 제너 다이오드를 포함하는 ESD보호 회로와;

(b) 상기 ESD 보호 회로와 함께 상기 기판상에 집적되어, 상기 ISFET와 상기 액체 사이의 D.C. 누설 전류 경로를 개방하는 일없이, 상기 보호 회로와 상기 액체 사이에 인터페이스를 제공하는 인터페이스 수단을 포함하는 것을 특징으로 하는 ESD 보호 회로.

청구항 9

제8항에 있어서, 상기 인터페이스 수단은 상기 제1 양방향성 제너 다이오드, 상기 제2 양방향성 제너 다이오드 및 상기 단방향성 제너 다이오드와 각각 직렬 접속되는 것을 특징으로 하는 ESD 보호 회로.

청구항 10

액체 테스트 샘플의 이온 활동도를 측정하는데 사용되는 이온 감지 전계 효과 트랜지스터(ISFET)계 센서 칩에 대한 정전기 방전(ESD)을 보호하는 정전기 방전 보호 장치에 있어서,

(a) ESD가 발생한 결과로써 상기 액체 테스트 샘플내에 누적된 전하를 상기 ISFET의 소스, 드레인 및 기판으로 전송하는 수단과;

(b) 상기 전하 전송 수단과 함께 상기 칩상에 집적되어, 상기 ISFET와 상기 액체 사이의 D.C. 누설 전류 경로를 개방하는 일없이, 상기 액체와 상기 보호 회로 사이에 인터페이스를 제공하는 인터페이스 수단을 포함하는 것을 특징으로 하는 ESD 보호 장치.

청구항 11

제10항에 있어서, 상기 인터페이스 수단은 콘덴서 구조를 추가로 포함하는 것을 특징으로 하는 ESD 보호 장치.

청구항 12

이온 감지 전계 효과 트랜지스터(ISFET)계 이온 선택 전극에 대한 정전기 방전(ESD)을 보호하는 방법에 있어서,

(a) 실리콘 칩상에 ISFET 회로를 형성하는 단계와;

(b) 상기 ISFET가 형성되는 상기 칩상에 보호 회로를 집적하는 단계와;

(c) 상기 보호 회로 및 상기 액체 사이의 인터페이스를 상기 칩상에 집적하는 단계를 포함하며, 상기 인터페이스는 상기 ISFET와 상기 액체 사이의 D.C. 누설 전류 경로를 개방하는 일없이, 상기 액체와 접촉하는 것을 특징으로 하는 ESD 보호 방법.

청구항 13

제12항에 있어서, 상기 칩상에 집적된 인터페이스는 콘덴서 구조인 것을 특징으로 하는 ESD 보호 방법.

청구항 14

측정될 액체와 이온 감지 전계 효과 트랜지스터(ISFET) 칩상에 포함된 보호회로의 사이에서 인터페이스로서 동작하도록 콘덴서를 제조하는 방법으로서, 상기 ISFET 칩은 상기 액체내의 이온을 측정하는데 사용되고, 실리콘 기판, 전계 산화층, 적어도 하나의 화학적 장벽층 및 상기 콘덴서를 상기 보호 회로에 접속하는 확산 P+ 영역을 포함하는 것인 콘덴서 제조 방법에 있어서,

(a) 상기 전계 산화물 및 적어도 하나의 화학적 장벽층내에 비아를 개방하는 단계와;

(b) 상기 콘덴서의 하부 전극을 생성하기 위해 상기 칩상에 금속막을 스퍼터증착시키는 단계와,;

(c) 상기 비아를 통해 상기 확산 P+ 영역에 상기 금속막을 접속하는 단계와;

(d) 상기 콘덴서의 유전체로서 동작하도록 상기 금속막의 산화물을 형성하는 단계를 포함하는 것을 특징으로 하는 콘덴서 제조 방법.

청구항 15

제14항에 있어서, 상기 산화물 형성 단계는 상기 금속막을 화학적으로 산화시킴으로써 수행되는 것을 특징으로 하는 콘덴서 제조 방법.

청구항 16

제14항에 있어서, 상기 산화물 형성 단계는 추가적으로 상기 금속막을 양극 처리함으로써 수행되는 것을 특징으로 하는 콘덴서 제조 방법.

청구항 17

액체 테스트 샘플내의 이온 활동도를 측정하는데 사용되는 이온 감지 전계 효과 트랜지스터(ISFET)계 센서 칩에 대한 정전기 방전(ESS)을 보호하는 방법에 있어서,

(a) ESD가 발생하는 동안 상기 테스트 샘플내에 전하를 누적시키는 단계와;

(b) 상기 ESD가 발생한 결과로서 상기 액체 테스트 샘플내에 누적된 전하를 동시에 상기 ISFET의 소스, 드레인 및 기판으로 전송하는 단계를 포함하는 것을 특징으로 하는 ESD 보호 방법.

청구항 18

액체 테스트 샘플내의 이온 활동도를 측정하는데 사용되는 이온 감지 전계 효과 트랜지스터(ISFET)계 센서 칩에 대한 정전기 방전(ESD)을 보호하는 장치에 있어서,

(a) ESD가 발생하는 동안 상지 테스트 샘플내에 전하를 누적시키는 수단과;

(b) 상기 ESD가 발생한 결과로서 상기 액체 테스트 샘플내에 누적된 전하를 상기 ISFET의 소스, 드레인 및 기판으로 전송하는 수단을 포함하는 것을 특징으로 하는 ESD 보호 장치.

청구항 19

제18항에 있어서, 전하를 누적시키는 상기 수단 및 전하를 전송하는 상기 수단은 상기 칩상에 집적되는 것을 특징으로 하는 ESD 보호 장치.

요약

본 발명은 액체(299)내의 이온을 선택적으로 측정하는데 사용되는 이온 감지 전계 효과 트랜지스터(ISFET)계 장치(250)에 대한 정전기 방전(ESD)을 보호하는 방법, 장치 및 칩 제조 방법에 관한 것이다. 본 발명의 한 양상에 따르면, 통상적인 보호 소자(201,202,206)로 구성된 ESD 보호 회로는 ISFET(250)와 액체(299) 사이의 D.C.누설 전류 경로를 개방하지 않고 측정될 액체(299)와 접촉하는 인터페이스(203)에 따라 ISFET(250)가 형성되는 동일한 실리콘 칩상에 집적된다. 본 발명의 바람직한 실시예에 따르면, 콘덴서 구조는 보호 회로(201,202,206)와 액체 샘플(299) 사이에서 인터페이스(203)로 사용된다. 본 발명의 다른 양상은 상기에서 언급된 인터페이스 수단(203)(예컨대, 콘덴서 구조)을 이용하는 ISFET 센서에 ESD 보호를 제공하는 방법 및 실리콘 웨이퍼 상에 새로운 인터페이스를 제조하는 방법에 관한 것이다.

대표도

도2

도면

도면1


드레인
기준 전극
제너
101
150
ISFET
152
153
199
제너
102
151
역 전극
185
제너
103
기판
소스

도면2


드레인
기준 전극
제너
202
250
205
ISFET
299
인터페이스
콘덴서
제너
206
204
203
제너
201
207
기판
소스

도면3


300
전기
산화물
화학 장벽
303
302
실리콘 기판
340
305
용액
399
301
304
콘덴서를 보호회로에
접속하는 확산 P+ 영역
금속 산화층
금속 필름

도면4



403
인터페이스 콘텐사
401
ISFET 게이트
402
인터페이스 콘텐사
404
406
400
P+
N
N-
N+
실리콘 기판
제너 배경 영역 (캐소드)
소스 접점
기판 접점
드레인 접점