

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2012年10月4日(04.10.2012)



(10) 国際公開番号
WO 2012/131884 A1


- (51) 国際特許分類:
G06F 21/24 (2006.01) G06F 12/14 (2006.01)
- (21) 国際出願番号: PCT/JP2011/057715
- (22) 国際出願日: 2011年3月28日(28.03.2011)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (71) 出願人(米国を除く全ての指定国について): 富士通株式会社(FUJITSU LIMITED) [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 Kanagawa (JP).
- (72) 発明者; および
- (75) 発明者/出願人(米国についてのみ): 山下 浩一郎(YAMASHITA, Koichiro) [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内 Kanagawa (JP). 山内 宏真(YAMAUCHI, Hiromasa) [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内 Kanagawa (JP). 鈴木 貴久(SUZUKI, Takahisa) [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内 Kanagawa (JP). 栗原 康志(KURIHARA, Koji) [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内 Kanagawa (JP).
- (74) 代理人: 酒井 昭徳(SAKAI, Akinori); 〒1006020 東京都千代田区霞が関3丁目2番5号 霞が関ビルディング20階 酒井総合特許事務所 Tokyo (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI

[続葉有]

(54) Title: MULTICORE PROCESSOR SYSTEM

(54) 発明の名称: マルチコアプロセッサシステム

【図1】



- 104 Memory
- 111 Low-reliability application
- 112 High-reliability application
- 106#1 Memory protection controller access-through mode
- 106#2 Memory protection controller dual-access mode
- 121 User region
- 122 Low-reliability application memory region
- 123, 125 High-reliability application memory region
- 124 Protection region
- AA Restoration process
- BB Unauthorized writing
- CC Copy

(57) Abstract: A multicore processor system (100) operates in a state in which a high-reliability application (112) and a low-reliability application (111) are jointly loaded. With the multicore processor system (100) a CPU (#1) executes the low-reliability application (111), and a CPU (#2) executes the high-reliability application (112). A memory protection controller (106#2) accesses a high-reliability application memory region (123) within a user region (121), and accesses a high-reliability application memory region (125) within a protection region (124). When the data in the high-reliability application memory region (123) is destroyed due to unauthorized writing by the low-reliability application (111), the CPU (#2) restores the data by copying the data in high-reliability application memory region (125) to high-reliability application memory region (123).

(57) 要約: マルチコアプロセッサシステム(100)を、高信頼アプリ(112)と低信頼アプリ(111)が混載した状態で運用する。マルチコアプロセッサシステム(100)は、CPU(#1)が低信頼アプリ(111)を実行し、CPU(#2)が高信頼アプリ(112)を実行する状態である。メモリプロテクトコントローラ(106#2)は、ユーザ領域(121)内の高信頼アプリメモリ領域(123)にアクセスするとともに、プロテクト領域(124)内の高信頼アプリメモリ領域(125)に

アクセスする。低信頼アプリ(111)による不正書込によって、高信頼アプリメモリ領域(123)のデータが破壊された場合、CPU(#2)は、高信頼アプリメモリ領域(125)のデータを高信頼アプリメモリ領域(123)にコピーすることでデータを復元する。

WO 2012/131884 A1

(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG). 添付公開書類:

— 國際調查報告 (條約第 21 條(3))

明 細 書

発明の名称： マルチコアプロセッサシステム

技術分野

[0001] 本発明は、ソフトウェアを保護するマルチコアプロセッサシステムに関する。

背景技術

[0002] 近年、1つのシステム内に、複数のコアを有するマルチコアプロセッサシステムの形態を採用する機器が増加している。1つのシステム内に1つのコアを有するシングルコアプロセッサシステム用のアプリケーションソフトウェア（以下、「アプリ」と称する）をマルチコアプロセッサシステムで動作させた場合、多くの障害が発生する可能性が存在する。また、新たにマルチコアプロセッサシステム向けに開発されたソフトウェアであっても、複数のコアが同時に動作する並列動作状態での検証について、試験者が全てのタイミングを検証することは困難であった。次に、マルチコアプロセッサシステムでどのような障害が起きるかということを図10、図11を参照して説明する。

[0003] 図10は、シングルコアプロセッサシステム向けのソフトウェアをマルチコアプロセッサシステム上で動作する場合の動作例を示す説明図である。符号1001で示す説明図では、アプリ1003をシングルコアプロセッサシステムで動作する場合について説明し、符号1002で示す説明図では、アプリ1003をマルチコアプロセッサシステムで動作する場合について説明する。

[0004] 初めに、符号1001で示す説明図にて、アプリ1003内のメインスレッド1004は、関数 $f(x)$ を呼び出し、 $f(x)$ の結果を利用する。そこで、メインスレッド1004は、 $f(x)$ を実行するオフロード処理用のスレッド1005を起動し、スレッド1005の終了後、 $f(x)$ の結果を利用し、処理を続行する。なお、スレッドとはCPUで行う処理を管理する

ための基本単位である。

- [0005] アプリ 1003 がシングルコアプロセッサシステムで動作する場合、メインスレッド 1004 は、時刻 t_1 でスレッド 1005 を起動する。続けて、スレッド 1005 が時刻 t_2 にて $f(x)$ の処理を終了した後、時刻 t_3 にて、メインスレッド 1004 は、結果を利用する。
- [0006] 次に、符号 1002 で示す説明図にて、アプリ 1003 がマルチコアプロセッサシステムで動作する場合について説明する。アプリ 1003 が、マルチコアプロセッサシステム環境で動作検証されておらず安全でない場合、符号 1006 で示す動作となり、マルチコアプロセッサシステム環境で動作検証されており安全である場合、符号 1007 で示す動作となる。なお、以下の説明にて、マルチコアプロセッサシステム環境で動作検証されておらず安全でないアプリを低信頼アプリと呼称し、マルチコアプロセッサシステム環境で動作検証されており安全であるアプリを高信頼アプリと呼称する。なお、マルチコアプロセッサシステムで対象のアプリに信頼性があるか否かを検証する方法としては、様々なタイミングに対して検証を行う方法が存在する。
- [0007] アプリ 1003 が低信頼アプリである場合、CPU (Central Processing Unit) #1 で実行するメインスレッド 1004 は、時刻 t_1 でスレッド 1005 を CPU #2 上で起動する。CPU #2 は、スレッド 1005 と他スレッドが割り当てられている状態を想定している。スレッド 1005 は、時刻 t_3 にて $f(x)$ の処理を終了する。
- [0008] また、CPU #1 はメインスレッド 1004 のみを実行しているため、メインスレッド 1004 の割当時間がシングルコアプロセッサシステム時より多くなる。結果、時刻 t_3 より早い時刻 t_2 にて、メインスレッド 1004 は、 $f(x)$ の結果を利用する。時刻 t_2 では、まだ $f(x)$ の処理が終了していないため、メインスレッド 1004 は、予期せぬ値を読み込むことになり、障害が発生する。
- [0009] アプリ 1003 が高信頼アプリである場合、メインスレッド 1004 は、

f (x) の結果を利用する前に同期処理が挿入されている。これにより、メインスレッド1004は、時刻 t 2 にて、スレッド f (x) の結果を利用する前で同期処理を実行する。同期処理が実行されたメインスレッド1004は、スレッド1005が処理終了するまで待機し、安全に処理を実行することができる。

[0010] 図11は、シングルコアプロセッサシステム上で呼び出されていたライブラリがマルチコアプロセッサシステム上で呼び出される場合の説明図である。符号1101で示す説明図は、ライブラリAがシングルコアプロセッサシステム上で動作する場合を示しており、符号1102で示す説明図は、ライブラリAがマルチコアプロセッサシステム上で動作する場合を示している。

[0011] 符号1101で示す説明図にて、アプリXは、ライブラリAを呼び出している。また、アプリYは、ライブラリAとライブラリBを呼び出している。このように、シングルコアプロセッサシステム上で呼び出されるライブラリAは、特別な管理を行わなくてよい。

[0012] 符号1102で示す説明図にて、アプリXはCPU#1で実行されており、アプリYはCPU#2で実行されている。ライブラリAが共有リソースを有する場合、ライブラリAは、ライブラリAのコンテキスト1103に対して排他制御を行うといった対策が取られる。具体的な対策として、CPU#1上のライブラリAは、インターフェース1104#1を通じ、IPC (Inter-Processor Communication) 1105#1、IPC1105#2を用いてCPU#2のライブラリAと排他制御を行う。このような対策が行われているライブラリは高信頼のライブラリとなり、対策が行われていないライブラリは低信頼のライブラリとなる。

[0013] このような、高信頼アプリ、低信頼アプリを実行する場合の技術として、たとえば、システムを、ドメイン分割し、安全な動作をする高信頼アプリ群となる安全ドメインと、安全な動作をする保証がない低信頼アプリ群となる非安全ドメインとに分割する。安全ドメインは、メモリ内の非安全ドメインがアクセスできない安全データにアクセスする技術が開示されている（たと

えば、下記特許文献 1、2 を参照。)

- [0014] また、データを保護する技術として、たとえば、フラッシュメモリの例として、未使用の予備ブロックを探し出し、保護領域用のエラーブロックとする技術が開示されている。また、データを保護する他の技術として、たとえば、メモリを 2 重化する領域を設け、重要なプログラムやデータの破壊を防ぐ技術が開示されている（たとえば、下記特許文献 3、4 を参照。)

先行技術文献

特許文献

- [0015] 特許文献1：特表 2006-506754 号公報
特許文献2：特開 2004-171563 号公報
特許文献3：特開 2004-310770 号公報
特許文献4：特開平 5-108493 号公報

発明の概要

発明が解決しようとする課題

- [0016] 上述した従来技術を適用し、高信頼アプリ、低信頼アプリを実行する場合、マルチコアプロセッサシステムは、高信頼アプリ、低信頼アプリを分割して運用することになる。したがって、従来技術を適用したマルチコアプロセッサシステムは、高信頼アプリと低信頼アプリを混載して運用することが困難であるという問題があった。

- [0017] 本発明は、上述した従来技術による問題点を解消するため、高信頼アプリと低信頼アプリを混載して運用できるマルチコアプロセッサシステムを提供することを目的とする。

課題を解決するための手段

- [0018] 上述した課題を解決し、目的を達成するため、本発明の一側面によれば、複数の CPU と、メモリと、複数の CPU とメモリとの間に配置されるメモリプロテクトコントローラと、を含み、メモリプロテクトコントローラは、アプリケーション実行時に複数の CPU のアクセス要求によって第 1 メモリ

領域にアクセスするとともに、システムブート時に確保された第2メモリ領域にアクセスするマルチコアプロセッサシステムが提案される。

発明の効果

[0019] 本発明の一側面によれば、高信頼アプリと低信頼アプリを混載して運用できるという効果を奏する。

図面の簡単な説明

[0020] [図1] 図1は、本実施の形態にかかるマルチコアプロセッサシステム100の障害発生時の動作例と復元処理の動作例を示す説明図である。

[図2] 図2は、マルチコアプロセッサシステム100のハードウェア例を示すブロック図である。

[図3] 図3は、マルチコアプロセッサシステム100の機能例を示すブロック図である。

[図4] 図4は、メモリプロテクトコントローラ106の内部の機能例を示す説明図である。

[図5] 図5は、メモリプロテクトコントローラ106の登録例を示す説明図である。

[図6] 図6は、マルチコアプロセッサシステム100の起動時の処理手順の一例を示すフローチャートである。

[図7] 図7は、マルチコアプロセッサシステム100のアプリ切替時の処理手順の一例を示すフローチャート（その1）である。

[図8] 図8は、マルチコアプロセッサシステム100のアプリ切替時の処理手順の一例を示すフローチャート（その2）である。

[図9] 図9は、マルチコアプロセッサシステム100のエラ一時の処理手順の一例を示すフローチャートである。

[図10] 図10は、シングルコアプロセッサシステム向けのソフトウェアをマルチコアプロセッサシステム上で動作する場合の動作例を示す説明図である。

[図11] 図11は、シングルコアプロセッサシステム上で呼び出されていたラ

イブラリがマルチコアプロセッサシステム上で呼び出される場合の説明図である。

発明を実施するための形態

- [0021] 以下に添付図面を参照して、開示のマルチコアプロセッサシステムの実施の形態を詳細に説明する。
- [0022] 図1は、本実施の形態にかかるマルチコアプロセッサシステム100の障害発生時の動作例と復元処理の動作例を示す説明図である。図1では、符号101で示す説明図にて、マルチコアプロセッサシステム100の障害発生時の動作例を示し、符号102で示す説明図にて、マルチコアプロセッサシステム100の復元処理の動作例を示す。
- [0023] 図1におけるマルチコアプロセッサシステム100は、複数のコアとなるCPU s 103と、メモリ104とを含む。マルチコアプロセッサシステム100は、携帯電話といった携帯端末を想定している。CPU s 103には、CPU#1とCPU#2が含まれる。以下、接尾記号“#n”が付随された記号は、n番目のCPUに対応する記号であることを示している。CPU s 103とメモリ104は、バス105で接続されている。また、CPU#1、CPU#2は、それぞれ、メモリプロテクトコントローラ106#1、メモリプロテクトコントローラ106#2と通信可能である。
- [0024] メモリプロテクトコントローラ106は、2重アクセス形態とアクセススルー形態という、2つの形態のうち指示された形態に応じた動作をする装置である。2重アクセス形態の指示がある場合、メモリプロテクトコントローラ106は、アプリ本来の要求先アドレスにアクセスしつつ、保護されたメモリ領域内のアドレスにアクセスする機能を有している。また、アクセススルー形態の指示がある場合、メモリプロテクトコントローラ106は、アプリ本来の要求先アドレスにアクセスする。
- [0025] また、マルチコアプロセッサシステム100は、低信頼アプリ111と高信頼アプリ112を実行する。具体的には、CPU#1が低信頼アプリ111を実行し、CPU#2が高信頼アプリ112を実行する。また、マルチコ

アプロセッサシステム 100 は、低信頼アプリ 111 のコンテキストが格納される領域として、ユーザ領域 121 内に、低信頼アプリメモリ領域 122 を確保する。同様に、マルチコアプロセッサシステム 100 は、高信頼アプリ 112 のコンテキストが格納される領域として、ユーザ領域 121 内に、高信頼アプリメモリ領域 123 を確保する。なお、コンテキストとは、CPU のレジスタの値となるプログラムカウンタ、スタックポインタなどといったアプリが使用するデータである。

[0026] さらに、マルチコアプロセッサシステム 100 は、ユーザ領域 121 とは別の領域となるプロテクト領域 124 を確保し、プロテクト領域 124 内に、高信頼アプリメモリ領域 125 を確保する。高信頼アプリメモリ領域 125 は、高信頼アプリメモリ領域 123 と同一のデータが格納される。同一のデータの格納方法として、CPU #2 は、高信頼アプリ 112 が実行するタイミングで、メモリプロテクトコントローラ 106 #2 に 2 重アクセス形態の登録を行う。2 重アクセス形態となっているメモリプロテクトコントローラ 106 #2 は、ライトアクセスが発生した場合、書き込み内容を高信頼アプリメモリ領域 123 に書き込みつつ、同内容を高信頼アプリメモリ領域 125 にも書き込む。

[0027] 符号 101 で示す説明図では、このように高信頼アプリメモリ領域 123 が保護されている状態で、低信頼アプリ 111 が不正書込を行い、高信頼アプリメモリ領域 123 のデータを破壊した場合を想定している。CPU #2 は、高信頼アプリ 112 を実行する際に、高信頼アプリメモリ領域 123 を読み込んで実行しようとするが、高信頼アプリメモリ領域 123 のデータは正しい値を示しておらず、高信頼アプリ 112 が強制終了する。たとえば、高信頼アプリメモリ領域 123 のプログラムカウンタが不正なアドレスに書き換えられた場合、CPU #2 は、不正なアドレスの値を実行コードとして実行しようとし、高信頼アプリ 112 が強制終了する。

[0028] なお、不正書込が行われることによって高信頼アプリ 112 が強制終了する場合以外に、OS がハングする場合もある。OS がハングする場合の動作

については、図9にて説明する。

[0029] 次に、符号102で示す説明図では、データ破壊後の復元処理を示している。CPU#2は、高信頼アプリ112に対してエラーが発生したことを検出すると、高信頼アプリ112が実行中であったか否かを判定する。高信頼アプリ112が実行中であった場合、CPU#2は、高信頼アプリメモリ領域123と高信頼アプリメモリ領域125を比較し、差分が存在する場合、高信頼アプリメモリ領域123を高信頼アプリメモリ領域125で上書きする。これにより、不正書込が行われたデータが正常なデータに復元し、CPU#2は、高信頼アプリ112を続行することができるため、高信頼アプリ112を保護することができる。

[0030] (マルチコアプロセッサシステム100のハードウェア)

図2は、マルチコアプロセッサシステム100のハードウェア例を示すブロック図である。図2において、マルチコアプロセッサシステム100は、CPUを複数搭載するCPUs103と、ROM(Read-Only Memory)201と、RAM(Random Access Memory)202と、を含む。また、マルチコアプロセッサシステム100は、フラッシュROM203と、フラッシュROMコントローラ204と、フラッシュROM205と、を含む。なお、メモリ104は、RAM202の全てであってもよいし、または一部であってもよい。さらに、メモリ104は、ROM201、フラッシュROM203、フラッシュROM205を含んでもよい。

[0031] また、マルチコアプロセッサシステム100は、ユーザやその他の機器との入出力装置として、ディスプレイ206と、I/F(Interface)207と、キーボード208と、を含む。また、各部はバス105によってそれぞれ接続されている。

[0032] ここで、CPUs103は、マルチコアプロセッサシステム100の全体の制御を司る。CPUs103は、シングルコアのプロセッサを並列して接続した全てのCPUを指している。CPUs103は、CPU#1~CPU

#xを含む。なお、xは2以上の整数である。また、マルチコアプロセッサシステムとは、コアが複数搭載されたプロセッサを含むコンピュータのシステムである。コアが複数搭載されていれば、複数のコアが搭載された単一のプロセッサでもよく、シングルコアのプロセッサが並列されているプロセッサ群でもよい。なお、本実施の形態では、シングルコアのプロセッサであるCPUが並列されている形態を例にあげて説明する。

- [0033] また、CPU#1～CPU#xは、それぞれ、メモリプロテクトコントローラ106と通信可能である。さらに、CPU#1～CPU#xは、それぞれ専用のキャッシュメモリを有してもよい。
- [0034] ROM201は、ブートプログラムなどのプログラムを記憶している。RAM202は、CPU#103のワークエリアとして使用される。フラッシュROM203は、OS (Operating System) などのシステムソフトウェアやアプリケーションソフトウェアなどを記憶している。たとえば、OSを更新する場合、マルチコアプロセッサシステム100は、I/F207によって新しいOSを受信し、フラッシュROM203に格納されている古いOSを、受信した新しいOSに更新する。
- [0035] フラッシュROMコントローラ204は、CPU#103の制御にしたがってフラッシュROM205に対するデータのリード/ライトを制御する。フラッシュROM205は、フラッシュROMコントローラ204の制御で書き込まれたデータを記憶する。データの具体例としては、マルチコアプロセッサシステム100を使用するユーザがI/F207を通して取得した画像データ、映像データや、本実施の形態にかかるソフトウェア保護方法を実行するプログラムが格納されていてもよい。フラッシュROM205は、たとえば、メモリカード、SDカードなどを採用することができる。
- [0036] ディスプレイ206は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。たとえば、ディスプレイ206は、TFT液晶ディスプレイなどを採用することができる。
- [0037] I/F207は、通信回線を通じてLAN (Local Area Ne

twork)、WAN (Wide Area Network)、インターネットなどのネットワーク209に接続され、ネットワーク209を介して他の装置に接続される。そして、I/F207は、ネットワーク209と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。I/F207には、たとえばモデムやLANアダプタなどを採用することができる。

[0038] キーボード208は、数字、各種指示などの入力のためのキーを有し、データの入力を行う。また、キーボード208は、タッチパネル式の入力パッドやテンキーなどであってもよい。

[0039] (マルチコアプロセッサシステム100の機能例)

次に、マルチコアプロセッサシステム100の機能例について説明する。図3は、マルチコアプロセッサシステム100の機能例を示すブロック図である。なお、マルチコアプロセッサシステム100は、各機能からアクセスされる記憶領域として、高信頼ホワイトリスト301にアクセス可能である。

[0040] マルチコアプロセッサシステム100は、確保部311と検出部312と比較部313と、通知部314と、登録部315と、検出部316と、検出部317と、比較部318と、復元部319と、を含む。この制御部となる機能(確保部311~復元部319)は、記憶装置に記憶されたプログラムをCPU#1~CPU#xが実行することにより、その機能を実現する。記憶装置とは、具体的には、たとえば、図2に示したROM201、RAM202、フラッシュROM203、フラッシュROM205などである。または、I/F207を経由して他のCPUが実行することにより、その機能を実現してもよい。

[0041] また、図3では、確保部311は、高信頼アプリ112を実行するCPU#2の機能となっているが、CPU#1、CPU#3~CPU#xのうちいずれか一つのCPUの機能であってもよい。また、検出部312~復元部319は、CPU#1~CPU#xの全てのCPUに含まれる機能であっても

よい。

- [0042] なお、CPU#2は、ハイパーバイザ#2、OS#2、カーネル#2を実行する。ハイパーバイザ#2は、CPU#2などのハードウェア上で直接動作するプログラムである。ハイパーバイザ#2は、CPU#2内のレジスタを直接参照したり、CPU#2内のレジスタの情報を読み出したり、CPU#2内のレジスタの情報を書き換えたりする特権命令を実行することができるプログラムである。カーネル#2は、OS#2の中核の機能であり、たとえば、マルチコアプロセッサシステム100のリソースを管理し、スレッドなどのソフトウェアがハードウェアにアクセスできるようにする。
- [0043] また、図示していないが、OS#2は、CPU#2を制御するプログラムである。たとえば、マルチコアプロセッサシステム100内のリソースにアクセスするライブラリ、API (Application Programming Interface) 等をアプリに提供する。
- [0044] なお、図示していないが、CPU#1、CPU#3~CPU#xも、ハイパーバイザ、OS、カーネルを実行する。確保部311~通知部314、検出部316は、カーネル#2の機能に含まれ、登録部315、検出部317~復元部319はハイパーバイザ#2の機能に含まれる。
- [0045] 高信頼ホワイトリスト301は、所定のアプリを登録するリストである。登録される所定のアプリとは、マルチコアプロセッサシステム100での動作検証が行われた高信頼アプリ112である。たとえば、高信頼アプリ112は、マルチコアプロセッサシステム100に予めプリインストールされているアプリである。また、マルチコアプロセッサシステム100を製造するメーカー、ネットワーク209を提供する通信キャリア等が提供するアプリを高信頼アプリとして登録してもよい。たとえば、マルチコアプロセッサシステム100は、ネットワーク209からアプリをダウンロードした際に、メーカーまたは通信キャリアが提供することを示す識別情報が付随していた場合、ダウンロードしたアプリを高信頼ホワイトリスト301に登録してもよい。

- [0046] なお、高信頼ホワイトリスト301に登録される内容は、たとえば、アプリの名称であってもよいし、またファイルシステムが存在する場合、アプリのプログラムが格納されたファイルパスであってもよい。
- [0047] 確保部311は、システムブート時に、アプリ実行時に複数のCPUがアクセスする第1メモリ領域に対応するとともに、複数のCPUが第1メモリ領域にアクセスするときに同様にアクセスされる第2メモリ領域を確保する機能を有する。なお、第1メモリ領域は、実行中アプリのアクセス先となるメモリ領域であり、図3で示すユーザ領域121となる。また、第2メモリ領域は、ユーザ領域121のデータを保護する領域となるプロテクト領域124となる。また、第2メモリが確保されるタイミングとしては、システムブート時であってもよいし、アプリが起動されるときであってもよい。
- [0048] また、確保部311は、マルチコアプロセッサシステム100での同時に実行するアプリの数がNであり、アプリ実行時に割り当てられるメモリ領域がM [バイト] である場合、第2メモリ領域の大きさを $N \times M$ [バイト] で確保してもよい。たとえば、確保部311は、 $N=5$ 、 $M=1$ [Mバイト] である場合、 $N \times M=5 \times 1=5$ [Mバイト] の領域をユーザ領域121として確保する。
- [0049] また、Nの値として、本実施の形態にかかるマルチコアプロセッサシステム100は、携帯電話等を想定しており、多数のアプリを同時起動することを想定していない。Nの最大値としては、たとえば、8、16といった値になる。また、Nは、CPU#103の数であってもよい。なお、確保された領域のアドレスは、CPU#2のレジスタ、キャッシュメモリ、RAM202等の記憶領域に記憶される。
- [0050] 検出部312は、アプリが起動したというイベント、アプリが終了したというイベント、またはアプリが切り替えられたというイベントのうち、いずれかのイベントを検出する機能を有する。たとえば、検出部312は、高信頼アプリ112が起動されたというイベントを検出する。なお、検出したイベントは、CPU#2のレジスタ、キャッシュメモリ、RAM202等の記

憶領域に記憶される。

- [0051] 比較部 313 は、検出部 312 によってイベントが検出された場合、実行されるアプリと所定のアプリのリストに登録されたアプリとを比較する機能を有する。たとえば、比較部 313 は、実行される高信頼アプリ 112 と高信頼ホワイトリスト 301 に登録されたアプリを比較する。なお、比較結果は、CPU#2 のレジスタ、キャッシュメモリ、RAM202 等の記憶領域に記憶される。
- [0052] 通知部 314 は、比較部 313 による比較結果が一致を示すとき、実行されるアプリからのアクセスについて、メモリプロテクトコントローラ 106 #2 が第 1 メモリ領域と第 2 メモリ領域とにアクセスする指示をハイパーバイザ #2 に通知する機能を有する。たとえば、高信頼アプリ 112 と高信頼ホワイトリスト 301 に登録されたアプリが一致を示す場合を想定する。このとき、通知部 314 は、高信頼アプリ 112 からのアクセスについて、メモリプロテクトコントローラ 106 #2 が高信頼アプリメモリ領域 123 と高信頼アプリメモリ領域 125 とにアクセスする指示をハイパーバイザ #2 に通知する。
- [0053] また、通知部 314 は、比較部 313 による比較結果が不一致を示すとき、実行されるアプリからのアクセスについて、メモリプロテクトコントローラ 106 #2 が第 1 メモリ領域にアクセスする指示をハイパーバイザ #2 に通知してもよい。
- [0054] また、通知部 314 は、アプリが起動され、起動されたアプリの比較部 313 による比較結果が一致を示すとき、第 2 メモリ領域内に起動されたアプリ用の領域を追加する指示を通知してもよい。また、通知部 314 は、アプリが終了し、終了したアプリの比較部 313 による比較結果が一致を示すとき、第 2 メモリ領域内の終了したアプリ用の領域を解放する指示を通知してもよい。なお、通知された内容は、CPU#2 のレジスタ、キャッシュメモリ、RAM202 等の記憶領域に記憶されてもよい。
- [0055] 登録部 315 は、通知部 314 によって通知された指示をメモリプロテク

トコントローラ 106#2 に登録する機能を有する。たとえば、登録部 315 は、第 1 アクセス形態である 2 重アクセス形態の指示が通知された場合、メモリプロテクトコントローラ 106#2 に 2 重アクセス形態を登録する。具体的に、登録部 315 は、メモリプロテクトコントローラ 106#2 内のレジスタに登録する。

[0056] また、登録部 315 は、第 2 アクセス形態であるアクセススルー形態の指示が通知された場合、メモリプロテクトコントローラ 106#2 にアクセススルー形態を登録する。なお、具体的な登録内容は、図 4 にて説明する。なお、登録を行ったという情報は、CPU#2 のレジスタ、キャッシュメモリ、RAM202 等の記憶領域に記憶されてもよい。

[0057] 検出部 316 は、自 CPU 内のアプリが強制終了したことを検出する機能を有する。たとえば、検出部 316 は、アクセス不可能なメモリにアクセスしたことを示すセグメントエラー等が発生し、高信頼アプリ 112 が強制終了したことを検出する。なお、アプリが強制終了したという情報は、CPU#2 のレジスタ、キャッシュメモリ、RAM202 等の記憶領域に記憶される。

[0058] 検出部 317 は、OS#2 がハングしたことを検出する機能を有する。たとえば、検出部 317 は、OS#2 を周期監視し、OS#2 からの応答がない場合、OS#2 がハングしたことを検出する。なお、ハング中にある OS は、異常状態となり、要求に対する応答が行えない状態である。OS のハング状態は、カーネルパニックとも呼ばれる。なお、OS#2 がハングしたという情報は、CPU#2 のレジスタ、キャッシュメモリ、RAM202 等の記憶領域に記憶される。

[0059] 比較部 318 は、検出部 316 によるアプリの強制終了が検出された場合、または検出部 317 による OS#2 のハングが検出された場合、第 1 メモリ領域と第 2 メモリ領域とを比較する機能を有する。たとえば、比較部 318 は、高信頼アプリメモリ領域 123 と高信頼アプリメモリ領域 125 のデータを比較する。また、比較部 318 は、実行中のアプリが高信頼ホワイト

リスト301に登録されている場合に、第1メモリ領域と第2メモリ領域とを比較してもよい。なお、比較結果は、CPU#2のレジスタ、キャッシュメモリ、RAM202等の記憶領域に記憶される。

[0060] 復元部319は、比較部318による比較結果に基づいて、第1メモリ領域を復元する機能を有する。たとえば、復元部319は、比較部318による比較結果が不一致を示すとき、比較結果の差分を第1メモリ領域に上書きすることで、第1メモリ領域を復元する。なお、復元を行ったという結果は、CPU#2のレジスタ、キャッシュメモリ、RAM202等の記憶領域に記憶されてもよい。

[0061] 図4は、メモリプロテクトコントローラ106の内部の機能例を示す説明図である。図4では、メモリプロテクトコントローラ106#1を例にして説明を行うが、メモリプロテクトコントローラ106#2～メモリプロテクトコントローラ106#xも、メモリプロテクトコントローラ106#1と同様の機能を含む。メモリプロテクトコントローラ106#1は、記憶部401#1、判定部402#1、変換部403#1を含む。

[0062] 記憶部401は、メモリプロテクトコントローラ106のアクセス形態とアプリに対応するプロテクト領域を記憶する。具体的に、記憶部401#1は、制御レジスタ404#1と格納レジスタ405#1__1～格納レジスタ405#1__yを含む。yは1以上の整数である。

[0063] なお、具体的なyの値としては、CPU#1が同時実行可能なアプリの数の最大値でよい。本実施の形態にかかるマルチコアプロセッサシステム100は、携帯電話等を想定しており、パーソナル・コンピュータのように多数のアプリを同時実行することを想定していない。したがって、各CPUで同時に起動される際の最大のアプリ数も、多数のアプリを同時起動することを想定していない数となる。さらに、yは、N以下の値となる。たとえば、yは4、または8といった値となる。

[0064] 制御レジスタ404#1は、アクセス形態フラグ、プロテクト領域管理番号という2つのフィールドを含む。アクセス形態フラグフィールドには、2

箇所のアドレスにアクセスを行う2重アクセス形態、または通常のアクセスを行うアクセススルー形態、のうちいずれかのアクセス形態情報を示す識別子が格納される。たとえば、具体的な識別子として、“1”が2重アクセス形態を意味してもよい。プロテクト領域管理番号フィールドには、2箇所のアドレスにアクセスを行う場合、格納レジスタ405#1__1～格納レジスタ405#1__yのうち、どの格納レジスタ405#1を適用するかを示す値が格納される。たとえば、プロテクト領域管理番号フィールドに“1”が格納された場合、変換部403#1は、格納レジスタ405#1__1の設定を用いて変換を行う。

- [0065] 格納レジスタ405#1__1～格納レジスタ405#1__yは、プロテクト領域をアプリごとに格納するレジスタである。また、格納レジスタ405#1__1～格納レジスタ405#1__yは、それぞれ、管理番号__1～管理番号__yに対応している。続けて、格納レジスタ405#1の各フィールドについて説明を行う。格納レジスタ405#1は、使用中ビット、アプリID、マスクアドレス、プロテクトアドレスという4つのフィールドを含む。
- [0066] 使用中ビットフィールドには、該当の格納レジスタ405#1が使用中か否かを示すビットが格納される。アプリIDフィールドには、CPU#1にて実行中のアプリの識別情報が格納される。マスクアドレスフィールドには、アプリのアクセスするメモリ範囲を示すアドレスが格納される。具体的なメモリ範囲の大きさは、OSが有するメモリ管理機構によって決定される。プロテクトアドレスフィールドには、CPU#1にて実行中のアプリのプロテクト領域へのアドレスが格納される。なお、制御レジスタ404#1、格納レジスタ405#1の具体的な設定例は、図5にて後述する。
- [0067] 判定部402#1は、記憶部401#1に記憶されたアクセス形態情報に応じてアドレス変換を行うか否かを判定する機能を有する。具体的には、判定部402#1は、アクセス形態フラグフィールドが2重アクセス形態であれば、2箇所のアドレスにアクセスを行い、アクセス形態フラグフィールドがアクセススルー形態であればアドレス変換を行わず、アドレススルーする

- 。
- [0068] 変換部403#1は、判定部402#1により2重アクセス形態であると判定された場合、一方のアクセス先についてアドレス変換を行う機能を有する。具体的には、変換部403#1は、プロテクト領域管理番号フィールドに設定された管理番号に対応する格納レジスタ405#1のマスクアドレスフィールドと、プロテクトアドレスフィールドとを参照してアドレス変換を行う。たとえば、変換部403は、変換後のアドレスを、下記(1)式によって変換する。
- [0069] 変換後のアドレス=変換前のアドレス&マスクアドレス+プロテクトアドレス…(1)
- [0070] 具体的に、変換前のアドレスとなるアプリからのアクセス先が、0x05000100であり、マスクアドレスフィールドが0x0000ffffであり、プロテクトアドレスフィールドが0x01000000である場合を想定する。このとき、変換部403は、(1)にしたがって、以下のように変換する。
- [0071] 変換後のアドレス=0x05000100&0x0000ffff+0x01000000
⇔変換後のアドレス=0x01000100
- [0072] なお、メモリプロテクトコントローラ106#1は、CPU#1からのリードリクエストアクセスとライトリクエストアクセスのうち、ライトリクエストアクセスについて2重アクセス形態を行ってもよい。理由として、エラーが発生していない状態で、リードリクエストアクセスに関する2重アクセス形態を行っても同一の値が返ってくるので、変換を行わないアドレスに対するリードアクセスで十分なためである。
- [0073] 図5は、メモリプロテクトコントローラ106の登録例を示す説明図である。図5で示すマルチコアプロセッサシステム100は、高信頼ホワイトリスト301に登録されており、高信頼アプリとなるアプリA、アプリCと、高信頼ホワイトリスト301に登録されておらず低信頼アプリとなるアプリ

B、アプリD、アプリEを実行している。アプリAとアプリBは、CPU#1に割り当てられており、アプリC～アプリEは、CPU#2に割り当てられている。さらに、CPU#1はアプリAを実行しており、CPU#2はアプリDを実行している。なお、アプリA～アプリEのアプリIDは、それぞれ、0x0001、0x0002、0x0003、0x0004、0x0005となる。

[0074] カーネル#1は、OSがブートする際に、0x00000000～0x00500000となるメモリ領域をカーネル占有領域501として確保する。続けて、カーネル#1は、アプリの動作空間となるユーザ領域121を確保する前に、プロテクト領域124を確保する。たとえば、マルチコアプロセッサシステム100のアプリ同時実行数N=5であり、1つのアプリに対して許容するメモリサイズMを1 [Mバイト] と想定する。

[0075] このとき、カーネル#1は、 $N \times M = 5 \times 1 = 5$ [Mバイト] となる0x01000000～0x0104ffffをプロテクト領域124として確保する。続けて、カーネル#1は、0x05000000～0xfffffffをユーザ領域121として確保する。また、カーネル#1は、ユーザ領域121からプロテクト領域124へのオフセットアドレスとして、 $0x05000000 - 0x01000000 = 0x04000000$ を記憶する。なお、M=1 [Mバイト] であるため、1つのアプリがアクセスするアドレス範囲となるマスクアドレスは、0x0000ffffとなる。本実施の形態では、1つのアプリがアクセスするアドレス範囲は、説明の簡略化のため、常に固定であることを想定する。

[0076] このとき、プロテクト領域124は、アプリからはアクセスできない領域となる。このため、たとえば、アプリA、アプリBがOS#1を通じてプロテクト領域124にアクセスしようとした場合、カーネル#1は、OS#1の管理外領域にアクセスすることを示すセグメントエラーを発行することになる。このように、マルチコアプロセッサシステム100は、プロテクト領域124をユーザ領域121以外の領域とすることで、低信頼アプリによつ

てプロテクト領域 124 の不正書込を防ぐことができる。

- [0077] なお、プロテクト領域 124 となる領域は、連続範囲かつ固定でなくてもよく、メモリプロテクトコントローラ 106 が管理可能であれば、分散して確保されてもよいし、マルチコアプロセッサシステム 100 の実行中にダイナミックに変化してもよい。本実施の形態では、説明を簡略化するため、プロテクト領域 124 となる領域が連続範囲かつ固定で説明する。
- [0078] また、マルチコアプロセッサシステム 100 は、アプリ A ~ アプリ E が起動される際に、各アプリのコンテキストを格納する領域をユーザ領域 121 内に確保する。具体的に、カーネル # 1 は、アプリ A の起動時にアプリ A メモリ領域 502 を確保し、アプリ B の起動時にアプリ B メモリ領域 503 を確保する。また、カーネル # 2 は、アプリ C の起動時にアプリ C メモリ領域 504 を確保し、アプリ D の起動時にアプリ D メモリ領域 505 を確保し、アプリ E の起動時にアプリ E メモリ領域 506 を確保する。アプリ A メモリ領域 502 ~ アプリ E メモリ領域 506 の先頭アドレスは、それぞれ、 0×05000000 、 0×05010000 、 0×05020000 、 0×05030000 、 0×05040000 となる。
- [0079] また、マルチコアプロセッサシステム 100 は、高信頼アプリが起動する場合、プロテクト領域 124 内にもメモリ領域を確保する。具体的に、カーネル # 1 から指示を受けたハイパーバイザ # 1 が、アプリ A の起動時にアプリ A メモリ領域 507 を確保する。
- [0080] アプリ A メモリ領域 507 のアドレスの設定方法として、たとえば、ハイパーバイザ # 1 は、アプリ A メモリ領域 502 の先頭アドレスから、ユーザ領域 121 へのオフセットアドレスを減じたアドレスをアプリ A メモリ領域 507 の先頭アドレスに設定する。具体的に、ハイパーバイザ # 1 は、アプリ A メモリ領域 502 の先頭アドレス 0×05000000 - オフセットアドレス $0 \times 04000000 = 0 \times 01000000$ をアプリ A メモリ領域 507 の先頭アドレスに設定する。
- [0081] 続けて、ハイパーバイザ # 1 は、格納レジスタ 405 # 1 __ 1 に値を設定

する。具体的に、ハイパーバイザ# 1は、使用中ビットフィールドに使用中を設定し、アプリIDフィールドにアプリAのアプリIDである0x0001を設定する。続けて、ハイパーバイザ# 1は、マスクアドレスフィールドに0x0000ffffを設定し、プロテクトアドレスフィールドにアプリAメモリ領域507の先頭アドレスである0x01000000を設定する。

[0082] 同様に、ハイパーバイザ# 2は、アプリCの起動時にアプリCメモリ領域508を確保する。さらに、ハイパーバイザ# 2は、格納レジスタ405# 2__1に値を設定する。具体的に、ハイパーバイザ# 2は、使用中ビットフィールドに使用中を設定し、アプリIDフィールドにアプリCのアプリIDである0x0003を設定する。続けて、ハイパーバイザ# 2は、マスクアドレスフィールドに0x0000ffffを設定し、プロテクトアドレスフィールドにアプリCメモリ領域508の先頭アドレスである0x01020000を設定する。

[0083] 上述の段階で、マルチコアプロセッサシステム100はアプリの起動の段階を終え、実際に動作する状態に遷移する。CPU# 1は、アプリA、アプリB、アプリA、…、の順でアプリを実行する。アプリ切替イベントが発生し、CPU# 1がアプリAを実行するとき、アプリAは高信頼ホワイトリスト301に登録されているため、カーネル# 1は、アクセス形態を2重アクセス形態に設定するようにハイパーバイザ# 1に指示する。このとき、カーネル# 1は、切替後のアプリIDも指示内容に含める。

[0084] 指示を受けたハイパーバイザ# 1は、メモリプロテクトコントローラ106# 1に2重アクセス形態を登録する。具体的に、ハイパーバイザ# 1は、メモリプロテクトコントローラ106# 1のアクセス形態フラグを2重アクセス形態に設定する。また、ハイパーバイザ# 1は、指示されたアプリIDと一致する格納レジスタ405# 1の管理番号を、プロテクト領域管理番号フィールドに設定する。このような動作により、マルチコアプロセッサシステム100は、OS# 1にてアプリA、アプリB、…、と切り替えられる動

作と同期して、メモリプロテクトコントローラ106#1にて2重アクセス形態、アクセススルー形態、…、と動作する。

[0085] なお、この動作により、アプリAが実行中の場合、マルチコアプロセッサシステム100は、0x05000000および0x01000000の2つのアドレス空間にアクセスを行うことになる。2重アクセスによって、バスアクセスのパフォーマンスが劣化する可能性があるが、一般的に、64 [ビット] 系のCPUに対し、128 [ビット] 帯域のバス設定が行われるなど、CPUアクセスの帯域はバスの帯域を全て使用しない粗の状態である。したがって、バス105内にて、2つの64 [ビット] のアクセスを1つの128 [ビット] にまとめるデータパッキング機能と連動することにより、バスアクセスのパフォーマンスの劣化を避けることができる。

[0086] 同様に、CPU#2は、アプリC、アプリD、アプリE、アプリC、…、の順でアプリを実行する。たとえば、CPU#2がアプリDを実行するとき、アプリDは高信頼ホワイトリスト301に登録されていないため、カーネル#2は、アプリ切替イベントが発生し、アクセス形態をアクセススルー形態に設定するようにハイパーバイザ#2に指示する。このとき、カーネル#2は、切替後のアプリIDも指示内容に含める。指示を受けたハイパーバイザ#2は、メモリプロテクトコントローラ106#2にアクセススルー形態を登録する。具体的に、ハイパーバイザ#2は、メモリプロテクトコントローラ106#2のアクセス形態フラグをアクセススルー形態に設定する。

[0087] 次に、図5で説明した動作を行うフローチャートを図6～図9にて説明する。なお、図6で示す起動時の処理手順の一例を実行する実行主体は、CPU#1～CPU#xのうちいずれのCPUであってもよいが、説明の簡略化のため、CPU#1が実行する場合を想定して説明を行う。また、図7～図9で示すアプリ切替時の処理手順とエラー時の処理手順を実行する実行主体は、CPU#1～CPU#xの全てのCPUで実行されるが、説明の簡略化のため、CPU#1が実行する場合を想定して説明を行う。

[0088] 図6は、マルチコアプロセッサシステム100の起動時の処理手順の一例

を示すフローチャートである。カーネル# 1は、ブート開始する（ステップS 6 0 1）と、メモリ管理機構を起動する（ステップS 6 0 2）。カーネル# 1は、メモリ管理機構により、 $N \times M$ [バイト] のアドレス空間を確保する（ステップS 6 0 3）。

[0089] 確保後、カーネル# 1は、確保されたアドレス空間をハイパーバイザ# 1に通知し（ステップS 6 0 4）、通常運用を行い（ステップS 6 0 5）、起動時の処理を終了する。なお、通常運用としては、ユーザ領域1 2 1の確保を行ったり、ブートの初めに起動されるアプリを起動したりする。アドレス空間の通知を受けたハイパーバイザ# 1は、通知されたアドレス空間をプロテクト領域1 2 4として設定し（ステップS 6 0 6）、起動時の処理を終了する。これにより、マルチコアプロセッサシステム1 0 0は、高信頼アプリのメモリ保護領域を確保することができる。

[0090] 図7、図8では、マルチコアプロセッサシステム1 0 0のアプリ切替時の処理手順の一例を示す。図7では、カーネル# 1の処理手順の一例を示し、図8では、ハイパーバイザ# 1の処理手順の一例を示す。

[0091] 図7は、マルチコアプロセッサシステム1 0 0のアプリ切替時の処理手順の一例を示すフローチャート（その1）である。カーネル# 1は、イベントが発生したか否かを判断する（ステップS 7 0 1）。イベントが発生していない場合（ステップS 7 0 1：イベント発生なし）、カーネル# 1は、一定時間後に、ステップS 7 0 1を再度実行する。なお、カーネル# 1は、一定時間にカーネル# 1の他の処理を実行してもよい。

[0092] アプリ起動イベントが発生した場合（ステップS 7 0 1：アプリ起動イベント）、カーネル# 1は、起動したアプリが高信頼ホワイトリスト3 0 1に登録されているか否かを判断する（ステップS 7 0 2）。登録されている場合（ステップS 7 0 2：Y e s）、カーネル# 1は、ハイパーバイザ# 1に管理番号の追加指示を通知する（ステップS 7 0 4）。なお、ステップS 7 0 4の処理にて、カーネル# 1は、起動したアプリのアプリIDを指示内容に含める。

- [0093] 通知後、カーネル# 1は、通常時の処理を実行し（ステップS 703）、ステップS 701の処理に移行する。登録されていない場合（ステップS 702：No）、カーネル# 1は、ステップS 703の処理に移行する。なお、アプリ起動イベントの通常時の処理としては、たとえば、起動したアプリのコンテキストを格納する領域をユーザ領域121内に確保する処理等である。
- [0094] アプリ終了イベントが発生した場合（ステップS 701：アプリ終了イベント）、カーネル# 1は、終了したアプリが高信頼ホワイトリスト301に登録されているか否かを判断する（ステップS 705）。登録されている場合（ステップS 705：Yes）、カーネル# 1は、ハイパーバイザ# 1に管理番号の解放指示を通知する（ステップS 706）。なお、ステップS 706の処理にて、カーネル# 1は、終了したアプリのアプリIDを指示内容に含める。
- [0095] 通知後、または、登録されていない場合（ステップS 705：No）、カーネル# 1は、ステップS 703の処理に移行する。なお、アプリ終了イベントの通常時の処理としては、たとえば、ユーザ領域121内に確保されている、終了したアプリのコンテキストを格納する領域を解放する処理等である。
- [0096] アプリ切替イベントが発生した場合（ステップS 701：アプリ切替イベント）、カーネル# 1は、切替後のアプリが高信頼ホワイトリスト301に登録されているか否かを判断する（ステップS 707）。登録されている場合（ステップS 707：Yes）、カーネル# 1は、ハイパーバイザ# 1に2重アクセス形態指示を通知する（ステップS 708）。なお、ステップS 708の処理にて、カーネル# 1は、切替後のアプリのアプリIDを指示内容に含める。通知後、カーネル# 1は、ステップS 703の処理に移行する。登録されていない場合（ステップS 707：No）、カーネル# 1は、ハイパーバイザ# 1にアクセススルー形態指示を通知する（ステップS 709）。通知後、カーネル# 1は、ステップS 703の処理に移行する。

- [0097] なお、アプリ切替イベントの通常時の処理としては、たとえば、ディスパッチ処理がある。ディスパッチ処理とは、CPUのレジスタ等を切替前のアプリのコンテキストを格納する領域に退避し、切替後のアプリのコンテキストを格納する領域に退避されていたレジスタの値をCPUのレジスタに設定する。
- [0098] これにより、マルチコアプロセッサシステム100は、アプリの起動、終了、切替といったイベントに対して、メモリプロテクトコントローラ106への設定変更を指示することができる。
- [0099] 図8は、マルチコアプロセッサシステム100のアプリ切替時の処理手順の一例を示すフローチャート（その2）である。なお、図8では、ハイパーバイザ#1がメモリプロテクトコントローラ106#1内の制御レジスタ404#1、格納レジスタ405#1を設定することを想定している。したがって、各ステップの説明において、説明の簡略化のため、設定先のレジスタがメモリプロテクトコントローラ106#1内のレジスタであるという記述を省略する。
- [0100] ハイパーバイザ#1は、指示内容を確認する（ステップS801）。指示内容が管理番号の追加指示である場合（ステップS801：管理番号の追加指示）、ハイパーバイザ#1は、格納レジスタ405#1__1～格納レジスタ405#1__yのうち、未使用の格納レジスタ405#1が存在するか否かを判断する（ステップS802）。
- [0101] 未使用の格納レジスタ405#1が存在する場合（ステップS802：Yes）、ハイパーバイザ#1は、発見された格納レジスタ405#1の使用ビットフィールドを使用中に設定する（ステップS803）。続けて、ハイパーバイザ#1は、発見された格納レジスタ405#1のアプリIDフィールドを指示内容に含まれていたアプリIDに設定する（ステップS804）。さらに、ハイパーバイザ#1は、発見された格納レジスタ405#1のプロテクトアドレスフィールドに未割当のアドレスを設定し（ステップS805）、ステップS801の処理に移行する。格納レジスタ405#1が存

在しない場合（ステップS 8 0 2 : N o）、ハイパーバイザ# 1は、ステップS 8 0 1の処理に移行する。

[0102] なお、ステップS 8 0 5の処理での未割当のアドレスとは、プロテクト領域1 2 4内で、他の高信頼アプリのメモリ領域として割り当てられていないメモリ領域のアドレスである。また、ステップS 8 0 3～ステップS 8 0 5の処理にて、マスクアドレスフィールドの記述がないが、本実施の形態におけるマスクアドレスは常に固定値であることを想定している。したがって、マスクアドレスフィールドの設定箇所として、たとえば、前述のステップS 6 0 6にて、ハイパーバイザ# 1は、格納レジスタ4 0 5 # 1 __ 1～格納レジスタ4 0 5 # 1 __ yのマスクアドレスフィールドに0 x 0 0 0 0 f f f fを設定する。

[0103] 指示内容が管理番号の解放指示である場合（ステップS 8 0 1 : 管理番号の解放指示）、ハイパーバイザ# 1は、格納レジスタ4 0 5 # 1 __ 1～格納レジスタ4 0 5 # 1 __ yのうち、アプリIDフィールドが指示内容に含まれていたアプリIDと一致する格納レジスタ4 0 5 # 1を選択する（ステップS 8 0 6）。選択後、ハイパーバイザ# 1は、選択された格納レジスタ4 0 5 # 1のプロテクトアドレスフィールドの値を未割当のアドレスに設定する（ステップS 8 0 7）。続けて、ハイパーバイザ# 1は、選択された格納レジスタ4 0 5 # 1の使用ビットフィールドを未使用に設定し（ステップS 8 0 8）、ステップS 8 0 1の処理に移行する。

[0104] 指示内容が2重アクセス形態指示である場合（ステップS 8 0 1 : 2重アクセス形態指示）、ハイパーバイザ# 1は、アプリIDフィールドが指示内容に含まれていたアプリIDと一致する格納レジスタ4 0 5 # 1の管理番号を、プロテクト管理番号フィールドに設定する（ステップS 8 0 9）。続けて、ハイパーバイザ# 1は、アクセス形態フラグを2重アクセス形態に設定し（ステップS 8 1 0）、ステップS 8 0 1の処理に移行する。

[0105] 指示内容がアクセススルー形態指示である場合（ステップS 8 0 1 : アクセススルー形態指示）、ハイパーバイザ# 1は、アクセス形態フラグをアク

セスルー形態に設定し（ステップS 8 1 1）、ステップS 8 0 1の処理に移行する。このように、マルチコアプロセッサシステム100は、アプリの起動、終了、切替といったイベントに対応してメモリプロテクトコントローラ106への設定を変更するため、アプリの各イベントに同期してアクセス形態を変更することができる。

[0106] 続けて、図9では、エラー時の処理手順の一例を説明する。図9で示すフローチャートでは、CPU#2で実行している低信頼アプリの動作検証が不十分であったため、低信頼アプリが他のメモリ領域へ書き込んだ結果、障害が発生した場合を想定している。不具合によって引き起こされる状態には2種類ある。

[0107] 1つ目の状態は、単純なプログラムエラーで高信頼アプリが終了する状態である。たとえば、OS#1で実行している高信頼アプリに対してエラーが発生した場合、OS#1はエラーの発生を検出し、ハイパーバイザ#1に通知することが可能である。2つ目の状態は、OS#1がハングする場合である。OS#1がハングすると高信頼アプリの障害状態を検出できない。したがって、OS#1と独立で動作しているハイパーバイザ#1が、周期監視によりOS#1がハングしているかどうかを検出する。

[0108] 図9は、マルチコアプロセッサシステム100のエラー時の処理手順の一例を示すフローチャートである。カーネル#2は、低信頼アプリを実行する（ステップS 9 0 1）。この実行により、ユーザ領域121に不正書込が行われ、障害が発生した場合を想定する。

[0109] 不正書込により、アプリが強制終了するなどの軽微な障害が発生した場合、カーネル#1は、セグメントエラーを検出する（ステップS 9 0 2）。検出後、カーネル#1は、マルチコアプロセッサシステム100を一時停止し（ステップS 9 0 3）、ハイパーバイザ#1へリカバリ通知を指示する（ステップS 9 0 4）。

[0110] OSハング等の重大な障害が発生し、周期監視より検出した場合、または、リカバリ通知を指示された場合、ハイパーバイザ#1は、実行中アプリが

高信頼ホワイトリスト301に登録されているか否かを判断する（ステップS905）。登録されている場合（ステップS905：Yes）、ハイパーバイザ#1は、プロテクト領域124内の実行中アプリのメモリ領域とユーザ領域121内の実行中アプリのメモリ領域のデータを比較する（ステップS906）。

[0111] 続けて、ハイパーバイザ#1は、比較結果が一致したか否かを判断する（ステップS907）。一致しない場合（ステップS907：No）、ハイパーバイザ#1は、ユーザ領域121内の実行中アプリのデータを復元する（ステップS908）。具体的に、ハイパーバイザ#1は、比較結果の差分をユーザ領域121内の実行中アプリのメモリ領域に上書きする。これにより、不正書込が行われたデータが正常なデータに復元することになる。

[0112] 高信頼ホワイトリスト301に登録されていない場合（ステップS905：No）、比較結果が一致した場合（ステップS907：Yes）、または、データ復元後、ハイパーバイザ#1は、OS#1がハング中か否かを判断する（ステップS909）。ハング中である場合（ステップS909：Yes）、ハイパーバイザ#1は、OS#1のウォームスタートを実行し（ステップS910）、エラー時の処理を終了する。具体的なウォームスタートの方法としては、チェックポイントリスタート技術や、ハイバネーション技術を適用することができる。

[0113] ハング中でない場合（ステップS909：No）、ハイパーバイザ#1は、カーネル#1にマルチコアプロセッサシステム100の一時停止解除を通知し（ステップS911）、エラー時の処理を終了する。一時停止解除を受け付けたカーネル#1は、マルチコアプロセッサシステム100の一時停止を解除し（ステップS912）、エラー時の処理を終了する。このように、マルチコアプロセッサシステム100は、不正書込によるメモリ破壊が原因で高信頼アプリにエラーが発生した場合、データを復元し動作を続行することができる。

[0114] 以上説明したように、マルチコアプロセッサシステムによれば、高信頼ア

プリがアクセスする第1メモリ領域とは異なる第2メモリ領域を確保し、同一の内容を書き込む。これにより、マルチコアプロセッサシステムは、低信頼アプリが第1メモリ領域を破壊し障害が発生しても第2メモリ領域を使用してリカバリできるため、高信頼アプリと低信頼アプリを混載して実行できる。

[0115] また、本実施の形態にかかるマルチコアプロセッサシステムが実行するソフトウェア保護方法は、シングルコアプロセッサシステムでのソフトウェア資産を、安全にマルチコアプロセッサシステム環境に継承することができる。また、本実施の形態にかかるマルチコアプロセッサシステムは、通常動作状態において、たとえば、高信頼アプリ実行中に低信頼アプリを実行させないなどといった、バイアスのかかった不利なスケジューリングが発生することなく運用することができる。また、本実施の形態にかかるマルチコアプロセッサシステムは、障害が発生した場合にリカバリ処理が発生し、通常動作状態では負荷のかかる処理を実行しないため、全体のパフォーマンスが劣化することはない。

[0116] また、マルチコアプロセッサシステムは、所定のアプリを格納するリストにアクセス可能であり、実行されるアプリとリストに格納されたアプリとを比較してもよい。これにより、マルチコアプロセッサシステムは、実行されるアプリが高信頼アプリか否かを判断することができる。

[0117] また、マルチコアプロセッサシステムは、実行されるアプリとリストに格納されたアプリが一致する場合、第1メモリ領域と第2メモリ領域とにアクセスするようにアプリを実行するCPUに対応するメモリプロテクトコントローラに登録してもよい。これにより、マルチコアプロセッサシステムは、高信頼アプリのデータを保護することができる。

[0118] また、マルチコアプロセッサシステムは、実行されるアプリとリストに格納されたアプリが一致しない場合、第1メモリ領域にアクセスするようにアプリを実行するCPUに対応するメモリプロテクトコントローラに登録してもよい。これにより、マルチコアプロセッサシステムは、データの保護を行

わなくてよい低信頼アプリについてはデータを保護せず、データ保護用に確保したプロテクト領域を有効に使用することができる。

[0119] また、マルチコアプロセッサシステムは、自システムの異常検出に応答して、第1メモリ領域と第2メモリ領域との比較結果に基づいて第1メモリ領域を復元してもよい。これにより、マルチコアプロセッサシステムは、障害があったアプリをリカバリすることができる。

[0120] また、マルチコアプロセッサシステムは、マルチコアプロセッサシステム環境での動作検証が行われたアプリを高信頼アプリとして保護してもよい。低信頼のアプリは、第1メモリ領域を自ら破壊してしまう場合があり、このとき、メモリプロテクトコントローラによって第2メモリ領域にデータを保護していても、第2メモリ領域も破壊する結果となる。この状態で、第1メモリ領域のデータを復元しても、破壊されたデータで上書きされてしまい、マルチコアプロセッサシステムは、リカバリすることができない。したがって、マルチコアプロセッサシステムは、不具合がないと検証された高信頼アプリを対象とすることで、低信頼アプリの動作によって発生した高信頼アプリの障害をリカバリすることができる。

[0121] なお、本実施の形態で説明したマルチコアプロセッサシステムが実行するソフトウェア保護方法では、対象がアプリである場合に対して説明していたが、対象がライブラリであっても本実施の形態を適用することができる。

[0122] なお、本実施の形態で説明したマルチコアプロセッサシステムが実行するソフトウェア保護方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。また、ソフトウェア保護方法を実行するソフトウェア保護プログラムは、ハードディスク、CD-ROM、DVD、メモリカード等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またソフトウェア保護プログラムは、インターネット等のネットワークを介して配布してもよい。

[0123] また、本実施の形態で説明したメモリプロテクトコントローラ106は、

スタンダードセルやストラクチャードASIC (Application Specific Integrated Circuit) などの特定用途向けIC (以下、単に「ASIC」と称す。) やFPGAなどのPLD (Programmable Logic Device) によっても実現することができる。具体的には、たとえば、上述したメモリプロテクトコントローラ106の機能(記憶部401~変換部403)をHDL記述によって機能定義し、そのHDL記述を論理合成してASICやPLDに与えることにより、メモリプロテクトコントローラ106を製造することができる。

符号の説明

- [0124] #1、#2 CPU
- 100 マルチコアプロセッサシステム
 - 104 メモリ
 - 105 バス
 - 106 メモリプロテクトコントローラ
 - 111 低信頼アプリ
 - 112 高信頼アプリ
 - 121 ユーザ領域
 - 122 低信頼アプリメモリ領域
 - 123 高信頼アプリメモリ領域
 - 124 プロテクト領域
 - 125 高信頼アプリメモリ領域
 - 301 高信頼ホワイトリスト
 - 311 確保部
 - 312 検出部
 - 313 比較部
 - 314 通知部
 - 315 登録部
 - 316 検出部

3 1 7 検出部

3 1 8 比較部

3 1 9 復元部

請求の範囲


- [請求項1] 複数のCPUと、
メモリと、
前記複数のCPUと前記メモリとの間に配置されるメモリプロテクトコントローラと、
を含み、
前記メモリプロテクトコントローラは、
アプリケーション実行時に前記複数のCPUのアクセス要求によって第1メモリ領域にアクセスするとともに、システムブート時に確保された第2メモリ領域にアクセスすること
を特徴とするマルチコアプロセッサシステム。
- [請求項2] 所定のアプリケーションのリストを格納するテーブルと、
実行されるアプリケーションと前記リストのアプリケーションとを比較する比較部と、
を含むことを特徴とする請求項1に記載のマルチコアプロセッサシステム。
- [請求項3] 比較結果が一致を示すとき、前記実行されるアプリケーションについて、前記第1メモリ領域と前記第2メモリ領域とをアクセスする指示を登録すること
を特徴とする請求項2に記載のマルチコアプロセッサシステム。
- [請求項4] 比較結果が不一致を示すとき、前記実行されるアプリケーションについて、前記第1メモリ領域のみをアクセスする指示を登録すること
を特徴とする請求項2に記載のマルチコアプロセッサシステム。
- [請求項5] 自システムの異常の検出に応答して、前記実行されるアプリケーションが実行中であるときに前記第1メモリ領域と前記第2メモリ領域との比較結果に基づいて前記第1メモリ領域を復元すること
を特徴とする請求項1乃至請求項4の何れかに記載のマルチコアプロセッサシステム。

- [請求項6] 前記所定のアプリケーションは、マルチコアプロセッサシステム環境での動作検証が行われたアプリケーションであること
を特徴とする請求項1乃至請求項5の何れかーに記載のマルチコアプロセッサシステム。
- [請求項7] 前記複数のCPUの数が N (N は2以上の整数)であり、アプリケーション実行時に割り当てられる前記メモリのメモリ領域が M (M は1以上の整数)バイトであるとき、前記第2メモリ領域の大きさは $N \times M$ であること
を特徴とする請求項1乃至請求項6の何れかーに記載のマルチコアプロセッサシステム。
- [請求項8] 複数のCPUと、
メモリと、
前記複数のCPUと前記メモリとの間に配置されるメモリプロテクトコントローラと、
を含み、
前記メモリプロテクトコントローラは、
アクセス形態情報が第1アクセス形態を示す場合には、アプリケーション実行において第1メモリ領域へのアクセスと同様に第2メモリ領域をアクセスし、
アクセス形態情報が第2アクセス形態を示す場合には、アプリケーション実行において前記第1メモリ領域のみをアクセスすること
を特徴とするマルチコアプロセッサシステム。
- [請求項9] 前記アプリケーションとリストに登録されるアプリケーションとの比較結果に基づいて前記アクセス形態情報が設定されること
を特徴とする請求項8に記載のマルチコアプロセッサシステム。
- [請求項10] 前記比較結果が一致を示すとき、前記アクセス形態情報が第1アクセス形態に設定され、
前記比較結果が不一致を示すとき、前記アクセス形態情報が第2ア


クセス形態に設定されること

を特徴とする請求項 9 に記載のマルチコアプロセッサシステム。


図1




[図2]




[図3]




[図4]




[図6]




[図7]




[図8]




[図9]



[図10]



[図11]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2011/057715

A. CLASSIFICATION OF SUBJECT MATTER G06F21/24(2006.01) i, G06F12/14(2006.01) i		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols) G06F12/14, 21/00-21/24, 9/46, 9/48, 9/50-9/52, 9/54, 12/08-12/12, 15/16-15/177		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2011 Kokai Jitsuyo Shinan Koho 1971-2011 Toroku Jitsuyo Shinan Koho 1994-2011		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2009-271597 A (Toshiba Corp.), 19 November 2009 (19.11.2009), paragraphs [0012], [0035]; fig. 1 (Family: none)	1-5, 7-10
Y	JP 2003-316752 A (NEC Corp.), 07 November 2003 (07.11.2003), paragraphs [0017], [0020], [0039] to [0044]; fig. 1, 3 (Family: none)	1-5, 7-10
Y	JP 5-143467 A (Mitsubishi Electric Corp.), 11 June 1993 (11.06.1993), paragraph [0018]; fig. 1 (Family: none)	1-5, 7-10
<input checked="" type="checkbox"/> Further documents are listed in the continuation of Box C. <input type="checkbox"/> See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family		
Date of the actual completion of the international search 06 April, 2011 (06.04.11)		Date of mailing of the international search report 19 April, 2011 (19.04.11)
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer
Facsimile No.		Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2011/057715

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP 2009-251967 A (Toyota Motor Corp.), 29 October 2009 (29.10.2009), claims 1, 2 (Family: none)	2-4, 9, 10 6
Y A	JP 2010-118010 A (Nomura Research Institute, Ltd.), 27 May 2010 (27.05.2010), abstract; paragraphs [0027] to [0029] (Family: none)	2-4, 9, 10 6
Y	JP 5-108493 A (NEC Software Shikoku, Ltd.), 30 April 1993 (30.04.1993), abstract; paragraph [0018] (Family: none)	5

A. 発明の属する分野の分類 (国際特許分類 (IPC)) Int.Cl. G06F21/24(2006.01)i, G06F12/14(2006.01)i		
B. 調査を行った分野 調査を行った最小限資料 (国際特許分類 (IPC)) Int.Cl. G06F12/14, 21/00-21/24, 9/46, 9/48, 9/50-9/52, 9/54, 12/08-12/12, 15/16-15/177		
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2011年 日本国実用新案登録公報 1996-2011年 日本国登録実用新案公報 1994-2011年		
国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2009-271597 A (株式会社東芝) 2009. 11. 19, 段落[0012], [0035], 図 1 (ファミリーなし)	1-5, 7-10
Y	JP 2003-316752 A (日本電気株式会社) 2003. 11. 07, 段落 [0017], [0020], [0039]-[0044], 図 1, 3 (ファミリーなし)	1-5, 7-10
Y	JP 5-143467 A (三菱電機株式会社) 1993. 06. 11, 段落[0018], 図 1 (ファミリーなし)	1-5, 7-10
Y A	JP 2009-251967 A (トヨタ自動車株式会社) 2009. 10. 29, 請求項 1, 2 (ファミリーなし)	2-4, 9, 10 6
<input checked="" type="checkbox"/> C欄の続きにも文献が列挙されている。 <input type="checkbox"/> パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー 「A」 特に関連のある文献ではなく、一般的技術水準を示すもの 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す) 「O」 口頭による開示、使用、展示等に言及する文献 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願日の後に公表された文献 「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」 同一パテントファミリー文献		
国際調査を完了した日 06. 04. 2011	国際調査報告の発送日 19. 04. 2011	
国際調査機関の名称及びあて先 日本国特許庁 (ISA/J P) 郵便番号 100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官 (権限のある職員) 戸島 弘詩 電話番号 03-3581-1101 内線 3546	5 S 2957

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2010-118010 A (株式会社野村総合研究所) 2010.05.27, 要約, 段落[0027]-[0029] (ファミリーなし)	2-4, 9, 10
A		6
Y	JP 5-108493 A (四国日本電気ソフトウェア株式会社) 1993.04.30, 要約, 段落[0018] (ファミリーなし)	5