

(12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES
PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum
Internationales Büro

(43) Internationales Veröffentlichungsdatum
22. Oktober 2020 (22.10.2020)



(10) Internationale Veröffentlichungsnummer
WO 2020/211978 A1

(51) Internationale Patentklassifikation:

H03F 3/45 (2006.01) H03F 3/68 (2006.01)

(21) Internationales Aktenzeichen: PCT/EP2020/025096

(22) Internationales Anmeldedatum:
27. Februar 2020 (27.02.2020)

(25) Einreichungssprache: Deutsch

(26) Veröffentlichungssprache: Deutsch

(30) Angaben zur Priorität:
10 2019 110 021.6
16. April 2019 (16.04.2019) DE

(71) Anmelder: **KARLSRUHER INSTITUT FÜR TECHNOLOGIE** [DE/DE]; Kaiserstraße 12, 76131 Karlsruhe (DE).

(72) Erfinder: **HILLER, Marc**; Max-von-Laue-Straße 54, 75015 Bretten (DE). **SCHWENDEMANN, Rüdiger**; Im Kirchgrün 3, 77790 Steinach (DE). **LÖRCHER, Markus**; Hagenweg 16, 74532 Ilshofen (DE).

(81) Bestimmungsstaaten (soweit nicht anders angegeben, für jede verfügbare nationale Schutzrechtsart): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT,

HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) Bestimmungsstaaten (soweit nicht anders angegeben, für jede verfügbare regionale Schutzrechtsart): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), eurasisches (AM, AZ, BY, KG, KZ, RU, TJ, TM), europäisches (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).


Veröffentlicht:

— mit internationalem Recherchenbericht (Artikel 21 Absatz 3)

(54) Title: ELECTRONIC CIRCUITRY FOR A DIFFERENTIAL AMPLIFIER HAVING AT LEAST FOUR INPUTS

(54) Bezeichnung: ELEKTRONISCHE SCHALTUNG FÜR EINEN DIFFERENZVERSTÄRKER MIT MINDESTENS VIER EINGÄNGEN

FIG. 1



(57) Abstract: The invention relates to electrical circuitry (100) for an analogue, complementary differential amplifier having two or more inverting and two or more non-inverting inputs, comprising: two differential input stages (110) with six terminals (111, 112, 113, 114, 115, 116), comprising: a first and second n-transistor circuit (140) each with three terminals (141, 142, 143), a first and second p-transistor circuit (150) with three terminals (151, 152, 153); four resistance circuits (180) each with two terminals (181, 182); a negative and a positive voltage supply (-Ub, +Ub); a first and a second constant current source (160, 170) each with two terminals (161, 162, 171, 172); four inputs (E1, E2, E3, E4); four outputs (A1, A2, A3, A4); a p-current mirror (120) with three terminals (121, 122, 123); and an n-current mirror (130) with three terminals (131, 132, 133).

(57) Zusammenfassung: Elektrische Schaltung (100) für einen analogen, komplementären Differenzverstärker mit jeweils zwei oder mehr invertierenden und nicht invertierenden Eingängen, umfassend: zwei Differenzeingangsstufen (110) mit sechs Anschlüssen (111, 112, 113, 114, 115, 116), umfassend: eine erste und zweite n-Transistorverschaltung (140) mit jeweils drei Anschlüssen (141, 142, 143), eine erste und zweite p-Transistorverschaltung (150) mit drei Anschlüssen (151, 152, 153); vier Widerstandsverschaltungen (180) mit jeweils zwei Anschlüssen (181, 182); eine negative und eine positive Spannungsversorgung (-Ub, +Ub); eine erste und eine zweite Konstantstromquelle (160, 170) mit jeweils zwei Anschlüssen (161, 162, 171, 172); vier Eingänge (E1, E2, E3, E4); vier Ausgänge (A1, A2, A3, A4); einen p-Stromspiegel (120) mit drei Anschlüssen (121, 122, 123); und einen n-Stromspiegel (130) mit drei Anschlüssen (131, 132, 133).

WO 2020/211978 A1

**Elektronische Schaltung für einen Differenzverstärker
mit mindestens vier Eingängen**

5 Beschreibung

Die Erfindung betrifft eine elektronische Schaltung eines analogen, komplementären Differenzverstärkers. Eine solche erfindungsgemäße Schaltung bildet einen analogen, komplementären Differenzverstärker, mit jeweils zwei oder mehr invertierenden und nichtinvertierenden Eingängen. Sie findet Anwendung in der Eingangsstufe einer komplementären Verstärkerschaltung und ermöglicht es, den klassischen komplementären Differenzverstärker mit jeweils einem einzigen invertierenden und nichtinvertierenden Eingang zu ersetzen. Damit erweitern sich die Anwendungsmöglichkeiten einer solchen Verstärkerschaltung auf viele Anwendungsgebiete, für die bisher eine Mehrzahl von getrennten Verstärkern benötigt wurde.

Eine solche erfindungsgemäße Schaltung ermöglicht es, mit einer einzelnen Verstärkerschaltung eine Mehrzahl von analogen Spannungssignalen gleichzeitig hochimpedant abzutasten, die Eingangsspannungen an den nichtinvertierenden Eingängen aufzusummieren und davon die Summe der Eingangsspannungen an den invertierenden Eingängen zu subtrahieren. Das so entstehende Differenzsignal kann von der Schaltung nichtinvertiert und invertiert abgegriffen und verstärkt werden. Mit einer solchen erfindungsgemäßen Schaltung ist es möglich, einen oder mehrere Differenzverstärker zu realisieren bzw. bereitzustellen, dessen Leistungsdaten, wie Signallaufzeit, Bandbreite und maximale Steilheit des Ausgangssignals unabhängig von der Anzahl der Eingänge kaum negativen beeinflusst werden.

Für die Übertragungsgleichung eines gängigen Verstärkers (z.B. Operationsverstärker) mit einem gewöhnlichen Differenzverstärker als Eingangsstufe, mit je einem invertierenden und einem nichtinvertierenden Eingang und der Leerlaufverstärkung V_0 gilt

5 folgende Formel (1):

$$U_{\text{Aus}} = (U_{+\text{Ein}} - U_{-\text{Ein}}) \cdot V_0 \quad (1)$$

Bei Verwendung eines erfindungsgemäßen Differenzverstärkers, der als Eingangsstufe eines Verstärkers fungiert, mit zwei invertierenden und zwei nichtinvertierenden Eingängen, ändert sich

10 die Übertragungsgleichung zu Formel (2):

$$U_{\text{Aus}} = (U_{+\text{Ein}1} + U_{+\text{Ein}2} - U_{-\text{Ein}1} - U_{-\text{Ein}2}) \cdot V_0 \quad (2)$$

Entsprechend folgt bei Verwendung eines erfindungsgemäßen Differenzverstärkers, der als Eingangsstufe eines Verstärkers fungiert, mit N (hierin gilt $N \in \mathbb{N}$, d.h. $N = 1, 2, 3, \dots$) invertierenden und N nichtinvertierenden Eingängen folgende Formel (3)

15 als Übertragungsgleichung für die Verstärkerschaltung:

$$U_{\text{Aus}} = (U_{+\text{Ein}1} + U_{+\text{Ein}2} + \dots + U_{+\text{Ein}N} - U_{-\text{Ein}1} - U_{-\text{Ein}2} - \dots - U_{-\text{Ein}N}) \cdot V_0 \quad (3)$$

Stand der Technik

20 Die Erfindung baut auf einer gängigen analogen Verstärkerschaltung auf. Ein solcher Verstärker weist dabei einen nichtinvertierenden und einen invertierenden Eingang auf, sowie einen Ausgang. Intern lässt sich ein solcher Verstärker in drei Stufen aufteilen:

25 1) Der Differenzverstärker stellt den invertierenden- und den nichtinvertierenden Eingang zur Verfügung. Er verstärkt die Differenzspannung zwischen den beiden Eingängen. Der Ausgang des Differenzverstärkers ist mit dem Spannungsverstärker verbunden.

2) Der Spannungsverstärker ist für die hohe Leerlaufverstärkung

V_0 des Verstärkers verantwortlich. Sein Ausgang ist mit der Endstufe verbunden.

3) Die Endstufe weist eine hohe Stromverstärkung auf. Der Ausgang der Endstufe bildet den Ausgang der Verstärkerschaltung.

- 5 Die Erfindung wurde zunächst entwickelt, um das folgende, grundlegende Schaltungsproblem zu lösen:

Um ein analoges Spannungssignal um einen bestimmten Faktor zu verstärken, kann ein Verstärker entweder nichtinvertierend oder invertierend beschaltet werden, siehe [1], S. 510.

- 10 Beim nichtinvertierenden Verstärker weist der Eingang der Verstärkerschaltung eine hohe Eingangsimpedanz auf, die in einem Bereich von ungefähr 500 Kiloohm und ungefähr 10 Megaohm liegt. Bei einem invertierenden Verstärker weist der Eingang der Verstärkerschaltung hingegen eine niedrige Eingangsimpedanz in einem Bereich von ungefähr 500 Ohm bis zu ungefähr 100 Kiloohm auf, da sowohl das Eingangssignal, als auch das invertierte Signal der Gegenkopplung mit demselben invertierenden Eingang des Verstärkers verbunden werden müssen. Durch den Potentialunterschied fließt bei Aussteuerung ein Ausgleichsstrom zwischen dem Eingang und dem Ausgang der invertierenden Verstärkerschaltung. Dies führt dazu, dass die Signalquelle belastet wird, was zu Verzerrungen führen kann.

Konventionelle Lösungsansätze sind bspw.:

- Den Strom der Gegenkopplung senken, was aber zu Nichtlinearität und Instabilität der Schaltung führen kann.
- Einen Impedanzwandler vor den Eingang der invertierenden Verstärkerschaltung vorschalten. Dies hat einen negativen Einfluss auf die Bandbreite, die Flankensteilheit, das Rauschverhalten und die Signallaufzeit der Gesamtschaltung.

- Eine Instrumentenverstärkerschaltung anstatt einer gewöhnlichen Verstärkerschaltung verwenden. Bei dieser Schaltung ist die Gegenkopplung von den beiden Eingängen getrennt, wodurch die Schaltung auch bei invertierendem Betrieb einen hochohmigen Eingang aufweist. Ein Instrumentenverstärker ist intern aus zwei oder drei einzelnen Verstärkern aufgebaut, wodurch sie eine niedrigere Bandbreite und Flankensteilheit sowie eine höhere Signallaufzeit aufweisen.

All diese Lösungsansätze für dieses schaltungstechnische Problem führen damit zu einer Mehrzahl an Nachteilen, wie eine reduzierte Bandbreite, eine reduzierte Flankensteilheit, oder einer erhöhten Signallaufzeit und einem erhöhten Bauteilaufwand der Schaltung. Es ist daher mit dem aktuellen Stand der Technik nicht möglich, einen invertierenden Verstärker mit denselben Leistungsdaten herzustellen, die ein nichtinvertierender Verstärker aufweist.

Die Schrift **DE 32 32 442 A1** beschreibt eine auf einem Halbleiterchip monolithisch integrierte Verstärkerschaltung, die aus zwei getrennten Verstärkern aufgebaut ist. Diese Schaltung weist zwei nichtinvertierende Eingänge, jedoch keinen invertierenden Eingang auf. Der Zweck dieser Schaltung besteht in einer automatischen Offsetkompensation der Ausgangsspannung. Dazu wird einer der beiden Eingänge auf das gewünschte Bezugspotential gelegt. Diese Schrift unterscheidet sich deutlich von der hierin beschriebenen Schaltung, da sie aus zwei getrennten Verstärkern aufgebaut ist und keine invertierenden Eingänge zur Verfügung stellt.

Die Schrift **US 4 780 630** beschreibt den Aufbau eines Differenzverstärkers mit vier unabhängigen Eingängen. Die offenbarte Schaltung verfolgt zwei festgelegte Ziele. Zum einen soll sie über die vier Eingänge eine Summen- und Differenzbildung von vier Signalen erlauben. In der zweiten Anwendung wird ein Eingangspaar aus invertierendem und nichtinvertierendem Eingang als

Differenzverstärker-Eingang der Schaltung verwendet. Das zweite Eingangspaar dient allein der Kompensation der Offsetspannung. Diese Schrift unterscheidet sich deutlich von der hierin beschriebenen Schaltung. Zum einen durch ihren Aufbau: Die Schrift offenbart eine Konstantstromquelle und vier Pfade. Die entwickelte erfindungsgemäße Schaltung nutzt einen komplementären Aufbau mit jeweils zwei Konstantstromquellen und zwei Pfaden. Eine invertierende Beschaltung ist beispielsweise mit der Schaltung aus dieser Schrift nicht möglich und würde nur ein stark verzerrtes Ausgangssignal liefern. Damit sind die vier Eingänge dieser Schaltung nicht so universell beschaltbar wie die aufgeführte Erfindung. Die Schrift gibt auch keinen Hinweis darauf, wie eine Erweiterung des Differenzverstärkers auf sechs und mehr Eingänge zu bilden ist.

Dieser Erfindung liegt die objektive technische Aufgabe zugrunde einen Differenzverstärker bereitzustellen, der eine invertierende Verstärkerschaltung ermöglicht, die dieselben Leistungsdaten bezüglich der hohen Eingangsimpedanz, der Bandbreite, der Flankensteilheit und der Signallaufzeit aufweist, wie eine nichtinvertierender Verstärkerschaltung.

Diese zuvor genannte objektiv technische Aufgabe wird mit den hierin offenbarten Verfahren gemäß dem Gegenstand des ersten unabhängigen Anspruchs 1 gelöst. Hierauf bezogene Neben- bzw. Unteransprüche geben vorteilhafte Ausgestaltungen bzw. Ausführungsformen wieder. Vorteilhafte Weiterbildungen, welche einzeln oder in beliebiger Kombination realisierbar sind, sind in den abhängigen Ansprüchen dargestellt.

Im Folgenden werden die Begriffe "aufweisen", "umfassen" oder "einschließen" oder beliebige grammatikalische Abweichungen davon in nicht-ausschließlicher Weise verwendet. Dementsprechend können sich diese Begriffe sowohl auf Situationen beziehen, in welchen, neben den durch diese Begriffe eingeführten Merkmalen, keine weiteren Merkmale vorhanden sind, oder auf Situationen, in

welchen ein oder mehrere weitere Merkmale vorhanden sind. Beispielsweise kann sich der Ausdruck "A weist B auf", "A umfasst B" oder "A schließt B ein" sowohl auf die Situation beziehen, in welcher, abgesehen von B, kein weiteres Element in A vorhanden ist (d.h. auf eine Situation, in welcher A ausschließlich aus B besteht), als auch auf die Situation, in welcher, zusätzlich zu B, ein oder mehrere weitere Elemente in A vorhanden sind, beispielsweise Element C, Elemente C und D oder sogar weitere Elemente.

- 10 Weiterhin wird darauf hingewiesen, dass die Begriffe „mindestens ein“ und „ein oder mehrere“ sowie grammatikalische Abwandlungen dieser Begriffe, wenn diese in Zusammenhang mit einem oder mehreren Elementen oder Merkmalen verwendet werden und ausdrücken sollen, dass das Element oder Merkmal einfach oder mehrfach vorgesehen sein kann, in der Regel lediglich einmalig verwendet werden, beispielsweise bei der erstmaligen Einführung des Merkmals oder Elementes. Bei einer nachfolgenden erneuten Erwähnung des Merkmals oder Elementes wird der entsprechende Begriff „mindestens ein“ oder „ein oder mehrere“ in der Regel nicht mehr verwendet, ohne Einschränkung der Möglichkeit, dass das Merkmal oder Element einfach oder mehrfach vorgesehen sein kann.

- Weiterhin werden im Folgenden die Begriffe „vorzugsweise“, „insbesondere“, „beispielsweise (bspw.)“ oder ähnliche Begriffe in Verbindung mit optionalen Merkmalen verwendet, ohne dass alternative Ausführungsformen hierdurch beschränkt werden. So sind Merkmale, welche durch diese Begriffe eingeleitet werden, optionale Merkmale, und es ist nicht beabsichtigt, durch diese Merkmale den Schutzzumfang der Ansprüche und insbesondere der unabhängigen Ansprüche einzuschränken. So kann die Erfindung, wie der Fachmann erkennen wird, auch unter Verwendung anderer Ausgestaltungen durchgeführt werden. In ähnlicher Weise werden Merkmale, welche durch „in einer Ausführungsform“ oder durch „in einer weiteren Ausführungsform“ eingeleitet werden, als optio-

nale Merkmale verstanden, ohne dass hierdurch alternative Ausgestaltungen oder der Schutzzumfang der unabhängigen Ansprüche eingeschränkt werden soll. Weiterhin sollen durch diese einleitenden Ausdrücke sämtliche Möglichkeiten, hierdurch eingeleitete Merkmale mit anderen Merkmalen zu kombinieren, seien es optionale oder nicht-optionale Merkmale, unangetastet bleiben.

Allgemeine Beschreibung

Um die oben genannte Aufgabe zu lösen wurde eine neue Art von Differenzverstärker für den Einsatz in komplementären analogen Verstärkerschaltungen entwickelt. Dieses entwickelte Schaltungskonzept verfügt über jeweils zwei bis N invertierende und nichtinvertierende Eingänge, wobei N ein Element der natürlichen Zahlen darstellt. Hierbei sind jeweils alle invertierenden und alle nichtinvertierenden Eingänge gleichberechtigt und so frei beschaltbar, wie bei einem gängigen Differenzverstärker der alleinige invertierende und alleinige nichtinvertierende Eingang. Alle Eingänge sind dabei hochimpedant, wobei hierin unter dem Begriff hochimpedant eine Impedanz zu verstehen ist, die in einem Bereich von ungefähr 500 Kiloohm bis zu 10 Megaohm liegt, und damit näherungsweise unabhängig voneinander. Ein solcher Verstärker mit vier Eingängen, also zwei invertierenden und zwei nichtinvertierenden Eingängen, ermöglicht es, eine invertierende Verstärkerschaltung mit einer hohen Eingangsimpedanz und denselben Leistungsdaten, die ein nichtinvertierender Verstärker aufweist, aus einem einzelnen Verstärker zu realisieren. Hierzu wird das Gegenkopplungssignal mit einem der beiden invertierenden Eingänge und das Eingangssignal mit dem anderen invertierenden Eingang verbunden, anstatt beide mit demselben invertierenden Eingang zu verbinden. Die Summierung von Eingangs- und Gegenkopplungssignal wird damit von den Eingangssignalen getrennt im Differenzverstärker durchgeführt. Durch die hohe Ein-

gangsimpedanz des Verstärkers führt dies zu näherungsweise derselben hohen Eingangsimpedanz, wie sie ein nichtinvertierender Verstärker aufweist. Da die Erfindung eine parallelgeschaltete Erweiterung eines komplementären Differenzverstärkers beschreibt, führt sie zu keiner effektiven Verschlechterung der Bandbreite, der Flankensteilheit oder der Signallaufzeit, bei einem nur gering erhöhten Bauteilaufwand. Die Realisierung eines solchen Verstärkers mit vier Eingängen und den genannten Eigenschaften erfordert einen komplementären Verstärkeraufbau, wie beispielsweise in [2] aufgeführt. Eine solche Schaltung wird besonders für Verstärker mit hoher Flankensteilheit eingesetzt. Die Differenzverstärker eines solchen komplementären Verstärkers wird hierbei um zwei zusätzliche Eingänge erweitert, indem den vorhandenen Eingangstransistoren mit Emitterwiderständen jeweils ein weiterer Pfad mit Eingangstransistoren und Emitterwiderständen parallelgeschaltet wird. Über die gemeinsamen Stromspiegel summieren sich die Kollektorströme der Eingangstransistoren und damit effektiv auch die Eingangssignale. Für diese Summenbildung müssen im Differenzverstärker Ströme aufgebracht werden, die durch die hohe Stromverstärkung der Eingangstransistoren von den Eingängen entkoppelt sind. Um die Eingangsimpedanz der Differenzverstärker weiter zu erhöhen, ist es möglich, die Eingangstransistoren durch Darlington- oder Sziklai-Schaltungen zu ersetzen ([1], S.178). Zur Erweiterung der Differenzverstärker auf 6 Eingänge werden nach demselben Schema abermals Eingangstransistoren mit Emitterwiderständen hinzugefügt. Nach diesem Schema kann die Anzahl der Eingänge um beliebig viele Vielfache von 2 erweitert werden. Eine höhere Anzahl von Eingängen bedingt eine geringfügige Zunahme des Grundrauschens und der Leistungsaufnahme. Darüber hinaus sind keine negativen Einflüsse bekannt. Weitere Ausführungsformen erfindungsgemäßer Schaltungen weisen Bipolartransistoren auf. Das Schaltungskonzept ist aber auch auf Feldeffekttransistoren anwendbar. Die beiden Stromspiegel der Schaltung können durch beliebig komplexe

Formen des Stromspiegels ersetzt werden. Die Konstantstromquellen des Schaltungskonzeptes können in beliebiger Form realisiert werden.

In einer ersten Ausführungsform umfasst eine erfindungsgemäße elektrische Schaltung für einen komplementären Differenzverstärker: zwei Differenzeingangsstufen mit einem ersten Anschluss, einem zweiten Anschluss, einem dritten Anschluss, einem vierten Anschluss, einem fünften Anschluss und einem sechsten Anschluss, umfassend: eine erste n-Transistorverschaltung, mit einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, wobei der dritte Anschluss der ersten n-Transistorverschaltung mit dem ersten Anschluss der Differenzeingangsstufen elektrisch leitfähig verbunden ist; eine erste p-Transistorverschaltung, mit einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, wobei der dritte Anschluss der ersten p-Transistorverschaltung mit dem dritten Anschluss der Differenzeingangsstufen elektrisch leitfähig verbunden ist, und wobei der zweite Anschluss der ersten n-Transistorverschaltung mit dem zweiten Anschluss der ersten p-Transistorverschaltung und mit dem fünften Anschluss der Differenzeingangsstufen elektrisch leitfähig verbunden ist; eine zweite n-Transistorverschaltung, mit einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, wobei der dritte Anschluss der zweiten n-Transistorverschaltung mit dem zweiten Anschluss der Differenzeingangsstufen elektrisch leitfähig verbunden ist; eine zweite p-Transistorverschaltung, mit einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, wobei der dritte Anschluss der zweiten p-Transistorverschaltung mit dem vierten Anschluss der Differenzeingangsstufen elektrisch leitfähig verbunden ist, und wobei der zweite Anschluss der zweiten n-Transistorverschaltung mit dem zweiten Anschluss der zweiten p-Transistorverschaltung und mit dem sechsten Anschluss der Differenzeingangsstufen elektrisch leitfähig verbunden ist; vier Wider-

standsverschaltungen mit jeweils einem ersten Anschluss und einem zweiten Anschluss, wobei der erste Anschluss der ersten Widerstandsverschaltung mit dem ersten Anschluss der ersten n-Transistorverschaltung elektrisch leitfähig verbunden ist, wobei
5 der zweite Anschluss der zweiten Widerstandsverschaltung mit dem ersten Anschluss der zweiten n-Transistorverschaltung elektrisch leitfähig verbunden ist, wobei der erste Anschluss der dritten Widerstandsverschaltung mit dem ersten Anschluss der ersten p-Transistorverschaltung elektrisch leitfähig verbunden ist, und
10 wobei der zweite Anschluss der vierten Widerstandsverschaltung mit dem ersten Anschluss der zweiten p-Transistorverschaltung elektrisch leitfähig verbunden ist; eine negative Spannungsversorgung, derart eingerichtet, dass eine negative elektrische Spannung bereitstellbar ist und eine positive Spannungsversorgung, derart eingerichtet dass eine positive elektrische Spannung bereitstellbar ist; eine erste Konstantstromquelle, derart
15 eingerichtet, dass ein elektrischer Strom bereitstellbar ist, mit einem ersten Anschluss und einem zweiten Anschluss, wobei der erste Anschluss der ersten Konstantstromquelle mit dem zweiten Anschluss der ersten Widerstandsverschaltung und dem ersten Anschluss der zweiten Widerstandsverschaltung elektrisch leitfähig verbunden ist, und wobei der zweite Anschluss der ersten Konstantstromquelle mit der negativen Spannungsversorgung elektrisch leitfähig verbunden ist; und eine zweite Konstantstromquelle, derart eingerichtet, dass ein elektrischer Strom bereitstellbar ist, mit einem ersten Anschluss und einem zweiten Anschluss, wobei der erste Anschluss der zweiten Konstantstromquelle mit dem zweiten Anschluss der dritten Widerstandsverschaltung und dem ersten Anschluss der vierten Widerstandsverschaltung elektrisch leitfähig verbunden ist, und wobei der
20 zweite Anschluss der zweiten Konstantstromquelle mit der positiven Spannungsversorgung elektrisch leitfähig verbunden ist; einen ersten Eingang, einen zweiten Eingang, einen dritten Eingang und einen vierten Eingang, wobei jeder der Eingänge derart
25 eingerichtet ist, dass durch jeden der Eingänge jeweils ein

30
35

elektrisches Signal hindurch leitbar ist, wobei der erste Eingang mit dem fünften Anschluss der ersten Differenzeingangsstufe elektrisch leitfähig verbunden ist, wobei der zweite Eingang mit dem sechsten Anschluss der ersten Differenzeingangsstufe elektrisch leitfähig verbunden ist, wobei der dritte Eingang mit dem fünften Anschluss der zweiten Differenzeingangsstufe elektrisch leitfähig verbunden ist, und wobei der vierte Eingang mit dem sechsten Anschluss der zweiten Differenzeingangsstufe elektrisch leitfähig verbunden ist; einen ersten Ausgang, einen zweiten Ausgang, einen dritten Ausgang und einen vierten Ausgang, wobei jeder der Ausgänge derart eingerichtet ist, dass durch jeden der Ausgänge jeweils ein elektrisches Signal hindurch leitbar ist, wobei der erste Ausgang mit dem ersten Anschluss der ersten und zweiten Differenzeingangsstufe elektrisch leitfähig verbunden ist, wobei der zweite Ausgang mit dem dritten Anschluss der ersten und zweiten Differenzeingangsstufe elektrisch leitfähig verbunden ist, wobei der dritte Ausgang mit dem zweiten Anschluss der ersten und zweiten Differenzeingangsstufe elektrisch leitfähig verbunden ist, und wobei der vierte Ausgang mit dem vierten Anschluss der ersten und zweiten Differenzeingangsstufe elektrisch leitfähig verbunden ist; einen p-Stromspiegel mit einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, wobei der erste Anschluss mit der positiven Spannungsversorgung elektrisch leitfähig verbunden ist, wobei der zweite Anschluss mit dem dritten Ausgang und mit dem zweiten Anschluss der ersten und zweiten Differenzeingangsstufe elektrisch leitfähig verbunden ist, und wobei der dritte Anschluss mit dem ersten Ausgang und mit dem ersten Anschluss der ersten und zweiten Differenzeingangsstufe elektrisch leitfähig verbunden ist; und einen n-Stromspiegel mit einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, wobei der erste Anschluss mit der negativen Spannungsversorgung elektrisch leitfähig verbunden ist, wobei der zweite Anschluss mit dem zweiten Ausgang und mit dem dritten Anschluss der ersten

und zweiten Differenzeingangsstufe elektrisch leitfähig verbunden ist, und wobei der dritte Anschluss mit dem vierten Ausgang und mit dem vierten Anschluss der ersten und zweiten Differenzeingangsstufe elektrisch leitfähig verbunden ist. Die erste Ausführungsform stellt einen komplementären Differenzverstärker mit zwei invertierenden und zwei nichtinvertierenden Eingängen dar. Gegenüber einem komplementären Differenzverstärker nach Stand der Technik verfügt diese Ausführungsform über zwei zusätzliche, frei beschaltbare Eingänge. Dies erweitert die Anwendungsmöglichkeiten eines damit ausgerüsteten Verstärkers und ermöglicht auch den Aufbau eines invertierenden Verstärkers mit hoher Eingangsimpedanz, hoher Bandbreite hoher maximaler Flankensteilheit, bei niedriger Laufzeit.

In einer weiteren, zweiten Ausführungsform einer erfindungsgemäßen elektrischen Schaltung basierend auf der ersten Ausführungsform, ist die n-Transistorverschaltung der Differenzeingangsstufen jeweils mittels eines n-Transistors mit jeweils einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss gebildet, wobei der erste Anschluss der n-Transistorverschaltung mit dem ersten Anschluss des n-Transistors elektrisch leitfähig verbunden ist, wobei der zweite Anschluss der n-Transistorverschaltung mit dem zweiten Anschluss des n-Transistors elektrisch leitfähig verbunden ist, und wobei der dritte Anschluss der n-Transistorverschaltung mit dem dritten Anschluss des n-Transistors elektrisch leitfähig verbunden ist; und wobei die p-Transistorverschaltung der Differenzeingangsstufen jeweils mittels eines p-Transistors mit jeweils einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss gebildet ist, wobei der erste Anschluss der p-Transistorverschaltung mit dem ersten Anschluss des p-Transistors elektrisch leitfähig verbunden ist, wobei der zweite Anschluss der p-Transistorverschaltung mit dem zweiten Anschluss des p-Transistors elektrisch leitfähig verbunden ist, und wobei der dritte Anschluss der p-Transistorverschaltung mit dem dritten

Anschluss des p-Transistors elektrisch leitfähig verbunden ist. Diese zweite Ausführungsform mit einzelnen Eingangstransistoren sorgt für eine geringere Eingangsimpedanz der Schaltung, mit einer geringeren Laufzeit und einer höheren Bandbreite gegenüber der dritten und vierten Ausführungsform.

In einer weiteren, dritten Ausführungsform einer erfindungsge-
mäßigen elektrischen Schaltung basierend auf der ersten Ausführungsform ist die n-Transistorverschaltung der Differenzein-
gangsstufen jeweils aus einer Darlington-Schaltung, umfassend
einen ersten n-Transistor und einen zweiten n-Transistor mit
jeweils einem ersten Anschluss, einem zweiten Anschluss und ei-
nem dritten Anschluss, gebildet, wobei der erste Anschluss des
ersten n-Transistors mit dem zweiten Anschluss des zweiten n-
Transistors elektrisch leitfähig verbunden ist, wobei der erste
Anschluss der n-Transistorverschaltung mit dem ersten Anschluss
des zweiten n-Transistors elektrisch leitfähig verbunden ist,
wobei der zweite Anschluss der n-Transistorverschaltung mit dem
zweiten Anschluss des ersten n-Transistors elektrisch leitfähig
verbunden ist, und wobei der dritte Anschluss der n-Transistor-
verschaltung jeweils mit dem dritten Anschluss des ersten n-
Transistors und zweiten n-Transistors elektrisch leitfähig ver-
bunden ist; und wobei die p-Transistorverschaltung der Diffe-
renzeingangsstufen jeweils aus einer Darlington-Schaltung, um-
fassend einen ersten p-Transistor und einen zweiten p-Transistor
mit jeweils einem ersten Anschluss, einem zweiten Anschluss und
einem dritten Anschluss, gebildet ist, wobei der erste Anschluss
des ersten p-Transistors mit dem zweiten Anschluss des zweiten
p-Transistors elektrisch leitfähig verbunden ist, wobei der
erste Anschluss der p-Transistorverschaltung mit dem ersten An-
schluss des zweiten p-Transistors elektrisch leitfähig verbunden
ist, wobei der zweite Anschluss der p-Transistorverschaltung mit
dem zweiten Anschluss des ersten p-Transistors elektrisch leit-
fähig verbunden ist, und wobei der dritte Anschluss der p-Tran-
sistorverschaltung jeweils mit dem dritten Anschluss des ersten

p-Transistors und des zweiten p-Transistors elektrisch leitfähig verbunden ist. Diese dritte Ausführungsform mit Darlington-Schaltungen am Eingang des Differenzverstärkers sorgt für eine höhere Eingangsimpedanz der Schaltung mit einer erhöhten Laufzeit und einer geringeren Bandbreite gegenüber der zweiten Ausführungsform.

In einer weiteren, vierten Ausführungsform einer erfindungsgemäßen elektrischen Schaltung basierend auf der ersten Ausführungsform ist die n-Transistorverschaltung der Differenzeingangsstufen jeweils aus einer Sziklai-Schaltung, umfassend einen n-Transistor, mit jeweils einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, und einen p-Transistor, mit jeweils einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss gebildet, wobei der dritte Anschluss des n-Transistors mit dem zweiten Anschluss des p-Transistors elektrisch leitfähig verbunden ist, wobei der erste Anschluss der n-Transistorverschaltung mit dem ersten Anschluss des n-Transistors und dem dritten Anschluss des p-Transistors elektrisch leitfähig verbunden ist, wobei der zweite Anschluss der n-Transistorverschaltung mit dem zweiten Anschluss des n-Transistors elektrisch leitfähig verbunden ist, und wobei der dritte Anschluss der n-Transistorverschaltung mit dem ersten Anschluss des p-Transistors elektrisch leitfähig verbunden ist; und wobei die p-Transistorverschaltung der Differenzeingangsstufen jeweils aus einer Sziklai-Schaltung, umfassend einen p-Transistor, mit jeweils einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, und einen n-Transistor, mit jeweils einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss gebildet ist, wobei der dritte Anschluss des p-Transistors mit dem zweiten Anschluss des n-Transistors elektrisch leitfähig verbunden ist, wobei der erste Anschluss der p-Transistorverschaltung mit dem ersten Anschluss des p-Transistors und dem dritten Anschluss des n-Transistors elektrisch leitfähig verbunden ist, wobei der zweite Anschluss

der p-Transistorverschaltung mit dem zweiten Anschluss des p-Transistors elektrisch leitfähig verbunden ist, und wobei der dritte Anschluss der p-Transistorverschaltung mit dem ersten Anschluss des n-Transistors elektrisch leitfähig verbunden ist.

- 5 Diese vierte Ausführungsform mit Sziklai-Schaltungen am Eingang des Differenzverstärkers sorgt für eine höhere Eingangsimpedanz der Schaltung mit einer erhöhten Laufzeit und einer geringeren Bandbreite gegenüber der zweiten Ausführungsform. Die Leistungsdaten sind vergleichbar mit der dritten Ausführungsform.
- 10 In einer weiteren, fünften Ausführungsform einer erfindungsgemäßen elektrischen Schaltung, basierend auf einer der vorhergehenden, zweiten bis vierten Ausführungsformen, ist der p-Stromspiegel, umfassend einen ersten p-Transistor und einen zweiten p-Transistor mit jeweils einem ersten Anschluss, einem zweiten
- 15 Anschluss und einem dritten Anschluss, gebildet, wobei der erste Anschluss des p-Stromspiegels jeweils mit dem ersten Anschluss des ersten p-Transistors und des zweiten p-Transistors elektrisch leitfähig verbunden ist, wobei der zweite Anschluss des p-Stromspiegels mit dem dritten Anschluss des zweiten p-
- 20 Transistors und jeweils mit dem zweiten Anschluss des ersten p-Transistors und des zweiten p-Transistors elektrisch leitfähig verbunden ist, und wobei der dritte Anschluss des p-Stromspiegels mit dem dritten Anschluss des ersten p-Transistors elektrisch leitfähig verbunden ist; und wobei der n-Stromspie-
- 25 gel, umfassend einen ersten n-Transistor und einen zweiten n-Transistor, mit jeweils einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, gebildet ist, wobei der erste Anschluss des n-Stromspiegels jeweils mit dem ersten An-
- 30 schluss des ersten n-Transistors und zweiten n-Transistors elektrisch leitfähig verbunden ist, wobei der zweite Anschluss des n-Stromspiegels mit dem dritten Anschluss des ersten n-Transistors elektrisch leitfähig verbunden ist, und wobei der dritte Anschluss des n-Stromspiegels mit dem dritten Anschluss des zweiten n-Transistors und jeweils mit dem zweiten Anschluss des

ersten n-Transistors und zweiten n-Transistors elektrisch leitfähig verbunden ist. Der Einsatz von Stromspiegeln mit zwei Transistoren führt gegenüber den folgenden sechsten und siebten Ausführungsformen zu einem reduzierten Bauteilaufwand.

- 5 In einer weiteren, sechsten Ausführungsform einer erfindungsgemäßen elektrischen Schaltung basierend auf einer der vorhergehenden, zweiten bis vierten Ausführungsformen ist der p-Stromspiegel aus einem ersten p-Transistor, einem zweiten p-Transistor und einem dritten p-Transistor, mit jeweils einem ersten
- 10 Anschluss, einem zweiten Anschluss und einem dritten Anschluss, gebildet, wobei jeweils der zweite Anschluss des ersten p-Transistors und zweiten p-Transistors mit dem ersten Anschluss des dritten p-Transistors elektrisch leitfähig verbunden sind, wobei der dritte Anschluss des dritten p-Transistors mit der negativen
- 15 Spannungsversorgung elektrisch leitfähig verbunden ist, wobei der erste Anschluss des p-Stromspiegels jeweils mit dem ersten Anschluss des ersten p-Transistors und des zweiten p-Transistors elektrisch leitfähig verbunden ist, wobei der zweite Anschluss des p-Stromspiegels mit dem zweiten Anschluss des dritten p-
- 20 Transistors und dem dritten Anschluss des zweiten p-Transistors elektrisch leitfähig verbunden ist, und wobei der dritte Anschluss des p-Stromspiegels mit dem dritten Anschluss des ersten p-Transistors elektrisch leitfähig verbunden ist; und wobei der n-Stromspiegel aus einem ersten n-Transistor, einem zweiten n-
- 25 Transistor und einem dritten n-Transistor, mit jeweils einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, gebildet ist, wobei jeweils der zweite Anschluss des ersten n-Transistors und des zweiten n-Transistors mit dem ersten Anschluss des dritten n-Transistors elektrisch leitfähig
- 30 verbunden sind, wobei der dritte Anschluss des dritten n-Transistors mit der positiven Spannungsversorgung elektrisch leitfähig verbunden ist, wobei der erste Anschluss des n-Stromspiegels mit jeweils dem ersten Anschluss des ersten n-Transistors und des zweiten n-Transistors elektrisch leitfähig verbunden

ist, wobei der zweite Anschluss des n-Stromspiegels mit dem dritten Anschluss des ersten n-Transistors elektrisch leitfähig verbunden ist, und wobei der dritte Anschluss des n-Stromspiegels mit dem zweiten Anschluss des dritten n-Transistors und dem dritten Anschluss des zweiten n-Transistors elektrisch leitfähig verbunden ist. Der Einsatz von 3-Transistor Stromspiegeln führt im Vergleich zu der vorigen Ausführungsform zu einer verbesserten Linearität und Gleichtaktunterdrückung des Differenzverstärkers.

10 In einer weiteren, siebten Ausführungsform einer erfindungsgemäßen elektrischen Schaltung, basierend auf einer der vorhergehenden, zweiten bis vierten Ausführungsformen ist der p-Stromspiegel aus einem ersten p-Transistor, einem zweiten p-Transistor, einem dritten p-Transistor und einem vierten p-Transistor, mit jeweils einem ersten Anschluss, einem zweiten Anschluss und einem dritten Anschluss, gebildet, wobei jeweils der zweite Anschluss des dritten p-Transistors und vierten p-Transistors, mit dem ersten Anschluss des zweiten p-Transistors und dem dritten Anschluss des vierten p-Transistors elektrisch leitfähig verbunden sind, wobei der erste Anschluss des ersten p-Transistors mit dem dritten Anschluss des dritten p-Transistors elektrisch leitfähig verbunden ist, wobei der zweite Anschluss des ersten p-Transistors, mit dem zweiten Anschluss des zweiten p-Transistors, mit dem dritten Anschluss des zweiten p-Transistors und dem zweiten Anschluss des p-Stromspiegels elektrisch leitfähig verbunden ist, wobei der erste Anschluss des p-Stromspiegels mit jeweils dem ersten Anschluss des dritten p-Transistors und vierten p-Transistors elektrisch leitfähig verbunden ist, und wobei der dritte Anschluss des p-Stromspiegels mit dem dritten Anschluss des ersten p-Transistors elektrisch leitfähig verbunden ist; und wobei der n-Stromspiegel aus einem ersten n-Transistor, einem zweiten n-Transistor, einem dritten n-Transistor und einem vierten n-Transistor mit jeweils einem ersten Anschluss, einem

zweiten Anschluss und einem dritten Anschluss gebildet ist, wobei jeweils der zweite Anschluss des dritten n-Transistors und vierten n-Transistors, mit dem ersten Anschluss des zweiten n-Transistors und dem dritten Anschluss des vierten n-Transistors elektrisch leitfähig verbunden sind, wobei der erste Anschluss des ersten n-Transistors und dem dritten Anschluss des dritten n-Transistors elektrisch leitfähig verbunden ist, wobei der zweite Anschluss des ersten n-Transistors, mit dem zweiten Anschluss des zweiten n-Transistors, mit dem dritten Anschluss des zweiten n-Transistors und dem dritten Anschluss des n-Stromspiegels elektrisch leitfähig verbunden ist, wobei der erste Anschluss des n-Stromspiegels mit jeweils dem ersten Anschluss des dritten n-Transistors und vierten n-Transistors elektrisch leitfähig verbunden ist, und wobei der zweite Anschluss des n-Stromspiegels mit dem dritten Anschluss des ersten n-Transistors elektrisch leitfähig verbunden ist. Der Einsatz von kaskadierten Stromspiegeln führt zu einer mit der sechsten Ausführungsform vergleichbaren Linearität und Gleichtaktunterdrückung des Differenzverstärkers. Im Gegensatz zur sechsten Ausführungsform wird keine zusätzliche elektrisch leitfähige Verbindung zu einer der Betriebsspannungen benötigt.

In einer weiteren Ausführungsform einer erfindungsgemäßen elektrischen Schaltung, basierend auf einer der fünften bis siebten Ausführungsformen, ist die Anzahl der Differenzeingangsstufen auf eine beliebige Anzahl N größer zwei und die Anzahl der Eingänge auf eine Anzahl von $2N$ erweitert, mit einer Laufvariablen x (hierin gilt $x \in \mathbb{N}$ und $1 \leq x \leq N$), wobei N eine natürliche Zahl repräsentiert, wobei x eine natürliche Zahl repräsentiert im Bereich von 1 bis N , wobei die ersten Anschlüsse aller Differenzeingangsstufen miteinander, mit dem dritten Anschluss des p-Stromspiegels und mit dem ersten Ausgang der elektrischen Schaltung elektrisch leitfähig verbunden sind, wobei die zweiten Anschlüsse aller Differenzeingangsstufen miteinander, mit dem zweiten Anschluss des p-Stromspiegels und mit

dem dritten Ausgang der elektrischen Schaltung elektrisch leitfähig verbunden sind, wobei die dritten Anschlüsse aller Differenzeingangsstufen miteinander, mit dem zweiten Anschluss des n-Stromspiegels und mit dem zweiten Ausgang der elektrischen Schaltung elektrisch leitfähig verbunden sind, wobei die vierten Anschlüsse aller Differenzeingangsstufen miteinander, mit dem dritten Anschluss des n-Stromspiegels und mit dem vierten Ausgang der elektrischen Schaltung elektrisch leitfähig verbunden sind, wobei jeder ungeradzahligter, $(2x-1)$ -ter Eingang jeweils mit dem fünften Anschluss der x-ten Differenzeingangsstufe elektrisch leitfähig verbunden ist, und wobei jeder geradzahlige, $(2x)$ -ter Eingang jeweils mit dem sechsten Anschluss der x-ten Differenzeingangsstufe elektrisch leitfähig verbunden ist. Durch diese Erweiterung ist es möglich, die Anzahl der invertierenden und nichtinvertierenden Eingänge paarweise auf eine beliebige Anzahl zu erhöhen. Dabei ergibt sich in Abhängigkeit der gewählten Anzahl ein geringer Einfluss auf Bandbreite, Flankensteilheit und Laufzeit.

In einer weiteren Ausführungsform einer erfindungsgemäßen elektrischen Schaltung basierend auf der zuvor beschriebenen Ausführungsform liegt N in einem Bereich von 2 bis 30.

Für die nachfolgenden Verschaltungen bzw. Schaltungen wird ein typischer komplementärer Verstärkeraufbau bestehend aus Differenzverstärker, Spannungsverstärker und Endstufe verwendet. Als Differenzverstärker wird die erfindungsgemäße Schaltung für einen Differenzverstärker verwendet.

Ein mit einer erfindungsgemäßen Schaltung bereitgestellter komplementärer Verstärker kann als Summierer oder Subtrahierer mit einer beliebigen Anzahl an Eingängen genutzt werden. Hierzu wird wie bei einem nichtinvertierenden Verstärker ([1], S. 510) eine Gegenkopplung zwischen dem Ausgang des Verstärkers und einem beliebigen invertierenden Eingang des Verstärkers gebildet, um

den Verstärkungsfaktor der Schaltung zu definieren. Die zu summierenden Eingangssignale werden jeweils mit einem der nichtinvertierenden Eingänge des Verstärkers verbunden. Die zu subtrahierenden Eingangssignale werden jeweils mit einem der invertierenden Eingänge des Verstärkers verbunden, ausgenommen dem invertierenden Eingang, der für die Gegenkopplung genutzt wird. Der Ausgang des Verstärkers bildet den Ausgang der Schaltung. Nicht benötigte Eingänge des Verstärkers können deaktiviert werden, indem sie mit dem Nullspannungspotential verbunden werden.

10 Durch die hohe Eingangsimpedanz der Erfindung beeinflussen sich dabei die Eingangssignale nicht gegenseitig, wodurch auf eine vorige Impedanzwandlung der Eingangssignale verzichtet werden kann.

Ein mit einer erfindungsgemäßen Schaltung bereitgestellter komplementärer Verstärker mit vier Eingängen kann als Instrumentenverstärker eingesetzt werden. Hierzu wird wie bei einem nichtinvertierenden Verstärker ([1], S. 510) eine Gegenkopplung zwischen dem Ausgang des Verstärkers und einem beliebigen invertierenden Eingang des Verstärkers gebildet, um den Verstärkungsfaktor der Schaltung zu definieren. Einer der nichtinvertierenden Eingänge kann als Anschluss für die Referenzspannung genutzt werden. Das verbleibende Paar aus invertierendem und nichtinvertierendem Eingang des Verstärkers dient als Differenzeingang des Instrumentenverstärkers. Der Ausgang des Verstärkers bildet den Ausgang des Instrumentenverstärkers. Im Gegensatz zu gewöhnlichen Instrumentenverstärkern, die intern aus zwei oder drei Verstärkerschaltungen aufgebaut sind, besteht dieser Instrumentenverstärker aus einem einzelnen Verstärker. Neben dem verringerten Bauteilaufwand resultiert dies in einer höheren Bandbreite, Flankensteilheit und einer reduzierten Signallaufzeit. Dies stellt, gegenüber den bisherigen Schaltungskonzepten, eine deutliche Verbesserung dar.

Ein mit einer erfindungsgemäßen Schaltung bereitgestellter komplementärer Verstärker ermöglicht es, eine Mittelwertbildung aus

einer beliebigen Anzahl von Eingangssignalen, z.B. von mehreren Sensorsignalen durchzuführen. Hierzu werden alle Eingangssignale jeweils mit einem nichtinvertierenden Eingang des Verstärkers verbunden und dieselbe Anzahl an invertierenden Eingängen des Verstärkers mit dem Ausgang des Verstärkers. Der Ausgang des Verstärkers bildet den Ausgang der Schaltung. Nicht benötigte Eingänge können deaktiviert werden, indem sie mit dem Nullspannungspotential verbunden werden. Durch die mehrfache Gegenkopplung wird somit die Summe aller Eingangsspannungen durch die Anzahl der Eingangsspannungen geteilt, was einer Mittelwertbildung entspricht. Der Vorteil dieser Schaltung liegt in der hohen Eingangsimpedanz der Eingänge, der hohen Bandbreite, der hohen Flankensteilheit und der geringen Laufzeit, die einem einzelnen Verstärker entspricht.

Ein mit einer erfindungsgemäßen Schaltung bereitgestellter komplementärer Verstärker ermöglicht es, Abweichungen eines Eingangssignals bei einer beliebigen, geradzahligen Anzahl $2N$ von Eingangssignalen festzustellen, z.B. bei mehreren Sensorsignalen. Hierzu wird wie bei einem nichtinvertierenden Verstärker ([1], S. 510) eine Gegenkopplung zwischen dem Ausgang des Verstärkers und einem beliebigen invertierenden Eingang des Verstärkers gebildet, um den Verstärkungsfaktor der Schaltung zu definieren. N Eingangssignale werden jeweils mit einem invertierenden Eingang des Verstärkers verbunden und die verbleibenden N Eingangssignale jeweils mit einem nichtinvertierenden Eingang des Verstärkers. Der Ausgang des Verstärkers bildet den Ausgang der Schaltung. Nicht benötigte Eingänge können deaktiviert werden, indem sie mit dem Nullspannungspotential verbunden werden. Eine solche Schaltung summiert die N Eingangssignale an den nichtinvertierenden Eingängen des Verstärkers auf und subtrahiert davon die Summe der N Eingangssignale an den invertierenden Eingängen des Verstärkers. Das sich daraus bildende Differenzsignal wird um den Verstärkungsfaktor des Verstärkers ver-

stärkt. Sind alle Eingangssignale identisch, so beträgt die Ausgangsspannung der Schaltung 0V. Weicht eines der Eingangssignale von den anderen ab, so resultiert dies in einer Ausgangsspannung ungleich 0V. Eine solche Schaltung kann beispielsweise eingangs-

5 seitig parallel zu einem Mittelwertbildner eingesetzt werden, um frühzeitig einen Sensordefekt feststellen zu können. Durch die hohe Eingangsimpedanz der Schaltung werden die Eingangssignale kaum beeinflusst und ein Sensordefekt kann in der Laufzeit eines einzelnen Verstärkers festgestellt werden.

- 10 Ein mit einer erfindungsgemäßen Schaltung bereitgestellter komplementärer Verstärker kann auch im Bereich des Analog Computing für mathematische Operationen genutzt werden. Durch die beliebige Anzahl an hochohmigen Eingängen können dabei mehrere Eingangsgrößen gleichzeitig abgetastet, addiert und subtrahiert
- 15 werden. Durch den Einsatz von Logarithmierern ist es auch möglich, Multiplikationen und Divisionen durchzuführen. Auch in diesem Anwendungsbereich liegt der Vorteil des Schaltungskonzeptes in der hohen Eingangsimpedanz und Bandbreite, der Vielzahl der Eingänge und der damit verbundenen Einsparung an Signallaufzeit und Bauteilaufwand.
- 20

Ein mit einer erfindungsgemäßen Schaltung bereitgestellter komplementärer Verstärker mit vier oder mehr Eingängen ermöglicht über die unabhängigen, invertierenden und nichtinvertierenden Eingänge, mehrere Gegen- und Mitkopplungen parallel aufzubauen.

- 25 In den verschiedenen Gegen- und Mitkopplungen können beispielsweise passive Filter verwendet werden, die sich durch die hohe Eingangsimpedanz der Eingänge nicht gegenseitig beeinflussen. Jede Filterstufe ist dabei mit dem niederimpedanten Ausgang des Verstärkers und einem der hochimpedanten invertierenden oder
- 30 nichtinvertierenden Eingänge verbunden. Da die Eingänge die Filterschaltungen kaum belasten werden, können diese anhand gängiger Filtergleichungen ausgelegt werden. Auf diese Weise ist es möglich, beliebig aufwändige aktive Filter mit nur einem ein-

zelnen Verstärker aufzubauen. Eingangssignale können hierbei sowohl an nichtinvertierende, als auch an invertierende Eingänge des Verstärkers angeschlossen werden. Der Ausgang des Verstärkers bildet den Ausgang der Schaltung. Nicht benötigte Eingänge können deaktiviert werden, indem sie mit dem Nullspannungspotential verbunden werden.

Hierin ist unter dem Begriff „Konstantstromquelle“ eine elektrische Einrichtung zu verstehen, die einen konstanten Ausgangsstrom zur Verfügung stellt.

10 Hierin ist unter dem Begriff „Widerstandsverschaltung“ eine elektrische Einheit bzw. zumindest ein elektrisches Bauteil zu verstehen, die an ihren Anschlüssen das Verhalten eines elektrischen Widerstands aufweist bzw. einen zuvor bestimmbaren elektrischen Widerstand bereitstellt.

15 Hierin ist unter dem Begriff „Stromspiegel“ eine elektrische Verschaltung zu verstehen, die es ermöglicht, von einem vorhandenen Referenzstrom einen weiteren Strom abzuleiten und stellt somit eine stromgesteuerte Stromquelle dar.

Hierin ist unter dem Begriff „Spannungsversorgung“ eine elektrische Einheit zu verstehen, die eine zuvor bestimmbare elektrische Spannung zur Verfügung stellt.

Hierin ist unter dem Begriff „n-Transistorverschaltung“ eine elektrische Verschaltung zu verstehen, die ein äquivalentes elektrisches Übertragungsverhalten zwischen ihren drei elektrischen Anschlüssen wie ein NPN-Bipolartransistor oder wie ein n-Feldeffekttransistor aufweist.

Hierin ist unter dem Begriff „p-Transistorverschaltung“ eine elektrische Verschaltung zu verstehen, die ein äquivalentes elektrisches Übertragungsverhalten zwischen ihren drei elektrischen Anschlüssen wie ein PNP-Bipolartransistor oder wie ein p-Feldeffekttransistor aufweist.

Hierin ist unter dem Begriff „n-Transistor“ entweder ein NPN-Bipolartransistor oder ein n-Feldeffekttransistor mit jeweils drei Anschlüssen zu verstehen. Dabei werden bei einem NPN-Bipolartransistor der erste Anschluss als Emitter, der zweite Anschluss als Basis und der dritte Anschluss als Kollektor bezeichnet. Bei einem n-Feldeffekttransistor wird der erste Anschluss als Source, der zweite Anschluss als Gate und der dritte Anschluss als Drain bezeichnet.

Hierin ist unter dem Begriff „p-Transistor“ ein PNP-Bipolartransistor oder ein p-Feldeffekttransistor mit jeweils drei Anschlüssen zu verstehen. Dabei werden bei einem PNP-Bipolartransistor der erste Anschluss als Emitter, der zweite Anschluss als Basis und der dritte Anschluss als Kollektor bezeichnet. Bei einem n-Feldeffekttransistor wird der erste Anschluss als Source, der zweite Anschluss als Gate und der dritte Anschluss als Drain bezeichnet.

Hierin ist unter dem Begriff „Differenzverstärker“ eine elektrische Verschaltung zu verstehen, die sich am Eingang einer Verstärkerschaltung befindet und jeweils einen oder mehrere invertierende- und nichtinvertierende Eingänge zur Verfügung stellt. Bei einem komplementären Aufbau weist ein Differenzverstärker zwei invertierende und zwei nichtinvertierende Ausgänge auf, die mit den Eingängen des Spannungsverstärkers verbunden sind. Abhängig von der Gleichtaktunterdrückung verstärkt ein Differenzverstärker nur die Differenz zwischen den Eingangssignalen.

Hierin ist unter dem Begriff „Differenzeingangsstufe“ eine elektrische Verschaltung zu verstehen, die Teil eines erfindungsgemäßen Differenzverstärkers ist und jeweils einen einzelnen invertierenden- und einen einzelnen nichtinvertierenden Eingang zur Verfügung stellt. Zwei oder mehr dieser elektrischen Schaltungen sind Teil eines erfindungsgemäßen Differenzverstärkers.

Kurzbeschreibung der Figuren

Weitere Einzelheiten und Merkmale der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung eines bevorzugten Ausführungsbeispiels, insbesondere in Verbindung mit den abhängigen Ansprüchen. Hierbei können die jeweiligen Merkmale für sich alleine oder zu mehreren in Kombination miteinander verwirklicht sein. Die Erfindung ist nicht auf die Ausführungsbeispiele bzw. -formen beschränkt.

Die Ausführungsbeispiele bzw. -formen sind schematisch in den nachfolgenden Figuren dargestellt. Hierbei bezeichnen gleiche Bezugsziffern in den Figuren gleiche oder funktionsgleiche Elemente bzw. hinsichtlich ihrer Funktionen einander entsprechende Elemente.

Zur Veranschaulichung und ohne einschränkende Wirkung ergeben sich weitere Merkmale und Vorteile der Erfindung aus der Beschreibung der beigefügten Zeichnungen. Darin zeigen:

Fig. 1 eine schematische Darstellung einer ersten Ausführungsform einer erfindungsgemäßen elektrischen Schaltung eines komplementären Differenzverstärkers mit 4 Eingängen;

Fig. 2 eine schematische Darstellung einer Ausführungsform einer erfindungsgemäßen Differenzeingangsstufe;

Fig. 3 drei schematische Darstellungen (**140a - 140c**) einer Ausführungsform einer n-Transistorverschaltung;

Fig. 4 drei schematische Darstellungen (**150a - 150c**) einer Ausführungsform einer p-Transistorverschaltung;

Fig. 5 drei schematische Darstellungen (**120a - 120c**) einer Ausführungsform eines p-Stromspiegels;

Fig. 6 drei schematische Darstellungen (**130a - 130c**) einer Ausführungsform eines n-Stromspiegels;

Fig. 7 eine schematische Darstellung einer zweiten Ausführungsform einer erfindungsgemäßen elektrischen Schaltung eines komplementären Differenzverstärkers mit N-Eingängen

5

Detaillierte Beschreibung

Fig. 1 stellt schematisch eine Ausführungsform einer erfindungsgemäßen elektrischen Schaltung **100** für einen komplementären Differenzverstärker gemäß dem Gegenstand des unabhängigen Anspruchs **1** dar. Wie in **Fig. 1** schematisch dargestellt, umfasst die elektrische Schaltung **100** zwei Differenzeingangsstufen **110**, einen ersten Eingang **E1**, einen zweiten Eingang **E2**, einen dritten Eingang **E3**, einen vierten Eingang **E4**, einen ersten Ausgang **A1**, einen zweiten Ausgang **A2**, einen dritten Ausgang **A3**, einen vierten Ausgang **A4**, einen p-Stromspiegel **120**, einen n-Stromspiegel **130**, eine negative und eine positive Spannungsversorgung, **-Ub** und **+Ub**.

Die Differenzeingangsstufen **110** stellen jeweils einen ersten Anschluss **111**, einen zweiten Anschluss **112**, einen dritten Anschluss **113**, einen vierten Anschluss **114**, einen fünften Anschluss **115** und einen sechsten Anschluss **116** bereit. Die Differenzeingangsstufe ist Teil eines erfindungsgemäßen Differenzverstärkers und stellt jeweils einen einzelnen invertierenden und einen einzelnen nichtinvertierenden Eingang zur Verfügung. Zwei oder mehr dieser elektrischen Schaltungen sind Teil eines erfindungsgemäßen Differenzverstärkers.

Jeder der Eingänge, **E1**, **E2**, **E3** und **E4**, der elektrischen Schaltung **100** für einen komplementären Differenzverstärker ist derart eingerichtet, dass durch jeden der Eingänge, **E1**, **E2**, **E3** und **E4**, jeweils ein elektrisches Signal hindurch leitbar ist. Dabei ist der erste Eingang **E1** mit dem fünften Anschluss **115** der ersten

Differenzeingangsstufe **110**, der zweite Eingang **E2** mit dem sechsten Anschluss **116** der ersten Differenzeingangsstufe **110**, der dritte Eingang **E3** mit dem fünften Anschluss **115** der zweiten Differenzeingangsstufe **110** und der vierte Eingang **E4** mit dem sechsten Anschluss **116** der zweiten Differenzeingangsstufe **110** elektrisch leitfähig verbunden.

Jeder der Ausgänge, **A1**, **A2**, **A3** und **A4**, der elektrischen Schaltung **100** für einen komplementären Differenzverstärker ist derart eingerichtet, dass durch jeden der Ausgänge, **A1**, **A2**, **A3** und **A4**, jeweils ein elektrisches Signal hindurch leitbar ist. Dabei ist der erste Ausgang **A1** mit dem ersten Anschluss **111** der ersten und zweiten Differenzeingangsstufe **110**, der zweite Ausgang **A2** mit dem dritten Anschluss **113** der ersten und zweiten Differenzeingangsstufe **110**, der dritte Ausgang **A3** mit dem zweiten Anschluss **112** der ersten und zweiten Differenzeingangsstufe **110** und der vierte Ausgang **A4** mit dem vierten Anschluss **114** der ersten und zweiten Differenzeingangsstufe **110** elektrisch leitfähig verbunden.

Der p-Stromspiegel **120** stellt einen ersten Anschluss **121**, einen zweiten Anschluss **122** und einen dritten Anschluss **123** bereit. Dabei ist der erste Anschluss **121** mit der positiven Spannungsversorgung **+U_b**, der zweite Anschluss **122** mit dem dritten Ausgang **A3** und mit dem zweiten Anschluss **112** der ersten und zweiten Differenzeingangsstufe **110** und der dritte Anschluss **123** mit dem ersten Ausgang **A1** und mit dem ersten Anschluss **111** der ersten und zweiten Differenzeingangsstufe **110** elektrisch leitfähig verbunden.

Der n-Stromspiegel **130** stellt einen ersten Anschluss **131**, einen zweiten Anschluss **132** und einen dritten Anschluss **133** bereit. Dabei ist der erste Anschluss **131** mit der negativen Spannungsversorgung **-U_b**, der zweite Anschluss **132** mit dem zweiten Ausgang **A2** und mit dem dritten Anschluss **113** der ersten und zweiten Differenzeingangsstufe **110** und der dritte Anschluss **133** mit dem

vierten Ausgang **A4** und mit dem vierten Anschluss **114** der ersten und zweiten Differenzeingangsstufe **110** elektrisch leitfähig verbunden

Ein Stromspiegel stellt eine elektrische Verschaltung dar, die es ermöglicht, von einem vorhandenen Referenzstrom einen weiteren Strom abzuleiten. Sie stellt somit eine stromgesteuerte Stromquelle dar.

Fig. 2 stellt schematisch eine Ausführungsform einer erfindungsgemäßen elektrischen Schaltung **110** für einer Differenzeingangsstufe **110** dar. Wie in **Fig. 2** schematisch dargestellt, umfasst die Differenzeingangsstufen **110** jeweils eine erste und eine zweite n-Transistorverschaltung **140**, eine erste und eine zweite p-Transistorverschaltung **150**, vier Widerstandsverschaltungen **180**, eine negative und eine positive Spannungsversorgung, **-Ub** und **+Ub**, und eine erste und zweite Konstantstromquelle, **160** und **170**.

Die erste n-Transistorverschaltung **140** stellt einen ersten Anschluss **141**, einen zweiten Anschluss **142** und einen dritten Anschluss **143** bereit. Dabei ist der dritte Anschluss **143** der ersten n-Transistorverschaltung **140** mit dem ersten Anschluss **111** der Differenzeingangsstufen **110** elektrisch leitfähig verbunden.

Die erste p-Transistorverschaltung **150** stellt einen ersten Anschluss **151**, einen zweiten Anschluss **152** und einen dritten Anschluss **153** bereit. Dabei sind der dritte Anschluss **153** der ersten p-Transistorverschaltung **150** mit dem dritten Anschluss **113** der Differenzeingangsstufen **110** und der zweite Anschluss **142** der ersten n-Transistorverschaltung **140** mit dem zweiten Anschluss **152** der ersten p-Transistorverschaltung **150** und mit dem fünften Anschluss **115** der Differenzeingangsstufen **110** elektrisch leitfähig verbunden.

Die zweite n-Transistorverschaltung **140** stellt einen ersten Anschluss **141**, einen zweiten Anschluss **142** und einen dritten Anschluss **143** bereit. Hierbei ist der dritte Anschluss **143** der zweiten n-Transistorverschaltung **140** mit dem zweiten Anschluss **112** der Differenzeingangsstufen **110** elektrisch leitfähig verbunden.

Die zweite p-Transistorverschaltung **150** stellt einen ersten Anschluss **151**, einen zweiten Anschluss **152** und einen dritten Anschluss **153** bereit. Hierbei ist der dritte Anschluss **153** der zweiten p-Transistorverschaltung **150** mit dem vierten Anschluss **114** der Differenzeingangsstufen **110** elektrisch leitfähig verbunden. Der zweite Anschluss **142** der zweiten n-Transistorverschaltung **140** ist mit dem zweiten Anschluss **152** der zweiten p-Transistorverschaltung **150** und mit dem sechsten Anschluss **116** der Differenzeingangsstufen **110** elektrisch leitfähig verbunden.

Dabei stellt eine p-Transistorverschaltung eine elektrische Verschaltung dar, die ein äquivalentes elektrisches Übertragungsverhalten zwischen ihren drei elektrischen Anschlüssen wie ein PNP-Bipolartransistor oder wie ein p-Feldeffekttransistor aufweist, und eine n-Transistorverschaltung eine elektrische Verschaltung, die ein äquivalentes elektrisches Übertragungsverhalten zwischen ihren drei elektrischen Anschlüssen wie ein NPN-Bipolartransistor oder wie ein n-Feldeffekttransistor aufweist.

Die vier Widerstandsverschaltungen **180** stellen jeweils einen ersten Anschluss **181** und einem zweiten Anschluss **182** bereit. Eine Widerstandsverschaltung stellt eine elektrische Einheit bzw. zumindest ein elektrisches Bauteil dar, die an ihren Anschlüssen das Verhalten eines elektrischen Widerstands aufweist bzw. einen zuvor bestimmbar elektrischen Widerstand bereitstellt.

Dabei ist der erste Anschluss **181** der ersten Widerstandsverschaltung **180** mit dem ersten Anschluss **141** der ersten n-Transistorverschaltung **140**, der zweite Anschluss **182** der zweiten

Widerstandsverschaltung **180** mit dem ersten Anschluss **141** der zweiten n-Transistorverschaltung **140**, der erste Anschluss **181** der dritten Widerstandsverschaltung **180** mit dem ersten Anschluss **151** der ersten p-Transistorverschaltung **150** und der zweite Anschluss **182** der vierten Widerstandsverschaltung **180** mit dem ersten Anschluss **151** der zweiten p-Transistorverschaltung **150** elektrisch leitfähig verbunden.

Die negative Spannungsversorgung **-U_b** ist derart eingerichtet, dass eine negative elektrische Spannung bereitstellbar ist und die positive Spannungsversorgung **+U_b** ist derart eingerichtet, dass eine positive elektrische Spannung bereitstellbar ist.

Die erste Konstantstromquelle **160** ist derart eingerichtet, dass ein elektrischer Strom bereitstellbar ist und stellt einen ersten Anschluss **161** und einen zweiten Anschluss **162** bereit. Dabei ist der erste Anschluss **161** der ersten Konstantstromquelle **160** mit dem zweiten Anschluss **182** der ersten Widerstandsverschaltung **180** und dem ersten Anschluss **181** der zweiten Widerstandsverschaltung **180** elektrisch leitfähig verbunden. Darüber hinaus ist der zweite Anschluss **162** der ersten Konstantstromquelle **160** mit der negativen Spannungsversorgung **-U_b** elektrisch leitfähig verbunden.

Die zweite Konstantstromquelle **170** ist derart eingerichtet, dass ein elektrischer Strom bereitstellbar ist und einen ersten Anschluss **171** und einem zweiten Anschluss **172** bereitstellt. Dabei ist der erste Anschluss **171** der zweiten Konstantstromquelle **170** mit dem zweiten Anschluss **182** der dritten Widerstandsverschaltung **180** und dem ersten Anschluss **181** der vierten Widerstandsverschaltung **180** elektrisch leitfähig verbunden. Darüber hinaus ist der zweite Anschluss **172** der zweiten Konstantstromquelle **170** mit der positiven Spannungsversorgung **+U_b** elektrisch leitfähig verbunden.

Fig. 3 stellt drei mögliche schematische Aufführungsformen (**140a**, **140b** und **140c**) einer erfindungsgemäßen elektrischen

Schaltung **140** für eine n-Transistorverschaltung **140** dar. Wie in **Fig. 3** schematisch dargestellt, umfasst die erste Ausführungsform **140a** einen n-Transistor **TN** mit einem ersten Anschluss **TNa**, einen zweiten Anschluss **TNb** und einen dritten Anschluss **TNc**, die
5 zweite Ausführungsform **140b** umfasst einen ersten und einen zweiten n-Transistor **TN** mit jeweils einem ersten Anschluss **TNa**, einen zweiten Anschluss **TNb** und einen dritten Anschluss **TNc** und die dritte Ausführungsform **140c** umfasst einen n-Transistor mit einem ersten Anschluss **TNa**, einen zweiten Anschluss **TNb** und einen
10 dritten Anschluss **TNc** und einen p-Transistor **TP** mit einem ersten Anschluss **TPa**, einen zweiten Anschluss **TPb** und einen dritten Anschluss **TPc**.

Dabei stellt ein n-Transistor **TN** entweder einen NPN-Bipolartransistor oder ein n-Feldeffekttransistor mit jeweils drei Anschlüssen dar. Dabei werden bei einem NPN-Bipolartransistor der
15 erste Anschluss **TNa** als Emitter, der zweite Anschluss **TNb** als Basis und der dritte Anschluss **TNc** als Kollektor bezeichnet. Bei einem n-Feldeffekttransistor wird der erste Anschluss **TNa** als Source, der zweite Anschluss **TNb** als Gate und der dritte Anschluss **TNc** als Drain bezeichnet.
20

Dabei stellt ein p-Transistor **TP** einen PNP-Bipolartransistor oder ein p-Feldeffekttransistor mit jeweils drei Anschlüssen dar. Dabei werden bei einem PNP-Bipolartransistor der erste Anschluss **TPa** als Emitter, der zweite Anschluss **TPb** als Basis und der
25 dritte Anschluss **TPc** als Kollektor bezeichnet. Bei einem n-Feldeffekttransistor wird der erste Anschluss **TPa** als Source, der zweite Anschluss **TPb** als Gate und der dritte Anschluss **TPc** als Drain bezeichnet.

Bei der ersten Ausführungsform **140a** ist der erste Anschluss **TNa**
30 des n-Transistors **TN** mit dem ersten Anschluss **141** der n-Transistorverschaltung **140a**, der zweite Anschluss **TNb** des n-Transistors **TN** mit dem zweiten Anschluss **142** der n-Transistorverschaltung **140a** und der dritte Anschluss **TNc** des n-Transistors **TN** mit

dem dritten Anschluss **143** der n-Transistorverschaltung **140a** elektrisch leitfähig verbunden.

Bei der zweiten Ausführungsform **140b** ist der erste Anschluss **TNa** des ersten n-Transistors **TN** mit dem zweiten Anschluss **TNb** des zweiten n-Transistors **TN** und der erste Anschluss **TNa** des zweiten n-Transistors **TN** mit dem ersten Anschluss **141** der n-Transistorverschaltung **140b** elektrisch leitfähig verbunden. Der dritte Anschluss **143** der n-Transistorverschaltung **140b** ist jeweils mit dem dritten Anschluss **TNc** des ersten und zweiten n-Transistors **TN** und der zweite Anschluss **142** der n-Transistorverschaltung **140b** ist mit dem zweiten Anschluss **TNb** des ersten n-Transistors **TN** elektrisch leitfähig verbunden. Die zweite Ausführungsform **140b** wird als Darlington-Schaltung bezeichnet. Sie weist eine höhere Verstärkung auf, als die erste Ausführungsform. Diese entspricht dem Produkt der Stromverstärkung beider n-Transistoren **TN**.

Bei der dritten Ausführungsform **140c** ist der dritte Anschluss **TNc** des n-Transistors **TN** mit dem zweiten Anschluss **TPb** des p-Transistors **TP** und der erste Anschluss **TPa** des p-Transistors **TP** mit dem dritten Anschluss **143** der n-Transistorverschaltung **140c** elektrisch leitfähig verbunden. Der erste Anschluss **141** der n-Transistorverschaltung **140c** ist mit dem ersten Anschluss **TNa** des n-Transistors **TN** und dem dritten Anschluss **TPc** des p-Transistors **TP** elektrisch leitfähig verbunden und der zweite Anschluss **142** der n-Transistorverschaltung **140c** ist mit dem zweiten Anschluss **TNb** des n-Transistors **TN** elektrisch leitfähig verbunden. Die dritte Ausführungsform **140c** wird als Sziklai-Schaltung bezeichnet. Sie weist eine höhere Verstärkung auf, als die erste Ausführungsform. Diese entspricht dem Produkt der Stromverstärkung von n-Transistor **TN** und p-Transistor **TP**.

Fig. 4 stellt drei mögliche schematische Ausführungsformen (**150a**, **150b** und **150c**) einer erfindungsgemäßen elektrischen Schaltung **150** für eine p-Transistorverschaltung **150** dar. Wie in

Fig. 4 schematisch dargestellt, umfasst die erste Ausführungsform **150a** einen p-Transistor **TP** mit einem ersten Anschluss **TPa**, einen zweiten Anschluss **TPb** und einen dritten Anschluss **TPc**, die zweite Ausführungsform **150b** umfasst einen ersten und einen zweiten p-Transistor **TP** mit jeweils einem ersten Anschluss **TPa**, einen zweiten Anschluss **TPb** und einen dritten Anschluss **TPc** und die dritte Ausführungsform **150c** umfasst einen p-Transistor mit einem ersten Anschluss **TPa**, einen zweiten Anschluss **TPb** und einen dritten Anschluss **TPc** und einen n-Transistor **TN** mit einem ersten Anschluss **TNa**, einen zweiten Anschluss **TNb** und einen dritten Anschluss **TNc**.

Dabei stellt ein n-Transistor **TN** entweder ein NPN-Bipolartransistor oder ein n-Feldeffekttransistor mit jeweils drei Anschlüssen zu dar. Dabei werden bei einem NPN-Bipolartransistor der erste Anschluss **TNa** als Emitter, der zweite Anschluss **TNb** als Basis und der dritte Anschluss **TNc** als Kollektor bezeichnet. Bei einem n-Feldeffekttransistor wird der erste Anschluss **TNa** als Source, der zweite Anschluss **TNb** als Gate und der dritte Anschluss **TNc** als Drain bezeichnet.

Dabei stellt ein p-Transistor **TP** ein PNP-Bipolartransistor oder ein p-Feldeffekttransistor mit jeweils drei Anschlüssen dar. Dabei werden bei einem PNP-Bipolartransistor der erste Anschluss **TPa** als Emitter, der zweite Anschluss **TPb** als Basis und der dritte Anschluss **TPc** als Kollektor bezeichnet. Bei einem n-Feldeffekttransistor wird der erste Anschluss **TPa** als Source, der zweite Anschluss **TPb** als Gate und der dritte Anschluss **TPc** als Drain bezeichnet.

Bei der ersten Ausführungsform **150a** ist der erste Anschluss **TPa** des p-Transistors **TP** mit dem ersten Anschluss **151** der p-Transistorverschaltung **150a**, der zweite Anschluss **TPb** des p-Transistors **TP** mit dem zweiten Anschluss **152** der p-Transistorverschaltung **150a** und der dritte Anschluss **TPc** des p-Transistors **TP** mit

dem dritten Anschluss **153** der p-Transistorverschaltung **150a** elektrisch leitfähig verbunden.

Bei der zweiten Ausführungsform **150b** ist der erste Anschluss **TPa** des ersten p-Transistors **TP** mit dem zweiten Anschluss **TPb** des zweiten p-Transistors **TP** und der erste Anschluss **TPa** des zweiten p-Transistors **TP** mit dem ersten Anschluss **151** der p-Transistorverschaltung **150b** elektrisch leitfähig verbunden. Der dritte Anschluss **153** der p-Transistorverschaltung **150b** ist jeweils mit dem dritten Anschluss **TPc** des ersten und zweiten p-Transistors **TP** und der zweite Anschluss **152** der p-Transistorverschaltung **150b** ist mit dem zweiten Anschluss **TPb** des ersten p-Transistors **TP** elektrisch leitfähig verbunden. Die zweite Ausführungsform **150b** wird als Darlington-Schaltung bezeichnet. Sie weist eine höhere Verstärkung auf, als die erste Ausführungsform. Diese entspricht dem Produkt der Stromverstärkung beider p-Transistoren **TP**.

Bei der dritten Ausführungsform **150c** ist der dritte Anschluss **TPc** des p-Transistors **TP** mit dem zweiten Anschluss **TNb** des n-Transistors **TN** und der erste Anschluss **TNa** des n-Transistors **TN** mit dem dritten Anschluss **153** der p-Transistorverschaltung **150c** elektrisch leitfähig verbunden. Der erste Anschluss **151** der p-Transistorverschaltung **150c** ist mit dem ersten Anschluss **TPa** des p-Transistors **TP** und dem dritten Anschluss **TNc** des n-Transistors **TN** elektrisch leitfähig verbunden und der zweite Anschluss **152** der p-Transistorverschaltung **150c** ist mit dem zweiten Anschluss **TPb** des p-Transistors **TP** elektrisch leitfähig verbunden. Die dritte Ausführungsform **150c** wird als Sziklai-Schaltung bezeichnet. Sie weist eine höhere Verstärkung auf, als die erste Ausführungsform. Diese entspricht dem Produkt der Stromverstärkung von n-Transistor **TN** und p-Transistor **TP**.

Fig. 5 stellt drei mögliche schematische Ausführungsformen (**120a**, **120b** und **120c**) einer erfindungsgemäßen elektrischen Schaltung **120** für einen p-Stromspiegel **120** dar. Wie in **Fig. 5**

schematisch dargestellt, umfasst die erste Ausführungsform **120a** einen ersten p-Transistor **TP** und einen zweiten p-Transistor **TP** mit jeweils einen ersten Anschluss **TPa**, einen zweiten Anschluss **TPb** und einen dritten Anschluss **TPc**, die zweite Ausführungsform **120b** umfasst einen ersten p-Transistor **TP**, einen zweiten p-Transistor **TP** und einen dritten p-Transistor **TP** mit jeweils einen ersten Anschluss **TPa**, einen zweiten Anschluss **TPb** und einen dritten Anschluss **TPc** und die dritte Ausführungsform **120c** umfasst einen ersten p-Transistor **TP**, einen zweiten p-Transistor **TP**, einen dritten p-Transistor **TP** und einen vierten p-Transistor **TP** mit jeweils einen ersten Anschluss **TPa**, einen zweiten Anschluss **TPb** und einen dritten Anschluss **TPc**.

Bei der ersten Ausführungsform **120a** ist der zweite Anschluss **122** des p-Stromspiegels **120a** mit dem dritten Anschluss **TPc** des zweiten p-Transistors **TP** und mit jeweils dem zweiten Anschluss **TPb** des ersten p-Transistors **TP** und des zweiten p-Transistors **TP** elektrisch leitfähig verbunden. Der erste Anschluss **121** des p-Stromspiegels **120a** ist mit jeweils dem ersten Anschluss **TPa** des ersten p-Transistors **TP** und des zweiten p-Transistors **TP** elektrisch leitfähig verbunden und der dritte Anschluss **123** des p-Stromspiegels **120a** ist mit dem dritten Anschluss **TPc** des ersten p-Transistors **TP** elektrisch leitfähig verbunden.

Bei der zweiten Ausführungsform **120b** ist der zweite Anschluss **122** des p-Stromspiegels **120b** mit dem dritten Anschluss **TPc** des zweiten p-Transistors **TP** und mit dem zweiten Anschluss **TPb** des dritten p-Transistors **TP** elektrisch leitfähig verbunden. Der erste Anschluss **121** des p-Stromspiegels **120b** ist mit jeweils dem ersten Anschluss **TPa** des ersten p-Transistors **TP** und des zweiten p-Transistors **TP** elektrisch leitfähig verbunden und der dritte Anschluss **123** des p-Stromspiegels **120b** ist mit dem dritten Anschluss **TPc** des ersten p-Transistors **TP** elektrisch leitfähig verbunden. Der zweite Anschluss **TPb** des ersten p-Transistors **TP** ist mit dem zweiten Anschluss **TPb** des zweiten p-Transistors **TP** und dem ersten Anschluss **TPa** des dritten p-Transistors **TP** elektrisch leitfähig verbunden und der dritte Anschluss **TPc** des

dritten p-Transistors **TP** ist mit der negativen Spannungsversorgung **-Ub** elektrisch leitfähig verbunden.

Bei der dritten Ausführungsform **120c** ist der zweite Anschluss **122** des p-Stromspiegels **120c** mit dem dritten Anschluss **TPc** des zweiten p-Transistors **TP** und mit jeweils dem zweiten Anschluss **TPb** des ersten p-Transistors **TP** und des zweiten p-Transistors **TP** elektrisch leitfähig verbunden. Der erste Anschluss **121** des p-Stromspiegels **120c** ist mit jeweils dem ersten Anschluss **TPa** des dritten p-Transistors **TP** und des vierten p-Transistors **TP** elektrisch leitfähig verbunden und der dritte Anschluss **123** des p-Stromspiegels **120c** ist mit dem dritten Anschluss **TPc** des ersten p-Transistors **TP** elektrisch leitfähig verbunden. Der dritte Anschluss **TPc** des dritten p-Transistors **TP** ist mit dem ersten Anschluss **TPa** des ersten p-Transistors **TP** elektrisch leitfähig verbunden und der erste Anschluss **TPa** des zweiten p-Transistors **TP** ist mit dem dritten Anschluss **TPc** des vierten p-Transistors **TP** und jeweils dem zweiten Anschluss **TPb** des dritten p-Transistors **TP** und des vierten p-Transistors **TP** elektrisch leitfähig verbunden.

Fig. 6 stellt drei mögliche schematische Ausführungsformen (**130a**, **130b** und **130c**) einer erfindungsgemäßen elektrischen Schaltung **130** für eine n-Stromspiegel **130** dar. Wie in **Fig. 6** schematisch dargestellt, umfasst die erste Ausführungsform **130a** einen ersten n-Transistor **TN** und einen zweiten n-Transistor **TN** mit jeweils einen ersten Anschluss **TNa**, einen zweiten Anschluss **TNb** und einen dritten Anschluss **TNc**, die zweite Ausführungsform **130b** umfasst einen ersten n-Transistor **TN**, einen zweiten n-Transistor **TN** und einen dritten n-Transistor **TN** mit jeweils einen ersten Anschluss **TNa**, einen zweiten Anschluss **TNb** und einen dritten Anschluss **TNc** und die dritte Ausführungsform **130c** umfasst einen ersten n-Transistor **TN**, einen zweiten n-Transistor **TN**, einen dritten n-Transistor **TN** und einen vierten n-Transistor **TN** mit jeweils einen ersten Anschluss **TNa**, einen zweiten Anschluss **TNb** und einen dritten Anschluss **TNc**.

Bei der ersten Ausführungsform **130a** ist der dritte Anschluss **133** des n-Stromspiegels **130a** mit dem dritten Anschluss **TNc** des zweiten n-Transistors **TN** und mit jeweils dem zweiten Anschluss **TNb** des ersten n-Transistors **TN** und des zweiten n-Transistors **TN** elektrisch leitfähig verbunden. Der erste Anschluss **131** des n-Stromspiegels **130a** ist mit jeweils dem ersten Anschluss **TNa** des ersten n-Transistors **TN** und des zweiten n-Transistors **TN** elektrisch leitfähig verbunden und der zweite Anschluss **132** des n-Stromspiegels **130a** ist mit dem dritten Anschluss **TNc** des ersten n-Transistors **TN** elektrisch leitfähig verbunden.

Bei der zweiten Ausführungsform **130b** ist der dritte Anschluss **133** des n-Stromspiegels **130b** mit dem dritten Anschluss **TNc** des zweiten n-Transistor **TN** und mit dem zweiten Anschluss **TNb** des dritten n-Transistors **TN** elektrisch leitfähig verbunden. Der erste Anschluss **131** des n-Stromspiegels **130b** ist mit jeweils dem ersten Anschluss **TNa** des ersten n-Transistors **TN** und des zweiten n-Transistors **TN** elektrisch leitfähig verbunden und der zweite Anschluss **132** des n-Stromspiegels **130b** ist mit dem dritten Anschluss **TNc** des ersten n-Transistors **TN** elektrisch leitfähig verbunden. Der zweite Anschluss **TNb** des ersten n-Transistors **TN** ist mit dem zweiten Anschluss **TNb** des zweiten n-Transistors **TN** und dem ersten Anschluss **TNa** des dritten n-Transistors **TN** elektrisch leitfähig verbunden und der dritte Anschluss **TNc** des dritten n-Transistors **TN** ist mit der positiven Spannungsversorgung **+Ub** elektrisch leitfähig verbunden.

Bei der dritten Ausführungsform **130c** ist der dritte Anschluss **133** des n-Stromspiegels **130c** mit dem dritten Anschluss **TNc** des zweiten n-Transistor **TN** und mit jeweils dem zweiten Anschluss **TNb** des ersten n-Transistors **TN** und des zweiten n-Transistors **TN** elektrisch leitfähig verbunden. Der erste Anschluss **131** des n-Stromspiegels **130c** ist mit jeweils dem ersten Anschluss **TNa** des dritten n-Transistors **TN** und des vierten n-Transistors **TN** elektrisch leitfähig verbunden und der zweite Anschluss **132** des n-Stromspiegels **130c** ist mit dem dritten Anschluss **TNc** des ersten

n-Transistors **TN** elektrisch leitfähig verbunden. Der dritte Anschluss **TNc** des dritten n-Transistors **TN** ist mit dem ersten Anschluss **TNa** des ersten n-Transistors **TN** elektrisch leitfähig verbunden und der erste Anschluss **TNa** des zweiten n-Transistors **TN** ist mit dem dritten Anschluss **TNc** des vierten n-Transistors **TN** und jeweils dem zweiten Anschluss **TNb** des dritten n-Transistors **TN** und des vierten n-Transistors **TN** elektrisch leitfähig verbunden.

Fig. 7 stellt schematisch eine Ausführungsform einer erfindungsgemäßen elektrischen Schaltung **800** für einen komplementären Differenzverstärker mit N Differenzeingangsstufen gemäß dem Gegenstand des unabhängigen Anspruchs **8** und **9** dar. Wie in **Fig. 7** schematisch dargestellt, umfasst die elektrische Schaltung **800** N Differenzeingangsstufen **110** $\{N \in \mathbb{N} \cap N \geq 2\}$, $2N$ Eingänge (einen ersten Eingang **E1** bis $2N$ -ten Eingang **E(2N)**), einen ersten Ausgang **A1**, einen zweiten Ausgang **A2**, einen dritten Ausgang **A3**, einen vierten Ausgang **A4**, einen p-Stromspiegel **120**, einen n-Stromspiegel **130**, eine negative Spannungsversorgung **-Ub** und eine positive Spannungsversorgung **+Ub**. Jede der N Eingangsstufen stellt jeweils einen ersten Anschluss **111**, einen zweiten Anschluss **112**, einen dritten Anschluss **113**, einen vierten Anschluss **114**, einen fünften Anschluss **115** und einen sechsten Anschluss **116**. Der p-Stromspiegel **120** stellt einen ersten Anschluss **121**, einen zweiten Anschluss **122** und einen dritten Anschluss **123** und der n-Stromspiegel **130** stellt einen ersten Anschluss **131**, einen zweiten Anschluss **132** und einen dritten Anschluss **133** bereit. Der dritte Anschluss **123** des p-Stromspiegels **120** ist mit dem ersten Ausgang **A1** und jeweils mit dem ersten Anschluss **111** der N Differenzeingangsstufen **110** elektrisch leitfähig verbunden und der zweite Anschluss **122** des p-Stromspiegels **120** ist mit dem dritten Ausgang **A3** und jeweils mit dem zweiten Anschluss **112** der N Differenzeingangsstufen **110** elektrisch leitfähig verbunden. Der erste Anschluss **121** des p-Stromspiegels **120** ist mit der positiven

Spannungsversorgung $+U_b$ elektrisch leitfähig verbunden. Die ungeradzahligen Eingänge $E(2x-1) \{x \in N\}$ sind jeweils mit dem fünften Anschluss **115** der jeweiligen x-ten Differenzeingangsstufe **110** elektrisch leitfähig verbunden und die geradzahligen Eingänge $E(2x) \{x \in N\}$ sind jeweils mit dem sechsten Anschluss **116** der jeweiligen x-ten Differenzeingangsstufe **110** elektrisch leitfähig verbunden. Dabei repräsentiert x eine natürliche Zahl im Bereich von 1 bis N und fungiert als eine Laufvariable. Der dritte Anschluss **133** des n-Stromspiegels **130** ist mit dem vierten Ausgang **A4** und jeweils mit dem vierten Anschluss **114** der N Differenzeingangsstufen **110** elektrisch leitfähig verbunden und der zweite Anschluss **132** des n-Stromspiegels **130** ist mit dem zweiten Ausgang **A2** und jeweils mit dem dritten Anschluss **113** der N Differenzeingangsstufen **110** elektrisch leitfähig verbunden. Der erste Anschluss **131** des n-Stromspiegels **130** ist mit der negativen Spannungsversorgung $-U_b$ elektrisch leitfähig verbunden.

Literaturliste

- [1] Tietze, Ulrich; Schenk, Christoph: „Halbleiter-Schaltungstechnik.“; 11. Berlin; Heidelberg; New York : Springer-Verlag, 1999. – ISBN 3-540-64192-0
- 5 [2] Stonchino, Giovanni: “Ultra-fast Amplifier.” In: ELECTRONICS WORLD (1995), 10, S. 835-841

Bezugszeichenliste

- 100..... eine erste Ausführungsform einer elektrischen Schaltung eines Differenzverstärkers;
- 5 110..... Differenzeingangsstufe
- 111..... Elektrischer leitfähiger Anschluss von der Differenzeingangsstufe 110
- 112..... Elektrischer leitfähiger Anschluss von der Differenzeingangsstufe 110
- 10 113..... Elektrischer leitfähiger Anschluss von der Differenzeingangsstufe 110
- 114..... Elektrischer leitfähiger Anschluss von der Differenzeingangsstufe 110
- 15 115..... Elektrischer leitfähiger Anschluss von der Differenzeingangsstufe 110
- 116..... Elektrischer leitfähiger Anschluss von der Differenzeingangsstufe 110
- 120..... p-Stromspiegel
- 20 121..... Elektrischer leitfähiger Anschluss von des p-Stromspiegels 120
- 122..... Elektrischer leitfähiger Anschluss von des p-Stromspiegels 120
- 123..... Elektrischer leitfähiger Anschluss von des p-Stromspiegels 120
- 25 130..... n-Stromspiegel
- 131..... Elektrischer leitfähiger Anschluss von des n-Stromspiegels 130

- 132..... Elektrischer leitfähiger Anschluss von des n-Strom-
spiegels 130
- 133..... Elektrischer leitfähiger Anschluss von des n-Strom-
spiegels 130
- 5 140..... n-Transistorverschaltung
- 141..... Elektrischer leitfähiger Anschluss der n-Transistor-
verschaltung 140
- 142..... Elektrischer leitfähiger Anschluss der n-Transistor-
verschaltung 140
- 10 143..... Elektrischer leitfähiger Anschluss der n-Transistor-
verschaltung 140
- 150..... p-Transistorverschaltung
- 151..... Elektrischer leitfähiger Anschluss der p-Transistor-
verschaltung 150
- 15 152..... Elektrischer leitfähiger Anschluss der p-Transistor-
verschaltung 150
- 153..... Elektrischer leitfähiger Anschluss der p-Transistor-
verschaltung 150
- 160..... Erste Konstantstromquelle
- 20 161..... Elektrischer leitfähiger Anschluss von der erste Kon-
stantstromquelle 160
- 162..... Elektrischer leitfähiger Anschluss von der erste Kon-
stantstromquelle 160
- 170..... Zweite Konstantstromquelle
- 25 171..... Elektrischer leitfähiger Anschluss von der zweite Kon-
stantstromquelle 170

172..... Elektrischer leitfähiger Anschluss von der zweite Konstantstromquelle **170**

180..... Widerstandsverschaltung

181..... Elektrischer leitfähiger Anschluss von der Widerstandsverschaltung **180**

182..... Elektrischer leitfähiger Anschluss von der Widerstandsverschaltung **180**

TN..... n-Transistor, der entweder als ein NPN-Bipolartransistor oder als ein n-Feldeffekttransistor mit jeweils drei Anschlüssen realisiert sein kann

TNa..... Erster Anschluss des n-Transistors **TN**, wobei dieser für einen NPN-Bipolartransistor als Emitter und für einen n-Feldeffekttransistor als Source bezeichnet wird

TNb..... Zweiter Anschluss des n-Transistors **TN**, wobei dieser für einen NPN-Bipolartransistor als Basis und für einen n-Feldeffekttransistor als Gate bezeichnet wird

TNc..... Dritter Anschluss des n-Transistors **TN**, wobei dieser für einen NPN-Bipolartransistor als Kollektor und für einen n-Feldeffekttransistor als Drain bezeichnet wird

TP..... p-Transistor, der entweder als ein PNP-Bipolartransistor oder als ein p-Feldeffekttransistor mit jeweils drei Anschlüssen realisiert sein kann

TPa..... Erster Anschluss des p-Transistors **TP**, wobei dieser für einen PNP-Bipolartransistor als Emitter und für einen p-Feldeffekttransistor als Source bezeichnet wird

TPb..... Zweiter Anschluss des p-Transistors **TP**, wobei dieser

für einen PNP-Bipolartransistor als Basis und für einen p-Feldeffekttransistor als Gate bezeichnet wird

TPc..... Dritter Anschluss des p-Transistors **TP**, wobei dieser
für einen PNP-Bipolartransistor als Kollektor und für
5 einen p-Feldeffekttransistor als Drain bezeichnet wird

-Ub..... Negative Spannungsquelle

+Ub..... Positive Spannungsquelle

E1-E4..... Eingänge des Differenzverstärkers

E (x) x-ter Eingang des Differenzverstärkers

10 **A1-A4**..... Ausgänge des Differenzverstärkers

Ansprüche:

1. Elektrische Schaltung (100) für einen komplementären Differenzverstärkers, umfassend:

5 1.1. zwei Differenzeingangsstufen (110) mit einem ersten Anschluss (111), einem zweiten Anschluss (112), einem dritten Anschluss (113), einem vierten Anschluss (114), einem fünften Anschluss (115) und einem sechsten Anschluss (116), umfassend:

10 1.1.1. eine erste n-Transistorverschaltung (140) mit einem ersten Anschluss (141), einem zweiten Anschluss (142) und einem dritten Anschluss (143),

15 1.1.1.1. wobei der dritte Anschluss (143) der ersten n-Transistorverschaltung (140) mit dem ersten Anschluss (111) der Differenzeingangsstufen (110) elektrisch leitfähig verbunden ist;

20 1.1.2. eine erste p-Transistorverschaltung (150) mit einem ersten Anschluss (151), einem zweiten Anschluss (152) und einem dritten Anschluss (153),

25 1.1.2.1. wobei der dritte Anschluss (153) der ersten p-Transistorverschaltung (150) mit dem dritten Anschluss (113) der Differenzeingangsstufen (110) elektrisch leitfähig verbunden ist,

und

30 1.1.2.2. wobei der zweite Anschluss (142) der ersten n-Transistorverschaltung (140) mit dem zweiten Anschluss (152) der

ersten p-Transistorverschaltung (150)
und mit dem fünften Anschluss (115)
der Differenzeingangsstufen (110)
elektrisch leitfähig verbunden ist;

5 1.1.3. eine zweite n-Transistorverschaltung (140) mit
 einem ersten Anschluss (141), einem zweiten An-
 schluss (142) und einem dritten Anschluss
 (143),

10 1.1.3.1. wobei der dritte Anschluss (143) der
 zweiten n-Transistorverschaltung
 (140) mit dem zweiten Anschluss (112)
 der Differenzeingangsstufen (110)
 elektrisch leitfähig verbunden ist;

15 1.1.4. eine zweite p-Transistorverschaltung (150) mit
 einem ersten Anschluss (151), einem zweiten An-
 schluss (152) und einem dritten Anschluss
 (153),

20 1.1.4.1. wobei der dritte Anschluss (153) der
 zweiten p-Transistorverschaltung
 (150) mit dem vierten Anschluss (114)
 der Differenzeingangsstufen (110)
 elektrisch leitfähig verbunden ist,

und

25 1.1.4.2. wobei der zweite Anschluss (142) der
 zweiten n-Transistorverschaltung
 (140) mit dem zweiten Anschluss (152)
 der zweiten p-Transistorverschaltung
 (150) und mit dem sechsten Anschluss
 (116) der Differenzeingangsstufen
30 (110) elektrisch leitfähig verbunden
 ist;

1.1.5. vier Widerstandsverschaltungen (180) mit jeweils einem ersten Anschluss (181) und einem zweiten Anschluss (182),

5 1.1.5.1. wobei der erste Anschluss (181) der ersten Widerstandsverschaltung (180) mit dem ersten Anschluss (141) der ersten n-Transistorverschaltung (140) elektrisch leitfähig verbunden ist,

10 1.1.5.2. wobei der zweite Anschluss (182) der zweiten Widerstandsverschaltung (180) mit dem ersten Anschluss (141) der zweiten n-Transistorverschaltung (140) elektrisch leitfähig verbunden ist,

15 1.1.5.3. wobei der erste Anschluss (181) der dritten Widerstandsverschaltung (180) mit dem ersten Anschluss (151) der ersten p-Transistorverschaltung (150) elektrisch leitfähig verbunden ist,

20 und

1.1.5.4. wobei der zweite Anschluss (182) der vierten Widerstandsverschaltung (180) mit dem ersten Anschluss (151) der zweiten p-Transistorverschaltung (150) elektrisch leitfähig verbunden ist;

25 1.1.6. eine negative Spannungsversorgung (-Ub), derart eingerichtet, dass eine negative elektrische Spannung bereitstellbar ist und eine positive

Spannungsversorgung **(+Ub)**, derart eingerichtet, dass eine positive elektrische Spannung bereitstellbar ist;

5 1.1.7. eine erste Konstantstromquelle **(160)**, derart eingerichtet, dass ein elektrischer Strom bereitstellbar ist, mit einem ersten Anschluss **(161)** und einem zweiten Anschluss **(162)**,

10 1.1.7.1. wobei der erste Anschluss **(161)** der ersten Konstantstromquelle **(160)** mit dem zweiten Anschluss **(182)** der ersten Widerstandsverschaltung **(180)** und dem ersten Anschluss **(181)** der zweiten Widerstandsverschaltung **(180)** elektrisch leitfähig verbunden ist,

15 und

1.1.7.2. wobei der zweite Anschluss **(162)** der ersten Konstantstromquelle **(160)** mit der negativen Spannungsversorgung **(-Ub)** elektrisch leitfähig verbunden
20 ist;

und

1.1.8. eine zweite Konstantstromquelle **(170)**, derart eingerichtet, dass ein elektrischer Strom bereitstellbar ist, mit einem ersten Anschluss
25 **(171)** und einem zweiten Anschluss **(172)**,

1.1.8.1. wobei der erste Anschluss **(171)** der zweiten Konstantstromquelle **(170)** mit dem zweiten Anschluss **(182)** der dritten Widerstandsverschaltung **(180)** und
30 dem ersten Anschluss **(181)** der vierten

Widerstandsverschaltung (180) elektrisch leitfähig verbunden ist,

und

1.1.8.2. wobei der zweite Anschluss (172) der zweiten Konstantstromquelle (170) mit der positiven Spannungsversorgung (+U_b) elektrisch leitfähig verbunden ist;

1.2. einen ersten Eingang (E1), einen zweiten Eingang (E2), einen dritten Eingang (E3) und einen vierten Eingang (E4), wobei jeder der Eingänge (E1, E2, E3, E4) derart eingerichtet ist, dass durch jeden der Eingänge (E1, E2, E3, E4) jeweils ein elektrisches Signal hindurch leitbar ist,

1.2.1. wobei der erste Eingang (E1) mit dem fünften Anschluss (115) der ersten Differenzeingangsstufe (110) elektrisch leitfähig verbunden ist,

1.2.2. wobei der zweite Eingang (E2) mit dem sechsten Anschluss (116) der ersten Differenzeingangsstufe (110) elektrisch leitfähig verbunden ist,

1.2.3. wobei der dritte Eingang (E3) mit dem fünften Anschluss (115) der zweiten Differenzeingangsstufe (110) elektrisch leitfähig verbunden ist,

und

1.2.4. wobei der vierte Eingang (E4) mit dem sechsten Anschluss (116) der zweiten Differenzeingangsstufe (110) elektrisch leitfähig verbunden ist;

1.3. einen ersten Ausgang (A1), einen zweiten Ausgang (A2), einen dritten Ausgang (A3) und einen vierten Ausgang (A4), wobei jeder der Ausgänge (A1, A2, A3, A4) derart

eingerrichtet ist, dass durch jeden der Ausgnge (A1, A2, A3, A4) jeweils ein elektrisches Signal hindurch leitbar ist,

1.3.1. wobei der erste Ausgang (A1) mit dem ersten Anschluss (111) der ersten und zweiten Differenzeingangsstufe (110) elektrisch leitfhig verbunden ist,

1.3.2. wobei der zweite Ausgang (A2) mit dem dritten Anschluss (113) der ersten und zweiten Differenzeingangsstufe (110) elektrisch leitfhig verbunden ist,

1.3.3. wobei der dritte Ausgang (A3) mit dem zweiten Anschluss (112) der ersten und zweiten Differenzeingangsstufe (110) elektrisch leitfhig verbunden ist,

und

1.3.4. wobei der vierte Ausgang (A4) mit dem vierten Anschluss (114) der ersten und zweiten Differenzeingangsstufe (110) elektrisch leitfhig verbunden ist;

1.4. einen p-Stromspiegel (120) mit einem ersten Anschluss (121), einem zweiten Anschluss (122) und einem dritten Anschluss (123),

1.4.1. wobei der erste Anschluss (121) mit der positiven Spannungsversorgung (+Ub) elektrisch leitfhig verbunden ist,

1.4.2. wobei der zweite Anschluss (122) mit dem dritten Ausgang (A3) und mit dem zweiten Anschluss (112) der ersten und zweiten Differenzeingangsstufe (110) elektrisch leitfhig verbunden ist,

und

1.4.3. wobei der dritte Anschluss **(123)** mit dem ersten Ausgang **(A1)** und mit dem ersten Anschluss **(111)** der ersten und zweiten Differenzeingangsstufe **(110)** elektrisch leitfähig verbunden ist;

und

1.5. einen n-Stromspiegel **(130)** mit einem ersten Anschluss **(131)**, einem zweiten Anschluss **(132)** und einem dritten Anschluss **(133)**,

1.5.1. wobei der erste Anschluss **(131)** mit der negativen Spannungsversorgung **(-Ub)** elektrisch leitfähig verbunden ist,

1.5.2. wobei der zweite Anschluss **(132)** mit dem zweiten Ausgang **(A2)** und mit dem dritten Anschluss **(113)** der ersten und zweiten Differenzeingangsstufe **(110)** elektrisch leitfähig verbunden ist,

und

1.5.3. wobei der dritte Anschluss **(133)** mit dem vierten Ausgang **(A4)** und mit dem vierten Anschluss **(114)** der ersten und zweiten Differenzeingangsstufe **(110)** elektrisch leitfähig verbunden ist.

2. Elektrische Schaltung (200) gemäß Anspruch 1,

2.1. wobei die n-Transistorverschaltung **(140, 140a)** der Differenzeingangsstufen **(110)** jeweils mittels eines n-Transistors **(TN)** mit jeweils einem ersten Anschluss **(TNa)**, einem zweiten Anschluss **(TNb)** und einem dritten Anschluss **(TNc)** gebildet ist,

2.1.1. wobei der erste Anschluss **(141)** der n-Transis-

torverschaltung (140, 140a) mit dem ersten Anschluss (TNa) des n-Transistors (TN) elektrisch leitfähig verbunden ist,

2.1.2. wobei der zweite Anschluss (142) der n-Transistorverschaltung (140, 140a) mit dem zweiten Anschluss (TNb) des n-Transistors (TN) elektrisch leitfähig verbunden ist,

und

2.1.3. wobei der dritte Anschluss (143) der n-Transistorverschaltung (140, 140a) mit dem dritten Anschluss (TNc) des n-Transistors (TN) elektrisch leitfähig verbunden ist;

und

2.2. wobei die p-Transistorverschaltung (150, 150a) der Differenzeingangsstufen (110) jeweils mittels eines p-Transistors (TP) mit jeweils einem ersten Anschluss (TPa), einem zweiten Anschluss (TPb) und einem dritten Anschluss (TPc) gebildet ist,

2.2.1. wobei der erste Anschluss (151) der p-Transistorverschaltung (150, 150a) mit dem ersten Anschluss (TPa) des p-Transistors (TP) elektrisch leitfähig verbunden ist,

2.2.2. wobei der zweite Anschluss (152) der p-Transistorverschaltung (150, 150a) mit dem zweiten Anschluss (TPb) des p-Transistors (TP) elektrisch leitfähig verbunden ist,

und

2.2.3. wobei der dritte Anschluss (153) der p-Transistorverschaltung (150, 150a) mit dem dritten Anschluss (TPc) des p-Transistors (TP) elektrisch

leitfähig verbunden ist.

3. Elektrische Schaltung (300) gemäß Anspruch 1,

3.1. wobei die n-Transistorverschaltung (140, 140b) der Differenzeingangsstufen (110) jeweils aus einer Darlington-Schaltung, umfassend einen ersten n-Transistor (TN) und einen zweiten n-Transistor (TN) mit jeweils einem ersten Anschluss (TNa), einem zweiten Anschluss (TNb) und einem dritten Anschluss (TNc), gebildet ist,

3.1.1. wobei der erste Anschluss (TNa) des ersten n-Transistors (TN) mit dem zweiten Anschluss (TNb) des zweiten n-Transistors (TN) elektrisch leitfähig verbunden ist,

3.1.2. wobei der erste Anschluss (141) der n-Transistorverschaltung (140, 140b) mit dem ersten Anschluss (TNa) des zweiten n-Transistors (TN) elektrisch leitfähig verbunden ist,

3.1.3. wobei der zweite Anschluss (142) der n-Transistorverschaltung (140, 140b) mit dem zweiten Anschluss (TNb) des ersten n-Transistors (TN) elektrisch leitfähig verbunden ist,

und

3.1.4. wobei der dritte Anschluss (143) der n-Transistorverschaltung (140, 140b) jeweils mit dem dritten Anschluss (TNc) des ersten n-Transistors (TN) und zweiten n-Transistors (TN) elektrisch leitfähig verbunden ist;

und

3.2. wobei die p-Transistorverschaltung (150, 150b) der Differenzeingangsstufen (110) jeweils aus einer Darlington-Schaltung, umfassend einen ersten p-Transistor

(TP) und einen zweiten p-Transistor (TP) mit jeweils einem ersten Anschluss (TPa), einem zweiten Anschluss (TPb) und einem dritten Anschluss (TPc), gebildet ist,

3.2.1. wobei der erste Anschluss (TPa) des ersten p-Transistors (TP) mit dem zweiten Anschluss (TPb) des zweiten p-Transistors (TP) elektrisch leitfähig verbunden ist,

3.2.2. wobei der erste Anschluss (151) der p-Transistorverschaltung (150, 150b) mit dem ersten Anschluss (TPa) des zweiten p-Transistors (TP) elektrisch leitfähig verbunden ist,

3.2.3. wobei der zweite Anschluss (152) der p-Transistorverschaltung (150, 150b) mit dem zweiten Anschluss (TPb) des ersten p-Transistors (TP) elektrisch leitfähig verbunden ist,

und

3.2.4. wobei der dritte Anschluss (153) der p-Transistorverschaltung (150, 150b) jeweils mit dem dritten Anschluss (TPc) des ersten p-Transistors (TP) und des zweiten p-Transistors (TP) elektrisch leitfähig verbunden ist.

4. Elektrische Schaltung (400) gemäß Anspruch 1,

4.1. wobei die n-Transistorverschaltung (140, 140c) der Differenzeingangsstufen (110) jeweils aus einer Sziklai-Schaltung, umfassend einen n-Transistor (TN), mit jeweils einem ersten Anschluss (TNa), einem zweiten Anschluss (TNb) und einem dritten Anschluss (TNc), und einen p-Transistor (TP), mit jeweils einem ersten Anschluss (TPa), einem zweiten Anschluss (TPb) und einem dritten Anschluss (TPc) gebildet ist,

4.1.1. wobei der dritte Anschluss (**TNc**) des n-Transistors (**TN**) mit dem zweiten Anschluss (**TPb**) des p-Transistors (**TP**) elektrisch leitfähig verbunden ist,

5 4.1.2. wobei der erste Anschluss (**141**) der n-Transistorverschaltung (**140**, **140c**) mit dem ersten Anschluss (**TNa**) des n-Transistors (**TN**) und dem dritten Anschluss (**TPc**) des p-Transistors (**TP**) elektrisch leitfähig verbunden ist,

10 4.1.3. wobei der zweite Anschluss (**142**) der n-Transistorverschaltung (**140**, **140c**) mit dem zweiten Anschluss (**TNb**) des n-Transistors (**TN**) elektrisch leitfähig verbunden ist,

und

15 4.1.4. wobei der dritte Anschluss (**143**) der n-Transistorverschaltung (**140**, **140c**) mit dem ersten Anschluss (**TPa**) des p-Transistors (**TP**) elektrisch leitfähig verbunden ist;

und

20 4.2. wobei die p-Transistorverschaltung (**150**, **150c**) der Differenzeingangsstufen (**110**) jeweils aus einer Sziklai-Schaltung, umfassend einen p-Transistor (**TP**), mit jeweils einem ersten Anschluss (**TPa**), einem zweiten Anschluss (**TPb**) und einem dritten Anschluss (**TPc**), und
25 einen n-Transistor (**TN**), mit jeweils einem ersten Anschluss (**TNa**), einem zweiten Anschluss (**TNb**) und einem dritten Anschluss (**TNc**) gebildet ist,

30 4.2.1. wobei der dritte Anschluss (**TPc**) des p-Transistors (**TP**) mit dem zweiten Anschluss (**TNb**) des n-Transistors (**TN**) elektrisch leitfähig verbunden ist,

4.2.2. wobei der erste Anschluss (151) der p-Transistorverschaltung (150, 150c) mit dem ersten Anschluss (TPa) des p-Transistors (TP) und dem dritten Anschluss (TNc) des n-Transistors (TN) elektrisch leitfähig verbunden ist,

4.2.3. wobei der zweite Anschluss (152) der p-Transistorverschaltung (150, 150c) mit dem zweiten Anschluss (TPb) des p-Transistors (TP) elektrisch leitfähig verbunden ist,

und

4.2.4. wobei der dritte Anschluss (153) der p-Transistorverschaltung (150, 150c) mit dem ersten Anschluss (TNa) des n-Transistors (TN) elektrisch leitfähig verbunden ist.

5. Elektrische Schaltung (500) gemäß einem der vorhergehenden Ansprüche 2 bis 4,

5.1. wobei der p-Stromspiegel (120, 120a), umfassend einen ersten p-Transistor (TP) und einen zweiten p-Transistor (TP), mit jeweils einem ersten Anschluss (TPa), einem zweiten Anschluss (TPb) und einem dritten Anschluss (TPc), gebildet ist,

5.1.1. wobei der erste Anschluss (121) des p-Stromspiegels (120, 120a) jeweils mit dem ersten Anschluss (TPa) des ersten p-Transistors (TP) und des zweiten p-Transistors (TP) elektrisch leitfähig verbunden ist,

5.1.2. wobei der zweite Anschluss (122) des p-Stromspiegels (120, 120a) mit dem dritten Anschluss (TPc) des zweiten p-Transistors (TP) und jeweils mit dem zweiten Anschluss (TPb) des ers-

ten p-Transistors **(TP)** und des zweiten p-Transistors **(TP)** elektrisch leitfähig verbunden ist,

und

5 5.1.3. wobei der dritte Anschluss **(123)** des p-Stromspiegels **(120, 120a)** mit dem dritten Anschluss **(TPc)** des ersten p-Transistors **(TP)** elektrisch leitfähig verbunden ist;

und

10 5.2. wobei der n-Stromspiegel **(130, 130a)**, umfassend einen ersten n-Transistor **(TN)** und einen zweiten n-Transistor **(TN)**, mit jeweils einem ersten Anschluss **(TNa)**, einem zweiten Anschluss **(TNb)** und einem dritten Anschluss **(TNc)**, gebildet ist,

15 5.2.1. wobei der erste Anschluss **(131)** des n-Stromspiegels **(130, 130a)** jeweils mit dem ersten Anschluss **(TNa)** des ersten n-Transistors **(TN)** und zweiten n-Transistors **(TN)** elektrisch leitfähig verbunden ist,

20 5.2.2. wobei der zweite Anschluss **(132)** des n-Stromspiegels **(130, 130a)** mit dem dritten Anschluss **(TNc)** des ersten n-Transistors **(TN)** elektrisch leitfähig verbunden ist,

und

25 5.2.3. wobei der dritte Anschluss **(133)** des n-Stromspiegels **(130, 130a)** mit dem dritten Anschluss **(TNc)** des zweiten n-Transistors **(TN)** und jeweils mit dem zweiten Anschluss **(TNb)** des ersten n-Transistors **(TN)** und zweiten n-Transistors **(TN)** elektrisch leitfähig verbunden ist.

30

6. Elektrische Schaltung (600) gemäß einem der vorhergehenden Ansprüche 2 bis 4,

6.1. wobei der p-Stromspiegel (120, 120b) aus einem ersten p-Transistor (TP), einem zweiten p-Transistor (TP) und einem dritten p-Transistor (TP), mit jeweils einem ersten Anschluss (TPa), einem zweiten Anschluss (TPb) und einem dritten Anschluss (TPc), gebildet ist,

6.1.1. wobei jeweils der zweite Anschluss (TPb) des ersten p-Transistors (TP) und zweiten p-Transistors (TP) mit dem ersten Anschluss (TPa) des dritten p-Transistors (TP) elektrisch leitfähig verbunden sind,

6.1.2. wobei der dritte Anschluss (TPc) des dritten p-Transistors (TP) mit der negativen Spannungsversorgung (-Ub) elektrisch leitfähig verbunden ist,

6.1.3. wobei der erste Anschluss (121) des p-Stromspiegels (120, 120b) jeweils mit dem ersten Anschluss (TPa) des ersten p-Transistors (TP) und des zweiten p-Transistors (TP) elektrisch leitfähig verbunden ist,

6.1.4. wobei der zweite Anschluss (122) des p-Stromspiegels (120, 120b) mit dem zweiten Anschluss (TPb) des dritten p-Transistors (TP) und dem dritten Anschluss (TPc) des zweiten p-Transistors (TP) elektrisch leitfähig verbunden ist,

und

6.1.5. wobei der dritte Anschluss (123) des p-Stromspiegels (120, 120b) mit dem dritten Anschluss (TPc) des ersten p-Transistors (TP) elektrisch leitfähig verbunden ist;

und

6.2. wobei der n-Stromspiegel (130, 130b) aus einem ersten n-Transistor (TN), einem zweiten n-Transistor (TN) und einem dritten n-Transistor (TN), mit jeweils einem ersten Anschluss (TNa), einem zweiten Anschluss (TNb) und einem dritten Anschluss (TNc), gebildet ist,

6.2.1. wobei jeweils der zweite Anschluss (TNb) des ersten n-Transistors (TN) und des zweiten n-Transistors (TN) mit dem ersten Anschluss (TNa) des dritten n-Transistors (TN) elektrisch leitfähig verbunden sind,

6.2.2. wobei der dritte Anschluss (TNc) des dritten n-Transistors (TN) mit der positiven Spannungsversorgung (+Ub) elektrisch leitfähig verbunden ist,

6.2.3. wobei der erste Anschluss (131) des n-Stromspiegels (130, 130b) mit jeweils dem ersten Anschluss (TNa) des ersten n-Transistors (TN) und des zweiten n-Transistors (TN) elektrisch leitfähig verbunden ist,

6.2.4. wobei der zweite Anschluss (132) des n-Stromspiegels (130, 130b) mit dem dritten Anschluss (TNc) des ersten n-Transistors (TN) elektrisch leitfähig verbunden ist,

und

6.2.5. wobei der dritte Anschluss (133) des n-Stromspiegels (130, 130b) mit dem zweiten Anschluss (TNb) des dritten n-Transistors (TN) und dem dritten Anschluss (TNc) des zweiten n-Transistors (TN) elektrisch leitfähig verbunden ist.

7. Elektrische Schaltung (700) gemäß einem der vorhergehenden Ansprüche 2 bis 4,

7.1. wobei der p-Stromspiegel (120, 120c) aus einem ersten p-Transistor (TP), einem zweiten p-Transistor (TP), einem dritten p-Transistor (TP) und einem vierten p-Transistor (TP), mit jeweils einem ersten Anschluss (TPa), einem zweiten Anschluss (TPb) und einem dritten Anschluss (TPc), gebildet ist,

7.1.1. wobei jeweils der zweite Anschluss (TPb) des dritten p-Transistors (TP) und vierten p-Transistors (TP), mit dem ersten Anschluss (TPa) des zweiten p-Transistors (TP) und dem dritten Anschluss (TPc) des vierten p-Transistors (TP) elektrisch leitfähig verbunden sind,

7.1.2. wobei der erste Anschluss (TPa) des ersten p-Transistors (TP) mit dem dritten Anschluss (TPc) des dritten p-Transistors (TP) elektrisch leitfähig verbunden ist,

7.1.3. wobei der zweite Anschluss (TPb) des ersten p-Transistors (TP), mit dem zweiten Anschluss (TPb) des zweiten p-Transistors (TP), mit dem dritten Anschluss (TPc) des zweiten p-Transistors (TP) und dem zweiten Anschluss (122) des p-Stromspiegels (120, 120c) elektrisch leitfähig verbunden ist,

7.1.4. wobei der erste Anschluss (121) des p-Stromspiegels (120, 120c) mit jeweils dem ersten Anschluss (TPa) des dritten p-Transistors (TP) und vierten p-Transistors (TP) elektrisch leitfähig verbunden ist,

und

7.1.5. wobei der dritte Anschluss (123) des p-Stromspiegels (120, 120c) mit dem dritten Anschluss (TPc) des ersten p-Transistors (TP) elektrisch leitfähig verbunden ist;

5 und

7.2. wobei der n-Stromspiegel (130, 130c) aus einem ersten n-Transistor (TN), einem zweiten n-Transistor (TN), einem dritten n-Transistor (TN) und einem vierten n-Transistor (TN) mit jeweils einem ersten Anschluss (TNa), einem zweiten Anschluss (TNb) und einem dritten Anschluss (TNc) gebildet ist,

10

7.2.1. wobei jeweils der zweite Anschluss (TNb) des dritten n-Transistors (TN) und vierten n-Transistors (TN), mit dem ersten Anschluss (TNa) des zweiten n-Transistors (TN) und dem dritten Anschluss (TNc) des vierten n-Transistors (TN) elektrisch leitfähig verbunden sind,

15

7.2.2. wobei der erste Anschluss (TNa) des ersten n-Transistors (TN) und dem dritten Anschluss (TNc) des dritten n-Transistors (TN) elektrisch leitfähig verbunden ist,

20

7.2.3. wobei der zweite Anschluss (TNb) des ersten n-Transistors (TN), mit dem zweiten Anschluss (TNb) des zweiten n-Transistor (TN), mit dem dritten Anschluss (TNc) des zweiten n-Transistors (TN) und dem dritten Anschluss (133) des n-Stromspiegels (130, 130c) elektrisch leitfähig verbunden ist,

25

7.2.4. wobei der erste Anschluss (131) des n-Stromspiegels (130, 130c) mit jeweils dem ersten Anschluss (TNa) des dritten n-Transistors (TN)

30

und vierten n-Transistors **(TN)** elektrisch leitfähig verbunden ist,

und

5 7.2.5. wobei der zweite Anschluss **(132)** des n-Stromspiegels **(130)** mit dem dritten Anschluss **(TNc)** des ersten n-Transistors **(TN)** elektrisch leitfähig verbunden ist.

10 8. Elektrische Schaltung **(800)** basierend auf einer der elektrischen Schaltungen **(500, 600, 700)** gemäß einem der vorhergehenden Ansprüche 5 bis 7, wobei die Anzahl der Differenzeingangsstufen **(110)** auf eine beliebige Anzahl N größer zwei und die Anzahl der Eingänge auf eine Anzahl von 2N erweitert ist, mit einer Laufvariablen x

8.1. wobei N eine natürliche Zahl repräsentiert,

15 8.2. wobei x eine natürliche Zahl repräsentiert im Bereich von 1 bis N,

20 8.3. wobei die ersten Anschlüsse **(111)** aller Differenzeingangsstufen **(110)** miteinander, mit dem dritten Anschluss **(123)** des p-Stromspiegels **(120)** und mit dem ersten Ausgang **(A1)** der elektrischen Schaltung **(800)** elektrisch leitfähig verbunden sind,

25 8.4. wobei die zweiten Anschlüsse **(112)** aller Differenzeingangsstufen **(110)** miteinander, mit dem zweiten Anschluss **(122)** des p-Stromspiegels **(120)** und mit dem dritten Ausgang **(A3)** der elektrischen Schaltung **(800)** elektrisch leitfähig verbunden sind,

8.5. wobei die dritten Anschlüsse **(113)** aller Differenzeingangsstufen **(110)** miteinander, mit dem zweiten Anschluss **(132)** des n-Stromspiegels **(130)** und mit dem

zweiten Ausgang **(A2)** der elektrischen Schaltung **(800)** elektrisch leitfähig verbunden sind,

5 **8.6.** wobei die vierten Anschlüsse **(114)** aller Differenzein-
gangsstufen **(110)** miteinander, mit dem dritten An-
schluss **(133)** des n-Stromspiegels **(130)** und mit dem
vierten Ausgang **(A4)** der elektrischen Schaltung **(800)**
elektrisch leitfähig verbunden sind,

10 **8.7.** wobei jeder ungeradzahliger Eingang **(E(2x-1))** jeweils
mit dem fünften Anschluss **(115)** der x-ten Differenz-
eingangsstufe **(110)** elektrisch leitfähig verbunden
ist,

und

15 **8.8.** wobei jeder geradzahlige Eingang **(E(2x))** jeweils mit
dem sechsten Anschluss **(116)** der x-ten Differenzein-
gangsstufe **(110)** elektrisch leitfähig verbunden ist.

9. Elektrische Schaltung **(900)** gemäß Anspruch 8,

9.1. wobei N in einem Bereich von 2 bis 30 liegt.

FIG. 1




FIG. 3




FIG. 4




FIG. 5






FIG. 6







FIG. 7



INTERNATIONAL SEARCH REPORT

International application No.

PCT/EP2020/025096

A. CLASSIFICATION OF SUBJECT MATTER**H03F 3/45**(2006.01)i; **H03F 3/68**(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H03F

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

EPO-Internal, WPI Data

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	US 2018337646 A1 (LU CHIH-WEN [TW] ET AL) 22 November 2018 (2018-11-22) paragraph [0002] - paragraph [0057]; figures 1-13	1-9
X	US 2017249894 A1 (TSUCHI HIROSHI [JP] ET AL) 31 August 2017 (2017-08-31) paragraph [0042] - paragraph [0083]; figures 1-18	1-9
X	IBRAHIM M A ET AL. "A very high-frequency CMOS self-biasing complementary folded cascode differential difference current conveyor with application examples" <i>THE 2002 45TH. MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS. CONFERENCE PROCEEDINGS. TULSA, OK, AUG. 4 - 7, 2002; [MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS], NEW YORK, NY : IEEE, US, Vol. 1, 04 August 2002 (2002-08-04), pages 279-282</i> ISBN: 978-0-7803-7523-9. XP010635205	1-7
A	paragraph [0001] - paragraph [0005]; figure 2	8,9
A	EP 0784885 A2 (PHILIPS ELECTRONICS NV [NL]; PHILIPS ELECTRONICS UK LTD [GB]) 23 July 1997 (1997-07-23) paragraph [0001] - paragraph [0027]; figure 1	1-9



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search

17 April 2020

Date of mailing of the international search report

30 April 2020

Name and mailing address of the ISA/EP

European Patent Office
p.b. 5818, Patentlaan 2, 2280 HV Rijswijk
Netherlands

Telephone No. (+31-70)340-2040

Facsimile No. (+31-70)340-3016

Authorized officer

Rafflenbeul, A

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/EP2020/025096

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)			Publication date (day/month/year)
US	2018337646	A1	22 November 2018	CN	108964617	A	07 December 2018
				US	2018337646	A1	22 November 2018
US	2017249894	A1	31 August 2017	JP	2017153017	A	31 August 2017
				US	2017249894	A1	31 August 2017
				US	2019221153	A1	18 July 2019
EP	0784885	A2	23 July 1997	DE	69625453	D1	30 January 2003
				DE	69625453	T2	25 September 2003
				EP	0784885	A2	23 July 1997
				JP	3848683	B2	22 November 2006
				JP	H11500883	A	19 January 1999
				KR	19980701207	A	15 May 1998
				US	5745007	A	28 April 1998
				WO	9706595	A2	20 February 1997

A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES
 INV. H03F3/45 H03F3/68
 ADD.

Nach der Internationalen Patentklassifikation (IPC) oder nach der nationalen Klassifikation und der IPC

B. RECHERCHIERTE GEBIETE

Recherchierter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole)
 H03F

Recherchierte, aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen

Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe)

EPO-Internal, WPI Data

C. ALS WESENTLICH ANGESEHENE UNTERLAGEN

Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
X	US 2018/337646 A1 (LU CHIH-WEN [TW] ET AL) 22. November 2018 (2018-11-22) Absatz [0002] - Absatz [0057]; Abbildungen 1-13	1-9
X	US 2017/249894 A1 (TSUCHI HIROSHI [JP] ET AL) 31. August 2017 (2017-08-31) Absatz [0042] - Absatz [0083]; Abbildungen 1-18 ----- -/-	1-9



Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen



Siehe Anhang Patentfamilie

* Besondere Kategorien von angegebenen Veröffentlichungen :

"A" Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist

"E" frühere Anmeldung oder Patent, die bzw. das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist

"L" Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erscheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt)

"O" Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht

"P" Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist

"T" Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis des der Erfindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Theorie angegeben ist

"X" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtet werden

"Y" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann naheliegend ist

"&" Veröffentlichung, die Mitglied derselben Patentfamilie ist

Datum des Abschlusses der internationalen Recherche

17. April 2020

Absendedatum des internationalen Recherchenberichts

30/04/2020

Name und Postanschrift der Internationalen Recherchenbehörde

Europäisches Patentamt, P.B. 5818 Patentlaan 2
 NL - 2280 HV Rijswijk
 Tel. (+31-70) 340-2040,
 Fax: (+31-70) 340-3016

Bevollmächtigter Bediensteter

Rafflenbeul, A

C. (Fortsetzung) ALS WESENTLICH ANGESEHENE UNTERLAGEN		
Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
X	IBRAHIM M A ET AL: "A very high-frequency CMOS self-biasing complementary folded cascode differential difference current conveyor with application examples", THE 2002 45TH. MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS. CONFERENCE PROCEEDINGS. TULSA, OK, AUG. 4 - 7, 2002; [MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS], NEW YORK, NY : IEEE, US, Bd. 1, 4. August 2002 (2002-08-04), Seiten 279-282, XP010635205, ISBN: 978-0-7803-7523-9	1-7
A	Absatz [0001] - Absatz [0005]; Abbildung 2 -----	8,9
A	EP 0 784 885 A2 (PHILIPS ELECTRONICS NV [NL]; PHILIPS ELECTRONICS UK LTD [GB]) 23. Juli 1997 (1997-07-23) Absatz [0001] - Absatz [0027]; Abbildung 1 -----	1-9

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

Internationales Aktenzeichen

PCT/EP2020/025096

Im Recherchenbericht angeführtes Patentdokument		Datum der Veröffentlichung	Mitglied(er) der Patentfamilie		Datum der Veröffentlichung
US 2018337646	A1	22-11-2018	CN	108964617 A	07-12-2018
			US	2018337646 A1	22-11-2018

US 2017249894	A1	31-08-2017	JP	2017153017 A	31-08-2017
			US	2017249894 A1	31-08-2017
			US	2019221153 A1	18-07-2019

EP 0784885	A2	23-07-1997	DE	69625453 D1	30-01-2003
			DE	69625453 T2	25-09-2003
			EP	0784885 A2	23-07-1997
			JP	3848683 B2	22-11-2006
			JP	H11500883 A	19-01-1999
			KR	19980701207 A	15-05-1998
			US	5745007 A	28-04-1998
			WO	9706595 A2	20-02-1997
