

(81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国 (除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

— 包括国际检索报告 (条约第21条(3))。

说明书

发明名称: **TFT 基板的制作方法**及 **TFT 基板**

技术领域

[0001] 本发明涉及显示技术领域，尤其涉及一种TFT基板的制作方法及TFT基板。

背景技术

[0002] 在显示技术领域，液晶显示器（Liquid Crystal Display，LCD）与有机发光二极管显示器（Organic Light Emitting

Diode，OLED）等平板显示器已经逐步取代CRT显示器，广泛的应用于液晶电视、手机、个人数字助理、数字相机、计算机屏幕或笔记本电脑屏幕等。

[0003] 显示面板是LCD、OLED的重要组成部分。不论是LCD的显示面板，还是OLED的显示面板，通常都具有薄膜晶体管（Thin Film Transistor，TFT）基板。以LCD的显示面板为例，其主要是由一TFT基板、一彩色滤光片基板（Color Filter，CF）、以及配置于两基板间的液晶层（Liquid Crystal Layer）所构成，其工作原理是通过在TFT基板与CF基板上施加驱动电压来控制液晶层中液晶分子的旋转，将背光模组的光线折射出来产生画面。

[0004] 目前，现有的TFT基板按结构类型主要分为：共平面（Coplanar）型、具有蚀刻阻挡层（Etch Stop Layer，ESL）型、背沟道蚀刻（Back Channel Etch，BCE）型等多种类型。

[0005] 铟镓锌氧化物（Indium Gallium Zinc Oxide，IGZO）由于具有高迁移率、适用于大面积生产、易于由非晶硅（a-Si）制程转换等优势，成为目前薄膜晶体管技术领域内的研究热点。但IGZO-TFT中的IGZO有源层对于工艺和环境非常敏感，因此IGZO-TFT通常采用ESL型结构，通过刻蚀阻挡层ESL并增加一道光罩（Mask）对IGZO有源层进行保护，然而这样就不利于TFT制程成本的降低；同时由于源漏极（SD）与刻蚀阻挡层ESL之间的堆叠，使得TFT器件的沟道尺寸较大，从而造成TFT的导电性能下降。

[0006] 请参阅图1，现有的ESL型TFT基板包括基板100、依次设于基板100上的栅极200、栅极绝缘层300、氧化物半导体层400、蚀刻阻挡层500、源极610、及漏极62

0, 其中, 所述源极610和漏极620分别通过第一过孔510和第二过孔520与氧化物半导体层400相接触。

[0007] 图1所示的ESL型TFT基板采用蚀刻阻挡层500来避免沟道损伤, 但是由于增加了一道蚀刻阻挡层500, 也使得TFT的沟道长度随之增加。在大尺寸OLED显示面板中, 通常使用IGZO/IGSO (铟镓硒氧化物) 这类的氧化物半导体材料作为沟道衬底, 因为其拥有较高的电子迁移率, 适用于大尺寸生产。为了获得更高的分辨力, 更大的开口率, 以及更低功耗, 要求面板在较低的驱动开启电压下获得更大的OLED驱动电流。一般通过缩短TFT沟道长度可以得到更高的漏极电流 (I_{ds}), 但是考虑到现实制程能力, TFT沟道长度的缩短严格受限, 无法显著改善电流驱动能力, 因此通过工艺制程缩短TFT通道长度来改善大尺寸OLED面板的电流驱动能力无法满足现实需要, 亟待改进。

发明概述

技术问题

[0008] 本发明的目的在于提供一种TFT基板的制作方法, 采用双栅极结构, 通过氮化硅层中氢原子的扩散掺杂, 在原有沟道区形成TFT沟道串联结构, 降低两侧沟道阻抗, 等效缩短原沟道长度, 实现双TFT结构, 节约成本, 实际使用中可有效节约空间, 优化空间布局。

[0009] 本发明的目的还在于提供一种TFT基板, 采用双栅极结构, 通过氮化硅层中氢原子的扩散掺杂, 在原有沟道区形成TFT沟道串联结构, 降低两侧沟道阻抗, 等效缩短原沟道长度, 实现双TFT结构, 节约成本, 实际使用中可有效节约空间, 优化空间布局。

问题的解决方案

技术解决方案

[0010] 为实现上述目的, 本发明提供一种TFT基板的制作方法, 包括以下步骤:

[0011] 步骤S1、提供一衬底基板, 在所述衬底基板上形成相间隔的第一栅极和第二栅极, 在所述第一栅极、第二栅极及衬底基板上沉积形成栅极绝缘层, 在所述栅极绝缘层上沉积并图案化形成对应于所述第一栅极和第二栅极上方的有源层;

[0012] 步骤S2、在所述有源层与栅极绝缘层上沉积形成蚀刻阻挡层, 所述蚀刻阻挡层

包括氮化硅层，当沉积所述蚀刻阻挡层的氮化硅层时，该氮化硅层中的氢原子会扩散至所述有源层中，从而降低所述有源层的阻抗；

[0013] 步骤S3、在所述蚀刻阻挡层上沉积并图案化形成源极和漏极。

[0014] 所述步骤S2中采用等离子化学气相沉积法沉积形成所述蚀刻阻挡层的氮化硅层。

[0015] 所述步骤S1中采用电镀溅射的方法沉积形成所述有源层，所述有源层的材料为金属氧化物半导体材料。

[0016] 所述步骤S1还包括对所述有源层的两侧区域进行等离子掺杂处理，而使得该两侧区域的导电性增强，形成位于两端的源极接触区和漏极接触区，该源极接触区和漏极接触区之间的区域形成为沟道区；

[0017] 所述步骤S2还包括对所述蚀刻阻挡层进行图案化处理，所述蚀刻阻挡层在对应所述有源层的源极接触区和漏极接触区上方分别形成第一过孔、第二过孔；

[0018] 所述步骤S3中，所述源极和漏极分别通过第一过孔和第二过孔与源极接触区和漏极接触区相接触。

[0019] 所述蚀刻阻挡层还包括位于所述氮化硅层与有源层之间的氧化硅层。

[0020] 所述TFT基板在使用时，所述第一栅极和第二栅极上的电压分别独立控制。

[0021] 本发明还提供一种TFT基板，包括：衬底基板、设于所述衬底基板上的相间隔的第一栅极和第二栅极、设于所述第一栅极、第二栅极及衬底基板上的栅极绝缘层、设于所述栅极绝缘层上且对应于所述第一栅极和第二栅极上方的有源层、设于所述有源层上的蚀刻阻挡层以及设于所述蚀刻阻挡层上的源极和漏极；

[0022] 其中，所述蚀刻阻挡层包括氮化硅层，该氮化硅层中的氢原子会扩散至所述有源层中，从而降低所述有源层的阻抗。

[0023] 所述有源层的材料为金属氧化物半导体；

[0024] 所述有源层的两侧区域分别为经由等离子掺杂处理而导电性增强的源极接触区和漏极接触区，所述有源层上源极接触区和漏极接触区之间的区域为沟道区；

[0025] 所述蚀刻阻挡层对应所述有源层的源极接触区和漏极接触区分别设有第一过孔、第二过孔，所述的源极和漏极分别通过第一过孔和第二过孔与源极接触区和漏极接触区相接触。

[0026] 所述蚀刻阻挡层还包括位于所述氮化硅层与有源层之间的氧化硅层。

[0027] 所述TFT基板在使用时，所述第一栅极和第二栅极上的电压分别独立控制。

发明的有益效果

有益效果

[0028] 本发明的有益效果：本发明的TFT基板的制作方法，在衬底基板上形成相间隔的第一栅极和第二栅极，采用第一栅极与第二栅极组成双栅极结构，然后依次制作栅极绝缘层、有源层、蚀刻阻挡层及源漏极，其中蚀刻阻挡层包括氮化硅层，当沉积形成该氮化硅层时，该氮化硅层中的氢原子会扩散至有源层中，在有源层中形成掺杂，氢原子作为供体提供大量电子，使得低阻抗沟道区的电子迁移率增加，阻抗进一步降低，从而在原有沟道区形成TFT沟道串联结构，降低了两侧沟道阻抗，等效缩短了沟道长度，提高了电子迁移率，降低功耗，在无需改变黄光制程设备的情况下，通过离子扩散掺杂，实现了双TFT结构，节约成本，实际使用中可有效节约空间，优化空间布局。本发明的TFT基板，采用双栅极结构，通过氮化硅层中氢原子的扩散掺杂，在原有沟道区形成了TFT沟道串联结构，降低了两侧沟道阻抗，等效缩短了沟道长度，提高了电子迁移率，降低功耗，能够在无需改变黄光制程设备的情况下，通过离子扩散掺杂实现双TFT结构，节约成本，实际使用中可有效节约空间，优化空间布局。

[0029] 为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

对附图的简要说明

附图说明

[0030] 下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。

[0031] 附图中，

[0032] 图1为现有一种ESL型TFT基板的结构示意图；

[0033] 图2为本发明TFT基板的制作方法的流程示意图；

[0034] 图3为本发明TFT基板的制作方法的步骤S1的示意图；

[0035] 图4为本发明TFT基板的制作方法的步骤S2的示意图；

[0036] 图5为本发明TFT基板的制作方法的步骤S3的示意图暨本发明的TFT基板的结构示意图；

[0037] 图6为本发明TFT基板的俯视示意图；

[0038] 图7为本发明TFT基板的电路图。

发明实施例

本发明的实施方式

[0039] 为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

[0040] 请参阅图1，本发明首先提供一种TFT基板的制作方法，包括如下步骤：

[0041] 步骤S1、如图2所示，提供一衬底基板10，在所述衬底基板10上形成相间隔的第一栅极21和第二栅极22，在所述第一栅极21、第二栅极22及衬底基板10上沉积形成栅极绝缘层30，在所述栅极绝缘层30上沉积并图案化形成对应于所述第一栅极21和第二栅极22上方的有源层40，对所述有源层40的两侧区域进行等离子掺杂处理，而使得该两侧区域的导电性增强，形成位于两端的源极接触区41和漏极接触区42，该源极接触区41和漏极接触区42之间的区域形成为沟道区43。

[0042] 具体地，所述第一栅极21和第二栅极22的材料为金属材料，例如钼、铝、铜、钛中的一种或多种的合金。

[0043] 具体地，所述步骤S1中，图案化形成第一栅极21、第二栅极22和有源层40的过程均具体包括：光阻涂布步骤、曝光步骤、显影步骤、蚀刻步骤、及光阻去除步骤；其中，对于所述第一栅极21和第二栅极22的蚀刻步骤为湿法蚀刻步骤，对于有源层40的蚀刻步骤为干法蚀刻步骤。

[0044] 具体地，所述步骤S1中所形成的有源层40的材料为铟镓锌氧化物，也可以为铟镓硒氧化物等金属氧化物半导体材料。

[0045] 具体的，所述栅极绝缘层30的材料包括氧化硅（SiO_x）与氮化硅（SiN_x）中的一种或两者的组合。优选的，所述栅极绝缘层30的材料为氧化硅。

[0046] 具体的，所述步骤S1中，采用化学气相沉积（Chemical Vapor Deposition, CVD）的方式沉积得到所述栅极绝缘层30。

[0048] 具体地，所述步骤S1中，对所述有源层40的两侧区域进行N型等离子掺杂处理，即该源极接触区41和漏极接触区42均为经由N型等离子掺杂处理而导体化的n+IGZO区域。

[0050] 具体地，所述步骤S2中，采用等离子化学气相沉积法（Plasma Enhanced Chemical Vapor Deposition, PECVD）沉积形成所述蚀刻阻挡层50的氮化硅层51，此过程中，氮化硅层51中的氢原子会扩散至所述有源层40中，氢原子作为供体提供大量电子，使得低阻抗的原有沟道区43的电子迁移率增加，阻抗进一步降低，从而在原有沟道区43形成了TFT沟道。

[0051] 具体地，所述步骤S2还包括对所述蚀刻阻挡层50进行图案化处理，所述蚀刻阻挡层50在对应所述有源层40的源极接触区41和漏极接触区42上方分别形成第一过孔501、第二过孔502。

[0053] 步骤S3、如图4所示，在所述蚀刻阻挡层50上沉积并图案化形成源极61和漏极62，所述源极61和漏极62分别通过第一过孔501和第二过孔502与源极接触区41和漏极接触区42相接触。

[0054] 本发明的TFT基板的制作方法，首先在衬底基板10上形成相间隔的第一栅极21和第二栅极22，采用第一栅极21与第二栅极22组成双栅极结构，然后依次制作栅极绝缘层30、有源层40、蚀刻阻挡层50及源漏极61/62，其中蚀刻阻挡层50包括氮化硅层51，当沉积形成该氮化硅层51时，该氮化硅层51中的氢原子会扩散至有源层40中，在有源层40中形成掺杂，氢原子作为供体提供大量电子，使得

低阻抗的原有沟道区**43**的电子迁移率增加，阻抗进一步降低，从而在原有沟道区**43**形成**TFT**沟道串联结构，降低了两侧沟道阻抗，如图**6**所示，等效缩短了沟道长度，其中**L**为原有沟道长度，**d**为增加双**TFT**结构后的等效通道长度，提高了电子迁移率，降低功耗，在无需改变黄光制程设备的情况下，如图**7**所示的电路图，通过离子扩散掺杂，实现了双**TFT**结构，节约成本，同时两侧通道的第一栅极电压**Vg1**、第二栅极电压**Vg2**独立控制，即双**TFT**结构独立控制，实际使用中可有效节约空间，优化空间布局。

[0055] 请参阅图**5**，基于上述的**TFT**基板的制作方法，本发明还提供一种**TFT**基板，包括：衬底基板**10**、设于所述衬底基板**10**上的相间隔的第一栅极**21**和第二栅极**22**、设于所述第一栅极**21**、第二栅极**22**及衬底基板**10**上的栅极绝缘层**30**、设于所述栅极绝缘层**30**上且对应于所述第一栅极**21**和第二栅极**22**上方的有源层**40**、设于所述有源层**40**上的蚀刻阻挡层**50**以及设于所述蚀刻阻挡层**50**上的源极**61**和漏极**62**；

[0056] 其中，所述有源层**40**的材料为金属氧化物半导体；所述有源层**40**的两侧区域分别为经由等离子掺杂处理而导电性增强的源极接触区**41**和漏极接触区**42**，所述有源层**40**上源极接触区**41**和漏极接触区**42**之间的区域为沟道区**43**；

[0057] 所述蚀刻阻挡层**50**对应所述有源层**40**的源极接触区**41**和漏极接触区**42**分别设有第一过孔**501**、第二过孔**502**，所述的源极**61**和漏极**62**分别通过第一过孔**501**和第二过孔**502**与源极接触区**41**和漏极接触区**42**相接触；

[0058] 所述蚀刻阻挡层**50**包括氮化硅层**51**，该氮化硅层**51**中的氢原子会扩散至所述有源层**40**中，氢原子作为供体提供大量电子，使得低阻抗的原有沟道区**43**的电子迁移率增加，阻抗进一步降低，如图**6**所示，从而在原有沟道区**43**形成了**TFT**沟道串联结构，相当于降低了两侧的分别对应第一栅极**21**和第二栅极**22**的沟道阻抗，等效缩短了沟道长度，图**6**中**L**为原有沟道长度，**d**为增加双**TFT**结构后的等效通道长度。

[0059] 具体地，所述有源层**40**的材料为金属氧化物半导体，优选为**IGZO**。

[0060] 具体地，所述蚀刻阻挡层**50**还包括位于所述氮化硅层**51**与有源层**40**之间的氧化硅层**52**。

- [0061] 具体地，所述有源层**40**的源极接触区**41**和漏极接触区**42**均经由N型等离子掺杂处理，即该源极接触区**41**和漏极接触区**42**均为经由N型等离子掺杂处理而导体化的n+IGZO区域。
- [0062] 具体地，所述第一栅极**21**、第二栅极**22**、源极**61**和漏极**62**的材料均为金属材料，例如钼、铝、铜、钛中的一种或多种的合金。
- [0063] 本发明的TFT基板，采用第一栅极**21**与第二栅极**22**组成双栅极结构，并在蚀刻阻挡层**50**中设置氮化硅层**51**，当沉积形成该氮化硅层**51**时，该氮化硅层**51**中的氢原子会扩散至有源层**40**中，在有源层**40**中形成掺杂，氢原子作为供体提供大量电子，使得低阻抗的原有沟道区**43**的电子迁移率增加，阻抗进一步降低，从而在原有沟道区**43**形成了TFT沟道串联结构，降低了两侧沟道阻抗，等效缩短了沟道长度，**d**为增加双TFT结构后的等效通道长度，提高了电子迁移率，降低功耗，在无需改变黄光制程设备的情况下，通过离子扩散掺杂，实现了双TFT结构，节约成本，同时两侧通道的第一栅极电压**Vg1**、第二栅极电压**Vg2**独立控制，即双TFT结构独立控制，实际使用中可有效节约空间，优化空间布局。以下表一为本发明TFT基板的双通道控制开启/关闭控制逻辑表。

[0064] 表一

□

Input		Output
Vg1	Vg2	Vout
H	H	H
H	L	L
L	H	L
L	L	L

- [0065] 综上所述，本发明的TFT基板的制作方法，在衬底基板上形成相间隔的第一栅极和第二栅极，采用第一栅极与第二栅极组成双栅极结构，然后依次制作栅极绝缘层、有源层、蚀刻阻挡层及源漏极，其中蚀刻阻挡层包括氮化硅层，当沉积形成该氮化硅层时，该氮化硅层中的氢原子会扩散至有源层中，在有源层中形成掺杂，氢原子作为供体提供大量电子，使得低阻抗沟道区的电子迁移率增

加，阻抗进一步降低，从而在原有沟道区形成**TFT**沟道

串

联结构，降低了两侧沟道阻抗，等效缩短了

了沟道长度，提高了电子迁移率，降低功耗，在无需改变黄光制程设备的情况

下，通过离子扩散掺杂，实现了双**TFT**结构，节约成本，实际使用中可有效节

约空间，优化空间布局。本发明的**TFT**基板，采用双栅极结构，通过氮化硅层

中氢原子的扩散掺杂，在原有沟道区形成了**TFT**沟道

串

联结构，降低了两侧沟道阻抗，等效缩短了

了沟道长度，提高了电子迁移率，降低功耗，能够在无需改变黄光制程设备的

情况下，通过离子扩散掺杂实现双**TFT**结构，节约成本，实际使用中可有效节

约空间，优化空间布局。

[0066] 以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

权利要求书

- [权利要求 1] 一种TFT基板的制作方法，包括以下步骤：
- 步骤S1、提供一衬底基板，在所述衬底基板上形成相间隔的第一栅极和第二栅极，在所述第一栅极、第二栅极及衬底基板上沉积形成栅极绝缘层，在所述栅极绝缘层上沉积并图案化形成对应于所述第一栅极和第二栅极上方的有源层；
- 步骤S2、在所述有源层与栅极绝缘层上沉积形成蚀刻阻挡层，所述蚀刻阻挡层包括氮化硅层，当沉积所述蚀刻阻挡层的氮化硅层时，该氮化硅层中的氢原子会扩散至所述有源层中，从而降低所述有源层的阻抗；
- 步骤S3、在所述蚀刻阻挡层上沉积并图案化形成源极和漏极。
- [权利要求 2] 如权利要求1所述的TFT基板的制作方法，其中，所述步骤S2中采用等离子化学气相沉积法沉积形成所述蚀刻阻挡层的氮化硅层。
- [权利要求 3] 如权利要求1所述的TFT基板的制作方法，其中，所述步骤S1中采用电镀溅射的方法沉积形成所述有源层，所述有源层的材料为金属氧化物半导体材料。
- [权利要求 4] 如权利要求1所述的TFT基板的制作方法，其中，所述步骤S1还包括对所述有源层的两侧区域进行等离子掺杂处理，而使得该两侧区域的导电性增强，形成位于两端的源极接触区和漏极接触区，该源极接触区和漏极接触区之间的区域形成为沟道区；
- 所述步骤S2还包括对所述蚀刻阻挡层进行图案化处理，所述蚀刻阻挡层在对应所述有源层的源极接触区和漏极接触区上方分别形成第一过孔、第二过孔；
- 所述步骤S3中，所述源极和漏极分别通过第一过孔和第二过孔与源极接触区和漏极接触区相接触。
- [权利要求 5] 如权利要求1所述的TFT基板的制作方法，其中，所述蚀刻阻挡层还包括位于所述氮化硅层与有源层之间的氧化硅层。
- [权利要求 6] 如权利要求1所述的TFT基板的制作方法，其中，所述TFT基板在使用

时，所述第一栅极和第二栅极上的电压分别独立控制。

- [权利要求 7] 一种TFT基板，包括：衬底基板、设于所述衬底基板上的相间隔的第一栅极和第二栅极、设于所述第一栅极、第二栅极及衬底基板上的栅极绝缘层、设于所述栅极绝缘层上且对应于所述第一栅极和第二栅极上方的有源层、设于所述有源层上的蚀刻阻挡层以及设于所述蚀刻阻挡层上的源极和漏极；
- 其中，所述蚀刻阻挡层包括氮化硅层，该氮化硅层中的氢原子会扩散至所述有源层中，从而降低所述有源层的阻抗。
- [权利要求 8] 如权利要求7所述的TFT基板，其中，所述有源层的材料为金属氧化物半导体；
- 所述有源层的两侧区域分别为经由等离子掺杂处理而导电性增强的源极接触区和漏极接触区，所述有源层上源极接触区和漏极接触区之间的区域为沟道区；
- 所述蚀刻阻挡层对应所述有源层的源极接触区和漏极接触区分别设有第一过孔、第二过孔，所述的源极和漏极分别通过第一过孔和第二过孔与源极接触区和漏极接触区相接触。
- [权利要求 9] 如权利要求7所述的TFT基板，其中，所述蚀刻阻挡层还包括位于所述氮化硅层与有源层之间的氧化硅层。
- [权利要求 10] 如权利要求7所述的TFT基板，使用时，所述第一栅极和第二栅极上的电压分别独立控制。




图1




图2




图3




图4




图5




图6




图7

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2018/120417

A. CLASSIFICATION OF SUBJECT MATTER

H01L 21/77(2017.01)i; H01L 27/12(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNABS, CNTXT, CNKI, DWPI, SIPOABS: TFT, 衬底, 第二栅极, 有源层, 氮化硅, 氢, 扩散, 电阻, substrate, second w gate, active w layer, silicon w nitride, hydrogen, diffusion, resistance

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	CN 103000694 A (BOE TECHNOLOGY GROUP CO., LTD.) 27 March 2013 (2013-03-27) description, paragraphs [0060]-[143], and figures 1-10	1-10
A	CN 107195583 A (SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.) 22 September 2017 (2017-09-22) entire document	1-10
A	CN 108475700 A (SEMICONDUCTOR ENERGY LABORATORY CO., LTD.) 31 August 2018 (2018-08-31) entire document	1-10
A	US 20150021594 A1 (SONY CORPORATION) 22 January 2015 (2015-01-22) entire document	1-10

☐ Further documents are listed in the continuation of Box C.☒ See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search

02 September 2019

Date of mailing of the international search report

10 September 2019

Name and mailing address of the ISA/CN

State Intellectual Property Office of the P. R. China
No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing
100088
China

Facsimile No. (86-10)62019451

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/CN2018/120417

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)			Publication date (day/month/year)
CN	103000694	A	27 March 2013	CN	103000694	B	19 August 2015
CN	107195583	A	22 September 2017	CN	107195583	B	02 August 2019
				WO	2018201542	A1	08 November 2018
				US	2018323246	A1	08 November 2018
CN	108475700	A	31 August 2018	JP	WO2017130073	A1	15 November 2018
				KR	20180107117	A	01 October 2018
				DE	112017000551	T5	18 October 2018
				WO	2017130073	A1	03 August 2017
				US	2019035935	A1	31 January 2019
US	2015/0021594	A1	22 January 2015	JP	2015023080	A	02 February 2015
				US	9859315	B2	02 January 2018

国际检索报告

国际申请号

PCT/CN2018/120417

A. 主题的分类

H01L 21/77(2017.01)i; H01L 27/12(2006.01)i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

H01L

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))

CNABS, CNTXT, CNKI, DWPI, SIPOABS:TFT, 衬底, 第二栅极, 有源层, 氮化硅, 氢, 扩散, 电阻, substrate, second w gate, active w layer, silicon w nitride, hydrogen, diffusion, resistance

C. 相关文件

类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
X	CN 103000694 A (京东方科技集团股份有限公司) 2013年 3月 27日 (2013 - 03 - 27) 说明书第[0060]-[143]段, 附图1-10	1-10
A	CN 107195583 A (深圳市华星光电技术有限公司) 2017年 9月 22日 (2017 - 09 - 22) 全文	1-10
A	CN 108475700 A (株式会社半导体能源研究所) 2018年 8月 31日 (2018 - 08 - 31) 全文	1-10
A	US 2015/0021594 A1 (索尼公司) 2015年 1月 22日 (2015 - 01 - 22) 全文	1-10

☐ 其余文件在C栏的续页中列出。☒ 见同族专利附件。

* 引用文件的具体类型:

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的)

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性

“&” 同族专利的文件

国际检索实际完成的日期

2019年 9月 2日

国际检索报告邮寄日期

2019年 9月 10日

ISA/CN的名称和邮寄地址

中国国家知识产权局(ISA/CN)

中国北京市海淀区蓟门桥西土城路6号 100088

传真号 (86-10)62019451

受权官员

马良

电话号码 86-(010)-62089850

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2018/120417

检索报告引用的专利文件				公布日 (年/月/日)		同族专利		公布日 (年/月/日)	
CN	103000694	A	2013年 3月 27日	CN	103000694	B	2015年 8月 19日		
CN	107195583	A	2017年 9月 22日	CN	107195583	B	2019年 8月 2日		
				WO	2018201542	A1	2018年 11月 8日		
				US	2018323246	A1	2018年 11月 8日		
CN	108475700	A	2018年 8月 31日	JP	W02017130073	A1	2018年 11月 15日		
				KR	20180107117	A	2018年 10月 1日		
				DE	112017000551	T5	2018年 10月 18日		
				WO	2017130073	A1	2017年 8月 3日		
				US	2019035935	A1	2019年 1月 31日		
US	2015/0021594	A1	2015年 1月 22日	JP	2015023080	A	2015年 2月 2日		
				US	9859315	B2	2018年 1月 2日		