

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2017-33342  
(P2017-33342A)

(43) 公開日 平成29年2月9日(2017.2.9)

(51) Int.Cl. F 1 テーマコード (参考)  
**G 0 6 F 9/45 (2006.01)** G 0 6 F 9/44 3 2 2 F 5 B 0 8 1  
 G 0 6 F 9/44 3 2 2 E

審査請求 未請求 請求項の数 7 O L (全 35 頁)

<p>(21) 出願番号 特願2015-153450 (P2015-153450)                  (22) 出願日 平成27年8月3日 (2015.8.3)</p>	<p>(71) 出願人 000005223                  富士通株式会社                  神奈川県川崎市中原区上小田中4丁目1番1号                  (74) 代理人 100092152                  弁理士 服部 毅巖                  (72) 発明者 三好 貴洋                  神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内                  (72) 発明者 千葉 修一                  神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内                  Fターム(参考) 5B081 CC21 CC41</p>
--	--


(54) 【発明の名称】 コンパイル装置、コンパイル方法およびコンパイルプログラム

(57) 【要約】

【課題】複数の比較値についての比較処理の負荷を軽減する。

【解決手段】記憶部11は、変数15の値と3以上の比較値(比較値16a, 16b, 16c)それぞれとを比較し、比較結果に応じて分岐制御を行うコード13を記憶する。変換部12は、比較値16a, 16b, 16cの中から最小の比較値16aと最大の比較値16cとを判定する。変換部12は、コード13から、変数15の値と比較値16aより小さいかまたは比較値16cより大きい場合には、他の比較値との比較を迂回して分岐制御を行うコード14に変換する。

【選択図】 図1



**【特許請求の範囲】****【請求項 1】**

変数の値と 3 以上の比較値それぞれとを比較し、比較結果に応じて分岐制御を行う第 1 のコードを記憶する記憶部と、

前記 3 以上の比較値の中から最小の比較値と最大の比較値とを判定し、前記第 1 のコードから、前記変数の値と前記最小の比較値および前記最大の比較値とを比較し、前記変数の値が前記最小の比較値より小さいかまたは前記最大の比較値より大きい場合には、前記 3 以上の比較値のうち他の比較値との比較を迂回して前記分岐制御を行う第 2 のコードに変換する変換部と、

を有するコンパイル装置。

10

**【請求項 2】**

前記変換部は、前記 3 以上の比較値をソートし、前記 3 以上の比較値の中から第 1 の比較値と前記第 1 の比較値の次に大きい第 2 の比較値とを選択し、

前記第 2 のコードは、前記変数の値が前記最小の比較値以上かつ前記最大の比較値以下である場合、前記変数の値と前記第 1 の比較値および前記第 2 の比較値とを比較し、前記変数の値が前記第 1 の比較値より大きくかつ前記第 2 の比較値より小さい場合には、前記 3 以上の比較値のうち他の比較値との比較を迂回して前記分岐制御を行う、

請求項 1 記載のコンパイル装置。

**【請求項 3】**

前記変換部は、ソートされた前記 3 以上の比較値の中から、間隔が最も離れた隣接する 2 つの比較値を前記第 1 の比較値および前記第 2 の比較値として選択する、

請求項 2 記載のコンパイル装置。

20

**【請求項 4】**

前記変換部は、前記変数の値域と前記 3 以上の比較値とに基づいて、前記変数の値が前記第 1 の比較値より大きくかつ前記第 2 の比較値より小さいか判定した場合の前記分岐制御の効率を評価し、評価結果が所定条件を満たす場合に前記第 2 のコードを出力する、

請求項 2 記載のコンパイル装置。

**【請求項 5】**

前記変換部は、前記 3 以上の比較値の中から一の比較値を選択し、また、前記第 2 のコードにおける前記 3 以上の比較値の比較順序をソートし、

前記第 2 のコードは、前記変数の値が前記最小の比較値以上かつ前記最大の比較値以下である場合、前記変数の値と前記一の比較値とを比較し、前記変数の値と前記一の比較値との大小に応じて、前記 3 以上の比較値のうち一部の比較値との比較を迂回して前記分岐制御を行う、

請求項 1 記載のコンパイル装置。

30

**【請求項 6】**

コンピュータが実行するコンパイル方法であって、

第 1 のコードの中から、変数の値と 3 以上の比較値それぞれとを比較し、比較結果に応じて分岐制御を行う命令群を検出し、

前記 3 以上の比較値の中から最小の比較値と最大の比較値とを判定し、

前記第 1 のコードから、前記変数の値と前記最小の比較値および前記最大の比較値とを比較し、前記変数の値が前記最小の比較値より小さいかまたは前記最大の比較値より大きい場合には、前記 3 以上の比較値のうち他の比較値との比較を迂回して前記分岐制御を行う第 2 のコードに変換する、

コンパイル方法。

40

**【請求項 7】**

コンピュータに、

第 1 のコードの中から、変数の値と 3 以上の比較値それぞれとを比較し、比較結果に応じて分岐制御を行う命令群を検出し、

前記 3 以上の比較値の中から最小の比較値と最大の比較値とを判定し、

50

前記第1のコードから、前記変数の値と前記最小の比較値および前記最大の比較値とを比較し、前記変数の値が前記最小の比較値より小さいかまたは前記最大の比較値より大きい場合には、前記3以上の比較値のうちの他の比較値との比較を迂回して前記分岐制御を行う第2のコードに変換する、

処理を実行させるコンパイルプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はコンパイル装置、コンパイル方法およびコンパイルプログラムに関する。

【背景技術】

【0002】

ソフトウェア開発においては、人間が理解容易な高級言語を用いてソースコードを作成し、コンパイラを用いてソースコードを機械可読なオブジェクトコードに変換することが多い。コンパイラは、ソースコードをオブジェクトコードに変換する（コンパイルする）過程で、オブジェクトコードの実行効率が向上するように各種の最適化を行う。最適化には、例えば、冗長な命令の削除、命令の実行順序の入れ替え、特殊な命令を使用することによる命令数の削減、並列処理プロセッサを想定した並列化などが含まれる。

【0003】

ところで、ソースコードには、連続する複数の比較処理が記述されることがある。例えば、ある変数の値が複数の比較値のうちの何れか1つと一致するか判定し、何れか1つの比較値と一致する場合に所定の処理を開始するソースコードが記述される場合がある。このようなソースコードを単純にコンパイルすると、変数の値と1つの比較値とを比較する比較命令と、比較結果が真の場合に所定の命令にジャンプする分岐命令とが、比較値の数だけ繰り返されたオブジェクトコードが生成される可能性がある。このように、複数の比較処理に応じて分岐制御が行われる場合、プロセッサの負荷が高くなりやすい。このため、コンパイラが、比較処理や分岐制御を最適化することがある。

【0004】

例えば、連続する複数の比較処理を記述したソースコードから、比較命令の少ないオブジェクトコードを生成するコンパイラが提案されている。提案のコンパイラは、ソースコードから変換された中間コードの中から、データAとデータCとを比較する比較命令#1を検出する。また、コンパイラは、データAと連続したメモリ領域に格納されることになるデータBと、データCと連続したメモリ領域に格納されることになるデータDとを比較する比較命令#2を検出する。コンパイラは、1回に比較するデータの範囲を拡張することで、検出した比較命令#1、#2を1つの比較命令にマージする。

【0005】

また、並列処理プロセッサを利用して分岐命令のジャンプ先の命令を先行して実行し、条件式の値が偽になった場合は先行の実行結果を破棄するようにしたオブジェクトコードを生成するコンパイラが提案されている。提案のコンパイラは、オブジェクトコードをテスト実行させて条件式の値が真になる確率を算出する。コンパイラは、条件式の値が偽になる確率の方が高い場合、条件式の真偽を反転させて分岐命令のジャンプ先を入れ替える。これにより、条件式の値が本来偽の場合に実行されることになる命令が並列処理プロセッサによって先行して実行され、先行の実行結果が破棄される確率を低減できる。

【0006】

また、オブジェクトコードに含まれる分岐命令を削減するコンパイラが提案されている。提案のコンパイラは、ソースコードから変換された中間コードの中から、比較命令#1と、比較命令#1の結果が偽の場合に所定の命令にジャンプする分岐命令#1を検出する。また、コンパイラは、比較命令#2と、比較命令#2の結果が偽の場合に分岐命令#1と同じ所定の命令にジャンプする分岐命令#2を検出する。コンパイラは、分岐命令#1、#2を、比較命令#1の結果と比較命令#2の結果の論理積を算出する論理演算命令と、論理積が偽の場合に上記所定の命令にジャンプする分岐命令#3とに置換する。

10

20

30

40

50

## 【0007】

また、複数の比較命令に続く命令を実行するか無効化するかを、条件フラグレジスタに格納された真偽値に基づいて選択するプロセッサが提案されている。提案のプロセッサは、比較命令#1が入力されると、比較命令#1の比較結果を条件フラグレジスタに格納する。プロセッサは、比較命令#1と連続して比較命令#2が入力されると、条件フラグレジスタに格納された真偽値と比較命令#2の比較結果の論理積を算出し、論理積を条件フラグレジスタに格納する。その後、プロセッサは、比較命令以外の命令が入力されると、条件フラグレジスタを参照し、条件フラグレジスタが偽を示している場合に当該入力された命令を無効化する。また、上記プロセッサの機能を利用して、分岐命令を含まないオブジェクトコードを生成するコンパイラが提案されている。

10

## 【先行技術文献】

## 【特許文献】

## 【0008】

【特許文献1】特開平2-163831号公報

【特許文献2】特開2001-117890号公報

【特許文献3】特開2001-265605号公報

【特許文献4】特開2004-21553号公報

## 【発明の概要】

## 【発明が解決しようとする課題】

## 【0009】

20

上記のように、ソースコードには、1つの変数の値と複数の比較値それぞれとを比較し、比較結果に応じて分岐制御を行うことが記述される場合がある。ある比較値について比較結果が真になれば、それ以降の比較値については比較を行わなくてよいこともある。そこで、比較処理に対するコンパイラ最適化の1つとして、複数の比較値の比較順序を入れ替えて、真になる確率が高い比較値から先に比較する方法が考えられる。各比較値の真になる確率は、例えば、オブジェクトコードをテスト実行することで算出される。

## 【0010】

しかし、複数の比較値の比較順序を入れ替える方法には、比較処理の負荷を軽減する点で改善の余地がある。例えば、変数の値が複数の比較値の何れとも一致しない可能性がある場合、それら複数の比較値の全部について比較を行うことが発生し得る。1つの変数の値に対する実行時の平均の比較回数が削減されることが好ましい。

30

## 【0011】

1つの側面では、本発明は、複数の比較値についての比較処理の負荷を軽減できるコンパイル装置、コンパイル方法およびコンパイルプログラムを提供することを目的とする。

## 【課題を解決するための手段】

## 【0012】

1つの態様では、記憶部と変換部とを有するコンパイル装置が提供される。記憶部は、変数の値と3以上の比較値それぞれとを比較し、比較結果に応じて分岐制御を行う第1のコードを記憶する。変換部は、3以上の比較値の中から最小の比較値と最大の比較値とを判定し、第1のコードから、変数の値と最小の比較値および最大の比較値とを比較し、変数の値が最小の比較値より小さいかまたは最大の比較値より大きい場合には、3以上の比較値のうち他の比較値との比較を迂回して分岐制御を行う第2のコードに変換する。

40

## 【0013】

また、1つの態様では、コンピュータが実行するコンパイル方法が提供される。また、1つの態様では、コンピュータに実行させるコンパイルプログラムが提供される。

## 【発明の効果】

## 【0014】

1つの側面では、複数の比較値についての比較処理の負荷を軽減できる。

## 【図面の簡単な説明】

## 【0015】

50

- 【図 1】第 1 の実施の形態のコンパイル装置を示す図である。
- 【図 2】コンパイル装置のハードウェア例を示すブロック図である。
- 【図 3】コンパイル装置の機能例を示すブロック図である。
- 【図 4】最適化部の機能例を示すブロック図である。
- 【図 5】プロセッサのレジスタ構成例を示すブロック図である。
- 【図 6】プロセッサ情報の例を示す図である。
- 【図 7】連続する分岐命令を含むプログラムの例を示す図である。
- 【図 8】ブロック情報の例を示す図である。
- 【図 9】比較値ベクトルと間隔マップと命令テーブルの例を示す図である。
- 【図 10】数値判定の最適化例を示す図である。 10
- 【図 11】最適化されたプログラムの例を示す図である。
- 【図 12】コンパイルの手順例を示すフローチャートである。
- 【図 13】マシン依存最適化の手順例を示すフローチャートである。
- 【図 14】ブロック情報生成の手順例を示すフローチャートである。
- 【図 15】ベクトル・マップ生成の手順例を示すフローチャートである。
- 【図 16】効率評価の手順例を示すフローチャートである。
- 【図 17】先行判定追加の手順例を示すフローチャートである。
- 【図 18】先行判定追加の手順例を示すフローチャート（続き）である。
- 【図 19】ブロック情報の第 1 の更新例を示す図である。
- 【図 20】探索木変換の手順例を示すフローチャートである。 20
- 【図 21】ブロック情報の第 2 の更新例を示す図である。
- 【発明を実施するための形態】
- 【0016】  
以下、本実施の形態を図面を参照して説明する。  
[第 1 の実施の形態]  
第 1 の実施の形態を説明する。
- 【0017】  
図 1 は、第 1 の実施の形態のコンパイル装置を示す図である。  
第 1 の実施の形態のコンパイル装置 10 は、高級言語で記述されたソースコードを機械可読なオブジェクトコードに変換（コンパイル）する。コンパイルの中で、コンパイル装置 10 は、オブジェクトコードの実行効率を向上させる最適化を行う。 30
- 【0018】  
コンパイル装置 10 は、後述するように、コード 13 をコード 14 に変換する。コード 13, 14 は、プロセッサに実行させる命令を記述したものであるということもでき、プログラムということもできる。コード 13, 14 は、ソースコードでもよいし、ソースコードから変換された中間コードでもよい。また、コード 13, 14 は、アセンブリ言語で記述されたアセンブリコードでもよいし、オブジェクトコードでもよい。また、コンパイル装置 10 は、ユーザが操作する端末装置でもよいし、端末装置からアクセスされるサーバ装置でもよい。コンパイル装置 10 を、コンピュータを用いて実装してもよい。
- 【0019】 40  
コンパイル装置 10 は、記憶部 11 および変換部 12 を有する。記憶部 11 は、コード 13 を記憶する。記憶部 11 は、RAM (Random Access Memory) などの揮発性の記憶装置でもよいし、HDD (Hard Disk Drive) やフラッシュメモリなどの不揮発性の記憶装置でもよい。変換部 12 は、記憶部 11 に記憶されたコード 13 をコード 14 に変換する。変換部 12 は、コード 14 を記憶部 11 に保存してもよい。変換部 12 は、CPU (Central Processing Unit) や DSP (Digital Signal Processor) などのプロセッサでもよいし、ASIC (Application Specific Integrated Circuit) や FPGA (Field Programmable Gate Array) などの特定用途の電子回路を含んでもよい。プロセッサは、例えば、記憶部 11 または他の記憶装置に記憶されたコンパイルプログラムを実行する。なお、複数のプロセッサの集合（マルチプロセッサ）を「プロセッサ」と呼んでもよい。 50

## 【 0 0 2 0 】

コード 1 3 には、変数 1 5 の値と比較値 1 6 a , 1 6 b , 1 6 c を含む 3 以上の比較値それぞれとを比較する比較処理が記述されている。また、コード 1 3 には、比較結果に応じた分岐制御が記述されている。例えば、変数 1 5 が整数型であり、比較値 1 6 a が「 1 0 」、比較値 1 6 b が「 2 0 」、比較値 1 6 c が「 3 0 」である。ただし、文字は文字コードとしての整数で表現され得るため、変数 1 5 が文字型であってもよい。

## 【 0 0 2 1 】

例えば、コード 1 3 は、変数 1 5 の値と比較値 1 6 a とを比較する 1 番目の比較命令と、1 番目の比較結果が真になる（値が一致する）場合に処理 Y にジャンプする 1 番目の分岐命令を含む。また、例えば、コード 1 3 は、変数 1 5 の値と比較値 1 6 b とを比較する 2 番目の比較命令と、2 番目の比較結果が真になる（値が一致する）場合に処理 Y にジャンプする 2 番目の分岐命令を含む。また、例えば、コード 1 3 は、変数 1 5 の値と比較値 1 6 c とを比較する 3 番目の比較命令と、3 番目の比較結果が真になる（値が一致する）場合に処理 Y にジャンプする 3 番目の分岐命令を含む。

10

## 【 0 0 2 2 】

上記の 3 つの比較命令は、比較する一方の値（変数 1 5 の値）が同じであり、他方の値（比較値 1 6 a , 1 6 b , 1 6 c ）が異なる。また、上記の 3 つの分岐命令は、比較結果が真の場合のジャンプ先（処理 Y ）が同じである。3 つの比較結果が全て偽である場合、処理 X が実行される。これは、変数 1 5 の値が「 1 0 」, 「 2 0 」, 「 3 0 」の何れかである場合は処理 Y が実行され、それ以外の場合は処理 X が実行されることを示す。

20

## 【 0 0 2 3 】

変換部 1 2 は、コード 1 3 の中から、変数 1 5 の値と 3 以上の比較値それぞれとを比較して分岐制御を行う命令群を検出する。変換部 1 2 は、3 以上の比較値の中から、最小の比較値と最大の比較値を判定する。最小の比較値は、変数 1 5 が取り得る値の範囲（変数 1 5 の値域）の下限よりも大きい可能性がある。また、最大の比較値は、変数 1 5 の値域の上限よりも小さい可能性がある。例えば、比較値 1 6 a , 1 6 b , 1 6 c のうち、比較値 1 6 a が最小の比較値であり、比較値 1 6 c が最大の比較値である。変換部 1 2 は、判定した最小の比較値と最大の比較値に基づいて、コード 1 3 をコード 1 4 に変換する。

## 【 0 0 2 4 】

コード 1 4 には、変数 1 5 の値と最小の比較値および最大の比較値とを比較する比較処理が記述されている。また、コード 1 4 には、変数 1 5 の値が最小の比較値より小さいかまたは最大の比較値より大きい場合、少なくとも最小の比較値および最大の比較値以外の比較値との比較を迂回する分岐制御が記述されている。変数 1 5 の値が最小の比較値より小さいかまたは最大の比較値より大きいことの判定は、例えば、コード 1 3 に記述された変数 1 5 の値と各比較値との間の個別の比較処理よりも前に挿入される。

30

## 【 0 0 2 5 】

例えば、コード 1 4 は、変数 1 5 の値と最小の比較値 1 6 a とを比較する 1 番目の追加の比較命令と、変数 1 5 の値が比較値 1 6 a より小さい場合に処理 X にジャンプする 1 番目の追加の分岐命令を含む。また、例えば、コード 1 4 は、変数 1 5 の値と最大の比較値 1 6 c とを比較する 2 番目の追加の比較命令と、変数 1 5 の値が比較値 1 6 c より大きい場合に処理 X にジャンプする 2 番目の追加の分岐命令を含む。また、例えば、コード 1 4 は、これらの追加の比較命令および追加の分岐命令の後に、コード 1 3 と同様の比較値 1 6 a , 1 6 b , 1 6 c に関する 3 つの比較命令および 3 つの分岐命令を含む。

40

## 【 0 0 2 6 】

変数 1 5 の値が最小の比較値より小さい場合、変数 1 5 の値は 3 以上の比較値の何れとも一致しないことが明らかである。よって、この場合には、変数 1 5 の値と 3 以上の比較値それぞれとの個別の比較を実行せず、処理 X にジャンプすることが可能である。また、変数 1 5 の値が最大の比較値より大きい場合、変数 1 5 の値は 3 以上の比較値の何れとも一致しないことが明らかである。よって、この場合にも、変数 1 5 の値と 3 以上の比較値それぞれとの個別の比較を実行せず、処理 X にジャンプすることが可能である。

50

## 【 0 0 2 7 】

コード 1 4 には、3 以上の比較値についての個別の比較の前に、それら個別の比較を迂回して（実行せずに）処理 X にジャンプするパス（実行経路）が挿入されているということもできる。一方、変数 1 5 の値が最小の比較値以上かつ最大の比較値以下である場合、変数 1 5 の値は 3 以上の比較値の何れかと一致する可能性がある。よって、この場合には、例えば、3 以上の比較値についての個別の比較の少なくとも一部が実行され得る。

## 【 0 0 2 8 】

第 1 の実施の形態のコンパイル装置 1 0 によれば、コード 1 3 から、同じ変数 1 5 の値と比較される 3 以上の比較値の中から最小の比較値と最大の比較値が判定される。そして、変数 1 5 の値が最小の比較値より小さいかまたは最大の比較値より大きい場合には他の比較値との比較が迂回されるように、コード 1 3 がコード 1 4 に変換される。

10

## 【 0 0 2 9 】

これにより、変数 1 5 の値が最小の比較値より小さいかまたは最大の比較値より大きい場合にはそれ以降の比較命令が実行されず、変数 1 5 の値 1 つ当たりの実行時の平均の比較回数が削減される。よって、3 以上の比較値についての比較処理の負荷を軽減することができる。これは、比較値の個数と比べて変数 1 5 の値域が広く、変数 1 5 の値が何れの比較値とも一致しない可能性が高い場合に特に有効である。また、比較値が多く、変数 1 5 の値と全ての比較値とを比較すると比較処理の負荷が大きい場合に特に有効である。

## 【 0 0 3 0 】

例えば、比較値を比較結果が真になる確率が高い順にソートするだけでは、変数 1 5 の値が何れの比較値とも一致しない場合、変数 1 5 の値と全ての比較値とを比較することになってしまう。また、比較値の間で真になる確率の差が小さい（ばらつきが小さい）場合には、比較回数を削減することが難しい。これに対し、コード 1 4 では、変数 1 5 の値が何れの比較値とも一致しない場合でも比較回数を削減することができる。また、コンパイル装置 1 0 は、比較結果が真になる確率を収集しなくてもよく、オブジェクトコードをテスト実行するコストやコンパイルのコストを削減することができる。

20

## 【 0 0 3 1 】

また、変数 1 5 の値 1 つ当たりの比較回数が削減されることで、分岐命令の実行回数が削減されることがある。分岐命令の実行回数を削減することで、オブジェクトコードを実行するプロセッサのパイプライン処理において、分岐予測の失敗により生じる再実行コスト（ペナルティ）を削減できる。よって、オブジェクトコードの実行効率を向上させることができる。これは、分岐予測の精度が高くないプロセッサでは特に有効である。

30

## 【 0 0 3 2 】

[ 第 2 の実施の形態 ]

次に、第 2 の実施の形態を説明する。

図 2 は、コンパイル装置のハードウェア例を示すブロック図である。

## 【 0 0 3 3 】

コンパイル装置 1 0 0 は、CPU 1 0 1、RAM 1 0 2、HDD 1 0 3、画像信号処理部 1 0 4、入力信号処理部 1 0 5、媒体リーダ 1 0 6 および通信インタフェース 1 0 7 を有する。CPU 1 0 1、RAM 1 0 2、HDD 1 0 3、画像信号処理部 1 0 4、入力信号処理部 1 0 5、媒体リーダ 1 0 6 および通信インタフェース 1 0 7 は、バス 1 0 8 に接続されている。なお、コンパイル装置 1 0 0 は、第 1 の実施の形態のコンパイル装置 1 0 に対応する。CPU 1 0 1 は、第 1 の実施の形態の変換部 1 2 に対応する。RAM 1 0 2 または HDD 1 0 3 は、第 1 の実施の形態の記憶部 1 1 に対応する。

40

## 【 0 0 3 4 】

CPU 1 0 1 は、プログラムの命令を実行する演算回路を含むプロセッサである。CPU 1 0 1 は、HDD 1 0 3 に記憶されたプログラムやデータの少なくとも一部を RAM 1 0 2 にロードし、プログラムを実行する。なお、CPU 1 0 1 は複数のプロセッサコアを備えてもよく、コンパイル装置 1 0 0 は複数のプロセッサを備えてもよく、以下で説明する処理を複数のプロセッサまたはプロセッサコアを用いて並列に実行してもよい。また、

50

複数のプロセッサの集合（マルチプロセッサ）を「プロセッサ」と呼んでもよい。

【0035】

RAM 102は、CPU 101が実行するプログラムやCPU 101が演算に用いるデータを一時的に記憶する揮発性の半導体メモリである。なお、コンパイル装置100は、RAM以外の種類のメモリを備えてもよく、複数個のメモリを備えてもよい。

【0036】

HDD 103は、OS（Operating System）やミドルウェアやアプリケーションソフトウェアなどのソフトウェアのプログラム、および、データを記憶する不揮発性の記憶装置である。プログラムには、コンパイルプログラムが含まれる。なお、コンパイル装置100は、フラッシュメモリやSSD（Solid State Drive）などの他の種類の記憶装置を備えてもよく、複数の不揮発性の記憶装置を備えてもよい。

10

【0037】

画像信号処理部104は、CPU 101からの命令に従って、コンパイル装置100に接続されたディスプレイ111に画像を出力する。ディスプレイ111としては、CRT（Cathode Ray Tube）ディスプレイ、液晶ディスプレイ（LCD：Liquid Crystal Display）、プラズマディスプレイ、有機EL（OEL：Organic Electro-Luminescence）ディスプレイなどを用いることができる。

【0038】

入力信号処理部105は、コンパイル装置100に接続された入力デバイス112から入力信号を取得し、CPU 101に出力する。入力デバイス112としては、マウスやタッチパネルやタッチパッドやトラックボールなどのポインティングデバイス、キーボード、リモートコントローラ、ボタンスイッチなどを用いることができる。また、コンパイル装置100に、複数の種類の入力デバイスが接続されていてもよい。

20

【0039】

媒体リーダ106は、記録媒体113に記録されたプログラムやデータを読み取る読み取り装置である。記録媒体113として、例えば、フレキシブルディスク（FD：Flexible Disk）やHDDなどの磁気ディスク、CD（Compact Disc）やDVD（Digital Versatile Disc）などの光ディスク、光磁気ディスク（MO：Magneto-Optical disk）、半導体メモリなどを使用できる。媒体リーダ106は、例えば、記録媒体113から読み取ったプログラムやデータをRAM 102またはHDD 103に格納する。

30

【0040】

通信インタフェース107は、ネットワーク114に接続され、ネットワーク114を介して他の装置と通信を行うインタフェースである。通信インタフェース107は、スイッチなどの通信装置とケーブルで接続される有線通信インタフェースでもよいし、基地局と無線リンクで接続される無線通信インタフェースでもよい。

【0041】

なお、コンパイル装置100は、ユーザが操作する端末装置でもよいし、端末装置または他のサーバ装置からネットワーク114を介してアクセスされるサーバ装置でもよい。コンパイル装置100は、媒体リーダ106を備えていなくてもよく、ユーザが操作する端末装置から制御可能である場合には画像信号処理部104や入力信号処理部105を備えていなくてもよい。また、ディスプレイ111や入力デバイス112が、コンパイル装置100の筐体と一体に形成されていてもよい。

40

【0042】

図3は、コンパイル装置の機能例を示すブロック図である。

コンパイル装置100は、ソースコード記憶部121、中間コード記憶部122、オブジェクトコード記憶部123、実行ファイル記憶部124、制御情報記憶部125、コンパイラ131およびリンカ137を有する。ソースコード記憶部121、中間コード記憶部122、オブジェクトコード記憶部123、実行ファイル記憶部124および制御情報記憶部125は、RAM 102またはHDD 103に確保した記憶領域を用いて実現できる。コンパイラ131およびリンカ137は、CPU 101が実行するプログラム（コン

50



パイルプログラムおよびリンクプログラム)を用いて実現できる。ただし、コンパイラ 131 およびリンカ 137 を、特定用途の電子回路を用いて実現してもよい。

【0043】

ソースコード記憶部 121 は、ソースコードを記憶する。ソースコードは、C 言語などの高級言語で記述されたプログラムである。ユーザは、入力デバイス 112 などを用いてコンパイル装置 100 に対してソースコードを直接入力してもよいし、ネットワーク 114 を介してコンパイル装置 100 にソースコードを送信してもよい。中間コード記憶部 122 は、中間コードを記憶する。中間コードは、コンパイル装置 100 の内部で利用される中間言語で記述されたプログラムであり、ソースコードに対応する。

【0044】

オブジェクトコード記憶部 123 は、オブジェクトコードを記憶する。オブジェクトコードは、プロセッサが解釈可能な機械語で記述されたプログラムであり、ソースコードや中間コードに対応する。実行ファイル記憶部 124 は、実行ファイルを記憶する。実行ファイルは、CPU が実行できるプログラムであり、オブジェクトコードとライブラリなどへのリンクとを含む。実行ファイルは、CPU 101 が実行してもよいし、コンパイル装置 100 が備える他の CPU またはコンパイル装置 100 以外のコンピュータの CPU が実行してもよい。コンパイラ 131 は、ターゲットの CPU アーキテクチャに応じて、オブジェクトコードに使用する命令を変更する。制御情報記憶部 125 は、コンパイラ 131 が最適化に使用する各種の制御情報を記憶する。制御情報の詳細は後述する。

【0045】

コンパイラ 131 は、ソースコードをオブジェクトコードに変換する。コンパイラ 131 は、ソースコード入力部 132、中間コード生成部 133、最適化部 134、アセンブリコード生成部 135 およびオブジェクトコード出力部 136 を有する。

【0046】

ソースコード入力部 132 は、ユーザからコンパイルコマンドを受け付け、コンパイルコマンドで指定されたソースコードをソースコード記憶部 121 から読み出す。中間コード生成部 133 は、ソースコード入力部 132 が読み出したソースコードを解析し、ソースコードを中間コードに変換する。ソースコードの解析には、字句解析、構文解析、意味解析などのいわゆるフロントエンド処理が含まれる。中間コード生成部 133 は、生成した中間コードを中間コード記憶部 122 に格納する。

【0047】

最適化部 134 は、中間コード記憶部 122 に記憶された中間コードに対して、実行速度が向上するように各種の最適化を行う。最適化部 134 は、中間コードを解析し、所定の規則に従って中間コードを書き換える。最適化には、ターゲットの CPU アーキテクチャ(オブジェクトコードを実行させる予定の CPU の種類)に応じた命令変換も含まれる。ターゲットの CPU アーキテクチャは、予め決まってもよいし、コンパイルコマンドのオプションとしてユーザから指定されてもよい。最適化の詳細は後述する。

【0048】

アセンブリコード生成部 135 は、中間コード記憶部 122 から最適化後の中間コードを読み出し、低級言語であるアセンブリ言語で記述されたアセンブリコードに変換する。オブジェクトコード出力部 136 は、アセンブリコード生成部 135 が生成したアセンブリコードをオブジェクトコードに変換する。アセンブリコードの命令とオブジェクトコードの命令とは、通常は 1 対 1 に対応する。オブジェクトコード出力部 136 は、生成したオブジェクトコードをオブジェクトコード記憶部 123 に格納する。

【0049】

リンカ 137 は、オブジェクトコード記憶部 123 からオブジェクトコードを読み出し、オブジェクトコードから参照されている他のオブジェクトコードやライブラリを検出する。リンカ 137 は、読み出したオブジェクトコードと検出した他のオブジェクトコードやライブラリとをリンクし、実行ファイルを生成する。リンカ 137 は、生成した実行ファイルを実行ファイル記憶部 124 に格納する。なお、コンパイラ 131 のコンパイル機

10

20

30

40

50

能とリンカ 1 3 7 のリンク機能とが、1 つのモジュールに統合されてもよい。

【 0 0 5 0 】

図 4 は、最適化部の機能例を示すブロック図である。

最適化部 1 3 4 は、汎用最適化部 1 4 1、ループ最適化部 1 4 2、S I M D (Single Instruction Multiple Data) 最適化部 1 4 3、命令変換部 1 4 4、マシン依存最適化部 1 4 5 および命令スケジューリング部 1 4 8 を有する。

【 0 0 5 1 】

汎用最適化部 1 4 1 は、中間コードに対して汎用的な最適化を実行する。汎用的な最適化には、例えば、使用されていない変数の削除、静的に決定できる値のみに依存する計算式の定数化、複数の計算式に共通に含まれる部分式の計算結果の再利用などが含まれる。

10

【 0 0 5 2 】

ループ最適化部 1 4 2 は、中間コードの中からループを検出し、ループに対して最適化を実行する。ループの最適化には、例えば、ループ内で値が変わらない変数に関する演算をループ外に移動することが含まれる。また、ループの最適化には、例えば、ループ内の命令を展開 (アンローリング) して、 $i$  回目 ( $i$  は正の整数) の処理を示す命令と  $i + 1$  回目の処理を示す命令に分解し、ループの繰り返し数を減らすことなどが含まれる。

【 0 0 5 3 】

S I M D 最適化部 1 4 3 は、ターゲットの C P U アーキテクチャが S I M D 命令をサポートしている場合、中間コードの中から S I M D 命令に変換可能な 2 以上の命令の組を検出する。S I M D 命令に変換可能な命令の組は、依存関係がなく演算の種類が同じスカラ命令 (非 S I M D 命令) の組である。S I M D 命令は、異なるデータに対する同じ種類の演算を並列に実行する命令である。S I M D 最適化部 1 4 3 は、検出した 2 以上の命令の組を S I M D 命令にマージして、中間コードの命令数を削減する。

20

【 0 0 5 4 】

命令変換部 1 4 4 は、中間コードで使用されている命令形式を、ターゲットの C P U アーキテクチャがサポートする命令セットの命令形式に変換する。すなわち、命令変換部 1 4 4 は、C P U 非依存の中間コードを C P U 依存の中間コードに変換する。命令変換部 1 4 4 は、1 つの C P U アーキテクチャのみに対応していてもよいし、複数の C P U アーキテクチャに対応していてもよい。後者の場合、例えば、ターゲットの C P U アーキテクチャがユーザから指定される。コンパイラ 1 3 1 は、各 C P U アーキテクチャがサポートする命令セットを示すプロセッサ情報を保持していてもよい。

30

【 0 0 5 5 】

マシン依存最適化部 1 4 5 は、C P U 依存の命令の種類 (ターゲットの C P U アーキテクチャに特有の命令の種類など) を活用した最適化を行う。C P U 依存の命令の種類には、後述するような各種の分岐命令が含まれる。第 2 の実施の形態では特に、1 つの変数の値と複数の比較値とを比較し比較結果に応じて処理が分岐する制御構造を最適化することを考える。マシン依存最適化部 1 4 5 は、解析部 1 4 6 および変換部 1 4 7 を有する。

【 0 0 5 6 】

解析部 1 4 6 は、中間コードの中から、複数の比較値それぞれについて、ある変数の値と当該比較値とを比較する比較命令と、両者が一致する場合に所定の命令にジャンプする分岐命令とを検出する。解析部 1 4 6 は、変数の値域と比較値の個数とに基づいて、比較パターン数が最小となる制御構造を判定する。変換部 1 4 7 は、解析部 1 4 6 の解析結果に基づいて、変数の値 1 つ当たりの平均の比較回数が減少するように中間コードを書き換える。このとき、変換部 1 4 7 は、既存の比較命令および分岐命令を並べ替える。また、変換部 1 4 7 は、新たな比較命令および分岐命令を挿入することで、既存の比較命令および分岐命令の少なくとも一部を迂回する実行経路を作成する。

40

【 0 0 5 7 】

命令スケジューリング部 1 4 8 は、中間コードに含まれる命令の順序を変更するスケジューリングを行う。スケジューリングには、例えば、依存関係のない 2 以上の命令を検出し、検出した 2 以上の命令を異なる C P U または異なる C P U コアに割り当てる並列化が

50

含まれる。また、スケジューリングには、例えば、パイプラインが効率的に動作するように、依存関係のない2以上の命令の間で実行順序を入れ替えることが含まれる。

【0058】

次に、ターゲットのCPUについて説明する。

図5は、プロセッサのレジスタ構成例を示すブロック図である。

CPU20は、コンパイル装置100によって生成された実行ファイルを実行可能なプロセッサの1つである。CPU20は、コンパイル装置100が備えてもよいし、他のコンピュータが備えてもよい。CPU20は、汎用レジスタ21a, 21b, 21c (r1, r2, r3)を含む複数の汎用レジスタと、ステータスレジスタ22を有する。

【0059】

汎用レジスタ21a, 21b, 21cは、演算に使用するデータを一時的に記憶する揮発性の記憶素子(レジスタ)である。汎用レジスタ21a, 21b, 21cは、実行ファイルに含まれるユーザ命令から明示的に指定することができる。ステータスレジスタ22は、演算の実行状況を示す制御フラグなどを記憶するレジスタである。ステータスレジスタ22は、実行ファイルに含まれるユーザ命令からは明示的に指定されず、演算の進行に応じてCPU20によって自動的に更新される。制御フラグには、ゼロフラグ(Z)、ネガティブフラグ(N)およびオーバフローフラグ(V)が含まれる。

【0060】

ゼロフラグは、演算結果が0か否かを示す。ゼロフラグは、例えば、1ビットで表現できる。数値演算が実行される毎にゼロフラグが更新される。演算結果が0の場合はゼロフラグがON(1)に更新され、演算結果が0以外の場合はゼロフラグがOFF(0)に更新される。2つの数値を比較する比較演算は、CPU20の内部では除算として実装される。このため、比較演算において2つの数値が一致する場合はゼロフラグがONに更新され、2つの数値が一致しない場合はゼロフラグがOFFに更新される。

【0061】

ネガティブフラグは、演算結果が負の値か否かを示す。ネガティブフラグは、例えば、1ビットで表現できる。数値演算が実行される毎にネガティブフラグが更新される。演算結果が負の値の場合はネガティブフラグがON(1)に更新され、演算結果が0以上(非負の値)の場合はネガティブフラグがOFF(0)に更新される。

【0062】

オーバフローフラグは、演算結果がオーバフローしたか否かを示す。オーバフローは、変数の桁数(ビット数)が不足し、演算結果が変数の型の上限値を超えたかまたは下限値を下回ったことである。例えば、ある変数の型が4ビットの符号付き整数である場合、当該変数の値域は-8~7である。この場合、演算結果が-8より小さいかまたは7より大きくなると、オーバフローが発生する。オーバフローが発生すると、変数が演算結果を正しく表現しないことになる。オーバフローフラグは、例えば、1ビットで表現できる。数値演算が実行される毎にオーバフローフラグが更新される。オーバフローが発生した場合はオーバフローフラグがON(1)に更新され、オーバフローが発生していない場合はオーバフローフラグがOFF(0)に更新される。

【0063】

図6は、プロセッサ情報の例を示す図である。

プロセッサ情報151は、あるCPUアーキテクチャがサポートする命令の種類を示す。コンパイラ131は、ターゲットのCPUアーキテクチャに対応するオブジェクトコードを生成するために、プロセッサ情報151を保持していてもよい。プロセッサ情報151には、命令の種類として、cmp命令、beq命令、bne命令、bl命令、bg命令、bge命令およびba命令が記載されている。第2の実施の形態では、ターゲットのCPUアーキテクチャがこれらの命令をサポートしているものとする。すなわち、上記のCPU20がこれらの命令を実行することができる。

【0064】

cmp命令は、数値を示す2つのオペランド(オペランドA, B)の値を比較する比較

10

20

30

40

50

命令である。前述のように、`cmp`命令は除算  $A - B$  として実装される。オペランド  $A$  ,  $B$  の値が一致する場合、ゼロフラグが  $ON$  ( $Z = 1$ ) に更新される。オペランド  $A$  の値がオペランド  $B$  の値よりも小さい場合、ネガティブフラグが  $ON$  ( $N = 1$ ) に更新される。除算  $A - B$  の結果が変数の型の上限值より大きいかまたは下限値より小さい場合、オーバーフローフラグが  $ON$  ( $V = 1$ ) に更新される。

【0065】

`beq`命令は、ゼロフラグが  $ON$  の場合にオペランド `label` が示す命令にジャンプし、ゼロフラグが  $OFF$  の場合にはジャンプしない条件分岐命令である。`beq`命令の直前に `cmp`命令が実行された場合、`beq`命令は、オペランド  $A$  ,  $B$  の値が一致する場合にジャンプし一致しない場合はジャンプしないことを示す。

10

【0066】

`bne`命令は、ゼロフラグが  $OFF$  の場合にオペランド `label` が示す命令にジャンプし、ゼロフラグが  $ON$  の場合にはジャンプしない条件分岐命令である。`bne`命令の直前に `cmp`命令が実行された場合、`bne`命令は、オペランド  $A$  ,  $B$  の値が一致しない場合にジャンプし一致する場合はジャンプしないことを示す。

【0067】

`bl`命令は、ネガティブフラグとオーバーフローフラグの排他的論理和 ( $N \text{ xor } V$ ) が  $1$  の場合にオペランド `label` が示す命令にジャンプし、排他的論理和が  $0$  の場合にはジャンプしない条件分岐命令である。`bl`命令の直前に `cmp`命令が実行された場合、`bl`命令は、オペランド  $A$  の値がオペランド  $B$  の値より小さい場合 ( $A < B$ ) にジャンプしそれ以外の場合 ( $A \geq B$ ) にジャンプしないことを示す。

20

【0068】

`bg`命令は、ゼロフラグとネガティブフラグとオーバーフローフラグから算出される値が  $1$  の場合にオペランド `label` が示す命令にジャンプし、 $0$  の場合にはジャンプしない条件分岐命令である。上記の値は、ネガティブフラグとオーバーフローフラグの排他的論理和を算出し、排他的論理和とゼロフラグとの論理和を算出し、論理和を否定することで算出される ( $\text{not}(Z \text{ or } (N \text{ xor } V))$ )。 `bg`命令の直前に `cmp`命令が実行された場合、`bg`命令は、オペランド  $A$  の値がオペランド  $B$  の値より大きい場合 ( $A > B$ ) にジャンプしそれ以外の場合 ( $A \leq B$ ) にジャンプしないことを示す。

【0069】

`bge`命令は、ネガティブフラグとオーバーフローフラグの排他的論理和の否定 ( $\text{not}(N \text{ xor } V)$ ) が  $1$  の場合にオペランド `label` が示す命令にジャンプし、排他的論理和の否定が  $0$  の場合にはジャンプしない条件分岐命令である。`bge`命令の直前に `cmp`命令が実行された場合、`bge`命令は、オペランド  $A$  の値がオペランド  $B$  の値以上の場合 ( $A \geq B$ ) にジャンプしそれ以外の場合 ( $A < B$ ) にジャンプしないことを示す。

30

【0070】

`ba`命令は、オペランド `label` が示す命令に常にジャンプする無条件分岐命令である。`ba`命令の直前に `cmp`命令が実行されても、`ba`命令は比較結果に依存しない。

次に、マシン依存最適化部 145 によって行われる最適化について説明する。

【0071】

図 7 は、連続する分岐命令を含むプログラムの例を示す図である。

中間コード生成部 133 は、コード 161 をコード 162 に変換し、コード 162 をコード 163 に変換する。図 7 では、コード 161 , 162 をソースコード形式で記述しており、コード 163 を疑似アセンブラ形式で記述している。実際には、コード 163 は、コンパイル装置 100 の内部で使用される中間言語を用いて記述される。マシン依存最適化部 145 は、中間コードに対して最適化を実行することになる。

40

【0072】

コード 161 には、文字型の変数  $c$  と論理型の変数  $b$  を引数として受け取る関数 `foo` が定義されている。変数  $c$  は 1 文字を示す。ただし、文字は所定バイト数の文字コードで表現されることから、内部では変数  $c$  の値は整数である。変数  $b$  は `true` または `false`

50

seを示す。ただし、内部ではfalseは0で表現され、trueは0以外の整数で表現される。関数fooは、変数cの示す文字が所定の複数の文字の何れとも一致せず、かつ、変数bの値がfalseであるか判定する。所定の複数の文字は、改行、スペース、タブ、復帰、ダブルクォテーション( ")、バックスラッシュ(\)、スラッシュ(/)、セミコロン(;)、左括弧({)および右括弧(})である。関数fooは、上記条件を満たす場合は処理Xを実行し、上記条件を満たさない場合は処理Yを実行する。

【0073】

コード162には、コード161と同様の関数fooが定義されている。ただし、コード162では、変数cの値と比較される文字が文字コードを示す整数に置換されている。「10」は改行を示し、「32」はスペースを示し、「9」はタブを示し、「13」は復帰を示す。「34」はダブルクォテーションを示し、「39」はバックスラッシュを示し、「47」はスラッシュを示し、「59」はセミコロンを示し、「123」は左括弧を示し、「125」は右括弧を示す。これら文字コードに相当する10個の整数が、変数cの値と比較される比較値になる。また、コード162では、変数bの値と比較される論理値が整数に置換されている。「0」はfalseを示す。

10

【0074】

コード163は、コード162の処理を、CPU20がサポートするcmp命令、beq命令、bne命令およびload命令を用いて表現したものである。load命令は、メモリから汎用レジスタにデータをロードする命令である。コード163は、11個のcmp命令、10個のbeq命令、1個のbne命令および1個のload命令を含む。

20

【0075】

コード163では、ラベルL1において、変数cの値と「10」とを比較するcmp命令が実行され、両者が一致する場合にラベルL13にジャンプするbeq命令が実行される。次に、ラベルL2において、変数cの値と「32」とを比較するcmp命令が実行され、両者が一致する場合にラベルL13にジャンプするbeq命令が実行される。次に、ラベルL3において、変数cの値と「9」とを比較するcmp命令が実行され、両者が一致する場合にラベルL13にジャンプするbeq命令が実行される。

【0076】

次に、ラベルL4において、変数cの値と「13」とを比較するcmp命令が実行され、両者が一致する場合にラベルL13にジャンプするbeq命令が実行される。次に、ラベルL5において、メモリから変数bの値をロードするload命令が実行され、変数bの値と「0」とを比較するcmp命令が実行され、両者が一致しない場合にラベルL13にジャンプするbne命令が実行される。

30

【0077】

次に、ラベルL6において、変数cの値と「34」とを比較するcmp命令が実行され、両者が一致する場合にラベルL13にジャンプするbeq命令が実行される。次に、ラベルL7において、変数cの値と「39」とを比較するcmp命令が実行され、両者が一致する場合にラベルL13にジャンプするbeq命令が実行される。次に、ラベルL8において、変数cの値と「47」とを比較するcmp命令が実行され、両者が一致する場合にラベルL13にジャンプするbeq命令が実行される。

40

【0078】

次に、ラベルL9において、変数cの値と「59」とを比較するcmp命令が実行され、両者が一致する場合にラベルL13にジャンプするbeq命令が実行される。次に、ラベルL10において、変数cの値と「123」とを比較するcmp命令が実行され、両者が一致する場合にラベルL13にジャンプするbeq命令が実行される。次に、ラベルL7において、変数cの値と「125」とを比較するcmp命令が実行され、両者が一致する場合にラベルL13にジャンプするbeq命令が実行される。

【0079】

上記の何れの分岐命令(beq命令およびbne命令)によってもジャンプしなかった場合、ラベルL12において処理Xが実行される。上記の何れかの分岐命令によってジャ

50

ンブした場合、ラベル L 1 3 において処理 Y が実行される。すなわち、コード 1 6 3 では、変数 c の値が「1 0」、「3 2」、「9」、「1 3」、「3 4」、「3 9」、「4 7」、「5 9」、「1 2 3」、「1 2 5」の何れかと一致するか、または、変数 b の値が「0」でない場合、処理 Y が実行される。それ以外の場合は処理 X が実行される。このコード 1 6 3 の処理は、コード 1 6 2 が示す処理と等価である。

#### 【0080】

図 8 は、ブロック情報の例を示す図である。

マシン依存最適化部 1 4 5 が最適化を行うにあたり、上記のコード 1 6 3 から、図 8 に示すようなブロック情報が生成されて制御情報記憶部 1 2 5 に格納される。ブロック情報は、中間コードのブロック毎に生成される。1 つのブロックは、連続的に実行されるひとまとまりの命令の集合を示す。分岐命令は、ブロックを区切る 1 つの基準となる。第 2 の実施の形態では、上記のコード 1 6 3 の各ラベルが 1 つのブロックに対応する。

10

#### 【0081】

ブロック情報 1 5 2 a はラベル L 1 に対応し、ブロック情報 1 5 2 b はラベル L 2 に対応し、ブロック情報 1 5 2 c はラベル L 3 に対応する。ブロック情報 1 5 2 d はラベル L 4 に対応し、ブロック情報 1 5 2 e はラベル L 5 に対応し、ブロック情報 1 5 2 f はラベル L 6 に対応し、ブロック情報 1 5 2 g はラベル L 7 に対応する。ブロック情報 1 5 2 h はラベル L 8 に対応し、ブロック情報 1 5 2 i はラベル L 9 に対応し、ブロック情報 1 5 2 j はラベル L 1 0 に対応し、ブロック情報 1 5 2 k はラベル L 1 1 に対応する。

20

#### 【0082】

各ブロック情報は、ブロック名（項目 # A）、比較値（項目 # B）、境界フラグ（項目 # C）、隙間フラグ（項目 # D）、分岐点フラグ（項目 # E）、連続フラグ（項目 # F）、真ブロック（項目 # G）および偽ブロック（項目 # H）を含む。また、各ブロック情報は、b l フラグ（項目 # I）、b g フラグ（項目 # J）、b g e フラグ（項目 # K）、b a フラグ（項目 # L）、前ポインタ（項目 # M）および次ポインタ（項目 # N）を含む。

#### 【0083】

ブロック名は、ブロックを識別する識別情報である。例えば、ブロック名にはラベルが用いられる。比較値は、変数の値と比較される固定値であり、ブロックに含まれる c m p 命令の第 2 オペランドの値である。ただし、後述する連続フラグが f a l s e のブロックについては、比較値を - 1 に設定する。境界フラグは、後述する境界判定のブロックであるか否かを示す。隙間フラグは、後述する隙間判定のブロックであるか否かを示す。分岐点フラグは、後述する分岐点判定のブロックであるか否かを示す。境界判定、隙間判定および分岐点判定のブロックは、最適化を通じて中間コードに挿入される。境界フラグ、隙間フラグおよび分岐点フラグの初期値は f a l s e である。

30

#### 【0084】

連続フラグは、ブロックに含まれる c m p 命令が他のブロックと同じ変数を第 1 オペランドに指定しているか、すなわち、同じ変数に対する連続する比較処理であるかを示す。前述のコード 1 6 3 の場合、ラベル L 1 ~ L 4、L 6 ~ L 1 1 のブロックは同じ変数 c を比較対象とするため、連続フラグが t r u e になる。一方、ラベル L 5 のブロックは変数 b を比較対象とするため、連続フラグが f a l s e になる。真ブロックは、分岐命令のジャンプ先の命令が属するブロックである。偽ブロックは、分岐命令でジャンプしない場合に次に実行される命令、すなわち、分岐命令の次の命令が属するブロックである。

40

#### 【0085】

b l フラグは、ブロック末尾の分岐命令として b l 命令が用いられるか否かを示す。b l 命令は、後述する境界判定のブロックや隙間判定のブロックで使用されることがある。b g フラグは、ブロック末尾の分岐命令として b g 命令が用いられるか否かを示す。b g 命令は、後述する境界判定のブロックで使用されることがある。b g e フラグは、ブロック末尾の分岐命令として b g e 命令が用いられるか否かを示す。b g e 命令は、後述する分岐点判定のブロックで使用されることがある。b l フラグ、b g フラグおよび b g e フラグの初期値は f a l s e である。b a フラグは、ブロック末尾に b a 命令が挿入される

50

か否かを示す。b aフラグの初期値はf a l s eである。

【0086】

前ポインタは、そのブロックの1つ前に配置されるブロックを示す。先頭のブロックの前ポインタはN U L Lである。次ポインタは、そのブロックの1つ後ろに配置されるブロックを示す。制御情報記憶部125には、ブロック情報の列の末尾を示すダミーのブロック情報が格納される。末尾のブロック情報の次ポインタはN U L Lである。

【0087】

例えば、ブロック情報152aの生成当初の内容は、ブロック名がL1、比較値が10、境界フラグがf a l s e、隙間フラグがf a l s e、分岐点フラグがf a l s e、連続フラグがt r u e、真ブロックがL13、偽ブロックがL2である。また、b lフラグがf a l s e、b gフラグがf a l s e、b g eフラグがf a l s e、b aフラグがf a l s e、前ポインタがN U L L、次ポインタがL2である。各ブロック情報の内容は、最適化方法を検討する過程で順次更新される。なお、以下では、境界フラグ、隙間フラグ、分岐点フラグ、b lフラグ、b gフラグ、b g eフラグおよびb aフラグについては、値がf a l s e（初期値）である場合はその記載を省略することがある。

【0088】

図9は、比較値ベクトルと間隔マップと命令テーブルの例を示す図である。

マシン依存最適化部145が最適化を行う過程で、比較値ベクトル153、間隔マップ154および命令テーブル155が生成されて制御情報記憶部125に格納される。

【0089】

比較値ベクトル153は、インデックスと比較値とを対応付ける。インデックスは、0から始まる連続する非負整数である。比較値は、同じ変数の値（例えば、コード163の変数cの値）と比較される整数の固定値である。他とは異なる変数の値（例えば、コード163の変数bの値）と比較される整数の固定値は、比較値から除外される。比較値ベクトル153では、複数の比較値が昇順にソートされる。比較値ベクトル153のサイズは、比較値の個数を示す。例えば、前述のコード163から、比較値「9」、「10」、「13」、「32」、「34」、「39」、「47」、「59」、「123」、「125」を含むサイズ10の比較値ベクトル153が生成される。

【0090】

間隔マップ154は、間隔と比較値とを対応付ける。間隔は、ある比較値とその次に大きい比較値との間に存在する比較されない整数の個数である。間隔は、隣接する2つの比較値のうち小さい方の比較値と対応付けられる。ただし、間隔マップ154には、間隔「0」は登録されない。間隔マップ154では、複数の間隔が降順にソートされる。

【0091】

例えば、比較値「59」と比較値「123」の間には63個の整数が存在するため、間隔「63」と比較値「59」が登録される。また、比較値「13」と比較値「32」の間には18個の整数が存在するため、間隔「18」と比較値「13」が登録される。同様に、間隔「11」と比較値「47」、間隔「7」と比較値「39」、間隔「4」と比較値「34」、間隔「2」と比較値「10」、間隔「1」と比較値「32」、間隔「1」と比較値「123」が、間隔マップ154に登録される。

【0092】

命令テーブル155は、比較値と命令種類とを対応付ける。命令種類は、ある比較値が属するブロックで使用される分岐命令の種類を示す。図9の例では、比較値「39」とb g e命令、比較値「34」とb a命令、比較値「13」とb g e命令、比較値「10」とb a命令、比較値「59」とb g e命令、比較値「47」とb a命令が対応付けられている。命令テーブル155の内容は、前述のブロック情報のb g eフラグやb aフラグに反映される。比較値と命令種類との対応付け方法については後述する。

【0093】

図10は、数値判定の最適化例を示す図である。

マシン依存最適化部145は、前述のコード163が示す制御構造を、変数cの値1つ

10

20

30

40

50

当たりの平均の比較回数が減少するように、図10に示すような制御構造に変換する。変数cの値に対する一連の判定処理は、境界判定164a、隙間判定164b、分岐点判定164c, 164d, 164eおよび個別判定164f, 164g, 164h, 164i, 164j, 164k, 164l, 164m, 164n, 164oを含む。

【0094】

個別判定164f, 164g, 164h, 164i, 164j, 164k, 164l, 164m, 164n, 164oは、前述のコード163におけるラベルL1~L4, L6~L11に対応する。すなわち、個別判定164fは、変数cの値が「9」であるか判定する。個別判定164gは、変数cの値が「10」であるか判定する。個別判定164hは、変数cの値が「13」であるか判定する。個別判定164iは、変数cの値が「32」であるか判定する。個別判定164jは、変数cの値が「34」であるか判定する。個別判定164kは、変数cの値が「39」であるか判定する。個別判定164lは、変数cの値が「47」であるか判定する。個別判定164mは、変数cの値が「59」であるか判定する。個別判定164nは、変数cの値が「123」であるか判定する。個別判定164oは、変数cの値が「125」であるか判定する。

10

【0095】

この一連の判定処理では、個別判定164f, 164g, 164h, 164i, 164j, 164k, 164l, 164m, 164n, 164oの前に、境界判定164a、隙間判定164bおよび分岐点判定164c, 164d, 164eが挿入される。

【0096】

境界判定164aは、変数cの値が最小の比較値「9」より小さいかまたは最大の比較値「125」より大きいかが判定する。境界判定164aの判定結果が真である場合、変数cの値が何れの比較値とも一致しないことが明らかである。この場合、隙間判定164b、分岐点判定164c, 164d, 164eおよび個別判定164f, 164g, 164h, 164i, 164j, 164k, 164l, 164m, 164n, 164oをスキップして、処理Xにジャンプすることが可能である。

20

【0097】

境界判定164aの判定結果が偽である場合、隙間判定164bが実行される。隙間判定164bは、変数cの値が比較値「60」以上でかつ比較値「123」より小さいかが判定する。隙間判定164bの判定結果が真である場合、「59」と「123」の間に他の比較値が存在しないため、変数cの値が何れの比較値とも一致しないことが明らかである。この場合、分岐点判定164c, 164d, 164eおよび個別判定164f, 164g, 164h, 164i, 164j, 164k, 164l, 164m, 164n, 164oをスキップして、処理Xにジャンプすることが可能である。なお、図10では最も広い間隔のみについて隙間判定を行っているが、2以上の間隔について隙間判定を行ってもよい。隙間判定を行うか否かの基準については後述する。

30

【0098】

隙間判定164bの判定結果が偽である場合、分岐点判定164cが実行される。分岐点判定164cは、変数cの値が比較値「39」以上であるか判定する。分岐点判定164cの判定結果が真である場合、次に分岐点判定164dが実行される。分岐点判定164cの判定結果が偽である場合、次に分岐点判定164eが実行される。

40

【0099】

分岐点判定164dは、変数cの値が比較値「13」以上であるか判定する。分岐点判定164dの判定結果が真である場合、個別判定164fにジャンプする。分岐点判定164dの判定結果が偽である場合、個別判定164hにジャンプする。分岐点判定164eは、変数cの値が比較値「59」以上であるか判定する。分岐点判定164eの判定結果が真である場合、個別判定164kにジャンプする。分岐点判定164eの判定結果が偽である場合、個別判定164mにジャンプする。分岐点判定164c, 164d, 164eの判定方法は、二分探索アルゴリズムに相当する。

【0100】

50



個別判定 1 6 4 f の判定結果が真である場合、処理 Y にジャンプする。個別判定 1 6 4 f の判定結果が偽である場合、個別判定 1 6 4 g に進む。個別判定 1 6 4 g の判定結果が真である場合、処理 Y にジャンプする。個別判定 1 6 4 g の判定結果が偽である場合、変数 c の値が「 1 3 」未満であることが判定済みであり「 9 」, 「 1 0 」以外の比較値と一致することがないため、処理 X にジャンプすることが可能である。

【 0 1 0 1 】

個別判定 1 6 4 h の判定結果が真である場合、処理 Y にジャンプする。個別判定 1 6 4 h の判定結果が偽である場合、個別判定 1 6 4 i に進む。個別判定 1 6 4 i の判定結果が真である場合、処理 Y にジャンプする。個別判定 1 6 4 i の判定結果が偽である場合、個別判定 1 6 4 j に進む。個別判定 1 6 4 j の判定結果が真である場合、処理 Y にジャンプする。個別判定 1 6 4 j の判定結果が偽である場合、変数 c の値が「 1 3 」以上「 3 9 」未満であることが判定済みであり「 1 3 」, 「 3 2 」, 「 3 4 」以外の比較値と一致することがないため、処理 X にジャンプすることが可能である。

10

【 0 1 0 2 】

個別判定 1 6 4 k の判定結果が真である場合、処理 Y にジャンプする。個別判定 1 6 4 k の判定結果が偽である場合、個別判定 1 6 4 l に進む。個別判定 1 6 4 l の判定結果が真である場合、処理 Y にジャンプする。個別判定 1 6 4 l の判定結果が偽である場合、変数 c の値が「 3 9 」以上「 5 9 」未満であることが判定済みであり「 3 9 」, 「 4 7 」以外の比較値と一致することがないため、処理 X にジャンプすることが可能である。

20

【 0 1 0 3 】

個別判定 1 6 4 m の判定結果が真である場合、処理 Y にジャンプする。個別判定 1 6 4 m の判定結果が偽である場合、個別判定 1 6 4 n に進む。個別判定 1 6 4 n の判定結果が真である場合、処理 Y にジャンプする。個別判定 1 6 4 n の判定結果が偽である場合、個別判定 1 6 4 o に進む。個別判定 1 6 4 o の判定結果が真である場合、処理 Y にジャンプする。個別判定 1 6 4 o の判定結果が偽である場合、変数 c の値が「 5 9 」以上であることが判定済みであり「 5 9 」, 「 1 2 3 」, 「 1 2 5 」以外の比較値と一致することがないため、処理 X にジャンプすることが可能である。

【 0 1 0 4 】

なお、分岐点判定 1 6 4 c 以降の判定方法は、逐次的に実行される個別判定が含まれているため、純粋な二分探索アルゴリズムとは異なる。この点で、分岐点判定 1 6 4 c 以降の判定方法は、準二分探索アルゴリズムと言うこともできる。

30

【 0 1 0 5 】

図 1 1 は、最適化されたプログラムの例を示す図である。

マシン依存最適化部 1 4 5 は、図 1 0 に示した制御構造を表すように前述のブロック情報を更新する。マシン依存最適化部 1 4 5 は、更新したブロック情報に基づいて中間コードを書き換える。コード 1 6 5 は、コード 1 6 3 を最適化したものである。図 1 1 では、コード 1 6 5 を疑似アセンブラ形式で記述している。

【 0 1 0 6 】

コード 1 6 5 では、他のブロックと比較する変数が異なるラベル L 5 のブロックが、先頭に移動している。ラベル L 5 のブロックの次に、ラベル L 1 4 , L 1 5 のブロックが挿入されている。ラベル L 1 4 , L 1 5 のブロックは、境界判定 1 6 4 a に対応する。ラベル L 1 4 では、変数 c の値が「 9 」より小さいか判定し、判定結果が真の場合にラベル L 1 2 にジャンプする。ラベル L 1 5 では、変数 c の値が「 1 2 5 」より大きいかが判定し、判定結果が真の場合にラベル L 1 2 にジャンプする。

40

【 0 1 0 7 】

ラベル L 1 5 のブロックの次に、ラベル L 1 6 , L 1 7 のブロックが挿入されている。ラベル L 1 6 , L 1 7 のブロックは、隙間判定 1 6 4 b に対応する。ラベル L 1 6 では、変数 c の値が「 6 0 」より小さいか判定し、判定結果が真の場合にラベル L 1 8 にジャンプする。ラベル L 1 7 では、変数 c の値が「 1 2 3 」より小さいか判定し、判定結果が真の場合にラベル L 1 2 にジャンプする。

50

## 【 0 1 0 8 】

ラベル L 1 7 のブロックの次に、ラベル L 1 8 のブロックが挿入されている。ラベル L 1 8 のブロックは、分岐点判定 1 6 4 c に対応する。ラベル L 1 8 では、変数 c の値が「 3 9 」以上か判定し、判定結果が真の場合にラベル L 2 0 にジャンプする。ラベル L 1 8 のブロックの次に、ラベル L 1 9 のブロックが挿入されている。ラベル L 1 9 のブロックは、分岐点判定 1 6 4 d に対応する。ラベル L 1 9 では、変数 c の値が「 1 3 」以上か判定し、判定結果が真の場合にラベル L 4 にジャンプする。

## 【 0 1 0 9 】

ラベル L 1 ~ 1 1 のブロックは、比較値の昇順にソートされている。ラベル L 1 9 のブロックの次に、ラベル L 3 のブロックが配置されている。ラベル L 3 のブロックは、個別判定 1 6 4 f に対応する。ラベル L 3 のブロックの次に、ラベル L 1 のブロックが配置されている。ラベル L 1 のブロックは、個別判定 1 6 4 g に対応する。ラベル L 1 のブロックの末尾には、ラベル L 1 2 にジャンプする b a 命令が挿入されている。

10

## 【 0 1 1 0 】

ラベル L 1 のブロックの次に、ラベル L 4 のブロックが配置されている。ラベル L 4 のブロックは、個別判定 1 6 4 h に対応する。ラベル L 4 のブロックの次に、ラベル L 2 のブロックが配置されている。ラベル L 2 のブロックは、個別判定 1 6 4 i に対応する。ラベル L 2 のブロックの次に、ラベル L 6 のブロックが配置されている。ラベル L 6 のブロックは、個別判定 1 6 4 j に対応する。ラベル L 6 のブロックの末尾には、ラベル L 1 2 にジャンプする b a 命令が挿入されている。

20

## 【 0 1 1 1 】

ラベル L 6 のブロックの次に、ラベル L 2 0 のブロックが挿入されている。ラベル L 2 0 のブロックは、分岐点判定 1 6 4 e に対応する。ラベル L 2 0 では、変数 c の値が「 5 9 」以上か判定し、判定結果が真の場合にラベル L 9 にジャンプする。ラベル L 2 0 のブロックの次に、ラベル L 7 のブロックが配置されている。ラベル L 7 のブロックは、個別判定 1 6 4 k に対応する。ラベル L 7 のブロックの次に、ラベル L 8 のブロックが配置されている。ラベル L 8 のブロックは、個別判定 1 6 4 l に対応する。ラベル L 8 のブロックの末尾には、ラベル L 1 2 にジャンプする b a 命令が挿入されている。

## 【 0 1 1 2 】

ラベル L 8 のブロックの次に、ラベル L 9 のブロックが配置されている。ラベル L 9 のブロックは、個別判定 1 6 4 m に対応する。ラベル L 9 のブロックの次に、ラベル L 1 0 のブロックが配置されている。ラベル L 1 0 のブロックは、個別判定 1 6 4 n に対応する。ラベル L 1 0 のブロックの次に、ラベル L 1 1 のブロックが配置されている。ラベル L 1 1 のブロックは、個別判定 1 6 4 o に対応する。そして、ラベル L 1 1 のブロックの次に、ラベル L 1 2 , L 1 3 のブロックが配置されている。このように、最適化されたコード 1 6 5 は、図 1 0 に示した制御構造をもっている。

30

## 【 0 1 1 3 】

次に、コンパイラ 1 3 1 のコンパイル手順について説明する。

図 1 2 は、コンパイルの手順例を示すフローチャートである。

( S 1 ) ソースコード入力部 1 3 2 は、ソースコード記憶部 1 2 1 からソースコードを読み出す。中間コード生成部 1 3 3 は、読み出されたソースコードを解析し、ソースコードを中間コードに変換して中間コード記憶部 1 2 2 に格納する。ソースコードの解析には、字句解析、構文解析、意味解析などのフロントエンド処理が含まれる。

40

## 【 0 1 1 4 】

( S 2 ) 最適化部 1 3 4 の汎用最適化部 1 4 1 は、中間コード記憶部 1 2 2 に記憶された中間コードに対して、汎用的な最適化を実行する。汎用的な最適化には、使用されていない変数の削除、静的に決定できる値のみに依存する計算式の定数化、複数の計算式に共通に含まれる部分式の計算結果の再利用などが含まれる。

## 【 0 1 1 5 】

( S 3 ) 最適化部 1 3 4 のループ最適化部 1 4 2 は、中間コード記憶部 1 2 2 に記憶さ

50

れた中間コードからループを検出し、ループの最適化を実行する。ループの最適化には、ループ内で値が変わらない変数に関する演算をループ外に移動することや、ループ内の命令を展開（アンローリング）して、ループの繰り返し数を減らすことなどが含まれる。

【0116】

(S4)最適化部134のSIMD最適化部143は、中間コード記憶部122に記憶された中間コードに対して、SIMD命令を用いた最適化を行う。すなわち、SIMD最適化部143は、中間コードの中から依存関係がなく演算の種類が同じスカラ命令の組を検出し、検出したスカラ命令の組をSIMD命令に変換する。

【0117】

(S5)最適化部134の命令変換部144は、中間コード記憶部122に記憶された中間コードで使用されている命令形式を、ターゲットのCPUアーキテクチャがサポートする命令セットの命令形式に変換する。コンパイルコマンドのオプションなどによってユーザからターゲットのCPUアーキテクチャが指定された場合、命令変換部144は、中間コードの命令を指定されたCPUアーキテクチャの命令形式に変換する。

10

【0118】

(S6)最適化部134のマシン依存最適化部145は、CPU依存の命令の種類を活用した最適化を行う。マシン依存最適化部145は特に、1つの変数の値と複数の比較値とを比較し比較結果に応じて処理が分岐する制御構造を最適化する。以下では、このような制御構造を最適化するマシン依存最適化を中心に説明する。

【0119】

(S7)最適化部134の命令スケジューリング部148は、中間コード記憶部122に記憶された中間コードに対して命令のスケジューリングを行う。スケジューリングには、命令の並列化や、パイプライン処理を考慮した命令の順序の入れ替えなどが含まれる。

20

【0120】

(S8)アセンブリコード生成部135は、中間コード記憶部122から最適化後の中間コードを読み出し、中間コードからアセンブリコードを生成する。

(S9)オブジェクトコード出力部136は、ステップS8で生成されたアセンブリコードをオブジェクトコードに変換し、オブジェクトコード記憶部123に格納する。生成されたオブジェクトコードは、リンカ137によって他のオブジェクトコードやライブラリとリンクされ、実行ファイルに変換されることになる。

30

【0121】

図13は、マシン依存最適化の手順例を示すフローチャートである。

マシン依存最適化は、前述のステップS6で実行される。

(S10)解析部146は、中間コードの中の最初の命令を命令*i*として選択する。

【0122】

(S11)解析部146は、命令*i*として選択する命令が存在しないか（命令*i*がNULLであるか）判断する。命令*i*がNULLである場合はマシン依存最適化が終了する。命令*i*がNULLでない場合はステップS12に処理が進む。

【0123】

(S12)解析部146は、命令*i*が比較命令（cmp命令）であるか判断する。命令*i*が比較命令である場合はステップS14に処理が進み、命令*i*が比較命令でない場合はステップS13に処理が進む。

40

【0124】

(S13)解析部146は、現在の命令*i*の次の命令を新たな命令*i*として選択する。そして、ステップS11に処理が進む。

(S14)解析部146は、命令*i*の次の命令を命令*j*として選択する。

【0125】

(S15)解析部146は、命令*j*が分岐命令（beq命令やbne命令など）であるか判断する。命令*j*が分岐命令である場合はステップS17に処理が進み、命令*j*が分岐命令でない場合はステップS16に処理が進む。

50

## 【0126】

(S16) 解析部146は、命令jの次の命令を新たな命令iとして選択する。そして、ステップS11に処理が進む。

(S17) 解析部146は、命令iから始まる一連の比較処理および分岐処理を中間コードの中から検出し、検出した一連の比較処理および分岐処理についてのブロック情報を生成する。ブロック情報生成の詳細は後述する。

## 【0127】

(S18) 解析部146は、ステップS17で生成したブロック情報に基づいて比較値ベクトル153を生成し、比較値ベクトル153に基づいて間隔マップ154を生成する。ベクトル・マップ生成の詳細は後述する。

10

## 【0128】

(S19) 解析部146は、ステップS18で生成した間隔マップ154に基づいて、制御構造を変更した場合の比較パターン数を、隙間判定の個数を変化させながら試算する。解析部146は、比較パターン数が最小になる隙間判定の個数とそのときの比較パターン数を特定する。また、解析部146は、制御構造を変更しない場合の比較パターン数を試算する。解析部146は、制御構造を変更する前後の比較パターン数を比べ、制御構造を変更することで実行効率が改善されるか判定する。効率評価の詳細は後述する。

## 【0129】

(S20) ステップS19で効率改善ありと判定された場合、ステップS22に処理が進む。効率改善ありと判定されなかった場合、ステップS21に処理が進む。

20

(S21) 解析部146は、ステップS17で生成したブロック情報と、ステップS18で生成した比較値ベクトル153および間隔マップ154を、制御情報記憶部125から消去する。そして、ステップS11に処理が進む。

## 【0130】

(S22) 変換部147は、個別判定164f, 164g, 164h, 164i, 164j, 164k, 164l, 164m, 164n, 164oに先行して、境界判定164aおよび隙間判定164bが実行されるように、ブロック情報の追加および更新を行う。先行判定追加の詳細は後述する。

## 【0131】

(S23) 変換部147は、境界判定164aおよび隙間判定164bの後、分岐点判定164c, 164d, 164eが実行されるように、ブロック情報の追加および更新を行う。また、変換部147は、個別判定164f, 164g, 164h, 164i, 164j, 164k, 164l, 164m, 164n, 164oの比較処理が、二分探索木に準じた制御構造をもつようにブロック情報の更新を行う。探索木変換の詳細は後述する。

30

## 【0132】

(S24) 変換部147は、ステップS22, S23で更新されたブロック情報に基づいて中間コードを書き換える。そして、ステップS11に処理が進む。

図14は、ブロック情報生成の手順例を示すフローチャートである。

## 【0133】

ブロック情報生成は、前述のステップS17で実行される。

40

(S30) 解析部146は、命令iの第1オペランドを変数cとして抽出する。また、解析部146は、命令jのオペランドをジャンプ先labelとして抽出する。

## 【0134】

(S31) 解析部146は、命令iとして選択する命令が存在しないか(命令iがNULLであるか)判断する。命令iがNULLである場合はブロック情報生成が終了する。命令iがNULLでない場合はステップS32に処理が進む。

## 【0135】

(S32) 解析部146は、命令iが比較命令(cmp命令)であるか判断する。命令iが比較命令である場合はステップS33に処理が進み、命令iが比較命令でない場合はステップS38に処理が進む。

50

## 【 0 1 3 6 】

( S 3 3 ) 解析部 1 4 6 は、命令 i の第 1 オペランドがステップ S 3 0 で抽出した変数 c と同じか判断する。命令 i の第 1 オペランドが変数 c と同じ場合はステップ S 3 4 に処理が進み、異なる場合はステップ S 3 8 に処理が進む。

## 【 0 1 3 7 】

( S 3 4 ) 解析部 1 4 6 は、命令 i の次の命令を命令 j として選択する。

( S 3 5 ) 解析部 1 4 6 は、命令 j として選択する命令が存在しないか ( 命令 j が N U L L であるか ) 判断する。命令 j が N U L L である場合はステップ S 4 4 に処理が進む。命令 j が N U L L でない場合はステップ S 3 6 に処理が進む。

## 【 0 1 3 8 】

( S 3 6 ) 解析部 1 4 6 は、命令 j が分岐命令 ( b e q 命令や b n e 命令など ) であるか判断する。命令 j が分岐命令である場合はステップ S 3 7 に処理が進み、命令 j が分岐命令でない場合はステップ S 4 4 に処理が進む。

## 【 0 1 3 9 】

( S 3 7 ) 解析部 1 4 6 は、命令 j のオペランドがステップ S 3 0 で抽出したジャンプ先 l a b e l と同じか判断する。命令 j のオペランドがジャンプ先 l a b e l と同じ場合はステップ S 4 2 に処理が進み、異なる場合はステップ S 4 4 に処理が進む。

## 【 0 1 4 0 】

( S 3 8 ) 解析部 1 4 6 は、命令 i が属するブロックの末尾が分岐命令であるか判断する。末尾が分岐命令である場合はステップ S 3 9 に処理が進み、末尾が分岐命令でない場合はステップ S 4 4 に処理が進む。

## 【 0 1 4 1 】

( S 3 9 ) 解析部 1 4 6 は、命令 i が属するブロックの末尾の分岐命令のオペランドが、ステップ S 3 0 で抽出したジャンプ先 l a b e l と同じか判断する。末尾の分岐命令のオペランドがジャンプ先 l a b e l と同じ場合はステップ S 4 0 に処理が進み、異なる場合はステップ S 4 4 に処理が進む。

## 【 0 1 4 2 】

( S 4 0 ) 解析部 1 4 6 は、命令 i が属するブロック内に比較命令が存在するか判断する。比較命令が存在する場合はステップ S 4 1 に処理が進み、比較命令が存在しない場合はステップ S 4 4 に処理が進む。

## 【 0 1 4 3 】

( S 4 1 ) 解析部 1 4 6 は、現在の命令 i が属するブロック内の比較命令を新たな命令 i として選択する。また、解析部 1 4 6 は、命令 i が属するブロックの末尾にある分岐命令を新たな命令 j として選択する。

## 【 0 1 4 4 】

( S 4 2 ) 解析部 1 4 6 は、命令 i , j に基づいて、命令 i , j が属するブロックに対応するブロック情報を生成する。ブロック名 ( 項目 # A ) は、当該ブロックのラベルである。比較値 ( 項目 # B ) は、命令 i の第 2 オペランドである。境界フラグ ( 項目 # C ) 、隙間フラグ ( 項目 # D ) および分岐点フラグ ( 項目 # E ) は、 f a l s e である。連続フラグ ( 項目 # F ) は、ステップ S 4 1 を経由していない場合は t r u e 、ステップ S 4 1 を経由した場合は f a l s e である。真ブロック ( 項目 # G ) は、命令 j のオペランドである。偽ブロック ( 項目 # H ) は、当該ブロックの次のブロックのラベルである。

## 【 0 1 4 5 】

b l フラグ ( 項目 # I ) 、 b g フラグ ( 項目 # J ) 、 b g e フラグ ( 項目 # K ) および b a フラグ ( 項目 # L ) は、 f a l s e である。前ポインタ ( 項目 # M ) は、当該ブロックの前のブロックのラベルである。ただし、前のブロックがない場合、前ポインタは N U L L である。次ポインタ ( 項目 # N ) は、当該ブロックの次のブロックのラベルである。

## 【 0 1 4 6 】

( S 4 3 ) 解析部 1 4 6 は、現在の命令 j の次の命令を新たな命令 i として選択する。また、解析部 1 4 6 は、新たな命令 i の次の命令を新たな命令 j として選択する。そして

10

20

30

40

50

、ステップ S 3 1 に処理が進む。

【 0 1 4 7 】

( S 4 4 ) 解析部 1 4 6 は、末尾のブロック情報を生成する。末尾のブロック情報のブロック名 ( 項目 # A ) は、命令  $i$  が属するブロック ( 一連の比較処理および分岐処理を行うブロック群の次のブロック ) のラベルである。連続フラグ ( 項目 # F ) は、 `false` である。前ポインタ ( 項目 # M ) は、当該ブロックの前のブロックのラベルである。次ポインタ ( 項目 # N ) は、 `NULL` である。他の項目は空欄でもよい。

【 0 1 4 8 】

図 1 5 は、ベクトル・マップ生成の手順例を示すフローチャートである。

ベクトル・マップ生成は、前述のステップ S 1 8 で実行される。

( S 5 0 ) 解析部 1 4 6 は、比較値ベクトル 1 5 3 を生成する。

10

【 0 1 4 9 】

( S 5 1 ) 解析部 1 4 6 は、先頭のブロック情報をブロック情報  $b$  として選択する。

( S 5 2 ) 解析部 1 4 6 は、ブロック情報  $b$  の次ポインタ ( 項目 # N ) が `NULL` であるか判断する。次ポインタが `NULL` である場合はステップ S 5 6 に処理が進み、次ポインタが `NULL` でない場合はステップ S 5 3 に処理が進む。

【 0 1 5 0 】

( S 5 3 ) 解析部 1 4 6 は、ブロック情報  $b$  の連続フラグ ( 項目 # F ) が `true` であるか判断する。連続フラグが `true` である場合はステップ S 5 4 に処理が進み、連続フラグが `false` である場合はステップ S 5 5 に処理が進む。

20

【 0 1 5 1 】

( S 5 4 ) 解析部 1 4 6 は、ブロック情報  $b$  の比較値 ( 項目 # B ) を比較値ベクトル 1 5 3 に追加する。

( S 5 5 ) 解析部 1 4 6 は、ブロック情報  $b$  の次ポインタ ( 項目 # N ) が示すブロック情報を次のブロック情報  $b$  として選択する。そして、ステップ S 5 2 に処理が進む。

【 0 1 5 2 】

( S 5 6 ) 解析部 1 4 6 は、比較値ベクトル 1 5 3 の比較値を昇順にソートする。

( S 5 7 ) 解析部 1 4 6 は、インデックス  $p$  に 0 を代入する。

( S 5 8 ) 解析部 1 4 6 は、インデックス  $p$  が、比較値ベクトル 1 5 3 のサイズから 1 を引いた値より小さいか判断する。上記条件を満たす場合はステップ S 5 9 に処理が進み、満たさない場合はステップ S 6 3 に処理が進む。

30

【 0 1 5 3 】

( S 5 9 ) 解析部 1 4 6 は、比較値ベクトル 1 5 3 からインデックス  $p$  が示す比較値とインデックス  $p + 1$  が示す比較値とを取得する。解析部 1 4 6 は、間隔 `dif` として、インデックス  $p + 1$  の比較値からインデックス  $p$  の比較値を引き 1 を引いた値を算出する。

【 0 1 5 4 】

( S 6 0 ) 解析部 1 4 6 は、間隔 `dif` が 0 より大きい判断する。上記条件を満たす場合はステップ S 6 1 に処理が進み、満たさない場合はステップ S 6 2 に処理が進む。

( S 6 1 ) 解析部 1 4 6 は、間隔 `dif` とインデックス  $p$  の比較値とを対応付けて、間隔マップ 1 5 4 に追加する。間隔 `dif` は、間隔マップ 1 5 4 のキーに相当する。

40

【 0 1 5 5 】

( S 6 2 ) 解析部 1 4 6 は、インデックス  $p$  に 1 を加算する ( インデックス  $p$  をインクリメントする )。そして、ステップ S 5 8 に処理が進む。

( S 6 3 ) 解析部 1 4 6 は、間隔マップ 1 5 4 の間隔の降順にソートする。

【 0 1 5 6 】

図 1 6 は、効率評価の手順例を示すフローチャートである。

効率評価は、前述のステップ S 1 9 で実行される。

( S 7 0 ) 解析部 1 4 6 は、区間数  $x$  に 0 を代入する。また、解析部 1 4 6 は、変換後の制御構造の比較パターン数を示す評価値 `after` に、整数型の最大値を代入する。例えば、解析部 1 4 6 は、評価値 `after` に、符号なし `long ( unsigned l`

50

ong)型整数の最大値である4294967295を代入する。

【0157】

(S71)解析部146は、区間数xが間隔マップ154のサイズより小さいか判断する。区間数xが間隔マップ154のサイズより小さい場合はステップS72に処理が進み、それ以外の場合はステップS77に処理が進む。

【0158】

(S72)解析部146は、間隔マップ154が示す比較値の間の区間のうち、x個の区間について隙間判定を行うと仮定する。このとき、解析部146は、間隔が大きい方から優先的にx個の区間を選択するようにする。

【0159】

(S73)解析部146は、変換後の制御構造の比較パターン数であって、x個の区間について隙間判定を行う場合の比較パターン数を算出する。

ここで、kを比較値の個数(比較値ベクトル153のサイズ)とする。図7の例の場合、k=10である。dを二分木の深さとする。二分木の深さは、分岐点判定の段数に相当し、図10の例ではd=2である。dの値は予め決められていてもよいし、比較値の数に応じて可変としてもよい。また、 $K_{max}$ を変数cの型の最大値、 $K_{min}$ を変数cの型の最小値とする。図7の例の場合、変数cはchar型であるため、 $K_{max}=127$ 、 $K_{min}=-128$ である。また、 $k_{max}$ を比較値の最大値、 $k_{min}$ を比較値の最小値とする。図7の例の場合、 $k_{max}=125$ 、 $k_{min}=9$ である。

【0160】

また、 $P=K_{max}-K_{min}+1$ 、 $K=k_{max}-k_{min}+1$ 、 $m=k/2^d$ の商、 $n=k/2^d$ の余りとする。図7の例の場合、 $P=256$ 、 $K=117$ 、 $m=2$ 、 $n=2$ である。また、wを、間隔マップ154に登録された間隔を降順にソートした配列とする。

【0161】

解析部146は、上記のパラメータの値を数式(1)に代入することで、変換後の制御構造の比較パターン数を算出することができる。数式(1)によって算出される比較パターン数は、変数cが取り得る全ての整数が入力されたときの比較回数の合計を示す。なお、t、y、zは数式内で値が変化する一時的な変数である。

【0162】

【数1】

$$2P + 2 \left( K \cdot x - \sum_{z=0}^{x-2} \sum_{y=0}^z w[y] \right) + \left( K - \sum_{y=0}^{x-1} w[y] \right) d \quad (1)$$

$$+ \sum_{t=0}^{m-1} \left( K - \sum_{y=0}^{x-1} w[y] - 2^d \cdot t \right) + \frac{n}{2^d} \left( K - \sum_{y=0}^{x-1} w[y] - 2^d \cdot m \right)$$

【0163】

数式(1)の第1項は、境界判定で行われる比較の回数を示す。数式(1)の第2項は、境界判定の判定結果が偽になった整数について、隙間判定で行われる比較の回数を示す。隙間判定およびそれ以降の判定処理の比較回数は、区間数xに依存する。数式(1)の第3項は、隙間判定の判定結果が偽になった整数について、分岐点判定で行われる比較の回数を示す。数式(1)の第4項は、個別判定のうち全経路に共通の深さまでの個別判定で行われる比較の回数を示す。図10の例の場合、全経路に共通の個別判定の深さは2であり、第4項は、個別判定164f、164g、164h、164i、164k、164l、164m、164nの比較回数を示す。数式(1)の第5項は、残りの個別判定で行われる比較の回数を示す。図10の例の場合、第5項は、第4項でカウントされなかった個別判定164j、164oの比較回数を示す。

【0164】

10

20

30

40

50

(S74) 解析部146は、ステップS73で算出された比較パターン数が評価値 *a f t e r* より小さいか判断する。算出された比較パターン数が評価値 *a f t e r* より小さい場合、ステップS75に処理が進む。算出された比較パターン数が評価値 *a f t e r* 以上である場合、ステップS76に処理が進む。

【0165】

(S75) 解析部146は、ステップS73で算出された比較パターン数を評価値 *a f t e r* に代入し、更新した評価値 *a f t e r* と対応付けて区間数 *x* を記憶しておく。

(S76) 解析部146は、区間数 *x* に1を加算する(区間数 *x* をインクリメントする)。そして、ステップS71に処理が進む。以上のステップS71～S76によって、評価値 *a f t e r* が最小になる区間数 *x* とそのときの評価値 *a f t e r* が決定される。

10

【0166】

なお、図7の例の場合、区間数  $x = 0$  に対応する比較パターン数は  $512 + 234 + 230 + 54 = 1030$  である。区間数  $x = 1$  に対応する比較パターン数は  $512 + 234 + 108 + 104 + 23 = 981$  である。区間数  $x = 2$  に対応する比較パターン数は  $512 + 342 + 72 + 68 + 14 = 1008$  である。区間数  $x = 3$  に対応する比較パターン数は  $512 + 414 + 50 + 46 + 8 = 1030$  である。区間数  $x = 4$  に対応する比較パターン数は  $512 + 464 + 36 + 32 + 5 = 1049$  である。区間数  $x = 5$  に対応する比較パターン数は  $512 + 500 + 28 + 24 + 3 = 1067$  である。区間数  $x = 6$  に対応する比較パターン数は  $512 + 528 + 24 + 20 + 2 = 1086$  である。

【0167】

20

以上から、評価値 *a f t e r* = 981, 区間数  $x = 2$  と決定される。上記のように、区間数 *x* を増やすと、分岐点判定や個別判定に到達する整数が少なくなり、分岐点判定や個別判定の比較回数を削減することができる。一方で、区間数 *x* を増やすと、隙間判定自体の比較回数が増加する。そのため、評価値 *a f t e r* を最小にする区間数 *x* は、0(隙間判定なし)と最大値(全区間について隙間判定あり)の間になることがある。

【0168】

(S77) 解析部146は、変換前の制御構造の比較パターン数を算出し、算出された比較パターン数を評価値 *b e f o r e* に代入する。変換前の制御構造の比較パターン数は、上記の *P*, *k* を数式(2)に代入することで算出できる。数式(2)によって算出される比較パターン数は、変数 *c* が取り得る全ての整数が入力されたときの比較回数の合計を示す。なお、*y* は数式内で値が変化する一時的な変数である。

30

【0169】

【数2】

$$\sum_{y=0}^{k-1} (P - y) \quad (2)$$

【0170】

(S78) 解析部146は、評価値 *a f t e r* が評価値 *b e f o r e* よりも小さいか判断する( $a f t e r < b e f o r e$ )。評価値 *a f t e r* が評価値 *b e f o r e* よりも小さい場合はステップS79に処理が進み、評価値 *a f t e r* が評価値 *b e f o r e* 以上である場合はステップS80に処理が進む。

40

【0171】

(S79) 解析部146は、制御構造を変換することで実行効率が改善する(効率改善あり)と判定する。そして、効率評価が終了する。

(S80) 解析部146は、制御構造を変換しても実行効率は改善しない(効率改善なし)と判定する。なお、評価値 *a f t e r* が評価値 *b e f o r e* より小さい場合であっても、両者の差が閾値未満である場合には効率改善なしと判定するようにしてもよい。

【0172】

図17は、先行判定追加の手順例を示すフローチャートである。

50



先行判定追加は、前述のステップ S 2 2 で実行される。

( S 1 1 0 ) 変換部 1 4 7 は、先頭のブロック情報をブロック情報 b として選択する。

【 0 1 7 3 】

( S 1 1 1 ) 変換部 1 4 7 は、ブロック情報 b の次ポインタ ( 項目 # N ) が N U L L であるか判断する。次ポインタが N U L L である場合はステップ S 1 1 5 に処理が進み、次ポインタが N U L L でない場合はステップ S 1 1 2 に処理が進む。

【 0 1 7 4 】

( S 1 1 2 ) 変換部 1 4 7 は、ブロック情報 b の連続フラグ ( 項目 # F ) が t r u e であるか判断する。連続フラグが t r u e である場合はステップ S 1 1 4 に処理が進み、連続フラグが f a l s e である場合はステップ S 1 1 3 に処理が進む。

10

【 0 1 7 5 】

( S 1 1 3 ) 変換部 1 4 7 は、ブロック情報 b を先頭に移動する。すなわち、変換部 1 4 7 は、ブロック情報 b の前ポインタ ( 項目 # M ) を N U L L に更新し、ブロック情報 b の次ポインタ ( 項目 # N ) を元の先頭のブロック情報のブロック名 ( 項目 # A ) に更新する。また、変換部 1 4 7 は、元の先頭のブロック情報の前ポインタ ( 項目 # M ) 、ブロック情報 b の前のブロック情報の次ポインタ ( 項目 # N ) 、ブロック情報 b の後ろのブロック情報の前ポインタ ( 項目 # M ) に、順序変更を反映させる。

【 0 1 7 6 】

( S 1 1 4 ) 変換部 1 4 7 は、ブロック情報 b の次ポインタ ( 項目 # N ) が示すブロック情報を次のブロック情報 b として選択する。ただし、ステップ S 1 1 3 でブロック情報 b を移動した場合には、変換部 1 4 7 は、移動前の次ポインタ ( 項目 # N ) が示すブロック情報を選択する。そして、ステップ S 1 1 1 に処理が進む。

20

【 0 1 7 7 】

( S 1 1 5 ) 変換部 1 4 7 は、先頭のブロック情報をブロック情報 b として選択する。

( S 1 1 6 ) 変換部 1 4 7 は、ブロック情報 b の次ポインタ ( 項目 # N ) が N U L L であるか判断する。次ポインタが N U L L である場合はステップ S 1 2 1 に処理が進み、次ポインタが N U L L でない場合はステップ S 1 1 7 に処理が進む。

【 0 1 7 8 】

( S 1 1 7 ) 変換部 1 4 7 は、ブロック情報 b の連続フラグ ( 項目 # F ) が t r u e であるか判断する。連続フラグが t r u e である場合はステップ S 1 1 9 に処理が進み、連続フラグが f a l s e である場合はステップ S 1 1 8 に処理が進む。

30

【 0 1 7 9 】

( S 1 1 8 ) 変換部 1 4 7 は、ブロック情報 b の次ポインタ ( 項目 # N ) が示すブロック情報を次のブロック情報 b として選択する。そして、ステップ S 1 1 6 に処理が進む。

( S 1 1 9 ) 変換部 1 4 7 は、ブロック情報 b の前に新たなブロック情報を追加する。ここで追加するブロック情報は、境界判定において変数 c の値と比較値の最小値 ( 下限境界 ) とを比較するブロックのブロック情報である。

【 0 1 8 0 】

ブロック名 ( 項目 # A ) は、既存のラベルと重複しない新たなラベルである。比較値 ( 項目 # B ) は、最小の比較値 (  $k_{min}$  ) である。境界フラグ ( 項目 # C ) は、 t r u e である。隙間フラグ ( 項目 # D ) 、分岐点フラグ ( 項目 # E ) および連続フラグ ( 項目 # F ) は、 f a l s e である。真ブロック ( 項目 # G ) は、末尾のブロック情報のブロック名である。偽ブロック ( 項目 # H ) は、以下のステップ S 1 2 0 で追加されるブロック情報のブロック名である。 b l フラグ ( 項目 # I ) は、 t r u e である。 b g フラグ ( 項目 # J ) 、 b g e フラグ ( 項目 # K ) および b a フラグ ( 項目 # L ) は、 f a l s e である。前ポインタ ( 項目 # M ) は、 1 つ前のブロック情報のブロック名である。次ポインタ ( 項目 # N ) は、ステップ S 1 2 0 で追加されるブロック情報のブロック名である。また、 1 つ前のブロック情報の次ポインタ ( 項目 # N ) を更新する。

40

【 0 1 8 1 】

( S 1 2 0 ) 変換部 1 4 7 は、ステップ S 1 1 9 のブロック情報の次に、新たなブロッ

50

ク情報を追加する。ここで追加するブロック情報は、境界判定において変数  $c$  の値と比較値の最大値（上限境界）とを比較するブロックのブロック情報である。

【0182】

ブロック名（項目# A）は、既存のラベルと重複しない新たなラベルである。比較値（項目# B）は、最大の比較値（ $k_{max}$ ）である。境界フラグ（項目# C）は、trueである。隙間フラグ（項目# D）、分岐点フラグ（項目# E）および連続フラグ（項目# F）は、falseである。真ブロック（項目# G）は、末尾のブロック情報のブロック名である。偽ブロック（項目# H）は、ブロック情報  $b$  のブロック名である。bgフラグ（項目# J）は、trueである。blフラグ（項目# I）、bgeフラグ（項目# K）およびbaフラグ（項目# L）は、falseである。前ポインタ（項目# M）は、ステップ S119で追加したブロック情報のブロック名である。次ポインタ（項目# N）は、ブロック情報  $b$  のブロック名である。変換部 147は、ブロック情報  $b$  の前ポインタ（項目# M）を更新する。そして、ステップ S121に処理が進む。

10

【0183】

図18は、先行判定追加の手順例を示すフローチャート（続き）である。

（S121）変換部 147は、先頭のブロック情報をブロック情報  $b$  として選択する。

（S122）変換部 147は、ブロック情報  $b$  の次ポインタ（項目# N）がNULLであるか判断する。次ポインタがNULLである場合、先行判定追加が終了する。次ポインタがNULLでない場合、ステップ S123に処理が進む。

【0184】

（S123）変換部 147は、ブロック情報  $b$  の境界フラグ（項目# C）がfalse、かつ、連続フラグ（項目# F）がtrueであるか判断する。上記条件を満たす場合はステップ S125に処理が進み、満たさない場合はステップ S124に処理が進む。

20

【0185】

（S124）変換部 147は、ブロック情報  $b$  の次ポインタ（項目# N）が示すブロック情報を次のブロック情報  $b$  として選択する。そして、ステップ S122に処理が進む。

（S125）変換部 147は、インデックス  $p$  に0を代入する。

【0186】

（S126）変換部 147は、インデックス  $p$  が、前述の効率評価で決定された隙間判定の区間数  $x$  未満であるか判断する。インデックス  $p$  が区間数  $x$  未満である場合はステップ S127に処理が進み、それ以外の場合は先行判定追加が終了する。

30

【0187】

（S127）変換部 147は、間隔マップ 154から  $p+1$  番目の比較値を抽出する。

（S128）変換部 147は、ブロック情報  $b$  の前に新たなブロック情報を追加する。ここで追加するブロック情報は、隙間判定において変数  $c$  の値と隙間の下限とを比較するブロックのブロック情報である。

【0188】

ブロック名（項目# A）は、既存のラベルと重複しない新たなラベルである。比較値（項目# B）は、ステップ S127で抽出した比較値に1を加えた整数である。隙間フラグ（項目# D）は、trueである。境界フラグ（項目# C）、分岐点フラグ（項目# E）および連続フラグ（項目# F）は、falseである。真ブロック（項目# G）は、以下のステップ S129で追加されるブロック情報の1つ後ろのブロック情報のブロック名である。偽ブロック（項目# H）は、ステップ S129で追加されるブロック情報のブロック名である。blフラグ（項目# I）は、trueである。bgフラグ（項目# J）、bgeフラグ（項目# K）およびbaフラグ（項目# L）は、falseである。前ポインタ（項目# M）は、1つ前のブロック情報のブロック名である。次ポインタ（項目# N）は、ステップ S129で追加されるブロック情報のブロック名である。また、1つ前のブロック情報の次ポインタ（項目# N）を更新する。

40

【0189】

（S129）変換部 147は、ステップ S128のブロック情報の次に、新たなブロッ

50

ク情報を追加する。ここで追加するブロック情報は、隙間判定において変数  $c$  の値と隙間の上限とを比較するブロックのブロック情報である。

【0190】

ブロック名(項目#A)は、既存のラベルと重複しない新たなラベルである。比較値(項目#B)は、ステップS127で抽出した比較値より1つ大きい比較値である。隙間フラグ(項目#D)は、trueである。境界フラグ(項目#C)、分岐点フラグ(項目#E)および連続フラグ(項目#F)は、falseである。真ブロック(項目#G)は、末尾のブロック情報のブロック名である。偽ブロック(項目#H)は、1つ後ろのブロック情報のブロック名である。blフラグ(項目#I)は、trueである。bgフラグ(項目#J)、bgeフラグ(項目#K)およびbaフラグ(項目#L)は、falseである。前ポインタ(項目#M)は、ステップS128で追加したブロック情報のブロック名である。次ポインタ(項目#N)は、1つ後ろのブロック情報のブロック名である。1つ後ろのブロック情報の前ポインタ(項目#M)を更新する。また、区間数  $x$  が2以上である場合、2以上の区間についての隙間判定が連続的に実行されるように、真ブロック(項目#G)などを適宜更新する。そして、ステップS126に処理が進む。

10

【0191】

図19は、ブロック情報の第1の更新例を示す図である。

上記のステップS119において、例えば、ブロック情報152mが追加される。ブロック名(項目#A)は、新たなラベルであるL14である。比較値(項目#B)は、最小の比較値「9」である。境界フラグ(項目#C)は、trueである。真ブロック(項目#G)は、L12である。偽ブロック(項目#H)は、ブロック情報152nを示すL15である。blフラグ(項目#I)は、trueである。前ポインタ(項目#M)は、先頭に移動したL5である。次ポインタ(項目#N)は、L15である。

20

【0192】

また、上記のステップS120において、例えば、ブロック情報152nが追加される。ブロック名(項目#A)は、新たなラベルであるL15である。比較値(項目#B)は、最大の比較値「125」である。境界フラグ(項目#C)は、trueである。真ブロック(項目#G)は、L12である。偽ブロック(項目#H)は、ブロック情報152oを示すL16である。bgフラグ(項目#J)は、trueである。前ポインタ(項目#M)は、L14である。次ポインタ(項目#N)は、L16である。なお、ブロック情報152m, 152nは、境界判定164aに対応する。

30

【0193】

また、上記のステップS128において、例えば、ブロック情報152oが追加される。ブロック名(項目#A)は、新たなラベルであるL16である。比較値(項目#B)は、間隔マップ154の1番目の比較値に1を加えた「60」である。隙間フラグ(項目#D)は、trueである。真ブロック(項目#G)は、ブロック情報152pの後ろのブロック情報152aを示すL1である。偽ブロック(項目#H)は、ブロック情報152pを示すL17である。blフラグ(項目#I)は、trueである。前ポインタ(項目#M)は、L15である。次ポインタ(項目#N)は、L17である。

40

【0194】

また、上記のステップS129において、例えば、ブロック情報152pが追加される。ブロック名(項目#A)は、新たなラベルであるL17である。比較値(項目#B)は、間隔マップ154の1番目の比較値より1つ大きい比較値である「123」である。隙間フラグ(項目#D)は、trueである。真ブロック(項目#G)は、L12である。偽ブロック(項目#H)は、L1である。blフラグ(項目#I)は、trueである。前ポインタ(項目#M)は、L16である。次ポインタ(項目#N)は、L1である。なお、ブロック情報152o, 152pは、隙間判定164bに対応する。

【0195】

図20は、探索木変換の手順例を示すフローチャートである。

探索木変換は、前述のステップS23で実行される。

50

( S 1 3 0 ) 変換部 1 4 7 は、変数 q に 1 を代入する。

【 0 1 9 6 】

( S 1 3 1 ) 変換部 1 4 7 は、変数 q の値が二分木の高さ d 以下であるか判断する。高さ d は予め与えられていてもよいし、比較値の個数から決定してもよい。変数 q の値が高さ d 以下である場合はステップ S 1 3 2 に処理が進み、変数 q の値が高さ d を超える場合はステップ S 1 3 8 に処理が進む。

【 0 1 9 7 】

( S 1 3 2 ) 変換部 1 4 7 は、変数 r に 1 を代入する。

( S 1 3 3 ) 変換部 1 4 7 は、変数 r の値が変数 q の値以下であるか判断する。変数 r の値が変数 q の値以下である場合はステップ S 1 3 5 に処理が進み、変数 r の値が変数 q の値を超える場合はステップ S 1 3 4 に処理が進む。

10

【 0 1 9 8 】

( S 1 3 4 ) 変換部 1 4 7 は、変数 q の値に 1 を加える ( 変数 q をインクリメントする )。そして、ステップ S 1 3 1 に処理が進む。

( S 1 3 5 ) 変換部 1 4 7 は、インデックス  $p = k / 2^q \times ( 2r - 1 )$  を算出する。k は、比較値の個数、すなわち、比較値ベクトル 1 5 3 のサイズである。上記の式でインデックス p の値が非整数になった場合、最終的な計算結果の小数点以下を切り捨てる。例えば、 $k = 10$  ,  $q = 2$  ,  $r = 2$  の場合、 $p = 10 / 4 \times 3 = 30 / 4 = 7$  となる。

【 0 1 9 9 】

( S 1 3 6 ) 変換部 1 4 7 は、比較値ベクトル 1 5 3 からインデックス p の比較値とインデックス p - 1 の比較値を取得する。変換部 1 4 7 は、インデックス p の比較値と b g e 命令とを対応付けて命令テーブル 1 5 5 に追加する。また、変換部 1 4 7 は、インデックス p - 1 の比較値と b a 命令とを対応付けて命令テーブル 1 5 5 に追加する。

20

【 0 2 0 0 】

( S 1 3 7 ) 変換部 1 4 7 は、変数 r の値に 1 を加える ( 変数 r をインクリメントする )。そして、ステップ S 1 3 3 に処理が進む。

( S 1 3 8 ) 変換部 1 4 7 は、先頭のブロック情報をブロック情報 b として選択する。

【 0 2 0 1 】

( S 1 3 9 ) 変換部 1 4 7 は、ブロック情報 b の境界フラグ ( 項目 # C ) が f a l s e 、隙間フラグ ( 項目 # D ) が f a l s e 、かつ、連続フラグ ( 項目 # F ) が t r u e であるか判断する。上記条件を満たす場合はステップ S 1 4 1 に処理が進み、満たさない場合はステップ S 1 4 0 に処理が進む。

30

【 0 2 0 2 】

( S 1 4 0 ) 変換部 1 4 7 は、ブロック情報 b の次ポインタ ( 項目 # N ) が示すブロック情報を次のブロック情報 b として選択する。そして、ステップ S 1 3 9 に処理が進む。

( S 1 4 1 ) 変換部 1 4 7 は、ブロック情報 b およびそれより後ろのブロック情報を、比較値の昇順にソートする。例えば、図 7 の例の場合、ラベル L 1 ~ L 1 1 を、ラベル L 3 , L 1 , L 4 , L 2 , L 6 , L 7 ~ L 1 1 の順にソートする。

【 0 2 0 3 】

( S 1 4 2 ) 変換部 1 4 7 は、命令テーブル 1 5 5 に基づいてブロック情報の追加や更新を行う。具体的には、変換部 1 4 7 は、命令テーブル 1 5 5 から命令種類が b g e である比較値を検索し、検索した比較値それぞれに対応するブロック情報を追加する。ここで追加するブロック情報は、分岐点判定を示すブロックのブロック情報である。

40

【 0 2 0 4 】

ブロック名 ( 項目 # A ) は、既存のラベルと重複しない新たなラベルである。比較値 ( 項目 # B ) は、命令テーブル 1 5 5 から検索した比較値である。分岐点フラグ ( 項目 # E ) は、 t r u e である。境界フラグ ( 項目 # C )、隙間フラグ ( 項目 # D ) および連続フラグ ( 項目 # F ) は、 f a l s e である。 b g e フラグ ( 項目 # K ) は、 t r u e である。 b l フラグ ( 項目 # I )、 b g フラグ ( 項目 # J ) および b a フラグ ( 項目 # L ) は、 f a l s e である。このブロック情報は、二分探索が実現される位置に挿入される。真ブ

50

ロック（項目# G）、偽ブロック（項目# H）、前ポインタ（項目# M）および次ポインタ（項目# N）は、挿入された位置に応じた適切なラベルとなる。偽ブロック（項目# H）のラベルと次ポインタ（項目# N）のラベルは一致する。

【0205】

また、変換部147は、命令テーブル155から命令種類がbaである比較値を検索し、検索した比較値を含むブロック情報を検索する。変換部147は、検索したブロック情報のbaフラグ（項目# L）をtrueに変更する。また、変換部147は、検索したブロック情報の偽ブロック（項目# H）を末尾のブロック情報のラベルに変更する。

【0206】

図21は、ブロック情報の第2の更新例を示す図である。

10

上記のステップS142において、例えば、ブロック情報152q, 152r, 152sが追加される。ブロック情報152qは、命令テーブル155の比較値「39」に対応し、分岐点判定164cに対応する。ブロック情報152rは、命令テーブル155の比較値「13」に対応し、分岐点判定164dに対応する。ブロック情報152sは、命令テーブル155の比較値「59」に対応し、分岐点判定164eに対応する。

【0207】

ブロック情報152qについて、ブロック名（項目# A）は、新たなラベルであるL18である。比較値（項目# B）は、命令テーブル155から検索された「39」である。分岐点フラグ（項目# E）は、trueである。真ブロック（項目# G）は、ブロック情報152sを示すL20である。偽ブロック（項目# H）は、ブロック情報152rを示すL19である。bgeフラグ（項目# K）は、trueである。前ポインタ（項目# M）は、L17である。次ポインタ（項目# N）は、L19である。

20

【0208】

ブロック情報152rについて、ブロック名（項目# A）は、L19である。比較値（項目# B）は、命令テーブル155から検索された「13」である。分岐点フラグ（項目# E）は、trueである。真ブロック（項目# G）は、L4である。偽ブロック（項目# H）は、L3である。bgeフラグ（項目# K）は、trueである。前ポインタ（項目# M）は、L18である。次ポインタ（項目# N）は、L3である。

【0209】

ブロック情報152sについて、ブロック名（項目# A）は、L20である。比較値（項目# B）は、命令テーブル155から検索された「59」である。分岐点フラグ（項目# E）は、trueである。真ブロック（項目# G）は、L9である。偽ブロック（項目# H）は、L7である。bgeフラグ（項目# K）は、trueである。前ポインタ（項目# M）は、L6である。次ポインタ（項目# N）は、L7である。

30

【0210】

また、上記のステップS142において、例えば、ブロック情報152a, 152f, 152hが更新される。ブロック情報152a, 152f, 152hの偽ブロック（項目# H）がL12に変更されている。また、ブロック情報152a, 152f, 152hのbaフラグ（項目# L）がtrueに変更されている。この他に、上記のステップS141のソートによって、各ブロック情報の偽ブロック（項目# H）、前ポインタ（項目# M）および次ポインタ（項目# N）が適切に変更される。更新された一連のブロック情報を先頭から末尾に向かって迎えることで、例えば、図11のコード165が生成される。

40

【0211】

第2の実施の形態のコンパイル装置100によれば、中間コードから、ある変数の値と複数の比較値それぞれとを比較し、変数の値が何れかの比較値と一致するか否かによって処理が分岐する制御構造が検出される。そして、検出された制御構造が、個々の比較値についての個別判定の前に、境界判定、隙間判定および分岐点判定が挿入された別の制御構造に変換される。境界判定では、変数の値が最小の比較値より小さいかまたは最大の比較値より大きい場合に、隙間判定と分岐点判定と全ての個別判定がスキップされる。隙間判定では、変数の値が間隔の広い隣接する2つの比較値の間に属する場合に、分岐点判定と

50

全ての個別判定がスキップされる。分岐点判定では、二分探索アルゴリズムに準じた探索方法によって一部の比較値についての個別判定がスキップされる。

【0212】

これにより、変数の値1つ当たりの平均の比較回数が削減され、比較処理および分岐処理を効率化できる。例えば、比較値を真になる確率が高い順にソートするだけでは、変数の値が何れの比較値とも一致しない場合、その変数の値と全ての比較値とを比較することになってしまう。また、比較値の間で真になる確率の差が小さい(ばらつきが小さい)場合には、比較回数を削減することが難しい。これに対し、第2の実施の形態の方法では、変数の値が何れの比較値とも一致しない場合でも比較回数を削減することができる。また、コンパイル装置100は、比較結果が真になる確率を収集しなくてもよく、オブジェクトコードをテスト実行するコストやコンパイルのコストを削減することができる。

10

【0213】

また、変数の値1つ当たりの平均の比較回数が削減されることで、分岐命令の実行回数が削減される。分岐命令の実行回数を削減することで、オブジェクトコードを実行するプロセッサのパイプライン処理において、分岐予測の失敗により生じる再実行コスト(ペナルティ)を削減できる。よって、オブジェクトコードの実行効率を向上させることができる。また、隙間判定を行う比較値間の区間の個数は、比較パターン数が最小になるように決定される。また、制御構造を変換した後の比較パターン数が変換前よりも少なくなると推定される場合のみ、制御構造の変換が行われる。これにより、実行時の比較回数が一層削減され、比較処理および分岐処理を一層効率化できる。

20

【0214】

なお、前述のように、第1の実施の形態の情報処理は、コンパイル装置10にプログラムを実行させることで実現できる。第2の実施の形態の情報処理は、コンパイル装置100にプログラムを実行させることで実現できる。

【0215】

プログラムは、コンピュータ読み取り可能な記録媒体(例えば、記録媒体113)に記録しておくことができる。記録媒体として、例えば、磁気ディスク、光ディスク、光磁気ディスク、半導体メモリなどを使用できる。磁気ディスクには、FDおよびHDDが含まれる。光ディスクには、CD、CD-R(Recordable)/RW(Rewritable)、DVDおよびDVD-R/RWが含まれる。プログラムは、可搬型の記録媒体に記録されて配布されることがある。その場合、可搬型の記録媒体から他の記録媒体(例えば、HDD103)にプログラムをコピーして実行してもよい。

30


【符号の説明】

【0216】


- 10 コンパイル装置
- 11 記憶部
- 12 変換部
- 13, 14 コード
- 15 変数
- 16a, 16b, 16c 比較値

40


【 図 1 】




【 図 2 】




【 図 3 】



【 図 4 】



【 図 5 】




【 図 6 】

プロセッサ情報


151

命令	演算内容
cmp A, B	Z=1 if A=B N=1 if A<B V=1 if A-B<Min or A-B>Max
beq label	goto label if Z=1
bne label	goto label if Z=0
bl label	goto label if (N xor V)=1
bg label	goto label if (not (Z or (N xor V)))=1
bge label	goto label if (not (N xor V))=1
ba label	goto label


【 図 7 】



【 図 8 】




【 図 9 】







【図10】




【図11】




【図12】




【図13】




【 図 1 4 】




【 図 1 5 】




【 図 1 6 】




【 図 1 7 】




【図18】



【図19】



【図20】



【図21】

