

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第3542690号
(P3542690)

(45) 発行日 平成16年7月14日(2004.7.14)

(24) 登録日 平成16年4月9日(2004.4.9)

(51) Int. Cl.⁷

F I

| | | | | |
|------|-------|------|-------|------|
| HO4N | 5/445 | HO4N | 5/445 | Z |
| GO6F | 3/153 | GO6F | 3/153 | 32OK |
| GO9G | 5/00 | GO9G | 5/00 | 51OS |
| HO4N | 5/265 | GO9G | 5/00 | 53OM |
| | | HO4N | 5/265 | |

請求項の数 21 (全 31 頁)

| | |
|--|--|
| <p>(21) 出願番号 特願平8-229735</p> <p>(22) 出願日 平成8年8月30日(1996.8.30)</p> <p>(65) 公開番号 特開平9-163259</p> <p>(43) 公開日 平成9年6月20日(1997.6.20)</p> <p> 審査請求日 平成8年9月2日(1996.9.2)</p> <p> 審査番号 不服2001-21537(P2001-21537/J1)</p> <p> 審査請求日 平成13年12月3日(2001.12.3)</p> <p>(31) 優先権主張番号 08/523394</p> <p>(32) 優先日 平成7年8月31日(1995.8.31)</p> <p>(33) 優先権主張国 米国(US)</p> | <p>(73) 特許権者 595064810 ゼネラル インストゥルメント コーポレー ション オブ デラウエア アメリカ合衆国, 19040 ペンシルヴ アニア, ハットボロ, バイペリイ ロード 2200</p> <p>(74) 代理人 100064447 弁理士 岡部 正夫</p> <p>(74) 代理人 100085176 弁理士 加藤 伸晃</p> <p>(74) 代理人 100106703 弁理士 産形 和央</p> <p>(74) 代理人 100096943 弁理士 白井 伸一</p> |
|--|--|

最終頁に続く

(54) 【発明の名称】 テレビ用のビデオ・グラフィックス装置

(57) 【特許請求の範囲】

【請求項1】

標準テレビジョン受信機上に表示するための混合されたビデオ信号とグラフィックス信号とを処理する装置であって、グラフィックス・メモリとメモリ制御装置及びスプライト状態マシンとを含む処理装置において、

該グラフィックス・メモリは、スプライト・リスト・テーブル、スプライト・データ・テーブル及び走査線制御テーブルとからなり、

該スプライト・リスト・テーブルは、テレビジョン受信機上の表示のため所定の順序で複数のグラフィックスをリストし、そしてリスト各々において制御語内に複数のグラフィックスに関係する一般情報を記憶しており、

該スプライト・データ・テーブルは、複数のグラフィックス各々の水平走査線のピクセル・データを記憶しており、複数のグラフィックス各々に関する該スプライト・データ・テーブル上の水平走査線は複数のグラフィックス各々に関する該スプライト・リスト・テーブル上のリストにおける制御語によりアクセスされるものであり、

該水平走査線制御テーブルは、該スプライト・リスト・テーブル上の複数のグラフィックスの所定のもののリストにある制御語によってアクセスされる制御語からなり、該スプライト・データ・テーブルから得られた水平走査線各々においてピクセル・データを選択的に再配置して、複数のグラフィックスの該所定のもの各々に関し特殊効果を生成する独立した制御を提供しており、及び

該メモリ制御装置及びスプライト状態マシンは、該グラフィックス・メモリにおける該テ

ーブルをアクセスして、該テレビジョン受信機のスクリーン上の水平走査線上の位置に複数のグラフィックス各々を組み立て表示している処理装置。

【請求項2】

請求項1に記載の処理装置において、

該グラフィックス・メモリは更に、テレビジョン受信機のスクリーン上の複数の離間したセクション各々を形成する所定数の水平走査線に関し少なくとも1つのスパン・リスト制御語を含むスパン・リスト・テーブルを含み、該スパン・リスト制御語は該スプライト・リスト・テーブル上のグラフィックスのN個のリスト内のどれが能動状態にあり、予め定められた関連セクションに表示されるかを指定しており、及び

該メモリ制御装置及びスプライト状態マシンは、テレビジョン受信機のスクリーン上の所定のセクションを組み立てるときに該スパン・リスト・テーブル上の少なくとも1つのスパン・リスト制御語を先ずアクセスし、それから能動状態にあり且つ該少なくとも1つのスパン・リスト制御語にある該スプライト・リスト・テーブル上のグラフィックス・リストのみをアクセスしている処理装置。

10

【請求項3】

請求項2に記載の処理装置において、該スパン・リスト・テーブル上のスパン・リスト制御語の総数が $(NS/X) * (NH/NL)$ として指定され、ここでNSはテレビジョン受信機のスクリーン上に現れるグラフィックスの総数、Xはスパン・リスト制御語各々において利用可能なビット数、NHはテレビジョン受信機のスクリーン上の複数の離間したセクションの全てにおける水平走査線数、そしてNLはテレビジョン受信機のスクリーン上のセクション各々において見出される該少なくとも1つのスパン・リスト制御語当たりの水平走査線数である処理装置。

20

【請求項4】

請求項2に記載の処理装置において、レジスタがグラフィックスのリストにおける制御語の総数を指定しており、グラフィックスのリスト各々は同じ制御語総数を含む処理装置。

【請求項5】

請求項2に記載の処理装置において、該メモリ制御装置及びスプライト状態マシンはビデオ画像の2つのフィールドのいずれのものがテレビジョン受信機のスクリーン上で現在表示中かを示す該スプライト・リスト・テーブルからのフィールド・イネーブル信号にตอบสนองして、2つのフィールドの一方のみの水平走査線に関する該スプライト・リスト・テーブル上にリストされている第1のグラフィックス及び2つのフィールドの他方のみの水平走査線に関する該スプライト・リスト・テーブル上にリストされている第2のグラフィックス又は生のテレビジョン信号にアクセスしそして組み立てている処理装置。

30

【請求項6】

請求項1に記載の処理装置は更にデータ・パイプとピクセル・アセンブリ・バッファとを含み、

該データ・パイプは、該スプライト・データ・テーブルからの水平走査線各々に関して該メモリ制御装置及びスプライト状態マシンによりアクセスされそして該スプライト・リスト・テーブル上のグラフィックスのリスト各々に関し該水平走査線制御テーブルによりアクセスされたピクセル・データにตอบสนองして、該スプライト・リスト・テーブルと該水平走査線制御テーブル上の制御語に従って水平走査線各々に関するピクセル・データ各々の選択アドレスを発生しており、

40

該ピクセル・アセンブリ・バッファは、水平走査線各々に関する該データ・パイプからのピクセル・データ各々の選択アドレスにตอบสนองし、ピクセル・データの水平走査線に関し該データ・パイプにより発生された選択アドレスに従ってピクセル・データの水平走査線を組み立てバッファしている処理装置。

【請求項7】

請求項1に記載の処理装置において、該スプライト・リスト・テーブル上の複数のグラフィックスは優先順位をもってリストされており、高い優先順位の第1のグラフィックスのピクセル・データは低い優先順位の第2のグラフィックスのピクセル・データをピクセル

50

位置において上書きして水平走査線を組み立てており、ここで該第1と該第2のグラフィックスは該メモリ制御装置及びスプライト状態マシンがピクセル・データの水平走査線を組み立てるために順次にグラフィックスのリストをアクセスする際テレビジョン受信機のスクリーン上で重なるものである処理装置。

【請求項8】

標準テレビジョン受信機上に表示するための混合されたビデオ信号とグラフィックス信号とを処理する装置であって、グラフィックス・メモリとメモリ制御装置及びスプライト状態マシンとを含む処理装置において、

該グラフィックス・メモリは、スプライト・リスト・テーブル、スプライト・データ・テーブル及びスパン・リスト・テーブルとからなり、

10

該スプライト・リスト・テーブルは、テレビジョン受信機上の表示のため所定の順序で複数のグラフィックスをリストし、そしてリスト各々において制御語内に複数のグラフィックスに関係する一般情報を記憶しており、

該スプライト・データ・テーブルは、複数のグラフィック各々の水平走査線のピクセル・データを記憶しており、複数のグラフィックス各々に関する該スプライト・データ・テーブル上の水平走査線は複数のグラフィックス各々に関する該スプライト・リスト・テーブル上のリストにおける制御語によりアクセスされるものであり、

該スパン・リスト・テーブルはテレビジョン受信機のスクリーン上の複数の離間したセクション各々を形成する所定数の水平走査線に関し少なくとも1つのスパン・リスト制御語を含み、該スパン・リスト制御語は該スプライト・リスト・テーブル上のグラフィックスのN個のリスト内のどれが能動状態にあり、予め定めた関連セクションに表示されるかを指定しており、及び

20

該メモリ制御装置及びスプライト状態マシンは、テレビジョン受信機のスクリーン上の所定のセクションを組み立てるときに該スパン・リスト・テーブル上の少なくとも1つのスパン・リスト制御語を先ずアクセスし、それから能動状態にあり且つ該少なくとも1つのスパン・リスト制御語にある該スプライト・リスト・テーブル上のグラフィックス・リストのみをアクセスしている処理装置。

【請求項9】

請求項8に記載の処理装置において、該スパン・リスト・テーブル上のスパン・リスト制御語の総数が $(NS/X) * (NH/NL)$ として指定され、ここでNSはテレビジョン受信機のスクリーン上に現れるグラフィックスの総数、Xはスパン・リスト制御語各々において利用可能なビット数、NHはテレビジョン受信機のスクリーン上の複数の離間したセクションの全てにおける水平走査線数、そしてNLはテレビジョン受信機のスクリーン上のセクション各々において見出される該少なくとも1つのスパン・リスト制御語当たりの水平走査線数である処理装置。

30

【請求項10】

請求項8に記載の処理装置において、該スプライト・リスト・テーブル上のグラフィックスのリスト各々はそのグラフィックスのリストにおける制御語の総数を指定するスプライト・リスト・入力制御語を含み、そしてグラフィックスのリスト各々は同じ制御語総数を含み、該メモリ制御装置及びスプライト状態マシンが能動であり且つ該少なくとも1つのスパン・リスト語にある該スプライト・リスト・テーブル上のグラフィックスのリストへジャンプすることができるようにしている処理装置。

40

【請求項11】

請求項8に記載の処理装置において、該グラフィックス・メモリは更に水平走査線制御・テーブルを含み、

該水平走査線制御テーブルは、該スプライト・リストテーブル上の複数のグラフィックスの所定のもののリストにある制御語によってアクセスされる制御語からなり、該スプライト・データ・テーブルから得られた水平走査線各々においてピクセル・データを選択的に再配置して、複数のグラフィックスの該所定のもの各々に関し特殊効果を生成する独立した制御を提供しており、及び

50

該メモリ制御装置及びスプライト状態マシンは、該グラフィック・メモリにおける該スプライト・リスト・テーブル、該スプライト・データ・テーブル及び水平走査線テーブルをアクセスして、該テレビジョン受信機のスクリーン上の水平走査線上の位置に複数のグラフィックス各々を組み立て表示している処理装置。

【請求項 1 2】

請求項 1 1 に記載の処理装置は更にデータ・パイプとピクセル・アセンブリ・バッファとを含み、

該データ・パイプは、該スプライト・データ・テーブルからの水平走査線各々に関して該メモリ制御装置及びスプライト状態マシンによりアクセスされそして該スプライト・リスト・テーブル上のグラフィックスのリスト各々に関し該水平走査線制御テーブルによりアクセスされたピクセル・データに回答して、該スプライト・リスト・テーブルと該水平走査線制御テーブル上の制御語に従って水平走査線各々に関するピクセル・データ各々の選択アドレスを発生しており、

該ピクセル・アセンブリ・バッファは、水平走査線各々に関する該データ・パイプからのピクセル・データ各々の選択アドレスに回答し、ピクセル・データの水平走査線に関し該データ・パイプにより発生された選択アドレスに従ってピクセル・データの水平走査線を組み立てバッファしている処理装置。

【請求項 1 3】

請求項 8 に記載の処理装置において、該メモリ制御装置及びスプライト状態マシンはビデオ画像の 2 つのフィールドのいずれのものが、テレビジョン受信機のスクリーン上で現在表示中かを示す該スプライト・リスト・テーブルからのフィールド・イネーブル信号に回答して、2 つのフィールドの一方のみの水平走査線に関する該スプライト・リスト・テーブル上にリストされている第 1 のグラフィックス及び 2 つのフィールドの他方のみの水平走査線に関する該スプライト・リスト・テーブル上にリストされている第 2 のグラフィックス又は生のテレビジョン信号にアクセスしそして組み立てている処理装置。

【請求項 1 4】

請求項 8 に記載の処理装置において、該スプライト・リスト・テーブル上の複数のグラフィックスは優先順位をもってリストされており、高い優先順位の第 1 のグラフィックスのピクセル・データは低い優先順位の第 2 のグラフィックスのピクセル・データをピクセル位置において上書きして水平走査線を組み立てており、ここで該第 1 と第 2 のグラフィックスは該メモリ制御装置及びスプライト状態マシンがピクセル・データの水平走査線を組み立てるために順次にグラフィックスのリストをアクセスする際テレビジョン受信機のスクリーン上で重なるものである処理装置。

【請求項 1 5】

標準テレビジョン受信機上に表示するための混合されたビデオ信号とグラフィックス信号とを処理する装置であって、グラフィックス・メモリとメモリ制御装置及びスプライト状態装置とを含む処理装置において、

該グラフィックス・メモリは、スプライト・リスト・テーブルとスプライト・データ・テーブルとからなり、

該スプライト・リスト・テーブルは、テレビジョン受信機上の表示のため所定の順序で複数のグラフィックスをリストし、そしてリスト各々において制御語内に複数のグラフィックスに関係する一般情報を記憶しており、

該スプライト・データ・テーブルは、複数のグラフィックス各々の水平走査線のピクセル・データを記憶しており、複数のグラフィックス各々に関する該スプライト・データ・テーブル上の水平走査線は複数のグラフィックス各々に関する該スプライト・リスト・テーブル上のリストにおける制御語によりアクセスされるものであり、

該メモリ制御装置及びスプライト状態マシンはビデオ画像の 2 つのフィールドのいずれのものがテレビジョン受信機のスクリーン上で現在表示中かを示す該スプライト・リスト・テーブルからのフィールド・イネーブル信号に回答して、2 つのフィールドの一方のみの水平走査線に関する該スプライト・リスト・テーブル上にリストされている第 1 のグラフィ

10

20

30

40

50

ィックス及び2つのフィールドの他方のみの水平走査線に関する該スプライト・リスト・テーブル上にリストされている第2のグラフィックス又は生のテレビジョン信号にアクセスしそして組み立てている処理装置。

【請求項16】

請求項15に記載の処理装置において、該グラフィックス・メモリは更に水平走査線制御テーブルを含み、

該水平走査線制御テーブルは、該スプライト・リスト・テーブル上の複数のグラフィックスの所定のもののリストにある制御語によってアクセスされる制御語からなり、該スプライト・データ・テーブルから得られた水平走査線各々においてピクセル・データを選択的に再配置して、複数のグラフィックスの該所定のもの各々に関し特殊効果を生成する独立した制御を提供しており、及び

該メモリ制御装置及びスプライト状態マシンは、該グラフィック・メモリにおける該テーブルをアクセスして、該テレビジョン受信機のスクリーン上の水平走査線上の位置に複数のグラフィックス各々を組み立て表示している処理装置。

【請求項17】

請求項16に記載の処理装置は更にデータ・パイプとピクセル・アセンブリ・バッファとを含み、

該データパイプは、該スプライト・データ・テーブルからの水平走査線各々に関して該メモリ制御装置及びスプライト状態マシンによりアクセスされそして該スプライト・リスト・テーブル上のグラフィックスのリスト各々に関し該水平走査線制御テーブルによりアクセスされたピクセル・データに回答して、該スプライト・リスト・テーブルと該水平走査線制御テーブル上の制御語に従って水平走査線各々に関するピクセル・データ各々の選択アドレスを発生しており、

該ピクセル・アセンブリ・バッファは、水平走査線各々に関する該データ・パイプからのピクセル・データ各々の選択アドレスに回答し、ピクセル・データの水平走査線に関し該データ・パイプにより発生された選択アドレスに従ってピクセル・データの水平走査線を組み立てバッファしている処理装置。

【請求項18】

請求項15に記載の処理装置において、

該グラフィックス・メモリは更に、テレビジョン受信機のスクリーン上の複数の離間したセクション各々を形成する所定数の水平走査線に関し少なくとも1つのスパン・リスト制御語を含むスパン・リスト・テーブルを含み、該スパン・リスト制御語は該スプライト・リスト・テーブル上のグラフィックスのN個のリスト内のどれが能動状態にあり、予め定められた関連セクションに表示されるかを指定しており、及び

該メモリ制御装置及びスプライト状態マシンは、テレビジョン受信機のスクリーン上の所定のセクションを組み立てるときに該スパン・リスト・テーブル上の少なくとも1つのスパン・リスト制御語を先ずアクセスし、それから能動状態にあり且つ該少なくとも1つのスパン・リスト制御語にある該スプライト・リスト・テーブル上のグラフィックス・リストのみをアクセスしている処理装置。

【請求項19】

請求項18に記載の処理装置において、該スパン・リスト・テーブル上のスパン・リスト制御語の総数が $(NS/X) * (NH/NL)$ として指定され、ここでNSはテレビジョン受信機のスクリーン上に現れるグラフィックスの総数、Xはスパン・リスト制御語各々において利用可能なビット数、NHはテレビジョン受信機のスクリーン上の複数の離間したセクションの全てにおける水平走査線数、そしてNLはテレビジョン受信機のスクリーン上のセクション各々において見出される該少なくとも1つのスパン・リスト制御語当たりの水平走査線数である処理装置。

【請求項20】

請求項18に記載の処理装置において、レジスタがグラフィックスのリストにおける制御語の総数を指定しており、グラフィックスのリスト各々は同じ制御語総数を含む処理装置

10

20

30

40

50

。 【請求項 2 1】

請求項 1 5 に記載の処理装置において、該スプライト・リスト・テーブル上の複数のグラフィックスは優先順位をもってリストされており、高い優先順位の第 1 のグラフィックスのピクセル・データは低い優先順位の第 2 のグラフィックスのピクセル・データをピクセル位置において上書きして水平走査線を組み立てており、ここで該第 1 と第 2 のグラフィックスは該メモリ制御・スプライト状態装置がピクセル・データの水平走査線を組み立てるために順次にグラフィックスのリストをアクセスする際テレビジョン受信機のスクリーン上で重なるものである処理装置。

【発明の詳細な説明】

10

【0001】

【発明の属する技術分野】

本発明は、必要とする特殊効果を行うために、YUV 信号とカラー・パレット化したグラフィック・ビデオ信号との混合信号を処理するために、グラフィックス・メモリ内のメモリ制御テーブルを使用する装置に関する。メモリ制御装置およびスプライト状態マシンは、それ自身によって、上記のグラフィック・ビデオ信号を選択的に表示したり、遠隔地から受信した生のテレビジョン信号の上に、上記の上記の混合グラフィック・ビデオ信号を選択的に重畳するためのグラフィックス・メモリと一緒に使用される。

【0002】

【従来の技術】

20

ある種の市販のコンピュータ、特にパソコンは、合成ビデオ信号、例えば、テレビジョン基準委員会信号を、通常赤、緑および青 (RGB) のコンピュータが生成するビデオ・グラフィック・ディスプレイ信号と、合成することができる回路を有している。より詳細に説明すると、現代のビデオ・グラフィックス装置は、オペレータが選択した大きさ、形および色で、背景、キャラクタ、記号およびその他の画像表示および配置を作りだすことができる。

【0003】

1988年4月12日付けの(西、他)米国特許第4,737,772号は、ビデオ表示プロセッサ(VDP)、中央処理装置(CPU)、メモリおよびビデオ・ランダム・アクセス・メモリ(VRAM)からなるビデオ表示制御装置を開示している。メモリは、CPUが実行するプログラムと、種々の映像データの両方を記憶する。VRAMは、VDPが変更後、ブラウン管(CRT)ディスプレイの画面上に表示するために外へ転送することができる映像データを記憶する。VDP内においては、タイミング信号生成装置が、表示される画像の要素を正確に走査するためのタイミング信号を生成させるが、このタイミング信号は、映像データ処理回路(IDPC)内のデータ処理を同期させ、CRTディスプレイの画面上に上記処理データを正確に表示させるために、水平カウンタ、垂直カウンタおよびCRTディスプレイによって使用される。ビデオ・デジタイザは、外部から供給されたアナログ・ビデオ信号を標本化し、アナログ・ビデオ信号の信号レベルまたは振幅を、それぞれ2または4ビットからなるデジタル・データに変換する。ビデオ・デジタイザからのデジタル化した振幅の出力データは、静止映像を表し、データはIDPCに供給される。

30

40

【0004】

IDPCは、選択的にビデオ・デジタイザ出力データと、インタフェースを通して、CPUからVRAMへ供給されるカラー・コードの両方を記憶する。CPUからの各カラー・コードは、画面上の静止映像を構成している各表示要素(例えば、ピクセル)の色を表す。動作中は、CPUからの表示コマンドに従って、IDPCは、シーケンシャルにCRTディスプレイ上の走査の位置と同期して、VRAMからのドット・データを読み取り、カラー・パレット回路にドット・データを出力する。同時に、IDPCはVRAMからアニメーション映像を表示するために必要なデータを計算し、読み取り、カラー・コードをカラー・パレット回路に供給する。アニメーションと、静止映像がCRTディスプレイの

50

画面上の同じ表示位置にある場合には、アニメーション映像が好適に表示される。カラー・パレット回路は、上記の各カラー・コードをそれぞれ三つのビットからなる赤(R)、緑(G)および青(B)用の三色のデータに変換する。デジタル・アナログ・コンバータ(DAC)は、カラー・パレット回路からのカラー・データを、CRTディスプレイに供給される赤、緑および青の信号に変換する。

【0005】

1994年10月11日付けの(岡田、他)米国特許第5,355,175号は、一つの映像面で、複数の混合比で、グラフィックス・ビデオ映像と再生ビデオ映像とを混合するビデオ混合装置を開示している。再生ビデオ信号とグラフィック・ビデオ信号の少なくとも一本の線の混合比を示すフェード・データは、予め定めた順序に従って、シーケンシャルに生成する。フェード・データは、保持手段により保持され、水平同期信号と同期して保持手段から出力される。再生ビデオ信号およびグラフィックス・ビデオ信号のレベルは、保持手段から出力されるフェード・データに従って個々に調整され、調整された信号は相互に加え合わされる。再生ビデオ信号およびグラフィックス・ビデオ信号は、この装置からビデオ出力信号を生成するために、一つの映像面上で各走査線に対して設定されている混合比で混合される。

10

【0006】

1983年12月13日付けの(ラーマン、他)米国特許第4,420,770号は、オペレータが選択した属性を有している四角いビデオ・パターンを生成するためのビデオ背景生成システムを開示している。このシステムは、水平ビット・メモリおよび垂直ビット・メモリからなっていて、各メモリは、16の背景の構成要素に対する情報を記憶するための16の構成要素からなるメモリである。各背景の構成要素用のメモリは、画面上の一つの構成要素に対する背景領域の対向する隅を形成している。この特許の図2に示すように、第一の構成要素は、第一の四角い領域を形成し、第二のより優先度の高い構成要素は、第二の部分的に重なっている四角い領域を形成している。属性参照テーブルは、その構成要素に対するカラー・ビデオ出力(赤、緑、青)に関連する各構成要素についての情報を記憶する。現在作成中の画像の線を走査している間に、第一の構成要素が、その形成された領域内に作られ、第二の構成要素が、その形成された領域内に作られる。しかし、第二の構成要素はより高い優先度を有しているため、その結果、第二の構成要素の記憶された属性によって表される二つの構成要素に重畳する部分が生じることになる。

20

30

【0007】

1988年6月28日付けの(村内)米国特許第4,754,270号は、CRTディスプレイのようなラスト走査型ディスプレイの画面上の表示画像の大きさを拡大したり、縮小したりすることができるデジタル化表示装置を開示している。この装置は、アドレス指定することができるメモリ手段と、入力データ手段と、可変アドレス・データ生成手段からなっている。アドレス指定することができるメモリ手段は、表示映像をつくるために、予め定めたタイミングで、ディスプレイのラスト走査により読み出した表示データを記憶する。入力データ手段は、映像の大きさを決める数字データを供給する。可変アドレス・データ生成手段は、表示データを出力するために、メモリ手段内に記憶されている表示データ・アドレスと比較されるアドレス・データを生成するための可変アドレス指定増分を含んでいる。可変アドレス・データ生成手段は、入力データ装置によって供給される数字データに従って、アドレス指定増分をデジタル的に計算するための算術的計算手段を含んでいる。さらに、ディスプレイの走査に関連するタイミング信号に従って、可変アドレス・データ生成手段は、映像の大きさを決定する数字データにより、メモリ手段をアドレス指定するためにアドレスを増大するための算術的計算手段に应答する。より詳細に説明すると、もとの大きさの画像を表示しているとき、メモリ手段の水平アドレスは、200ナノ秒毎に「1」だけ増大する。すなわち、ディスプレイの水平方向のドットの大きさは、もとの大きさを表示するとき、200ナノ秒だけ表示される。水平方向のドットの大きさは、メモリ手段に供給される追加データを適当に選択することによって、水平方向の一つのドットの表示時間を変更することにより、拡大または縮小することができる。追加デー

40

50

タを適当に設定することにより、通常の大きさと比較して、ディスプレイ画面上のキャラクタおよび関連映像の大きさを拡大または縮小することができる。

【 0 0 0 8 】

【 発明が解決しようとする課題 】

現在、新しいサービスのすべてを、ケーブル・テレビジョン・ネットワークを通して、家庭に供給することができる会話型ビデオ・グラフィックスに対するニーズが出現しつつある。これらの新しいサービスは、多くの従来のテレビジョン・プログラムの視覚的効果を増大させ、また他のプログラムへのサービスを向上させるだろう。しかし、NTSC式およびPAL式テレビジョン受像機は、コンピュータのモニタとは違って、ビデオの帯域幅がかなり狭く、順送り走査表示ではなく、飛び越し走査表示を使用している。このような制限があるので、人工的な障害を含んでいない高い解像度の合成ビデオ信号を生成するのは非常に困難である。従来は、ビデオ・ゲームのような消費者向けの製品は、低い解像度の飛び越し走査を使用しないビデオ信号を生成することにより、これらの問題を回避してきた。この方法を使うと、映像は画質が悪く、外観が「ずんくりと」していて、色の選択が制限され、見た感じが漫画のようになるという結果になる。放送画面に近い合成ビデオを生成するには、生成した合成信号が、一つのシーンを走査するビデオ・カメラ、および上記のビデオ・カメラ信号に対するその後のアナログ信号処理に匹敵することを行わなければならない。それ故、標準NTSCまたはPAL標準飛び越し走査テレビジョン受像機上で見るために、一つのビデオ・グラフィックスの上に他のビデオ・グラフィックスを重畳したり、生のテレビジョン・プログラム上にビデオ・グラフィックスを重畳して、きれいな合成ビデオ・グラフィックスを表示している間に、多くのビデオ・グラフィックス(スプライト)を記憶し、種々の形状にし、特殊効果を行うために処理するためにメモリ・テーブルを使用する比較的廉価な装置を提供することが望ましい。

10

20

【 0 0 0 9 】

【 課題を解決するための手段 】

本発明は、必要とする特殊効果を行うために、YUV信号およびカラー・パレット化したグラフィック(スプライト)ビデオ信号との混合信号を処理するために、メモリ制御テーブルを使用し、それ自身によって、上記のグラフィック・ビデオ信号を選択的に表示したり、遠隔地から受信した生のテレビジョン信号の上に、上記の混合グラフィック・ビデオ信号を選択的に重畳する比較的廉価な装置に関する。

30

【 0 0 1 0 】

ある見方をすれば、本発明は、グラフィックス・メモリとメモリ制御装置およびスプライト状態マシンからなる標準テレビジョン受像機上に表示するための、ビデオ信号およびグラフィック信号との混合信号を処理するための装置に関する。グラフィックス・メモリは、スプライト・リスト・テーブル、スプライト・データ・テーブル、および走査線制御テーブルからなっている。スプライト・リスト・テーブルは、テレビジョン受像機上に表示するために、また各リスト内の制御語内に一つまたはそれ以上のグラフィックスに関する一般情報を記憶するために、予め定めた順序で一つまたはそれ以上のグラフィックスを含んでいる。スプライト・データ・テーブルは、一つまたはそれ以上の各グラフィックスの水平走査線に関するピクセル・データを記憶する。この場合、一つまたはそれ以上の各グラフィックスに関するスプライト・データ・テーブル内の水平走査線は、一つまたはそれ以上の各グラフィックスに関するスプライト・リスト・テーブルのリスト内の制御語によってアクセスされる。走査線制御テーブルは、スプライト・リスト・テーブルの一つまたはそれ以上のグラフィックスの予め定めたもののリスト内の一つの制御語によってアクセスされる複数の制御語からなっている。グラフィックスに関する走査線制御テーブルの制御語は、一つまたはそれ以上のグラフィックスの予め定めたもののそれぞれに対して、予め定めた特殊効果を行うために、スプライト・データ・テーブルから入手した各水平走査線内の選択的に再配置したピクセル・データを個々に制御する。メモリ制御装置およびスプライト状態マシンは、テレビジョン受像機の画面上の水平走査線内の予め定めた位置に、一つまたはそれ以上の各グラフィックスを組立て、表示するために、予め定めた順序で

40

50

グラフィックス・メモリのテーブルにアクセスする。

【0011】

別の見方をすれば、本発明は、グラフィックス・メモリおよびメモリ制御装置およびスプライト状態マシンからなる標準受像機上に表示するために、ビデオ信号およびグラフィック信号との混合信号を処理するための装置に関する。グラフィックス・メモリは、スプライト・リスト・テーブル、スプライト・データ・テーブルおよびスパン・リスト・テーブルからなっている。スプライト・リスト・テーブルは、テレビジョン受像機上に表示する目的で、また各リスト内の制御語内に一つまたはそれ以上のグラフィックスに関する一般情報を記憶するために、予め定めた順序で一つまたはそれ以上のグラフィックスを含んでいる。スプライト・データ・テーブルは、一つまたはそれ以上の各グラフィックスの水平走査線に関するピクセル・データを記憶する。一つまたはそれ以上のグラフィックスの各グラフィックスに関するスプライト・データ・テーブル内の水平走査線は、一つまたはそれ以上の各グラフィックスに関するスプライト・リスト・テーブルのリスト内の制御語によってアクセスされる。スパン・リスト・テーブルは、テレビジョン受像機の画面の複数の予め定めた個々の各セクションを形成している、予め定めた数の水平走査線に対する少なくとも一つのスパン・リスト語からなっている。一つまたはそれ以上のスパン・リスト制御語は、スプライト・リスト・テーブルの複数のN個のグラフィックス・リストのどれが、能動状態にあり、予め定めた関連部分に表示されるのかを指定する。メモリ制御装置およびスプライト状態マシンは、テレビジョン受像機の画面の予め定めた部分を組み立てるとき、スパン・リスト・テーブルの少なくとも一つのスパン・リスト制御語にアクセスする。その後、メモリ制御装置およびスプライト状態マシンは、能動状態にあり、少なくとも一つのスパン・リスト語内に表示されているスプライト・リスト・テーブルおよびスプライト・データ・テーブルのグラフィックス・リストにアクセスするだけである。

10

20

【0012】

さらに別の見方をすれば、本発明は、グラフィックス・メモリとメモリ制御装置およびスプライト状態マシンからなる標準テレビジョン受像機上に表示するためにビデオ信号およびグラフィックス信号との混合信号を処理するための装置に関する。グラフィックス・メモリは、スプライト・リスト・テーブルおよびスプライト・データ・テーブルからなっている。スプライト・リスト・テーブルは、テレビジョン受像機上に表示するために、予め定めた順序で一つまたはそれ以上のグラフィックスを含んでいる。スプライト・リスト・テーブルも、各リスト内の制御語内に、一つまたはそれ以上のグラフィックスに関する一般情報を記憶する。スプライト・データ・テーブルは、一つまたはそれ以上の各グラフィックスの水平走査線に関するピクセル・データを記憶する。一つまたはそれ以上の各グラフィックスに対するスプライト・データ・テーブル内の水平走査線は、一つまたはそれ以上の各グラフィックスに対するスプライト・リスト・テーブルのリスト内の制御語によってアクセスされる。メモリ制御装置およびスプライト状態マシンは、二つのフィールドの一方だけの水平走査線に対するスプライト・リスト・テーブル内に含まれている第一の予め定めたグラフィックス、およびスプライト・リスト・テーブル内、または二つのフィールドの他方の水平走査線に対する生のテレビジョン信号内に含まれている第二の予め定めたグラフィックスにアクセスし、組み立てるために、ビデオ画像の二つのフィールドからなるフレームのどちらのフィールドが、テレビジョン受像機の画面上に表示されているかを示しているスプライト・リスト・テーブルからのフィールド・イネーブル信号に応答する。

30

40

本発明は、添付の図面を参照しながら、以下の詳細な説明を読めばよりよく理解できるだろう。

【0013】

【発明の実施の形態】

各図面内の同じ機能を行う対応する部材には、同じ参照番号がつけてあることを理解されたい。

図1は、本発明の会話型ビデオ処理が行われる加入者の構内にある加入者ケーブル・ボッ

50

クス装置10のブロック図である。加入者ケーブル・ボックス装置10は、(第一の一点鎖線の四角の枠内に示す)第一のモジュール(MODULE1)12および(第二の一点鎖線の四角野枠内に示す)第二のモジュール(MODULE2)14からなっている。第一のモジュール12は、どちらも当業者にとっては周知の無線周波数(RF)-ベースバンド・コンバータ20およびコンバータ制御システム22からなる従来の装置である。無線周波数(RF)-ベースバンド・コンバータ20は、遠くのケーブル会社の中央局(図示せず)からケーブル27を通して送られてくる、NTSCまたはPAL標準フォーマットの多重化RFテレビジョン・チャンネル信号を受信し、この多重化RFテレビジョン・チャンネル信号を、その多重化チャンネル周波数からベースバンド周波数に選択的に変換する。無線周波数(RF)-ベースバンド・コンバータ20は、変換プロセスによって得られたベースバンド合成ビデオ出力信号を、バス24を通して、第二のモジュール14に送信する。

10

【0014】

コンバータ制御システム22は、当業者にとっては周知である赤外線リモコン装置またはケーブル・ボックス上のキーパッドのいずれかによって、通常制御される。コンバータ制御システム22は、遠隔のケーブル会社の中央局へ向け、またはこの中央局からケーブル27を通して、許可およびアクセス制御信号を受信および/または送信し、ベースバンド・ビデオ・スクランプリングまたはデスクランプリングを作動させ、スクリーン・ディスプレイ上(OSD)メッセージを作り出す。コンバータ制御システム22は、必要なチャンネル・プログラミングを選択するために、バス29を通して、RF-ベースバンド・コンバータ20に制御信号を出力し、第二のモジュール14に、リード線31および33を通して、種々の制御信号および解読データ信号(例えば、制御および上流データ出力信号、赤外線受信および送信信号および解読T1直立位相シフト・キーイング・データ信号)を出力する。

20

【0015】

第二のモジュール14は、シリアル・インタフェース・プロセッサ(SIP)30、入力/出力(I/O)装置32、読みだし専用メモリ(ROM)34、ランダム・アクセス・メモリ(RAM)35、中央処理装置(CPU)36、グラフィックス・メモリ38、およびビデオおよびメモリ制御装置(VIDEO & MEM. CONT.)集積回路40(一点鎖線の四角い枠内に示す)からなっている。ビデオおよびメモリ制御集積回路40のSIP30、I/O装置32、ROM34、RAM35、CPU36、およびメモリ制御装置およびスプライト状態マシン(MACH.)42は、データ・バスにより相互に接続している。CPU36は、任意の適当な処理装置を含むことができ、本発明の場合には、比較的廉価な386タイプのCPUを使用している。

30

【0016】

ROM34としては、例えば、初期化することができる、CPU36に対してプログラミングを行うことができるEPROMのような任意の適当なメモリを使用することができる。RAM35は、CPU36用のスクラッチ・パッド・メモリとして使用するための512キロバイト×16ビットRAM構成を行うための、直列に接続している二個の256キロバイト×16ビットDRAMのような任意の適当なメモリを使用することができる。グラフィックス・メモリ38としては、例えば、32ビット幅のRAM領域、または好適には32ビット幅のバス39と一緒に使用するための平行に配列した二個の256キロバイト×16ビットDRAMのような任意の適当なメモリを使用することができる。グラフィックス・メモリ38は、グラフィックスおよびビデオ映像に関するスプライト・データを記憶するための使用される。32ビット幅のバス39を使用することにより、メモリ制御装置およびスプライト状態マシン42、およびビデオおよびメモリ制御装置40の一部を形成しているブロック・メモリ移動装置(図示せず)に対して、高速ページ・モード・メモリ・アドレス指定を使用することができる。ブロック・モード・メモリ・アドレス指定を有意に使用することによって、約52ナノ秒の平均データ転送速度を達成することができる。この速度は、1秒間に約7700万バイトのデータの処理速度に対応する。

40

50

【 0 0 1 7 】

S I P 3 0 は、第一のモジュール 1 2 と第二のモジュール 1 4 との間のデータ通信を取り扱う。より詳細に説明すると、S I P 3 0 は、第二のモジュール 1 4 と第一のモジュール 1 2 のコンバータ制御システム 2 2 との間でのすべてのデータ転送信号を取り扱う。上記のデータ転送信号は、例えば、大量の通信転送およびコンバータ制御システム 2 2 内の赤外線受信機（図示せず）からの生のデータを含んでいる、1.5メガビット/秒の速度の T 1 類似のデータ・ストリームのようなフォーマットを持つことができる。S I P 3 0 は、また将来の拡張に備えて、全二重同期シリアル・ポート（図示せず）を含むこともできる。上記のデータ転送信号フォーマットは、第二のモジュール 1 4 内で必要な行動を起こさせるために、第一のモジュール上のコンバータ制御システム 2 2 と第二のモジュール 1 4 内の C P U 3 6 との間で通信を行うのに使用される。

10

【 0 0 1 8 】

ビデオおよびメモリ制御集積回路 4 0 は、メモリ制御装置およびスプライト状態マシン 4 2、Y U V 回路への複合装置 4 4、およびビデオ処理（P R O C .）回路 4 6 からなっている。メモリ制御装置およびスプライト状態マシン 4 2 は、データ・バス 3 9 を通して、グラフィックス・メモリ 3 8 に接続し、データ・バス 4 5 によって、ビデオ処理回路 4 6 に接続している。Y U V 回路への複合装置 4 4 は、バス 2 4 から、ベースバンド合成映像ビデオ信号を受信し、結果として得られた Y U V ビデオ信号を、バス 4 3 上のメモリ制御装置およびスプライト状態マシン 4 2 に出力する。ビデオ処理回路 4 6 は、データ・バス 4 5 を通して、メモリ制御装置およびスプライト状態マシン 4 4 からのビデオ信号を受信し、遠隔のテレビジョン受像機（図示せず）またはさらに遠隔の処理回路（図示せず）に、バス 4 7 上の N T S C または P A L 標準ビデオ信号を出力する。本発明が、ビデオおよびメモリ制御集積回路 4 0 およびグラフィックス・メモリ 3 8 の領域に存在することを理解されたい。会話型加入者ケーブル・ボックス装置 1 0 内への本発明の適用方法をよりよく理解してもらうために、第一のモジュール 1 2 および第二のモジュール 1 4 の部材については、すでに紹介し説明した。

20

【 0 0 1 9 】

図 2 および図 3 は、本発明の図 1 の加入者ケーブル・ボックス装置 1 0 の第二のモジュール 1 4 内の（一点鎖線の枠内に示す）ビデオ処理回路 4 6 の第一および第二の部分のブロック図である。図 2 に示すように、図 1 の第二のモジュール 1 4 の構成部材を形成しているグラフィックス・メモリ 3 8 は、データ・バス 3 9 を通して、図 1 の第二のモジュール 1 4 の（一点鎖線の枠内に示す）ビデオおよびメモリ制御装置 4 0 の一部であるメモリ制御装置およびスプライト状態マシン 4 2 に接続している。ビデオ処理回路 4 6 の第一の部分は、データ・パイプ 5 0 および（一点鎖線の枠内に示す）ピクセル・アセンブリ・バッファ 5 2 からなっている。データ・パイプ 5 0 は、バス 4 5 を通して、ピクセル・アセンブリ・バッファ 5 2 に送信するための、特定のスプライトに対するグラフィックス・メモリから、メモリ制御装置およびスプライト状態マシン 4 2 が入手したデータを受信する。より詳細に説明すると、データ・パイプ 5 0 は、メモリ制御装置およびスプライト状態マシン 4 2 を通して、グラフィックス・メモリ 3 8 から、スプライトに関するデータを受信し、ピクセル・アセンブリ・バッファ 5 2 へ送信するために、輝度データ（y データ）およびクロミナンス・データ（c データ）に関して個々の出力を行う。

30

40

【 0 0 2 0 】

ピクセル・アセンブリ・バッファ 5 2 は、第一、第二および第三の各二重走査線バッファ 5 3、5 4 および 5 5、並びに Y / G ライン 0 バッファ 5 8 からなる。第一の二重走査線バッファ 5 3 は、バス 3 9 を通して、データ・パイプ 5 0 から受信したスプライト画像の第一のフィールドの第一および第二の走査線に対する Y / G（輝度）走査線 1 a データおよび Y / G 走査線 1 b データを記憶するために使用される。走査線輝度データは、10ビット（ビット 9 - 0）のデータと、走査線の各ピクセルに対する制御からなっている。第二の二重走査線バッファ 5 4 は、バス 5 1 を通して、データ・パイプ 5 0 から受信したスプライト画像の第一のフィールドの第一および第二の走査線の C（クロミナンス）走査線

50

1 a および C 走査線 1 b データを記憶するために使用される。走査線クロミナンス・データは、走査線の各ピクセルに対する 8 ビットのデータ (ビット 7 - 0) からなっている。第三の二重走査線バッファ 5 5 は、バス 4 9 を通して、データ・パイプ 5 0 から受信したスプライト画像の第二のフィールドの第一および第二の走査線に対する Y / G (輝度) 走査線 2 a データおよび Y / G 走査線 2 b データを記憶するために使用される。走査線輝度データは、10 ビット (ビット 9 - 0) のデータと、走査線の各ピクセルに対する制御からなっている。第一および第三の二重走査線バッファ 5 3 および 5 5 の走査線 1 a および 2 a は、それぞれピクセル・データの第一および第二の水平走査線を記憶することを理解されたい。

【0021】

この場合、第一および第二の水平走査線は、飛び越し表示フォーマットによるスプライト画像の個々のフィールド内の隣接している走査線である。同様に、第一および第三の二重走査線バッファ 5 3 および 5 5 の走査線 1 b および 2 b は、それぞれピクセル・データの第三および第四の水平走査線を記憶する。この場合、第三および第四の水平走査線は、飛び越し表示フォーマットによるスプライト画像の個々のフィールド内の隣接している走査線である。すなわち、第一および第三の二重走査線バッファ 5 3 および 5 5 は、輝度データおよび、例えば、飛び越しディスプレイ・フォーマットの走査中、スプライト画像の第一および第二の各フィールド、また第二および第一の各フィールドそれぞれのペアの奇数および偶数の走査線のピクセルに対する制御を、シーケンシャルに記憶する。第二の二重走査線バッファ 5 4 は、二重走査線バッファ 5 3 内に記憶されている走査線のデータに対するクロミナンス・データを記憶する。二重走査線バッファ 5 4 類似のクロミナンス二重走査線バッファ (図示せず) を、二重走査線バッファ 5 5 に対して使用することができるが、後で説明するように、不経済でもあり、重要でもないので、コンボルバ内では使用する必要はない。

【0022】

第一の二重走査線バッファ 5 3 からの出力データは、10 ビットの輝度データと、ライン 1 という名称のバスを通して、図 3 の回路に、各ピクセルに対して平行に出力されるその中に記憶されている走査線の各ピクセルに対する制御からなっている。第二の二重走査線バッファ 5 4 からの出力データは、ライン 1 c という名称のバスを通して、図 3 の回路に、各ピクセルに対して平行に出力されるその中に記憶されている走査線の各ピクセルに関する 8 ビットのクロミナンス・データからなっている。第三の二重走査線バッファ 5 5 からの出力データは、10 ビットの輝度データと、ライン 2 という名称のバスを通して、図 3 の回路および Y / G 走査線 0 バッファ 5 8 に、各ピクセルに対して平行に出力されるその中に記憶されている走査線の各ピクセルに対する制御からなっている。Y / G 走査線 0 バッファ 5 8 は、10 ビットの輝度データとライン 0 という名称のバスを通して、図 3 の回路に、平行に出力されるその中に記憶されている走査線の各ピクセルに対する制御からなっている遅延走査線出力を供給するために、水平走査線の一周期の間に、第三の二重走査線バッファ 5 5 によって出力された走査線データを遅延させる働きをする。NTSC 標準テレビジョンのディスプレイ用の 13.5 MHz の標本化速度においては、画像の一本の走査線当たり 858 ピクセルが表示されるが、実際に表示されるのは約 704 ピクセルだけであり、二つのフィールド内には、525 本の水平走査線のピクセルが表示されるが、使用されるテレビジョン受像機によっても異なるが、その内の約 440 - 500 本の走査線が通常表示されることを理解されたい。

【0023】

図 4、図 5 および図 6 は、本発明の図 2 の第一および第三の二重走査線バッファ 5 3 および 5 5 並びにピクセル・アセンブリ・バッファ 5 2 の Y / G 走査線 0 バッファ 5 8 の動作の例示としてのシーケンスを示す。二重走査線バッファ 5 3 および 5 5 の通常の動作中には、第一のフィールド内のピクセル・データの水平走査線は、第三の二重走査線バッファ 5 5 の半分に入力中の第二のフィールド内のピクセル・データの水平走査線と同時に、第一の二重走査線バッファ 5 3 の半分に入力される。第一および第三の二重走査線バッファ

10

20

30

40

50

5 3 および 5 5 の最初の半分への、ピクセル・データの水平走査線の入力と同時に、第一および第三の二重走査線バッファ 5 3 および 5 5 のもう一方の半分に前に記憶されていたピクセル・データの水平走査線が、それぞれ出力ライン 1 および 2 に読み出される。

【 0 0 2 4 】

すなわち、第一の二重走査線バッファ 5 3 に対して、第一のフィールドからのピクセル・データの第一の水平走査線が、例えば、第一の二重走査線バッファ 5 3 の Y / G 走査線 1 a 部分に入力され、次の水平走査線の周期の間に、フレームの第一のフィールドからのピクセル・データの第二の水平走査線が、第一の二重走査線バッファ 5 3 の Y / G 走査線 1 b に入力され、一方、Y / G 走査線 1 a 部分からのピクセル・データの第一の水平走査線は、出力ライン 1 上に読み出される。次の水平走査線の周期の間に、第一のフィールドからのピクセル・データの第三の水平走査線が、第一の二重走査線バッファ 5 3 の Y / G 走査線 1 a 部分に入力され、一方、Y / G 水平走査線 1 b 部分からのピクセル・データの第二の水平走査線は、出力ライン 1 上に読み出される。同時に、フレームの第二のフィールドからのピクセル・データの第一、第二および第三の水平走査線が、同じように第三の二重走査線バッファ 5 5 に読み込まれ、そこから出力ライン 2 上に出力される。

10

【 0 0 2 5 】

図 4 は、図 1 の加入者ケーブル・ボックス装置 1 0 を最初にオンした後の、ピクセル・アセンブリ・バッファ 5 2 の初期化段階の終点を示す。より詳細に説明すると、加入者ケーブル・ボックス装置 1 0 をオンにすると、第一のフィールドの水平走査線 0 に対するピクセル・データ、および第二のフィールドの水平走査線 1 に対するピクセル・データが、それぞれ第一の水平走査線の周期の間に、第一の二重走査線バッファ 5 3 の Y / G ライン 1 a 部分、および第一の二重走査線バッファ 5 5 の Y / G 水平走査線 2 a 部分に入力される。第二の水平走査線の周期の間に、第一のフィールドの水平走査線 2 に対するピクセル・データ、および第二のフィールドの水平走査線 3 に対するピクセル・データが、第一の二重走査線バッファ 5 3 の Y / G 水平走査線 1 b 部分、および第三の二重走査線バッファ 5 5 の Y / G ライン 2 b 部分に入力される。一方、水平走査線 0 のピクセル・データは、それぞれ第一の二重走査線バッファ 5 3 の Y / G 水平走査線 1 a 部分、および第三の二重走査線バッファ 5 5 の Y / G 水平走査線 2 a 部分から、出力ライン 1 および 2 上に読み出される。同時に、第三の二重走査線バッファ 5 5 の Y / G 水平走査線 2 a 部分からの水平走査線 1 に対するピクセル・データは、Y / G 水平走査線バッファ 5 8 へ出力される。Y / G ライン 0 バッファ 5 8 は、その中に記憶されている水平走査線データを、水平走査線の一周だけ遅延させ、バッファ 5 8 はその中にデータを記憶していないので、そこから出力ライン 0 上に出力される出力は、有効なデータを含んでいない。

20

30

【 0 0 2 6 】

図 5 は、図 4 に示す初期化プロセス後のロードおよび出力プロセスの続きである。より詳細に説明すると、第一のフィールドの水平走査線 4 に対するピクセル・データ、および第二のフィールドの水平走査線 5 に対するピクセル・データが、第三の水平走査線の周期の間に、それぞれ第一の二重走査線バッファ 5 3 の Y / G 走査線 1 a 部分、および第三の二重走査線バッファ 5 5 の Y / G 走査線 2 a 部分に入力される。それと同時に、水平走査線 2 および 3 に関するピクセル・データが、第一の二重走査線バッファ 5 3 の Y / G 走査線 1 b 部分、および第三の二重走査線バッファ 5 5 の Y / G 走査線 2 b 部分から、各出力ライン 1 および 2 上に読み出される。それと同時に、第三の二重走査線バッファ 5 5 の Y / G 走査線 2 b 部分からの水平走査線 3 に対するピクセル・データは、Y / G 走査線 0 バッファ 5 8 に入力され、水平走査線 1 に対する前に記憶されたピクセル・データは、出力ライン 0 上に出力される。それ故、バッファ 5 8、5 3 および 5 5 は、第三の水平走査線の周期の間に、水平走査線 1、2 および 3 に関するピクセル・データを、それぞれスプライトに対して各出力ライン 0、1 および 2 に出力する。この場合、水平走査線 1 および 3 に対するピクセル・データは、第二のフィールドの一部であり、水平走査線 2 に対するピクセル・データは、(図 1 および 図 2 に示す) グラフィックス・メモリ 3 8 内に記憶されていたスプライト画像の第一のフィールドの一部である。

40

50

【 0 0 2 7 】

図 6 は、図 5 に示すステップからのロードおよび出力プロセスの続きである。より詳細に説明すると、スプライトの第一のフィールドの水平走査線 6 に対するピクセル・データ、および第二のフィールドの水平走査線 7 に対するピクセル・データが、第四の水平走査線の周期の間に、それぞれ第一の二重走査線バッファ 5 3 の Y / G 水平走査線 1 b 部分、および第三の二重走査線バッファ 5 5 の Y / G 水平走査線 2 b 部分に入力される。それと同時に、スプライトの水平走査線 4 および 5 に関するピクセル・データが、第一の二重走査線バッファ 5 3 の Y / G 水平走査線 1 a 部分、および第三の二重走査線バッファ 5 5 の Y / G 水平走査線 2 a 部分から、各出力ライン 1 および 2 上に読み出される。それと同時に、第三の二重走査線バッファ 5 5 の Y / G 走査線 2 a 部分からの水平走査線 5 に対するピクセル・データは、Y / G 走査線 0 バッファ 5 8 に入力され、水平走査線 3 に対する前に記憶されたピクセル・データは、出力ライン 0 に出力される。それ故、バッファ 5 8、5 3 および 5 5 は、第四の水平走査線の周期の間に、水平走査線 3、4 および 5 に関するピクセル・データを、それぞれ各出力ライン 0、1 および 2 に出力する。

10

【 0 0 2 8 】

この場合、水平走査線 3 および 5 に対するデータは、スプライト画像の第二のフィールドの一部であり、一方、水平走査線 4 に対するデータは、(図 1 および図 2 に示す)グラフィックス・メモリ 3 8 内に記憶されていたスプライト画像の第一のフィールドから入手される。図 5 および図 6 から、初期化(図 4)後、出力ライン 1 上のピクセル・データは、NTSC 飛び越し走査ディスプレイに対するフレームの二つのフィールドの内の第一のフィールドのシーケンシャルな水平走査線(例えば、NTSC 標準画像の偶数水平走査線(0 - 254))に対するデータを表す。シーケンシャルな水平走査線周期中に、第一のフィールドの例示としての偶数の水平走査線が、出力ライン 1 上にシーケンシャルに出力された後で、飛び越し走査ディスプレイに使用した方法で、フレームの第二のフィールドのシーケンシャルに番号をつけられた水平走査線(例えば、NTSC 標準画像の奇数走査線 1 - 255)の出力が継続して行われる。図 4 - 図 6 には示してないが、図 2 に示す第二の二重走査線バッファ 5 4 から、出力ライン 1 c 上に、出力ライン 1 上に出力中の各水平走査線に対する関連輝度ピクセル・データと一緒に、クロミナンス・データが出力される。

20

【 0 0 2 9 】

図 3 に戻って説明すると、図 3 は、本発明の図 1 の加入者ケーブル・ボックス装置 1 0 内のビデオ処理回路 4 6 の第二の部分のブロック図である。ビデオ処理回路 4 6 の第二の部分は、カラー・パレット回路 6 0、YC - YUV デマルチプレクサ 6 2、マルチプレクサ / フェーダ (MUX / FADER) 6 4、3 : 1 マルチプレクサおよびコントロール (3 : 1 MUX & CONT) 6 6、およびコンポルバ 6 8 からなっている。スプライト画像の三本の隣接している水平走査線の対応するピクセルに対して、図 2 のピクセル・アセンブリ・バッファ 5 2 の出力から、各ライン 0、1 および 2 上を伝はんする 10 ビットのピクセル・データ (ビット 9 : 0) が、カラー・パレット回路 6 0、YC - YUV デマルチプレクサ 6 2、3 : 1 マルチプレクサおよびコントロール 6 6 の個々の入力のところで受信される。

30

【 0 0 3 0 】

より詳細に説明すると、各出力ライン 0、1 および 2 に対する、ピクセル・アセンブリ・バッファ 5 2 からのパラレルな 10 ビット / ピクセル出力のビット 7 - 0 は、カラー・パレット回路 6 0 および YC - YUV デマルチプレクサ 6 2 の入力のところで受信され、一方、各出力ライン 0、1 および 2 に対するピクセル・アセンブリ・バッファ 5 2 からのパラレルな 10 ビット / ピクセル出力のビット 9 および 8 は、3 : 1 マルチプレクサおよびコントロール 6 6 の入力のところで受信される。さらに、YC - YUV デマルチプレクサ 6 2 は、ピクセル・アセンブリ・バッファ 5 2 から、出力ライン 1 c 上にパラレルに出力されるクロミナンス・データ・ビット 7 - 0 を受信する。何故なら、クロミナンス・データは、スプライト・ピクセル・データが真のカラー・スプライト信号に関連しているときだけ使用されるからである。より詳細に説明すると、スプライト・データがカラー・パレ

40

50

ット信号として符号化される場合には、符号それ自身が色を定義し、真のカラー・ビデオ信号の場合とは違って、クロミナンス・データを必要としない。

【 0 0 3 1 】

カラー・パレット回路 6 0 は、各出力ライン 0、1 および 2 上で平行に受信したピクセル・データの 8 ビット (ビット 7 : 0) が、カラー・パレットの特定の色に対する個々の符号を表している場合には検出を行い、これらのカラー・パレット符号を、これら三つのライン用に受信した三つの 8 ビットからなるピクセル・データに対する 2 4 ビットの Y U V 多重化カラー・パレット信号を表すバス 6 1 上の出力信号に変換する。カラー・パレット回路 6 0 は、周知の装置であって、この目的には適当な回路なら何でも使用することができる。ピクセル・アセンブリ・バッファ 5 2 からの各出力ライン 0、1 および 2 上で平行に受信したピクセル・データの 8 ビット (ビット 7 : 0) が、真の色のデータ (例えば、テレビジョン画像から直接入手したスプライト) を表している場合には、Y C - Y U V デマルチプレクサ 6 2 は検出を行い、またバス 6 3 上の送信用の三本のラインのピクセルに対する 2 4 ビットの真の色の Y U V 出力信号を生成するために、ピクセル・アセンブリ・バッファ 5 2 から出力ライン 1 c を通して入手した 8 ビットのクロミナンス・データを使用する。

【 0 0 3 2 】

マルチプレクサ/フェーダ (M U X . / F A D E R) 6 4 は、その個々の入力のところで、カラー・パレット回路 6 0 から、バス 6 1 上を伝搬する 2 4 ビットの各カラー・パレット Y U V データ信号と、Y C - Y U V デマルチプレクサ 6 2 からバス 6 3 上を伝搬する 2 4 ビットの真の色の Y U V データ信号、およびバス 5 9 上の 2 4 ビットの Y U V 生ビデオ信号を受信する。マルチプレクサ/フェーダ 6 4 は、3 : 1 マルチプレクサおよびコントロール 6 6 からのリード線 6 7 上の制御信号に应答して、バス 6 5 上のデジタル化された Y U V 混合出力信号として、各ピクセル周期の間にマルチプレクサ/フェーダ 6 4 で受信した三つの入力信号、(2 4 ビットのカラー・パレット Y U V、2 4 ビットの真の色 Y U V または 2 4 ビットの Y U V 生ビデオ Y U V) の内の一つを出力する。より詳細に説明すると、3 : 1 マルチプレクサおよびコントロール 6 6 は、ピクセル・アセンブリ・バッファ 5 2 からのもので、出力ライン 0、1 および 2 で受信したビット 9 および 8 に基づいて、出力ライン 0、1 および 2 上のピクセル・アセンブリ・バッファ 5 2 からのピクセル・データが、カラー・パレット・データ、真の色データ、または生のビデオ信号上に重畳するスプライトの一部でないピクセル用のデータ (有効でないデータ) を表しているかどうかを判断する。それ故、生のビデオ信号を、ピクセル・アセンブリ・バッファ 5 2 から受信したカラー・パレットまたは真の色データの代わりに、ピクセルに対して使用しなければならない。

【 0 0 3 3 】

ピクセル・アセンブリ・バッファ 5 2 からの出力ライン 0、1 および 2 のビット 9 および 8 から上記の制御情報を入手したので、3 : 1 マルチプレクサおよびコントロール 6 6 は、遠隔 N T S C または P A L テレビジョン受像機 (図示せず) 上に表示される画像の各ピクセルに対する正しい入力データを選択するために、制御信号をリード線 6 7 を通して、マルチプレクサ/フェーダ 6 4 に送る。コンボルバ 6 8 は、テレビジョン画像の三本の隣接している走査線内の対応するピクセルの 3 × 3 マトリックス内の中央のピクセルに関するピクセル・データに対して、8 ビットの加重出力信号を供給するか、または 3 : 1 マルチプレクサおよびコントロール 6 6 から、リード線 6 9 を通して受信した制御信号に従って、バス 6 5 上のマルチプレクサ/フェーダ 6 4 からの信号を、バス 4 7 上の Y U V 出力信号として供給するために、バス 6 5 上のマルチプレクサ/フェーダからの信号内で受信した三つのピクセル・データ値のシーケンシャルな組を使用する。

【 0 0 3 4 】

図 7 に、(一点鎖線の四角い枠内に示す) 例示としてのマルチプレクサ/フェーダ回路 6 4 のブロック図を示す。このマルチプレクサ/フェーダは、2 : 1 マルチプレクサ (M U X .) 7 2、および (一点鎖線の四角い枠内に示す) フェーダ 7 4 からなっている。フェ

10

20

30

40

50

ーダ74は、A - B加算器75、符号付きマルチプレクサ(SIGNED MULT.)77、およびA + B加算器78からなっている。2 : 1マルチプレクサは、第一の入力ターミナル(A)で、バス61上のカラー・パレット60から各グラフィック・データ信号を受信し、第二の入力ターミナル(B)で、バス63上のYC - YUVデマルチプレクサ62からグラフィック・データ信号を受信する。3 : 1マルチプレクサおよびコントロール66からのリード線67上の制御信号は、(入力ターミナルAおよびBからの)二つのグラフィックス入力信号の内の出力ターミナル(O)で2 : 1マルチプレクサ72から出力されるものを選択する。バス70上の2 : 1マルチプレクサ72(Gで示す)の出力ターミナル(O)からのピクセル・グラフィック出力信号(Y、UまたはV)は、フェーダ74のA - B加算器75の第一の入力ターミナル(A)で受信される。バス59からの生のビデオYUV信号(Y、U、またはV)(Lで示す)は、A - B加算器75の第二の入力ターミナル(B)で受信される。

【0035】

B入力ターミナルで受信した生のYUVピクセル・データのデータ数値をより低い、2 : 1マルチプレクサ72からのAターミナル入力データのピクセル・データ値は、A - B加算器75の出力ターミナル(O)での出力として、供給される。符号付きマルチプレクサ77は、例えば、レジスタ(図示せず)から、第一の入力ターミナル(A)のところで、バス71上の9ビットの変更可変比率制御値(R)を受信し、第二の入力ターミナル(B)で、バス76上のA - B加算器75からの出力を受信する。その結果得られる、バス71上の比率制御値(R)、およびバス76上のA - B加算器75からのグラフィックス信号出力データの多重化された数値は、バス79上の出力ターミナル(O)から、A + B加算器78の第一の入力ターミナル(A)へ送られる。バス59上の生のビデオ信号(Y、UまたはV)は、A + B加算器78の第二の入力ターミナル(B)で受信され、二つの入力信号の数値の合計は、バス65上の出力信号(Qで示す)として、(図3に示す)コンボルバ68に送られる。

【0036】

フェーダ74は、グラフィックが生ビデオ信号上で瞬間的に写し出されないように、または消滅しないように、スプライト用のグラフィック信号をフェードインまたはフェードアウトさせる。すなわち、グラフィックをフェードインさせるには、フェーダ74はテレビジョン受像機上の強度を増大させて、グラフィックスを出現させ、一方、グラフィック全体が見えるようにするために、短時間の間、グラフィックの領域内の生のビデオ信号の強度を減少させる。同様に、グラフィックをフェードアウトするには、フェーダ74はテレビジョン受像機上の強度を減少させて、グラフィックスを出現させ、一方、グラフィックが見えなくなるまで、短時間の間、グラフィックの領域内の生のビデオ信号の強度を増大させる。フェーダ74の動作を、下記のアルゴリズムに従って説明する。以下の説明を行うために、バス71上に置かれた例示としての9ビットのフェード・マルチプライヤ(R)を以下のように定義する。Rはフェード制御値であり、その範囲は0から256までである。上記の定義から、下記の式が得られる。

$$Q = [(R/256) * G] + [1 - R/256] * L$$

$$= L + [(G - L) * R] / 256$$

式1

式中、「L」は生ビデオのピクセル値であり、「G」はスプライト重畳のピクセル値であり、記号「*」は乗算記号である。上の式1から、乗算値Rに対して使用された比率が変化すると、グラフィックおよび生ビデオ信号の強度は、反対方向に変化する。

【0037】

図8に、図3のコンボルバ68のブロック図を示す。(一点鎖線の四角い枠内に示す)コンボルバは、バイパス回路80、コンボルバ回路82、およびマルチプレクサ(MUX.)84からなっている。バイパス回路80は、バス65上の(図3および図7に示す)マルチプレクサ/フェーダ64からシーケンシャルなピクセル・データを受信し、同時に、そこからテレビジョン受像機上に表示されるスプライトの垂直方向の三つのピクセルに対

するデータを、バス 81 上に生成する。より詳細に説明すると、三つのピクセルが、スプライト画像を構成しているフレームの両フィールドの三本の隣接している走査線内の対応するピクセルから得られる。三つのピクセルのデータ値は、ピクセル・クロックまたは三倍のピクセル・クロックで動作する複数の遅延回路のような任意の適当な装置によって得ることができる。三つのピクセル・データ値は、コンボルバ回路 82 によって、バス 81 を通して受信される。マルチプレクサ/フェーダ 64 からのシーケンシャルなピクセル・データは、バス 65 上のバイパス回路 80 によって受信される。マルチプレクサ/フェーダ 64 からのシーケンシャルなピクセル・データは、バイパス回路 80 を通り、バス 85 を通して、マルチプレクサ/フェーダ 84 の第一の入力 (A) に送られる。さらに、バイパス回路 80 は、バス 81 上のコンボルバ回路 82 に入力を分離するために、その個々の出力から三つのピクセル・データ値のシーケンシャル組を送信する。コンボルバ回路 82 は、バス 86 を通して、マルチプレクサ 84 の第二の入力 (B) に、テレビジョン画像の三本の隣接している走査線内の、対応するピクセルの 3 × 3 マトリックス内の中央のピクセルに対するピクセル・データ用の 8 ビットの加重出力信号を供給する。マルチプレクサ 84 は、第一の入力 (A)、および第二の入力 (B) のところで 信号を選択し、リード線 69 を通して、3 : 1 マルチプレクサおよびコントロール 66 からの制御信号に従って、入力ターミナル (O) にそしてバス 47 上に送信する。

【0038】

本出願の発明者および譲受人と同じ発明者および譲受人に対する特許出願と同時に出願された同時出願の米国特許 08 / 523 , 395 は、本明細書に参考文献として記載してあるが、この出願が開示しているように、コンボルバ回路 82 は、予め定めた加重値を持っているピクセルの 3 × 3 マトリックス内の、バス 81 上で受信した垂直方向の三つのピクセルを、(加算器と遅延装置だけを使用して)有効に乗算し、マルチプレクサ 84 の第二の入力 (B) へ、3 × 3 マトリックスの中央のピクセルに対する平均出力信号を供給する。このプロセスは、ピクセル・データとしての三つの隣接している走査線の対応するピクセルに対するスプライト・データが、三つの隣接している走査線に対するスプライト画像を横切って水平方向に進行(移動)するにつれて、中央の列(図 2 のピクセル・アセンブリ・バッファ 52 の出力ライン 1)の各ピクセルに対して継続して行われる。さて図 9 に、グラフィックス・メモリ 38 および図 1 の第二のビデオおよびメモリ制御装置 40 の一部を形成している図 2 の(一点鎖線の四角い枠内に示す)ビデオ処理回路 46 の一部を示す。グラフィックス・メモリ 38 は、バス 39 を通して、両方向通信用のビデオ処理回路 46 の一部を形成しているメモリ制御装置およびスプライト状態マシン 42 に接続している。メモリ制御装置およびスプライト状態マシン 42 は、バス 39 を通して、グラフィックス・メモリ 38 にスプライト情報を書き込むために、バス 48 を通して、(図 1 に示す)中央処理装置(CPU) 36 に接続していて、導体 56 を通して、図 1 の Y、U、V 回路への複合装置 44 からフィールド < 1 : 0 > 信号を受信する。ビデオ処理回路 46 のこの部分は、さらに(一点鎖線の四角い枠内に示す)データ・パイプ 50 およびピクセル・アセンブリ・バッファ 52 を含んでいる。

【0039】

データ・パイプ 50 は、ピクセル・バッファ・アドレス発生装置 97 およびバス 45 を通して、メモリ制御装置およびスプライト状態マシン 42 からの出力信号をそれぞれ受信するピクセル・バッファ・データ・パイプ 98 からなっている。ピクセル・バッファ・アドレス発生装置 97 およびピクセル・バッファ・データ・パイプ 98 は、それぞれのバス 49 および 51 を通して、ピクセル・アセンブリ・バッファ 52 に、個々のアドレスおよびピクセル・データ出力信号を送信する。ピクセル・バッファ・データ・パイプ 98 も、グラフィックス・メモリ 38 から直接バス 39 上のデータを受信する。ピクセル・バッファ・アドレス発生装置 97 およびピクセル・バッファ・データ・パイプ 98 は、各ピクセルに対するデータを、ピクセル・アセンブリ・バッファ 52 の(図 2 だけに示されている)二重走査線バッファ 53、54 および 55 内の適当なアドレス位置に設定するために、スプライト入力、スプライト・データ・テーブル 92 内のスプライト制御語から得たピクセル

ル・データ、およびグラフィックス・メモリ38内の走査線制御テーブル94からの他のすべての情報を使用する。

【0040】

以下にさらに詳細に説明するように、スプライト入力の水平走査線に対する拡大、ワープ等のような特殊効果は、関連スプライト入力内のスプライト制御語およびグラフィックス・メモリ38の走査線制御テーブル94から入手される。データ・パイプ50のピクセル・バッファ・アドレス発生装置97は、指定された特殊効果を行うために、グラフィックス・メモリ38のスプライト・データ・テーブル92から入手したスプライト・データの走査線内のピクセル・アドレスを正しく変更するために、この情報を使用する。この変更されたアドレスは、後でテレビジョンの画面上で指定された特殊効果を行うために、ピクセル・アセンブリ・バッファ52の二重走査線バッファ53、54または55内の変更アドレスによって指定されたピクセルの位置に、関連ピクセル・データを設定するのに使用するために、ピクセル・アセンブリ・バッファ52に送られる。ピクセル・バッファ・データ・パイプ98は、同時にピクセル・アドレスに関するピクセル・データを受信し、ピクセル・バッファ・アドレス発生装置97によって発生した二重走査線バッファ53、54または55のアドレスに記憶するために、ピクセル・データをピクセル・アセンブリ・バッファ52に送る。ピクセル・アセンブリ・バッファは、ライン0、ライン1およびライン2と呼ばれるバス上の隣接している三本の水平走査線に対する輝度ピクセル・データを出力し、図2のピクセル・アセンブリ・バッファのところの説明したように、ライン1c上のライン1輝度出力データに関連するクロミナンス・ピクセル・データを出力する。

10

20

【0041】

グラフィックス・メモリ38は、スプライト・リスト・テーブル90、スプライト・データ・テーブル92、走査線制御テーブル94およびスパン・リスト・テーブル96からなっている多重テーブルを含んでいる。スプライト・リスト・テーブル90は、(テーブルには、スプライト#1、#2、および#N用の入力しか示されていない)一つまたは複数のNスプライトのそれぞれに対する個々のメモリ部分からなっている。スプライト#1の入力に対して示すように、それに対するメモリ部分は、スプライト・データ・ポインタ部分、スプライト制御部分、走査線テーブル・ポインタ部分、オプションとしての制御部分、およびフィールド・イネーブル制御部分からなっている。スプライト・データ・ポインタ部分は、スプライト入力に関連する予め定めた位置にあるスプライト・データ・テーブル92にアクセスするのに使用される。スプライト制御部分は、例えば、スプライトの大きさに、そのXおよびYで表される位置、またはテレビジョン受像機の画面上の位置、およびスプライト上で行われる拡大、ワープ等に関する情報を含んでいる。より詳細に説明すると、スプライト制御部分が、スプライトの拡大倍率が2であると表示している場合には、スプライトの各走査線が2の倍率で拡大される。同様に、スプライト制御部分が、スプライトの持つオフセット値が2であることを示している場合は、スプライトのすべての走査線は2だけオフセットされる。スプライト制御部分は、スプライトのピクセル・データの各水平走査線に同じように影響を与える。

30

【0042】

各スプライト入力の走査線テーブル・ポインタ部分は、そこから上記のスプライト制御部分によって作られるより高度の特殊効果を行うために、スプライト入力に関連する制御語の走査線制御テーブル94の予め定めた部分にアクセスするために使用される。最後に、フィールド・イネーブル制御部分は、スプライト・リスト・テーブル90内の現在アクセスが行われているスプライト入力に対して、テレビジョン受像機の画面上に必要な「曇りガラス」(透明な重畳)効果を与えるために使用される。他のスプライト#2から#Nまでの各入力に対しても、類似の部分が図示されている。さらに、スプライト・リスト・テーブル90内のスプライトは、好適には優先順位の昇順に表示することが好ましい。この場合、例えば、スプライト#1入力は、最も低い優先度を持ち、スプライト#N入力は、最も高い優先度を有している。上記のような優先順位になっているので、テレビジョン受

40

50

像機の画面上の重なり合っている部分内に二つのスプライトまたは一つのスプライトおよび生のビデオが位置している場合には、より高い優先度を有しているスプライトは、より低い優先度を有しているスプライトのピクセルの上に上書きされるか、交換されるか、またはその順位が上になる。

【 0 0 4 3 】

スプライト・データ・テーブル 9 2 は、スプライト・リスト・テーブル 9 0 の各スプライト入力に対する各水平走査線の各ピクセルに対する純粋なデータを含んでいるデータ語からなっている。すなわち、スプライト・リスト・テーブル 9 0 内のスプライト入力がアクセスされると、スプライト・データ・ポインタ部分は、そのスプライト入力に対するスプライト・データ語（例えば、スプライト C データ語へのスプライト A データ語）が、グラフィックス・メモリ 3 8 のスプライト・データ・テーブル 9 2 内に記憶されているスプライト・データ・テーブル 9 2 にアクセスを転送する。これらのスプライト・データ語は、スプライト内の走査線の数字による番号を含んでいないことを理解されたい。何故なら、スプライトの大きさ、そのスプライトのテレビジョン受像機の画面上の位置等は、スプライト・リスト入力のスプライト制御部分内に位置しているからである。スプライト・リスト・テーブル 9 0 およびスプライト・データ・テーブル 9 2 は、協同して動作し、最初スプライト・リスト・テーブル 9 0 にアクセスし、その後スプライト・データ・ポインタ部分の制御の下で、ビデオ処理回路 4 6 にスプライト・データ語によって記述された方法で、スプライトを描くように命令するデータを検索するために、スプライト・データ・テーブル 9 2 にアクセスする。

【 0 0 4 4 】

グラフィックス・メモリ 3 8 の走査線制御テーブル 9 4 は、予め定めた長さのサブテーブルを含んでいる任意に使用されるテーブルである。（図には、N 個の制御語を含んでいる一つのサブテーブルが示されている。）上記の場合、各サブテーブルはスプライトの各走査線用の個々の走査線制御語からなっている。走査線制御テーブル 9 4 内の走査線制御語は、そのスプライトの走査線に対する独立した制御を提供する。より詳細に説明すると、すでに説明したように、スプライト・リスト・テーブル 9 0 内の各スプライト入力のスプライト制御部分は、同じ方法でスプライトの各走査線に影響を与える。それとは対照的に、スプライト入力用の走査線制御テーブル 9 4 内のサブテーブル内の走査線制御語は、スプライト・リスト・テーブル 9 0 の走査線テーブル・ポインタ部分によってポイントされているように、そのスプライトの各水平走査線に対する独立した制御を提供する。例えば、スプライト # 1 入力に対するスプライト制御部分は、スプライト # 1 の映像は、テレビジョン受像機の画面上の一つの位置 X および Y に 1 0 本の走査線を含んでいるが、一定のオフセットのような特殊効果は含んでいないことを示していると仮定する。

【 0 0 4 5 】

スプライト # 1 映像の 1 0 本の走査線のそれぞれに対するピクセル・データは、スプライト # 1 入力のスプライト・データ・ポインタ部分によって表示されているアドレスから始まるスプライト・データ・テーブル 9 2 内に含まれている。スプライト # 1 の 1 0 本の走査線の一本またはそれ以上の任意の走査線に対して使用されるかも知れない特殊効果は、スプライト # 1 入力の走査線テーブル・ポインタ部分によって表示されているアドレスから始まる走査線制御テーブル 9 4 内の走査線制御語のいくつかの中に含まれている。すなわち、スプライト # 1 の映像の縁部は、テレビジョン受像機の画面上の直線内に整合している場合がある。しかし、走査線制御テーブル 9 4 の走査線制御語を使用することにより、スプライト # 1 入力の各走査線は、例えば、予め定めた方法で映像をワープさせるために異なるオフセットを持つことができる。例えば、スプライト映像を、走査線制御テーブル 9 4 内の関連する走査線制御語を使用して、三次元に描かれた円柱の外側の表面に表示されるようにワープさせることができる。

【 0 0 4 6 】

図 1 0、図 1 1、図 1 2、図 1 3、図 1 4 および図 1 5 は、本発明の第一の実施例の走査線制御テーブル 9 4 の走査線制御語を使用してできることのいくつかの例である。より詳

10

20

30

40

50

細に説明すると、図10にスプライト・リスト・テーブル90のスプライト制御およびスプライト・データ・テーブル92内のスプライト入力に関連するスプライト・データによって定義されるスプライト映像を示す。この映像には、走査線制御テーブル94内のサブテーブルにより導入することができる任意の高度の特殊効果は行われていない。図11および図12は、各走査線上の水平オフセットを変化させて、疑似三次元効果を作り出すためには、図10のスプライト映像を、どのようにかえることができるかを示す。例えば、図11および図12においては、図10のスプライトの各走査線は、それぞれ走査線制御テーブル94の第一および第二のサブテーブルの走査線制御語内に指定されている別々の数値によってオフセットされている。

【0047】

図13は、図10のスプライト映像上の水平拡大走査線制御による高度のワープの実行の一例を示す。より詳細に説明すると、スプライト・リスト・テーブル90のスプライト入力のテーブル・ポインタによってポイントされている、走査線制御テーブル94の走査線制御語は、スプライトの各走査線に対する、スプライトの各縁部についてのワープまたはオフセットの数値、およびスプライトの各走査線に対して使用される拡大の数値を指定する。

【0048】

図14および図15は、スプライトの各走査線上の水平走査線のミラー映像を変化させた場合の高度の特殊効果の一例を示す。より詳細に説明すると、図14は、スプライト・リスト・テーブル90およびスプライト・データ・テーブル92の関連スプライト入力によって指定することができるスプライト映像を示す。図15は、図14のスプライト映像の下半分のミラー映像を作り出すために、スプライト映像の上半分だけの水平走査線のオフセットを変更することにより、走査線制御テーブル94のサブテーブルが、図14のスプライト映像をどのように変えることができるかを示す。走査線制御テーブル94のサブテーブルによって行うことができる他の高度の特殊効果としては、例えば、(a)4ビット・スプライト内の256色に対するカラー・パレット・バンクの変更、(b)スプライト映像の選択的走査線を消去するための鮮明度制御の変更、(c)スプライト映像の形の周囲に選択的クリッピングを行うための水平クリッピングの制限の変更がある。走査線制御テーブル94を使用することによって得られる利点は、特定のサブテーブルによって作りだした高度の特殊効果を、スプライト・リスト・テーブル90内の多くのスプライト入力によって、使用できるということである。

【0049】

この利点によって、従来技術の場合の、サブテーブルの各スプライト入力への組み込みと比較すると、メモリ・スペースをセーブできる。さらに、同じスプライト映像に対するデータを、スプライト・リスト・テーブル90の複数のスプライト入力内で使用することができる。この場合、複数の各スプライト入力は、走査線制御テーブル94の異なるサブテーブルを入力するために、その走査線テーブル・ポインタ部分を使用する。異なる走査線制御サブテーブルに関連する上記の複数の同じスプライト入力は、異なる高度の特殊効果を持っている同じスプライト映像が、テレビジョン受像機の画面上の異なる位置に写し出される場合に使用される。

【0050】

図9に戻って説明すると、スパン・リスト・テーブル96は、スプライト・リスト・テーブル90内の多数の入力を処理する際の時間を節約するために使用されるオプションとしてのテーブルである。従来技術のシステムの場合には、スプライト・リスト・テーブル90内の各スプライト入力は、そのピクセルが、そのスプライトに対して指定された表示画面上の大きさおよびXおよびY位置を使用して、水平走査線に対して組み立てられているピクセル内に存在するかどうかを判断するために、シーケンシャルに入力される。その結果、例えば、ゲームをプレイするための従来技術によるシステムは、表示画面上に上記の水平走査線を表示するために必要な時間内に、各走査線に対してピクセルを組立てるために、数個のスプライト(例えば、N=8または16スプライト)しか使用することができ

10

20

30

40

50

なかった。

【 0 0 5 1 】

本発明の加入者ケーブル・ボックス装置 10 の場合には、オプションとしてのスパン・リスト・テーブル 96 が存在しなくても、メモリ制御装置およびスプライト状態マシン 42 が、通常、N個のスプライト入力の内どれが、アSEMBL中の水平走査線の各ピクセル内に存在しているかを知るためのグラフィックス・メモリ 38 のスプライト・リスト・テーブル 90 内に含まれている複数のN個の各入力にアクセスする。スプライト・リスト・テーブル 90 のN個の各入力にアクセスする際に、メモリ制御装置およびスプライト状態マシン 42 は、スプライト・データテーブル 92 およびオプションとしての走査線制御テーブル 94 からデータを入手し、ピクセル・アSEMBリ・バッファ 52 内で組み立てられ 10
ている各水平走査線用のピクセル・データを作るために各スプライトに対して必要な処理を行う。しかし、メモリ制御装置およびスプライト状態マシン 42 が、例えば、96の異なるスプライト入力にアクセスし、処理しなければならない場合には、96のスプライトを処理するのに必要な時間は、ピクセル・アSEMBリ・バッファ 52 内のピクセル・データの各水平走査線を組み立てるのに使用することができる時間を越えてしまうだろう。スパン・リスト・テーブル 96 を使用すれば、この問題は解決する。

【 0 0 5 2 】

オプションとしてのスパン・リスト・テーブル 96 を使用すれば、メモリ制御装置およびスプライト状態マシン 42 内の少なくとも一台のレジスタ（図示せず）が、スパン・リスト・テーブル 96 が存在することを表示し、スパン・リスト・テーブル 96 が存在すると 20
き、各スプライト・リスト入力に対する一定の整数値であるスプライト・リスト入力毎の多数の語（NW）の数（整数値）を含む「#スプライト入力語」と指定されている部分を含んでいる、スパン・リスト・テーブル 96 を正しく使用するために、メモリ制御装置およびスプライト状態マシン 42 にとって必要なすべてのデータを供給する。より詳細に説明すると、スプライト・リスト・テーブル 90 内の各スプライト入力は、（1）スプライト・データ・ポインタ、（2）スプライト制御、（3）オプションとしての走査線・テーブル・ポインタ語、（4）オプションとしてのスプライト制御用のオプションとしての語、（5）オプションとしてのフィールド・イネーブル制御語に対する語を含むことができる。それ故、理論の上では、スプライト・リスト・テーブル 90 の各スプライト入力は 2 - 5 の語を含むことができる。スパン・リスト・テーブル 96 が使用されるとき、ス 30
プライト・リスト 90 の各スプライト入力は、各スプライト入力に対して、通常必要なオプションとしての語が何であれ、同じ数の語（例えば、5語）を含んでいる。各スプライト入力内のスプライト入力語の数を表示するレジスタの目的は、水平走査線のピクセルを組み立てるとき、スプライト・リスト・テーブル 90 のスプライト入力のいくつかにだけに対するアクセスを簡単にすることである。

【 0 0 5 3 】

スパン・リスト・テーブル 96 は、スプライト・リスト・テーブル 90 内に含まれているN個のスプライトのどれが、各走査線内に存在しているかを示している、一語のスパン・リスト制御語または一群のスパン・リスト制御語からなっている。スパン・リスト・テーブル 96 は、主として、ピクセル・アSEMBリ・バッファ 52 内の各水平走査線に対する 40
ピクセル・データを組み立てる場合の処理時間を短くするために多くのスプライト（例えば、N = 96 スプライト）が存在する場合に使用されることを理解されたい。スパン・リスト・テーブル 96 内の語の数は、下記の式で決まる。

$$\text{スパン・リスト語の数} = (NS / 32) * (NH / NL) \quad \text{式 2}$$

【 0 0 5 4 】

上記の式中、NSはディスプレイ画面上の全スプライトの数であり、NHはディスプレイ画面内の走査線の数であり、NLは一語のスパン・リスト語に対するテレビジョン受像機の画面上の走査線の数であり、32はスパン・リスト・テーブル 96 の各語内で使用することができるビットの例示としての数である。NHおよびNLの数値は、プログラムすることができる数であり、NLは、例えば、2、4、8、16、32、64または128の 50

ン42は、最初にスパン・リスト表示領域の一番上の部分（例えば、セクション110）に関連するスパン・リスト語（例えば、最初の三つの語）にアクセスする。スパン・リスト・テーブル96のこれらの最初の三つの語から、メモリ制御装置およびスプライト状態マシン42は、セクション110ではスプライト入力1、2、4および6だけが能動状態にあると判断する。

【0058】

その後、メモリ制御装置およびスプライト状態マシン42は、最初にセクション110の第一の水平走査線の各ピクセルを組み合わせているスプライト・リスト・テーブル90内のスプライト入力#1にアクセスし、それからスプライト入力#2、#4および#6に順次アクセスする。「#スプライト入力語」と表示されているレジスタのこの部分は、次の能動状態のスプライト入力が、スプライト・リスト・テーブル90の何処にあるかを計算するために、何個の語（NW）がメモリ制御装置およびスプライト状態マシン42によって使用されるかを表示する。より詳細に説明すると、各スプライト入力が、その中に5語を持っている場合には、NW=5である。このことは、スプライト入力1、2、4および6のスタート部分は、それぞれスプライト・リスト・テーブル90内の記憶場所1、6、16および26にあるということを示している。何故なら、メモリ制御装置およびスプライト状態マシン42は、スプライト入力#1、#2、#4および#6にそれぞれ関連している五つの語を入手するためには、場所1、6、16および26にシーケンシャルにジャンプするからである。こうすることにより、各スプライト入力内にいくつの語が含まれているのかを知るために、96のスプライト入力全体を調べるのに必要な時間を節約でき、メモリ制御装置およびスプライト状態マシン42は、能動状態にあるスプライトに関する必要な情報へ容易にジャンプし、各部分110-113に対する能動状態にないスプライトをスキップすることができる。

【0059】

メモリ制御装置およびスプライト状態マシン42は、一つの部分（例えば、セクション110）の各走査線に対して同じ一つまたはそれ以上のスパン・リスト語を使用していることを理解されたい。何故なら、同じスプライトが、その部分の各走査線内で能動状態にあるからである。メモリ制御装置およびスプライト状態マシン42は、スパン・リスト語でカバーされる表示領域の他の各部分（例えば、セクション111-113）に対して、同じ方法で動作する。さらに、一つの大きなスプライトを、一つまたはそれ以上のセクション内に収容することができる。例えば、スプライト入力#2および#8に対する図13のスプライト映像102および108を、それぞれ各セクション110-111および112-113内に収容することができる。その結果、各セクション110および111に対する個々の第一のスパン・リスト語は、スプライト入力#2に対して指定された位置に「1」を含んでいる。図16にも示すように、スプライト108および109に対するスプライト映像は、部分的に重畳していて、スプライト109がスプライト108より高い優先順位を持っているので、スプライト109に関連するピクセルは、重畳した領域内のスプライト108に対するピクセルの上に重ね書きされる。

【0060】

図1に示す本発明の加入者ケーブル・ボックス装置10を使用すれば、約100の小さなスプライトを、スパン・リスト・テーブル96を使用しないで、スプライト・リスト・テーブル90内に収容することができることが分かった。スパン・リスト・テーブル96内に記憶されているデータを使用することによって、さらに多くの小さなスプライト（例えば、約3,000）を、テレビジョン受像機の画面上に表示するために、スプライト・リスト・テーブル90内に収容できることも分かった。さらに、スプライト・リスト・テーブル90およびテーブル92、94および96のN個の各スプライト入力の一部のそれぞれに記憶されている情報が、ビデオ処理回路46の第一の部分の一部を形成しているメモリ制御装置およびスプライト状態マシン42を通して、遠隔CPU36（図1だけに示す）から、グラフィックス・メモリ38に入力される。この情報は、CPU36により何時でも更新することができる。

10

20

30

40

50

【 0 0 6 1 】

スプライト・リスト・テーブル 90 内の各スプライト入力のフィールド・イネーブル制御部分は、二つのスプライトまたは生のビデオ上の一つのスプライトによる「曇りガラス」(透明重畳)効果を行うための制御に関連している。より詳細に説明すると、「曇りガラス」効果は、二つスプライトの重畳している領域、または生のビデオ上に重畳している一つのスプライトであると定義される。この場合、第一のスプライトは、テレビジョン受像機の画面上の一つ画像の第一のフィールドの走査線(例えば、偶数の走査線)上に表示され、第二のスプライトまたは生のビデオは、テレビジョン受像機の画面上の一つ画像の第二のフィールドの走査線(例えば、奇数の走査線)上に表示される。このような効果により、グラフィックス・メモリ 38 内にスプライト入力として記憶されている生のテレビジョン信号のフレームの捕捉したスナップショット、または実際の生のビデオのようなその後ろの第二のスプライトの映像を見ながら、第一のスプライトの映像を見ることができる。その後、二次元コンボルバ 68 が、二つのスプライトの間で「曇りガラス」効果を生じさせるために、組み立てた映像を処理する。従来技術によるシステムは、二つの映像を計算により結合するために、主としてソフトウェアを使用している。

10

【 0 0 6 2 】

本発明によれば、スプライト入力のフィールド・イネーブル制御部分は、そのスプライトに指定された表示画面の領域の偶数または奇数の走査線内だけにこのスプライトを表示するように指定する。スプライト・リスト・テーブル 90 のスプライト入力に対するディスプレイの各水平走査線内で、ピクセル・データを組み立てるとき、フィールド・イネーブル制御部分は、表示画面上の指定された領域で、上記のスプライトが水平走査線上に存在するかどうかを表示する。これは二つのフィールドの一方内だけに、グラフィックまたはスプライトを挿入または表示するための簡単で安価な方法である。

20

【 0 0 6 3 】

図 17 に、本発明の第三の実施例に従って、その中で第一のスプライト(スプライト # 1)および第二のスプライト(スプライト # 2)が、(一点鎖線の四角い枠内に示す)画面のピクセル領域 121 内で飛び越し走査される、テレビジョン受像機画面の例示としての走査線 1 - 13 のセクションを示す。より詳細に説明すると、スプライト入力 # 2 は、グラフィックス・メモリ 38 のスプライト・リスト・テーブル 90 内のそのスプライト制御により、走査線 2 - 7 により形成されるピクセル領域 121 内に収まるように指定される。またスプライト入力 # 2 は、ピクセル領域 121 内のフレームの第一のフィールドの一部を形成している偶数番号の走査線 2、4 および 6 内に挿入または収容されるようになっている。さらに、スプライト入力 # 1 は、セクション 120 の走査線 1 - 13 によってカバーされる領域すべてを占有するように指定される。何故なら、スプライト入力 # 1 は、スプライト入力 # 2 より低い優先順位を持っているので、スプライト入力 # 1 は、走査線 1 - 13 の残りの領域のすべてと共に、セクション 121 内の奇数番号の走査線 3、5 および 7 を占有するからである。

30

【 0 0 6 4 】

図 9 に戻って説明すると、メモリ制御装置およびスプライト状態マシン 42 が、「曇りガラス」効果を行うためには、どのフィールドが現在テレビジョン受像機の画面上に表示されているかを知る必要がある。現在のビデオ・フィールドを表示しているこの情報は、通常加入者ケーブル・ボックス装置 10 の Y、U、V 回路 44 (図 1 に示す)への合成装置に位置している遠隔ビデオ同期回路(図示せず)によって送信され、受信した生のビデオ信号ストリームから入手される、1 および 0 を表す 2 ビット・フィールド信号(フィールド < 1 : 0 >)によって、メモリ制御装置およびスプライト状態マシン 42 に送られる。この 2 ビット・フィールド信号は、基本的には連続している実行クロック信号である。

40

【 0 0 6 5 】

メモリ制御装置およびスプライト状態マシン 42 は、またどのフィールドがスプライト用として記憶されている二つのフレームをイネーブルするのを示している関連スプライト・リスト入力から 4 ビットのフィールド・イネーブル信号を読み取る。フィールド・イネ

50

ーブル信号に対して何故4ビットが必要なのかを理解するために、二つのフレームの四つのフィールド内で、カラー画像のカラーに対する全情報が送信されることを理解されたい。この場合、各フレームは二つのフィールドを有している。さらに、二つのフレームを使用しても、カラー画像を表示するのに何の支障もない。しかし、二つのフレームを使用すると、飛び越し走査テレビジョン受像機の画面上に人工的な障害(例えば、ちらつき等)の問題が起きてくる。より詳細に説明すると、NTSCカラー・ビデオ信号の場合には、(a)画像の各水平走査線内で227.5のカラー・バーストが送られ、(b)フレームの二つのフィールドのそれぞれに対して262.5のカラー・バーストが送られ、(c)二つのフィールドからなる一つのフレーム内で525の走査線が走る。一本の走査線内で227.5のカラー・バーストが起こるので、フィールド0の走査線0の上で起こるカラー・バーストは、ある点において正の方向に向かい、フィールド0の次の走査線(走査線2)上においては、カラー・バーストは、ある点では負の方向へ向かう。

【0066】

何故なら、各走査線は、全カラー・バーストのシーケンスではなく、全カラー・バーストと半分のカラー・バーストのシーケンスを含んでいるからである。さらに、フレーム内の走査線の数、奇数(525)であるので、次の(第二の)フレームのフィールド0の第一の走査線(走査線0)内のカラー・バーストは、負の方向に向かい、直前のフレームのフィールド0の走査線0の方向とは反対の方向になる。それ故、フレームのフィールド0の走査線0内のカラー・バーストを正の方向に向かわせるには、フレームの一つ置きに反復パターンが起こることになる。カラー画像の全体は第一のフレームの後に含まれているが、人工的障害(例えば、ちらつき等)の反復パターンは四つのフレーム・サイクルの副産物であることを理解されたい。これは、白黒テレビジョン信号と互換性を有しているカラー・テレビジョン信号を送信するためのNTSC標準を作成する際に、すでに行われた妥協の結果である。

【0067】

生テレビジョン画像のスナップショットを、スプライト・リスト・テーブル90内のスプライト入力として、グラフィックス・メモリ38に記憶させた場合には、テレビジョン受像機の画面上の画像をシーケンシャルに再表示するには、二つのフィールドからなる一つのフレーム記憶させるだけで十分である。メモリ制御装置およびスプライト状態マシン42は、4ビットのフィールド・イネーブル制御を、4ビットの符号に従って、アクセスするスプライトが、あるフレームまたはフィールド内にあることを示すために使用する。例えば、フィールド・イネーブル信号の3番目のビットが「1」である場合には、関連スプライトを、フレーム1内でイネーブルしなければならないことを示しているし、フィールド・イネーブル信号の二番目のビットが「1」である場合には、関連するスプライトをフレーム0内でイネーブルしなければならないことを示している。同様に、フィールド・イネーブル信号の1番目のビットが「1」である場合には、関連スプライトを、フィールド1内でイネーブルしなければならないことを示しているし、フィールド・イネーブル信号の0番目のビットが「1」である場合には、関連するスプライトをフィールド0内でイネーブルしなければならないことを示している。それ故、三番目と二番目のビットは、ダブル・フレームのバッファされたスプライト用に使用され、一番目および0番目のビットは、スプライトが一つのフィールド内だけで見られる場合の「曇りガラス」効果を作り出すために使用されるか、またはスプライトを両方のフィールドで見ることができるとダブル・フレームのバッファされたスプライト用に使用される。

【0068】

メモリ制御装置およびスプライト状態マシン42は、スプライトを、その必要とする水平走査線の位置に表示するために、二つのフレーム内の四つの一意のフィールドのどれが現在オンになっているのかを判断するために、また正しい方向を向いたカラー・バーストを供給するために、遠隔処理回路(図示せず)によって、テレビジョン受像機の画面上に表示されるNTSC画像に再変調するために、フィールド信号とフィールド・イネーブル信号とを比較する。より詳細に説明すると、フィールド信号とフィールド・イネーブル信号

10

20

30

40

50

から決定した四つのフィールドに関する情報は、どのスプライト・データを（図2に示す）二重走査線バッファ53、54および55の各ピクセル位置に置くかを決定するために、ピクセル・アセンブリ・バッファ52内での二重走査線緩衝用に使用される。フィールド信号をフィールド・イネーブル信号と比較した結果、フィールドが一致していることが分かった場合には、スプライト・データが、グラフィックス・メモリ38内のスプライト入力テーブル90、スプライト・データ・テーブル92および走査線制御テーブル94から読み出され、ピクセル・アセンブリ・バッファ52内の二重走査線バッファ53-55が、あるフィールドまたはフレーム中に正しくロードされる。スプライト・リスト・テーブル90内のスプライト入力のデータを、ピクセル・アセンブリ・バッファ52にロードするために、どのフィールドおよび/またはフレームが望ましいかを表示する必要がある場合には、メモリ制御装置およびスプライト状態マシン42内のレジスタ（図示せず）は、バス48を通してCPU36により更新される。

【0069】

本発明の場合には、NTSCビデオ信号の水平走査線内の反復パターンを決定するために、簡単な制御語またはビットのグループおよびおよびフィールド信号とフィールド・イネーブル信号を比較するコンパレータを使用することにより、飛び越し表示上に「曇りガラス」効果を形成することができる。この点が、すべての同じ機能を通常強力で比較的高価なソフトウェア・プロセッサを必要とするソフトウェア内で、大量のプログラムによって実行するある種の従来技術システムと違う点である。このような従来技術のシステム内においては、プロセッサ（例えば、図1のCPU36）が、比較的高価なCPU36を必要とする画像を構成する役目を果たす。プロセッサが故障すると、画像の組立は停止する。本発明の加入者ケーブル・ボックス装置10の一つの利点は、CPU36が故障した場合、表示中の画像のすべての動きが停止することである。何故なら、CPU36は何を動かすべきかについての情報を供給していないからである。しかし、画像はそれ自身独立した存在である。より詳細に説明すると、グラフィックス・メモリ38が故障しない限り、図2、図3および図9に示すビデオおよびメモリ制御回路40のビデオ・グラフィックス部分は、グラフィックス・メモリ38内のデータから画像を構成することができる。

【0070】

今まで説明してきた本発明の特定の実施例は、本発明に一般原理の単に例示としてのものであることを理解されたい。当業者なら、記載した原理を使用して種々の修正を行うことができるだろう。例えば、上記の説明では、本発明は加入者ケーブル・ボックス装置10を使用しているが、本発明は、例えば、テレビジョン信号が送信される前に、制作編集局で使用することができることを理解されたい。すなわち、本発明は、テレビジョンの制作の際に、後でテレビジョン信号を遠隔の加入者の場所で操作するのではなく、テレビジョン信号が送信される前に、最初の作品を制作するために使用することができる。本発明の装置を使用した場合、加入者のところでの最初のまたはその後の制作中に編集が行われる、行われなにかかわらず、テレビジョン受像機上に表示されている画像の品質および解像度が変化しないので、このようなことが可能なのである。それ故、編集が加入者の飛び越し走査テレビジョン受像機または加入者の場所で放映中の作品の制作の前に行われた場合、編集前のテレビジョンの作品の品質または解像度の方が、編集後の画質または解像度より良くてそれは問題にならない。

【図面の簡単な説明】

【図1】本発明の加入者ケーブル・ボックス装置のブロック図である。

【図2】本発明の図1の加入者ケーブル・ボックス装置内のビデオ処理回路の第一の部分のブロック図である。

【図3】本発明の図1の加入者ケーブル・ボックス装置内のビデオ処理回路の第二の部分のブロック図である。

【図4】本発明の図3のビデオ処理回路の第一の部分の一部を形成しているピクセル・アセンブリ・バッファの動作を示す。

【図5】本発明の図3のビデオ処理回路の第一の部分の一部を形成しているピクセル・ア

10

20

30

40

50

センブリ・バッファの動作を示す。

【図6】本発明の図3のビデオ処理回路の第一の部分の一部を形成しているピクセル・アセンブリ・バッファの動作を示す。

【図7】図3のビデオ処理回路の第二の部分の一部を形成している例示としてのマルチプレクサ/フェーダのブロック図である。

【図8】図3のビデオ処理回路の第二の部分の一部を形成しているコンボルバの例示としての配置のブロック図である。

【図9】テーブルおよび本発明の図2のビデオ処理回路の第一の部分からなるグラフィックス・メモリのブロック図である。

【図10】本発明の第一の実施例の図9に示すグラフィックス・メモリのテーブルを使用して達成することができる構成の1を示す。

【図11】本発明の第一の実施例の図9に示すグラフィックス・メモリのテーブルを使用して達成することができる構成の2を示す。

【図12】本発明の第一の実施例の図9に示すグラフィックス・メモリのテーブルを使用して達成することができる構成の3を示す。

【図13】本発明の第一の実施例の図9に示すグラフィックス・メモリのテーブルを使用して達成することができる構成の4を示す。


【図14】本発明の第一の実施例の図9に示すグラフィックス・メモリのテーブルを使用して達成することができる構成の5を示す。

【図15】本発明の第一の実施例の図9に示すグラフィックス・メモリのテーブルを使用して達成することができる構成の6を示す。


【図16】本発明の第二の実施例の図9に示すグラフィックス・メモリ内のスパン・リスト・テーブルを使用しているディスプレイ画面の例示としての図である。

【図17】本発明の第三の実施例の画面の一部内で、第一および第二のスプライトがインタリーブしている飛び越し走査テレビジョン受像機の例示としての一部分である。


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【 図 9 】




【 図 10 】




【 図 11 】




【 図 12 】




【 図 15 】




【 図 13 】



【 図 16 】



【 図 14 】



【 図 17 】

ライン

| | | | |
|----|-----------|-----------|-----------|
| 1 | スプライト # 1 | | |
| 2 | スプライト # 1 | スプライト # 2 | スプライト # 1 |
| 3 | スプライト # 1 | スプライト # 1 | スプライト # 1 |
| 4 | スプライト # 1 | スプライト # 2 | スプライト # 1 |
| 5 | スプライト # 1 | スプライト # 1 | スプライト # 1 |
| 6 | スプライト # 1 | スプライト # 2 | スプライト # 1 |
| 7 | スプライト # 1 | スプライト # 1 | スプライト # 1 |
| 8 | スプライト # 1 | | |
| 9 | スプライト # 1 | | |
| 10 | スプライト # 1 | | |
| 11 | スプライト # 1 | | |
| 12 | スプライト # 1 | | |
| 13 | スプライト # 1 | | |

121

120

フロントページの続き

- (74)代理人 100091889
弁理士 藤野 育男
- (74)代理人 100101498
弁理士 越智 隆夫
- (74)代理人 100096688
弁理士 本宮 照久
- (74)代理人 100102808
弁理士 高梨 憲通
- (74)代理人 100104352
弁理士 朝日 伸光
- (74)代理人 100107401
弁理士 高橋 誠一郎
- (74)代理人 100106183
弁理士 吉澤 弘司
- (72)発明者 ドナルド エス・バトラー
アメリカ合衆国・85255 アリゾナ, スコッツデイル, ノース ナインティサード ストリー
ト 22400
- (72)発明者 リチャード エス・アマノ
アメリカ合衆国・85260 アリゾナ, スコッツデイル, イースト ウッド ドライヴ 940
9

合議体

審判長 原 光明
審判官 橋本 恵一
審判官 小松 正

- (56)参考文献 特開昭63-284594(JP,A)
特開平7-210133(JP,A)
特開平1-274193(JP,A)
特開平6-348246(JP,A)