



(12) 发明专利申请

(10) 申请公布号 CN 102779497 A

(43) 申请公布日 2012. 11. 14

(21) 申请号 201210138563.8

(22) 申请日 2012.05.07

(30) 优先权数据

2011-107911 2011.05.13 JP

(71) 申请人 索尼公司

地址 日本东京都

(72) 发明人 丰村直史 内野胜秀

(74) 专利代理机构 北京市柳沈律师事务所

11105

代理人 张丽新

(51) Int. Cl.

G09G 3/36 (2006.01)


权利要求书 2 页 说明书 32 页 附图 21 页

(54) 发明名称

像素电路、显示装置、电子设备和驱动像素电路的方法

(57) 摘要

一种像素电路,包括:显示部分;保持电容;写入晶体管,将对应于视频信号的驱动电压写到保持电容;以及驱动晶体管,基于写到保持电容的驱动电压驱动显示部分。配置像素电路,以便能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地,控制显示部分的电流路径的开关。



1. 一种像素电路,包括:
显示部分;
保持电容;
写入晶体管,配置为将对应于视频信号的驱动电压写到保持电容;以及
驱动晶体管,配置为基于写到保持电容的驱动电压驱动显示部分;
其中,配置像素电路,以便能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地,控制显示部分的电流路径的开关。
2. 如权利要求 1 所述的像素电路,
其中,执行控制,使得在与将视频信号经由写入晶体管提供到保持电容的一端、同时将电流经由驱动晶体管提供到保持电容的处理相对应的特定时段中,阻断显示部分的电流路径。
3. 如权利要求 1 所述的像素电路,还包括:
电流路径控制晶体管,配置为能够控制显示部分的电流路径的开关。
4. 如权利要求 3 所述的像素电路,
其中,与用于控制写入晶体管的写入驱动脉冲相关联地控制电流路径控制晶体管。
5. 如权利要求 3 所述的像素电路,
其中,与用于控制写入晶体管的写入驱动脉冲无关地控制电流路径控制晶体管。
6. 如权利要求 1 所述的像素电路,
其中,辅助电容的一端连接到在保持电容的另一端和驱动晶体管的一个主电极端之间的连接节点;以及
辅助电容的另一端连接到预定基准电势节点。
7. 如权利要求 6 所述的像素电路,
其中,辅助电容具有与显示部分的寄生电容的电容值基本相同的电容值。
8. 如权利要求 6 所述的像素电路,
其中,配置辅助电容的连接,以便能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地被阻断。
9. 如权利要求 1 所述的像素电路,
其中,将视频信号经由写入晶体管提供到保持电容的一端、同时将电流经由驱动晶体管提供到保持电容的处理用于校正驱动晶体管的迁移率的迁移率校正处理。
10. 如权利要求 1 所述的像素电路,
其中,在驱动晶体管的阈值电压的校正处理之后,执行将电流经由驱动晶体管提供到保持电容的处理。
11. 如权利要求 10 所述的像素电路,
其中,在阈值电压的校正处理中,不阻断显示部分的电流路径。
12. 如权利要求 1 所述的像素电路,还包括:
像素部分,配置为包括排列的显示部分,
其中,特性控制部分控制对于每个显示部分的驱动晶体管的特性。
13. 如权利要求 12 所述的像素电路,
其中,在像素部分中,显示部分以二维矩阵方式排列。

14. 如权利要求 1 所述的像素电路,还包括:

控制部分,配置为与将对应于视频信号的驱动电压写到保持电容、同时将电流经由驱动晶体管提供到保持电容的处理相关联地,执行显示部分的电流路径的阻断控制。

15. 如权利要求 1 所述的像素电路,

其中,显示部分是自发光型。

16. 如权利要求 15 所述的像素电路,

其中,显示部分具有有机电致发光部分。

17. 一种显示装置,包括:

显示元件,配置为被排列和包括显示部分、保持电容、写入晶体管和驱动晶体管,所述写入晶体管将对应于视频信号的驱动电压写到保持电容,所述驱动晶体管基于写到保持电容的驱动电压驱动显示部分;以及

控制部分,配置为能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地,控制显示部分的电流路径的开关。

18. 如权利要求 17 所述的显示装置,

其中,对每个显示元件,提供能够控制显示部分的电流路径的开关的电流路径控制晶体管,以及

提供执行电流路径控制晶体管的通/断控制的电流路径控制扫描器。

19. 一种电子设备,包括:

像素部分,配置为包括显示元件,所述显示元件被排列和包括显示部分、保持电容、写入晶体管和驱动晶体管,所述写入晶体管将对应于视频信号的驱动电压写到保持电容,所述驱动晶体管基于写到保持电容的驱动电压驱动显示部分;

信号生成器,配置为生成要提供到像素部分的视频信号;以及

控制部分,配置为能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地,控制显示部分的电流路径的开关。

20. 一种用于驱动像素电路的方法,该像素电路包括驱动显示部分的驱动晶体管,所述方法包括:

与将对应于视频信号的驱动电压写到保持电容的处理相关联地,控制显示部分的电流路径的开关。

像素电路、显示装置、电子设备和驱动像素电路的方法

技术领域

[0001] 本说明书中公开的技术涉及像素电路、显示装置、电子设备和用于驱动像素电路(显示装置)的方法。

背景技术

[0002] 当前,广泛使用具有包括显示元件(也称为电光元件)的像素电路(也称为像素)的显示装置以及包括显示装置的电子设备。存在使用电光元件作为像素的显示元件的显示装置,所述电光元件的亮度依赖于施加的电压或流动的电流而改变。例如,液晶显示元件是亮度依赖于施加的电压而改变的电光元件的代表示例,并且有机电致发光(有机发光二极管, OLED; 以下也称为有机 EL) 元件是亮度依赖于流动的电流而改变的电光元件的代表示例。使用后者(即,有机 EL 元件)的有机 EL 显示装置是将作为自发光元件的电光元件用作像素的显示元件的所谓的自发光显示装置。

[0003] 顺便提及,在使用显示元件的显示装置中,可以采用简单(无源)矩阵系统和有源矩阵系统作为驱动系统。然而,简单矩阵系统的显示装置尽管其结构简单,但具有例如难以实现大尺寸、高清晰度显示装置的问题。

[0004] 因此,近年来,正积极促进关于有源矩阵系统的开发,在所述有源矩阵系统中,通过使用像素内部提供的有源元件作为显示元件,控制提供至像素内部的显示元件的像素信号,具体地,所述有源元件是例如作为开关晶体管的如绝缘栅极场效应晶体管的晶体管(通常,薄膜晶体管(TFT))。

[0005] 在现有技术的有源矩阵系统的显示装置中,用于驱动显示元件的晶体管的阈值电压和迁移率由于工艺变化而变化。此外,显示元件的特性随时间而改变。这样的用于驱动的晶体管的特性变化和配置像素电路的元件(如显示元件)的特性改变对发光亮度产生影响。具体地,尽管当相同电平的视频信号提供到所有像素时,所有像素应当以相同亮度发光并且应当实现屏幕的均匀性(一致性),但是,用于驱动的晶体管的特性变化和显示元件的特性改变损害了屏幕的一致性。因此,为了一致地控制显示装置的整个屏幕上的发光亮度,在例如日本专利 No. 4240059 和日本专利 No. 4240068 中已经提出了一种技术,用于校正由于各个像素电路中的配置像素电路的元件(如晶体管和显示元件)的特性变化等而造成的显示不均匀性。

发明内容

[0006] 然而,发现屏幕的一致性常常由于在将对应于视频信号的驱动电压写到保持电容的同时、将电流经由驱动晶体管提供到保持电容的处理中的电光元件的接通而受到损害。

[0007] 本公开需要提供一种技术,其能够在将对应于视频信号的驱动电压写到保持电容的同时、将电流经由驱动晶体管提供到保持电容的处理中,抑制由于电光元件的接通而导致的显示不均匀现象。

[0008] 根据本公开的第一实施例,提供了一种像素电路,包括:显示部分;保持电容;写

入晶体管,配置为将对应于视频信号的驱动电压写到保持电容;以及驱动晶体管,配置为基于写到保持电容的驱动电压驱动显示部分。配置像素电路,以便能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地,控制显示部分的电流路径的开关。根据本公开的实施例的像素电路的从属权利要求中提出的各个像素电路定义了根据本公开的实施例的像素电路的更有利的具体示例。

[0009] 根据本公开的第二实施例,提供了一种显示装置,包括:显示元件,配置为被排列和包括显示部分、保持电容、写入晶体管和驱动晶体管,所述写入晶体管将对应于视频信号的驱动电压写到保持电容,所述驱动晶体管基于写到保持电容的驱动电压驱动显示部分。所述显示装置还包括控制部分,配置为能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地,控制显示部分的电流路径的开关。根据第一实施例的像素电路的从属权利要求中提出的各个技术和方案可以类似地应用到根据第二实施例的显示装置,并且它们所应用到的配置定义了根据第二实施例的显示装置的更有利的具体示例。

[0010] 根据本公开的第三实施例,提供了一种电子设备,包括:像素部分,配置为包括显示元件,所述显示元件被排列和包括显示部分、保持电容、写入晶体管和驱动晶体管,所述写入晶体管将对应于视频信号的驱动电压写到保持电容,所述驱动晶体管基于写到保持电容的驱动电压驱动显示部分。所述电子设备还包括信号生成器,配置为生成要提供到像素部分的视频信号;以及控制部分,配置为能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地,控制显示部分的电流路径的开关。根据第一实施例的像素电路的从属权利要求中提出的各个技术和方案可以类似地应用到根据第三实施例的电子设备,并且它们所应用到的配置定义了根据第三实施例的电子设备的更有利的具体示例。

[0011] 根据本公开的第四实施例,提供了一种用于驱动包括驱动显示部分的驱动晶体管的像素电路的方法。所述方法包括:与将对应于视频信号的驱动电压写到保持电容的处理相关联地,控制显示部分的电流路径的开关。根据第一实施例的像素电路的从属权利要求中提出的各个技术和方案可以类似地应用到根据第四实施例的用于驱动像素电路的方法,并且它们所应用到的配置定义了根据第四实施例的用于驱动像素电路的方法的更有利的具体示例。

[0012] 实质上,在本说明书公开的技术中,与将对应于视频信号的驱动电压写到保持电容的处理相关联地控制显示部分的电流路径的开关。在与将对应于视频信号的驱动电压写到保持电容、同时将电流经由驱动晶体管提供到保持电容的处理相对应的特定时段中,可以关断(阻断)显示部分的电流路径。可以将显示部分的电流路径关断所述特定时段,使得可以防止出现显示部分的接通。可以定义“特定时段”,从而即使在此时段中使得电流流到显示部分,也防止显示部分接通。通过在将对应于视频信号的驱动电压写到保持电容的处理中利用此技术,可以防止由于显示部分的接通而导致的显示不均匀现象。

[0013] 根据第一实施例的像素电路、根据第二实施例的显示装置、根据第三实施例的电子设备以及根据第四实施例的用于驱动像素电路的方法可以抑制在将对应于视频信号的驱动电压写到保持电容、同时将电流经由驱动晶体管提供到保持电容的处理中由于电光元件的接通而导致的显示不均匀现象。

附图说明

- [0014] 图 1 是示出有源矩阵显示装置的一个配置示例的概要的框图；
- [0015] 图 2 是示出能够进行彩色图像显示的有源矩阵显示装置的一个配置示例的概要的框图；
- [0016] 图 3 是用于说明发光元件(实质上,像素电路)的图；
- [0017] 图 4 是示出比较示例的像素电路的一种形式的图；
- [0018] 图 5 是示出包括比较示例的像素电路的显示装置的整体概要的图；
- [0019] 图 6 是示出实施例示例 1 的像素电路的一种形式的图；
- [0020] 图 7 是示出包括实施例示例 1 的像素电路的显示装置的整体概要的图(第一示例)；
- [0021] 图 8 是示出包括实施例示例 1 的像素电路的显示装置的整体概要的图(第二示例)；
- [0022] 图 9 是用于说明比较示例的像素电路的驱动方法的时序图；
- [0023] 图 10A 到图 10G 是用于说明在图 9 所示的时序图中的主要时段中的等效电路和操作状态的图；
- [0024] 图 11 是用于说明实施例示例 1 的像素电路的驱动方法的时序图,其中关注于针对由于迁移率校正时段中的有机 EL 元件的接通现象而导致的显示不均匀性的对策；
- [0025] 图 12 是示出实施例示例 2 的像素电路的一种形式的图；
- [0026] 图 13 是示出包括实施例示例 2 的像素电路的显示装置的整体概要的图；
- [0027] 图 14 是示出实施例示例 3 的像素电路的一种形式的图；
- [0028] 图 15 是示出包括实施例示例 3 的像素电路的显示装置的整体概要的图；
- [0029] 图 16 是用于说明实施例示例 3 的像素电路的驱动方法的时序图,其中关注于针对由于迁移率校正时段中的有机 EL 元件的接通现象而导致的显示不均匀性的对策；以及
- [0030] 图 17A 到图 17E 是用于说明实施例示例 4 (电子设备)的图。

具体实施方式

[0031] 以下,将参照附图详细描述本说明书中公开的技术的实施例。当基于各个功能元件的形式对所述功能元件进行区分时,用字母或“_n”(n 是数字)或其组合的参考标号来描述每个所述功能元件。当没有特别区分地进行描述时,描述它们而省略此参考标号。这同样也适用于附图。

[0032] 描述的顺序如下。

[0033] 1. 整体概要

[0034] 2. 显示装置的概要

[0035] 3. 发光元件

[0036] 4. 驱动方法:基础

[0037] 5. 具体应用示例；

[0038] 处理由于电光元件的接通而导致的显示不均匀现象(电光元件的电流路径的开关控制)

[0039] 实施例示例 1:晶体管串联连接在驱动晶体管的源极和显示部分之间 + 与写入驱动脉冲相关联的开关控制

[0040] 实施例示例 2 : 实施例示例 1+ 辅助电容

[0041] 实施例示例 3 : 晶体管串联连接在驱动晶体管的源极和显示部分之间 + 与写入驱动脉冲无关的开关控制 + 辅助电容

[0042] 实施例示例 4 : 应用到电子设备的情况示例

[0043] < 整体概要 >

[0044] 在本实施例的配置中, 像素电路、显示装置或电子设备包括显示部分、保持电容、用于将对应于视频信号的驱动电压写到保持电容的写入晶体管、以及用于基于写到保持电容的驱动电压驱动显示部分的驱动晶体管。此外, 与将对应于视频信号的驱动电压写到保持电容的处理相关联地控制显示部分的电流路径的开关。

[0045] 控制显示部分的电流路径的开关, 使得在与将对应于视频信号的驱动电压写到保持电容、同时将电流经由驱动晶体管提供到保持电容的处理相对应的特定时段中, 不接通显示部分。防止显示部分在此时段中接通就足够了, 换句话说, 防止电流在此时段中流到显示部分就足够了。替代地, 即使允许电流流动, 在接通之前将所述电流中断也就足够了。因此, 定义“特定时段”的范围, 使得满足此条件。这可以防止在将对应于视频信号的驱动电压写到保持电容、同时将电流经由驱动晶体管提供到保持电容的处理的时段中接通显示部分的现象, 并且可以防止由于显示部分的接通而导致的显示不均匀现象。

[0046] 优选地, 作为能够控制显示部分的电流路径的开关的组件, 将晶体管用作电流路径控制晶体管。将电流路径控制晶体管布置在显示部分的电流路径上就足够了。即, 对每个显示元件提供能够控制显示部分的电流路径的开关的电流路径控制晶体管就足够了。例如, 所述晶体管可以串联连接在驱动晶体管的主电极端与保持电容的连接节点以及显示部分的一端之间。替代地, 所述晶体管可以串联连接在显示部分的另一端和基准电势节点之间。

[0047] 可以与用于控制写入晶体管的写入驱动脉冲相关联地或者与用于控制写入晶体管的写入驱动脉冲无关地执行电流路径控制晶体管的开 / 关控制。优选地, 提供电流路径控制扫描器 (scanner), 作为用于执行电流路径控制晶体管的开 / 关控制的功能部分。用作电流路径控制晶体管的晶体管的类型可以是 n 沟道型或 p 沟道型, 并且控制脉冲的极性设置为与其极性匹配。

[0048] 优选地, 提供辅助电容。此外, 辅助电容的一端连接至保持电容的另一端和驱动晶体管的一个主电极端之间, 而其另一端连接至预定基准电势节点。“预定基准电势节点”可以是例如电源线侧的驱动晶体管的主电极端或显示部分的另一端侧的基准电势节点。

[0049] 优选地, 辅助电容具有与显示部分的寄生电容几乎相同的电容值。

[0050] 优选地, 配置辅助电容的连接, 以便能够与将对应于视频信号的驱动电压写到保持电容的处理相关地被阻断 (block)。优选地, 将晶体管用作能够控制辅助电容的连接组件。

[0051] 优选地, 将视频信号经由写入晶体管提供到驱动晶体的控制输入端和保持电容的一端、同时将电流经由驱动晶体管提供到保持电容的处理用作校正驱动晶体的迁移率的迁移率校正处理。

[0052] 优选地, 此处理与驱动晶体的阈值电压的校正处理结合使用。在此情况下, 优选地, 在驱动晶体的阈值电压的校正处理之后执行将电流经由驱动晶体管提供到保持电容

的处理,即,在阈值校正之后执行迁移率校正。此外,优选地,在阈值电压的校正处理中不阻断显示部分的电流路径。

[0053] 作为设备配置,像素电路(显示部分)的数量可以是 1。此外,还可以采用包括以线的方式或二维矩阵的方式排列显示部分的像素部分的配置。在包括像素部分的配置的情况下,优选地,提供这样的控制部分,其与将对应于视频信号的驱动电压写到保持电容、同时将电流经由驱动晶体管提供到保持电容的处理相关联地,执行显示部分的电流路径的阻断控制。优选地,用作控制部分的一部分的扫描部分与显示部分(显示元件)分开提供。在包括以二维矩阵方式排列显示部分的像素部分的配置的情况下,可以采用通过扫描处理逐行地执行显示部分的电流路径的阻断控制的配置。

[0054] 作为显示部分,例如可以使用包括自发光部分的发光元件,如有机电致发光部分、无机电致发光部分、LED 发光部分和半导体激光发光部分。具体地,有机电致发光部分是优选的。

[0055] < 显示装置的概要 >

[0056] 在下面的描述中,经常用与对组件给予的符号相同的符号来示出电路构成组件的电阻值、电容值(电容)等,以便便利对于对应关系的理解。

[0057] [基础]

[0058] 首先,将描述包括发光元件的显示装置的概要。在以下的电路配置的描述中,“电连接”简单地表述为“连接”,并且此“电连接”不限于直接连接,而是也包括经由另一晶体管(开关晶体管是典型示例)和另一电子元件(不限于有源元件,并且可以是无源元件)的连接,除非明确另有所指。

[0059] 所述显示装置包括多个像素电路(或它们常简称为像素)。每个像素电路具有包括发光部分的显示元件(电光元件)和驱动发光部分的驱动电路。例如,可以使用包括自发光部分(如有机电致发光部分、无机电致发光部分、LED 发光部分和半导体激光发光部分)的发光元件作为显示部分。采用恒流驱动型作为用于驱动显示元件的发光部分的系统。然而,所述系统不限于恒流驱动型,并且在原理上说可以是恒压驱动型。

[0060] 在下述示例中,发光元件包括有机电致发光部分。具体地,发光元件是具有通过将驱动电路与连接至驱动电路的有机电致发光部分(发光部分 ELP)堆叠而获得的结构的有机电致发光元件(有机 EL 元件)。

[0061] 尽管各种电路可用作用于驱动发光部分 ELP 的驱动电路,但是像素电路可具有包括例如 5Tr/1C 型、4Tr/1C 型、3Tr/1C 型或 2Tr/1C 型的驱动电路的配置。“ α Tr/1C 型”中的符号 α 意味着晶体管的数量,并且“1C”意味着电容性部分包括一个保持电容 C_{CS} (电容器)。优选地,所有配置驱动电路的各晶体管由 n 沟道晶体管形成。然而,配置不限于此,并且视情况而定,部分晶体管可以是 p 沟道晶体管。还可以采用在半导体基板等上形成晶体管的配置。配置驱动电路的晶体管的结构不具体限定,并且可以使用以 MOSFET 为代表的绝缘栅极场效应晶体管(通常,薄膜晶体管(TFT))。此外,配置驱动电路的晶体管可以是增强型晶体管或耗尽型晶体管,并且可以是单栅极晶体管或双栅极晶体管。

[0062] 在任何配置中,基本上,显示装置包括发光部分 ELP、驱动晶体管 TR_D 、写入晶体管 TR_W (也称为采样晶体管)、至少包括写入扫描器的垂直扫描器、具有信号输出部分的功能的垂直驱动器、以及与 2Tr/1C 型类似的保持电容 C_{CS} ,作为最少构成元件。优选地,为形成自

举电路,将保持电容 C_{CS} 连接在驱动晶体管 TR_D 的控制输入端(栅极端)和其主电极端(源极/漏极区)之一(典型地,源极端)之间。驱动晶体管 TR_D 的主电极端之一连接到发光部分 ELP,并且其主电极端的另一个连接到电源线 PWL。源电压(supply voltage)(稳态电压或脉冲电压)从例如电源电路或用于电源电压的扫描电路提供到电源线 PWL。

[0063] 水平驱动器向视频信号线 DTL(也称为数据线)提供广义上表示用于控制发光部分 ELP 的亮度的视频信号 V_{sig} 的视频信号 VS 和用于阈值校正的基准电势(其种类不限于一个)等。写入晶体管 TR_W 的主电极端之一连接到视频信号线 DTL,并且其主电极端的另一个连接到驱动晶体管 TR_D 的控制输入端。写入扫描器将用于写入晶体管 TR_W 的开/关控制的控制脉冲(写入驱动脉冲 WS)经由写入扫描线 WSL 提供到写入晶体管 TR_W 的控制输入端。写入晶体管 TR_W 的主电极端的另一个、驱动晶体管 TR_D 的控制输入端以及保持电容 C_{CS} 的一个端子之间的连接节点将称为第一节点 ND_1 ,并且驱动晶体管 TR_D 的主电极端之一和保持电容 C_{CS} 的另一端子之间的连接节点将称为第二节点 ND_2 。

[0064] [配置示例]

[0065] 图 1 和图 2 是示出作为本公开的一个实施例的显示装置的有源矩阵显示装置的一个配置示例的概要的框图。图 1 是示出一般有源矩阵显示装置的配置的概要的框图,并且图 2 是示出能够进行彩色图像显示的情况的概要的框图。

[0066] 如图 1 所示,显示装置 1 包括显示面板块 100,其中布置具有有机 EL 元件(未示出)作为多个显示元件的像素电路 10(也称为像素),以便配置作为显示高宽比的垂直对水平比为 X 比 Y(例如,9 比 16)的有效视频区域。此外,显示装置 1 包括作为面板控制部分的一个示例的驱动信号生成器 200(所谓的定时发生器)和视频信号处理器 220,所述驱动信号生成器 200 输出用于执行此显示面板块 100 的驱动控制的各种脉冲信号。驱动信号生成器 200 和视频信号处理器 220 合并到单片集成电路(IC;半导体集成电路)中,并且布置在本示例中的显示面板块 100 之外。

[0067] 产品形式不限于如图所示的处于包括显示面板块 100、驱动信号生成器 200 和视频信号处理器 220 的全部的模块(复合部件(compound component))形式的显示装置 1。例如,可以提供仅包括显示面板块 100 作为显示装置 1 的形式。此外,显示装置 1 的形式包括具有密封配置的模块形状的形式。例如,通过将例如透明玻璃的相对部分附接到像素阵列部分 102 而形成的显示模块落入此形式。透明相对部分可以提供有滤色镜、保护膜、遮光膜等。显示模块可提供有用于视频信号 V_{sig} 和从外部到像素阵列部分 102 的各种驱动脉冲的输入/输出的电路部分、柔性印刷电路(FPC)等。

[0068] 这样的显示装置 1 可用作各种电子设备的显示部分,所述电子设备具体为各个领域中将输入到电子设备的视频信号或在电子设备中生成的视频信号显示为静态图像和动态图像(视频)的电子设备。电子设备的示例包括利用如半导体存储器、迷你盘(MD)和卡带的记录介质的便携式音乐播放器、数字相机、笔记本个人计算机、如蜂窝电话的便携式终端装置和摄像机。

[0069] 在显示面板块 100 中,例如以下组件集成在基板 101 上:像素阵列部分 102,其中以 M 行 $\times$ N 列的矩阵排列像素电路 10;垂直驱动器 103,其在垂直方向上扫描像素电路 10;水平驱动器 106(也称为水平选择器或数据线驱动器),其在水平方向上扫描像素电路 10;接口部分 130(IF),其将各个驱动器(垂直驱动器 103 和水平驱动器 106)与外部电路接口

连接;以及用于外部连接的端子部分 108 (垫片(pad)部分)。即,显示面板 100 具有这样的配置,其中如垂直驱动器 103、水平驱动器 106 和接口部分 130 的外围驱动电路形成在与像素阵列部分 102 的基板相同的基板 101 上。在图中,位于第 m 行($m=1,2,3, \dots, M$) 和第 n 列($n=1,2,3, \dots, N$) 上的发光元件(像素电路 10)通过 $10_n, m$ 表示。

[0070] 接口部分 130 具有将垂直驱动器 103 与外部电路接口连接的垂直 IF 部分 133、以及将水平驱动器 106 与外部电路接口连接的水平 IF 部分 136。

[0071] 垂直驱动器 103 和水平驱动器 106 配置控制信号电势到保持电容的写入、阈值校正操作、迁移率校正操作和自举操作的控制部分 109。包括此控制部分 109 和接口部分 130 (垂直 IF 部分 133 和水平 IF 部分 136) 的电路配置执行像素阵列部分 102 的像素电路 10 的驱动控制的驱动控制电路。

[0072] 在采用 2Tr/1C 型的情况下,垂直驱动器 103 具有写入扫描器(写入扫描(WS))和用作具有电源能力的电源扫描器的驱动扫描器(驱动扫描(DS))。作为一个示例,像素阵列部分 102 由垂直驱动器 103 从图中的左右方向的一侧或两侧开始驱动,并且由水平驱动器 106 从图中的上下方向的一侧或两侧开始驱动。

[0073] 各种脉冲信号从布置在显示装置 1 之外的驱动信号生成器 200 提供到端子部分 108。类似地,从视频信号处理器 220 提供视频信号 V_{sig} 。在能够进行彩色显示的显示装置的情况下,提供对于每个颜色(在本示例中为三原色:红(R)、绿(G)和蓝(B))不同的视频信号 V_{sig_R} 、视频信号 V_{sig_G} 和视频信号 V_{sig_B} 。

[0074] 作为一个示例,将以下期望的脉冲信号提供为用于垂直驱动的脉冲信号:作为垂直方向的扫描开始脉冲的一个示例的移位开始脉冲 SP (图中为两种脉冲:SPDS 和 SPWS);垂直扫描时钟 CK (图中为两种脉冲:CKDS 和 CKWS);通过按需要进行相位反转而获得的垂直扫描脉冲 xCK (图中为两种脉冲:xCKDS 和 xCKWS);以及命令以特定时序进行脉冲输出的使能脉冲。作为用于水平驱动的脉冲信号,提供以下期望的脉冲信号:作为水平方向的扫描开始脉冲的一个示例的水平开始脉冲 SPH、水平扫描时钟 CKH、通过按需要进行相位反转而获得的水平扫描时钟 xCHK、以及命令以特定时序进行脉冲输出的使能脉冲。

[0075] 端子部分 108 的各个端子经由布线 110 连接到垂直驱动器 103 和水平驱动器 106。例如,在根据需要通过电平移位部分(未示出)在内部调整电压电平之后,将提供到端子部分 108 的各个脉冲经由缓冲器提供到垂直驱动器 103 和水平驱动器 106 中的各个部分。

[0076] 像素阵列部分 102 具有以下配置。具体地,虽然图中未示出,但是对作为显示元件的有机 EL 元件提供像素晶体管的像素电路 10 以矩阵方式布置(稍后将描述细节)。此外,对于像素排列,将垂直扫描线 SCL 逐行布线,并且将视频信号线 DTL 逐列布线。即,像素电路 10 经由垂直扫描线 SCL 连接到垂直驱动器 103,并且经由视频信号线 DTL 连接到水平驱动器 106。具体地,对于以矩阵排列的各个像素电路 10,将通过垂直驱动器 103 用驱动脉冲驱动的 n 行的垂直扫描线 SCL₁ 到 SCL _{n} 基于每个像素行布线。垂直驱动器 103 通过逻辑栅极(包括锁存器、移位寄存器等)的组合配置。垂直驱动器 103 基于从驱动信号生成器 200 提供的垂直驱动系统的脉冲信号,逐行选择像素阵列部分 102 的各个像素电路 10,即,经由垂直扫描线 SCL 顺序选择各个像素电路 10。水平驱动器 106 通过逻辑栅极(包括锁存器、移位寄存器等)的组合配置。水平驱动器 106 基于从驱动信号生成器 200 提供的水平驱动系统的脉冲信号,逐列选择像素阵列部分 102 的各个像素电路 10,即,使得所选择的像素电路

10 执行经由视频信号线 DTL 对视频信号 VS 中的预定电势(例如,视频信号 V_{sig} 的电平)进行采样,并将预定电势写到保持电容 C_{cs} 。

[0077] 本实施例的显示装置 1 允许线序驱动和点序驱动。具体地,垂直驱动器 103 的写入扫描器 104 和驱动扫描器 105 线序(即,逐行)扫描像素阵列部分 102。此外,与此扫描同步地,水平驱动器 106 对于一条水平线上的像素(在线序驱动的情况下)或逐像素地(在点序驱动的情况下),将图像信号同时写到像素阵列部分 102。

[0078] 为了允许显示装置显示彩色图像,如图 2 所示,例如,在像素阵列部分 102 中按照预定排列顺序以垂直条状方式提供作为对于每个颜色(在本示例中为三原色:红(R)、绿(G)和蓝(B))不同的子像素的像素电路 10_R、像素电路 10_G 和像素电路 10_B。一个彩色像素通过各个颜色的一组子像素配置。尽管在此图中作为子像素布局的一个示例示出了通过以垂直条状方式布置各个颜色的子像素而获得的具有条状结构的布局,但是子像素布局不限于这样的排列示例。可采用通过在垂直方向移位子像素而获得的形式。

[0079] 尽管图 1 和图 2 示出垂直驱动器 103 (具体地,其构成元件)仅布置在像素阵列部分 102 的一侧的配置,但是也可以采用垂直驱动器 103 的各个元件布置在像素阵列部分 102 的左右两侧的配置。此外,还可以采用将垂直驱动器 103 的各个元件的一个和另一个彼此分开地分别布置在左侧和右侧的配置。类似地,尽管图 1 和图 2 示出水平驱动器 106 仅布置在像素阵列部分 102 的一侧的配置,但是也可以采用水平驱动器 106 布置在像素阵列部分 102 的上下两侧的配置。尽管本示例具有从显示面板块 100 的外部输入如垂直移位开始脉冲、垂直扫描时钟、水平开始脉冲和水平扫描时钟的脉冲信号的配置,但是也可以将用于生成这些各种定时脉冲的驱动信号生成器 200 合并到显示面板块 100 上。

[0080] 图中示出的配置仅是显示装置的一种形式,并且可以采用另外的形式作为产品形式。具体地,显示装置可具有任何形式,只要装置整体包括:像素阵列部分,其中以矩阵方式布置配置像素电路 10 的元件;控制部分,包括围绕像素阵列部分布置并连接到用于驱动各个像素的扫描线的扫描器作为其主要部分;以及驱动信号生成器和视频信号处理器,生成用于操作控制部分的各种信号。除了如图中所示的、通过将像素阵列部分和控制部分安装在相同基底(base)(例如,玻璃基板(substrate))而获得的显示面板块布置为与驱动信号生成器和视频信号处理器分开的组件的形式(称为面板上布置(disposed-on-panel)的配置)外,可以采用下述形式作为产品形式:将像素阵列部分合并到显示面板块中,并且将如控制部分、驱动信号生成器和视频信号处理器的外围电路与显示面板块分开地安装在基板(例如,柔性基板)上(称为面板外布置外围电路的配置)。此外,在通过将像素阵列部分和控制部分安装在相同基底上而配置显示面板块的面板上布置的配置的情况下,还可以采用与形成像素阵列部分的 TFT 的步骤同时形成用于控制部分(以及驱动信号生成器和视频信号处理器(根据需要))的各个晶体管的形式(称为集成晶体管的配置)、以及用于控制部分(以及驱动信号生成器和视频信号处理器(根据需要))的半导体芯片直接安装在通过玻璃上芯片(COG)安装技术而安装像素阵列部分的基底上的形式(称为 COG 安装的配置)。替代地,还可以提供仅包括显示面板块(至少包括像素阵列部分)作为显示装置的形式。

[0081] < 发光元件 >

[0082] 图 3 是用于说明包括驱动电路的发光元件 11 (实质上,像素电路 10)的图。图 3 是发光元件 11 (像素电路 10)的部分的示意部分截面图。假设在图 3 中绝缘栅极场效应晶

体管是薄膜晶体管(TFT)。尽管图中未示出,但是可使用所谓的背栅极薄膜晶体管或MOS晶体管。

[0083] 配置发光元件 11 的驱动电路的各个晶体管和电容性部分(保持电容 C_{cs})形成在支撑体 20 上,并且发光部分 ELP 形成在配置驱动电路的各个晶体管和保持电容 C_{cs} 上方,其中插入例如夹层绝缘层 40。驱动晶体管 TR_D 的一个源极 / 漏极区经由接触孔连接到发光部分 ELP 中包括的阳极电极。在图 3 中,仅示出了驱动晶体管 TR_D 。写入晶体管 TR_W 和其它晶体管隐去且不可见。发光部分 ELP 具有如阳极电极、空穴传输层、发光层、电子传输层和阴极电极的公知配置和结构。

[0084] 具体地,驱动晶体管 TR_D 由栅极电极 31、栅极绝缘层 32、半导体层 33、半导体层 33 中提供的源极 / 漏极区 35、以及半导体层 33 的各源极 / 漏极区 35 之间的部分所对应的沟道形成区 34 组成。保持电容 C_{cs} 由另一电极 36、由栅极绝缘层 32 的延伸部形成的介电层和一个电极 37 (等效于第二节点 ND_2) 组成。栅极电极 31、栅极绝缘层 32 的一部分和配置保持电容 C_{cs} 的另一电极 36 形成在支撑体 20 上。驱动晶体管 TR_D 的一个源极 / 漏极区 35 连接到布线 38,并且另一源极 / 漏极区 35 连接到一个电极 37。驱动晶体管 TR_D 、保持电容 C_{cs} 等由夹层绝缘层 40 覆盖,并且在夹层绝缘层 40 上提供由阳极电极 51、空穴传输层、发光层、电子传输层和阴极电极 53 组成的发光部分 ELP。在图 3 中,空穴传输层、发光层和电子传输层表示为一层 52。第二夹层绝缘层 54 提供在夹层绝缘层 40 的未提供发光部分 ELP 的部分上,并且透明基板 21 布置在第二夹层绝缘层 54 和阴极电极 53 上方。发光层发出的光穿过基板 21 以输出到外部。一个电极 37 和阳极电极 51 通过夹层绝缘层 40 中提供的接触孔彼此连接。阴极电极 53 经由第二夹层绝缘层 54 和夹层绝缘层 40 中提供的接触孔 56 和接触孔 55 连接到栅极绝缘层 32 的延伸部上提供的布线 39。

[0085] [驱动方法]

[0086] 下面将描述发光部分的驱动方法。为了方便理解,将基于配置像素电路 10 的各个晶体管是 n 沟道晶体管的假设而进行描述。此外,假设发光部分 ELP 的阳极端连接到第二节点 ND_2 ,并且阴极端连接到阴极布线 cath(其电势定义为阴极电势 V_{cath})。此外,依赖于漏极电流 I_{ds} 的值的幅度来控制发光部分 ELP 中的发光状态(亮度)。在发光元件的发光状态下,在驱动晶体管 TR_D 的两个主电极端(源极 / 漏极区)中,一个(发光部分 ELP 的阳极侧)用作源极端(源极区),并且另一个用作漏极端(漏极区)。假设显示装置能够进行彩色显示,并且由以二维矩阵排列的 $(N/3) \times M$ 个像素电路 10 组成,并且作为彩色显示的一个单位的一个像素电路由三个子像素电路(用于发红光的红色发射像素电路 10_R 、用于发绿光的绿色发射像素电路 10_G 、用于发蓝光的蓝色发射像素电路 10_B) 组成。假设配置各个像素电路 10 的发光元件是线序驱动的,并且显示帧率是 FR (次 / 秒)。即,分别同时驱动第 m 行($m=1, 2, 3, \dots, M$) 上排列的 $(N/3)$ 个像素电路 10 (具体地,配置 N 个像素电路 10 的发光元件)。换句话说,在一行上的各个发光元件中,以其所属的行为单位控制其发光 / 不发光定时。写入关于一行上的各个像素电路 10 的视频信号的处理可以是同时写入关于所有像素电路 10 的视频信号的处理(也称为同时写入处理)或可以是顺序写入对于每个像素电路 10 的视频信号的处理(也称为顺序写入处理)。依赖于驱动电路的配置来相应地选择采用哪种写入处理。

[0087] 下面将描述关于位于第 m 行和第 n 列($n=1, 2, 3, \dots, N$) 上的发光元件(像素电路

10) 的驱动操作。位于第 m 行和第 n 列上的发光元件将称为第 (n, m) 发光元件或第 (n, m) 发光元件像素电路。到第 m 行上排列的各个发光元件的水平扫描时段(第 m 水平扫描时段)结束为止,执行了各种处理(阈值校正处理、写入处理、迁移率校正处理等)。写入处理和迁移率校正处理应当第 m 水平扫描时段中执行。另一方面,依赖于驱动电路的种类,可以比第 m 水平扫描时段更早地执行阈值校正处理及其相关的预处理。

[0088] 在上述各种处理全部结束之后,使得配置第 m 行上排列的各个发光元件的发光部分发光。可以使得发光部分在各种处理全部结束之后立刻发光。替代地,可以使得发光部分在经过预定时段(例如,预定行数的水平扫描时段)之后发光。依赖于显示装置的规格、像素电路 10(即,驱动电路)的配置等,相应地设置“预定时段”。为了方面说明,下面的描述基于使得发光部分在各种处理结束之后立刻发光的假设。配置第 m 行上排列的各个发光元件的发光部分的发光继续,直到紧挨在第 $(m+m')$ 行上排列的各个发光元件的水平扫描时段的开始之前的定时。依赖于显示装置的设计规格来决定此“ m' ”。即,配置第 m 行上排列的各个发光元件的发光部分在特定显示帧中的发光继续,直到第 $(m+m'-1)$ 水平扫描时段。另一方面,作为一般的规则,从第 $(m+m')$ 水平扫描时段的开始定时到下一显示帧中的第 m 水平扫描时段中的写入处理和迁移率校正处理的完成,配置第 m 行上排列的各个发光元件的发光部分维持不发光状态。通过设置不发光状态的时段(也称为不发光时段),减少伴随有源矩阵驱动的残像模糊,并可以使得运动图像质量更好。然而,每个像素电路 10(发光元件)的发光状态/不发光状态不限于上述状态。水平扫描时段的时间长度短于 $(1/FR) \times (1/M)$ 秒。如果 $(m+m')$ 的值超过 M ,则在下一显示帧中处理水平扫描时段的超过部分。

[0089] 晶体管的通(on)状态(导通状态)意味着在主电极端之间(源极/漏极区之间)形成沟道的状态,并且与电流是否从一个主电极端流到另一主电极端无关。晶体管的断状态(非导通状态)意味着未在主电极端之间形成沟道的状态。特定晶体管的主电极端连接到另一晶体管的主电极端包含了特定晶体管的源极/漏极区和另一晶体管的源极/漏极区占用相同区的形式。此外,不仅可以从如包含杂质的无定形硅或多晶硅的电传导物质形成源极/漏极区,还可以从由金属、合金、电传导粒子、其层叠结构、或有机材料(电传导聚合物)组成的层来形成源极/漏极区。此外,在下面的描述中使用的时序图中,沿横坐标的指示各个时段的长度(时间长度)是示意性的,并且不表示各个时段的时间长度的比率。

[0090] 像素电路 10 的驱动方法具有预处理步骤、阈值校正处理步骤、视频信号写入处理步骤、迁移率校正步骤和发光步骤。预处理步骤、阈值校正处理步骤、视频信号写入处理步骤和迁移率校正步骤也统称为不发光步骤。依赖于像素电路 10 的配置,在某些情况下同时执行视频信号写入处理步骤和迁移率校正步骤。下面将描述各个步骤的概要。

[0091] 在发光元件的发光状态下,根据以下表达式(1)驱动驱动晶体管 TR_D ,以便允许漏极电流 I_{ds} 的流动。发光部分 ELP 由于漏极电流 I_{ds} 流过发光部分 ELP 而发光。此外,依赖于漏极电流 I_{ds} 的值的幅度而控制发光部分 ELP 中的发光状态(亮度)。在发光元件的发光状态下,在驱动晶体管 TR_D 的两个主电极端(源极/漏极区)中,一个(发光部分 ELP 的阳极端侧)用作源极端(源极区),并且另一个用作漏极端(漏极区)。为了说明方便,在下面的描述中,在某些情况下,驱动晶体管 TR_D 的一个主电极端将简称为源极端,并且另一主电极端将简称为漏极端。如下定义各个参数。有效迁移率为 μ 。沟道长度为 L ,并且沟道宽度为 W 。控制输入端的电势(栅极电势 V_g)和源极端的电势(源极电势 V_s)之间的电势差(栅极-源极

电压)为 V_{gs} 。阈值电压为 V_{th} 。等效电容为 C_{ox} ((栅极绝缘层的相对介电常数) $\times$ (真空电容率(permittivity)) / (栅极绝缘层的厚度))。

[0092] 系数 $k \equiv (1/2) \cdot (W/L) \cdot C_{ox}$ 。

[0093] $I_{ds} = k \cdot \mu \cdot (V_{gs} - V_{th})^2$ (1)

[0094] 在下面的描述中,除非有特别声明,否则假设发光部分 ELP 的寄生电容 C_{el} 充分高于保持电容 C_{cs} 和作为驱动晶体管 TR_D 的寄生电容的一个示例的栅极-源极电容 C_{gs} ,并且不考虑基于驱动晶体管 TR_D 的栅极端的电势(栅极电势 V_g)的改变的、驱动晶体管 TR_D 的源极区(第二节点 ND_2)的电势(源极电势 V_s)的改变。

[0095] [预处理步骤]

[0096] 第一节点初始化电压(V_{ofs})施加到第一节点 ND_1 ,并且第二节点初始化电压(V_{ini})施加到第二节点 ND_2 ,使得第一节点 ND_1 和第二节点 ND_2 之间的电势差可以超过驱动晶体管 TR_D 的阈值电压 V_{th} ,并且可以防止第二节点 ND_2 和发光部分 ELP 中包括的阴极电极之间的电势差超过发光部分 ELP 的阈值电压 V_{thEL} 。例如,如下设置各个电压。用于控制发光部分 ELP 中的亮度的视频信号 V_{sig} 为 0 至 10 伏。源电压 V_{cc} 为 20 伏。驱动晶体管 TR_D 的阈值电压 V_{th} 为 3 伏。阴极电势 V_{cath} 为 0 伏。发光部分 ELP 的阈值电压 V_{thEL} 为 3 伏。在此情况下,用于初始化驱动晶体管 TR_D 的控制输入端的电势(栅极电势 V_g ,即,第一节点 ND_1 的电势)的电势 V_{ofs} 设置为 0 伏,并且用于初始化驱动晶体管 TR_D 的源极端的电势(源极电势 V_s ,即,第二节点 ND_2 的电势)的电势 V_{ini} 设置为 -10 伏。

[0097] [阈值校正处理步骤]

[0098] 在保持第一节点 ND_1 的电势的状态下,使得漏极电流 I_{ds} 流过驱动晶体管 TR_D ,以将第二节点 ND_2 的电势朝向通过从第一节点 ND_1 的电势减去驱动晶体管 TR_D 的阈值电压 V_{th} 而获得的电势改变。此时,超过通过将驱动晶体管 TR_D 的阈值电压 V_{th} 与预处理步骤之后的第二节点 ND_2 的电势相加而获得的电压的电压(例如,发光时的源电压)施加到驱动晶体管 TR_D 的另一主电极端(在第二节点 ND_2 的相对侧)。在此阈值校正处理步骤中,第一节点 ND_1 和第二节点 ND_2 之间的电势差(换句话说,驱动晶体管 TR_D 的栅极-源极电压 V_{gs})与驱动晶体管 TR_D 的阈值电压 V_{th} 的接近度依赖于阈值校正处理的时间。因此,例如,如果确保充分长时间的阈值校正处理,则第二节点 ND_2 的电势达到通过从第一节点 ND_1 的电势减去驱动晶体管 TR_D 的阈值电压 V_{th} 而获得的电势,使得驱动晶体管 TR_D 变为断状态。另一方面,例如如果在某些情况下阈值校正处理的时间不得不设置为短的,则第一节点 ND_1 和第二节点 ND_2 之间的电势差高于驱动晶体管 TR_D 的阈值电压 V_{th} ,并且驱动晶体管 TR_D 不变为断状态。驱动晶体管 TR_D 不必作为阈值校正处理的结果而变为断状态。在阈值校正处理步骤中,优选地,选择和决定电势以满足表达式(2),从而防止发光部分 ELP 发光。

[0099] $(V_{ofs} - V_{th}) < (V_{thEL} + V_{cath})$ (2)

[0100] [视频信号写入处理步骤]

[0101] 视频信号 V_{sig} 经由由来自写入扫描线 WSL 的写入驱动脉冲 WS 转到通状态的写入晶体管 TR_w ,从视频信号线 DTL 施加到第一节点 ND_1 ,以将第一节点 ND_1 的电势升高到 V_{sig} 。基于第一节点 ND_1 的此电势改变($V_{in} = V_{sig} - V_{ofs}$)的电荷分散到保持电容 C_{cs} 、发光部分 ELP 的寄生电容 C_{el} 和驱动晶体管 TR_D 的寄生电容(例如,栅极-源极电容 C_{gs})。如果电容 C_{el} 充分高于电容 C_{cs} 和栅极-源极电容 C_{gs} ,则基于电势改变($V_{sig} - V_{ofs}$)的第二节点 ND_2 的电势改变

小。通常,发光部分 ELP 的寄生电容 C_{el} 高于保持电容 C_{cs} 和栅极-源极电容 C_{gs} 。从此点而言,不考虑由于第一节点 ND_1 的电势改变而导致的第二节点 ND_2 的电势改变,除非特别需要考虑所述电势改变。在此情况下,栅极-源极电势 V_{gs} 可通过表达式(3)表示:

$$[0102] \quad V_g = V_{sig}$$

$$[0103] \quad V_s \approx V_{ofs} - V_{th}$$

$$[0104] \quad V_{gs} \approx V_{sig} - (V_{ofs} - V_{th}) \quad (3)$$

[0105] [迁移率校正处理步骤]

[0106] 当将视频信号 V_{sig} 经由写入晶体管 TR_w 提供到保持电容 C_{cs} 的一端时(即,当将对应于视频信号 V_{sig} 的驱动电压写到保持电容 C_{cs} 时),电流经由驱动晶体管 TR_d 提供到保持电容 C_{cs} 。例如,在将视频信号 V_{sig} 经由通过来自写入扫描线 WSL 的写入驱动脉冲 WS 而转到通状态的写入晶体管 TR_w 、从视频信号线 DTL 提供到第一节点 ND_1 的状态下,对驱动晶体管 TR_d 供电,以导致漏极电流 I_{ds} 的流动,从而改变第二节点 ND_2 的电势。然后,在经过预定时段之后,将写入晶体管 TR_w 转为断状态。此时的第二节点 ND_2 的电势改变定义为 ΔV (= 阈值校正正值,负反馈量)。在显示装置的设计时,预先决定用于执行迁移率校正处理的预定时段作为设计值。此时,优选地,决定迁移率校正时段以便满足表达式(2A)。这防止发光部分 ELP 在迁移率校正时段中发光。

$$[0107] \quad (V_{ofs} - V_{th} + \Delta V) < (V_{thEL} + V_{cath}) \quad (2A)$$

[0108] 当驱动晶体管 TR_d 的迁移率 μ 的值大时,电势校正值 ΔV 大,而当迁移率 μ 的值小时,电势校正值 ΔV 小。此时驱动晶体管 TR_d 的栅极-源极电压 V_{gs} (即,第一节点 ND_1 和第二节点 ND_2 之间的电势差)可通过表达式(4)表示。尽管栅极-源极电压 V_{gs} 定义发光亮度,但是电势校正值 ΔV 与驱动晶体管 TR_d 的漏极电流 I_{ds} 成比例,并且漏极电流 I_{ds} 与迁移率 μ 成比例。因此,当迁移率 μ 越高时电势校正值 ΔV 越大,因此,可以消除基于每个像素电路 10 的迁移率 μ 的变化。

$$[0109] \quad V_{gs} \approx V_{sig} - (V_{ofs} - V_{th}) - \Delta V \quad (4)$$

[0110] [发光步骤]

[0111] 通过由来自写入扫描线 WSL 的写入驱动脉冲 WS 将写入晶体管 TR_w 转为断状态,将第一节点 ND_1 设置为浮置状态,并且对驱动晶体管 TR_d 供电,以使得依赖于驱动晶体管 TR_d 的栅极-源极电压 V_{gs} (第一节点 ND_1 和第二节点 ND_2 之间的电势差)的电流 I_{ds} 经由驱动晶体管 TR_d 流过发光部分 ELP。从而,驱动发光部分 ELP 发光。

[0112] [由于驱动电路的配置而导致的差别]

[0113] 各自为典型配置的 5Tr/1C 型、4Tr/1C 型、3Tr/1C 型和 2Tr/1C 型之间的差别如下。在 5Tr/1C 型中,提供了连接在电源侧的驱动晶体管 TR_d 的主电极端和电源电路(电源部分)之间的第一晶体管 TR_1 (发光控制晶体管)、用于施加第二节点初始化电压的第二晶体管 TR_2 、以及用于施加第一节点初始化电压的第三晶体管 TR_3 。第一晶体管 TR_1 、第二晶体管 TR_2 和第三晶体管 TR_3 的每个是开关晶体管。在发光时段将第一晶体管 TR_1 设置为通状态。然后,将其转为断状态,并且不发光时段开始。此后,在阈值校正时段中将其转到通状态一次,并在迁移率校正时段和随后时段中(也在下一发光时段中)设置为通状态(下一发光时段中同样如此)。第二晶体管 TR_2 仅在第二节点的初始化时段中设为通状态,在其他时段中设为断状态。第三晶体管 TR_3 仅在从第一节点的初始化时段到阈值校正时段的时段中设为通状态,

在其他时段中设为断状态。写入晶体管 TR_w 在从视频信号写入处理时段到迁移率校正处理时段的时段中设为通状态,在其他时段中设为断状态。

[0114] 在 4Tr/1C 型中,从 5Tr/1C 型中省去了用于施加第一节点初始化电压的第三晶体管 TR_3 ,并且基于与视频信号 V_{sig} 共享的时间从视频信号线 DTL 提供第一节点初始化电压。为了在第一节点的初始化时段中将第一节点初始化电压从视频信号线 DTL 提供到第一节点,写入晶体管 TR_w 在第一节点的初始化时段中也设为通状态。典型地,写入晶体管 TR_w 在从第一节点的初始化时段到迁移率校正处理时段的时段中设为通状态,在其他时段中设为断状态。

[0115] 在 3Tr/1C 型中,从 5Tr/1C 型中省去了第二晶体管 TR_2 和第三晶体管 TR_3 ,并且基于与视频信号 V_{sig} 共享的时间从视频信号线 DTL 提供第一节点初始化电压和第二节点初始化电压。作为视频信号线 DTL 的电势,提供对应于第二节点初始化电压的电压 V_{ofs_H} ,此后,设置第一节点初始化电压 $V_{ofs_L}(=V_{ofs})$,以便在第二节点的初始化时段中将第二节点设置为第二节点初始化电压,并且在随后的第一节点的初始化时段中将第一节点设置为第一节点初始化电压。此外,与此相关,写入晶体管 TR_w 在第一节点的初始化时段和第二节点的初始化时段中也设为通状态。典型地,写入晶体管 TR_w 在从第二节点的初始化时段到迁移率校正处理时段的时段中设为通状态,在其他时段中设为断状态。

[0116] 顺便提及,在 3Tr/1C 型中,通过利用视频信号线 DTL 来改变第二节点 ND_2 的电势。因此,在设计上将保持电容 C_{cs} 设置为比其他驱动电路中的值更高的值(例如,大约电容 C_{e1} 的 1/4 到 1/3)。因此,考虑由于第一节点 ND_1 的电势改变而导致的第二节点 ND_2 的电势改变的程度高于其他驱动电路中的电势改变程度这一点。

[0117] 在 2Tr/1C 型中,从 5Tr/1C 型中省去了第一晶体管 TR_1 、第二晶体管 TR_2 和第三晶体管 TR_3 。基于与视频信号 V_{sig} 共享的时间从视频信号线 DTL 提供第一节点初始化电压。通过用第一电势 V_{cc_H} (在 5Tr/1C 型中为 V_{cc}) 和第二电势 V_{cc_L} (在 5Tr/1C 型中为 V_{ini}) 脉冲来驱动电源侧的驱动晶体管 TR_D 的主电极端,给出第二节点初始化电压。在发光时段,将电源侧的驱动晶体管 TR_D 的主电极端设置为第一电势 V_{cc_H} 。然后,将其转到第二电势 V_{cc_L} ,并且由此不发光时段开始。此后,在阈值校正时段和随后的时段(也在下一发光时段)将其设置为第一电势 V_{cc_H} 。为了在第一节点的初始化时段中从视频信号线 DTL 向第一节点提供第一节点初始化电压,写入晶体管 TR_w 在第一节点的初始化时段中也设为通状态。典型地,写入晶体管 TR_w 在从第一节点的初始化时段到迁移率校正处理时段的时段中设为通状态,并且在其他时段中设为断状态。

[0118] 在上面说明的情况中,对于作为驱动晶体管的特性变化的阈值电压和迁移率两者执行校正处理。然而,也可以仅对其中之一执行校正处理。

[0119] 尽管上面基于优选示例进行了说明,但是本公开的技术不限于这些示例。各个示例中描述的配置显示装置、显示元件和驱动电路的各种构成元件的配置和结构、以及发光部分的驱动方法中的步骤是示例,并且可以相应地改变。

[0120] 在 5Tr/1C 型、4Tr/1C 型和 3Tr/1C 型的操作中,写入处理和迁移率校正可以彼此分开地执行。替代地,与 2Tr/1C 型类似,迁移率校正处理可以与写入处理相结合执行。具体地,在第一晶体管 TR_1 (发光控制晶体管)设为通状态的状态下,将视频信号 V_{sig} 经由写入晶体管 TR_w 从数据线 DTL 施加到第一节点。

[0121] < 具体应用示例 >

[0122] 下面将描述用于抑制由于电光元件的接通而导致的显示不均匀现象的技术的具体应用示例。此外,在使用有源矩阵有机 EL 面板的显示装置中,例如,要提供到晶体管的控制输入端的各种栅极信号(控制脉冲)由布置在面板的两侧或单侧的垂直扫描器生成,并且所述信号施加到像素电路 10。此外,在这种使用有机 EL 面板的显示装置中,2Tr/1C 型的像素电路 10 经常用于减少元件的数量和提高清晰度。有鉴于此,下面将描述 2Tr/1C 型的配置的应用示例作为代表示例。

[0123] [实施例示例 1]

[0124] [像素电路]

[0125] 图 4 和图 5 是示出针对各个实施例示例的比较示例的像素电路 10Z 和包括此像素电路 10Z 的显示装置的一种形式的图。在像素阵列部分 102 中包括比较示例的像素电路 10Z 的显示装置将被称为比较示例的显示装置 1Z。图 4 示出基本配置(一个像素),并且图 5 示出具体配置(整个显示装置)。图 6 到图 8 是示出实施例示例 1 的像素电路 10A 和包括此像素电路 10A 的显示装置的一种形式的图。在像素阵列部分 102 中包括实施例示例 1 的像素电路 10A 的显示装置将称为实施例示例 1 的显示装置 1A。图 6 示出基本配置(一个像素),并且图 7 和图 8 示出具体配置(整个显示装置)。在比较示例和实施例示例 1 中,还示出了在显示面板 100 的基板 101 上像素电路 10 的外围部分提供的垂直驱动器 103 和水平驱动器 106。这同样适用于稍后将描述的其他实施例示例。

[0126] 首先,将省略参考标号 A 和参考标号 Z 来描述比较示例和实施例示例 1 共同的部分。显示装置 1 使得像素电路 10 中的电光元件(在本示例中,有机 EL 元件 127 用作发光部分 ELP)基于视频信号 V_{sig} (具体地,信号幅度 V_{in}) 发光。为此目的,显示装置 1 在以矩阵方式布置在像素阵列部分 102 中的像素电路 10 中至少包括以下元件:用于生成驱动电流的驱动晶体管 121 (驱动晶体管 TR_D);连接在驱动晶体管 121 的控制输入端(栅极端是典型示例)和输出端(源极端是典型示例)之间的保持电容 120 (保持电容 C_{cs});作为连接到驱动晶体管 121 的输出端的电光元件的一个示例的有机 EL 元件 127 (发光部分 ELP);以及用于将对应于信号幅度 V_{in} 的信息写到保持电容 120 的采样晶体管 125 (写入晶体管 TR_w)。在此像素电路 10 中,由驱动晶体管 121 生成基于保持电容 120 中保持的信息的驱动电流 I_{ds} ,以将其施加到作为电光元件的一个示例的有机 EL 元件 127,从而使得有机 EL 元件 127 发光。

[0127] 通过采样晶体管 125 将对应于信号幅度 V_{in} 的信息写到保持电容 120。因此,采样晶体管 125 将信号电势 ($V_{ofs}+V_{in}$) 收集到其输入端(源极端和漏极端之一),并将对应于信号幅度 V_{in} 的信息写到与其输出端(源极端和漏极端的另一个)连接的保持电容 120。当然,采样晶体管 125 的输出端也连接到驱动晶体管 121 的控制输入端。

[0128] 这里示出的像素电路 10 的连接配置是最基本的配置。只要像素电路 10 至少包括上述各个构成元件,其就可以包括除这些构成元件之外的元件(即,其他构成元件)。此外,“连接”不限于直接连接,并且可以是插入其他构成元件的连接。例如,经常按需要对连接部分进一步添加改变,如插入例如用于切换的晶体管或具有特定功能的功能部分。典型地,为了动态控制显示时段(换句话说,不发光时段),经常将用于切换的晶体管布置在驱动晶体管 121 的输出端和电光元件(有机 EL 元件 127)之间,或布置在驱动晶体管 121 的电源端(漏极端是典型示例)和作为用于电源的布线的电源线 PWL (在本示例中,电源线 105DSL)之

间。即使这样的修改形式的像素电路也是用于实现根据本公开的一个实施例的显示装置的像素电路 10, 只要其可以实现实施例示例 1 (或其他实施例示例) 中说明的配置和操作。

[0129] 在用于驱动像素电路 10 的外围部分, 例如提供包括写入扫描器 104 和驱动扫描器 105 的控制部分 109。写入扫描器 104 用水平周期顺序控制采样晶体管 125, 从而对像素电路 10 进行线序扫描, 并将对应于视频信号 V_{sig} 的信号幅度 V_{in} 的信息写到一行上的各个保持电容 120。驱动扫描器 150 与写入扫描器 104 的线序扫描相关联地, 输出用于控制要施加到一行上的各个驱动晶体管 121 的电源端的电力的供应的扫描驱动脉冲 (电源驱动脉冲 DSL)。此外, 在控制部分 109 中提供水平驱动器 106。水平驱动器 106 执行控制, 使得在每个水平周期中在基准电势 (V_{ofs}) 和信号电势 ($V_{ofs}+V_{in}$) 之间切换的视频信号 V_{sig} 可以与写入扫描器 104 的线序扫描相关联地提供到采样晶体管 125。

[0130] 优选地, 控制部分 109 通过在对应于信号幅度 V_{in} 的信息写到保持电容 120 的定时将采样晶体管 125 转到非导通状态, 停止将视频信号 V_{sig} 提供到驱动晶体管 121 的控制输入端, 以执行控制, 从而可以执行驱动晶体管 121 的控制输入端的电势与输出端的电势改变相结合地改变的自举操作。优选地, 控制部分 109 还在采样操作结束后的发光开始的初始定时执行自举操作。具体地, 通过在将信号电势 ($V_{ofs}+V_{in}$) 提供到采样晶体管 125 的状态下将采样晶体管 125 设置为导通状态之后、将采样晶体管 125 转为非导通状态, 保持驱动晶体管 121 的控制输入端和输出端之间的电势差恒定。

[0131] 此外, 优选地, 控制部分 109 以一种方式控制自举操作, 以便实现发光时段中的电光元件 (有机 EL 元件 127) 的老化改变校正操作。为此目的, 优选地, 在基于保持电容 120 中保持的信息的驱动电流 I_{ds} 流过电光元件 (有机 EL 元件 127) 的时段中, 控制部分 109 将采样晶体管 125 一直设置为非导通状态, 从而允许控制输入端和输出端之间的电压保持恒定, 以实现电光元件的老化改变校正操作。通过发光时的保持电容 120 的自举操作, 即使有机 EL 元件 127 的电流 - 电压特性随时间改变, 也通过被自举的保持电容 120 而使驱动晶体管 121 的控制输入端和输出端之间的电势差保持恒定。从而, 一直保持恒定的发光亮度。此外, 优选地, 控制部分 109 在基准电势 (= 第一节点初始化电压 V_{ofs}) 提供到采样晶体管 125 的输入端 (源极端是典型的端子) 的时间区域中接通采样晶体管 125, 从而执行控制, 使得可以执行用于在保持电容 120 中保持对应于驱动晶体管 121 的阈值电压 V_{th} 的电压的阈值校正操作。

[0132] 优选地, 根据需要, 在对应于信号幅度 V_{in} 的信息写到保持电容 120 之前的多个水平周期中, 重复执行此阈值校正操作。此“根据需要”意味着在一个周期的阈值校正时段中可能不足以在保持电容 120 中保持等于驱动晶体管 121 的阈值电压的电压的情况。通过多次执行阈值校正操作, 确保将等于驱动晶体管 121 的阈值电压 V_{th} 的电压保持在保持电容 120 中。

[0133] 此外, 更优选地, 在阈值校正操作之前, 控制部分 109 在基准电势 (V_{ofs}) 提供到采样晶体管 125 的输入端的时间区域中接通采样晶体管 125, 以执行控制, 使得可以执行用于阈值校正的准备操作 (放电操作和初始化操作)。在阈值校正操作之前初始化驱动晶体管 121 的控制输入端和输出端的电势。更具体地, 通过将保持电容 120 连接在控制输入端和输出端之间, 进行设置, 使得跨保持电容 120 的电势差变为等于或高于阈值电压 V_{th} 。

[0134] 对于 2Tr/1C 驱动配置中的阈值校正, 下面的方案是优选的。具体地, 控制部分 109

包括驱动扫描器 105, 驱动扫描器 105 与写入扫描器 104 的线序扫描相关联地, 将用于使得驱动电流 I_{ds} 流过电光元件 (有机 EL 元件 127) 的第一电势 $V_{CC,H}$ 和与第一电势 $V_{CC,H}$ 不同的第二电势 $V_{CC,L}$ 彼此切换地输出到一行上的各个像素电路 10。此外, 在对应于第一电势 $V_{CC,H}$ 的电压提供到驱动晶体管 121 的电源端并且信号电势 ($V_{ofs}+V_{in}$) 提供到采样晶体管 125 的时间区域中接通采样晶体管 125, 从而执行控制, 使得可以执行阈值校正操作。此外, 对于 2TR 驱动配置中的阈值校正的准备操作, 优选地, 在对应于第二电势 $V_{CC,L}$ 的电压 (= 第二节点初始化电压 V_{ini}) 提供到驱动晶体管 121 的电源端并且基准电势 (V_{ofs}) 提供到采样晶体管 125 的时间区域中接通采样晶体管 125, 以将驱动晶体管 121 的控制输入端 (即, 第一节点 ND_1) 的电势初始化为基准电势 (V_{ofs}), 并将输出端 (即, 第二节点 ND_2) 的电势初始化为第二电势 $V_{CC,L}$ 。

[0135] 更具体地, 在阈值校正操作之后, 控制部分 109 执行控制, 使得通过在对应于第一电势 $V_{CC,H}$ 的电压提供到驱动晶体管 121 并且信号电势 ($V_{ofs}+V_{in}$) 提供到采样晶体管 125 的时间区域中接通采样晶体管 125, 可以将用于驱动晶体管 121 的迁移率 μ 的校正添加到在将信号幅度 V_{in} 的信息写到保持电容 120 时写到保持电容 120 的信息。优选地, 此时, 在信号电势 ($V_{ofs}+V_{in}$) 提供到采样晶体管 125 的时间区域中的预定定时, 在比此时间区域更短的时段将采样晶体管 125 设为导通状态。下面将具体描述具有 2Tr/1C 驱动配置的采样电路 10 的一个示例。

[0136] 在像素电路 10 中, 基本上, 驱动晶体管由 n 沟道薄膜场效应晶体管形成。此外, 像素电路 10 具有以下几点特性。具体地, 作为用于保持驱动电流 I_{ds} 恒定的电光元件的一个示例, 像素电路 10 包括用于抑制由于有机 EL 元件随时间的劣化而导致的去往有机 EL 元件的驱动电流 I_{ds} 的改变的电路, 即, 校正有机 EL 元件的电流 - 电压特性的改变的 (第一) 驱动信号保持恒定的电路。此外, 像素电路 10 采用如下驱动系统, 该驱动系统通过实现阈值校正功能和迁移率校正功能而保持驱动电流 I_{ds} 恒定, 以防止由于驱动晶体管的特性改变 (阈值电压变化和迁移率变化) 而导致的驱动电流改变。

[0137] 作为用于抑制由于驱动晶体管 121 的特性变化 (例如, 阈值电压、迁移率等的变化和改变) 而对驱动电流 I_{ds} 造成的影响的方法, 通过按原样采用 2TR 配置的驱动电路作为 (第一) 驱动信号保持恒定的电路并且设计与各个晶体管 (驱动晶体管 121 和采样晶体管 125) 的驱动定时相关的机制, 制定对策。像素电路 10 具有 2TR 驱动配置, 因此, 元件数量和互连数量小。因此, 清晰度的提高是可能的。此外, 可以在不劣化视频信号 V_{sig} 的情况下执行采样, 因此, 可以实现有利的图像质量。

[0138] 此外, 像素电路 10 具有处于保持电容 120 的连接形式的特性, 并配置作为 (第二) 驱动信号保持恒定的电路的一个示例的自举电路, 作为用于防止由于有机 EL 元件 127 随时间的劣化而导致的驱动电流改变的电路。像素电路 10 的特性在于, 其包括实现自举功能的 (第二) 驱动信号保持恒定的电路, 用于即使有机 EL 元件的电流 - 电压特性随时间改变也保持驱动电流恒定 (防止驱动电流改变)。

[0139] 场效应晶体管 (FET) 用作以驱动晶体管为典型的各个晶体管。在此情况下, 关于驱动晶体管, 将栅极端视为控制输入端。此外, 将源极端和漏极端之一 (在本说明书中, 源极端) 视为输出端, 并且另一个 (在本说明书中, 漏极端) 视为电源端。

[0140] 具体地, 如图 4 和图 5 所示, 像素电路 10 具有各自为 n 沟道型的驱动晶体管 121 和

采样晶体管 125、以及作为通过电流流动而发光的电光元件的一个示例的有机 EL 元件 127。通常,有机 EL 元件 127 具有整流特性,因此以二极管符号表示。在有机 EL 元件 127 中存在寄生电容 C_{e1} 。在图中,此寄生电容 C_{e1} 示出为与有机 EL 元件 127 (二极管状组件) 并联。

[0141] 驱动晶体管 121 的漏极端 D 连接到提供第一电势 $V_{CC,H}$ 或第二电势 $V_{CC,L}$ 的电源线 105DSL,并且其源极端 S 连接到有机 EL 元件 127 的阳极端 A (其连接节点是第二节点 ND_2 ,并且定义为节点 $ND122$)。有机 EL 元件 127 的阴极端 K 连接到提供基准电势并对所有像素电路 10 共同的阴极布线 cath (电势是阴极电势 V_{cath} ,例如,GND)。阴极布线 cath 可以仅仅是用于其的单层布线(上层布线)。替代地,例如,阴极布线的电阻值可以通过在形成用于阳极的布线的阳极层中提供用于阴极布线的辅助布线而减小。此辅助布线以点阵方式或者列或行方式布线在像素阵列部分 102 (显示区域)中,并且与作为固定电势的上层布线的电势处于相同电势。

[0142] 采样晶体管 125 的栅极端 G 连接到来自写入扫描器 104 的写入扫描线 104WS。此外,其漏极端 D 连接到视频信号线 106HS(视频信号线 DTL),并且其源极端 S 连接到驱动晶体管 121 的栅极端 G (其连接节点是第一节点 ND_1 ,并且定义为节点 $ND121$)。激活的(active) H 写入驱动脉冲 WS 从写入扫描器 104 提供到采样晶体管 125 的栅极端 G。采样晶体管 125 还可以具有颠倒源极端 S 和漏极端 D 的连接形式。

[0143] 驱动晶体管 121 的漏极端 D 连接到来自用作电源扫描器的驱动扫描器 105 的电源线 105DSL。电源线 105DSL 的特性在于,电源线 105DSL 自身具有为驱动晶体管 121 供电的能力。驱动扫描器 105 向驱动晶体管 121 的漏极端 D 彼此切换地提供高电压侧的第一电势 $V_{CC,H}$ 和用于阈值校正之前的准备操作并位于低电压侧的第二电势 $V_{CC,L}$ (也称为初始化电压或初始电压)。第一电势 $V_{CC,H}$ 和第二电势 $V_{CC,L}$ 各自等于电源电压。

[0144] 通过取第一电势 $V_{CC,H}$ 和第二电势 $V_{CC,L}$ 的二值的电源驱动脉冲 DSL 来驱动该驱动晶体管 121 的漏极端 D 侧(电源电路侧),使得可以执行阈值校正之前的准备操作。作为第二电势 $V_{CC,L}$,采用比视频信号线 106HS 的视频信号 V_{sig} 的基准电势(V_{ofs})充分低的电势。具体地,设置电源线 105DSL 的低电势侧的第二电势 $V_{CC,L}$,使得驱动晶体管 121 的栅极-源极电压 V_{gs} (栅极电势 V_g 和源极电势 V_s 之间的差)变为高于驱动晶体管 121 的阈值电压 V_{th} 。基准电势(V_{ofs})用于阈值校正操作之前的初始化操作,并且还用于使得对视频信号线 106HS 预先预充电(pre-charge)。

[0145] 在这样的像素电路 10 中,在驱动有机 EL 元件 127 时,将第一电势 $V_{CC,H}$ 提供到驱动晶体管 121 的漏极端 D,并且源极端 S 连接到有机 EL 元件 127 的阳极端 A 一侧。从而,整体形成源级跟随器电路。

[0146] 在采用这样的像素电路 10 的情况下,采用除了驱动晶体管 121 外还使用一个用于扫描的开关晶体管(采样晶体管 125)的 2TR 驱动配置。此外,设计电源驱动脉冲 DSL 和写入驱动脉冲 WS 的开/关定时以控制各个开关晶体管。从而,防止由于有机 EL 元件 127 随时间的劣化以及驱动晶体管 121 的特性改变(例如,阈值电压、迁移率等的变化和改变)而对驱动电流 I_{ds} 造成的影响。

[0147] [实施例示例 1 特定的配置]

[0148] 实施例示例 1 的像素电路 10A 具有能够与将对应于视频信号的驱动电压写到保持电容 120 的处理相关联地控制有机 EL 元件 127 的(发光部分 ELP 的)电流路径的开关的

配置。具体地,每个像素电路 10A 具有能够在“对应于迁移率校正的特定时段”中阻断节点 ND122 (第二节点)和有机 EL 元件 127 的阳极端 A (电光元件的一端)之间的电连接的配置。例如,如图 6 和图 7 所示,电流路径控制晶体管 612 串联连接在驱动晶体管 121 的源极端 (ND122 ;第二节点)和有机 EL 元件 127 的一端(图中为阳极端 A)之间。这里,n 沟道晶体管用作电流路径控制晶体管 612,并且其控制输入端(栅极端)提供有通过对写入驱动脉冲 WS 进行逻辑反转而获得的控制脉冲 NDS。

[0149] 作为对写入驱动脉冲 WS 进行逻辑反转并将反转后的脉冲提供到电流路径控制晶体管 612 的栅极端的配置,可使用各种配置。这里,如图 7 和图 8 所示,采用在像素阵列部分 102 的输入端逐行提供倒相器 616 的配置。换句话说,因为对同一行上的各个采样晶体管 125 共同提供写入驱动脉冲 WS,所以,考虑到这一点,由倒相器 616 逐行反转写入驱动脉冲 WS 以生成控制脉冲 NDS,并将控制脉冲 NDS 经由电流路径控制扫描线 612DS 共同提供到同一行上的电流路径控制晶体管 612。电流路径控制晶体管 612 和倒相器 616 配置如下控制部分,该控制部分与将对应于视频信号的驱动电压写到保持电容、同时将电流经由驱动晶体管提供到保持电容的处理相关联地,执行显示部分的电流路径的阻断控制。每行的倒相器 616 用作执行电流路径控制晶体管 612 的通 / 断控制的电流路径控制扫描器。

[0150] 在图 7 所示的第一示例中,倒相器 616 提供在像素阵列部分 102 之外。然而,倒相器 616 可以提供在像素阵列部分 102 之内,如图 8 所示的第二示例。在任何情况下,配置不限于图中所示的配置,只要其是逐行提供用于对写入驱动脉冲 WS 进行逻辑反转的倒相器 616 的配置即可。例如,在采用写入扫描器 104 布置在像素阵列部分 102 的两侧并且从两侧提供写入驱动脉冲 WS 的配置的情况下(在此情况下,实质在像素阵列部分 102 的中心划分所分配的部分),采用同样在像素阵列部分 102 的两侧布置倒相器 616 的配置。尽管图中未示出,但是还可以采用对每个像素电路 10A 提供倒相器 616 (不管其提供在像素电路 10A 的内部还是外部)并且单独生成控制脉冲 NDS 的配置。然而,在此情况下,与图 7 所示的实施例示例 1 的配置相比,电路规模增大。

[0151] 在实施例示例 1 的像素电路 10A 中,当写入驱动脉冲 WS 是激活 H(即,采样晶体管 125 处于通状态)时,控制脉冲 NDS 为 L (低电平),因此,电流路径控制晶体管 612 处于断状态。另一方面,当写入驱动脉冲 WS 是不激活 L (即,采样晶体管 125 处于断状态)时,控制脉冲 NDS 为 H (高电平),因此,电流路径控制晶体管 612 处于通状态。即,写入驱动脉冲 WS 和控制脉冲 NDS 彼此关联地控制对应晶体管,因此采样晶体管 125 和实施例示例 1 中添加的电流路径控制晶体管 612 逻辑上执行互补操作。在写入驱动脉冲 WS 处于 L 电平的时段(例如,发光时段)中,电流路径控制晶体管 612 处于通状态。因此,驱动晶体管 121 的源极端 (ND122) 电连接到有机 EL 元件 127 的阳极端,并且来自驱动晶体管 121 的电流 I_{ds} 流到有机 EL 元件 127。另一方面,在写入驱动脉冲 WS 处于 H 电平的时段(例如,阈值校正时段、信号写入时段和迁移率校正时段)中,电流路径控制晶体管 612 处于断状态。因此,驱动晶体管 121 的源极端 (ND122) 与有机 EL 元件 127 的阳极端电隔离,并且来自驱动晶体管 121 的电流不流到有机 EL 元件 127。即,与写入驱动脉冲相关联地执行有机 EL 元件 127 的电流路径的开 / 关控制。稍后将描述采用这样的实施例示例 1 的像素电路 10A 的意义和优点的细节。通过防止有机 EL 元件 127 在迁移率校正中接通,可以正常地执行迁移率校正操作。

[0152] [像素电路的操作]

[0153] 图 9 是用于说明作为与像素电路 10 有关的驱动定时的一个示例的、通过线序系统将信号幅度 V_{in} 的信息写到保持电容 120 中的操作的时序图(理想状态)。图 10 是用于说明在图 9 所示的时序图中的主要时段中的等效电路和操作状态的图。在图 9 中,沿共同的时间轴示出了写入扫描线 104WS 的电势改变、电源线 105DSL 的电势改变和视频信号线 106HS 的电势改变。与这些电势改变并行地,还示出了驱动晶体管 121 的栅极电势 V_g 和源极电势 V_s 的改变。基本上,对于写入扫描线 104WS 和电源线 105DSL 的每一行,延迟一水平扫描时段地执行类似的驱动。下面,将关于比较示例的像素电路 10Z 进行说明。下面说明的操作类似地适用于稍后描述的各个实施例中并没有特别提到的各方面。

[0154] 基于如图 9 中的信号的各个脉冲的定时,控制流到有机 EL 元件 127 的电流的值。在图 9 的时序示例中,电源驱动脉冲 DSL 设置为第二电势 V_{CC_L} ,从而停止发光并初始化节点 ND122。此后,当第一节点初始化电压 V_{ofs} 施加到视频信号线 106HS 时,通过将采样晶体管 125 转为通状态而初始化节点 ND121。在此状态下,电源驱动脉冲 DSL 设置为第一电势 V_{CC_H} 。从而,执行阈值校正。此后,将采样晶体管 125 转为断状态,并将视频信号 V_{sig} 施加到视频信号线 106HS。在此状态下,采样晶体管 125 转为通状态。从而,写入信号并且同时执行迁移率校正。在写入信号之后,采样晶体管 125 转为断状态。由此,开始发光。以此方式,基于脉冲之间的相位差,控制用于迁移率校正、阈值校正等的驱动。

[0155] 下面,将关注阈值校正和迁移率校正,详细描述操作。作为像素电路 10 中的驱动定时,首先,响应于从写入扫描线 104WS 提供的写入驱动脉冲 WS,接通采样晶体管 125,并执行从视频信号线 106HS 提供的视频信号 V_{sig} 的采样以将其保持在保持电容 120 中。首先,在下面的描述中,为了方便说明和理解,除非特别说明,否则假设写入增益是 1 (理想值)。此外,如下做出简要表述。具体地,信号幅度 V_{in} 的信息例如写入、保持或采样到保持电容 120 中。如果写入增益低于 1,则不是信号幅度 V_{in} 自身的大小、而是与对应于信号幅度 V_{in} 的大小的增益相乘的信息保持在保持电容 120 中。

[0156] 作为用于像素电路 10 的驱动定时,在将视频信号 V_{sig} 的信号幅度 V_{in} 的信息写到保持电容 120 时,从顺序扫描的观点执行将一行的视频信号同时发送到各列的视频信号线 106HS 的线序驱动。具体地,在基于具有 2TR 配置的像素电路 10 中的驱动定时的阈值校正和迁移率校正的基本概念中,首先,视频信号 V_{sig} 以时分方式在 1H 时段中具有基准电势(V_{ofs})和信号电势($V_{ofs}+V_{in}$)。具体地,作为无效时段的视频信号 V_{sig} 为基准电势(V_{ofs})的时段被认为是一个水平时段的前半部分,并且作为有效时段的视频信号 V_{sig} 为信号电势($V_{sig}=V_{ofs}+V_{in}$)的时段被认为是一个水平时段的后半部分。在将一个水平时段划分为前半部分和后半部分时,典型地,将其划分为几乎 1/2 时段。然而,这不是必须的。后半部分可以设为长于前半部分,或反之,后半部分可设为短于前半部分。

[0157] 用于信号写入的写入驱动脉冲 WS 还用于阈值校正和迁移率校正,并且写入驱动脉冲 WS 在 1H 时段内两次设置为激活以接通采样晶体管 125。在第一次的通定时执行阈值校正,在第二次的通定时同时执行信号电压写入和迁移率校正。此后,驱动晶体管 121 从在第一电势(高电势侧)的电源线 105DSL 接收电流供应,并依赖于保持电容 120 中保持的信号电势(与视频信号 V_{sig} 的有效时段的电势相对应的电势)使得驱动电流 I_{ds} 流到有机 EL 元件 127。替代在 1H 时段中将写入驱动脉冲 WS 两次设为激活,可在保持采样晶体管 125 的通状态的情况下将视频信号线 106HS 的电势设为用于控制有机 EL 元件 127 中的亮度的信号电

势($=V_{ofs}+V_{in}$)。

[0158] 例如,在有机 EL 元件 127 的发光状态中,电源线 105DSL 处于第一电势 $V_{CC,H}$,并且采样晶体管 125 处于断状态(见图 10A)。此时,流到有机 EL 元件 127 的电流 I_{ds} 具有由表达式(1)示出的值,该值依赖于驱动晶体管 121 的栅极-源极电压 V_{gs} (节点 ND121 和节点 ND122 之间的电压)而定,这是因为,设计驱动晶体管 121 以便工作在饱和区。此后,在电源线 105DSL 处于第一电势 $V_{CC,H}$ 并且视频信号线 106HS 处于对应于视频信号 V_{sig} 的无效时段的基准电势(V_{ofs})的时间区域中,垂直驱动器 103 输出写入驱动脉冲 WS,作为用于接通采样晶体管 125 的控制信号。从而,垂直驱动器 103 将等于驱动晶体管 121 的阈值电压 V_{th} 的电压保持在保持电容 120 中(见图 10D)。此操作实现了阈值校正功能。通过此阈值校正功能,可以抵消基于每个像素电路 10 而变化的驱动晶体管 121 的阈值电压 V_{th} 的影响。

[0159] 优选地,垂直驱动器 103 通过在信号幅度 V_{in} 的采样之前的多个水平时段中重复执行阈值校正操作,确保将等于驱动晶体管 121 的阈值电压 V_{th} 的电压保持在保持电容 120 中。通过多次执行阈值校正操作,确保充分长的写入时间。这使得可以确保预先将等于驱动晶体管 121 的阈值电压 V_{th} 的电压保持在保持电容 120 中。

[0160] 所保持的等于阈值电压 V_{th} 的电压用于抵消驱动晶体管 121 的阈值电压 V_{th} 。因此,即使当驱动晶体管 121 的阈值电压 V_{th} 基于每个像素电路 10 而变化时,图像一致性(即,遍布显示装置的整个屏幕的发光亮度的均匀性)也提高,这是因为,基于每个像素电路 10 而完全抵消了阈值电压 V_{th} 。具体地,可以防止当信号电势为低灰度级电势时趋于出现的亮度不均匀。

[0161] 优选地,在阈值校正操作之前,在电源线 105DSL 处于第二电势并且视频信号线 106HS 处于与视频信号 V_{sig} 的无效时段相对应的基准电势(V_{ofs})的时间区域中,垂直驱动器 103 将写入驱动脉冲 WS 设为激活(在本示例中,H 电平)以接通采样晶体管 125。此后,垂直驱动器 103 在写入驱动脉冲 WS 保持激活 H 的情况下,将电源线 105DSL 设为第一电势。

[0162] 由此,在源极端 S 设为充分低于基准电势(V_{ofs})的第二电势 $V_{CC,L}$ (放电时段 C= 第二节点初始化时段)(见图 10B)并且驱动晶体管 121 的栅极端 G 设为基准电势(V_{ofs})(初始化时段 D= 第一节点初始化时段)(见图 10C)之后,开始阈值校正操作(阈值校正时段 E)。通过这样的栅极电势和源极电势的重置操作(初始化操作),可以确保执行随后的阈值校正操作。放电时段 C 和初始化时段 D 也统称为阈值校正准备时段(= 预处理时段),用于初始化驱动晶体管 121 的栅极电势 V_g 和源极电势 V_s 。顺便提及,在图中所示的示例中,作为第一节点的节点 ND121 的初始化操作(初始化时段 D)重复三次,并且从放电时段 C 的开始到最后初始化时段 D 的完成的时段用作阈值校正准备时段。

[0163] 在阈值校正时段 E 中,电源线 105DSL 的电势从低电势侧的第二电势 $V_{CC,L}$ 转变为高电势侧的第一电势 $V_{CC,H}$,从而驱动晶体管 121 的源极电势 V_s 开始上升。具体地,驱动晶体管 121 的栅极端 G 保持在视频信号 V_{sig} 的基准电势(V_{ofs}),并且漏极电流试图(seek)流动,直到驱动晶体管 121 由于驱动晶体管 121 的源极端 S 的电势 V_s 的上升而截止。当驱动晶体管 121 截止时,驱动晶体管 121 的源极电势 V_s 为“ $V_{ofs}-V_{th}$ ”。设置所有像素共同的接地布线 cath 的电势 V_{cath} ,使得在阈值校正时段 E 中有机 EL 元件 127 保持在截止状态,从而漏极电流可以全部地(exclusively)流到保持电容 120 一侧(当 $C_{cs} \ll C_{e1}$ 时)并且可以防止流到有机 EL 元件 127 一侧。

[0164] 有机 EL 元件 127 的等效电路由二极管和寄生电容 C_{el} 的并联电路表示。因此,驱动晶体管 121 的漏极电流 I_{ds} 用于对保持电容 120 和寄生电容 C_{el} 充电,只要满足“ $V_{el} \leq V_{cath} + V_{thEL}$ ”,即,只要有机 EL 元件 127 的漏电流显著小于流过驱动晶体管 121 的电流。结果,有机 EL 元件 127 的阳极端 A 的电压 V_{el} (即,节点 ND122 的电势)随时间上升。然后,在节点 ND122 的电势(源极电势 V_s)和节点 ND121 的电势(栅极电势 V_g)之间的电势差恰好变为阈值电压 V_{th} 时,驱动晶体管 121 从通状态转为断状态。因此,漏极电流 I_{ds} 的流动停止,并且阈值校正时段结束。即,在经过一定时间之后,驱动晶体管 121 的栅极-源极电压 V_{gs} 取阈值电压 V_{th} 的值。

[0165] 还可以仅执行一次阈值校正操作。然而,这不是必需的。阈值校正操作可以以一个水平时段为处理周期的方式重复多次(图中为四次)。例如,实际等于阈值电压 V_{th} 的电压被写到连接在驱动晶体管 121 的栅极端 G 和源极端 S 之间的保持电容 120。然而,阈值校正时段 E 是从写入驱动脉冲 WS 设为激活 H 的定时到其返回到不激活 L 的定时。如果不能充分确保此时段,则阈值校正时段在等于阈值电压 V_{th} 的电压的写入之前结束。为了解决此问题,优选地,多次重复阈值校正操作。

[0166] 在多次执行阈值校正操作的情况下一个水平时段为阈值校正操作的处理周期的原因如下。具体地,在阈值校正操作之前,处理经过初始化操作,其中,在一水平时段的前半部分中,经由视频信号线 106HS 提供基准电势(V_{ofs})以将源极电势设为第二电势 V_{CC_L} 。自然地,阈值校正时段短于一水平时段。由于保持电容 120 的电容 C_{cs} 和第二电势 V_{CC_L} 之间的大小关系和其他因素,这可能导致在一轮此短阈值校正操作时段中不能将准确的对应于阈值电压 V_{th} 的电压保持在保持电容 120 中的情况。优选多次执行阈值校正操作的原因在于,多次阈值校正操作用作针对此问题的对策。具体地,优选地通过在将信号幅度 V_{in} 采样到保持电容 120 (信号写入)之前的多个水平周期中重复多次执行阈值校正操作,确保等于驱动晶体管 121 的阈值电压 V_{th} 的电压保持在保持电容 120 中。

[0167] 例如,当栅极-源极电压 V_{gs} 变为 V_{x1} ($>V_{th}$) 时,即,当驱动晶体管 121 的源极电势 V_s 从低电势侧的第二电势 V_{CC_L} 变为“ $V_{ofs} - V_{x1}$ ”时,第一阈值校正时段 E_1 结束(见图 10D)。因此,在第一阈值校正时段 E_1 的完成的定时,将 V_{x1} 写到保持电容 120。

[0168] 接下来,在一水平时段的后半部分中,驱动扫描器 105 将写入驱动脉冲 WS 切换为不激活 L,并且水平驱动器 106 将视频信号线 106HS 的电势从基准电势(V_{ofs})切换到视频信号 V_{sig} ($=V_{ofs} + V_{in}$) (见图 10E)。由此,视频信号线 106HS 的电势改变为视频信号 V_{sig} 的电势,并且写入扫描线 104WS 的电势(写入驱动脉冲 WS)变为低电平。

[0169] 此时,采样晶体管 125 处于非导通(断)状态。依赖于采样晶体管 125 的切换之前保持在保持电容 120 中的 V_{x1} 的漏极电流流到有机 EL 元件 127。由此,源极电势 V_s 稍微上升。如果此上升的量定义为 V_{a1} ,则源极电势 V_s 变为“ $V_{ofs} - V_{x1} + V_{a1}$ ”。此外,保持电容 120 连接在驱动晶体管 121 的栅极端 G 和源极端 S 之间。由于此保持电容 120 的影响,栅极电势 V_g 与驱动晶体管 121 的源极电势 V_s 的改变相关联地改变。由此,栅极电势 V_g 变为“ $V_{ofs} + V_{a1}$ ”。

[0170] 在接下来的第二阈值校正时段 E_2 中,执行与第一阈值校正时段 E_1 中的操作相同的操作。具体地,首先,将驱动晶体管 121 的栅极端 G 保持在视频信号 V_{sig} 的基准电势(V_{ofs}),并且栅极电势 V_g 立刻从紧挨在前的“ $V_g = \text{基准电势}(V_{ofs}) + V_{a1}$ ”切换为基准电势(V_{ofs})。保持电容 120 连接在驱动晶体管 121 的栅极端 G 和源极端 S 之间。由于此保持电容

120 的影响,源极电势 V_s 与驱动晶体管 121 的栅极电势 V_g 的改变相关联地改变。由此,源极电势 V_s 从紧挨在前的“ $V_{ofs}-V_{x1}+V_{a1}$ ”降低 V_{a1} ,因此变为“ $V_{ofs}-V_{x1}$ ”。此后,漏极电流试图流动,直到驱动晶体管 121 由于驱动晶体管 121 的源极端 S 的电势 V_s 的上升而截止。然而,当栅极-源极电压 V_{gs} 变为 V_{x2} ($>V_{th}$) 时,即,当驱动晶体管 121 的源极电势 V_s 变为“ $V_{ofs}-V_{x2}$ ”时,此电势上升结束,并且在第二阈值校正时段 E_2 的完成的定时,将 V_{x2} 写到保持电容 120。紧挨在接下来的第三阈值校正时段 E_3 之前,由于依赖于保持电容 120 中保持的 V_{x2} 的漏极电流流到有机 EL 元件 127,因此源极电势 V_s 变为“ $V_{ofs}-V_{x2}+V_{a2}$ ”,并且栅极电势 V_g 变为“ $V_{ofs}+V_{a2}$ ”。

[0171] 类似地,在接下来的第三阈值校正时段 E_3 中,当栅极-源极电压 V_{gs} 变为 V_{x3} ($>V_{th}$) 时,即,当驱动晶体管 121 的源极电势 V_s 变为“ $V_{ofs}-V_{x3}$ ”时,源极电势上升结束,并且在第三阈值校正时段 E_3 的完成的定时,将 V_{x3} 写到保持电容 120。紧挨在接下来的第四阈值校正时段 E_4 之前,由于依赖于保持电容 120 中保持的 V_{x3} 的漏极电流流到有机 EL 元件 127,因此源极电势 V_s 变为“ $V_{ofs}-V_{x3}+V_{a3}$ ”,并且栅极电势 V_g 变为“ $V_{ofs}+V_{a3}$ ”。

[0172] 然后,在接下来的第四阈值校正时段 E_4 中,漏极电流流动,直到驱动晶体管 121 由于驱动晶体管 121 的源极端 S 的电势 V_s 的上升而截止。当驱动晶体管 121 截止时,驱动晶体管 121 的源极电势 V_s 为“ $V_{ofs}-V_{th}$ ”,并且获得栅极-源极电压 V_{gs} 等于阈值电压 V_{th} 的状态。在第四阈值校正时段 E_4 的完成的定时,驱动晶体管 121 的阈值电压 V_{th} 保持在保持电容 120 中。

[0173] 除了阈值校正功能外,像素电路 10 具有迁移率校正功能。具体地,为了在视频信号线 106HS 处于与视频信号 V_{sig} 的有效时段对应的信号电势($V_{ofs}+V_{in}$)的时间区域中将采样晶体管 125 转到导通状态,垂直驱动器 130 将提供到写入扫描线 104WS 的写入驱动脉冲 WS (在本示例中,H 电平)在比上述时间区域更短的时段中保持激活。在此时段中,在信号电势($V_{ofs}+V_{in}$)提供到驱动晶体管 121 的控制输入端的状态下,经由驱动晶体管 121 对有机 EL 元件 127 的寄生电容 C_{el} 和保持电容 120 充电(见图 10F)。通过适当地设置写入驱动脉冲 WS 的此激活时段(此时段是采样时段和迁移率校正时段两者),可以与将对应于信号幅度 V_{in} 的信息保持在保持电容 120 中同时,添加对于驱动晶体管 121 的迁移率 μ 的校正。将信号电势($V_{ofs}+V_{in}$)通过水平驱动器 106 实际提供到视频信号线 106HS 并且写入驱动脉冲 WS 设置为激活 H 的时段称为信号幅度 V_{in} 到保持电容 120 的写入时段(也称为采样时段)。

[0174] 具体地,在像素电路 10 中的驱动定时中,在电源线 105DSL 处于高电势侧的第一电势 V_{CC_H} 并且视频信号 V_{sig} 处于有效时段(信号幅度 V_{in} 的时段)的时间区域中,将写入驱动脉冲 WS 设置为激活。即,结果,通过视频信号线 106HS 的电势处于与视频信号 V_{sig} 的有效时段对应的信号电势($V_{ofs}+V_{in}$)的时间宽度与写入驱动脉冲 WS 的激活时段之间的重叠范围来确定迁移率校正时间(和采样时段)。具体地,因为写入驱动脉冲 WS 的激活时段的宽度设置得稍小以便落入视频信号线 106HS 处于信号电势的时间宽度内,所以通过写入驱动脉冲 WS 相应确定迁移率校正时间。确切地,迁移率校正时间(和采样时段)是从写入驱动脉冲 WS 上升并且采样晶体管 125 接通的定时到写入驱动脉冲 WS 下降并且采样晶体管 125 关断的定时的时间。在图中,在第四阈值校正时段 E_4 之后将写入驱动脉冲 WS 暂时设置为不激活 L。然而,这不是必需的。视频信号 V_{sig} 可以在写入驱动脉冲 WS 保持激活 H 的情况下从基准电势(V_{ofs})切换到对应于有效时段的信号电势($V_{ofs}+V_{in}$)。

[0175] 具体地,在采样时段中,在驱动晶体管 121 的栅极电势 V_g 为信号电势 ($V_{ofs}+V_{in}$) 的状态下,采样晶体管 125 变为导通(通)状态。因此,在写入和迁移率校正时段 H 中,在驱动晶体管 121 的栅极端 G 固定为信号电势 ($V_{ofs}+V_{in}$) 的状态下,驱动电流 I_{ds} 流过驱动晶体管 121。保持信号幅度 V_{in} 的信息,以便与驱动晶体管 121 的阈值电压 V_{th} 相加。结果,总是抵消驱动晶体管 121 的阈值电压 V_{th} 的改变,这等效于阈值校正。通过此阈值校正,保持电容 120 中保持的栅极-源极电压 V_{gs} 变为“ $V_{sig}+V_{th}$ ”=“ $V_{in}+V_{th}$ ”。此外,因为在此采样时段中同时执行迁移率校正,所以采样时段还用作迁移率校正时段(写入和迁移率校正时段 H)。

[0176] 当有机 EL 元件 127 的阈值电压定义为 V_{thEL} 时,通过设置“ $V_{ofs}-V_{th}<V_{thEL}$ ”的关系,将有机 EL 元件 127 设为反向偏压状态,并处于截止状态(高阻抗状态)。因此,其不发光并且不展现二极管特性,而是简单的电容性特性。因此,由于保持电容 120 的电容 C_{cs} 和有机 EL 元件 127 的寄生电容(等效电容) C_{el} 之间的耦合,流过驱动晶体管 121 的漏极电流(驱动电流 I_{ds})写到电容“ $C=C_{cs}+C_{el}$ ”。由此,驱动晶体管 121 的漏极电流流到有机 EL 元件 127 的寄生电容 C_{el} 并开始充电。结果,驱动晶体管 121 的源极电势 V_s 上升。

[0177] 在图 9 的时序图中,此电势上升量由 ΔV 表示。从通过阈值校正保持在保持电容 120 中的栅极-源极电压“ $V_{gs}=V_{in}+V_{th}$ ”减去此上升量,即作为迁移率校正参数的电势校正值 ΔV ,使得栅极-源极电压变为“ $V_{gs}=V_{in}+V_{th}-\Delta V$ ”。因此,施加负反馈。此时,驱动晶体管 121 的源极电势 V_s 变为“ $-V_{th}+\Delta V$ ”,这是通过从栅极电势 $V_g(=V_{in})$ 减去保持电容中保持的电压“ $V_{gs}=V_{in}+V_{th}-\Delta V$ ”而获得的值。

[0178] 以此方式,通过像素电路 10 中的驱动定时,在写入和迁移率校正时段 H 中执行信号幅度 V_{in} 的采样和用于迁移率 μ 的校正的 ΔV (负反馈量,迁移率校正参数)的调整。写入扫描器 104 可以调整写入和迁移率校正时段 H 的时间宽度,从而可以优化去往保持电容 120 的驱动电流 I_{ds} 的负反馈量。

[0179] 电势校正值 ΔV 是 $\Delta V \approx I_{ds} \cdot t/C_{el}$ 。如从此等式显而易见的,当作为驱动晶体管 121 的漏极-源极电流的驱动电流 I_{ds} 越大时,电势校正值 ΔV 越大。相反,当驱动晶体管 121 的驱动电流 I_{ds} 越小时,电势校正值 ΔV 越小。以此方式,依赖于驱动电流 I_{ds} 确定电势校正值 ΔV 。当信号幅度 V_{in} 越高时,驱动电流 I_{ds} 越大,并且电势校正值 ΔV 的绝对值也越大。因此,可以实现与发光亮度级相关联的迁移率校正。此时,写入和迁移率校正时段 H 不必恒定。相反,在某些情况下,依赖于驱动电流 I_{ds} 而调整所述时段是优选的。例如,优选地,如果驱动电流 I_{ds} 大,则迁移率校正时段 t 设置得稍短,相反,如果驱动电流 I_{ds} 小,则写入和迁移率校正时段 H 设置得稍长。

[0180] 此外,电势校正值 ΔV 是 $I_{ds} \cdot t/C_{el}$ 。因此,即使当驱动电流 I_{ds} 由于基于每个像素电路 10 的迁移率 μ 的变化而变化时,也获得分别适合于驱动电流 I_{ds} 的各个值的电势校正值 ΔV 。因此,可以校正基于每个像素电路 10 的迁移率 μ 的变化。即,如果信号幅度 V_{in} 恒定,则当驱动晶体管 121 的迁移率 μ 越高时,电势校正值 ΔV 的绝对值越大。换句话说,因为当迁移率 μ 越高时电势校正值 ΔV 越大,所以可以消除每个像素电路 10 上的迁移率 μ 的变化。

[0181] 像素电路 10 还具有自举功能。具体地,在信号幅度 V_{in} 的信息保持在保持电容 120 中的定时,写入扫描器 104 取消将写入驱动脉冲 WS 施加到写入扫描线 104WS(即,将其转到不激活 L(低)),以将采样晶体管 125 转到非导通状态,并将驱动晶体管 121 的栅极端 G 与

视频信号线 106HS 电隔离(发光时段 I :见图 10G)。在发光时段 I 的开始之后,水平驱动器 106 在随后的适当定时将视频信号线 106HS 的电势返回到基准电势(V_{ofs})。

[0182] 有机 EL 元件 127 的发光状态继续,直到第 $(m+m'-1)$ 水平扫描时段。通过上述处理,完成了配置第 (n,m) 子像素的有机 EL 元件 127 的发光操作。此后,下一帧(或场)开始,并且再次重复阈值校正准备操作、阈值校正操作、迁移率校正操作和发光操作。

[0183] 在发光时段 I 中,驱动晶体管 121 的栅极端 G 与视频信号线 106HS 隔离。因为取消将信号电势($V_{ofs}+V_{in}$)施加到驱动晶体管 121 的栅极端 G,所以允许驱动晶体管 121 的栅极电势 V_g 上升。保持电容 120 连接在驱动晶体管 121 的栅极端 G 和源极端 S 之间,并且由于此保持电容 120 的效果而执行自举操作。如果假设自举增益为 1 (理想值),则源极电势 V_s 与驱动晶体管 121 的栅极电势 V_g 相关联地改变,并且可以保持栅极-源极电压 V_{gs} 恒定。此时,流过驱动晶体管 121 的驱动电流 I_{ds} 流至有机 EL 元件 127,并且有机 EL 元件 127 的阳极电势依赖于驱动电流 I_{ds} 而上升。此电势上升的量定义为 V_{el} 。在适当时,随着源极电势 V_s 的上升而消除了有机 EL 元件 127 的反向偏压状态。因此,有机 EL 元件 127 由于流至其的驱动电流 I_{ds} 而开始实际发光。

[0184] 通过将“ $V_{sig}+V_{th}-\Delta V$ ”或“ $V_{in}+V_{th}-\Delta V$ ”代入示出晶体管特性的上述表达式(1),驱动电流 I_{ds} 与栅极电压 V_{gs} 的关系可以表示为表达式(5A)或表达式(5B) (两个表达式统称为表达式(5))。

$$[0185] \quad I_{ds}=k \cdot \mu \cdot (V_{sig}-V_{ofs}-\Delta V)^2 \quad (5A)$$

$$[0186] \quad I_{ds}=k \cdot \mu \cdot (V_{in}-V_{ofs}-\Delta V)^2 \quad (5B)$$

[0187] 从此表达式(5),发现抵消了阈值电压 V_{th} 的项,并且提供到有机 EL 元件 127 的驱动电流 I_{ds} 不依赖于驱动晶体管 121 的阈值电压 V_{th} 。具体地,例如,如果 V_{ofs} 设置为 0 伏,则流过有机 EL 元件 127 的电流 I_{ds} 与通过从用于控制有机 EL 元件 127 的亮度的视频信号 V_{sig} 的值减去由于驱动晶体管 121 的迁移率 μ 而导致的第二节点 ND_2 (驱动晶体管 121 的源极端)处的栅极校正值 ΔV 而获得的值的平方成比例。换句话说,流过有机 EL 元件 127 的电流 I_{ds} 不依赖于有机 EL 元件 127 的阈值电压 V_{thEL} 和驱动晶体管 121 的阈值电压 V_{th} 。即,有机 EL 元件 127 的发光量(亮度)不受有机 EL 元件 127 的阈值电压 V_{thEL} 和驱动晶体管 121 的阈值电压 V_{th} 影响。此外,第 (n,m) 有机 EL 元件 127 的亮度具有对应于电流 I_{ds} 的值。

[0188] 此外,对于具有越高迁移率 μ 的驱动晶体管 121,电势校正值 ΔV 越大,因此,栅极-源极电压 V_{gs} 的值越小。因此,在表达式(5)中,尽管迁移率 μ 的值大,但是 $(V_{sig}-V_{ofs}-\Delta V)^2$ 的值小。结果,可以校正漏极电流 I_{ds} 。具体地,即使在具有不同迁移率 μ 的驱动晶体管 121 中,当视频信号 V_{sig} 的值相同时,漏极电流 I_{ds} 也基本相同。结果,使得流过有机 EL 元件 127 并控制有机 EL 元件 127 的亮度的电流 I_{ds} 一致。即,可以校正由于迁移率 μ 的变化(以及 k 的变化)而导致的有机 EL 元件 127 的亮度的变化。

[0189] 此外,保持电容 120 连接在驱动晶体管 121 的栅极端 G 和源极端 S 之间。由于此保持电容 120 的效果,在发光时段的第一阶段执行自举操作。从而,驱动晶体管 121 的栅极电势 V_g 和源极电势 V_s 以驱动晶体管 121 的栅极-源极电压“ $V_{gs}=V_{in}+V_{th}-\Delta V$ ”保持恒定的方式上升。因为驱动晶体管 121 的源极电势 V_s 变为“ $-V_{th}+\Delta V+V_{el}$ ”,所以栅极电势 V_g 变为“ $V_{in}+V_{el}$ ”。此时,驱动晶体管 121 的栅极-源极电压 V_{gs} 恒定,因此,驱动晶体管 121 施加恒定电流(驱动电流 I_{ds})至有机 EL 元件 127。结果,有机 EL 元件 127 的阳极端 A 的电势(=节

点 ND122 的电势) 上升到使得饱和态的驱动电流 I_{ds} 可以流动到有机 EL 元件 127 的电压。

[0190] 有机 EL 元件 127 的 I-V 特性随着发光时间的增加而改变。因此, 节点 ND122 的电势也随着时间经过而改变。然而, 即使当有机 EL 元件 127 的阳极电势由于此随时间的劣化而改变时, 保持电容 120 中保持的栅极-源极电压 V_{gs} 也总是保持恒定在“ $V_{in}+V_{th}-\Delta V$ ”。驱动晶体管 121 工作为恒流源。因此, 即使有机 EL 元件 127 的 I-V 特性随着时间而改变, 并且驱动晶体管 121 的源极电势 V_s 与此相关联地改变, 流到有机 EL 元件 127 的电流也不变, 因此, 有机 EL 元件 127 的发光亮度也保持恒定, 这是因为, 驱动晶体管 121 的栅极-源极电压 V_{gs} 通过保持电容 120 保持恒定 ($\approx V_{in}+V_{th}-\Delta V$)。因为实际上自举增益低于“1”, 所以栅极-源极电压 V_{gs} 低于“ $V_{in}+V_{th}-\Delta V$ ”。然而, 栅极-源极电压 V_{gs} 保持在依赖于此自举增益的电压的事实仍然存在。

[0191] 如上所述, 在比较示例和实施例示例 1 的像素电路 10 中, 通过对于驱动定时的设计而自动配置阈值校正电路和迁移率校正电路。像素电路 10 用作驱动信号保持恒定的电路, 其校正阈值电压 V_{th} 和载流子迁移率 μ 的影响, 以保持驱动电流恒定, 以便防止由于驱动晶体管 121 的特性变化(在本示例中, 阈值电压 V_{th} 和载流子迁移率 μ 的变化) 而对驱动电流 I_{ds} 造成的影响。因为像素电路 10 不仅执行自举操作, 还执行阈值校正操作和迁移率校正操作, 所以通过等于阈值电压 V_{th} 的电压和用于迁移率校正的电势校正值 ΔV 来调整由自举操作保持的栅极-源极电压 V_{gs} 。因此, 有机 EL 元件 127 的发光亮度不受驱动晶体管 121 的阈值电压 V_{th} 和迁移率 μ 的变化的影响, 也不受有机 EL 元件 127 随时间的劣化的影响。可用对应于输入视频信号 V_{sig} (信号幅度 V_{in}) 的稳定灰度级执行显示, 并可获得高质量图像。

[0192] 此外, 像素电路 10 可通过使用 n 沟道驱动晶体管 121 的源级跟随器电路配置。因此, 即使当按原样使用具有现有阳极和阴极电极的有机 EL 元件时, 也可以进行有机 EL 元件 127 的驱动。此外, 像素电路 10 可通过仅使用 n 沟道晶体管(包括驱动晶体管 121、其外围部分的采样晶体管 125 等) 来配置, 并且在晶体管制造中还可以实现成本降低。

[0193] [显示不均匀现象出现的原因]

[0194] 如上所述, 在图 9 所示的驱动定时的情况下, 电势校正值 ΔV 是 $\Delta V \approx I_{ds} \cdot t / C_{el}$ 。如从此等式显而易见的, 当作为驱动晶体管 121 的漏极-源极电流的驱动电流 I_{ds} 越大时, 电势校正值 ΔV 越大。相反, 当驱动晶体管 121 的驱动电流 I_{ds} 越小时, 电势校正值 ΔV 越小。以此方式, 依赖于驱动电流 I_{ds} 确定电势校正值 ΔV 。当信号幅度 V_{in} 越高时, 驱动电流 I_{ds} 越大, 并且电势校正值 ΔV 的绝对值也越大。因此, 可以实现与发光亮度级相关联的迁移率校正。此时, 写入和迁移率校正时段 H 不必恒定。相反, 在某些情况下, 依赖于驱动电流 I_{ds} 进行调整是优选的。例如, 优选地, 如果驱动电流 I_{ds} 大, 则将迁移率校正时段 t 设置得稍短, 相反, 如果驱动电流 I_{ds} 小, 则将写入和迁移率校正时段 H 设置得稍长。

[0195] 如上所述, 迁移率校正是在将对应于视频信号 V_{sig} 的驱动电压写到保持电容 120 的同时、将电流经由驱动晶体管 121 提供到保持电容 120 的处理。在此迁移率校正中, 通过如上所述在写入视频信号 V_{sig} 的同时使得电流流过驱动晶体管 121, 升高源极电势 V_s (第二节点的电势)。然而, 在某些情况下, 源极电势 V_s 到达有机 EL 元件 127 的(发光部分 ELP 的) 阈值电压 V_{thEL} , 并且有机 EL 元件 127 变为接通的状态。由此, 阻止了反映驱动晶体管 121 的迁移率 μ 的源极电势 V_s 的上升, 并且不正常地执行校正操作, 这导致一致性劣化。例如, 如

果使用其迁移率 μ 过大(高)的驱动晶体管 121,则过度执行迁移率校正。因此,紧挨发光之前的栅极-源极电压 V_{gs} 的崩溃(collapse)出现,并且出现显著的亮度下降和一致性下降。为了抑制此不利影响,例如应当将迁移率校正脉冲的宽度设小。然而,实际上,在具有小宽度迁移率校正脉冲的操作的情况下,考虑到电路配置、延迟和其他方面,脉冲宽度的设置和管理是困难的。例如,如果使用 MOSFET,则过度执行迁移率校正,因为其迁移率 μ 高。因此,迁移率校正脉冲的宽度必须设置为大约几纳秒以防止亮度下降。控制宽度如此小的脉冲很困难。考虑到这一点,期望在不将迁移率校正脉冲的宽度设小的情况下(基本保持当前条件的情况下)解决问题。

[0196] [针对显示不均匀现象的对策]

[0197] 图 11 是用于说明关注于针对由于迁移率校正时段中的有机 EL 元件 127 的接通现象而导致的显示不均匀的对策的、实施例示例 1 的像素电路的驱动方法的时序图。图中所示的示例是作为第一节点的节点 ND121 的初始化操作(初始化时段 D)的次数仅为 1、并且重复阈值校正操作三次的情况示例。

[0198] 本实施例采用通过在“对应于迁移率校正的特定时段”中阻断电光元件的电流路径来解决由于迁移率校正时段中的电光元件的接通现象而导致的显示不均匀现象的方法。此配置可以在不将迁移率校正脉冲的宽度设小的情况下(在基本保持当前条件的情况下)防止电光元件由于迁移率校正时段中第二节点的电势改变而接通。“对应于迁移率校正的特定时段”是通过在基本上“迁移率校正时段”中阻断电光元件的电流路径而防止电光元件接通的时段就足够了。因此,在两个时段之间可能存在一些差别。具体地,防止电光元件在迁移率校正中接通就足够了。因此,使得在迁移率校正中没有电流流到电光元件就足够了。替代地,即使允许电流流动,在接通之前中断电流也就足够了,并且电流可以在迁移率校正时段中的某些时段中流到电光元件,只要在迁移率校正中电光元件不接通。

[0199] 例如,实施例示例 1 采用通过在“对应于迁移率校正的特定时段”中阻断节点 ND122 (第二节点)和有机 EL 元件 127 的阳极端 A (电光元件的一端)之间的电连接来解决显示不均匀现象的方法。此配置可以避免迁移率校正时段中节点 ND122 的电势改变传递到有机 EL 元件 127 的阳极端,并且可以防止有机 EL 元件 127 在迁移率校正中接通。例如,如图 6 和图 7 所示,在实施例示例 1 的像素电路 10A 中,在驱动晶体管 121 的源极端(ND122:第二节点)和有机 EL 元件 127 的一端(在图中,阳极端 A)之间提供电流路径控制晶体管 612,并且将通过倒相器 612 对写入驱动脉冲 WS 进行逻辑反转而获得的控制脉冲 NDS 提供到其控制输入端。实施例示例 1 具有在“对应于迁移率校正的特定时段”和迁移率校正时段之间几乎不存在“差别”的形式。因此,可以与迁移率校正的开始几乎同时地阻断节点 ND122 和有机 EL 元件 127 的阳极端 A 之间的电连接。此外,可以与随后的发光时段 I 的开始(迁移率校正的结束)几乎同时地将节点 ND122 电连接到有机 EL 元件 127 的阳极端 A。

[0200] 在迁移率校正处理——其是将写入驱动脉冲 WS 设为激活 H 以将采样晶体管 125 转为通状态、从而在将对应于视频信号 V_{sig} 的驱动电压写到保持电容 120 的同时将电流经由驱动晶体管 121 提供到保持电容 120 的处理——的时段中,控制脉冲 NDS 处于 L 电平,并且电流路径控制晶体管 612 处于断状态。因此,在迁移率校正时段(在图中,写入和迁移率校正时段 H)中,尽管源极电势 V_s (第二节点的电势)上升,有机 EL 元件 127 也不变为接通的状态。这可以消除执行不适当的迁移率校正并导致一致性劣化的现象。

[0201] 如果紧挨在电流路径控制晶体管 612 设为通状态之前的节点 ND122 的电势(源极电势 V_s)与有机 EL 元件 127 的阳极端 A 的电势不同,则紧挨伴随将电流路径控制晶体管 612 设置为通状态的连接之后,节点 ND122 (即,有机 EL 元件 127 的阳极端 A)的电势(源极电势 V_s)和节点 ND121 (栅极电势 V_g)的电势稍微下降。然而,通常,这不会导致问题。

[0202] [实施例示例 2]

[0203] 图 12 和图 13 是示出实施例示例 2 的像素电路 10B 以及包括此像素电路 10B 的显示装置的一个形式的图。在像素阵列部分 102 中包括实施例示例 2 的像素电路 10B 的显示装置将称为实施例示例 2 的显示装置 1B。图 12 示出基本配置(一个像素),并且图 13 示出具体配置(整个显示装置)。尽管图 13 示出图 7 的配置的修改示例,但是对于图 8 的配置也可以进行相同的修改。

[0204] 在实施例示例 2 中,等于有机 EL 元件 127 的寄生电容 C_{el} 的辅助电容连接到对于每个像素电路 10B 的节点 ND122。具体地,如图 12 和图 13 所示,像素电路 10B 在驱动晶体管 121 的源极端(节点 ND122)和电源线 105DSL 之间具有辅助电容 614。尽管图中未示出,但是辅助电容 614 可以提供在驱动晶体管 121 的源极端(节点 ND122)和阴极布线 cath 或另一基准电势节点之间。尽管图中未示出,但是可以提供能够按需阻断辅助电容 614 的连接效果(即,至辅助电容 614 的电流路径)的开关晶体管。例如,如同图中提供 SW,进行配置以便能够按需阻断辅助电容 614 和电源线 105DSL 或阴极布线 cath 或另一基准电势节点之间的连接。此“按需”意味着对应于电流路径控制晶体管 612 的通状态的特定时段(优选地,同一时段)。优选地,辅助电容 614 的电容 C_{sub} 与有机 EL 元件 127 的(发光部分 ELP 的)寄生电容 C_{el} 基本相等。

[0205] 在实施例示例 1 的情况下,在电流路径控制晶体管 612 的断状态的时段中,有机 EL 元件 127 的(发光部分 ELP 的)寄生电容 C_{el} 与节点 ND122 电隔离。因此,节点 ND122 的电势改变不施加到有机 EL 元件 127 的阳极端 A,并且可以防止有机 EL 元件 127 变为接通状态。然而,因为来自驱动晶体管 121 的电流全部用在保持电容 120 一侧的充电电流,所以迁移率校正时段和阈值校正时段的工作状态与电流路径控制晶体管 612 不存在时的不同。在实施例示例 2 中,考虑到这一点,提供辅助电容 614,使得在电流路径控制晶体管 612 的断状态的时段中,迁移率校正时段和阈值校正时段的工作状态也可以与不存在电流路径控制晶体管 612 时的基本相同。此外,优选地,其电容 C_{sub} 设置为与有机 EL 元件 127 的寄生电容 C_{el} 基本相等。在图中示出的示例中,辅助电容 614 在电流路径控制晶体管 612 的通状态的时段中也保持连接。然而,通常这不会导致特别的不便。如果当其保持连接时导致不便,则如上所述提供能够在电流路径控制晶体管 612 的通状态的时段中阻断其间的连接的开关晶体管。

[0206] [实施例示例 3]

[0207] 图 14 到图 16 是示出实施例示例 3 的像素电路 10C 和包括此像素电路 10C 的显示装置的一个形式的图。在像素阵列部分 102 中包括实施例示例 3 的像素电路 10C 的显示装置将称为实施例示例 3 的显示装置 1C。图 14 示出基本配置(一个像素),并且图 15 示出具体配置(整个显示装置)。尽管图 15 示出对实施例示例 2 的图 13 的配置的修改示例,但是对于实施例示例 1 的图 7 和图 8 的配置,也可以进行相同的修改。图 16 是用于说明关注于针对由于迁移率校正时段中有机 EL 元件 127 的接通现象而导致的显示不均匀的对策的、实施例示例 3 的像素电路的驱动方法的时序图。

[0208] 如图 14 和图 15 所示,在实施例示例 3 中,替代提供倒相器 616,在像素阵列部分 102 外部提供独立于写入驱动脉冲 WS 执行电流路径控制晶体管 612 的通 / 断控制的电流路径控制扫描器 611。电流路径控制扫描器 611 和电流路径控制晶体管 612 配置控制部分,该控制部分与将对应于视频信号的驱动电压写到保持电容的同时将电流经由驱动晶体管提供到保持电容的处理相关联地,执行显示部分的电流路径的阻断控制。

[0209] 电流路径控制扫描器 611 生成用于在“对应于迁移率校正的特定时段”中阻断有机 EL 元件 127 (电光元件)的电流路径的控制脉冲 NDS,并将共同的控制脉冲 NDS 经由电流路径控制扫描线 612DS,提供到同一行上的电流路径控制晶体管 612 的控制输入端。换句话说,“对应于迁移率校正的特定时段”是“与将对应于视频信号的驱动电压写到保持电容的同时、将电流经由驱动晶体管提供到保持电容的处理相对应的特定时段”。

[0210] 在实施例示例 1 和实施例示例 2 中,通过倒相器 616 对写入驱动脉冲 WS 进行逻辑反转而生成控制脉冲 NDS。替代地,尽管图中未示出,如果 p 沟道晶体管用作电流路径控制晶体管 612,则写入驱动脉冲 WS 自身用作控制脉冲 NDS。因此,在控制脉冲 NDS 的定时设置上没有灵活性。因此,电流路径控制晶体管 612 的通 / 断操作基本上是由于采样晶体管 125 的通 / 断操作的互补操作,并且与写入驱动脉冲相关联地控制有机 EL 元件 127 的电流路径的开 / 关。相反,在实施例示例 3 中,可以与写入驱动脉冲 WS 无关地生成控制脉冲 NDS。因此,控制脉冲 NDS 的定时设置具有灵活性,并且可以与写入驱动脉冲无关地控制有机 EL 元件 127 的电流路径的开 / 关。例如,如图 16 所示,控制脉冲 NDS 还可以在阈值校正时段 E 中设为 H 状态,并且仅在迁移率校正时段(在此示例中,写入和迁移率校正时段 H)中设为 L 状态。在实施例示例 1 和实施例示例 2 中,当在阈值校正时段 E 的结束定时将电流路径控制晶体管 612 转为通状态时,在所添加的电流路径控制晶体管 612 的接通的时刻,栅极电势 V_g 和源极电势 V_s 改变,这是因为,紧挨在接通之前的源极电势 V_s 与有机 EL 元件 127 的阳极端 A 的电势不同。相反,在实施例示例 3 中,电流路径控制晶体管 612 在阈值校正时段 E 中也处于通状态。因此,可以完全消除提供电流路径控制晶体管 612 对阈值校正处理的影响。

[0211] 如图 16 中由虚线所示,还可以在写入和迁移率校正时段 H 的前一半中将控制脉冲 NDS 保持在 H 状态,并且仅在后一半中将控制脉冲 NDS 设为 L 状态。在此情况下,有机 EL 元件 127 的阳极端 A 的电势可以升高到有机 EL 元件 127 在写入和迁移率校正时段 H 的前一半中不接通的程度。这可以减少紧挨电流路径控制晶体管 612 设为通状态之前的节点 ND122 的电势(源极电势 V_s)和有机 EL 元件 127 的阳极端 A 的电势之间的差别。这对于控制脉冲 NDS 仅在写入和迁移率校正时段 H 的前一半中设为 L 状态、并且控制脉冲 NDS 在后一半中设为 H 状态时也是同样的。因此,与实施例示例 1 和实施例示例 2 中相比,可以使得紧挨随着电流路径控制晶体管 612 设为通状态的连接之后的节点 ND122 (即,有机 EL 元件 127 的阳极端 A)的电势(源极电势 V_s)和节点 ND121 的电势(栅极电势 V_g)的改变更小。

[0212] [实施例示例 4]

[0213] 图 17 是用于说明实施例示例 4 的图。实施例示例 4 是关于配备有应用了上述技术的显示装置的电子设备的情况示例,所述技术用于抑制和消除由于迁移率校正时段中的有机 EL 元件 127 的接通现象而导致的显示不均匀。本实施例的显示不均匀抑制处理可以应用到各种电子设备使用的具有电流驱动显示元件的显示装置,该各种电子设备如游戏机、电子书、电子字典和蜂窝电话。

[0214] 例如,图 17A 是示出当电子设备 700 是电视接收机 702 时的外观示例的透视图,电视接收机 702 利用作为图像显示装置的一个示例的显示模块 704。电视接收机 702 具有显示模块 704 布置在由基板 706 支撑的前面板 703 的前表面上、并且在显示表面上提供滤光玻璃 705 的结构。图 17B 是示出当电子设备 700 是数字相机 712 时的外观示例。数字相机 712 包括显示模块 714、控制开关 716、快门按钮 717 和其他组件。图 17C 是示出当电子设备 700 是摄像机 722 时的外观示例的图。在摄像机 722 中,在主体 723 的前侧提供用于对被摄体进行成像的成像透镜 725,此外,布置了显示模块 724、拍摄开始/停止开关 726 等。图 17D 是示出当电子设备 700 是计算机 732 时的外观示例的图。计算机 732 包括下机架 733a、上机架 733b、显示模块 734、网络相机 735、键盘 736 等。图 17E 是示出当电子设备 700 是蜂窝电话 742 时的外观示例的图。蜂窝电话 742 是可折叠型,并且包括上机架 743a、下机架 743b、显示模块 744a、副显示器 744b、相机 745、耦合部分 746 (在此示例中,铰链部分)、画面灯 747 等。

[0215] 显示模块 704、显示模块 714、显示模块 724、显示模块 734、显示模块 744a 和副显示器 744b 通过使用本实施例的显示装置制造。由此,各个电子设备 700 可以校正由于驱动晶体管的阈值电压和迁移率的变化(和 k 的变化)而导致的亮度变化。此外,它们可以抑制和消除由于迁移率校正时段中有机 EL 元件 127 的接通现象而导致的显示不均匀,并且可以以高图像质量执行显示。

[0216] 尽管通过使用实施例说明本说明书中公开的技术,但是权利要求中提出的内容的技术范围不限于上述实施例中描述的范围。可以对上述实施例添加各种改变或改进,而不背离本说明书中公开的技术的主旨,并且添加改变或改进的这种形式也包括在本说明书中公开的技术的技术范围内。上述实施例不限于根据权利要求的技术,并且对于作为本说明书中公开的技术的主题的问题的解决方案,实施例中说明的特性的全部组合不总是必需的。各种阶段的技术包括在上述实施例中,并且可通过多个公开的构成需求中的适当组合提取各种技术。即使从实施例中示出的所有构成需求移除若干构成需求,移除了若干构成需求的此配置也可以提取为本说明书中公开的技术,只要获得对作为本说明书中公开的技术的主题的问题有反应的效果。

[0217] 例如, n 沟道晶体管用作实施例示例 1 到实施例示例 3 中的电流路径控制晶体管 612。然而,这不是必需的,并且还可以使用 p 沟道晶体管。在此情况下,具有与写入驱动脉冲 WS 的极性相同极性的控制脉冲提供到此 p 沟道晶体管的控制输入端。

[0218] 在实施例示例 1 到实施例示例 3 中,电流路径控制晶体管 612 提供在节点 $ND122$ 和有机 EL 元件 127 的阳极端 A 之间。然而,这不是必需的,并且可以采用另外配置,只要可以在“对应于迁移率校正的特定时段”中控制有机 EL 元件 127 的电流路径的开关。例如,尽管图中未示出,但是电流路径控制晶体管 612 可以提供在有机 EL 元件 127 的阴极端 K 和阴极布线 $cath$ 之间。

[0219] 此外,关于抑制由于在将对应于视频信号的驱动电压写到保持电容的同时、将电流经由驱动晶体管提供到保持电容的处理(对应于迁移率校正处理)中的电光元件的接通而导致的显示不均匀,进行配置以便能够执行控制以至少防止电光元件在此处理时段中接通就足够了,并且只要满足此条件,可以采用各种配置。不必通过如实施例示例 3 那样在像素电路外提供的控制部分 109 (在上述实施例中,电流路径控制扫描器 611) 设计像素电路

10 的控制定时来实现处理此问题的配置。用于处理此问题的电路元件可以包括在如实施例 1 和实施例 2 中的像素电路中。即,可以对每个像素电路提供电流路径阻断控制部分,其与将对应于视频信号的驱动电压写到保持电容的同时、将电流经由驱动晶体管提供到保持电容的处理相关联地,阻断电光元件的电流路径。

[0220] 替代地,与实施例 3 中在像素电路 10 外提供独立的电流路径控制扫描器 611 不同,可利用由另一扫描器输出的驱动脉冲,通过逻辑电路生成控制脉冲 NDS,并且可通过控制脉冲 NDS 控制电流路径控制晶体管 612。

[0221] 作为与对应于视频信号的驱动电压写到保持电容的处理相关联地阻断电光元件的电流路径的电子组件,电流路径控制晶体管 612 用作电流路径控制晶体管。然而,可使用另一开关组件。显然,可以采用例如通过在 n 沟道和 p 沟道之间互换晶体管、并与此互换相关联地反转电源和信号的极性而获得的互补配置。

[0222] 当考虑到上述实施例的描述时,根据专利权利要求的范围中提出的权利要求的技术是一个示例,并且例如提取以下技术。下面,将列出所述技术。

[0223] [附加项 1]

[0224] 一种像素电路,包括:

[0225] 显示部分;

[0226] 保持电容;

[0227] 写入晶体管,将对应于视频信号的驱动电压写到保持电容;以及

[0228] 驱动晶体管,基于写到保持电容的驱动电压驱动显示部分;

[0229] 其中,配置像素电路,以便能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地,控制显示部分的电流路径的开关。

[0230] [附加项 2]

[0231] 如附加项 1 所述的像素电路,

[0232] 其中,执行控制,使得在与将视频信号经由写入晶体管提供到驱动晶体的控制输入端和保持电容的一端的同时、将电流经由驱动晶体管提供到保持电容的处理相对应的特定时段中,阻断显示部分的电流路径。

[0233] [附加项 3]

[0234] 如附加项 1 或附加项 2 所述的像素电路,还包括:

[0235] 电流路径控制晶体管,能够控制显示部分的电流路径的开关。

[0236] [附加项 4]

[0237] 如附加项 3 所述的像素电路,

[0238] 其中,与用于控制写入晶体管的写入驱动脉冲相关联地控制电流路径控制晶体管。

[0239] [附加项 5]

[0240] 如附加项 3 所述的像素电路,

[0241] 其中,与用于控制写入晶体管的写入驱动脉冲无关地控制电流路径控制晶体管。

[0242] [附加项 6]

[0243] 如附加项 1 至附加项 5 的任一所述的像素电路,

[0244] 其中,辅助电容的一端连接到保持电容的另一端和驱动晶体管的一个主电极端之

间的连接节点 ;以及

[0245] 辅助电容的另一端连接到预定基准电势节点。

[0246] [附加项 7]

[0247] 如附加项 6 所述的像素电路，

[0248] 其中，辅助电容具有与显示部分的寄生电容的电容值基本相同的电容值。

[0249] [附加项 8]

[0250] 如附加项 6 或附加项 7 所述的像素电路，

[0251] 其中，配置辅助电容的连接，以便能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地被阻断。

[0252] [附加项 9]

[0253] 如附加项 1 至附加项 8 的任一所述的像素电路，

[0254] 其中，将视频信号经由写入晶体管提供到驱动晶体管的控制输入端和保持电容的一端、同时将电流经由驱动晶体管提供到保持电容的处理用于校正驱动晶体管的迁移率的迁移率校正处理。

[0255] [附加项 10]

[0256] 如附加项 1 至附加项 9 的任一所述的像素电路，

[0257] 其中，在驱动晶体管的阈值电压的校正处理之后，执行将电流经由驱动晶体管提供到保持电容的处理。

[0258] [附加项 11]

[0259] 如附加项 10 所述的像素电路，

[0260] 其中，在阈值电压的校正处理中，不阻断显示部分的电流路径。

[0261] [附加项 12]

[0262] 如附加项 1 至附加项 11 的任一所述的像素电路，还包括：

[0263] 像素部分，配置为包括排列的显示部分，

[0264] 其中，特性控制部分控制对于每个显示部分的驱动晶体管的特性。

[0265] [附加项 13]

[0266] 如附加项 12 所述的像素电路，

[0267] 其中，显示部分以二维矩阵方式排列在像素部分中。

[0268] [附加项 14]

[0269] 如附加项 1 至附加项 13 的任一所述的像素电路，还包括：

[0270] 控制部分，与将对应于视频信号的驱动电压写到保持电容、同时将电流经由驱动晶体管提供到保持电容的处理相关联地，执行显示部分的电流路径的阻断控制。

[0271] [附加项 15]

[0272] 如附加项 1 至附加项 14 的任一所述的像素电路，

[0273] 其中，显示部分是自发光型。

[0274] [附加项 16]

[0275] 如附加项 15 所述的像素电路，

[0276] 其中，显示部分具有有机电致发光部分。

[0277] [附加项 17]

[0278] 一种显示装置,包括:

[0279] 显示元件,被排列和包括显示部分、保持电容、写入晶体管和驱动晶体管,所述写入晶体管将对应于视频信号的驱动电压写到保持电容,所述驱动晶体管基于写到保持电容的驱动电压驱动显示部分;以及

[0280] 控制部分,能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地,控制显示部分的电流路径的开关。

[0281] [附加项 18]

[0282] 如附加项 17 所述的显示装置,

[0283] 其中,对每个显示元件提供能够控制显示部分的电流路径的开关的电流路径控制晶体管,以及

[0284] 提供执行电流路径控制晶体管的通/断控制的电流路径控制扫描器。

[0285] [附加项 19]

[0286] 一种电子设备,包括:

[0287] 像素部分,配置为包括显示元件,所述显示元件被排列和包括显示部分、保持电容、写入晶体管和驱动晶体管,所述写入晶体管将对应于视频信号的驱动电压写到保持电容,所述驱动晶体管基于写到保持电容的驱动电压驱动显示部分;

[0288] 信号生成器,生成要提供到像素部分的视频信号;以及

[0289] 控制部分,能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地,控制显示部分的电流路径的开关。

[0290] [附加项 20]

[0291] 一种用于驱动包括驱动显示部分的驱动晶体管的像素电路的方法,所述方法包括:

[0292] 与将对应于视频信号的驱动电压写到保持电容的处理相关联地,控制显示部分的电流路径的开关。

[0293] 本技术包含与 2011 年 5 月 13 日提交到日本专利局的日本优先权专利申请 JP2011-107911 中公开的主题相关的主题,其全部内容通过引用合并于此。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9

< 发光时段 B >




图 10A

< 放电时段 C >




图 10B

< 初始化时段 D >




图 10C

< 阈值校正时段 E >




图 10D

<另一行的写入时段 F>




图 10E

<写入和迁移率校正时段 H>




图 10F

<发光时段 I>




图 10G




图 11




图 12




图 13




图 14




图 15




图 16




图 17A




图 17B




图 17C




图 17D




图 17E