

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2013-58207
(P2013-58207A)

(43) 公開日 平成25年3月28日(2013.3.28)

(51) Int.Cl.	F I	テーマコード (参考)
G06F 11/28 (2006.01)	G06F 11/28 315A	5B042
G06F 9/48 (2006.01)	G06F 9/46 310K	
G06F 9/46 (2006.01)	G06F 9/46 410	

審査請求 有 請求項の数 1 O L 外国語出願 (全 25 頁)

(21) 出願番号 特願2012-209762 (P2012-209762)
 (22) 出願日 平成24年9月24日 (2012.9.24)
 (62) 分割の表示 特願2009-537298 (P2009-537298) の分割
 原出願日 平成19年11月12日 (2007.11.12)
 (31) 優先権主張番号 11/560, 217
 (32) 優先日 平成18年11月15日 (2006.11.15)
 (33) 優先権主張国 米国 (US)

(71) 出願人 595020643
 クアアルコム・インコーポレイテッド
 QUALCOMM INCORPORATED
 アメリカ合衆国、カリフォルニア州 92121-1714、サン・ディエゴ、モアハウス・ドライブ 5775
 (74) 代理人 100108855
 弁理士 蔵田 昌俊
 (74) 代理人 100109830
 弁理士 福原 淑弘
 (74) 代理人 100088683
 弁理士 中村 誠
 (74) 代理人 100103034
 弁理士 野河 信久

最終頁に続く

(54) 【発明の名称】 マルチスレッド化デジタル信号プロセッサに関する非侵入型、スレッド選択式デバッグ方法及びシステム

(57) 【要約】 (修正有)

【課題】 マルチスレッド化DSPにおけるリアルタイムの挙動に対して非侵襲的にデバッグを行う。

【解決手段】 ISDBがDSP動作に関してイネーブルにされ(132)、ハードウェアブレークポイント134、ソフトウェアブレークポイント136、ETMブレークポイント140、JTAGブレークポイント142、または、外部ブレークポイント144が存在すると、デバッグ動作138に進む。ISTEPデバッグが有効である場合は、ISTEPデバッグ150を行う。命令スタッキング動作が有効である場合は、命令スタッキング動作154を行う。コアDSPリセット命令がデバッグ動作によって生成されている場合は、コアDSPデジタル信号プロセッサをリセットする(156)。

【選択図】 図6




FIG. 6

【特許請求の範囲】**【請求項 1】**

マルチスレッド化デジタル信号プロセッサをデバッグするための非侵入型方法であって、

前記マルチスレッド化デジタル信号プロセッサの少なくとも 1 つ以上のスレッドを用いて複数の処理命令をマルチスレッド化プロセスにおいて実行することと、

少なくとも 1 つのデバッグイベントを生成するための 1 つ以上のブレークポイント命令を識別することと、

前記ブレークポイント命令のうちの少なくとも 1 つを実行することに応じて前記少なくとも 1 つのデバッグイベントを生成することと、

前記少なくとも 1 つのデバッグイベントに応じて複数のデバッグ命令を実行することであって、前記デバッグ命令は、前記マルチスレッド化デジタル信号プロセッサの少なくとも 1 つ以上のスレッドをデバッグモードに移行させることによって前記マルチスレッド化デジタル信号プロセッサにおいて前記複数の処理命令を前記実行することを非侵入方式でデバッグするためのデバッグ命令であることと、

前記複数のデバッグ命令を前記実行することを報告するために前記複数のデバッグ命令を前記実行することからの少なくとも 1 つのデバッグリターンを生成すること、とを備える、非侵入型方法。

【請求項 2】

前記少なくとも 1 つのデバッグイベントは、前記マルチスレッド化デジタル信号プロセッサ内において内部生成されたインスタンスに応じて発生する請求項 1 に記載の方法。

【請求項 3】

前記少なくとも 1 つのデバッグイベントは、前記マルチスレッド化デジタル信号プロセッサ内において外部生成されたインスタンスに応じて発生する請求項 1 に記載の方法。

【請求項 4】

前記少なくとも 1 つのデバッグイベントは、前記マルチスレッド化デジタル信号プロセッサ内においてプログラムカウンタが予め決められたカウントに達することに応じて発生する請求項 1 に記載の方法。

【請求項 5】

前記マルチスレッド化デジタル信号プロセッサの前記少なくとも 1 つ以上のスレッドは、前記デバッグモードから出る請求項 1 に記載の方法。

【請求項 6】

少なくとも 1 つ以上の命令スタッキング命令は、前記マルチスレッド化デジタル信号プロセッサの動作に関連する予め決められたデバッグアルゴリズムを実行する請求項 1 に記載の方法。

【請求項 7】

前記マルチスレッド化デジタル信号プロセッサ内の前記少なくとも 1 つ以上のデバッグ命令は、前記複数のデバッグ命令を前記実行することと前記複数の処理命令を前記実行することとの間において JTAG インタフェースインタフェースを用いる請求項 1 に記載の方法。

【請求項 8】

マルチスレッド化デジタル信号プロセッサを非侵入方式でデバッグするための動作に関するシステムであって、

デジタル信号マルチスレッド化プロセスにおいて複数の処理命令を実行するための前記マルチスレッド化デジタル信号プロセッサの 1 つ以上のスレッドと、

少なくとも 1 つのデバッグイベントを生成するための一組のブレークポイント命令と、

前記ブレークポイント命令のうちの少なくとも 1 つを実行することに応じて少なくとも

10

20

30

40

50

1つのデバッグイベントを生成するためのデバッグイベント生成命令と、

前記少なくとも1つのデバッグイベントに応じて前記複数のデバッグ命令を実行するための前記スレッドのうちの1つ以上であって、前記複数のデバッグ命令は、前記マルチスレッド化デジタル信号プロセッサの少なくとも1つ以上のスレッドをデバッグモードに移行させることによって前記マルチスレッド化デジタル信号プロセッサにおいて前記複数の処理命令を前記実行することを非侵入方式でデバッグするためのデバッグ命令である前記スレッドのうちの1つ以上と、

前記マルチスレッド化デジタル信号プロセッサの前記少なくとも1つ以上のスレッドにおいて前記複数のデバッグ命令を前記実行することを報告するために前記複数のデバッグ命令を前記実行することからの少なくとも1つのデバッグリターンを生成するためのデバッグリターン命令と、を備える、システム。

10

【請求項9】

前記マルチスレッド化デジタル信号プロセッサ内においてプログラムカウンタが予め決められたカウントに達することに応じて前記デバッグイベントが発生するための回路と命令とをさらに備える請求項8に記載のシステム。

【請求項10】

前記マルチスレッド化デジタル信号プロセッサの前記少なくとも1つ以上のスレッドを前記デバッグモードから出すための回路と命令とをさらに備える請求項8に記載のシステム。

【請求項11】

前記マルチスレッド化デジタル信号プロセッサの動作に関連する予め決められたデバッグアルゴリズムを実行するための一組の命令スタッキング命令をさらに備える請求項8に記載のシステム。

20

【請求項12】

JTAGインタフェースを用いて前記マルチスレッド化デジタル信号プロセッサを非侵入方式でデバッグするための回路と命令とをさらに備える請求項8に記載のシステム。

【請求項13】

パーソナル電子デバイスをサポートするための動作に関するマルチスレッド化デジタル信号プロセッサであって、マルチスレッド化処理中にデバッグするための非侵入型手段を備え、

30

前記マルチスレッド化デジタル信号プロセッサの少なくとも1つ以上のスレッドを用いてマルチスレッド化プロセスにおいて複数の処理命令を実行するための手段と、

少なくとも1つのデバッグイベントを生成するための1つ以上のブレークポイント命令を識別するための手段と、

前記ブレークポイント命令のうちの少なくとも1つを実行することに応じて少なくとも1つのデバッグイベントを生成するための手段と、

前記少なくとも1つのデバッグイベントに応じて前記複数のデバッグ命令を実行するための手段であって、前記デバッグ命令は、前記マルチスレッド化デジタル信号プロセッサの少なくとも1つ以上のスレッドをデバッグモードに移行させることによって前記マルチスレッド化デジタル信号プロセッサにおいて前記複数の処理命令を前記実行することを非侵入方式でデバッグするためのデバッグ命令である手段と、

40

前記マルチスレッド化デジタル信号プロセッサの前記少なくとも1つ以上のスレッドにおいて前記複数のデバッグ命令を前記実行することを報告するために前記複数のデバッグ命令を前記実行することからの少なくとも1つのデバッグリターンを生成するための手段と、を備える、マルチスレッド化デジタル信号プロセッサ。

【請求項14】

前記マルチスレッド化デジタル信号プロセッサ内において内部生成されたインスタンスに応じて前記デバッグイベントが発生するための手段をさらに備える請求項13に記載のデジタル信号プロセッサシステム。

【請求項15】

50

前記マルチスレッド化デジタル信号プロセッサ内において外部生成されたインスタンスに応じて前記デバッグイベントが発生するための手段をさらに備える請求項 13 に記載のマルチスレッド化デジタル信号プロセッサ。

【請求項 16】

前記マルチスレッド化デジタル信号プロセッサ内においてプログラムカウンタが予め決められたカウントに達することに応じて前記デバッグイベントが発生するための手段をさらに備える請求項 13 に記載のマルチスレッド化デジタル信号プロセッサ。

【請求項 17】

前記マルチスレッド化デジタル信号プロセッサの前記少なくとも 1 つ以上のスレッドを前記デバッグモードから出すための手段をさらに備える請求項 13 に記載のマルチスレッド化デジタル信号プロセッサ。

10

【請求項 18】

前記マルチスレッド化デジタル信号プロセッサの動作に関連する予め決められたデバッグアルゴリズムを実行するための命令をスタッフィングするための手段をさらに備える請求項 13 に記載のマルチスレッド化デジタル信号プロセッサ。

【請求項 19】

前記複数のデバッグ命令を前記実行することと前記複数の処理命令を前記実行することとの間において JTAG インタフェースを用いるための手段をさらに備える請求項 13 に記載のマルチスレッド化デジタル信号プロセッサ。

【請求項 20】

マルチスレッド化デジタル信号プロセッサを非侵入方式でデバッグするための前記マルチスレッド化デジタル信号プロセッサにおける処理命令に関してここにおいて具現化されたコンピュータによって読み取り可能なプログラムコード手段を有するコンピュータによって使用可能な媒体であって、

20

前記マルチスレッド化デジタル信号プロセッサの少なくとも 1 つ以上のスレッドを用いてマルチスレッド化プロセスにおいて複数の処理命令を実行するためのコンピュータによって読み取り可能なプログラムコード手段と、

少なくとも 1 つのデバッグイベントを生成するために 1 つ以上のブレークポイント命令を識別するためのコンピュータによって読み取り可能なプログラムコード手段と、

前記ブレークポイント命令のうちの少なくとも 1 つを実行することに応じて少なくとも 1 つのデバッグイベントを生成するためのコンピュータによって読み取り可能なプログラムコード手段と、

30

前記少なくとも 1 つのデバッグイベントに応じて前記複数のデバッグ命令を実行するためのコンピュータによって読み取り可能なプログラムコード手段であって、前記デバッグ命令は、前記マルチスレッド化デジタル信号プロセッサの少なくとも 1 つ以上のスレッドをデバッグモードに移行させることによって前記マルチスレッド化デジタル信号プロセッサにおいて前記複数の処理命令を前記実行することを非侵入方式でデバッグするためのデバッグ命令であるコンピュータによって読み取り可能なプログラムコード手段と、

前記マルチスレッド化デジタル信号プロセッサの前記少なくとも 1 つ以上のスレッドにおいて前記複数のデバッグ命令を前記実行することを報告するために前記複数のデバッグ命令を前記実行することからの少なくとも 1 つのデバッグリターンを生成するためのコンピュータによって読み取り可能なプログラムコード手段と、を備える、コンピュータによって使用可能な媒体。

40

【請求項 21】

前記少なくとも 1 つのデバッグイベントであって、前記マルチスレッド化デジタル信号プロセッサ内において内部生成されたインスタンスに応じて発生するデバッグイベント、に応じて前記複数のデバッグ命令を実行するためのコンピュータによって読み取り可能なプログラムコード手段をさらに備える請求項 20 に記載のコンピュータによって使用可能な媒体。

50

【発明の詳細な説明】

【技術分野】

【0001】

開示される主題は、データ通信に関するものである。本開示は、より具体的には、マルチスレッド化デジタル信号プロセッサに関する斬新な及び改良された非侵入型、スレッド選択式デバッグ方法及びシステムに関するものである。

【背景技術】

【0002】

電気通信及びその他の種類の電子装置とそれをサポートする映像、複雑な音声、テレビ会議及びその他のリッチソフトウェアアプリケーションでは、信号処理を含むことがますます多くなっている。信号処理は、複雑であるが反復的なアルゴリズムにおいて高速な数学計算及びデータ生成を行うことが要求される。多くのアプリケーションは、リアルタイムでの演算が要求され、すなわち、信号は時間の連続関数であり、数値処理のためにサンプリングしてデジタル信号に変換しなければならない。プロセッサは、到着したサンプルに関する個別の演算を行うアルゴリズムを実行しなければならない。デジタル信号プロセッサ(DSP)のアーキテクチャは、該アルゴリズムを処理するように最適化される。優れた信号処理エンジンの特徴は、高速で柔軟な算術演算ユニットと、演算ユニットへの又は演算ユニットからの制限されないデータフローと、演算ユニット内における拡張された精密な動的範囲と、デュアルアドレス生成器と、効率的なプログラムシーケンシングと、プログラミングの容易さと、を含む。

【0003】

DSP技術の1つの有望な用途は、通信システム、例えば、衛星又は地上リンクを通じたのユーザー間における音声とデータの通信をサポートする符号分割多元接続(CDMA)システム、を含む。多元接続通信システムにおけるCDMA技術の使用は、“SPREAD SPECTRUM MULTIPLE ACCESS COMMUNICATION SYSTEM USING SATELLITE OR TERRESTRIAL REPEATERS”(衛星又は地上中継器を用いた拡散スペクトル多元接続通信システム)という題名を有する米国特許番号4,901,307及び“SYSTEM AND METHOD FOR GENERATING WAVEFORMS IN A CDMA CELLULAR TELEHANDSET SYSTEM”(CDMAセルラーテレハンドセットシステムにおいて波形を生成するためのシステム及び方法)という題名を有する米国特許番号5,103,459において開示されており、両特許とも、請求される主題の譲受人に譲渡されている。

【0004】

CDMAシステムは、典型的には、1つ以上の基準に準拠するように設計される。1つの該第1世代の基準は、“二重モード広帯域拡散スペクトルセルラーシステムに関するTIA/EIA/IS-95端末-基地局互換性基準”であり、以下ではIS-95基準と呼ばれる。IS-95CDMAシステムは、音声データ及びパケットデータを送信することができる。第1世代よりも効率的にパケットデータを送信することができるより新しい世代の基準が、“第3世代パートナーシッププロジェクト”(3GPP)と呼ばれるコンソーシアムによって提供され、一般人が簡単に入手可能である一組の文書、例えば、文書番号3G TS 25.211、3G TS 25.212、3G TS 25.213、及び3G TS 25.214、において具体化されている。3GPP基準は、以下ではW-CDMA基準と呼ばれる。

【0005】

例えばW-DCMA基準を採用する複雑なDSP運用ソフトウェアは、強固な開発ツールが要求される。該開発ツールは、符号の生成、インテグレーション、試験、デバッグ、及びアプリケーション性能の評価のための開発ツールを含むことができる。ソフトウェア又は複雑なDSPアプリケーション、例えば高度な電気通信アプリケーション、を開発及び運用する際には、精巧であるがその一方で非侵入型のデバッグソフトウェアが必要である。すなわち、デバッグソフトウェアアプリケーションは、ソフトウェアの欠陥及び運用上の問題の訂正をモニタリング、試験、及びサポートする上で十分に強固で

なければならないだけでなく、デバッグ動作中にコアプロセッサソフトウェアと干渉しないように動作できなければならない。さもないと、コア処理ソフトウェア内のいずれの問題も、該デバッグソフトウェアを使用中に検出することができず又は適切に検出することができない。

【 0 0 0 6 】

例えば、リアルタイム映像ソフトウェアを最適化及びデバッグするためには、サイクルが正確なプロファイリング及び非侵入型のデバッグという特長が極めて重要である。さらに、開発ボードは、広範なリアルタイムの試験を可能にするために大量の試験データをプロセッサ内に又はプロセッサから移動させるためのサポートが必要である。これらの及びその他の状況は、非侵入型のコアプロセッサソフトウェアデバッグを要求する。従って、マルチスレッド化デジタル信号プロセッサにおいては、マルチスレッド化オペレーティングソフトウェアを非侵的にデバッグする必要がある。さらに、リアルタイムオペレーティングソフトウェアが存在する環境においては、侵入型デバッグプログラムが引き起こすことがあるソフトウェアの変更は、プロセッサ内において起きることを明らかに変更させ、必要なデバッグ動作に加えてソフトウェアの運用上の問題の決定に対しても悪影響を及ぼす可能性がある。

10

【 0 0 0 7 】

上記により、対話形式でかつマルチスレッド化デジタル信号プロセッサのリアルタイムの挙動に対して非侵的に動作することができる DSP デバッグプロセスが必要であることが明確になる。

20

【 0 0 0 8 】

マルチスレッド化された DSP においては、1つ以上のスレッド間における対話もコアプロセッサの誤動作を引き起こすことがある。このことは、個々のスレッドがプログラミングされたとおりに及び希望されるとおりに個々に動作できるにもかかわらず当てはまる可能性がある。さらに、動作中のスレッドの異なる組合せも、デバッグソフトウェアによる解析を行うのが有益である異なる種類のプログラミング上の問題を引き起こす可能性がある。

【 0 0 0 9 】

さらに、マルチスレッド化 DSP においては、デバッグ動作を行うことが望まれる数多くのポイント、すなわちブレークポイントが存在することができる。該ブレークポイントは、コアプロセッサのアプリケーションに影響を及ぼすハードウェアの状態、ソフトウェアの状態、外部の状態、及びその他の状態に起因して生じることができる。好ましいことに、柔軟な型のマルチスレッド化 DSP デバッグソフトウェアアプリケーションは、コアプロセッサアプリケーションのデバッグを要求する非常に様々な状態に対処する。実際、柔軟であるためには、デバッグソフトウェアがデバッグソフトウェアの動作を必要とする状態に従って動的に変化することが要求される。

30

【 0 0 1 0 】

これらの考慮事項を念頭に置き、個々のスレッドのデバッグをサポートするマルチスレッド化 DSP デバッグプロセスが必要であることは明確である。

【 0 0 1 1 】

コア処理アプリケーションのニーズに従って1つ、2つ、又はそれよりも多いスレッドのスレッド選択式デバッグ動作を許可するマルチスレッド化 DSP デバッグプロセスの必要性も存在する。

40

【 0 0 1 2 】

マルチスレッド化 DSP が DSP の動作に影響を及ぼす非常に様々な状態、例えば、デバッグブレークポイントを確立することができるハードウェア状態、ソフトウェア状態、外部状態、及びその他の状態、を有するデバッグプロセスに従事することを許可する方法及びシステムの必要性も存在する。

【 発明の概要 】

【 0 0 1 3 】

50

マルチスレッド化デジタル信号プロセッサに関する非侵入型スレッド選択式デバッグ方法及びシステムを提供するための技法が開示され、該技法は、デジタル信号プロセッサの動作と、パソコン、パーソナルデジタルアシスタント、ワイヤレスハンドセット、及び同様の電子デバイスにおいて動作するアプリケーションを含みますます強力になるソフトウェアアプリケーションに関するデジタル信号プロセッサ命令の効率的な使用と、の両方を向上させ、さらに関連するデジタルプロセッサの速度及びサービス品質を向上させる。

【 0 0 1 4 】

開示される主題の一側面により、マルチスレッド化デジタル信号プロセッサの非侵入型デバッグに関する方法及びシステムが提供される。前記方法及びシステムは、デバッグ命令を第1の組のレジスタ内に格納し、処理命令を第2の組のレジスタ内に格納することを許容する。前記第2の組のレジスタは、前記第1の組のレジスタと異なる。前記方法及びシステムは、前記マルチスレッド化デジタル信号プロセッサの少なくとも1つ以上のスレッドを用いてマルチスレッド化プロセスにおいて処理命令をさらに実行する。前記処理命令の部分組は、少なくとも1つのデバッグイベントを生成するためのブレークポイント命令である。前記プロセスは、前記ブレークポイント命令のうち少なくとも1つの前記実行に応じて少なくとも1つのデバッグイベントを生成し、前記デバッグイベントに応じてデバッグ命令を実行し、前記デバッグ命令は、前記マルチスレッド化デジタル信号プロセッサの少なくとも1つ以上のスレッドをデバッグ動作モードに移行させることによって前記マルチスレッド化デジタル信号プロセッサ内における処理命令の前記実行を非侵入方式でデバッグすることを許容する。本開示は、前記マルチスレッド化デジタル信号プロセッサのスレッドの前記部分組におけるデバッグ命令の前記実行を報告するために前記複数のデバッグ命令の前記実行からのデバッグリターンを生成する。

【 0 0 1 5 】

開示される主題のこれらの利点とその他の利点、及び追加の斬新な特長は、ここにおいて提供される説明から明確になるであろう。この発明の概要の意図は、請求される主題に関する包括的な説明を提供することではなく、主題の機能の一部について簡単に概説することである。ここにおいて提供されるその他のシステム、方法、特長及び利点は、以下の図及び発明を実施するための形態を検討し次第当業者に明確になるであろう。これらのすべての追加のシステム、方法、特長及び利点は、この説明の中に含まれ、さらに添付される請求項の適用範囲内に含まれることが意図される。

【 図面の簡単な説明 】

【 0 0 1 6 】

開示される主題の特長、性質、及び利点は、以下の発明を実施するための形態を図面と併読することにより明確になるであろう。なお、図面全体において同様の参照文字は同様の要素を識別する。

【 図 1 】 本実施形態を実装することができる通信システムの単純化されたブロック図である。

【 図 2 】 本実施形態の教示を実行するための DSP アーキテクチャを示す。

【 図 3 】 開示される主題の技術的利点を提供するデジタル信号プロセッサの一実施形態のアーキテクチャブロック図を提供する。

【 図 4 】 非侵入型デバッグ動作モードにおける動作を含む本開示のモード制御に関する側面の機能ブロック図である。

【 図 5 】 本開示のデバッグ動作を達成するためのモード制御レジスタを示した図である。

【 図 6 】 本開示の非侵入型デバッグアルゴリズムの様々な側面に関する流れ図である。

【 発明を実施するための形態 】

【 0 0 1 7 】

マルチスレッド化デジタル信号プロセッサに関する非侵入型スレッド選択式デバッグ方法及びシステムに関する開示される主題は、ここにおいて提示される利益が有利であることができるあらゆる型のマルチスレッド化処理に関して用途を有する。1つの該用途は、電気通信において現れ、特に、1つ以上のデジタル信号処理回路を採用するワイヤレスハンドセットにおいて現れる。該ワイヤレスハンドセットをどのようにして用いることができるかについて説明するために、図1は、開示される割り込み処理方法及びシステムの提示される実施形態を実装することができる通信システム10の単純化されたブロック図を提供する。送信機ユニット12において、データは、データ源14から、1つ以上のアナログ信号を生成するためにデータをフォーマット化、符号化、及び処理する送信(TX)データプロセッサ16に、典型的にはブロックで送信される。次に、アナログ信号が、ベースバンド信号を変調、フィルタリング、増幅、及びアップコンバージョンして変調された信号を生成する送信機(TMTX)18に提供される。変調された信号は、アンテナ20を介して1つ以上の受信機ユニットに送信される。

10

20

30

40

50

【0018】

受信機ユニット22においては、送信された信号は、アンテナ24によって受信されて受信機(RCV)26に提供される。受信機26内において、受信された信号が増幅、フィルタリング、ダウンコンバージョン、復調、及びデジタル化されて同相の(I)及び(Q)サンプルが生成される。これらのサンプルは、受信(RX)データプロセッサ28によって復号及び処理されて送信されたデータが復元される。受信機ユニット22における復号及び処理は、送信機ユニット12において実行される符号化及び処理を補完する形で実行される。復元されたデータは、データシンク30に提供される。

【0019】

上述される信号処理は、音声、映像、パケットデータ、メッセージ送信、及びその他の種類の通信を一方向に送信することをサポートする。双方向通信システムは、2方向データ送信をサポートする。しかしながら、説明を単純化するため、図1には他方の方向に関する信号処理は示されていない。通信システム10は、地上リンクを通じてのユーザー間における音声及びデータ通信をサポートする符号分割多元接続(CDMA)システム、時分割多元接続(TDMA)通信システム(例えば、GSM(登録商標)システム)、周波数分割多元接続(FDMA)通信システム、又はその他の多元接続通信システムであることができる。1つの特定の実施形態においては、通信システム10は、W-CDMA基準に準拠するCDMAシステムである。

【0020】

図2は、図1の送信データプロセッサ16及び受信データプロセッサ28として働くことができるDSP40アーキテクチャを示す。DSP40は、ここにおいて提示される教示及び概念を実効的に用いることができる非常に数多くの可能なデジタル信号プロセッサ実施形態のうちの1つの実施形態を表すにすぎないことを強調する。従って、DSP40においては、スレッドT0:T5(参照番号42乃至52)は、異なるスレッドからの命令の組を含む。回路54は、命令アクセス機構を表し、スレッドT0:T5に関する命令をフェッチするために用いられる。回路54に関する命令は、命令待ち行列56内に入れられる。命令待ち行列56内の命令は、プロセッサパイプライン66内に発行する準備が整った状態である(下記参照)。命令待ち行列56から、発行論理回路58によって単一のスレッド、例えばスレッドT0、を選択することができる。選択されたスレッドのレジスタファイル60が読まれ、読み取られたデータがSLOT0:SLOT3に関する実行データ経路62に送られる。SLOT0:SLOT3は、この例においては、本実施形態において採用されるパケットグループの結合に関するものである。

【0021】

実行データ経路62からの出力は、DSP40の動作からの結果を戻すために、同じく個々のスレッドT0:T5を受け入れるように構成されたレジスタファイル書き込み回路64に向かう。従って、回路54及びそれよりも前からレジスタファイル書き込み回路64までのデータ経路は、処理パイプライン66を形成する。本実施形態は、最大で6つの

スレッド T 0 : T 5 を有する単一のプロセッサを採用することができる。プロセッサパイプライン 6 6 は、6 つのステージを有し、これは、回路 5 4 からレジスタ 6 0 及び 6 4 にデータ項目をフェッチするために必要な最低限のプロセッササイクル数と一致する。DSP 4 0 は、プロセッサパイプライン 6 6 内の異なるスレッド T 0 : T 5 の命令を同時並行して実行する。すなわち、DSP 4 0 は、6 つの独立したプログラムカウンタ、プロセッサパイプライン 6 6 内のスレッド T 0 : T 5 の命令を区別するための内部タギング機構、及びスレッドスイッチをトリガーする機構を提供する。

【 0 0 2 2 】

従って DSP 4 0 は、非常に様々な信号、画像、及び映像処理用途において高性能及び低電力であるように設計された汎用デジタル信号プロセッサを提供する。図 3 は、開示される主題の 1 つの表示に関する関連づけられた命令セットアーキテクチャの幾つかの側面を含む DSP 4 0 アーキテクチャの概要を示す。DSP 4 0 アーキテクチャの実装は、インターリーブされたマルチスレッド化 (IMT) をサポートする。この実行モデルにおいては、ハードウェアは、パイプライン内の異なるスレッドからの命令をインターリーブすることによって複数のハードウェアスレッド T 0 : T 5 の同時並行実行をサポートする。この特長は、DSP 4 0 がコアとメモリの高い利用を依然として維持しながら積極的なクロック周波数を含むことを許容する。IMT は、アウトオブオーダー実行、広範な転送ネットワーク、等の高コストの補償機構を必要とせず高スループットを提供する。さらに、DSP 4 0 は、IMT の変形、例えば、M . アーメド、等による、“Variable Interleaved Multithreaded Processor Method and System” (可変のインターリーブされたマルチスレッド化プロセッサに関する方法及びシステム) 及び “Method and System for Variable Thread Allocation and Switching in a Multithreaded Processor” (マルチスレッド化されたプロセッサにおける可変スレッド割り当て及び切り換えに関する方法及びシステム) という題名を有する共通譲渡米国特許出願において開示される変形及び斬新な手法、を含むことができる。

【 0 0 2 3 】

図 3 は、特に、開示される主題の教示を採用することができる単一のスレッドに対して適用される DSP 4 0 に関するコア処理アーキテクチャ 7 0 ブロック図を提供する。ブロック図 7 0 は、AXIバス 7 4 からバスインタフェース (I/F) 7 3 を介して命令を受け取る共有命令キャッシュ 7 2 を描き、これらの命令は、混合された 1 6 ビットと 3 2 ビットの命令を含む。これらの命令は、スレッド T 0 : T 5 のシーケンサ 7 6、ユーザー制御レジスタ 7 8、及びスーパーバイザ制御レジスタ 8 0 に届く。開示される主題のコアレベルシステムアーキテクチャは、JTAG インタフェース 8 4 を介してコアプロセッサ 7 0 をインタフェースするインシリコンデバッグシステム (ISDB) 8 2 も含み、以下ではこれらの両方がさらに詳細に説明される。

【 0 0 2 4 】

シーケンサ 7 6 は、ハイブリッド 2 方向スーパーカラー命令及び 4 方向 VL I W 命令を S - パイプユニット 8 6、M - パイプユニット 8 8、LD [Load] - パイプ 9 0、及び LD / ST [Store] - パイプユニット 9 2 に提供し、これらの全ユニットは、汎用レジスタ 9 4 と通信する。AXIバス 7 4 は、バス I/F 7 3 を介して、スレッド T 0 : T 5 への共有データキャッシュ 9 6 LD / ST 命令とも通信する。オプションの L 2 キャッシュ / TCM 9 8 信号は、共有データ TCM 1 0 0 を有する LD / ST 命令を含み、LD / ST 命令は、さらにスレッド汎用レジスタ 9 4 に流れる。AHB 周辺バス 1 0 2 から、MSM 専用コントローラ 1 0 4 は、T 0 : T 5 と割り込みを通信し、割り込みコントローラ命令と、デバッグ命令と、タイミング命令と、を含む。グローバル制御レジスタ 1 0 6 は、スレッド T 0 : T 5 と制御レジスタ命令を通信する。

【 0 0 2 5 】

従って、DSP 4 0 は、6 つの仮想 DSP コアを含み、各仮想 DSP コアは、グローバル制御レジスタ 1 0 6 と、プライベートスーパーバイザ制御レジスタ 8 0 と、を含む。グローバル制御レジスタ 1 0 6 は、全スレッド間で共有される。各スレッドは、共通データキ

10

20

30

40

50

キャッシュ及び共通命令キャッシュを共有する。ロード、ストア、及びフェッチの各動作は、共通のバスインタフェースによって対処される。高性能 AXI バス 74 及びそれよりも低性能の AHB バス 102 は、データ及び命令トラフィックをオフコアメモリ及び周辺装置に接続するために用いられる。統合されたレベル 2 メモリ（キャッシュ及び / 又は TCM）入力 98 はオプションである。周辺装置のアクセスは、メモリによってマッピングされるロード及びストアを通じて行うことができる。AHB と AXI との間における物理アドレスパーティションは、MSM レベルで構成することができる。

【0026】

明確なことであるが、DSP 40 に関する提示されるアーキテクチャは、経時で発展及び変化することができる。例えば、DSP 40 が用いることができる命令キャッシュ数は、6 から 1 に、又はその他のキャッシュ数に変更することができる。TCM 100 におけるスーパースカラーディスパッチ L1 データ、及びその他のアーキテクチャ上の側面は、変更することができる。しかしながら、本主題は、非常に様々なコンフィギュレーションにおいて及び DSP 40 の修正の大規模なシステムに関して継続的な関連性を有することができる。

10

【0027】

ISDB 82 は、JTAG インタフェース 84 を介して、DSP 40 に関するハードウェアデバッグを提供する。ISDB 82 は、システム又はスーパーバイザ専用レジスタを共有することによって JTAG インタフェース 84 を通じてソフトウェアデバッグ機能を提供し、これらのレジスタは、1 つのスレッドベースのスーパーバイザ制御レジスタ 80、及び全スレッド間におけるグローバル制御レジスタ 106 に分割される。システム制御レジスタは、1 つのスレッドごとの割り込みと例外制御及び 1 つのスレッドごとのメモリ管理活動に関して用いられる。グローバルレジスタは、デバッグ動作のために ISDB 82 と対話することを許容する。

20

【0028】

ISDB 82 は、DSP 40 が動作する間にソフトウェア開発者が自己のソフトウェアをデバッグするのを可能にする。ISDB 82 ハードウェアは、ISDB 82 において動作中のソフトウェアデバッグプログラムと組み合わせることで、DSP 40 オペレーティングシステムソフトウェアをデバッグするために用いることができる。ISDB 82 は、デバッグハードウェアスレッドを個々にサポートする。ユーザーは、スレッド実行を中断すること、スレッドレジスタを閲覧及び変更すること、命令とデータメモリ、単ステップスレッド、を閲覧及び変更すること、スレッドに命令をスタッキングすること、及びスレッド実行を再開することができる。信頼されるユーザーは、すべての ISDB 82 の特長にアクセス可能であり、信頼されないユーザーは、1 つ以上の特長にアクセス可能である。

30

【0029】

ISDB 82 は、プログラムカウンタ上に常駐する ISDB 82 デバッグソフトウェアと通信するためにデバッグインタフェースカードと通信することができ、すべて JTAG インタフェース 84 を通じて行うことができる。ホストデバッグソフトウェアは、ISDB 制御レジスタを読み取る及び書き込むことによって ISDB 82 と対話することができる。通信は、例えば、読み取り / 書き込みの対象となる ISDB レジスタを識別する 40 ビットパケット、及び 32 ビットデータペイロードを通じて行うことができる。この動作をサポートするパケットフォーマットは、各々の幅が 32 ビットであることができる最大で 64 の制御レジスタであることができる。

40

【0030】

ISDB 82 は、デバッグ動作中にセキュリティを制御するための信頼されるレジスタを含む。ISDB 82 trusted がセットされた場合は、すべての ISDB 82 レジスタがデバッグソフトウェアにとって可視であり、すべての ISDB コマンドを使用可能である。ISDB 82 trusted がクリアされた場合は、ISDB 82 は、制限された一組の動作のみを許可する。

50

【 0 0 3 1 】

一定の I S D B 8 2 レジスタがコアソフトウェアにとって可視であるようにすることができる。これらのレジスタは、スーパーバイザ (S U P E R V I S O R) モード制御レジスタ転送命令を介してアクセス可能である。コア命令は、ブレークポイント命令を含む。 I S D B t r u s t e d がセットされたときには、この命令は、実行中のスレッドにデバッグ動作モード 1 2 0 に入らせる。この移行は、スレッド制御を I S D B 8 2 に移行させる。ブレークポイントを実行したスレッドに加えて、その他のスレッドは、 I S D B 8 2 プログラミングに従って選択的にデバッグ (D E B U G) モード 1 2 0 に入ることができる。 I S D B 8 2 が信頼されないか又はイネーブルにされない場合は、この命令は N O P として処理される。好ましいことに、ブレークポイント命令は、パケット内における唯一の命令である。

10

【 0 0 3 2 】

図 4 は、デバッグプロセス中における I S D B 8 2 の動作を含む D S P 4 0 の様々なモード制御側面に関する処理モード図 1 1 0 を示す。図 5 は、本開示のデバッグ動作を達成させるためのモード制御レジスタ 1 2 2 を示す。一実施形態においては、モード制御レジスタ 1 2 2 は、開示される動作モードへの / からの移行を援助し、ビット 3 1 乃至 2 2 を占有する予約セクションと、待機ビット 2 1 乃至 1 6 と、予約ビット 1 6 乃至 6 と、エラービット 5 乃至 0 と、を含む。モード制御レジスタ 1 2 2 は、数多くの異なる方法で実装できるが、図 5 の例示される実施形態は、 I S D B 8 2 が所有する様々な性質及び I S D B 8 2 が可能にする動作を含む I S D B 8 2 に関する以下の説明を理解するのに役立つことができる。

20

【 0 0 3 3 】

次に、図 4 に関して、 D S P 4 0 は、全スレッドに対してグローバルであり個々のスレッドに対してローカルである処理モードをサポートする。各 D S P 4 0 ハードウェアスレッドは、すべて図 4 において示されるように、2 つの実行モード、ユーザー (U S E R) モード 1 1 2 とスーパーバイザモード 1 1 4、及び 3 つの非処理モードすなわち待機 (W A I T) モード 1 1 6、 O F F モード 1 1 8、及びデバッグモード 1 2 0、を個々にサポートする。スレッドのモードは、その他のスレッドと独立しており、例えば、1 つのスレッドは待機モード 1 1 6 であることができ、他のスレッドは、ユーザーモード 1 1 2 であり、以下同様である。図 4 の 1 つのスレッドごとのモード状態図は、様々な命令又はイベントによってサポートされる。これらは、“例外”すなわち内部例外イベントと、“ I n t ”すなわち外部割り込みイベントと、“ R T E ”すなわち例外モードからのソフトウェアリターン命令と、“ S S R ”すなわち S S R レジスタ命令の更新と、あらゆるモードから入力することができる“停止”すなわちソフトウェア停止命令と、同じくあらゆるモードから入力することができる“開始”すなわちソフトウェア開始命令と、“トラップ”すなわちソフトウェアトラップ命令と、“待機”すなわちソフトウェア待機命令と、“再開”すなわちソフトウェア再開命令と、“ D E ”すなわちデバッグイベントと、“ D R ”すなわちデバッグ命令と、を含む。請求される主題の異なる実装における機能は、ここにおいて提示される機能とわずかに異なることができる一方で、“開始”、“待機”、“再開”、“ D E ”、及び / 又は“ D R ”の意味は、請求される主題の適用範囲と一致する最も広義の解釈を行うことができる。

30

40

【 0 0 3 4 】

レジスタは、 D S P 4 0 においてユーザーモード 1 1 2 及びスーパーバイザモード 1 1 4 の両方において利用可能である。ユーザーモードレジスタは、一組の汎用レジスタ及び一組の制御レジスタに分割される。汎用レジスタは、アドレス生成、スカラー及びベクトル算術を含むすべての汎用演算に関して用いられる。制御レジスタは、ハードウェアループ、プレディケート、等の特殊目的の機能をサポートする。

【 0 0 3 5 】

汎用レジスタは、幅が 3 2 ビットであり、単一レジスタとして又は 2 つのレジスタの整列された対としてアクセスすることができる。汎用レジスタファイルは、命令に関する全

50

オペランドを提供し、ロード/ストアに関するアドレスと、数値命令に関するデータオペランドと、ベクトル命令に関するベクトルオペランドと、を含む。

【0036】

DSP40レジスタ及び命令は、標準的なC言語規約を採用するソフトウェアスタックの効率的な使用をサポートする。スタックは、高アドレスから低アドレスに向かって増大する。スタックポインタレジスタは、スタック最上部における最後の有効要素を指す。プッシュ動作は、最初にスタックポインタの数を減らし次にスタックにデータを書き込み、ポップ動作は、スタックから読み取ってスタックポインタの数を増やす。

【0037】

スタック上の手順フレームは、関数呼び出しに関するリターンアドレス及び手順によって必要とされるすべてのローカル変数とデータを含む。さらに、フレームポインタがリターンアドレスの後に格納される。このフレームポインタは、スタック上における前手順フレームのアドレスを含む。この目的は、デバッガがメモリ内のスタックを検討して呼び出しシーケンス、関数パラメータ、等を簡単に決定するのを可能にすることによってデバッグを容易にすることである。

【0038】

デバッグモード120は、スレッドがISDB82からのコマンドを待っている特別な状態である。例えばソフトウェアブレークポイント命令の実行、ISDB82からのブレークコマンド、又はハードウェアブレークポイントの発生によって、ISDBデバッグイベントが生じるごとに、示されたスレッドがデバッグモード120に入ることができる。デバッグモード120においては、コアは、JTAGインタフェース84からのコマンドを介してISDB82によって制御される。ISDB82が再開コマンドの実行に起因してスレッドをリリースすると、スレッドは、現在のモード設定に従って動作を再開することができる。スレッドがデバッグモード120にあるときには、ISDB82によって制御され、その他のスレッドによって制御することはできない。デバッグモード120におけるスレッドをターゲットにした、実行中のスレッドからの待機命令、再開命令、開始命令、又は停止命令は、無視することができる。同様に、マスク不可割り込み(NMI)は、デバッグモード120にあるスレッドは無視することができる。

【0039】

ハードウェアリセット(HARDWARE RESET)モード(示されていない)及びデバッグモード120は、全スレッドに対してグローバルである。ハードウェアリセットピンがアサートされるごとに、あらゆるスレッドがどのような処理状態であるかにかかわらず、DSP40は、ハードウェアリセットモードになることができる。リセットモードにおいては、全レジスタが各々のリセット値に設定される。どのような処理も、ハードウェアリセットピンがデアサートされるまで行うことができない。リセットピンがアサートされた時点で、プロセッサは、リセットモードに移行することができ、全レジスタをリセット値にリセットすることができる。リセットピンがデアサートされた後は、スレッドT0にソフトリセット割り込みを与えることができる。このことは、スレッドT0にスーパーバイザモード114に入らせてリセットされたベクトル位置での実行を開始させることができる。その他の全スレッドは、オフ状態であることができる。この時点においては、ソフトウェアは、各スレッドに関するモード移行を個々に自由に制御することができる。

【0040】

各スレッドは、そのスレッドに関してOFFモード118への及びOFFモード118からの移行を制御する1つの移行ビットをモード制御レジスタ122において有することができる。停止命令を介して移行ビットに書き込むことは、関連づけられたスレッドをOFFにする。開始命令を介して移行ビットに書き込むことは、スレッドをオンにし、ソフトリセット割り込みをトリガーする。各スレッドは、待機モード116への及び待機モード116からの移行を制御するための1つの待機ビットをモード制御レジスタ122に含むことができる。待機命令を介して待機ビットに書き込むことは、関連づけられたスレッドをアイドル状態にすることができ、他方、再開命令を介しての書き込みは、待機モード

10

20

30

40

50

116 が設定される前に行っていたあらゆることをスレッドに再開させることができる。

【0041】

ブレークポイントを用いることで、DSP40の6つのスレッドは、個々にデバッグモード120に入ること及びデバッグモード120から出ることができる。ブレークポイントトリガーは、ISDB82においてサポートされる5つの異なる種類のブレークポイントに対応する5つのソースから来ることができる。これらのブレークポイントは、ハードウェアブレークポイントと、ソフトウェアブレークポイントと、ETMブレークポイントと、JTAGインタフェースブレークポイントと、外部ブレークポイントと、を含む。スレッドは、ブレークポイントをヒットした時点で、現行モード（例えば、待機/実行（RUN））からデバッグモード120に移行する。デバッグモード120において、スレッドは、ISDB82からのコマンドを待つ。OFFモード118にあるスレッドはパワーダウンされ、ISDB82からのコマンドを受け入れることができない。デバッグモード120に入るレーテンシーは、実装によって定義される。例えば、本開示においては、イベント電力崩壊に関連するとして定義される。例えば、一実装は、デバッグモード120に入る前に、所定の動作を完了させる、例えば未解決のロード要求を終了させる、ことを選択することができる。一実施形態においては、スレッド識別子レジスタは、8ビットの読み取り/書き込みフィールドを含み、ソフトウェアスレッド識別子を保持するために用いられる。このフィールドは、ブレークポイントとマッチさせるためにハードウェアデバッグによって用いられる。

10

【0042】

ブレークポイントプロセスに入る方法は、幾つかの異なる方法が存在する。例えば、2つのハードウェアブレークポイントが存在する。レジスタが予め決められた値と等しい場合は、プログラムカウンタ（PC）が予め決められた値にマッチするときに、プロセスがデバッグモード120になる。PCに加えて、その他の修飾子、例えば、アドレス翻訳（物理アドレス又は仮想アドレス）等のスレッドID、が存在することができる。ASIDは、プロセスにおけるプロセスID又はマルチスレッド化プロセスにおける特定のスレッドと類似のタグである。このため、物理アドレス、仮想アドレス、ASID、PC、又はその他の修飾子を用いて、プロセス空間内のプログラムの位置のフィックスを随意に入手することができる。

20

【0043】

ISDB82は、2つの出力割り込みピンも定義する。これらの信号は、ISDB82を出てMSM104内に入り、MSMレベルでストラップされる。これらの2つの信号は、ブレークイベント及びJTAGインタフェース84コマンドである。ブレークイベントコマンド時においては、ISDB82は、示されたスレッド番号においてブレークポイントが生じるごとにこの割り込みを呼び出すようにプログラミングすることができる。JTAGインタフェース84コマンド時においては、JTAGインタフェース84は、この割り込みを呼び出すためのコマンドを送る。

30

【0044】

ハードウェアブレークポイントは、スレッドプログラムカウンタ、ASID（アドレス空間識別子）、及びスレッド識別子レジスタのうち1以上をISDBによってプログラミングされた値とマッチさせる。マッチ条件が満たされているときには、スレッドは、デバッグモード120に入る。ブレークポイントをヒットしたスレッドに加えて、その他のスレッドもデバッグモード120に入るように構成することができる。このことは、例えばブレークポイントコンフィギュレーションレジスタプログラミングを通じて達成させることができる。

40

【0045】

ハードウェアブレークポイントは、様々な特長、例えば、物理的又は仮想であることができる32ビットプログラムカウンタ値をマッチさせる、6ビットASID値をマッチさせる、8ビットスレッド識別子値をマッチさせる、及び/又はブレークポイントをヒットした時点で強制的にその他のスレッドをデバッグモード120に入らせる、等、をサポート

50

トすることができる。ハードウェアブレークポイントを設定するために、ブレークポイントプログラムカウンタ及びブレークポイントコンフィギュレーションレジスタは、JTAGインタフェース84を通じて、そして次にISDB82コンフィギュレーションレジスタを介してイネーブル及び構成されたブレークポイントを用いて設定することができる。

【0046】

開示される主題は、一定のソフトウェアブレークポイントも提供する。例えば、ユーザーレベルブレークポイント命令を用いてハードウェアデバッグモード120に入ることができる。この命令が実行されると、コアは、システムコンフィギュレーションISDBtrustedビットを検討する。ISDBtrustedビットがセットされた場合は、スレッドはデバッグモード120に入ることができる。ISDBtrustedがクリアされるか又はISDBがディスエーブルにされたときには、ブレークポイント命令の実行はNOPとして処理することができる。ブレークポイント命令のプログラムカウンタアドレスに対する制限は存在しない。しかしながら、ブレークポイント命令は、その他の命令とパケット化することができない。

【0047】

開示される主題は、DSP40コアプロセッサの動作をモニタリングするETMプロセスを開始するための埋め込まれたトレスマクロ又はETMブレークポイントにも対処する。ETMは、非常に様々なトリガー条件をサポートする。従って、ブレークポイントコンフィギュレーションが該移行に関して設定されたときにハードウェアブレークポイントをETMブレークポイントにリンクすることが生じることができる。ISDB82は、ETM(埋め込まれたトレスマップ)の使用を通じて、プロセッサの動作をモニタリングすることを目的としてプロセッサに隣接するプロセッサハードウェアのセクションを用いる能力を提供する。さらに、開示される主題は、1つ以上のスレッドにおけるデバッグ動作を、1つ以上のその他のスレッドにおける動作にリンクする能力を提供する。例えば、1つのハードウェアスレッドがブレークポイントをヒットした場合は、本開示は、他のスレッドにおける処理を開始又は停止することを許可する。従って、本開示は、いずれかの1つのスレッド又は一組のスレッドを独立してデバッグすること、又は1つのスレッド又は一組のスレッドにおいて生じているイベントが1つのスレッド又は一組のスレッドにおける動作に対してどのような影響を与えるかを制御する能力に対処する。

【0048】

従って、開示される主題は、デバッグモード120に入らせるブレークポイントの場合にデバッグモード120に移行するための経路を提供する。開示される主題は、マルチスレッド化デジタル信号プロセッサ内のいずれのスレッド又はスレッドの組がデバッグ120に入るかを制御する。ETMブレークポイントデバッグは、プロセッサデバッグに関して用いることができる性能プロファイリング等の動作を行う。そのブロックは、デバッグプロセスに入るためのブレークポイントを提供することができる。

【0049】

この状況においては、ハードウェアブレークポイント及びETMブレークポイントスレッド番号MASKの両方が、マッチしているスレッドに関してイネーブルにされる。この例においては、DSP40は、ハードウェアブレークポイントがETMブレークポイントに引き続いてトリガーされるときのみデバッグモード120に切り換えることができる。ETMブレークポイントが生じる前に生じるハードウェアブレークポイントトリガーは、無視することができる。ブレークポイントコンフィギュレーションが“0”に設定されるか又は設定されないときには、ハードウェアブレークポイント及びETMブレークポイントスレッド番号MASは通常どおりに挙動する。すなわち、イネーブルにされたときに、対応するブレークポイントトリガーは、スレッドを直ちにデバッグモード120に切り換えさせることができる。

【0050】

JTAGインタフェース84ブレークポイントは、ISDBブレークコマンドにおいてトリガーされ、従ってコマンドマスクにおいて示されるスレッドがデバッグモード120

10

20

30

40

50

に入ることができる。ISDB 82は、外部ブレークポイントを通じてマルチコアデバッグもサポートする。該ブレークポイントは、外部デバッグ要求信号において立ち上がりエッジが検出されたときにトリガーされる。このイベント時において、外部ブレークポイントスレッド番号マスクにおいて示される全スレッドがデバッグモード120に入ることができる。

【0051】

開示される主題の他の特長は、“命令スタッフィング”と呼ばれる。命令スタッフィングは、ホストデバッグプロセスがコアの状態を検査しようとするときに生じる。従って、ブレークポイントが生じたときには、プロセスは、コアを検討してコアにおいて動作が発生しているかどうかを決定することを試みる。この決定を行う仕組みは、デバッグ動作モード120に入りつつあるスレッドにおいてプロセッサ命令を実行することを目的としてそのプロセッサ命令を送ることである。

10

【0052】

命令スタッフィング動作においては、命令は、デバッグモード120時にすべての影響を受けているレジスタ全部又は一部分を読み取るようにプロセッサに指示することができる。さらに、デバッグモード120は、予め決められた組の又は型の命令をロードするようにプロセッサに指示することができる。状態を読み取る又は書き込むことに加えて、基本的にはいずれの命令も、このプロセスにおいて読み取ること又はコアに書き込むことができる。例えば、何らかのアルゴリズム又はプロセスをプロセスコアにおいて実行するのが望ましい場合は、開示される主題は、一組のオプションを許容する。命令スタッフィングプロセスにおいては、記憶場所に分岐し、プロセスは、動作のために符号をリリースすることができる。該符号は、例えば、規定された一組の理由で一定の関数を実行するための符号を含むことが可能である。1つの該理由は、複雑なデータ構造を処理するためであることができる。命令が、所定のデータ構造の全要素を読み出すことである場合は、プロセスは、そのデータ構造を再構築することであることができる。該プロセスは、極端に難しい可能性がある。データ構造を読み出すための一組の命令を備えることで、プロセスは、その命令の組を呼び出して特定の命令を入手することであることができ、特定の命令は、希望される要素（例えば、要素12）に従って実行することが可能である。このことは、多くの型のデータ取り出し及び同様の動作を有意に単純化する。

20

【0053】

命令スタッフィングは、ISDB 82がコアにおいて命令を実行する方法である。命令は、様々な理由で、例えば、コアレジスタ及びメモリを読み取る及び書き込むために、ユーザーに関して要約されたデバッグ動作のために、及びユーザーによって入力された命令に関して、スタッフィングされる。命令をスタッフィングするためには、ユーザーは、最初に、実行対象となる32ビット命令を用いてスタッフ命令レジスタをプログラミングしなければならない。命令スタッフィングに関して、ISDBコマンドレジスタは、最初にコマンドフィールドをスタッフ符号に設定し、次にスレッド番号フィールドを命令を受け取るスレッドに設定することによって書き込むことができる。選択されたスレッドは、命令をスタッフィングできるようになる前にデバッグモード120であることができる。スレッド番号内の2つ以上のビットが設定されるか又は選択されたスレッドがデバッグモード120にない場合は、結果は未定義である。次に、スタッフィングされた命令（ユーザー又はスーパーバイザ）の特権レベルの設定を含む段階が生じる。

30

40

【0054】

スタッフコマンドを発行後は、選択された特権レベルを有する選択されたスレッドにおいて命令を実行することができる。命令スタッフィング中には、プログラムカウンタは数字が増えない。プログラムカウンタを用いるスタッフィングされた命令（分岐、又は例外を生じさせる命令）は、スレッドの現在のプログラムカウンタ値を用いることができる。スタッフィングされた命令が例外を生じさせる場合は、ISDB状態レジスタは、例外が発生したことを示すことができる。スレッドは、デバッグモード120にとどまることができる。スレッドの設計されたレジスタは、例外状態を反映させることができる。好まし

50

いことに、I S D B 8 2 デバッグソフトウェアは、例外を発生させることができた命令をスタッフィング後に I S D B 状態レジスタに問い合わせて例外が発生したかどうかを確認する。

【 0 0 5 5 】

例外が認識された時点においては、ここにおいて開示されるプロセスは、状況をどのように取り扱うかに関する幾つかの選択肢を含む。例えば、デバッガソフトウェアは、例外リターンポイントにおいてソフトウェア又はハードウェアブレークポイントをプログラミングすることを選択し、ハンドラーを実行するためにスレッドを再開することができる。次に、デバッガは、O S “ h e l p e r ” 関数にスレッドをリダイレクションすることができる。次に、単一ステップを用いてハンドラーを実行することおよび手作業で問題を解決する（例えば、T L B を再ロードする）ことを行うことができる。しかしながら、具体的な戦略は、O S 及び / 又はソフトウェアデバッガの実装により異なることができる。

10

【 0 0 5 6 】

レジスタ、キャッシュ、及びメモリは、適切な命令シーケンスをスタッフィングすることによってアクセスすることができる。命令に関するステップのシーケンスは、I S D B デバッグアルゴリズムを用いてレジスタ及びキャッシュを読み取る / 書き込むことを含むことができる。デバッガソフトウェアは、コアレジスタと I S D B メールボックスとの間でデータを移動させるための適切な制御レジスタ転送命令をスタッフィングすることによってスレッドレジスタを読み取る / 書き込むことができる。この命令は、例外が発生しないようにするためにスーパーバイザ特権レベルを用いてスタッフィングすることができる。

20

【 0 0 5 7 】

再開コマンドは、デバッグからコアモード制御レジスタにおいてプログラミングされたモードにスレッドを移行させるために用いられる。再開方法は、J T A G インタフェース 8 4 コマンド又は外部信号のいずれかから再開させる2つの方法がある。J T A G インタフェース 8 4 コマンドからの再開である場合は、コマンドマスクにおいて示された、デバッグモード 1 2 0 にあるスレッドが終了し、モード制御レジスタにおいて示されるモードになる。外部信号からの再開である場合は、外部再開スレッド番号 M A S K において示され、デバッグモード 1 2 0 にあるスレッドが、モード制御レジスタにおいて示されるモードに移行する。

30

【 0 0 5 8 】

I S D B リセットコマンドを実行することは、ハードウェアリセットを強制し、D S P 全体（全スレッド）にリセットさせる。このことは、全レジスタを初期値、例えば電力オフスレッド 1 乃至 5 に設定し、リセット割り込みをスレッド T 0 に送る。一定のスレッドのみをリセットすることが希望される場合は、適切なマスク設定を用いて最初に開始命令をスタッフィングする手順で行うことができる。このことは、示されたスレッドに対してリセット割り込みを保留状態にすることができる。次に、プロセスは、希望されるスレッドにおいて I S D B 再開命令を実行することを含む。

【 0 0 5 9 】

他の型のブレークポイントは、ホストがプロセッサにコマンドを送ってブレークを指示する J T A G インタフェース 8 4 ブレークポイントである。基本的に入り外部ピンが存在する。この実施形態においては、I S D B 8 2 制御レジスタは、J T A G インタフェース 8 4 を介してデバッガホストソフトウェアによってアクセスすることができる。I S D B 8 2 は、異なるデバッグタスクを実行し、D S P 4 0 コアプロセッサと通信するように I S D B 8 2 を構成するためにホストシステムによって用いることができる様々な制御レジスタを提供する。例えば、I S D B 8 2 状態レジスタは、I S D B 8 2 の現在の状態を示す。I S D B 8 2 状態レジスタのビットは、いずれのスレッドが“待機”対実行モードにあるかを示し、その他は、いずれのスレッドが“OFF”モードであるかを示す。これらは、コアモード制御レジスタの E ビットフィールドを反映したものである。例えば OFF であるスレッドは、一般的にはデバッグできない。従って、I S D B コマンドがオフであ

40

50

るスレッドに送られる場合は、結果は未定義である。その他のデバッグモード120状態ビットは、いずれのスレッドがデバッグモード120であることを示す。スレッドがデバッグモード120にあることをこれらのビットが示す場合は、待機/実行モードビットは、デバッグモード120に入る前にモードを示す。

【0060】

さらにその他のビットは、スタッフコマンド状態、すなわちスタッフ命令プロセスが成功しているかどうか又はスタッフ命令が例外を発生させたかどうか、を示す。ISDBコマンド状態ビットは、ISDBコマンドが成功又は失敗であったかを表す。他の組のビットは、いずれかのスレッドがデバッグ120モードにあるときにグローバル割り込みディスエーブルを提供し、従って、デバッグモード120にあるスレッドに関しては割り込みがディスエーブルにされ、その他のスレッドに関してはイネーブルにされる。いずれかのスレッドがデバッグモード120にあるときには全スレッドに関しては割り込みがディスエーブルにされる。

10

【0061】

その他のビットは、外部再開信号に基づいていずれのスレッドが再開すべきかを示すフィールドを形成することができる。外部再開信号に基づき、マスクビットが設定されているスレッドに関して、そのスレッドがデバッグモード120にある場合は、前モードを再開することができ、その他の場合は影響がない。他のフィールドは、外部ブレークポイント要求時にいずれのスレッドがブレークすべきかを示す。マスクビットが設定されているスレッドに関して、ISDB82において外部ブレークポイント信号を受信した時点で、そのスレッドがデバッグモード120でない場合は、デバッグモードに入ることができ、その他の場合は影響がない。

20

【0062】

さらに、ISDBコンフィギュレーション命令は、ISDB82の様々な特長をイネーブル又はディスエーブルにすることができる。いずれかのスレッドがデバッグモード120にあるときにグローバル割り込みディスエーブルが発生し、それによりデバッグモード120にあるスレッドに関する割り込みをディスエーブルにする。ISDBコンフィギュレーションレジスタ内の他のフィールドは、外部再開信号に基づいていずれのスレッドが再開すべきかを示すことができる。外部再開信号に基づき、マスクビットが設定されているスレッドに関して、該スレッドがデバッグモード120にある場合は、該スレッドは前モードを再開する。その他の場合は影響がない。

30

【0063】

ISDBレジスタ内のさらに他のフィールドは、ISDB82が外部ブレークポイント要求を受け取った時点でいずれのスレッドがブレークすべきかを示すことができる。外部ブレークポイント信号を受け取った時点で、マスクビットが設定されているスレッドに関して、スレッドがデバッグモード120にない場合は、デバッグモード120に入ることができる。その他の場合は影響がない。

【0064】

ブレークポイント情報レジスタは、デバッグモード120にあるスレッドに関して、いずれのトリガーがブレークポイントを発生させたかを示す。これは、ブレークポイント命令実行時にいずれの追加のスレッドがブレークすべきかを示す6ビットフィールドであることができる。最下位ビットは、スレッド番号0に関するビットであることができ、次のビットはスレッド番号1に関するビットであり、以下同様である。ブレークポイント命令実行時において、ブレークポイントを実行したスレッドは、デバッグモード120に入ることができる。さらに、このマスクにおいてビットが設定されているスレッドは、デバッグモード120に入ることができる。

40

【0065】

ISDB82からMSMに進む割り込み信号ブレークイベントが存在する。このマスクにおいて示されるスレッド番号がデバッグモード120に入るごとに、ブレークイベント割り込みが呼び出される。一実施形態においては、ビット0は、スレッド番号0に関する

50

ビットであり、ビット 1 はスレッド番号 1 に関するビットであり、以下同様である。デバッグモード 1 2 0 にあるスレッドに関して、これらのビットは、何がデバッグモード 1 2 0 への移行を生じさせたかを示す。デバッグモード 1 2 0 にないスレッドに関しては、これらのビットは未定義である。従って、ビットは、ハードウェアブレークポイント、ブレークポイント命令実行、E T M ブレークポイント、J T A G インタフェース 8 4 ブレークポイント、外部ブレークポイントの存在を示す。さらに、その他のビットは、ブレークポイントソースを示すことができる。ブレークポイントプログラムカウンタは、ブレークポイントプログラムカウンタと同一のレジスタを含み、これらは、ハードウェアブレークポイントを制御することを除く。ブレークポイントコンフィギュレーションレジスタは、スレッドのプログラムカウンタレジスタと比較するために用いられる。

10

【 0 0 6 6 】

I S D B 8 2 コマンドレジスタは、いずれのスレッドがデバッグモード 1 2 0 に移行できるかを示すためのブレークコマンドを含むことができる。再開コマンドに関して、いずれのスレッドが再開すべきかを示す。I S T E P コマンドは、いずれのスレッドがステップ・バイ・ステッププロセスにおいてステップすべきかを示す。スタップ命令コマンドは、いずれのスレッドが命令スタッピング動作を行うためのスタップ命令を受け取ることができるかを示す。スタップ命令特権は、幾つかのスタッピングされた命令がユーザーモードにおいて実行するのを許容し、その他は、スーパーバイザモードにおいて実行することができる。

20

【 0 0 6 7 】

ブレークコマンドに基づき、D S P 4 0 は、スレッド番号マスクにおいて示される全スレッドをデバッグモード 1 2 0 に移行させることができる。再開コマンドは、スレッド番号マスクにおいて示される全スレッドを実行モードに移行させることをプロセッサに行わせる。ステップコマンドは、デジタル信号プロセッサが 1 つのパケットに関するスレッド番号マスク内において示される全スレッドをステップさせることを許容する。示されたスレッドがデバッグモード 1 2 0 にない場合は影響がない。

【 0 0 6 8 】

スタップコマンドは、スレッド番号マスクにおいて示されるスレッドにおけるスタップ命令レジスタ内に含まれる 3 2 ビット命令を実行することをデジタル信号プロセッサに行わせる。マスク内の 1 つのビットのみをセットすることができる。示されるスレッドがデバッグモード 1 2 0 にない場合は、挙動は未定義である。リセットコマンドは、D S P へのハードウェアリセットを開始する。レジスタは、初期値に設定され、スレッド 1 乃至 5 がオフにされ、スレッド T 0 は、リセット割り込みが与えられる。割り込みコマンドに基づき、I S D B 8 2 は、J T A G インタフェース 8 4 コマンド割り込みを呼び出す。この信号は、I S D B 8 を出て M S M 1 0 4 内に入り、M S M レベルでストラップされる。I S D B 8 2 イネーブルレジスタは、I S D B 8 2 の動作をイネーブルにし、さらに、“セキュリティ” I S D B 8 2 イネーブルビット及び I S D B 8 2 クロックの状態を検査する。

30

【 0 0 6 9 】

I S D B 8 2 の動作をサポートする様々なコマンドについて説明したが、I S D B 8 2 デバッグ動作の典型的プロセスは、さらに有益であることができる。従って、図 6 は、本開示の様々な非侵入型デバッグアルゴリズムの側面に関する I S D B 8 2 流れ図を示す。図 6 の I S D B 8 2 プロセスの流れは、様々な手法を用いて実行することができるが、提示される開示主題の基本的な流れは、希望される非侵入型デバッグ動作を達成する。従って、図 6 に関して、J T A G インタフェース 8 4 から、I S D B 入口ステップ 1 3 0 において、プロセスの流れが開始することができる。

40

【 0 0 7 0 】

I S D B 入口ステップ 1 3 0 から、非侵入型デバッグプロセスの流れは、I S D B が D S P 4 0 動作に関してイネーブルにされているかどうかを試験する、I S D B によってイネーブルにされるクエリ 1 3 2 に進む。I S D B が D S P 4 0 動作に関してイネーブ

50

ルにされている場合は、プロセスの流れは、ハードウェアブレークポイントクエリ 1 3 4 に進む。ハードウェアブレークポイントクエリ 1 3 4 は、ハードウェアブレークポイントに遭遇しているかどうかを試験する。遭遇していない場合は、プロセスの流れは、ソフトウェアブレークポイントクエリ 1 3 6 まで続くことができる。その他の場合は、プロセスの流れは、デバッグ動作が開始するデバッグ動作ステップ 1 3 8 に進む。ソフトウェアブレークポイント 1 3 6 は、ソフトウェアブレークポイントの存在の有無を試験し、ソフトウェアブレークポイントが存在する場合は I S D B 8 2 プロセスをデバッグ動作ステップ 1 3 8 に向ける。ソフトウェアブレークポイントが存在しない場合は、プロセスの流れは、E T M ブレークポイントクエリ 1 4 0 まで続く。E T M ブレークポイントクエリ 1 4 0 は、E T M ブレークポイントの存在の有無を試験し、E T M ブレークポイントが存在する場合は I S D B 8 2 プロセスをデバッグ動作ステップ 1 3 8 に向ける。E T M ブレークポイントが存在しない場合は、プロセスの流れは、J T A G インタフェース 8 4 ブレークポイントクエリ 1 4 2 まで続く。J T A G インタフェース 8 4 ブレークポイント 1 4 2 は、J T A G 8 4 ブレークポイントの存在の有無を試験し、J T A B ブレークポイントが存在する場合は、I S D B 8 2 プロセスをデバッグ動作ステップ 1 3 8 に向かわせる。J T A B ブレークポイントが存在しない場合は、プロセスの流れは、外部ブレークポイントクエリ 1 4 4 まで続く。外部ブレークポイント 1 4 4 は、外部ブレークポイントの存在の有無を試験し、外部ブレークポイントの存在する場合は、I S D B 8 2 プロセスをデバッグ動作ステップ 1 3 8 に向かわせる。外部ブレークポイントが存在しない場合は、プロセスの流れは、I S D B によってイネーブルにされるクエリ 1 3 2 に戻る。このタイプのサイクルは、D S P 4 0 の動作中に繰り返すことができる。

【 0 0 7 1 】

I S D B 8 2 プロセスの流れがデバッグ動作ステップ 1 3 8 に進んだ時点で、“デバッグ待機”クエリ 1 4 6 は、待機モード 1 1 6 が有効かどうかを試験する。有効である場合は、待機 1 1 6 モードが終了するまでデバッグ動作は行われぬ。待機モード 1 1 6 が有効でない場合は、プロセスの流れは、I S T E P デバッグクエリ 1 4 8 に進む。I S T E P デバッグクエリ 1 4 8 は、個々のステップデバッグが I S D B 8 2 動作に関して有効であるかどうかを試験する。有効である場合は、プロセスの流れは、I S T E P デバッグステップ 1 5 0 に進み、このタイプのデバッグ動作を実行する。I S T E P デバッグが有効でない場合は、プロセスの流れは、スタッフ命令クエリ 1 5 2 に進む。スタッフ命令クエリ 1 5 2 は、命令スタッフィング動作が I S D B 8 2 動作に関して有効であるかどうかを試験する。有効である場合は、プロセスの流れは、ここにおいて説明される命令スタッフィング動作を表すスタッフ命令ステップ 1 5 4 に進むことができる。命令スタッフィングが有効でない場合は、プロセスの流れは、クエリ 1 5 6 に進む。

【 0 0 7 2 】

クエリ 1 5 6 において、コア D S P 4 0 リセット命令がデバッグ動作によって生成されているかどうかに関する試験が実施される。コア D S P 4 0 リセット命令が生成されている場合は、プロセスの流れは、コア D S P 4 0 デジタル信号プロセッサリセットコマンドを引き渡すために J T A G インタフェース 8 4 に進む。該リセットコマンドが生成されていない場合は、プロセスの流れは、割り込み存在クエリ 1 5 8 に進む。割り込み存在クエリ 1 5 8 は、デバッグ動作への割り込みが存在するかどうかを試験する。デバッグ動作への割り込みが存在する場合は、I S D B 8 2 動作に割り込まれ、プロセスの流れは、デバッグ動作に割り込まれていることを示す信号を D S P 4 0 に引き渡すために J T A G 4 0 インタフェース 8 4 に進む。割り込み信号が存在しない場合は、プロセスの流れは、通常のスレッド動作が開始できるかどうか及びデバッグ動作が停止できるかどうかを試験するために通常スレッド再開クエリ 1 6 0 に進む。通常のスレッド動作が開始することができ、デバッグ動作が停止することができる場合は、プロセスの流れは、J T A G インタフェース 8 4 に進み、D S P 4 0 は、対象スレッドをデバッグ動作モード 1 2 0 から通常動作モードに移行させる。デバッグが継続する場合は、プロセ

スの流れは、デバッグ動作ステップ 138 に戻る。

【0073】

明確なことであるが、ISDB82プロセスの流れの動作は、非常に広範であることが可能であるが、これらの動作は開示される主題の適用範囲内であることができる。従って、図6のISDB82プロセスの流れは、本開示の1つの可能な実施形態として例示することを目的とするものである。

【0074】

開示される主題の他の側面は、DSP40内における電力崩壊を通じてのデバッグを含む。ISDBコンフィギュレーションレジスタは、デバッグソフトウェア(JTAGインタフェース84を介する)及びスーパーバイザコアソフトウェア(CR転送命令を介する)の両方によって読み取り可能及び書き込み可能である。カーネルソフトウェアは、この特長を用いて電力崩壊時におけるISDBコンフィギュレーションをセーブ及びリストアすることができる。これらの共有レジスタを書き込むマスターが多数存在するため、これらのレジスタは首尾一貫した、相互に排他的な形でのみ書き込むことが重要である。

【0075】

本明細書の方針は、コアがパワーダウン又はパワーアップ中のときには、JTAGインタフェース84はこれらのレジスタを読み取る/書き込むことを許容されないということである。同様に、JTAG84がこれらのレジスタを修正中であるときには、コアは、パワーダウンすることが許容されない。この方針は、ハードウェアとソフトウェアの組合せに関しても強制される。システムコンフィギュレーションにおける1つのビット、ISDBコアレディレジスタビットは、コアスーパーバイザソフトウェアのみによって書き込むことができる。このビットは、DSP40のハードウェアリセット時にクリアされる。このビットがクリアされているときには、すべてのJTAGインタフェース84読み取り及び書き込みパケットは、無効状態に戻すことができる。コアは、このビットを用いて、いつパワーアップシーケンスを完了してISDBと対話する準備が整っているかをホストソフトウェアに示すことができる。このことは、セーブされたISDB82コンフィギュレーションをウォームブートパワーアップ(リストア)シーケンスにおいてリストアさせる機会をコアに与える。

【0076】

電力崩壊時におけるデバッグの一例は、電力を意識する必要がある携帯電話において見つけることができる。DSP40は、依然としてデバッグを行う必要がある間にオフになるか又はアイドル状態になることができる。従って、開示される主題は、電力崩壊インスタンスのみにおいて現れることができるブレークポイントを設定する能力を提供する。このことは、コアが動作中でない又は“オン”状態でないときでさえもデバッグする能力を提供する。

【0077】

開示される実施形態における、電力崩壊時のデバッグは、DSPが電力を降下させることに関連づけられたコンフィギュレーションに関する一組のブレークポイントを設定することを含む。DSPが電力を降下させる前に、DSPは、コンフィギュレーションを特定のレジスタ内にセーブする。これらの特定のレジスタ及びコンフィギュレーションは、RAMプロセスの中断を可能にする。従って、DSPが戻ったときに、コンフィギュレーションは、次のデバッグ動作を実行できる状態にある。

【0078】

ここにおいて、マルチスレッド化デジタル信号デジタル信号プロセッサにおける非侵入型、スレッド選択式デバッグに関して説明される処理上の特長及び機能は、様々な方法で実装することができる。例えば、DSP40が上述される動作を実行できるだけでなく、本明細書の実施形態は、ここにおいて説明される機能を果たすように設計された特定用途向け集積回路(ASIC)、マイクロコントローラ、デジタル信号プロセッサ、又はその他の電子回路において実装することもできる。さらに、ここにおいて説明されるプロセス及び特長は、該様々な信号及び命令処理システムによる読み取り及び実行のために磁

10

20

30

40

50

気媒体、光学媒体、又はその他の記録媒体に格納することができる。従って、好まれる実施形態に関する上記の説明は、当業者が請求される主題を製造または使用するのを可能にすることを目的とするものである。これらの実施形態に対する様々な修正が当業者にとって容易に明確になるであろう。さらに、ここにおいて定義される一般原理は、革新的な能力を用いずにその他の実施形態にも適用可能である。以上のように、請求される主題は、ここにおいて示される実施形態に限定されることが意図されるものではなく、ここにおいて開示される原理及び斬新な特長に一致する限りにおいて最も広範な適用範囲が認められるべきである。

【 図 1 】

図 1




FIG. 1

【 図 2 】

図 2






FIG. 2


【 図 3 】




【 図 4 】



【 図 5 】



【 図 6 】



【手続補正書】

【提出日】平成24年10月24日(2012.10.24)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

マルチスレッド化デジタル信号プロセッサをデバッグするための非侵入型方法であって

、

前記マルチスレッド化デジタル信号プロセッサの少なくとも1つ以上のスレッドを用いて複数の処理命令をマルチスレッド化プロセスにおいて実行することと、

少なくとも1つのデバッグイベントを生成するための1つ以上のブレークポイント命令を識別することと、

前記ブレークポイント命令のうちの少なくとも1つを実行することに応じて前記少なくとも1つのデバッグイベントを生成することと、

前記少なくとも1つのデバッグイベントに応じて複数のデバッグ命令を実行することであって、前記デバッグ命令は、前記マルチスレッド化デジタル信号プロセッサの少なくとも1つ以上のスレッドをデバッグモードに移行させることによって前記マルチスレッド化デジタル信号プロセッサにおいて前記複数の処理命令を前記実行することを非侵入方式でデバッグするためのデバッグ命令であることと、

前記複数のデバッグ命令を前記実行することを報告するために前記複数のデバッグ命令を前記実行することからの少なくとも1つのデバッグリターンを生成すること、とを備える、非侵入型方法。

フロントページの続き

- (74)代理人 100095441
弁理士 白根 俊郎
- (74)代理人 100075672
弁理士 峰 隆司
- (74)代理人 100119976
弁理士 幸長 保次郎
- (74)代理人 100153051
弁理士 河野 直樹
- (74)代理人 100140176
弁理士 砂川 克
- (74)代理人 100158805
弁理士 井関 守三
- (74)代理人 100124394
弁理士 佐藤 立志
- (74)代理人 100112807
弁理士 岡田 貴志
- (74)代理人 100111073
弁理士 堀内 美保子
- (74)代理人 100134290
弁理士 竹内 将訓
- (72)発明者 ルシアン・コドレスキュ
アメリカ合衆国、カリフォルニア州 9 2 1 2 1、サン・ディエゴ、モアハウス・ドライブ 5 7
7 5
- (72)発明者 ウィリアム・シー . アンダーソン
アメリカ合衆国、カリフォルニア州 9 2 1 2 1、サン・ディエゴ、モアハウス・ドライブ 5 7
7 5
- (72)発明者 スレッシュ・ベンクマハンティ
アメリカ合衆国、カリフォルニア州 9 2 1 2 1、サン・ディエゴ、モアハウス・ドライブ 5 7
7 5
- (72)発明者 ルイス・アチレ・ジアンニ
アメリカ合衆国、カリフォルニア州 9 2 1 2 1、サン・ディエゴ、モアハウス・ドライブ 5 7
7 5
- (72)発明者 マノジクマー・パイラ
アメリカ合衆国、カリフォルニア州 9 2 1 2 1、サン・ディエゴ、モアハウス・ドライブ 5 7
7 5
- (72)発明者 スーフェン・チェン
アメリカ合衆国、カリフォルニア州 9 2 1 2 1、サン・ディエゴ、モアハウス・ドライブ 5 7
7 5

Fターム(参考) 5B042 GA23 HH25 HH50 LA10

【外国語明細書】

2013058207000001.pdf