

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2020-4108

(P2020-4108A)

(43) 公開日 令和2年1月9日(2020.1.9)

(51) Int.Cl.	F 1	テーマコード (参考)
G06F 15/167 (2006.01)	G06F 15/167 615A	5B034
G06F 11/18 (2006.01)	G06F 11/18 640	5B045

審査請求 未請求 請求項の数 20 O L (全 30 頁)

(21) 出願番号	特願2018-123381 (P2018-123381)	(71) 出願人	302062931 ルネサスエレクトロニクス株式会社 東京都江東区豊洲三丁目2番24号
(22) 出願日	平成30年6月28日 (2018.6.28)	(74) 代理人	110001195 特許業務法人深見特許事務所
		(72) 発明者	早川 雄貴 東京都江東区豊洲三丁目2番24号 ルネサスエレクトロニクス株式会社内
		(72) 発明者	加谷 俊之 東京都江東区豊洲三丁目2番24号 ルネサスエレクトロニクス株式会社内
		(72) 発明者	芝原 真一 東京都江東区豊洲三丁目2番24号 ルネサスエレクトロニクス株式会社内
		Fターム(参考)	5B034 AA02 CC01 CC03 5B045 BB12 BB32 DD03

(54) 【発明の名称】 半導体装置、制御システムおよび半導体装置の制御方法


(57) 【要約】

【課題】ロックステップのためのハードウェアを追加することなく半導体装置のソフトウェアロックステップを実現する。

【解決手段】半導体装置2は、CPU10、20と、スヌープ動作を制御するSPU210、220と、機能安全規格の最高レベル(ASIL D)のCPU230と、アービタ250と、メモリ260と、比較器とを備え、CPU230は、通常動作が実行される場合にスヌープ動作を許可し、ソフトウェアロックステップが実行される場合にスヌープ動作を禁止し、CPU10は、ソフトウェアロックステップのための第1のソフトウェアを実行してメモリ260に確保された第1の領域262に実行結果を書き込み、CPU20は、ソフトウェアロックステップのための第2のソフトウェアを実行し、第2の領域263に実行結果を書き込み、比較器は、第1の領域に書き込まれた実行結果と、第2の領域に書き込まれた実行結果とを比較する。

【選択図】 図2

図2



【特許請求の範囲】**【請求項 1】**

半導体装置であって、
キャッシュを有し、ソフトウェアロックステップと通常動作とを実行するための第 1 および第 2 のプロセッサと、
メモリと、
前記メモリに接続され、アドレスプロテクト機能を有するアービタと、
前記アービタに接続されたバスと、
前記第 1 のプロセッサと前記バスとに接続され、前記第 1 のプロセッサによる前記第 2 のプロセッサのキャッシュへのスヌープ動作を制御するための第 1 のスヌープ制御回路と
、
前記第 2 のプロセッサと前記バスとに接続され、前記第 2 のプロセッサによる前記第 1 のプロセッサのキャッシュへのスヌープ動作を制御するための第 2 のスヌープ制御回路と
、
前記ソフトウェアロックステップと前記通常動作とを切り替えるための制御装置とを備え、
前記制御装置は、
前記通常動作が実行される場合に、前記第 1 のスヌープ制御回路および前記第 2 のスヌープ制御回路に対して、各前記スヌープ動作を許可し、
前記ソフトウェアロックステップが実行される場合に、前記第 1 のスヌープ制御回路および前記第 2 のスヌープ制御回路に対して、各前記スヌープ動作を禁止し、
前記第 1 のプロセッサは、
前記ソフトウェアロックステップのための第 1 のソフトウェアを実行し、
前記第 1 のプロセッサのために前記メモリに確保された第 1 の領域に、前記第 1 のソフトウェアの実行結果を書き込み、
前記第 2 のプロセッサは、
前記ソフトウェアロックステップのための第 2 のソフトウェアを実行し、
前記第 1 の領域と異なる第 2 の領域に、前記第 2 のソフトウェアの実行結果を書き込み、
前記半導体装置は、前記第 1 の領域に書き込まれた実行結果と、前記第 2 の領域に書き込まれた実行結果とを比較する比較器をさらに備える、半導体装置。

【請求項 2】

前記第 1 のスヌープ制御回路または前記第 2 のスヌープ制御回路は、所定の条件を満たさない異常なスヌープ動作を禁止し、
前記アービタは、前記制御装置によってアクセス可能なメモリ領域に対する前記第 1 のプロセッサまたは前記第 2 のプロセッサによるアクセスを禁止する、請求項 1 に記載の半導体装置。

【請求項 3】

前記アービタに接続された第 1 の処理部および第 2 の処理部をさらに備え、
前記第 1 のプロセッサが前記第 1 のソフトウェアを実行することは、
前記第 1 の処理部による演算結果に基づいて、ソフトウェアロックステップのための第 3 のソフトウェアを実行することと、
前記第 3 のソフトウェアの実行結果に基づいて前記第 1 のソフトウェアを実行することとを含み、
前記第 2 のプロセッサが前記第 2 のソフトウェアを実行することは、
前記第 2 の処理部による演算結果に基づいて、ソフトウェアロックステップのための第 4 のソフトウェアを実行することと、
前記第 4 のソフトウェアの実行結果に基づいて前記第 2 のソフトウェアを実行することとを含む、請求項 1 に記載の半導体装置。

【請求項 4】

10

20

30

40

50

前記第 1 のプロセッサは、前記第 1 のソフトウェアの実行結果に基づいて CRC (Cyclic Redundancy Code) を生成するように構成されており、

前記制御装置は、

前記第 2 のソフトウェアの実行結果に基づいて CRC を生成し、

前記第 1 のプロセッサによって生成された CRC と、前記制御装置によって生成された CRC とを比較するように構成されている、請求項 1 に記載の半導体装置。

【請求項 5】

前記比較器は、前記アービタに含まれており、前記メモリに格納されているデータの読出要求に基づいて、前記メモリに格納されている各実行結果を比較するように構成されている、請求項 1 に記載の半導体装置。

10

【請求項 6】

前記メモリは、データを格納するための複数の領域を含み、

前記第 1 のプロセッサに割り当てられる領域は、前記第 2 のプロセッサによる前記実行結果の書き込みから保護されており、

前記第 2 のプロセッサに割り当てられる領域は、前記第 1 のプロセッサによる前記実行結果の書き込みから保護されており、

前記制御装置に割り当てられる領域は、前記第 1 のプロセッサおよび前記第 2 のプロセッサによる書き込みから保護されている、請求項 1 に記載の半導体装置。

【請求項 7】

前記制御装置の機能安全レベルは、前記第 1 のプロセッサおよび前記第 2 のプロセッサの機能安全レベルよりも高い、請求項 1 に記載の半導体装置。

20

【請求項 8】

信号の入力を受ける入力インターフェイスと、

前記信号に基づいて演算を実行する半導体装置と、

前記演算の実行結果を出力するための出力インターフェイスとを備え、

前記半導体装置は、

キャッシュを有し、ソフトウェアロックステップと通常動作とを実行するための第 1 および第 2 のプロセッサと、

メモリと、

前記メモリに接続され、アドレスプロテクト機能を有するアービタと、

30

前記アービタに接続されたバスと、

前記第 1 のプロセッサと前記バスとに接続され、前記第 1 のプロセッサによる前記第 2 のプロセッサのキャッシュへのスヌープ動作を制御するための第 1 のスヌープ制御回路と

、
前記第 2 のプロセッサと前記バスとに接続され、前記第 2 のプロセッサによる前記第 1 のプロセッサのキャッシュへのスヌープ動作を制御するための第 2 のスヌープ制御回路と

、
前記ソフトウェアロックステップと前記通常動作とを切り替えるための制御装置とを備え、

前記制御装置は、

40

前記通常動作が実行される場合に、前記第 1 のスヌープ制御回路および前記第 2 のスヌープ制御回路に対して、各前記スヌープ動作を許可し、

前記ソフトウェアロックステップが実行される場合に、前記第 1 のスヌープ制御回路および前記第 2 のスヌープ制御回路に対して、各前記スヌープ動作を禁止し、

前記第 1 のプロセッサは、

前記ソフトウェアロックステップのための第 1 のソフトウェアを実行し、

前記第 1 のプロセッサのために前記メモリに確保された第 1 の領域に、前記第 1 のソフトウェアの実行結果を書き込み、

前記第 2 のプロセッサは、

前記ソフトウェアロックステップのための第 2 のソフトウェアを実行し、

50

前記第 1 の領域と異なる第 2 の領域に、前記第 2 のソフトウェアの実行結果を書き込み、

前記半導体装置は、前記第 1 の領域に書き込まれた実行結果と、前記第 2 の領域に書き込まれた実行結果とを比較する比較器をさらに備える、制御システム。

【請求項 9】

前記第 1 のスヌープ制御回路または前記第 2 のスヌープ制御回路は、所定の条件を満たさない異常なスヌープ動作を禁止し、

前記アービタは、前記制御装置によってアクセス可能なメモリ領域に対する前記第 1 のプロセッサまたは前記第 2 のプロセッサによるアクセスを禁止する、請求項 8 に記載の制御システム。

10

【請求項 10】

前記アービタに接続された第 1 の処理部および第 2 の処理部をさらに備え、

前記第 1 のプロセッサが前記第 1 のソフトウェアを実行することは、

前記第 1 のプロセッサが、

前記第 1 の処理部による演算結果に基づいて、ソフトウェアロックステップのための第 3 のソフトウェアを実行することと、

前記第 3 のソフトウェアの実行結果に基づいて前記第 1 のソフトウェアを実行することとを含み、

前記第 2 のプロセッサが前記第 2 のソフトウェアを実行することは、

前記第 2 のプロセッサが、

前記第 2 の処理部による演算結果に基づいて、ソフトウェアロックステップのための第 4 のソフトウェアを実行することと、

前記第 4 のソフトウェアの実行結果に基づいて前記第 2 のソフトウェアを実行することとを含む、請求項 8 に記載の制御システム。

20

【請求項 11】

前記第 1 のプロセッサは、前記第 1 のソフトウェアの実行結果に基づいて C R C (Cyclic Redundancy Code) を生成するように構成されており、

前記制御装置は、

前記第 2 のソフトウェアの実行結果に基づいて C R C を生成し、

前記第 1 のプロセッサによって生成された C R C と、前記制御装置によって生成された C R C とを比較するように構成されている、請求項 8 に記載の制御システム。

30

【請求項 12】

前記比較器は、前記アービタに含まれており、前記メモリに格納されているデータの読出要求に基づいて、前記メモリに格納されている各実行結果を比較するように構成されている、請求項 8 に記載の制御システム。

【請求項 13】

前記メモリは、データを格納するための複数の領域を含み、

前記第 1 のプロセッサに割り当てられる領域は、前記第 2 のプロセッサによる前記実行結果の書き込みから保護されており、

前記第 2 のプロセッサに割り当てられる領域は、前記第 1 のプロセッサによる前記実行結果の書き込みから保護されており、

前記制御装置に割り当てられる領域は、前記第 1 のプロセッサおよび前記第 2 のプロセッサによる書き込みから保護されている、請求項 8 に記載の制御システム。

40

【請求項 14】

前記制御装置の機能安全レベルは、前記第 1 のプロセッサおよび前記第 2 のプロセッサの機能安全レベルよりも高い、請求項 8 に記載の制御システム。

【請求項 15】

キャッシュを有し、ソフトウェアロックステップと通常動作とを実行するための第 1 および第 2 のプロセッサを準備するステップと、

前記第 1 のプロセッサによる前記第 2 のプロセッサのキャッシュへのスヌープ動作を制

50

御するステップと、

前記第 2 のプロセッサによる前記第 1 のプロセッサのキャッシュへのスヌープ動作を制御するステップと、

前記通常動作が実行される場合に、各前記スヌープ動作を許可するステップと、

前記ソフトウェアロックステップが実行される場合に、各前記スヌープ動作を禁止するステップと、

前記第 1 のプロセッサが、前記ソフトウェアロックステップのための第 1 のソフトウェアを実行するステップと、

前記第 1 のプロセッサのためにメモリに第 1 の領域を確保するステップと、

前記第 2 のプロセッサのために前記第 1 の領域と異なる第 2 の領域を確保するステップと、

前記第 1 のプロセッサが、前記第 1 の領域に、前記第 1 のソフトウェアの実行結果を書き込むステップと、

前記第 2 のプロセッサが、前記ソフトウェアロックステップのための第 2 のソフトウェアを実行するステップと、

前記第 2 のプロセッサが、前記第 2 の領域に、前記第 2 のソフトウェアの実行結果を書き込むステップと、

制御装置が、前記第 1 の領域に書き込まれた実行結果と、前記第 2 の領域に書き込まれた実行結果とを比較するステップとを含む、半導体装置の制御方法。

【請求項 16】

所定の条件を満たさない異常なスヌープ動作を禁止するステップと、

メモリ領域に対する前記第 1 のプロセッサまたは前記第 2 のプロセッサによるアクセスを禁止するステップとをさらに含む、請求項 15 に記載の制御方法。

【請求項 17】

第 1 の処理部および第 2 の処理部を準備するステップをさらに含み、

前記第 1 の処理部による演算結果に基づいて、ソフトウェアロックステップのための第 3 のソフトウェアを実行することと、

前記第 3 のソフトウェアの実行結果に基づいて前記第 1 のソフトウェアを実行することとを含み、

前記第 2 のプロセッサが、前記第 2 のソフトウェアを実行するステップは、

前記第 2 の処理部による演算結果に基づいて、ソフトウェアロックステップのための第 4 のソフトウェアを実行することと、

前記第 4 のソフトウェアの実行結果に基づいて前記第 2 のソフトウェアを実行することとを含む、請求項 15 に記載の制御方法。

【請求項 18】

前記第 1 のソフトウェアの実行結果に基づいて CRC (Cyclic Redundancy Code) を生成するステップと、

前記第 2 のソフトウェアの実行結果に基づいて CRC を生成するステップとをさらに含み、

前記比較するステップは、各前記生成された CRC を比較することを含む、請求項 15 に記載の制御方法。

【請求項 19】

前記メモリに格納されているデータの読出要求に基づいて、前記メモリに格納されている各実行結果を比較するステップとをさらに含む、請求項 15 に記載の制御方法。

【請求項 20】

前記メモリは、データを格納するための複数の領域を含み、

前記第 1 のプロセッサに割り当てられる領域は、前記第 2 のプロセッサによる前記実行結果の書き込みから保護されており、

前記第 2 のプロセッサに割り当てられる領域は、前記第 1 のプロセッサによる前記実行結果の書き込みから保護されており、

10

20

30

40

50

前記制御装置に割り当てられる領域は、前記第1のプロセッサおよび前記第2のプロセッサによる書き込みから保護されている、請求項15に記載の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は半導体装置に関し、より特定的には、半導体装置におけるロックステップに関する。

【背景技術】

【0002】

昨今、より高い機能安全のレベルが求められている。ISO 26262の機能安全として、ASIL (Automotive Safety Integrity Level) が規定されている。安全レベルが低いものから、QM (Quality Management) / ASIL A / ASIL B / ASIL C / ASIL Dと規定されている。ASIL Bレベルでは、動作中に発生する故障の90%以上が検知されなければならない、ASIL Dレベルでは、99%以上の故障が検知されなければならない。例えば、ISO 26262に準拠した車載電子システムでは、ASIL Dが要求される。具体的には、ASIL Dレベルの機能安全には、ロックステップと呼ばれる、2つ以上のハードウェアの演算で得られた結果を比較一致させるような高いレベルの故障検出性能が求められる。

【0003】

ロックステップに関し、例えば、特開2014-56396号公報(特許文献1)は、「複数のプロセッサコアが正常に同じプログラムを実行しているか否かを判定するとともに、メモリチェックの実行機会を確保する電子制御装置」を開示している([要約])。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開2014-56396号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献1に開示された技術によれば、機能安全レベルは高いが1つの動作しかできないデュアルコア・ロックステップのモードと、機能安全レベルは通常であるが2つのコアがそれぞれ動作できるモードとを切り替えることができる。しかしながら、デュアルコア・ロックステップのモードへの切り替えの際には、2つのコアが同期をとるためにリセットが必要となり、数ミリ秒程度の処理停止期間が生じ、性能が低下する場合がある。したがって、機能安全レベルを維持しつつ性能が低下しない技術が必要とされている。

【0006】

本開示は、上述のような問題点を解決するためになされたものであって、ある局面において、機能安全レベルを維持しつつ性能が低下しない半導体装置が開示される。他の局面において、機能安全レベルを維持しつつ性能が低下しない制御システムが開示される。さらに他の局面において、機能安全レベルを維持しつつ性能が低下しないように半導体装置を制御する方法が開示される。

【課題を解決するための手段】

【0007】

ある実施の形態に従う半導体装置は、キャッシュを有し、ソフトウェアロックステップと通常動作とを実行するための第1および第2のプロセッサと、メモリと、メモリに接続され、アドレスプロテクト機能を有するアービタと、アービタに接続されたバスと、第1のプロセッサとバスとに接続され、第1のプロセッサによる第2のプロセッサのキャッシュへのスヌープ動作を制御するための第1のスヌープ制御回路と、第2のプロセッサとバスとに接続され、第2のプロセッサによる第1のプロセッサのキャッシュへのスヌープ動作を制御するための第2のスヌープ制御回路と、ソフトウェアロックステップと通常動作

10

20

30

40

50

とを切り替えるための制御装置とを備える。制御装置は、通常動作が実行される場合に、第1のスヌープ制御回路および第2のスヌープ制御回路に対して、各スヌープ動作を許可し、ソフトウェアロックステップが実行される場合に、第1のスヌープ制御回路および第2のスヌープ制御回路に対して、各スヌープ動作を禁止し得る。第1のプロセッサは、ソフトウェアロックステップのための第1のソフトウェアを実行し、第1のプロセッサのためにメモリに確保された第1の領域に、第1のソフトウェアの実行結果を書き込み得る。第2のプロセッサは、ソフトウェアロックステップのための第2のソフトウェアを実行し、第1の領域と異なる第2の領域に、第2のソフトウェアの実行結果を書き込み得る。半導体装置は、第1の領域に書き込まれた実行結果と、第2の領域に書き込まれた実行結果とを比較する比較器をさらに備える。

10

【0008】

ある局面において、半導体装置の機能安全レベルを維持しつつ性能の低下を防止し得る。

【0009】

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【図面の簡単な説明】

【0010】

【図1】半導体装置1のハードウェア構成を表わすブロック図である。

【図2】ソフトウェアロックステップを実行可能な半導体装置2の構成の概略を表わすブロック図である。

20

【図3】SPU210, 220の構成の詳細を説明するための図である。

【図4】半導体装置2の動作を表わすフローチャート(その1)である。

【図5】半導体装置2の動作を表わすフローチャート(その2)である。

【図6】半導体装置2の動作を表わすフローチャート(その3)である。

【図7】半導体装置2の動作を説明するための図(その1)である。

【図8】半導体装置2の動作を説明するための図(その2)である。

【図9】半導体装置2の動作を説明するための図(その3)である。

【図10】半導体装置2の動作を説明するための図である。

【図11】ソフトウェアロックステップが行なわれない場合の設定を説明するための図である。

30

【図12】スヌープが誤って他のCPUに対して行なわれた場合の保護を説明する図である。

【図13】メモリ260内においてアドレスエリアを跨ぐアクセスのプロテクトについて説明する図である。

【図14】スヌープを許可する場合の動作を説明する図である。

【図15】スヌープが許可されている場合の動作を表わす図である。

【図16】ソフトウェアロックステップが行なわれていない場合の半導体装置2の動作を説明する図である。

【図17】ある局面に従う半導体装置3におけるデータの流れを表わす図である。

40

【図18】ある局面に従う半導体装置4の構成の概略を表わすブロック図である。

【図19】半導体装置4におけるデータの流れを表わす図である。

【図20】半導体装置4が実行する処理の一部を表わすフローチャートである。

【図21】半導体装置5におけるデータフローを表わす図である。

【図22】半導体装置5におけるCPUのプログラムの実行結果の出力を説明するための図である。

【図23】半導体装置5におけるソフトウェアロックステップのプログラムの実行結果の比較を説明するための図である。

【図24】半導体装置6の構成を表わすブロック図である。

【図25】半導体装置6におけるデータのフローを説明するための図である。

50

【図 2 6】半導体装置 6 の制御構造を説明するためのフローチャートである。

【図 2 7】半導体装置 6 における処理の一部を表わすフローチャートである。

【図 2 8】対象エリアに格納されているデータの読み出しを説明するための図である。

【図 2 9】比較器 2 5 2 による比較の動作を説明するための図である。

【発明を実施するための形態】

【0011】

以下、図面を参照しつつ、本開示に係る技術思想の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。

【0012】

[第 1 の実施の形態]

図 1 を参照して、ある局面に従ってソフトウェアロックステップ (S W L S) を行なう半導体装置 1 の構成について説明する。図 1 は、半導体装置 1 のハードウェア構成を表わすブロック図である。本実施の形態において、ソフトウェアロックステップとは、複数のコアが同一の結果になるプログラムを実行し、これらのコア以外の比較装置によってその結果が同一であることを確認することで、これらのコアの故障の検知を行なう方法をいう。より具体的には、機能安全レベルが通常である二つのコアが、クロックサイクル単位で同期をとることなく、アプリケーション単位あるいは関数単位でプログラムを実行し、実行結果が比較される。この時、各コアへの入力がクロックサイクル単位で同じであることが求められるデュアルコアロックステップと異なり、本実施の形態に従うソフトウェアロ

10

20

【0013】

半導体装置 1 は、CPU (Central Processing Unit) 1 0 , 2 0 と、バス 3 0 と、処理部 4 0 と、アービタ 5 0 と、メモリ 6 0 とを備える。CPU 1 0 は、コア 1 1 と、MMU (Memory Management Unit) 1 2 と、キャッシュ 1 3 とを含む。CPU 2 0 は、コア 2 1 と、MMU 2 2 と、キャッシュ 2 3 とを含む。CPU 1 0 , 2 0 は、それぞれ、バス 3 0 に接続されている。バス 3 0 と、処理部 4 0 と、メモリ 6 0 とが、アービタ 5 0 に接続されている。

【0014】

CPU 1 0 , 2 0 は、機能安全を適用しなくてもよい通常の品質管理 (Quality Management (Q M)) クラスのプロセッサである。CPU 1 0 , 2 0 は、データをキャッシュに保存し得る。ある局面において、CPU 2 0 は、データをキャッシュ 2 3 に格納して、メモリ 6 0 に当該データを書き込んでいない場合がある。そのような場合において、CPU 2 0 以外のプロセッサ、例えば CPU 1 0 が、当該データを扱いたい時、CPU 1 0 は、所謂スヌープと呼ばれる処理、すなわち、CPU 2 0 のキャッシュ 2 3 にアクセスして当該データを読み込む等の処理を行う必要がある。スヌープを行なうことにより、コア 1 1 , 2 1 間で高速にデータをやり取りできるので、スヌープがない場合と比べて、演算速度等の性能が大きく向上し得る。

30

【0015】

コア 1 1 , 2 1 は、演算処理回路を含む。MMU 1 2 は、メモリのアドレス変換、メモリ 6 0 へのアクセスの保護、キャッシュ 1 3 へのアクセスを制御する。MMU 2 2 は、メモリのアドレス変換、メモリ 6 0 へのアクセスの保護、キャッシュ 2 3 へのアクセスを制御する。

40

【0016】

バス 3 0 は、キャッシュコヒーレントインターコネクト (C C I) であり、例えば、CPU 1 0 によるキャッシュへのアクセスを扱う。バス 3 0 は、ASILD クラスに対応する (以下、適宜、「ASILD クラス」は「ASILD 対応」あるいは「ASILD レベル」と表わすこともあり、他の場合も同様である) 。

【0017】

50

処理部 40 は、キャッシュを有さない演算器であり得る。処理部 40 は、A S I L B クラスおよび A S I L D クラスのいずれであってもよい。

【0018】

アービタ 50 は、アドレスの保護機能を有し、C P U 10 , 20、バス 30、処理部 40 によるメモリ 60 へのアクセスを調停する。

【0019】

メモリ 60 は、例えば、D D R (Double Data Rate) タイプのメモリである。

ある局面に従う半導体装置 1 によれば、C P U 10 , 20 間のスヌープを防ぐためには、例えば、M M U 12 , 22 がスヌープを保護することが考えられる。しかしながら、M M U 12 , 22 自体がロックステップの対象であるため、スヌープを防ぐために M M U 12 , 22 を使用することはできない。あるいは、C P U 10 , 20 がスヌープをできないように構成することも考えられる。この場合、スヌープを行なっても問題がない場合でもスヌープができなくなるため、処理の遅延のように半導体装置 1 の性能が悪化する恐れがある。

10

【0020】

なお、本実施の形態において、ソフトウェアやハードウェアのバグによる故障をシステムティックフォールトと呼び、ハードウェアが宇宙線や経年劣化で故障することをランダムハードウェアフォールトと呼ぶ。C P U が A S I L D 対応であるとは、単独で(ソフトウェアロックステップを使用せずに)システムティック・フォールトとランダムハードウェア・フォールトの両方において、A S I L D クラスに対応する C P U であることをいう。また、ソフトウェアロックステップに使用されるハードウェアは、システムティック・フォールトの観点では A S I L D クラスとし、ランダムハードウェア・フォールトの観点では、単体では、A S I L D クラスではないものを指すとする。例えば、ソフトウェアロックステップが行なわれない場合には、当該ハードウェア(例えば、C P U)は、Q M クラスであってもよい。

20

【0021】

図 1 に示される半導体装置 1 においてソフトウェアロックステップが行なわれる場合、以下の様な問題が生じ得る。より具体的には、C P U 10 の M M U 12 が故障して不要なスヌープが開始され、C P U 20 のキャッシュ 23 へのアクセスが行なわれる場合があり得る。この場合、当該スヌープによって、C P U 10 の故障が C P U 20 に広がり、C P U 10 , 20 による誤った演算結果が一致し、C P U 10 の故障が検知されない可能性があり、結果として、A S I L D クラスを達成することができない。

30

【0022】

既存の回路構成では、スヌープは M M U 12 , 22 において保護されることになっているが、M M U 12 , 22 自体がソフトウェアロックステップの対象となっており、スヌープを保護することができない。また、Q M クラスの C P U 10 , 20 のうち、M M U 12 , 22 までを 2 重化する方法も考えられるが、その場合、面積のオーバーヘッドが大きくなるという問題が生じ得る。さらに、近年では、C P U、画像処理回路、メモリ等の L S I (Large Scale Integrated Circuit) を構成する機能ブロック(所謂 I P (Intellectual Property)) は、自社製ではなく社外製であることが多く、C P U 自体に変更を加えられないこともある。また、プロトコルの複雑化により、M M U などの面積が増加してきており、それを別途追加するのは、従来のメリットが損なわれるうえ、レイテンシも増大する。

40

【0023】

また、I S O 26262 では、A S I L の異なるクラス間での故障の伝播等の干渉があってはならないとされており、不干渉(以下、F F I (Freedom From Interference)ともいう。)が求められている。ソフトウェアロックステップによって達成される A S I L D クラスと、ソフトウェアロックステップを行なわない Q M クラスの C P U 10 , 20 の間で、F F I の考慮が必要になるため、単体で A S I L D クラスの C P U のように、Q M クラスの C P U 10 , 20 を制御するためのプロセッサが必要となる。

50

【0024】

そこで、図2を参照して、ある局面に従う半導体装置2について説明する。図2は、ソフトウェアロックステップを実行可能な半導体装置2の構成の概略を表わすブロック図である。半導体装置2は、半導体装置1の構成に加えて、スヌープ動作を制御するための回路として、スヌープ保護部（以下、SPU（Snoop Protection Unit）と表す）210、220と、CPU230とを備える。さらに、半導体装置2は、半導体装置1の構成に対して、アービタ50に代えてアービタ250を備え、メモリ60に代えてメモリ260を備える。

【0025】

SPU210は、CPU10によるスヌープを保護する。SPU220は、CPU20によるスヌープを保護する。SPU210、220は、ASIL Dクラスである。

10

【0026】

CPU230は、ASIL Dクラスのプロセッサである。半導体装置2において、FFIの観点から、ASIL Dクラスを達成するための制御は、ASIL Dクラスのプロセッサで行なわれる必要がある。そこで、CPU230は、ASIL Dクラスであることが望ましい。

【0027】

アービタ250は、メモリ260へのアクセスを調停する。例えば、アービタ250は、アドレスが異常であることを検知すると、当該アドレスへのアクセスを禁止する。あるいは、アービタ250は、メモリ260内において、アドレスエリアをまたぐようなアクセスをプロテクトし得る。例えば、アービタ250は、ASIL D対応のプロセッサに割り当てられたメモリ領域に対するASIL B対応のプロセッサによるデータの書き込みを禁止する。

20

【0028】

メモリ260は、DDRタイプのメモリであり得る。メモリ260は、エリア261、262、263、264を含む。エリア261は、ASIL Bクラスのハードウェアのためのエリアである。エリア262は、CPU10のソフトウェアロックステップのためのエリアである。エリア263は、CPU20のソフトウェアロックステップのためのエリアである。エリア264は、ASIL Dクラスのハードウェアのためのエリアである。

【0029】

ソフトウェアロックステップのための複数のエリア262、263は、それぞれのCPU10、20が排他的に当該エリアにアクセスできるように構成されている。ASIL Bクラスのハードウェア（例えば、処理部40）は、FFIの要件を満たすため、エリア262、263、264にアクセスできないように構成される。また、ソフトウェアロックステップの対象となるCPU10、20は、同様の理由により、ASIL Dクラスのハードウェアによって使用されるエリア264にアクセスできないように構成される。なお、ASIL Dクラスの機能安全では、パスのように半導体装置2において他の回路等と共通して使用される部品に関しても、ASIL D対応であることが求められる。これらの部品においては、デュアルコア・ロックステップやEDC（Error Detection Code）機能若しくはECC（Error Correction Code）等でASIL D対応であるものと

30

40

【0030】

[スヌープ保護部]

図3を参照して、ある局面に従うSPU210、220の構成について説明する。図3は、SPU210、220の構成の詳細を説明するための図である。ある局面において、SPU210、220は、デュアルコア・ロックステップ等の仕組みにより、ASIL Dクラスに対応している。

【0031】

SPU210、220は、スヌープbit強制無効化ブロック310と、プロテクトON/OFFレジスタ320とを含む。CPU10の出力は、SPU210のスヌープbit

50

t 強制無効化ブロック 310 に、CPU 20 の出力は、SPU 220 のスヌープ bit 強制無効化ブロック 310 に、それぞれ入力され得る。スヌープ bit 強制無効化ブロック 310 の出力は、バス 30 に入力され得る。

【0032】

ある局面において、プロテクト ON/OFF レジスタ 320 がオフに設定されている場合には、SPU 210, 220 は、マスタ（例えば、ASILD クラスの CPU 230）からの信号をそのまま通す。別の局面において、プロテクト ON/OFF レジスタ 320 がオンに設定されている場合には、SPU 210, 220 は、CPU 10, 20 からのリクエストに含まれるスヌープを示す信号を監視し、その信号を無効にして、バス 30 に送る。

10

【0033】

本実施の形態に係る半導体装置 2 では、SPU 210, 220 がスヌープの保護を行なう。SPU 210, 220 には、スヌープのアクセス保護以外の機能を持たせないことで、レイテンシの増大を低減できる。また、ソフトウェアロックステップが行なわれない場合には、SPU 210, 220 によるスヌープを許可することで、半導体装置 2 の性能を高めることができる。

【0034】

[制御構造]

図 4 ~ 図 6 を参照して、半導体装置 2 の制御構造について説明する。図 4 ~ 図 6 は、半導体装置 2 の動作を表わすフローチャートである。

20

【0035】

図 4 に示されるように、ステップ S 410 にて、ASILD クラスの CPU 230 は、ソフトウェアロックステップのために、SPU 210, 220 をスヌープ禁止に設定する。例えば、CPU 230 は、プロテクト ON/OFF レジスタ 320 の設定をオフにする。また、CPU 230 は、アービタ 250 に、禁止アドレスを設定する。例えば、CPU 230 は、CPU 10 がエリア 262 にアクセスできるようにアドレスを設定し、CPU 20 によるアクセスを禁止する。CPU 230 は、CPU 20 がエリア 263 にアクセスできるようにアドレスを設定し、CPU 10 によるアクセスを禁止する。エリア 264 は、CPU 230 によるアクセスが可能にアドレス設定され、他の CPU 10, 20 によるアクセスは禁止される。

30

【0036】

ステップ S 415 にて、CPU 230 は、ソフトウェアロックステップ用のプログラムおよびデータをメモリ 260 のエリア 264 に書き込む。

【0037】

ステップ S 420 にて、CPU 230 は、メモリ 260 への書き込みを完了したことに基づいて、ソフトウェアロックステップを行なう CPU 10, 20 を起動する。例えば、CPU 230 は、ソフトウェアロックステップの開始指令を、アービタ 250、バス 30 を介して、CPU 10, 20 に送信する。ステップ S 425 にて、CPU 10, 20 は、当該開始指令の受信を検知すると、起動する。

【0038】

ステップ S 430 にて、CPU 10 は、メモリ 260 にアクセスして、ソフトウェアロックステップのためのプログラムおよびデータを読み出して、そのプログラムを実行する。同様に、ステップ S 431 にて、CPU 20 は、メモリ 260 にアクセスして当該プログラムおよびデータを読み出して、そのプログラムを実行する。なお、ステップ S 430 における読み出しおよび/または実行のタイミングと、ステップ S 431 における読み出しおよび/または実行のタイミングとは、同一である必要はなく、異なってもよい。

40

【0039】

ステップ S 435 にて、CPU 10 は、当該プログラムの実行結果を、メモリ 260 に確保されたエリア 262 に書き込む。ステップ S 436 にて、CPU 20 は、当該プログラムの実行結果を、メモリ 260 に確保されたエリア 263 に書き込む。なお、ステップ

50

S 4 3 5 における書き込みのタイミングと、ステップ S 4 3 6 における書き込みのタイミングとは、同一である必要はなく、異なってもよい。

【 0 0 4 0 】

ステップ S 4 4 0 にて、CPU 2 3 0 は、CPU 1 0 , 2 0 による各処理が終了したことを検知するまで待機する。CPU 1 0 , 2 0 は、実行結果の書き込みを終了すると、その旨を、バス 3 0 及びアービタ 2 5 0 を介して、CPU 2 3 0 に通知する。

【 0 0 4 1 】

ステップ S 4 4 5 にて、CPU 2 3 0 は、CPU 1 0 , 2 0 による実行結果の書き込みが終了した旨の通知を受信すると、エリア 2 6 2 , 2 6 3 にアクセスして実行結果を読み出し、CPU 1 0 による実行結果と、CPU 2 0 による実行結果とを比較する。ある局面において、比較の単位は、例えば、アプリケーション単位または関数単位である。

10

【 0 0 4 2 】

ステップ S 4 5 0 にて、CPU 2 3 0 は、これらの実行結果が一致しているか否かを判断する。CPU 2 3 0 は、これらの実行結果が一致していると判断すると（ステップ S 4 5 0 にて YES）、ステップ S 4 5 5 にて、CPU 2 3 0 は、実行結果が ASIL D レベルに対応していると判定し、所定の出力先に当該実行結果を出力し、ソフトウェアロックステップを終了する。当該実行結果が一致していることに基づいて、所定の処理が実行される。そうでない場合には（ステップ S 4 5 0 にて NO）、ステップ CPU 2 3 0 は、実行結果が ASIL D レベルに対応していないと判定し、エラーを出力する。

【 0 0 4 3 】

20

図 5 は、アービタ 2 5 0 によるプロテクト動作を表わす図である。

ステップ S 5 1 0 にて、アービタ 2 5 0 は、トランザクションを待機している。

【 0 0 4 4 】

ステップ S 5 2 0 にて、アービタ 2 5 0 は、トランザクションの受信に基づいて、トランザクションの情報および指定されたアドレスと、マスタ情報（CPU 2 3 0 によって登録されている情報）およびアドレスとを比較する。

【 0 0 4 5 】

ステップ S 5 3 0 にて、アービタ 2 5 0 は、CPU 2 3 0 による設定内容に基づいて、メモリ 2 6 0 におけるアドレスのプロテクトが必要であるか否かを判断する。例えば、CPU 2 1 0 は、CPU 1 0 に対して許可されていないアドレスへのアクセスを CPU 1 0 が要求しているか否かを判断する。アービタ 2 5 0 は、アドレスのプロテクトが必要であると判断すると（ステップ S 5 3 0 にて YES）、制御をステップ S 5 4 0 に切り替える。そうでない場合には（ステップ S 5 3 0 にて NO）、アービタ 2 5 0 は、制御をステップ S 5 1 0 に戻す。

30

【 0 0 4 6 】

ステップ S 5 4 0 にて、アービタ 2 5 0 は、エラーレスポンスを CPU 1 0 に返し、当該トランザクションを通過させない。また、アービタ 2 5 0 は、所定のエラー信号を CPU 2 3 0 に出力し得る。

【 0 0 4 7 】

図 6 は、SPU 2 1 0 が実行する処理の一部を表わすフローチャートである。なお、SPU 2 2 0 も同様の処理を実行し得る。

40

【 0 0 4 8 】

ステップ S 6 1 0 にて、SPU 2 1 0 は、トランザクションを待機する。

ステップ S 6 2 0 にて、SPU 2 1 0 は、トランザクションが CPU 1 0 によるスヌープであるか否かを判断する。この判断は、例えば、トランザクションに含まれる信号（例えば、後述する ARSNOOP 信号）の値に基づいて行なわれる。

【 0 0 4 9 】

CPU 2 1 0 は、当該トランザクションがスヌープであると判断すると（ステップ S 6 3 0 にて YES）、ステップ S 6 4 0 にて、SPU 2 1 0 は、当該トランザクションをスヌープではないトランザクションに変換し、当該トランザクションを通過させて、バス 3

50

0 に伝送する。これにより、CPU 10 が誤ったスヌープ動作を要求するトランザクションを発生した場合には、当該トランザクションは、スヌープ動作を要求しないトランザクションに変換されるので、CPU 20 のキャッシュに対する誤ったスヌープが防止され得る。

【0050】

他方、当該トランザクションがスヌープではないと判断すると（ステップ S 630 にて NO）、SPU 210 は、制御をステップ S 610 に戻す。その後、処理は繰り返される。

【0051】

図 7 ~ 図 10 は、半導体装置 2 の動作を説明するための図である。図 7 を参照して、ある局面において、CPU 230 は、ソフトウェアロックステップを実行するために、SPU 210, 220 によるスヌープを禁止する。例えば、CPU 230 は、スヌープ bit 強制無効化ブロック 310 において、SPU 210, 220 によるスヌープを禁止することを示すフラグを立てる。

【0052】

CPU 230 は、アービタ 250 のプロテクトアドレスを設定する。より具体的には、CPU 230 は、メモリ 260 において、エリア 262, 263, 264 を確保し、各エリアへのアクセスを規定する。たとえば、エリア 262 は、CPU 10 および CPU 230 によるアクセスが可能に設定され、CPU 20 によるアクセスが禁止される。エリア 263 は、CPU 20 および CPU 230 によるアクセスが可能に設定され、CPU 10 によるアクセスが禁止される。エリア 264 は、CPU 230 によるデータの書き込みが可能に設定され、CPU 10, 20 によるデータの書き込みが禁止される。さらに、CPU 230 は、ソフトウェアロックステップに必要なプログラムおよびデータをメモリ 260 の所定のエリア 262, 263 にそれぞれ格納する。このような構成により、ある局面において、あるプロセッサによって生成された誤ったデータが他のプロセッサによって使用され、比較結果が同一になることにより誤りが検出されなくなることが防止され得る。

【0053】

図 8 を参照して、CPU 230 は、ソフトウェアロックステップを実行する CPU 10, 20 をそれぞれ起動する（ステップ S 420）。ある局面において、CPU 230 は、アービタ 250、バス 30 および SPU 210, 220 を介して、起動命令を CPU 10, 20 にそれぞれ送信する。別の局面において、CPU 230 が CPU 10, 20 に起動命令を送信するためのバスが別途設けられてもよい。

【0054】

図 9 を参照して、CPU 10, 20 は、それぞれ、同一の結果をもたらすプログラムを実行し、実行結果を所定のエリア 262, 263 にそれぞれ書き込む（ステップ S 430, S 431）。

【0055】

図 10 を参照して、CPU 230 は、エリア 262, 263 から実行結果を読み出して、これらの実行結果を比較する（ステップ S 445）。CPU 230 は、実行結果が一致すると判断すると、その旨を示すデータをエリア 264 の所定のアドレスに格納し得る。実行結果が一致しない場合には、CPU 230 は、CPU 10 または CPU 20 が故障していることその他エラーを通知するためのデータを、エリア 264 の所定のアドレスに格納し得る。

【0056】

図 11 は、ソフトウェアロックステップが行なわれない場合の設定を説明するための図である。別の局面において、CPU 10, 20 がソフトウェアロックステップを行なわない場合には、CPU 230 は、SPU 210, 220 の設定を非ソフトウェアロックアップに変更することにより、SPU 210, 220 によるスヌープを許可する。

【0057】

[異常なスヌープのプロテクト]

10

20

30

40

50

図12は、スヌープが誤って他のCPUに対して行なわれた場合の保護を説明する図である。ある局面に従う半導体装置2は、AXI (Advanced eXtensible Interface) 規格に従ってバスが拡張されたACE (AXI Coherency Extensions) プロトコルを使用する場合がある。AXI規格に従うインターフェイスを構成する5つのチャンネルのうち、リードデータチャンネルには、ARDOMAIN信号とARSNOP信号とが追加される。ARSNOP信号は、リードチャンネルおよびライトチャンネルでシェアされるトランザクションのためのスヌープトランザクションのタイプを示す。ARDOMAIN信号は、いずれのマスタがスヌープトランザクションにおいてスヌープされるべきであるか、と、いずれのマスタがパリアートランザクションを命令するために考慮されるべきであるか、とを示す。

10

【0058】

スヌープ時には、トランザクション内のARDOMAIN信号は、2進数で01または10となっているか、ARSNOP信号が0以外になっている。そのような信号が来た時には、ARSNOP信号を強制的に0に設定する。このようにすることで、そのトランザクションがキャッシュを利用しないトランザクションとなり、スヌープの発生を防ぐことができる。

【0059】

ライトトランザクションの場合も同様である。スヌープのためのアクセスは、通常のアクセスとなり、アドレスが異常であれば、アービタ250でプロテクトされる。データがおかしくなれば、CPU230は、ソフトウェアロックステップの処理の実行結果を比較する処理において、当該比較の結果に基づいて異常を検知し得る。

20

【0060】

[アドレス異常のプロテクト]

図13は、メモリ260内においてアドレスエリアを跨ぐアクセスのプロテクトについて説明する図である。ある局面において、アービタ250は、メモリ260内におけるアドレスエリアを跨ぐようなアクセスを検知すると、そのアクセスを禁止し、当該アクセスにつながるトランザクションを与えたプロセッサに、エラーレスポンスを返す。より具体的には、アービタ250は、トランザクションのアドレスを監視し、そのトランザクションの発行元が、当該アドレスにアクセスしてはいけないことを検知すると、当該アドレスへのアクセスをプロテクトする。発行元は、トランザクションに付加されている識別情報で特定され得る。識別情報は、例えば、AxIDその他の値であり得る。当該アドレスへのアクセスが許可されているか否かは、例えば、CPU230において予め設定されている。

30

【0061】

[スヌープの許可の設定]

図14は、スヌープを許可する場合の動作を説明する図である。ある局面において、CPU230は、SPU210, 220によるスヌープを許可するための信号を、アービタ250およびバス30を介して、SPU210, 220に送信する。SPU210, 220は、この信号を受信すると、プロテクトON/OFFレジスタ320のプロテクトをオフに設定する(図3)。プロテクトがオフに設定されると、スヌープbit強制無効化ブロック310は、CPU10, 20からのリクエストに含まれるスヌープを表わす信号(例えば、ARSNOP)を検知した場合、そのまま、当該信号をアービタ250に送るので、スヌープが実行される。

40

【0062】

図15は、スヌープが許可されている場合の動作を表わす図である。ある局面において、スヌープが許可されている場合、CPU10は、キャッシュ23に対するスヌープを、また、CPU20は、キャッシュ13に対するスヌープを行なうことができる。また、CPU10, 20は、それぞれ、メモリ260のうち、ソフトウェアロックステップに使用されないエリア261のみへのアクセスが許可され、他のエリア262, 263, 264へのアクセスは禁止される。

50

【0063】

図16は、ソフトウェアロックステップが行なわれていない場合の半導体装置2の動作を説明する図である。ある局面において、ソフトウェアロックステップが行なわれていない時、アービタ250は、エリア262, 263, 264のアドレス保護を行なっている。したがって、CPU10は、エリア262, 263, 264にはアクセスできない。

【0064】

以上のようにして、本実施の形態に従う半導体装置2は、異常なスヌープをプロテクトするためのSPU210, 220と、アドレスをプロテクト可能なアービタ250と、ソフトウェアロックステップを制御するためのASILDクラスのCPU230とを備える。このような構成により、ソフトウェアロックステップを用いたASILDが半導体装置2で実現できる。本実施の形態に従うSPU210, 220は、図3に示されるように、簡易な構成で実現されるため、半導体装置2の大幅な面積増大を必要とせず、また、レイテンシの増大もない。また、ソフトウェアロックステップはCPU230によって制御されるため、CPU10, 20を変更できない場合であっても、ソフトウェアロックステップを導入することができる。

10

【0065】

[第2の実施の形態]

以下、第2の実施の形態について説明する。本実施の形態に従う半導体装置は、所謂IPコアの一例であるCPUとして、二種類のCPUを有する場合にソフトウェアロックステップを実行できる点で、一種類のIPコアを有する第1の実施の形態と異なる。

20

【0066】

図17は、ある局面に従う半導体装置3におけるデータの流れを表わす図である。半導体装置3において、CPU230は、メモリ260のエリア61に対してデータを読み書きする。CPU10, 20は、それぞれ、エリア61からデータを読み出す。CPU10は、ソフトウェアロックステップを行う際、メモリ260のエリア62に対してデータを読み書きし、メモリ260のエリア64にデータを書き込む。CPU20は、ソフトウェアロックステップを行う際、メモリ260のエリア63に対してデータを読み書きし、メモリ260のエリア65にデータを書き込む。CPU230は、比較器231として、エリア64, 65に書き込まれたデータを比較し、これらのデータが一致した場合には、ASILDクラスのデータとして、当該データを使用する。

30

【0067】

図17は、一種類のIPコアに対してソフトウェアロックステップを適用する場合を表わしている。二種類のIPコアに対してソフトウェアロックステップを連続して適用する場合、二度の比較処理が必要になり、より具体的には、二度のソフトウェアロックステップのためのデータ通信のための帯域および比較時間が必要になる。そこで、本実施の形態においては、二種類のIPコアに対してソフトウェアロックステップを行なう場合に帯域および比較時間の増大が抑制される構成を説明する。

【0068】

図18は、ある局面に従う半導体装置4の構成の概略を表わすブロック図である。なお、前述の構成要素と同一の構成要素には同一の番号を付してある。当該構成要素の機能も同じである。したがって、当該構成要素の説明は繰り返さない。

40

【0069】

半導体装置4は、図2に示される構成要素に加えて、画像処理部70, 71をさらに備える。画像処理部70, 71は、それぞれ、アービタ250に接続されている。画像処理部70, 71は、ASILD非対応のIP(例えば、ASILBクラスの画像処理部)の一例であるが、ASILD非対応のIPは、画像処理部に限られない。

【0070】

本実施の形態に係る半導体装置4は、ソフトウェアロックステップにおいて、一組目のIP(すなわち、画像処理部70, 71)による各計算結果を比較することなく、二組目のIP(すなわち、CPU10, 20)に計算結果を渡すことで、一回の比較処理が省略

50

される。

【0071】

図19は、半導体装置4におけるデータの流を表わす図である。CPU230がデータをメモリ260のエリア61に書き込むと、画像処理部70,71は、それぞれエリア61からデータを読み出す。画像処理部70は、エリア62に対して、データの書き込みおよび読み出しを行なう。画像処理部71は、エリア63に対して、データの書き込みおよび読み出しを行なう。

【0072】

さらに、画像処理部70は、ソフトウェアロックステップのためのプログラムの実行結果をエリア64に書き込む。画像処理部70は、書き込みが完了するとその旨をCPU10に通知し、ソフトウェアロックステップのためのプログラムを実行させるためにCPU10を起動させる。同様に、画像処理部71は、ソフトウェアロックステップのためのプログラムの実行結果をエリア65に書き込む。画像処理部71は、書き込みが完了するとその旨をCPU20に通知し、ソフトウェアロックステップのためのプログラムを実行させるためにCPU20を起動させる。

10

【0073】

CPU10は、エリア64からデータを読み出す。CPU10は、エリア62に対してデータの書き込みおよび読み出しを行なう。さらに、CPU10は、画像処理部70による実行結果を用いて、ソフトウェアロックステップのプログラムを実行し、実行結果をエリア64に書き込む。CPU20は、エリア65からデータを読み出す。CPU20は、エリア63に対してデータの書き込みおよび読み出しを行なう。さらに、CPU20は、画像処理部71による実行結果を用いて、ソフトウェアロックステップのプログラムを実行し、実行結果をエリア65に書き込む。

20

【0074】

CPU230は、比較器231として、エリア64,65に書き込まれた各実行結果を比較し、これらが一致する場合には、ASIL Dクラスのデータとして上記データを使用する。

【0075】

なお、エリア62,64は、画像処理部70とCPU10とによって排他的に使用され得る。また、エリア63,65は、画像処理部71とCPU20とによって排他的に使用され得る。

30

【0076】

ここで、図20を参照して、半導体装置4が使用される局面の一例について説明する。図20は、半導体装置4が実行する処理の一部を表わすフローチャートである。半導体装置4は、車両の周辺を撮影するためのカメラに接続されている。

【0077】

ステップS2010にて、半導体装置4は、カメラからの画像信号を受信する。ステップS2020にて、画像処理部70(または画像処理部71)は、歪補正その他の画像処理を実行する。画像処理の結果は、エリア64(またはエリア65)に格納される。

【0078】

ステップS2030にて、CPU10(またはCPU20)は、人を検出したか否かを判断する。人の検出は、顔認識、特徴量算出その他の公知の技術を用いて実現される。検出結果は、エリア64,64に書き込まれる。CPU10(またはCPU20)が人を検出したと判断すると(ステップS2030にてYES)、ステップS2040にて、ASIL DレベルのCPU230は、車両のブレーキを作動するための信号を、ブレーキの制御装置に送信する。その後、車両は停止する。

40

【0079】

他方、CPU10(またはCPU20)が人を検出しないと判断した場合には(ステップS2030にてNO)、ステップS2050にて、CPU10、CPU20またはCPU230のいずれかは、予め定められたその他の処理を実行する。

50

【 0 0 8 0 】

以上のようにして、本実施の形態によれば、ソフトウェアロックステップの対象となる CPU、画像処理部その他の IP が二種類ある場合には、一組目の IP によるプログラムの実行結果は比較されることなく二組目の IP によるソフトウェアロックステップのプログラムの実行のために使用される。これにより、比較処理を 1 回に留めることができるので、一回目の実行結果の比較のためのデータ読み込み、データ書き込み、および比較処理のための時間が不要となり、半導体装置 4 の処理時間の増大化が防止され得る。

【 0 0 8 1 】

[第 3 の実施の形態]

以下、第 3 の実施の形態について説明する。前述の各実施の形態では、ソフトウェアロックステップのプログラムの実行結果が比較される。これに対して、本実施の形態は、実行結果以外のデータが比較される点で、前述の実施の形態と異なる。以下、実行結果に基づく CRC (Cyclic Redundancy Code) が比較される場合を説明するが、比較対象は、CRC に限られず、例えば、ASIL D クラスの故障検出率を実現した上でバイト数が削減されるハッシュ等であってもよい。

10

【 0 0 8 2 】

図 2 1 は、半導体装置 5 におけるデータフローを表わす図である。ある局面において、CPU 2 3 0 は、データをエリア 6 1 に書き込む。CPU 1 0 は、エリア 6 1 から当該データを読み出し、エリア 6 2 に対してデータの書き込みと読み出しとを行なう。CPU 2 0 は、エリア 6 1 から当該データを読み出し、エリア 6 3 に対してデータの書き込みと読み出しとを行なう。

20

【 0 0 8 3 】

CPU 1 0 は、エリア 6 2 から読み出したデータを用いてソフトウェアロックステップのプログラムを実行し、その実行結果から CRC を生成し、エリア 6 4 にその生成した CRC を書き込む。CPU 2 0 は、エリア 6 3 から読み出したデータを用いてソフトウェアロックステップのプログラムを実行し、実行結果をエリア 6 5 に書き込む。

【 0 0 8 4 】

CPU 2 3 0 は、比較器 2 3 1 として、エリア 6 5 から実行結果を読み出し、その読み出した実行結果から CRC を生成する。さらに、比較器 2 3 1 は、エリア 6 4 から CRC を読み出し、その読み出した CRC と、生成した CRC とを比較する。これらの CRC が一致すると、CPU 2 3 0 は、ASIL D 対応として上記データを使用する。

30

【 0 0 8 5 】

なお、上記の CRC のデータサイズは、例えば、2 5 6 バイトのデータについて 2 バイトであるが、データサイズは、これに限られない。

【 0 0 8 6 】

図 2 2 および図 2 3 を参照して、半導体装置 5 の動作について説明する。図 2 2 は、半導体装置 5 における CPU のプログラムの実行結果の出力を説明するための図である。ある局面において、いずれかの CPU (例えば、CPU 1 0) は、ソフトウェアロックステップのプログラムを実行し、その実行結果から CRC を生成し、エリア 2 6 2 (エリア 6 4 に相当) に書き込む。他方の CPU (例えば、CPU 2 0) は、ソフトウェアロックステップのプログラムを実行し、その実行結果をエリア 2 6 3 (エリア 6 5 に相当) に書き込む。

40

【 0 0 8 7 】

図 2 3 は、半導体装置 5 におけるソフトウェアロックステップのプログラムの実行結果の比較を説明するための図である。CPU 2 3 0 は、エリア 2 6 2 から CRC を読み出し、エリア 2 6 3 からデータを読み出し、その読み出したデータから CRC を計算する。CPU 2 3 0 は、比較器 2 3 1 として、読み出した CRC と計算した CRC とを比較する。

【 0 0 8 8 】

以上のようにして、本実施の形態によれば、二つの CPU から出力される実行結果のうちいずれかから CRC が計算され、メモリ 2 6 0 の所定のエリアに書き込まれる。これ

50

により、メモリ 260 へのアクセスとして、CRC および実行結果の書き込みと、当該 CRC および実行結果の読み出しと、当該 CRC と、実行結果に基づいて計算される CRC との比較の後におけるエリア 65 からのデータの読出とが行なわれる。このような構成によれば、ASIL D クラスの故障検出率を保ったまま、CRC を用いない場合に比べて、帯域を 1.5 倍の増加に留めることができる。

【0089】

[第 4 の実施の形態]

以下、第 4 の実施の形態について説明する。第 4 の実施の形態に従う半導体装置 6 は、ソフトウェアロックステップの実行結果の比較が、アービタで行なわれる点で、前述の実施の形態と異なる。

10

【0090】

図 24 は、半導体装置 6 の構成を表わすブロック図である。半導体装置 6 は、半導体装置 2 に示される構成に対して、アービタ 250 に代えてアービタ 251 を、処理部 40 に代えて処理部 41 を備える。アービタ 251 は、比較器 252 を含む。比較器 252 は、比較対象アドレス、範囲および比較用データベースアドレスのためのレジスタを有する。処理部 41 は、アービタ 251 に接続されている。処理部 41 は、例えば、ASIL D クラスであり、キャッシュを含み得る。ある局面において、処理部 41 は、CPU であってもよい。

【0091】

図 25 は、半導体装置 6 におけるデータのフローを説明するための図である。ある局面において、CPU 230 がデータをエリア 61 に書き込むと、CPU 10, 20 は、それぞれエリア 61 にアクセスし、データを読み出す。CPU 10 は、そのデータをエリア 62 に書き込み、CPU 20 は、そのデータをエリア 63 に書き込む。

20

【0092】

CPU 10 は、エリア 62 のデータを読み出して、ソフトウェアロックステップのプログラムを実行し、実行結果をエリア 64 に書き込む。CPU 20 は、エリア 63 のデータを読み出して、ソフトウェアロックステップのプログラムを実行し、実行結果をエリア 65 に書き込む。

【0093】

比較器 252 は、処理部 41 からのリードリクエストを受信すると、当該リードリクエストから二つのリードリクエストを生成する。比較器 252 は、各リードリクエストに基づいて、エリア 64, 65 にアクセスして、実行結果をそれぞれ読み出す。さらに、比較器 252 は、読み出した実行結果を比較し、比較結果が一致していることを確認すると、読み出した実行結果を処理部 41 に送信する。

30

【0094】

図 26 は、半導体装置 6 の制御構造を説明するためのフローチャートである。

ステップ S2610 にて、CPU 10, 20 は、それぞれ、ソフトウェアロックステップのプログラムを実行し、実行結果を、メモリ 260 の所定のエリア 62, 63 にそれぞれ書き込む。

【0095】

ステップ S2620 にて、CPU 230 は、アービタ 252 にアクセスして、比較器 252 の設定を行う。例えば、CPU 230 は、比較対象アドレス、範囲、および比較用データベースアドレスをレジスタに設定する。

40

【0096】

ステップ S2630 にて、ASIL D クラスの処理部 41 は、データを所定の領域から読み出す。

【0097】

ステップ S2640 にて、比較器 252 は、処理部 41 からのリクエストに基づいて、エリア 64, 65 から、それぞれデータを読み出す。例えば、比較器 252 は、エリア 64 から CRC を読み出し、エリア 65 から実行結果を読み出す。CRC は、CPU 10 に

50

よるソフトウェアロックステップのプログラムの実行により生成されたものである。

【0098】

ステップS2650にて、比較器252は、読み出したデータ（実行結果）からCRCを計算し、計算で得られたCRCと、読み出したCRCとを比較する。

【0099】

ステップS2660にて、比較器252は、これらのCRCが一致するか否かを判断する。比較器252は、これらのCRCが一致すると判断すると（ステップS2660にてYES）、ステップS2670にて、比較器252は、上記リクエストの発信元である処理部41に、実行結果を送信する。そうでない場合には（ステップS2660にてNO）、ステップS2680にて、比較器252は、エラーを通知するために予め定められたエラー出力処理を実行する。

10

【0100】

図27を参照して、半導体装置6の動作についてさらに説明する。図27は、半導体装置6における処理の一部を表わすフローチャートである。

【0101】

ステップS2710にて、半導体装置6は、図26に示される比較器の処理を実行する。例えば、比較器252は、CPU230から送られる設定データに基づき、メモリ260へのアクセスを管理するためのアドレス設定を行なう。

【0102】

ステップS2715にて、比較器252は、CPU230からのリクエストトランザクションを待機する。

20

【0103】

ステップS2720にて、比較器252は、受信したリクエストトランザクションに含まれているアドレスと、CRCの比較のために設定されたアドレスとを比較する。ステップS2725にて、比較器252は、これらのアドレスが一致するか否かを判断する。比較器252は、これらのアドレスが一致すると判断すると、比較器252は、ステップS2640以降の処理を実行する。これらのアドレスが一致しない場合には、比較器252は、当該トランザクションの対象となるリクエストが通常のリクエストであると判定し、ステップS2735にて、比較器252は、通常のリクエスト処理を実行する。

30

【0104】

図28は、対象エリアに格納されているデータの読み出しを説明するための図である。ある局面において、半導体装置6の処理部41は、比較器252にリードリクエストを送信する。比較器252は、当該リードリクエストから、メモリ260の所定の領域にアクセスするための2つのリードリクエストを生成する。さらに、比較器252は、2つのリードリクエストに基づいて、エリア262（エリア64に相当）と、エリア263（エリア65に相当）とにそれぞれアクセスする。

【0105】

図29は、比較器252による比較の動作を説明するための図である。ある局面において、比較器252は、エリア262から読み出したデータと、エリア263から読み出したデータとに基づいて比較処理を実行する。ある局面において、比較器252は、CPU10によるソフトウェアロックステップのプログラムの実行結果と、CPU20によるソフトウェアロックステップのプログラムの実行結果とを比較し得る。別の局面において、いずれか一方CPUが当該実行結果からCRCを生成している場合には、比較器252は、そのCRCをメモリ260から読み出し、他方のCPUによる実行結果からCRCを生成し、その読み出したCRCと、生成したCRCとを比較し得る。比較器252は、データの一致を確認すると、当該データを処理部41に送信する。

40

【0106】

以上のようにして、本実施の形態によれば、アービタ250が比較器252を備える。比較器252がメモリ260にアクセスしてデータの書き込みおよび読み出しを行なうこ

50

とにより、メモリ260にアクセスするために使用される帯域の使用量(2ライト+2リード)を、ソフトウェアロックステップを行なわない通常の動作のために使用される帯域の使用量(2ライト+2リード)よりも削減することができるので、比較処理によるCPUリソースの減少を回避できる。

【0107】

なお、上記の実施の形態は、第3の実施の形態と組み合わせられてもよい。このようにすると、メモリの帯域は、実質的に1倍まで削減でき、処理部41が、CRCの復号を行う必要がなくなるので、処理速度が向上し得る。

【0108】

上記開示された技術的特徴は、以下のように要約され得る。

10

(構成1) ある局面に従う半導体装置は、キャッシュを有し、ソフトウェアロックステップと通常動作とを実行するための第1のプロセッサ(例、CPU1)および第2のプロセッサ(CPU20)と、メモリ260と、当該メモリに接続され、アドレスプロテクト機能を有するアービタ250と、当該アービタに接続されたバス30と、当該第1のプロセッサと当該バスとに接続され、当該第1のプロセッサによる当該第2のプロセッサのキャッシュへのスヌープ動作を制御するための第1のスヌープ制御回路(例えば、SPU210)と、当該第2のプロセッサと当該バスとに接続され、当該第2のプロセッサによる当該第1のプロセッサのキャッシュへのスヌープ動作を制御するための第2のスヌープ制御回路(例えば、SPU220)と、当該ソフトウェアロックステップと当該通常動作とを切り替えるための制御装置(例えば、CPU230)とを備える。当該制御装置は、当該通常動作が実行される場合に、当該第1のスヌープ制御回路および当該第2のスヌープ制御回路に対して、各当該スヌープ動作を許可し、当該ソフトウェアロックステップが実行される場合に、当該第1のスヌープ制御回路および当該第2のスヌープ制御回路に対して、各当該スヌープ動作を禁止する。当該第1のプロセッサは、当該ソフトウェアロックステップのための第1のソフトウェアを実行し、当該第1のプロセッサのために当該メモリに確保された第1の領域に、当該第1のソフトウェアの実行結果を書き込む。当該第2のプロセッサは、当該ソフトウェアロックステップのための第2のソフトウェアを実行し、当該第1の領域と異なる第2の領域に、当該第2のソフトウェアの実行結果を書き込む。当該半導体装置は、当該第1の領域に書き込まれた実行結果と、当該第2の領域に書き込まれた実行結果とを比較する比較器をさらに備える。

20

30

【0109】

(構成2) ある局面に従うと、当該第1のスヌープ制御回路または当該第2のスヌープ制御回路は、所定の条件を満たさない異常なスヌープ動作を禁止する。当該アービタは、当該制御装置によってアクセス可能なメモリ領域に対する当該第1のプロセッサまたは当該第2のプロセッサによるアクセスを禁止する。

【0110】

(構成3) ある局面に従う半導体装置は、当該アービタに接続された第1の処理部および第2の処理部をさらに備える。当該第1のプロセッサが当該第1のソフトウェアを実行することは、当該第1の処理部による演算結果に基づいて、ソフトウェアロックステップのための第3のソフトウェアを実行することと、当該第3のソフトウェアの実行結果に基づいて当該第1のソフトウェアを実行することを含む。当該第2のプロセッサが当該第2のソフトウェアを実行することは、当該第2の処理部による演算結果に基づいて、ソフトウェアロックステップのための第4のソフトウェアを実行することと、当該第4のソフトウェアの実行結果に基づいて当該第2のソフトウェアを実行することを含む。

40

【0111】

(構成4) ある局面に従うと、当該第1のプロセッサは、当該第1のソフトウェアの実行結果に基づいてCRC(Cyclic Redundancy Code)を生成するように構成されている。当該制御装置は、当該第2のソフトウェアの実行結果に基づいてCRCを生成し、当該第1のプロセッサによって生成されたCRCと、当該制御装置によって生成されたCRCとを比較するように構成されている。

50

【 0 1 1 2 】

(構成5) ある局面に従うと、当該比較器は、当該アービタに含まれており、当該メモリに格納されているデータの読出要求に基づいて、当該メモリに格納されている各実行結果を比較するように構成されている。

【 0 1 1 3 】

(構成6) ある局面に従うと、当該メモリは、データを格納するための複数の領域(例えば、エリア261, 262, 263, 264)を含む。当該第1のプロセッサに割り当てられる領域は、当該第2のプロセッサによる当該実行結果の書き込みから保護されている。当該第2のプロセッサに割り当てられる領域は、当該第1のプロセッサによる当該実行結果の書き込みから保護されている。当該制御装置に割り当てられる領域は、当該第1のプロセッサおよび当該第2のプロセッサによる書き込みから保護されている。

10

【 0 1 1 4 】

(構成7) ある局面に従うと、当該制御装置の機能安全レベルは、当該第1のプロセッサおよび当該第2のプロセッサの機能安全レベルよりも高い。

【 0 1 1 5 】

(構成8) 他の実施の形態に従うと、半導体装置を備える制御システムが提供される。この制御システムは、信号の入力を受ける入力インターフェイスと、当該信号に基づいて演算を実行する半導体装置と、当該演算の実行結果を出力するための出力インターフェイスとを備える。当該半導体装置は、キャッシュを有し、ソフトウェアロックステップと通常動作とを実行するための第1のプロセッサ10および第2のプロセッサ20と、メモリ260と、当該メモリに接続され、アドレスプロテクト機能を有するアービタ250と、当該アービタに接続されたバス30と、当該第1のプロセッサと当該バスとに接続され、当該第1のプロセッサによる当該第2のプロセッサのキャッシュへのスヌープ動作を制御するための第1のスヌープ制御回路(例えば、SPU210)と、当該第2のプロセッサと当該バスとに接続され、当該第2のプロセッサによる当該第1のプロセッサのキャッシュへのスヌープ動作を制御するための第2のスヌープ制御回路(例えば、SPU220)と、当該ソフトウェアロックステップと当該通常動作とを切り替えるための制御装置とを備える。当該制御装置は、当該通常動作が実行される場合に、当該第1のスヌープ制御回路および当該第2のスヌープ制御回路に対して、各当該スヌープ動作を許可し、当該ソフトウェアロックステップが実行される場合に、当該第1のスヌープ制御回路および当該第2のスヌープ制御回路に対して、各当該スヌープ動作を禁止する。当該第1のプロセッサは、当該ソフトウェアロックステップのための第1のソフトウェアを実行し、当該第1のプロセッサのために当該メモリに確保された第1の領域に、当該第1のソフトウェアの実行結果を書き込む。当該第2のプロセッサは、当該ソフトウェアロックステップのための第2のソフトウェアを実行し、当該第1の領域と異なる第2の領域に、当該第2のソフトウェアの実行結果を書き込む。当該半導体装置は、当該第1の領域に書き込まれた実行結果と、当該第2の領域に書き込まれた実行結果とを比較する比較器をさらに備える。

20

30

【 0 1 1 6 】

(構成9) さらに他の局面に従うと、半導体装置の制御方法が提供される。この制御方法は、キャッシュを有し、ソフトウェアロックステップと通常動作とを実行するための第1および第2のプロセッサを準備するステップと、当該第1のプロセッサによる当該第2のプロセッサのキャッシュへのスヌープ動作を制御するステップと、当該第2のプロセッサによる当該第1のプロセッサのキャッシュへのスヌープ動作を制御するステップと、当該通常動作が実行される場合に、各当該スヌープ動作を許可するステップと、当該ソフトウェアロックステップが実行される場合に、各当該スヌープ動作を禁止するステップと、当該第1のプロセッサが、当該ソフトウェアロックステップのための第1のソフトウェアを実行するステップと、当該第1のプロセッサのためにメモリに第1の領域を確保するステップと、当該第2のプロセッサのために当該第1の領域と異なる第2の領域を確保するステップと、当該第1のプロセッサが、当該第1の領域に、当該第1のソフトウェアの実行結果を書き込むステップと、当該第2のプロセッサが、当該ソフトウェアロックステ

40

50

ップのための第2のソフトウェアを実行するステップと、当該第2のプロセッサが、当該第2の領域に、当該第2のソフトウェアの実行結果を書き込むステップと、制御装置が、当該第1の領域に書き込まれた実行結果と、当該第2の領域に書き込まれた実行結果とを比較するステップとを含む。

【0117】

<実施の形態の効果>

上記の各実施の形態に従うソフトウェアロックステップによれば、機能安全レベルが通常レベルのCPU10, 20は、互いに同期をとることなく、アプリケーションあるいは関数単位で処理を実行し、ASIL DクラスのCPU230が、当該処理結果を比較する。このようにすると、通常の動作モードからデュアルコアロックステップを行なうモードへの切り替えに必要とされるコア同士の同期をとるためのリセット処理等が不要になり、数ミリ秒の処理停止時間が生じなくなる。

10

【0118】

なお、上述の実施の形態では、主として、ASIL DレベルあるいはASIL Bレベルの例を用いているが、本開示に係る技術思想は、他の機能安全レベル（例えば、ASIL Aレベル、あるいは、ASIL Cレベル）にも適用可能である。

【0119】

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

20


【符号の説明】

【0120】

1, 2, 3, 4, 5, 6 半導体装置、11, 21 コア、13, 23 キャッシュ、30 バス、40, 41 処理部、50, 250 アービタ、60, 260 メモリ、61, 62, 63, 64, 65, 252, 261, 262, 263, 264 エリア、70, 71 画像処理部、231, 252 比較器、310 強制無効化ブロック、320 レジスタ。


【図1】

図1




【図2】

図2




【図3】

図3




【図4】

図4




【 図 9 】

図9




【 図 10 】

図10




【 図 11 】

図11




【 図 12 】

図12




【 図 1 3 】

図 13




【 図 1 4 】

図 14




【 図 1 5 】

図 15




【 図 1 6 】

図 16




【図 17】

図17




【図 18】

図18




【図 19】

図19




【図 20】

図20




【 図 2 1 】

図21




【 図 2 2 】

図22




【 図 2 3 】

図23




【 図 2 4 】

図24




【図 25】

図25




【図 26】

図26




【図 27】

図27




【図 28】

図28



【図 29】

図29



6