

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2017年10月5日(05.10.2017)



(10) 国際公開番号

WO 2017/169660 A1


- (51) 国際特許分類:
H02M 7/48 (2007.01)
- (21) 国際出願番号: PCT/JP2017/009732
- (22) 国際出願日: 2017年3月10日(10.03.2017)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2016-063541 2016年3月28日(28.03.2016) JP
特願 2017-036745 2017年2月28日(28.02.2017) JP
- (71) 出願人: 株式会社デンソー(DENSO CORPORATION) [JP/JP]; 〒4488661 愛知県刈谷市昭和町1丁目1番地 Aichi (JP).
- (72) 発明者: 三浦 智也(MIURA Tomoya); 〒4488661 愛知県刈谷市昭和町1丁目1番地 株式会社デンソー内 Aichi (JP). 山平 優(YAMAHIRA Yuu); 〒4488661 愛知県刈谷市昭和町1丁目1番地 株式会社デンソー内 Aichi (JP). 福島 和馬(FUKUSHIMA Kazuma); 〒4488661 愛知県刈谷市昭和町1丁目1番地 株式会社デンソー内 Aichi (JP).
- (74) 代理人: 特許業務法人あいち国際特許事務所(AI-CHI, TAKAHASHI, IWAKURA & ASSOCIATES); 〒4500002 愛知県名古屋市中村区名駅3丁目2番19号 名駅永田ビル Aichi (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR),

[続葉有]

(54) Title: POWER CONVERSION DEVICE

(54) 発明の名称: 電力変換装置

(図1)



(57) Abstract: A power conversion device of the present invention is provided with a plurality of semiconductor elements (2) and a control circuit unit (3). The power conversion device is configured such that the semiconductor elements (2) connected in parallel are switching-operated at one time. The control circuit unit (3) is provided with: a drive circuit (30) connected to the semiconductor elements (2) that operate at one time; control wiring (4G); and reference wiring (4KE). The control wiring (4G) connects the drive circuit (30) and a control electrode (21G) of each of the semiconductor elements (2) to each other. The reference wiring (4KE) connects the drive circuit (30) and a reference electrode (21KE) of each of the semiconductor elements (2) to each other. An inductance (LKE) parasitic to the reference wiring (4KE) is set smaller than an inductance (Lg) parasitic to the control wiring (4G).

(57) 要約: 複数の半導体素子(2)と、制御回路部(3)とを備える。並列接続された複数の半導体素子(2)を、同時にスイッチング動作するよう構成されている。制御回路部(3)は、同時に動作する複数の半導体素子(2)に接続した駆動回路(30)と、制御配線(4G)と、基準配線(4KE)とを備える。制御配線(4G)は、半導体素子(2)の制御電極(21G)と駆動回路(30)とを接続している。基準配線(4KE)は、半導体素子(2)の基準電極(21KE)と駆動回路(30)とを接続している。基準配線(4KE)に寄生したインダクタンス(LKE)を、制御配線(4G)に寄生したインダクタンス(Lg)よりも小さくしてある。

WO 2017/169660 A1

WO 2017/169660 A1



OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告 (条約第 21 条(3))

明 細 書

発明の名称：電力変換装置

関連出願の相互参照

[0001] 本出願は、2016年3月28日に出願された日本出願番号2016-63541号と、2017年2月28日に出願された日本出願番号2017-36745号に基づくもので、ここにその記載内容を援用する。

技術分野

[0002] 本開示は、複数の半導体素子と、該半導体素子のスイッチング動作を制御する制御回路部とを備える電力変換装置に関する。

背景技術

[0003] 直流電力と交流電力との間で電力変換を行う電力変換装置として、IGBT等の半導体素子と、該半導体素子に電気接続した制御回路部とを備えるものが知られている（下記特許文献1参照）。この電力変換装置は、上記制御回路部によって半導体素子をスイッチング動作させることにより、直流電力を交流電力に変換するよう構成されている。

[0004] 制御回路部には、半導体素子を駆動する駆動回路が形成されている。また、制御回路部は、半導体素子の基準電極（すなわち、エミッタ）と上記駆動回路とを繋ぐ基準配線と、半導体素子の制御電極（すなわち、ゲート）と駆動回路とを繋ぐ制御配線とを備える。駆動回路は、上記基準電極の電位を基準として、制御電極に、予め定められた制御電圧を加えるよう構成されている。これにより、半導体素子をオンしている。

[0005] 近年、より高い出力電流を得ることが可能な電力変換装置が望まれている。そのため、複数の半導体素子を並列接続し、これら複数の半導体素子を同時にスイッチング動作させることが検討されている。これにより、個々の半導体素子に流せる電流は少なくとも、電力変換装置全体として、多くの電流を流せるようにすることが検討されている。

先行技術文献

特許文献

[0006] 特許文献1：特開2015-139299号公報

発明の概要

[0007] しかしながら、複数の半導体素子を同時にスイッチング動作させると、半導体素子の制御電極に加わる電圧がばらつきやすくなる。すなわち、上記構成にした場合、1個の駆動回路が複数の半導体素子に電気接続することになる。また、複数の半導体素子を同時にスイッチング動作させると、後述するように、半導体素子に逆並列接続したフリーホイールダイオードのリカバリ特性のばらつき等が原因となって、半導体素子の上記基準電極の電位（以下、基準電位とも記す）がばらつく可能性がある。そのため、基準電位が高い半導体素子から基準電位が低い半導体素子へ、上記基準配線を介して電流 i が流れる可能性がある。この場合、基準配線に寄生するインダクタンス L_{KE} が原因となって、誘導起電力 ΔV ($= L_{KE} di / dt$) が発生する。

[0008] そのため、基準電位が低い半導体素子の基準電極から見ると、駆動回路の基準となる電位が、 ΔV だけ高くなってしまう（図39参照）。したがって、基準電位が低い半導体素子の制御電極には、駆動回路から発生する制御電圧 V_G と ΔV との和 ($V_G + \Delta V$) が加わってしまう。そのため、通常の制御電圧 V_G よりも高い電圧が制御電極に加わり、この半導体素子が劣化する可能性が考えられる。

[0009] また、基準配線に誘導起電力 ΔV が発生すると、基準電位が高い半導体素子の基準電極から見ると、駆動回路の基準となる電位が、 ΔV だけ低下してしまう（図39参照）。したがって、基準電位が高い半導体素子の制御電極には、 $V_G - \Delta V$ しか電圧が加わらない。そのため、この半導体素子が十分にオンせず、電流量が低下しやすい。

[0010] 本開示は、複数の半導体素子を同時にスイッチング動作でき、かつ個々の半導体素子の制御電極に加わる電圧のばらつきを低減できる電力変換装置を提供することを目的とする。

[0011] 本開示の第1の態様は、複数の半導体素子と、

該半導体素子のスイッチング動作を制御する制御回路部とを備え、

上記半導体素子には、上アーム側に配された上アーム半導体素子と、下アーム側に配された下アーム半導体素子とがあり、上記制御回路部によって、互いに並列に接続された複数の上記上アーム半導体素子を同時にスイッチング動作すると共に、互いに並列に接続された複数の上記下アーム半導体素子を同時にスイッチング動作するよう構成され、

上記制御回路部は、同時にスイッチング動作する複数の上記半導体素子にそれぞれ電気接続した駆動回路と、上記半導体素子の制御電極と上記駆動回路とを繋ぐ制御配線と、上記半導体素子の基準電極と上記駆動回路とを繋ぐ基準配線とを備え、

該基準配線に寄生したインダクタンスを、上記制御配線に寄生したインダクタンスよりも小さくしてある、電力変換装置にある。

[0012] 上記電力変換装置では、基準配線に寄生したインダクタンスを、制御配線に寄生したインダクタンスよりも小さくしてある。

そのため、個々の半導体素子の制御電極に加わる電圧のばらつきを低減することができる。すなわち、上述したように、互いに並列に接続された複数の半導体素子を同時にスイッチング動作させると、個々の半導体素子の基準電位がばらつきやすくなる。その結果、基準電位が高い半導体素子から基準電位が低い半導体素子へ、基準配線を介して電流が流れることがある。しかしながら、本形態では、基準配線に寄生したインダクタンスを小さくしてあるため、電流が流れたときに基準配線に発生する誘導起電力 ΔV を小さくすることができる。上述したように、基準電位が低い半導体素子は、制御電極に $V_g + \Delta V$ が加わり、基準電位が高い半導体素子には $V_g - \Delta V$ が加わるが、本形態では ΔV を小さくすることができるため、各半導体素子の制御電極に加わる電圧のばらつきを抑制できる。そのため、基準電位が低い半導体素子の制御電極に高い電圧が加わりすぎて、この半導体素子が劣化したり、基準電位が高い半導体素子の制御電極に低い電圧しか加わらず、十分にオンしなかったりする不具合を抑制できる。

[0013] 以上のごとく、本態様によれば、複数の半導体素子を同時にスイッチング動作でき、かつ個々の半導体素子の制御電極に加わる電圧のばらつきを低減できる電力変換装置を提供することができる。

図面の簡単な説明

[0014] 本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。

[図1]図1は、実施形態1における、上アーム半導体素子がオンしたときの、電力変換装置の一部の回路図である。

[図2]図2は、実施形態1における、下アーム半導体素子がオンしたときの、電力変換装置の一部の回路図である。

[図3]図3は、実施形態1における、制御回路部の一部の平面図である。

[図4]図4は、実施形態1における、電力変換装置の全体回路図である。

[図5]図5は、実施形態1における、上アーム半導体素子と制御回路部との、より詳細な回路図である。

[図6]図6は、実施形態1における、電力変換装置の断面図であって、図7のVI-VI断面図である。

[図7]図7は、図6のVII-VII断面図である。

[図8]図8は、実施形態2における、制御回路部の一部の平面図である。

[図9]図9は、実施形態3における、制御回路部の一部の平面図である。

[図10]図10は、実施形態4における、制御回路部の一部の平面図である。

[図11]図11は、実施形態5における、制御回路部の一部の平面図である。

[図12]図12は、実施形態6における、上アーム半導体素子がオンしたときの、電力変換装置の一部の回路図である。

[図13]図13は、実施形態6における、下アーム半導体素子がオンしたときの、電力変換装置の一部の回路図である。

[図14]図14は、実施形態7における、電力変換装置の概略断面図である。

[図15]図15は、実施形態7における、制御回路部の一部の平面図である。

[図16]図16は、実施形態7における、半導体モジュールの概念図である。

[図17]図 1 7 は、実施形態 8 における、電力変換装置の概略断面図である。

[図18]図 1 8 は、実施形態 8 における、制御回路部の一部の平面図である。

[図19]図 1 9 は、実施形態 9 における、電力変換装置の概略断面図である。

[図20]図 2 0 は、実施形態 9 における、制御回路部の一部の平面図である。

[図21]図 2 1 は、実施形態 9 における、半導体モジュールの概念図である。

[図22]図 2 2 は、実施形態 1 0 における、半導体素子の平面図である。

[図23]図 2 3 は、実施形態 1 0 における、上アーム半導体モジュールおよび制御回路部の断面図である。

[図24]図 2 4 は、実施形態 1 0 における、下アーム半導体モジュールおよび制御回路部の断面図である。

[図25]図 2 5 は、実施形態 1 1 における、電力変換装置の概略断面図である。
。

[図26]図 2 6 は、実施形態 1 2 における、電力変換装置の概略断面図である。
。

[図27]図 2 7 は、実施形態 1 2 における、半導体モジュールの概念図である。
。

[図28]図 2 8 は、実施形態 1 3 における、電力変換装置の概略断面図である。
。

[図29]図 2 9 は、実施形態 1 4 における、電力変換装置の概略断面図である。
。

[図30]図 3 0 は、実施形態 1 5 における、電力変換装置の概略断面図である。
。

[図31]図 3 1 は、実施形態 1 6 における、電力変換装置の概略断面図である。
。

[図32]図 3 2 は、実施形態 1 7 における、電力変換装置の概略断面図である。
。

[図33]図 3 3 は、実施形態 1 8 における、電力変換装置の概略断面図である。
。

[図34]図34は、実施形態19における、電力変換装置の概略断面図である。

[図35]図35は、実施形態20における、電力変換装置の概略断面図である。

[図36]図36は、実施形態21における、電力変換装置の概略断面図である。

[図37]図37は、実施形態22における、電力変換装置の概略断面図である。

[図38]図38は、実施形態23における、電力変換装置の概略断面図である。

[図39]図39は、比較形態における、上アーム半導体素子がオンしたときの、電力変換装置の一部の回路図である。

[図40]図40は、比較形態における、下アーム半導体素子がオンしたときの、電力変換装置の一部の回路図である。

発明を実施するための形態

[0015] 上記電力変換装置は、電気自動車やハイブリッド車等の車両に搭載するための、車載用電力変換装置とすることができる。

[0016] (実施形態1)

上記電力変換装置に係る実施形態について、図1～図7を用いて説明する。図4に示すごとく、本形態の電力変換装置1は、複数の半導体素子2と、制御回路部3とを備える。半導体素子2には、上アーム側に配された上アーム半導体素子 2_H と、下アーム側に配された下アーム半導体素子 2_L とがある。互いに並列に接続された複数の上アーム半導体素子 2_H を、制御回路部3によって、同時にスイッチング動作させている。また、互いに並列に接続された複数の下アーム半導体素子 2_L を、制御回路部3によって、同時にスイッチング動作させている。

[0017] 図1に示すごとく、制御回路部3は、同時にスイッチング動作する複数の半導体素子2に接続した駆動回路30と、制御配線 4_G と、基準配線 4_{KE} とを備

える。制御配線 4_G は、半導体素子 2 の制御電極 2_{1G} （すなわち、ゲート）と駆動回路 30 とを電気接続している。また、基準配線 4_{KE} は、半導体素子 2 の基準電極 2_{1KE} （すなわち、エミッタ）と駆動回路 30 とを電気接続している。

基準配線 4_{KE} に寄生したインダクタンス L_{KE} を、制御配線 4_G に寄生したインダクタンス L_G よりも小さくしてある。

[0018] 本形態の電力変換装置 1 は、電気自動車やハイブリッド車等の車両に搭載するための、車載用電力変換装置である。図 4 に示すごとく、本形態では、上アーム半導体素子 2_H と下アーム半導体素子 2_L とを、それぞれ 2 個、並列接続している。本形態の半導体素子 2 は $IGBT$ である。半導体素子 2 は、半導体モジュール 20 （図 7 参照）に内蔵されている。１個の半導体モジュール 2 に、上アーム半導体素子 2_H と下アーム半導体素子 2_L とが内蔵されている。

[0019] 半導体モジュール 20 には、 U 相用の半導体モジュール 20_u と、 V 相用の半導体モジュール 20_v と、 W 相用の半導体モジュール 20_w とがある。制御回路部 3 によって、半導体モジュール 20 内の半導体素子 2 をスイッチング動作させることにより、直流電源 8 から供給される直流電力を交流電力に変換している。そして、この交流電力を用いて三相交流モータ 81 を駆動し、上記車両を走行させている。

[0020] 図 7 に示すごとく、半導体モジュール 20 は、半導体素子 2 を内蔵した本体部 200 と、該本体部 200 から突出したパワー端子 24 と、制御端子 25 とを備える。パワー端子 24 には、直流電圧が加わる正極端子 24_P 及び負極端子 24_N と、交流電力を出力する出力端子 24_0 とがある。上記制御端子 25 は、制御回路部 3 に接続している。

[0021] 図 5 に示すごとく、半導体素子 2 は、上記制御電極 2_{1G} と基準電極 2_{1KE} と他に、センス電極 2_{1SE} を有する。また、半導体モジュール 20 は、感温ダイオード 29 を内蔵している。感温ダイオード 29 のカソード電極 2_{1K} は、基準電極 2_{1KE} に接続している。感温ダイオード 29 のアノード電極 2_{1A} 及び

カソード電極 21_K と、半導体素子 2 の各電極 21_G 、 21_{KE} 、 21_{SE} とは、制御端子 25 を介して、制御回路部 3 に電気接続されている。アノード電極 21_A 及びカソード電極 21_K は温度検出回路 38 に接続しており、センス電極 21_{SE} は電流検出回路 39 に接続している。温度検出回路 38 は、感温ダイオード 29 の順方向電圧を測定することにより、半導体素子 2 の温度を測定する。また、電流検出回路 39 は、センス電極 21_{SE} を流れる電流を測定することにより、半導体素子 2 全体を流れる電流を測定する。

[0022] 図 3 に示すごとく、制御回路部 3 には、該制御回路部 3 を半導体素子 2 に電気接続するための複数の接続部 5（本形態では、貫通孔）が形成されている。この接続部 5 に制御端子 25 を挿入し、はんだ付けしてある。制御回路部 3 は、接続部 5 として、基準電極 21_{KE} に接続するための基準用接続部 5_{KE} と、制御電極 21_G に接続するための制御用接続部 5_G と、センス電極 21_{SE} に接続するためのセンス用接続部 5_{SE} とを備える。また、制御回路部 3 は、アノード電極 21_A に接続するためのアノード用接続部 5_A と、カソード電極 21_K に接続するためのカソード用接続部 5_K とを備える。駆動回路 30 と基準用接続部 5_{KE} とは、基準配線 4_{KE} によって接続されている。駆動回路 30 と制御用接続部 5_G とは、制御配線 4_G によって接続されている。本形態では、基準配線 4_{KE} の配線長を、制御配線 4_G の配線長よりも短くしてある。これにより、基準配線 4_{KE} に寄生したインダクタンス L_{KE} を、制御配線 4_G に寄生したインダクタンス L_G よりも小さくしている。

[0023] 次に、複数の半導体素子 2 を同時にスイッチング動作する場合に、各半導体素子 2 の制御電極 21_G に加わる電圧に差が生じる理由について説明する。図 1 に示すごとく、2 個の上アーム半導体素子 2_H の基準電極 21_{KE} は、交流バスバー 7_A によって電気接続されている。この交流バスバー 7_A にはインダクタンスが寄生している。また、個々の半導体素子 2 には、フリーホイールダイオード 28 が逆並列接続している。

[0024] ここで、上アーム半導体素子 2_H と下アーム半導体素子 2_L とを両方ともオフした状態から、上アーム半導体素子 2_H をオンした状態に切り替えた場合を考

える。上アーム半導体素子 2_H をオンする直前には、三相交流モータ 81（図4参照）のインダクタンスの影響により、下アーム半導体素子 2_L のフリーホイールダイオード 28に還流電流（図示せず）が順方向に流れている。上アーム半導体素子 2_H をオンすると、電流 I が流れ、還流電流が次第に低減する。その後、フリーホイールダイオード 28がリカバリーし、リカバリー電流 I_r が流れる。

[0025] ここで、2個のフリーホイールダイオード 28_a , 28_b のリカバリー特性の差により、一方のフリーホイールダイオード 28_a は速くりカバリーし、他方のフリーホイールダイオード 28_b はリカバリーしないことがある。この場合、2個の上アーム半導体素子 2_H の電流 I は、両方とも、一方のフリーホイールダイオード 28_a を流れることになる。そのため、他方の上アーム半導体素子 2_{Hb} を流れた電流 I は、交流バスバー 7_A を通り、一方のフリーホイールダイオード 28_a を流れる。上述したように、交流バスバー 7_A にはインダクタンスが寄生しているため、このインダクタンスにより、誘導起電力 V_{KE} が発生する。したがって、一方の上アーム半導体素子 2_{Ha} の基準電極 21_{KEa} よりも、他方の上アーム半導体素子 2_{Hb} の基準電極 21_{KEb} の方が、 V_{KE} だけ電位が高くなる。

[0026] そのため、基準電位が高い上アーム半導体素子 2_{Hb} から、基準電位が低い上アーム半導体素子 2_{Ha} へ、基準配線 4_{KE} を通って電流 i が流れる。そのため、基準配線 4_{KE} に寄生したインダクタンス L_{KE} によって、誘導起電力 ΔV ($= L_{KE} di/dt$) が発生する。したがって、基準電位が低い半導体素子 2_{Ha} の基準電極 21_{KEa} に対して、駆動回路 30の基準になる電位 E_H は、 ΔV だけ高くなる。駆動回路 30は、この電位 E_H を基準にして制御電極 21_G に制御電圧 V_G を加える。そのため、基準電位が低い半導体素子 2_{Ha} の制御電極 21_G には、制御電圧 V_G と ΔV との和 $V_G + \Delta V$ が加わる。

[0027] また、誘導起電力 ΔV が発生すると、基準電位が高い半導体素子 2_{Hb} の基準電極 21_{KEb} に対して、駆動回路 30の基準になる電位 E_H は、 ΔV だけ低くなる。そのため、基準電位が高い半導体素子 2_{Hb} の制御電極 21_G には、 $V_G - \Delta$

Vしか加わらない。このように、複数の半導体素子2を同時にスイッチング動作させる場合は、制御電圧 $2\ 1_g$ に加わる電圧がばらつきやすい。しかしながら、本形態では、上述したように、基準配線 4_{KE} に寄生するインダクタンス L_{KE} を小さくしているため、誘導起電力 ΔV を小さくすることができる。そのため、制御電圧 $2\ 1_g$ に加わる電圧が大きくばらつくことを抑制できる。

[0028] 一方、下アーム半導体素子 2_L をオンしたときも、同様に、制御電極 $2\ 1_g$ に加わる電圧に差が生じることがある。図2に示すごとく、下アーム半導体素子 2_L には、半導体モジュール20の負極端子 $2\ 4_N$ が接続している。この負極端子 $2\ 4_N$ には、インダクタンス L_N が寄生している。2個の負極端子 $2\ 4_N$ のインダクタンス L_N は、互いに異なることがある。例えば、一方の負極端子 $2\ 4_{Na}$ に寄生したインダクタンス L_{Na} よりも、他方の負極端子 $2\ 4_{Nb}$ に寄生したインダクタンス L_{Nb} の方が高いことがある。この場合、2個の下アーム半導体素子 2_{La} 、 2_{Lb} を両方ともオンすると、電流 i が負極端子 $2\ 4_{Na}$ 、 $2\ 4_{Nb}$ を流れ、インダクタンスの差により、負極端子 $2\ 4_{Na}$ 、 $2\ 4_{Nb}$ に発生する誘導起電力に差が生じる。そのため、一方の下アーム半導体素子 2_{La} の基準電極 $2\ 1_{KEa}$ よりも、他方の下アーム半導体素子 2_{Lb} の基準電極 $2\ 1_{KEb}$ の方が、電位が高くなる。

[0029] したがって、他方の下アーム半導体素子 2_{Lb} から一方の下アーム半導体素子 2_{La} へ、基準配線 4_{KE} を通して電流 i が流れる。そのため、上アーム半導体素子 2_H をオンしたとき（図1参照）と同様に、制御電極 $2\ 1_g$ に加わる電圧に差が生じる。すなわち、一方の下アーム半導体素子 2_{La} の制御電極 $2\ 1_g$ には $V_G + \Delta V$ が加わり、他方の下アーム半導体素子 2_{Lb} の制御電極 $2\ 1_g$ には $V_G - \Delta V$ しか加わらない。しかしながら、本形態では、上述したように、基準配線 4_{KE} に寄生するインダクタンス L_{KE} を小さくしている。そのため、制御電極 $2\ 1_g$ に加わる電圧が大きくばらつくことを抑制できる。

[0030] 次に、電力変換装置1の立体的な構造について説明する。図6、図7に示すごとく、本形態では、半導体モジュール20と冷却管11とを交互に積層して、積層体10を構成してある。積層体10の積層方向（以下、X方向とも記す）において積層体10に隣り合う位置に、加圧部材17（例えば、板

ばね)が配されている。この加圧部材17によって、積層体10を、ケース16の壁部161へ向けて加圧している。これにより、半導体モジュール20と冷却管11との接触圧を確保しつつ、積層体10をケース16内に固定している。

[0031] X方向に隣り合う2つの冷却管11は、連結管15によって互いに連結されている。また、複数の冷却管11のうち、X方向における一端に位置する端部冷却管11_aには、冷媒12を導入するための導入管13と、冷媒12を導出するための導出管14とが接続している。導入管13から冷媒12を導入すると、冷媒12は連結管15を通して全ての冷却管11を流れる。これにより、半導体モジュール20を冷却している。

[0032] また、上述したように、半導体モジュール20は、正極端子24_pと、負極端子24_nと、出力端子24_oと、制御端子25とを備える。正極端子24_pとコンデンサ72とは、正極バスバー7_pによって接続されている。また、負極端子24_nとコンデンサ72とは、負極バスバー7_nによって接続されている。

[0033] 図3に示すごとく、制御端子25は、制御回路部3の接続部5に接続している。複数の接続部5によって接続部群50が構成されている。駆動回路30は、複数の接続部5の配列方向(以下、Y方向とも記す)において、接続部群50に隣り合う位置に形成されている。また、上述したように、制御回路部3は、接続部5として、基準用接続部5_{KE}および制御用接続部5_Gを備える。駆動回路30と基準用接続部5_{KE}とは、基準配線4_{KE}によって接続されている。駆動回路30と制御用接続部5_Gとは、制御配線4_Gによって接続されている。Y方向において、基準用接続部5_{KE}は、制御用接続部5_Gよりも、これらが接続される駆動回路30に近い位置に形成されている。より詳しくは、複数の接続部5のうち、Y方向において駆動回路30に最も近い位置に形成された接続部5を、基準用接続部5_{KE}としてある。

[0034] 図3に示すごとく、接続部群50には、上アーム半導体素子2_Hに接続するための上アーム接続部群50_Hと、下アーム半導体素子2_Lに接続するための下アーム接続部群50_Lとがある。これら上アーム接続部群50_Hと下アーム接続

部群 $5 O_L$ とは、Y方向において互いに隣り合っている。また、駆動回路 $3 O$ には、上アーム半導体素子 2_H に接続した上アーム駆動回路 $3 O_H$ と、下アーム半導体素子 2_L に接続した下アーム駆動回路 $3 O_L$ とがある。上アーム駆動回路 $3 O_H$ と下アーム駆動回路 $3 O_L$ とは、上アーム接続部群 $5 O_H$ 及び下アーム接続部群 $5 O_L$ を、Y方向から挟む位置に形成されている。

[0035] 本形態の作用効果について説明する。図1、図2に示すごとく、本形態では、基準配線 4_{KE} に寄生したインダクタンス L_{KE} を、制御配線 4_G に寄生したインダクタンス L_{KE} よりも小さくしてある。

そのため、個々の半導体素子2の制御電極 2_1G に加わる電圧のばらつきを低減できる。すなわち、上述したように、並列接続された複数の半導体素子2を同時にスイッチング動作させると、個々の半導体素子2の基準電位がばらつきやすくなる。その結果、基準電位が高い半導体素子2から基準電位が低い半導体素子2へ、基準配線 4_{KE} を介して電流 i 流れることがある。しかしながら、本形態では、基準配線 4_{KE} に寄生したインダクタンス L_{KE} を小さくしてあるため、基準配線 4_{KE} に発生する誘導起電力 ΔV を小さくすることができる。基準電位が低い半導体素子2は、制御電極 2_1G に $V_G + \Delta V$ が加わり、基準電位が高い半導体素子2には $V_G - \Delta V$ が加わるが、本形態では ΔV を小さくすることができるため、各半導体素子2の制御電極 2_1G に加わる電圧のばらつきを抑制できる。そのため、基準電位が低い半導体素子2の制御電極 2_1G に高い電圧が加わりすぎて、この半導体素子2が劣化したり、基準電位が高い半導体素子2の制御電極 2_1 に低い電圧しか加わらず、十分にオンしなかったりする不具合を抑制できる。

[0036] 従来の電力変換装置1は、図39に示すごとく、基準配線 4_{KE} に寄生するインダクタンス L_{KE} が、制御配線 4_G に寄生するインダクタンス L_G よりも大きかった。そのため、基準配線 4_{KE} に電流 i が流れたときに高い誘導起電力 ΔV が発生していた。したがって、複数の上アーム半導体素子 2_H を同時にオンしたときに、一部の上アーム半導体素子 2_{Ha} に高い電圧 $V_G + \Delta V$ が加わり、この半導体素子 2_{Ha} が劣化しやすくなったり、他の上アーム半導体素子 2_{Hb} に低い電

圧 $V_g - \Delta V$ しか加わらず、十分にオンしなかったりする問題が生じていた。また、図 40 に示すごとく、複数の下アーム半導体素子 2_{La} , 2_{Lb} を同時にオンする場合も、同様の問題が生じていた。これに対して、本形態では、基準配線 4_{KE} のインダクタンス L_{KE} を小さくしているため、 ΔV を小さくすることができる。そのため、個々の半導体素子 2 の制御端子 2_{1g} に加わる電圧のばらつきを小さくすることができる。

[0037] また、本形態では図 3 に示すごとく、基準配線 4_{KE} の配線長を、制御配線 4_G の配線長よりも短くしてある。

そのため、基準配線 4_{KE} に寄生するインダクタンス L_{KE} を、確実に、制御配線 4_G に寄生するインダクタンス L_G よりも小さくすることができる。

[0038] また、本形態では、制御回路部 3 に、複数の接続部 5 を形成してある。駆動回路 30 は、Y 方向において接続部群 50 に隣り合う位置に形成されている。基準用接続部 5_{KE} は、Y 方向において、制御用接続部 5_G よりも、駆動回路 30 に近い位置に形成されている。

そのため、駆動回路 30 と基準用接続部 5_{KE} とを繋ぐ基準配線 4_{KE} の長さを短くすることができ、基準配線 4_{KE} に寄生するインダクタンス L_{KE} を小さくすることができる。

[0039] また、図 3 に示すごとく、本形態では、複数の接続部 5 のうち Y 方向において駆動回路 30 に最も近い位置に形成された接続部 5 を、基準用接続部群 5_{KE} としてある。

そのため、基準配線 4_{KE} の長さをより短くすることができ、基準配線 4_{KE} のインダクタンスを効果的に低減させることができる。

[0040] また、図 1、図 2 に示すごとく、本形態では、上アーム半導体素子 2_H と下アーム半導体素子 2_L とが、同一の半導体モジュール 20 に内蔵されている。

そのため、本発明の効果を特に顕著に発揮させることができる。すなわち、図 12 に示すごとく、上アーム半導体素子 2_H と下アーム半導体素子 2_L とを、それぞれ別の半導体モジュール 20 に内蔵させることも可能であるが、この場合、上アーム半導体素子 2_H の制御電極 2_{1g} に加わる電圧は、大きくばら

つきにくい。つまり、この場合、2個の上アーム半導体素子 2_H は、それぞれ下アーム半導体素子 2_L に個別に接続されておらず、共通の交流バスバー 7_A のみを介して、下アーム半導体素子 2_L に電気接続される。したがって、一方のフリーホイールダイオード 2_{8_a} のみがリカバリーし、他方のフリーホイールダイオード 2_{8_b} がリカバリーしない場合、2つの上アーム半導体素子 2_H をそれぞれ流れた電流 I は、両方とも、交流バスバー 7_A を通過して、一方のフリーホイールダイオード 2_{8_a} へ流れることになる。したがって、両方の電流 I とも、交流バスバー 7_A を通過するため、電流経路に寄生するインダクタンスの大きさが殆ど同じになり、このインダクタンスによって発生する誘導起電力は殆ど同じ大きさになる。したがって、2個の上アーム半導体素子 2_{Ha} 、 2_{Hb} の基準電極 $2_{1_{KE}}$ の電位は、殆ど等しくなる。そのため、基準配線 4_{KE} に大きな電流 i は流れず、基準配線 4_{KE} に誘導起電力 ΔV は殆ど発生しない。したがって、2個の上アーム半導体素子 2_{Ha} 、 2_{Hb} の制御電極 2_{1_G} に加わる電圧は、殆ど等しくなる。

これに対して、図1に示すごとく、本形態のように、上アーム半導体素子 2_H と下アーム半導体素子 2_L とが同一の半導体モジュール 2_0 に内蔵されている場合は、上アーム半導体素子 2_H と下アーム半導体素子 2_L とが半導体モジュール 2_0 内において個別に接続される。そのため、一方のフリーホイールダイオード 2_{8_a} のみがリカバリーした場合、一方の上アーム半導体素子 2_{Ha} の電流 I は交流バスバー 7_A を通らず、他方の上アーム半導体素子 2_{Hb} の電流 I だけ、交流バスバー 7_A を通過することになる。そのため、電流経路に寄生するインダクタンスに大きな差が生じ、この差が原因となって、2個の上アーム半導体素子 2_{Ha} 、 2_{Hb} の基準電位が大きく異なってしまう。したがって、基準配線 4_{KE} に電流 i が流れ、基準配線 4_{KE} に誘導起電力 ΔV が発生しやすい。そのため、本形態のように、上アーム半導体素子 2_H と下アーム半導体素子 2_L とを同一の半導体モジュール 2_0 に内蔵した場合は、基準配線 4_{KE} に寄生するインダクタンス L_{KE} を小さくすることにより、上アーム半導体素子 2_H の制御電極 2_{1_G} に加わる電圧のばらつきを抑制できる効果を、特に顕著に発揮させることができ

る。

[0041] 以上のごとく、本形態によれば、複数の半導体素子を同時にスイッチング動作でき、かつ個々の半導体素子の制御電極に加わる電圧のばらつきを低減できる電力変換装置を提供することができる。

[0042] なお、本形態では、上アーム側と下アーム側との双方について、基準配線 4_{KE} のインダクタンス L_{KE} を制御配線 4_G のインダクタンス L_G よりも小さくしたが、本発明はこれに限るものではない。すなわち、上アーム側と下アーム側とのいずれか一方のみ、基準配線 4_{KE} のインダクタンス L_{KE} を制御配線 4_G のインダクタンス L_G より小さくしてもよい。

[0043] 以下の実施形態においては、図面に用いた符号のうち、実施形態1において用いた符号と同一のものは、特に示さない限り、実施形態1と同様の構成要素等を表す。

[0044] (実施形態2)

本形態は、制御回路部5の構成を変更した例である。図8に示すごとく、本形態では、基準配線 4_{KE} の幅を、制御配線 4_G の幅よりも太くしてある。これにより、基準配線 4_{KE} に寄生するインダクタンス L_{KE} を、制御配線 4_G に寄生するインダクタンス L_G よりも小さくしている。

[0045] このようにすると、制御用接続部 5_G の方が基準用接続部 5_{KE} よりも駆動回路30に近い位置に形成されている場合でも、基準配線 4_{KE} のインダクタンス L_{KE} を制御配線 4_G のインダクタンス L_G よりも小さくすることができる。

その他、実施形態1と同様の構成および作用効果を備える。

[0046] なお、本形態では、制御配線 4_G を基準配線 4_{KE} よりも短くしてあるが、本発明はこれに限るものではない。すなわち、実施形態1（図3参照）のように、基準配線 4_{KE} を制御配線 4_G よりも短くし、さらに、基準配線 4_{KE} の幅を制御配線 4_G の幅よりも太くしてもよい。このようにすると、基準配線 4_{KE} の配線長を短くでき、かつ幅を太くできるため、基準配線 4_{KE} のインダクタンス L_{KE} を効果的に小さくすることができる。

[0047] (実施形態3)

本形態は、制御回路部 3 の構成を変更した例である。図 9 に示すごとく、本形態では、上アーム接続部群 $5 O_H$ と下アーム接続部群 $5 O_L$ との間に、2 個の駆動回路 $3 O_H$ 、 $3 O_L$ を形成してある。個々の駆動回路 $3 O_H$ 、 $3 O_L$ は、Y 方向において接続部群 $5 O$ と隣り合う位置に形成されている。

その他、実施形態 1 と同様の構成および作用効果を備える。

[0048] (実施形態 4)

本形態は、制御回路部 3 の構成を変更した例である。図 10 に示すごとく、本形態では、個々の駆動回路 $3 O_H$ 、 $3 O_L$ を、Y 方向における、接続部群 $5 O$ の一方側に配置してある。すなわち、上アーム駆動回路 $3 O_H$ を、Y 方向における上アーム接続部群 $5 O_H$ の一方側に配置してあると共に、下アーム駆動回路 $3 O_L$ を、Y 方向における下アーム接続部群 $5 O_L$ の一方側に配置してある。

その他、実施形態 1 と同様の構成および作用効果を備える。

[0049] (実施形態 5)

本形態は、制御回路部 3 の構成を変更した例である。図 11 に示すごとく、本形態では、上アーム接続部群 $5 O_H$ と下アーム接続部群 $5 O_L$ とを X 方向に交互に配置してある。駆動回路 $3 O_H$ 、 $3 O_L$ は、Y 方向における接続部群 $5 O_H$ 、 $5 O_L$ の一方側に配されている。また、本形態では、実施形態 1 と同様に、基準配線 4_{KE} を制御配線 4_G よりも短くしてある。これにより、基準配線 4_{KE} に寄生するインダクタンス L_{KE} を、制御配線 4_G に寄生するインダクタンス L_G よりも小さくしている。

その他、実施形態 1 と同様の構成および作用効果を備える。

[0050] (実施形態 6)

本形態は、半導体モジュール 20 の構成を変更した例である。図 12、図 13 に示すごとく、本形態では、上アーム半導体素子 2_H と下アーム半導体素子 2_L とは、それぞれ別の半導体モジュール 20 に内蔵されている。この場合、上述したように、複数の上アーム半導体素子 2_H の基準電極 21_{KE} の電位には差が生じにくい（図 12 参照）が、下アーム半導体素子 2_L の基準電極 21_{KE} の

電位には差が生じることがある。すなわち、下アーム半導体素子 2_L の基準電極 $2_{1_{KE}}$ には負極端子 2_{4_N} が接続しており、この負極端子 2_{4_N} のインダクタンス L_N がばらつくことがある。例えば、一方の下アーム半導体素子 2_{La} のインダクタンス L_{Na} よりも、他方の下アーム半導体素子 2_{Lb} のインダクタンス L_{Nb} の方が大きいことがある。この場合、2個の下アーム半導体素子 2_{La} 、 2_{Lb} を同時にオンすると、インダクタンス L_{Na} 、 L_{Nb} の違いによって、一方の下アーム半導体素子 2_{La} よりも他方の下アーム半導体素子 2_{Lb} の方が、基準電極 $2_{1_{KE}}$ の電位が高くなる。そのため、他方の下アーム半導体素子 2_{Lb} から一方の下アーム半導体素子 2_{La} へ、基準配線 4_{KE} を通って電流 i が流れ、基準配線 4_{KE} に誘導起電力 ΔV が発生する。しかしながら、本形態では、基準配線 4_{KE} に寄生するインダクタンス L_{KE} を小さくしてあるため、 ΔV を小さくすることができる。そのため、各半導体素子 2_{La} 、 2_{Lb} に加わる電圧がばらつくことを抑制できる。

その他、実施形態1と同様の構成および作用効果を備える。

[0051] (実施形態7)

本形態は、制御回路部30の配置位置等を変更した例である。図14に示すごとく、本形態では、上アーム半導体素子 2_H と下アーム半導体素子 2_L とを、それぞれ別の半導体モジュール20 (2_{0H} 、 2_{0L}) に設けてある。また、図14、図16に示すごとく、本形態の上アーム半導体モジュール 2_{0H} は、互いに並列接続され同時にスイッチング動作する複数の上アーム半導体素子 2_H (2_{Ha} 、 2_{Hb}) を内蔵している。同様に、下アーム半導体モジュール 2_{0L} は、互いに並列接続され同時にスイッチング動作する複数の下アーム半導体素子 2_L (2_{La} 、 2_{Lb}) を内蔵している。

[0052] 図14、図15に示すごとく、Y方向において、上アーム接続部群 5_{0H} と下アーム接続部群 5_{0L} との間に、上アーム駆動回路 3_{0H} および下アーム駆動回路 3_{0L} が配されている。

[0053] 図15に示すごとく、本形態では、実施形態1と同様に、基準用接続部 5_{KE} と駆動回路30とを、基準配線 4_{KE} によって接続してある。また、制御用接続

部 5_g と駆動回路 3_0 とを、制御配線 4_g によって接続してある。また、Y方向において、基準用接続部 5_{KE} を、制御用接続部 5_g よりも、これらに接続する駆動回路 3_0 に近い位置に形成してある。より詳しくは、複数の接続部 5 のうち、Y方向において駆動回路 3_0 に最も近い位置に形成された接続部 5 を、基準用接続部 5_{KE} としてある。

[0054] 図15に示すごとく、Y方向において、上アーム接続部群 5_{0H} と下アーム接続部群 5_{0L} との間に、上アーム駆動回路 3_{0H} 及び下アーム駆動回路 3_{0L} を配置してある。また、上アーム駆動回路 3_{0H} 及び下アーム駆動回路 3_{0L} の間に、これらに接続した電源回路 3_1 が設けられている。電源回路 3_1 は、2つの駆動回路 3_{0H} 、 3_{0L} に共通して用いられる。また、本形態の駆動回路 3_0 は、専用のICによって構成されている。駆動回路 3_0 と接続部群 5_0 の間、および駆動回路 3_0 と電源回路 3_1 の間には、これらの絶縁を確保するための絶縁スペース S_I が形成されている。制御回路部3の縁部35には、低圧配線89が設けられている。この低圧配線89と接続部群 5_0 の間にも、絶縁スペース S_I が形成されている。

[0055] 本形態の作用効果について説明する。図15に示すごとく、本形態では実施形態1と同様に、基準用接続部 5_{KE} を、制御用接続部 5_g よりも、駆動回路 3_0 に近い位置に形成してある。そのため、基準配線 4_{KE} を制御配線 4_g よりも短くすることができ、基準配線 4_{KE} に寄生するインダクタンス L_{KE} を低減することができる。

[0056] また、本形態では、2つの駆動回路 3_{0H} 、 3_{0L} を、Y方向において、上アーム接続部群 5_{0H} と下アーム接続部群 5_{0L} との間に配置してある。そのため、上アーム駆動回路 3_{0H} と下アーム駆動回路 3_{0L} とを近づけることができ、電源回路 3_1 を、2つの駆動回路 3_{0H} 、 3_{0L} に共通して用いることができる。したがって、電源回路 3_1 の数を減らすことができ、制御回路部3の製造コストを低減できる。また、制御回路部3の面積を小さくすることができる。

[0057] また、個々の接続部 5 は、半導体素子2の、互いに異なる電極21 (21_{KE}

、 21_{SE} 、 21_G 、 21_A 、 21_K ：図5参照）に接続している。図15に示すごとく、Y方向の一方側（例えば図の左側）から他方側（例えば図の右側）へ向かったときにおける、上アーム接続部群 50_H を構成する個々の接続部5の、上記電極 21 への接続順（ 5_K 、 5_A 、 5_G 、 5_{SE} 、 5_{KE} ）と、下アーム接続部群 50_L を構成する個々の接続部5の、上記電極 21 への接続順（ 5_{KE} 、 5_{SE} 、 5_G 、 5_A 、 5_K ）とが、互いに逆になっている。

そのため、上アーム側と下アーム側それぞれについて、基準用接続部 5_{KE} を制御回路30に近づけつつ、上アーム接続部群 50_H および下アーム接続部群 50_L を左右対称にすることができる。したがって、制御回路基板3の構成を簡素にすることができ、設計を容易にすることができる。

その他、実施形態1と同様の構成および作用効果を備える。

[0058]（実施形態8）

本形態は、駆動回路30の配置位置を変更した例である。図17、図18に示すごとく、本形態では、実施形態7と同様に、基準用接続部 5_{KE} を、制御用接続部 5_G よりも、これらに接続した駆動回路30に近い位置に形成してある。これにより、基準配線 4_{KE} を制御配線 4_G よりも短くし、基準配線 4_{KE} のインダクタンス L_{KE} を小さくしている。

[0059] また、図18に示すごとく、本形態では、Y方向において、上アーム駆動回路 30_H と、上アーム接続部群 50_H と、下アーム接続部群 50_L と、下アーム駆動回路 30_L とを、この順に配置してある。

[0060] 接続部群 50 と駆動回路30との間、及び上アーム接続部群 50_H と下アーム接続部群 50_L との間に、これらを絶縁するための絶縁領域 S_I が形成されている。また、制御回路部3の縁部35には、実施形態7と同様に、低圧配線89が設けられている。この低圧配線89と駆動回路 30_H との間にも、絶縁領域 S_I が形成されている。

[0061] 本形態の作用効果について説明する。図18に示すごとく、本形態では、Y方向において、上アーム駆動回路 30_H と、上アーム接続部群 50_H と、下アーム接続部群 50_L と、下アーム駆動回路 30_L とを、この順に配置してある。

そのため、制御回路部 3 を、上アーム側と下アーム側とで対称にすることができ、制御回路部 3 の回路構成を簡素にすることができる。そのため、制御回路部 3 の設計を容易に行うことができる。

又、上記構成にすると、制御回路部 3 をより小型化することが可能になる。すなわち、図 15 に示すごとく、2 つの接続部群 50_H 、 50_L の間に駆動回路 30_H 、 30_L を設けることも可能であるが、この場合、接続部群 50 と低圧配線 89 との間に絶縁領域 S_I を確保する必要があるが生じる。これに対して、本形態のように、Y 方向において接続部群 50 の外側に駆動回路 30 を配置すれば、接続部群 50 と低圧配線 89 との間に駆動回路 30 が介在するため、低圧配線 89 を接続部群 50 から遠ざけることができる。したがって、実施形態 7（図 15 参照）のように、接続部群 50 と低圧配線 89 との間を絶縁するための専用の絶縁領域 S_I' を形成する必要がなくなり、制御回路部 3 の面積をより小さくすることができる。

その他、実施形態 1 と同様の構成および作用効果を備える。

[0062]（実施形態 9）

本形態は、半導体モジュール 20 の構造、及び駆動回路 30 の配置位置を変更した例である。図 21 に示すごとく、本形態では、互いに並列に接続された複数の上アーム半導体素子 2_H (2_{Ha} , 2_{Hb}) と、互いに並列に接続された複数の下アーム半導体素子 2_L (2_{La} , 2_{Lb}) とを、同一の半導体モジュール 20 内に設けてある。

[0063] また、図 19、図 20 に示すごとく、本形態では、Y 方向において、上アーム駆動回路 30_H と、上アーム接続部群 50_H と、下アーム駆動回路 30_L と、下アーム接続部群 50_L とが、この順に配置されている。また、本形態では実施形態 1 と同様に、基準用接続部 5_{KE} を、制御用接続部 5_G よりも、制御回路 30 に近い位置に配置してある。これにより、基準配線 4_{KE} を制御配線 4_G よりも短くし、基準配線 4_{KE} のインダクタンス L_{KE} を小さくしている。

[0064] 本形態の作用効果を説明する。本形態では、図 19、図 21 に示すごとく、互いに並列に接続された複数の上アーム半導体素子 2_H (2_{Ha} , 2_{Hb}) と、互

いに並列に接続された複数の下アーム半導体素子 2_L (2_{La} , 2_{Lb}) とを、同一の半導体モジュール 20 に設けてある。

そのため、半導体モジュール 20 の個数を低減することができる。したがって、電力変換装置 1 の部品点数を減らすことができ、製造コストを低減することができる。

その他、実施形態 1 と同様の構成および作用効果を備える。

[0065] なお、本形態では図 21 に示すごとく、互いに並列に接続された、複数の上アーム半導体素子 2_H (2_{Ha} , 2_{Hb}) と複数の下アーム半導体素子 2_L (2_{La} , 2_{Lb}) とを同一の半導体モジュール 20 に設けてあるが、本発明はこれに限るものではない。すなわち、個々の半導体素子 2 (2_H , 2_L) を別々の半導体モジュール 20 に内蔵させ、これらの半導体モジュール 20 を図 20 に示す制御回路部 3 に接続してもよい。また、1つの半導体モジュール 20 に上アーム半導体素子 2_H と下アーム半導体素子 2_L とをそれぞれ 1 つずつ内蔵させ、この半導体モジュール 20 を図 20 に示す制御回路部 3 に接続しても良い。

[0066] (実施形態 10)

本形態は、半導体素子 2 の構造を変更した例である。図 22 に示すごとく、本形態の半導体素子 2 は、制御回路部 3 に電気接続するための複数のパッド 26 を備える。これら複数のパッド 26 は、Y 方向に配列している。複数のパッド 26 のうち 2 個のパッド 26 は、半導体素子 2 の基準電極 21_{KE} を制御回路部 3 に電気接続するための基準用パッド 26_{KE} (26_{KEa} , 26_{KEb}) である。図 23、図 24 に示すごとく、複数の基準用パッド 26_{KE} (26_{KEa} , 26_{KEb}) のうち、Y 方向において駆動回路 30 に近い位置に配された基準用パッド 26_{KE} を、制御回路部 3 に電気接続してある。

[0067] 図 23 に示すごとく、半導体モジュール 20 は、半導体素子 2 を内蔵する本体部 200 を備える。この本体部 200 から、複数の制御端子 25 が突出している。上述したように、半導体素子 2 には、第 1 基準用パッド 26_{KEa} と第 2 基準用パッド 26_{KEb} との、2 個の基準用パッド 26_{KE} が形成されている。図 23 に示すごとく、上アーム半導体モジュール 20_H では、第 2 基準用パッド

2 6_{KEb}の方が、第1基準用パッド2 6_{KEa}よりも、Y方向において上アーム駆動回路3 0_Hに近い位置に配されている。この第2基準用パッド2 6_{KEb}を基準用制御端子2 5_{KE}に、ワイヤ2 0 1を用いて接続している。これにより、第2基準用パッド2 6_{KEb}を制御回路部3に電気接続している。

[0068] また、図2 4に示すごとく、下アーム半導体素子2_Lでは、第1基準用パッド2 6_{KEa}の方が、第2基準用パッド2 6_{KEb}よりも、下アーム駆動回路3 0_Lに近い位置に配されている。この第1基準用パッド2 6_{KEa}を基準用制御端子2 5_{KE}に、ワイヤ2 0 1を用いて接続している。これにより、第1基準用パッド2 6_{KEa}を制御回路部3に電気接続している。

[0069] 本形態の作用効果について説明する。上記構成にすると、上アーム半導体素子2_Hと下アーム半導体素子2_Lとの構造を同一にでき、かつ、上アーム側と下アーム側それぞれについて、駆動回路3 0に近い位置に、基準用制御端子2 5_{KE}を設けることができる。そのため、同じ種類の半導体素子2_H、2_Lを用いつつ、上アーム側と下アーム側の、基準配線4_{KE}の長さをそれぞれ短くすることができる。したがって、使用する半導体素子2の種類を低減でき、電力変換装置1の製造コストを低減できると共に、基準配線4_{KE}のインダクタンスL_{KE}を低減できる。

その他、実施形態1と同様の構成および作用効果を備える。

[0070] (実施形態1 1)

本形態は、半導体モジュール2 0の構成を変更した例である。図2 5に示すごとく、本形態では実施形態1と同様に、Y方向において、基準用接続部5_{KE}を、制御用接続部5_Gよりも、これらが接続される駆動回路3 0に近い位置に配置してある。これにより、基準配線4_{KE}の長さを短くし、基準配線4_{KE}のインダクタンスL_{KE}を低減させている。

[0071] また、図2 5に示すごとく、本形態では、上アーム半導体モジュール2 0_Hと下アーム半導体モジュール2 0_Lとを、Y方向に並べてある。そして、これら2つの半導体モジュール2 0_H、2 0_Lの間に存在し制御端子2 5の突出方向（以下、Z方向とも記す）に平行な回転軸Aを中心に、上アーム半導体モジ

ジュール 20_H を 180° 反転させた姿勢で、下アーム半導体モジュール 20_L を制御回路部 3 に接続してある。

このようにすると、同一種類の半導体モジュール 20 を、上アーム半導体モジュール 20_H 及び下アーム半導体モジュール 20_L として用いることができる。そのため、使用する半導体モジュール 20 の種類を少なくすることができる。電力変換装置 1 の製造コストを低減することができる。

[0072] また、上記構成にすると、同一種類の半導体モジュール 20 を用いつつ、上アーム側と下アーム側それぞれについて、基準用制御端子 25_{KE} を駆動回路 30 に近づけることができる。そのため、基準配線 4_{KE} を短くすることができ、基準配線 4_{KE} のインダクタンス L_{KE} を低減できる。

その他、実施形態 1 と同様の構成および作用効果を備える。

[0073] (実施形態 1 2)

本形態は、半導体モジュール 2 の種類を変更した例である。図 27 に示すごとく、本形態では、互いに並列に接続された 2 個の上アーム半導体素子 2_H を、一つの上アーム半導体モジュール 20_H に設けてある。また、互いに並列に接続された 2 個の下アーム半導体素子 2_L を、一つの下アーム半導体モジュール 20_L に設けてある。これらの半導体モジュール 20_H 、 20_L は、2 個のコレクタ端子 24_C (24_{Ca} 、 24_{Cb}) と、一個のエミッタ端子 24_E とを備える。このようにコレクタ端子 24_C を 2 個設けることにより、半導体素子 2 のコレクタ電極 21_C に寄生するインダクタンスを均等化している。図 26 に示すごとく、エミッタ端子 24_E は、2 個のコレクタ端子 24_C の間に配されている。

[0074] また、図 26 に示すごとく、本形態では、実施形態 11 と同様に、上アーム半導体モジュール 20_H と下アーム半導体モジュール 20_L とを Y 方向に並べてある。そして、これら 2 つの半導体モジュール 20_H 、 20_L の間に存在し Z 方向に平行な回転軸 A を中心に、上アーム半導体モジュール 20_H を 180° 回転させた姿勢で、下アーム半導体モジュール 20_L を制御回路部 3 に接続してある。

その他、実施形態 1 と同様の構成および作用効果を備える。

[0075] (実施形態 1 3)

本形態は、駆動回路 30 及び電源回路 31 の配置位置を変更した例である。図 28 に示すごとく、本形態では、駆動回路 30 及び電源回路 31 を、制御回路部 3 の、半導体モジュール 20 側の面 S_1 に配置してある。

その他、実施形態 1 と同様の構成および作用効果を備える。

[0076] (実施形態 1 4)

本形態は、半導体モジュール 20 の構成を変更した例である。図 29 に示すごとく、本形態では、互いに並列に接続された 2 個の上アーム半導体素子 2_H (2_{Ha} , 2_{Hb}) と、互いに並列に接続された 2 個の下アーム半導体素子 2_L (2_{La} , 2_{Lb}) とを、一つの半導体モジュール 20 に設けてある。半導体モジュール 20 の出力端子 24_0 は、本体部 200 から制御回路部 3 とは反対側に突出した第 1 部分 241 と、該第 1 部分 241 から Y 方向に延出した第 2 部分 242 と、該第 2 部分 242 から Z 方向における制御回路部 3 側に突出した第 3 部分 243 とを備える。制御回路部 3 には、貫通孔 37 が形成されている。この貫通孔 37 に第 3 部分 243 を挿入してある。第 3 部分 243 には、出力電流を測定するための電流センサ 88 を取り付けられている。

その他、実施形態 1 と同様の構成および作用効果を備える。

[0077] (実施形態 1 5)

本形態は、半導体モジュール 20 の構造を変更した例である。図 30 に示すごとく、本形態では、実施形態 14 と同様に、互いに並列に接続された 2 個の上アーム半導体素子 2_H と、互いに並列に接続された 2 個の下アーム半導体素子 2_L とを、一つの半導体モジュール 20 に設けてある。出力端子 24_0 は、本体部 200 から、Z 方向における制御回路部 3 側に突出している。制御回路部 3 には貫通孔 37 が形成されており、この貫通孔 37 に、出力端子 24_0 を挿入してある。また、出力端子 24_0 には、出力電流を測定するための電流センサ 88 を取り付けられている。

その他、実施形態 1 と同様の構成および作用効果を備える。

[0078] (実施形態 1 6)

本形態は、半導体モジュール20の構成を変更した例である。図31に示すごとく、本形態の出力端子24_oは、本体部200の側面209から突出し、屈曲形成されている。この出力端子24_oの先端を、制御回路部3の貫通孔37に挿入してある。また、出力端子24_oには、電流センサ88を取り付けてある。

その他、実施形態1と同様の構成および作用効果を備える。

[0079] (実施形態17)

本形態は、半導体モジュール20の構成を変更した例である。図32に示すごとく、本形態では、上アーム半導体素子2_Hと下アーム半導体素子2_Lとを、それぞれ別の半導体モジュール20に設けてある。上アーム半導体モジュール20_Hのエミッタ端子24_Eと、下アーム半導体モジュール20_Lのコレクタ端子24_Cとを、交流バスバー7_Aによって互いに接続してある。上アーム半導体モジュールのエミッタ端子24_Eは屈曲形成され、制御回路部3の貫通孔37に挿入されている。このエミッタ端子24_Eに、出力電流を測定するための電流センサ88を取り付けてある。

その他、実施形態1と同様の構成および作用効果を備える。

[0080] (実施形態18)

本形態は、半導体モジュール20の構成を変更した例である。図33に示すごとく、本形態では、上アーム半導体素子2_Hと下アーム半導体素子2_Lとを、それぞれ別の半導体モジュール20に設けてある。上アーム半導体モジュール20_Hは、第1エミッタ端子24_{Ea}と第2エミッタ端子24_{Eb}との、2個のエミッタ端子24_Eを備える。上記第1エミッタ端子24_{Ea}と、下アーム半導体モジュール20_Lのコレクタ端子24_Cとを、交流バスバー7_Aによって接続してある。第2エミッタ端子24_{Eb}は、上アーム半導体モジュール20_Hの本体部200から、Z方向における制御回路部3側に突出している。第2エミッタ端子24_{Eb}は、制御回路部3の貫通孔37に挿入されている。第2エミッタ端子24_{Eb}に、電流センサ88を取り付けてある。

その他、実施形態1と同様の構成および作用効果を備える。

[0081] (実施形態 19)

本形態は、半導体モジュール 20 の構成を変更した例である。図 34 に示すごとく、本形態では、上アーム半導体素子 2_H と下アーム半導体素子 2_L とを、それぞれ別の半導体モジュール 20 に設けてある。上アーム半導体モジュール 20_H の第 1 エミッタ端子 24_{Ea} と、下アーム半導体モジュール 20_L のコレクタ端子 24_C とを、交流バスバー 7_A によって接続してある。上アーム半導体モジュール 20_H の本体部 200 の側面 209 から、第 2 エミッタ端子 24_{Eb} が突出している。第 2 エミッタ端子 24_{Eb} は屈曲しており、制御回路部 3 の貫通孔 37 に挿入されている。第 2 エミッタ端子 24_{Eb} に電流センサ 88 を取り付け付けてある。

その他、実施形態 1 と同様の構成および作用効果を備える。

[0082] (実施形態 20)

本形態は、半導体モジュール 20 の構成を変更した例である図 35 に示すごとく、本形態では、上アーム半導体素子 2_H と下アーム半導体素子 2_L とを、それぞれ別の半導体モジュール 20 に設けてある。下アーム半導体素子 2_L のコレクタ端子 24_C は、本体部 200 から突出しており、屈曲している。このコレクタ端子 24_C を、制御回路部 3 の貫通孔 37 に挿入してある。コレクタ端子 24 に電流センサ 88 を取り付け付けてある。

その他、実施形態 1 と同様の構成および作用効果を備える。

[0083] (実施形態 21)

本形態は、半導体モジュール 20 の構成を変更した例である。図 36 に示すごとく、本形態では、上アーム半導体素子 2_H と下アーム半導体素子 2_L とを、それぞれ別の半導体モジュール 20 に設けてある。下アーム半導体モジュール 2_L は、第 1 コレクタ端子 24_{Ca} と第 2 コレクタ端子 24_{Cb} との、2 個のコレクタ端子 24_C を備える。上アーム半導体モジュール 20_H のエミッタ端子 24_E と、下アーム半導体モジュール 20_L の第 1 コレクタ端子 24_{Ca} とを、交流バスバー 7_A によって接続してある。下アーム半導体モジュール 20_L の第 2 コレクタ端子 24_{Cb} は、本体部 200 から制御回路部 3 側へ突出しており、貫通

孔 37 に挿入されている。第 2 コレクタ端子 24_{cb} に電流センサ 88 を取り付けてある。

その他、実施形態 1 と同様の構成および作用効果を備える。

[0084] (実施形態 2 2)

本形態は、半導体モジュール 20 の構成を変更した例である。図 37 に示すごとく、本形態の下アーム半導体モジュール 20_L は、第 1 コレクタ端子 24_{ca} と第 2 コレクタ端子 24_{cb} との、2 個のコレクタ端子 24_c を備える。第 1 コレクタ端子 24_{ca} は、上アーム半導体モジュール 20_H のエミッタ端子 24_e に接続されている。第 2 コレクタ端子 24_{cb} は、本体部 200 の側面 209 から突出しており、屈曲形成されている。この第 2 コレクタ端子 24_{cb} を、制御回路部 3 の貫通孔 37 に挿入してある。第 2 コレクタ端子 24_{cb} に、電流センサ 88 を取り付けてある。

その他、実施形態 1 と同様の構成および作用効果を備える。

[0085] (実施形態 2 3)

本形態は、交流バスバー 7_A の構成を変更した例である。図 38 に示すごとく、本形態の交流バスバー 7_A は、上アーム半導体モジュール 20_H のエミッタ端子 24_e と、下アーム半導体モジュール 20_L のコレクタ端子 24_c とを接続している。交流バスバー 7_A は屈曲形成され、制御回路部 3 の貫通孔 37 に挿入されている。交流バスバー 7_A に、電流センサ 88 を取り付けてある。

その他、実施形態 1 と同様の構成および作用効果を備える。

[0086] 本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

請求の範囲

- [請求項1] 複数の半導体素子（2）と、
該半導体素子のスイッチング動作を制御する制御回路部（3）とを備え、
上記半導体素子には、上アーム側に配された上アーム半導体素子（ 2_u ）と、下アーム側に配された下アーム半導体素子（ 2_l ）とがあり、上記制御回路部によって、互いに並列に接続された複数の上記上アーム半導体素子を同時にスイッチング動作すると共に、互いに並列に接続された複数の上記下アーム半導体素子を同時にスイッチング動作するよう構成され、
上記制御回路部は、同時にスイッチング動作する複数の上記半導体素子にそれぞれ電気接続した駆動回路（30）と、上記半導体素子の制御電極（ 2_{1g} ）と上記駆動回路とを繋ぐ制御配線（ 4_g ）と、上記半導体素子の基準電極（ $2_{1_{KE}}$ ）と上記駆動回路とを繋ぐ基準配線（ 4_{KE} ）とを備え、
該基準配線に寄生したインダクタンス（ L_{KE} ）を、上記制御配線に寄生したインダクタンス（ L_g ）よりも小さくしてある、電力変換装置（1）。
- [請求項2] 上記基準配線の配線長を、上記制御配線の配線長よりも短くしてある、請求項1に記載の電力変換装置。
- [請求項3] 上記基準配線の幅を、上記制御配線の幅よりも太くしてある、請求項1又は2に記載の電力変換装置。
- [請求項4] 上記制御回路部には、該制御回路部を上記半導体素子に電気接続するための複数の接続部（5）が形成され、上記駆動回路は、複数の上記接続部の配列方向において、該複数の接続部からなる接続部群（50）に隣り合う位置に形成され、上記接続部として、上記半導体素子の上記基準電極に電気接続するための基準用接続部（ 5_{KE} ）と、上記制御電極に電気接続するための制御用接続部（ 5_g ）とを備え、上記

基準用接続部と上記駆動回路とを上記基準配線によって接続してあると共に、上記制御用接続部と上記駆動回路とを上記制御配線によって接続してあり、上記配列方向において、上記基準用接続部は、上記制御用接続部よりも、これらに接続した上記駆動回路に近い位置に形成されている、請求項1～3のいずれか一項に記載の電力変換装置。

[請求項5] 上記複数の接続部のうち上記配列方向において上記駆動回路に最も近い位置に形成された上記接続部を、上記基準用接続部としてある、請求項4に記載の電力変換装置。

[請求項6] 上記接続部群として、上記上アーム半導体素子に接続するための上アーム接続部群（50_H）と、上記下アーム半導体素子に接続するための下アーム接続部群（50_L）とを備え、上記駆動回路として、上記上アーム半導体素子に接続した上アーム駆動回路（30_H）と、上記下アーム半導体素子に接続した下アーム駆動回路（30_L）とを備え、上記配列方向において、上記上アーム接続部群と上記下アーム接続部群との間に、上記上アーム駆動回路および上記下アーム駆動回路が配されている、請求項4又は5に記載の電力変換装置。

[請求項7] 上記接続部群として、上記上アーム半導体素子に接続するための上アーム接続部群と、上記下アーム半導体素子に接続するための下アーム接続部群とを備え、上記駆動回路として、上記上アーム半導体素子に接続した上アーム駆動回路と、上記下アーム半導体素子に接続した下アーム駆動回路とを備え、上記配列方向において、上記上アーム駆動回路と、上記上アーム接続部群と、上記下アーム接続部群と、上記下アーム駆動回路とが、この順に配されている、請求項4又は5に記載の電力変換装置。

[請求項8] 上記接続部群を構成する複数の上記接続部は、上記半導体素子の、互いに異なる電極にそれぞれ電気接続しており、上記配列方向の一方側から他方側へ向かったときにおける、上記上アーム接続部群を構成する個々の上記接続部の、上記電極への接続順と、上記下アーム接続

部群を構成する個々の上記接続部の、上記電極への接続順とは、互いに逆にされている、請求項6又は7に記載の電力変換装置。

[請求項9] 上記半導体素子は、上記制御回路部に電気接続するための、上記配列方向に並べられた複数のパッド(26)を備え、該複数のパッドのうち少なくとも2個の上記パッドは、上記基準電極を上記制御回路部に電気接続するための基準用パッド(26_{KE})であり、複数の該基準用パッドのうち、上記配列方向において上記駆動回路に近い位置に配された上記基準用パッドを、上記制御回路部に電気接続してある、請求項4～8のいずれか一項に記載の電力変換装置。

[請求項10] 上記複数のパッドのうち、上記配列方向における両端に位置する上記パッドを、それぞれ上記基準用パッドとしてある、請求項9に記載の電力変換装置。

[請求項11] 上記上アーム半導体素子と上記下アーム半導体素子とが同一の半導体モジュール(20)に内蔵されている、請求項1～10のいずれか一項に記載の電力変換装置。


[請求項12] 互いに並列に接続され同時にスイッチング動作する複数の上記半導体素子が、同一の半導体モジュールに内蔵されている、請求項1～11のいずれか一項に記載の電力変換装置。

[請求項13] 上記上アーム半導体素子を内蔵した上アーム半導体モジュール(20_U)と、上記下アーム半導体素子を内蔵した下アーム半導体モジュール(20_L)との、2種類の半導体モジュールを備え、個々の該半導体モジュールは、上記半導体素子を内蔵した本体部(200)と、該本体部から突出し上記接続部に接続される複数の制御端子(25)とを備え、上記上アーム半導体モジュールと上記下アーム半導体モジュールとは上記配列方向に並べられ、これら2個の上記半導体モジュールの間に存在し上記制御端子の突出方向(Z)に平行な回転軸(A)を中心に上記上アーム半導体モジュールを180°反転させた姿勢で、上記下アーム半導体モジュールを上記制御回路部に接続してある


、請求項４～８のいずれか一項に記載の電力変換装置。

[図1]

(図1)




(図 2)




[図3]

(図 3)




[図5]

(図5)




(圖 6)




[図7]

(図 7)




[図9]

(図9)




[図10]

(図10)




[図11]

(図 1 1)




[図12]

(図12)




[図13]

(図13)




[図14]

(図14)




[図15]

(図15)




[図16]

(図 16)




[図17]

(図 17)




[図18]

(図18)




[図19]

(図 19)




[図21]

(図 21)




[図22]

(図 22)




[図23]

(図23)




[図26]

(図 26)




[図27]

(図 27)




[図28]

(図 28)




[図29]

(図 29)




[図32]

(図 3 2)




(图 3 3)




[図34]

(図 34)




[図35]

(図 35)




[図38]

(図 38)




[図39]

(図39)



[図40]

(図40)



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2017/009732

A. CLASSIFICATION OF SUBJECT MATTER

H02M7/48 (2007.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H02M7/48

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2017
Kokai Jitsuyo Shinan Koho	1971-2017	Toroku Jitsuyo Shinan Koho	1994-2017

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2015-35863 A (Hitachi, Ltd.), 19 February 2015 (19.02.2015), entire text; all drawings & CN 104348369 A	1-13
A	WO 2013/051170 A1 (Panasonic Corp.), 11 April 2013 (11.04.2013), entire text; all drawings & US 2013/0107600 A1 & EP 2765706 A1 & CN 103141026 A	1-13
A	CN 102857134 A (Institute of Electrical Engineering, Chinese Academy of Sciences), 02 January 2013 (02.01.2013), entire text; all drawings (Family: none)	1-13

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
08 May 2017 (08.05.17)

Date of mailing of the international search report
16 May 2017 (16.05.17)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2017/009732

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2011-182591 A (Panasonic Corp.), 15 September 2011 (15.09.2011), entire text; all drawings & US 2011/0215746 A1 & CN 102195502 A	1-13

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. H02M7/48(2007.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. H02M7/48

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2017年
日本国実用新案登録公報	1996-2017年
日本国登録実用新案公報	1994-2017年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2015-35863 A（株式会社日立製作所）2015.02.19, 全文, 全図 & CN 104348369 A	1-13
A	WO 2013/051170 A1（パナソニック株式会社）2013.04.11, 全文, 全図 & US 2013/0107600 A1 & EP 2765706 A1 & CN 103141026 A	1-13
A	CN 102857134 A（中国科学院电工研究所）2013.01.02, 全文, 全図（ファミリーなし）	1-13

☒ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

08.05.2017

国際調査報告の発送日

16.05.2017

国際調査機関の名称及びあて先

日本国特許庁（ISA/J P）

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

麻生 哲朗

5G

2953

電話番号 03-3581-1101 内線 3526

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2011-182591 A (パナソニック株式会社) 2011.09.15, 全文, 全図 & US 2011/0215746 A1 & CN 102195502 A	1-13