



Patent dodatkowy
do patentu nr _____

Zgłoszono: 08.11.78 (P. 210841)

Pierwszeństwo: _____

Zgłoszenie ogłoszono: 30.07.79

Opis patentowy opublikowano: 31.03.1982

Int. Cl.²

H03K 1/00

H03K 5/00

CZYTELNIA

Urzędu Patentowego
Polskiej Rzeczypospolitej Ludowej

Twórcy wynalazku: Jerzy Hahn, Witold Cąkała

Uprawniony z patentu: Zakład Urządzeń do Montażu Podzespołów Elek-
tronicznych „Unitra-Cemi”, Szczytno (Polska)

Generator stanów logicznych

1

Dziedzina techniki. Przedmiotem wynalazku jest generator impulsów logicznych służący do wymuszania w dowolnym punkcie elektrycznej sieci cyfrowej, przez pewien określony czas, stanu logicznego przeciwnego do stanu aktualnie panującego w tym punkcie.

Stan techniki. Podczas uruchamiania lub naprawy układów cyfrowych często istnieje konieczność wymuszenia w określonym punkcie sieci cyfrowej stanu logicznego przeciwnego do istniejącego. W przypadku, gdy do takiego punktu dołączone jest oprócz wejść także wyjście układu cyfrowego, wymuszenie takiego stanu przy pomocy zwykłych generatorów impulsowych jest kłopotliwe ze względu na niedostosowanie wyjść generatorów do takich warunków pracy. Tradycyjne metody polegające na odłączaniu wejść od wyjść układów są nieefektywne. Problem ten znakomicie rozwiązuje specjalnie przystosowany do tego celu generator pojedynczych impulsów, produkowany przez firmę Hewlett-Packard, chroniony patentem USA nr 3 781 689.

Przyrząd skonstruowany jest w następujący sposób: do wyjścia przerzutnika sterowanego za pomocą przełącznika ręcznego dołączony jest pierwszy obwód formujący. Sygnał wyjściowy z pierwszego obwodu formującego podawany jest równolegle na wejście drugiego obwodu formującego i na wzmacniacze separujące. Obwody formujące są identyczne i wytwarzają impulsy ze-

2

ra logicznego o takich samych parametrach przesunięte względem siebie w czasie tak, że impuls z drugiego obwodu formującego pojawia się bezpośrednio po wzmocnionym impulsie z pierwszego obwodu formującego. Tak przygotowane impulsy sterują dwoma identycznymi dwustopniowymi wzmacniaczami wyjściowymi, których wspólny węzeł poprzez układ RC dołączony jest do wyjścia generatora. Po naciśnięciu ręcznego przycisku przyrząd generuje sekwencję stanów logicznych „zero — jeden”, a dzięki małej rezystancji wyjściowej pozwala na wymuszenie w dowolnym punkcie sieci stanu logicznego przeciwnego do istniejącego. Generator wyposażony jest w układ zasilania z ochroną przed przecięciem lub odwróceniem napięcia zasilania.

Istota wynalazku. Opracowanie wynalazku miało na celu uproszczenie układu wzmacniaczy wyjściowych. Okazało się to możliwe dzięki zastosowaniu odmiennego rozkładania obwodów formujących impulsy w układach generujących jedynekę logiczną i zero logiczne. Generator stanów logicznych według wynalazku zawiera układ zasilania chroniący pozostałe układy przed przecięciem lub odwróceniem napięcia zasilania, przerzutnik sterowany ręcznym mikroprzełącznikiem oraz układy generujące jedynekę logiczną i zero logiczne. Układ generujący zero logiczne utworzony jest z bramki NAND, której wejścia połączone są poprzez kondensator z tym wyjściem

przerzutnika, które po przełączeniu mikroprzełącznika zmienia stan logiczny z jedynki na zero. Wyjście to zwane jest dalej wyjściem Q. Wyjście wspomnianej bramki steruje jednostopniowym wzmacniaczem odwracającym fazę impulsu. Układ generujący jedynkę logiczną również zakończony jest wzmacniaczem jednostopniowym odwracającym fazę impulsu i sterowany jest z wyjścia kolejnej bramki NAND. Jedno wejście tej bramki połączone jest poprzez drugi kondensator z wyjściem Q przerzutnika, natomiast drugie wejście łączy się poprzez rezystor z masą układu oraz poprzez trzeci kondensator z drugim wejściem przerzutnika. Wartości elementów R1C są tak dobrane, aby w stanie spoczynkowym na drugim wejściu tej bramki panował stan logiczny zero a stała czasowa obwodu utworzonego z rezystora i drugiego kondensatora była większa od stałej czasowej obwodu, który tworzy drugi kondensator z wewnętrzną rezystancją bramki. Ponadto drugi kondensator posiada pojemność większą niż kondensator w układzie generującym zero logiczne.

Wzmacniacz w układzie generującym jedynkę logiczną utworzony jest z tranzystora o typie przewodnictwa p-n-p oraz następujących elementów, stanowiących obwód wejściowy tego wzmacniacza: równoległego układu RC, łączącego bazę tranzystora z wejściem wzmacniacza, oraz rezystora łączącego bazę tranzystora z jego emiterem.

Przykład wykonania. Rysunek przedstawia schemat ideowy przykładowego rozwiązania generatora impulsów. Mikroprzełącznik M zwiera do masy na przemian jedno lub drugie wejście przerzutnika RS. Do wyjścia Q przerzutnika dołączone są poprzez kondensator C1 zwarte wejścia bramki NAND B1, oraz poprzez kondensator C2 jedno z wejść kolejnej bramki NAND B2. Drugie wyjście przerzutnika RS połączone jest za pośrednictwem kondensatora C3 z drugim wejściem bramki B2, które jest również połączone z masą układu poprzez rezystor R1. Wyjście bramki B1 łączy się z bazą tranzystora T2 typu n-p-n, wchodzącego w układ wzmacniacza. Emiter tego tranzystora połączony jest z masą układu. Wyjście bramki B2 łączy się z bazą tranzystora T1 o typie przewodnictwa p-n-p za pośrednictwem równoległego układu rezystora R3 i kondensatora C4. Baza tranzystora T1 połączona jest z jego emiterem poprzez rezystor R2. Kolektory tranzystorów T1 i T2 łączą się ze sobą i połączone są z wyjściem generatora za pośrednictwem równoległego układu rezystora R4 i kondensatora C5.

W skład układu zasilania wchodzi następujące elementy: żarówka Z, rezystor R5, dioda Zenera D, kondensatory: C6 i C7. Jedna końcówka żarówki Z połączona jest z zaciskiem, do którego podłączony jest dodatni biegun źródła zasilania, natomiast do drugiej końcówki dołączone są: katoda diody Zenera D, dodatni biegun kondensatora C7, jedna z końcówek rezystora R5 oraz nóżka 14 układu scalonego. Druga końcówka rezystora R5 połączona jest z biegunem dodatnim kondensatora C6 oraz z emiterem tranzystora T1.

Anoda diody Zenera D, oraz ujemne bieguny kondensatorów C6 i C7 połączone są z masą układu.

Działanie generatora jest następujące. Przełączenie mikroprzełącznika M powoduje zmianę stanów na wyjściach przerzutnika RS na przeciwnie. Zmiana stanu na wyjściu Q powoduje wystąpienie na wejściach bramki B1 oraz na jednym z wejść bramki B2 pojawienie się zera logicznego a następnie jedynki. Jednakże pojawienie się jedynki na wejściu bramki B2 następuje nieco później ze względu na większą pojemność kondensatora C2. Na drugim wejściu bramki B2 w tym czasie pojawia się jedynka, która dzięki dużej stałej czasowej układu R1C3 trwa dłużej niż zero na pierwszym wejściu. W ten sposób na wyjściu bramki B1 pojawia się impuls jedynki logicznej a tuż po nim na wyjściu bramki B2 impuls zera logicznego. Ta sekwencja zostaje następnie odwrócona i wzmocniona w układzie wzmacniaczy wyjściowych. Wysterowanie bazy tranzystora T1 następuje za pośrednictwem kondensatora C4. Zadaniem rezystora R3 jest rozładowanie tego kondensatora po zaniku impulsu. Rezystor R2 zabezpiecza odprowadzenie ładunku z bazy tranzystora przy małych obciążeniach generatora. Żarówka Z sygnalizuje zbyt wysokie napięcie zasilania lub jego niewłaściwą polaryzację.

Zastrzeżenia patentowe

1. Generator stanów logicznych zawierający układ zasilania z ochroną przed przeciążeniem lub odwróceniem napięcia zasilania, przerzutnik sterowany mikroprzełącznikiem, układ generujący jedynkę logiczną oraz układ generujący zero logiczne utworzony z bramki NAND, której wejścia połączone są poprzez kondensator z wyjściem przerzutnika zmieniającym po przełączeniu mikroprzełącznika stan logiczny z jedynki na zero, zwanym dalej wyjściem Q, a wyjście bramki dołączone jest do wzmacniacza odwracającego fazę impulsu, **znamienny tym**, że układ generujący jedynkę logiczną zawiera jednostopniowy wzmacniacz odwracający fazę sterowany z wyjścia kolejnej bramki NAND (B2), której pierwsze wejście połączone jest poprzez drugi kondensator (C2) z wyjściem Q przerzutnika, drugie wejście łączy się przez rezystor (R1) z masą i przez trzeci kondensator (C3) z drugim wyjściem przerzutnika, przy czym wartości elementów są tak dobrane, aby w stanie spoczynkowym na wejściu bramki (B2) panował stan logiczny zero a stała czasowa obwodu utworzonego z rezystora (R1) i trzeciego kondensatora (C3) była większa od stałej czasowej obwodu utworzonego z drugiego kondensatora (C2) i wewnętrznej rezystancji bramki (B2), ponadto wartość pojemności drugiego kondensatora (C2) jest większa od pojemności kondensatora (C1) w układzie generującym zero logiczne.

2. Generator stanów logicznych według zastrz. 1, **znamienny tym**, że jednostopniowy wzmacniacz w

układzie generującym jedynkę logiczną utworzony jest z tranzystora (T1) typu p-n-p i elementów obwodu wejściowego połączonych w ten sposób,

że równoległy układ RC (R3C4) łączy bazę tranzystora (T1) z wejściem wzmacniacza, zaś rezystor (R2) bazę tranzystora (T1) z jego emiterem.

