



PCT

特許協力条約に基づいて公開された国際出願


<p>(51) 国際特許分類6 G06F 12/14</p>	<p>A1</p>	<p>(11) 国際公開番号 WO99/38078</p> <p>(43) 国際公開日 1999年7月29日(29.07.99)</p>
<p>(21) 国際出願番号 PCT/JP99/00170</p> <p>(22) 国際出願日 1999年1月20日(20.01.99)</p> <p>(30) 優先権データ 特願平10/9303 1998年1月21日(21.01.98) JP</p> <p>(71) 出願人 (米国を除くすべての指定国について) 東京エレクトロン株式会社 (TOKYO ELECTRON LIMITED)[JP/JP] 〒107-8481 東京都港区赤坂五丁目3番6号 Tokyo, (JP) 株式会社 ビー・ユー・ジー (B.U.G., INC.)[JP/JP] 〒004-0015 北海道札幌市厚別区下野幌テクノパーク 一丁目1番14号 Hokkaido, (JP)</p> <p>(72) 発明者; および</p> <p>(75) 発明者/出願人 (米国についてのみ) 中村泰弘(NAKAMURA, Yasuhiro)[JP/JP] 〒191-0041 東京都日野市南平5-2-1 アルカディア梨園103 Tokyo, (JP) 平賀誠二(HIRAKA, Seiji)[JP/JP] 〒023-0041 岩手県水沢市秋葉町32-3 Iwate, (JP)</p>	<p>浅田一憲(ASADA, Kazunori)[JP/JP] 〒062-0000 北海道札幌市豊平区清田7条1丁目18番5号 Hokkaido, (JP) 江良 聡(ERA, Satoshi)[JP/JP] 〒069-0803 北海道江別市野幌屯田町13-19 Hokkaido, (JP)</p> <p>(74) 代理人 弁理士 木村 満(KIMURA, Mitsuru) 〒101-0054 東京都千代田区神田錦町二丁目7番地 協販ビル7階 Tokyo, (JP)</p> <p>(81) 指定国 JP, KR, US, 欧州特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)</p> <p>添付公開書類 国際調査報告書</p>	

(54) Title: STORAGE DEVICE, ENCRYPTING/DECRYPTING DEVICE, AND METHOD FOR ACCESSING NONVOLATILE MEMORY

(54) 発明の名称 記憶装置、暗号化・復号化装置、及び不揮発性メモリのアクセス方法

(57) Abstract

A storage device (10) has a flash memory (11), a controller (16), and a second ROM (15). In the flash memory (11), a data key is stored, which is a key specific to each storage device (10). In the second ROM (15), a system key is stored, which is an encrypting key common to storage devices (10). The controller (16), to write data, encrypts the data with the data and system keys and writes the encrypted data in the flash memory (11); and to read data, decrypts the data with the data and system keys to output the decrypted data. The data key may be encrypted with the system key. In this case, to write data, the controller (16) may decrypt the data key with the system key, and encrypt data with the decrypted key; and to read data, the controller may decrypt the data key with the system key, and decrypt the encrypted data with the decrypted data key.



- | | |
|-----------------------|-------------------------|
| 10 ... STORAGE DEVICE | 161 ... I/O BUFFER |
| 11 ... FLASH MEMORY | 162 ... CONTROL SECTION |
| 14 ... FIRST ROM | 163 ... ADDRESS COUNTER |
| 15 ... SECOND ROM | a ... OR TESTER 30 |
| 16 ... CONTROLLER | b ... FIRST DATA |
| 20 ... COMPUTER | c ... SECOND DATA |
| 161 ... I/O BUFFER | d ... CONTROL |

(57)要約

記憶装置（10）は、フラッシュメモリ（11）とコントローラ（16）と第2のROM15とを備える。フラッシュメモリ（11）には、データ鍵が格納されている。第2のROM（15）には、システム鍵が登録されている。システム鍵は複数の記憶装置（10）に共通の暗号鍵であり、データ鍵は各記憶装置（10）に固有の鍵である。コントローラ（16）はデータを書き込む際は、データ鍵とシステム鍵を用いてデータを暗号化して、フラッシュメモリ（11）に書き込む。データを読み出す際は、データ鍵とシステム鍵を用いてデータ鍵を復号化して、外部に出力する。データ鍵は、システム鍵により暗号化されていてもよい。この場合、コントローラ（16）は、データを書き込む際、データ鍵をシステム鍵で復号化し、復号化したデータ鍵を用いてデータを暗号化してもよい。データを読み出す際は、システム鍵を用いてデータ鍵を復号化し、暗号化されたデータを復号化されたデータ鍵を用いて復号化してもよい。

PCTに基づいて公開される国際出願のパンフレット第一頁に掲載されたPCT加盟国を同定するために使用されるコード(参考情報)

AE アラブ首長国連邦	ES スペイン	LI リヒテンシュタイン	SG シンガポール
AL アルバニア	FI フィンランド	LK スリ・ランカ	SI スロヴェニア
AM アルメニア	FR フランス	LR リベリア	SK スロヴァキア
AT オーストリア	GA ガボン	LS レソト	SL シエラ・レオネ
AU オーストラリア	GB 英国	LT リトアニア	SN セネガル
AZ アゼルバイジャン	GD グレナダ	LU ルクセンブルグ	SZ スワジランド
BA ボスニア・ヘルツェゴビナ	GE グルジア	LV ラトヴィア	TD チャード
BB バルバドス	GH ガーナ	MC モナコ	TG トーゴ
BE ベルギー	GM ガンビア	MD モルドヴァ	TJ タジキスタン
BF ブルキナ・ファソ	GN ギニア	MG マダガスカル	TM トルクメニスタン
BG ブルガリア	GW ギニア・ビサオ	MK マケドニア旧ユーゴスラヴィア	TR トルコ
BJ ベナン	GR キリシヤ	共和国	TT トリニダッド・トバゴ
BR ブラジル	HR クロアチア	マリ	UA ウクライナ
BY ベラルーシ	HU ハンガリー	ML モンゴル	UG ウガンダ
CA カナダ	ID インドネシア	MN モンゴリア	US 米国
CF 中央アフリカ	IE アイルランド	MR モーリタニア	UZ ウズベキスタン
CG コンゴ	IL イスラエル	MW マラウイ	VN ヴィエトナム
CH スイス	IN インド	MX メキシコ	YU ユーゴスラビア
CI コートジボアール	IS アイスランド	NE ニジェール	ZA 南アフリカ共和国
CM カメルーン	IT イタリア	NL オランダ	ZW ジンバブエ
CN 中国	JP 日本	NO ノールウェー	
CU キューバ	KE ケニア	NZ ニュー・ジーランド	
CY キプロス	KG キルギスタン	PL ポーランド	
CZ チェッコ	KP 北朝鮮	PT ポルトガル	
DE ドイツ	KR 韓国	RO ルーマニア	
DK デンマーク	KZ カザフスタン	RU ロシア	
EE エストニア	LC セントルシア	SD スーダン	
		SE スウェーデン	

明細書

記憶装置、暗号化・復号化装置、及び不揮発性メモリのアクセス方法

5 この特許出願は、平成10年1月21日に日本国特許庁に出願された特願平10-9303のパリ条約に基づく優先権を主張する出願であり、この日本国特許出願の内容は参照のため、この明細書に取り込むものとする。

10 技術分野

この発明は、コンピュータ等の外部記憶装置等として使用される記憶装置に関し、特に、データを暗号化した状態で保存する記憶装置に関する。

15 背景技術

コンピュータ技術の発展に伴い、機密情報の保護の必要性が増大している。このため、データを暗号化して記憶したり、送信したりする暗号化技術の重要性が高まっており、例えば、記憶装置に暗号鍵を格納しておき、データをこの暗号鍵を用いて暗号化してメモリに格納し、メモリ
20 から読み出されたデータをこの暗号鍵を用いて復号化すること等が行われている。

しかし、暗号鍵を全ての記憶装置に共通にすると、1つの記憶装置の暗号鍵が知られると、大量生産されている他の記憶装置の暗号鍵も知られることになり、記憶データが解読されるおそれがある。

25 記憶装置に個別に暗号鍵を設定することも可能であるが、製造工程が増加し、記憶装置の製造コストが上昇してしまう。

また、コンピュータで全てのデータを暗号化してメモリカードに格納し、メモリカードから読み出したデータをコンピュータで復号化する技術も知られている。しかし、この方法では、コンピュータと記憶装置間の通信をモニタすることにより、暗号鍵が知られてしまうおそれがある。

5 この発明は上記実状に鑑みてなされたもので、データを暗号化及び復号化する機能を備え、且つ、暗号鍵等の機密情報の漏洩の虞の少ない記憶装置を提供することを目的とする。

また、この発明は、たとえ、一部の記憶装置の暗号鍵等が漏洩しても、他の記憶装置の暗号鍵が漏洩することのない記憶装置を提供することを
10 他の目的とする。

発明の開示

上記目的を達成するため、この発明の第1の観点にかかる記憶装置は、データを記憶するための書換可能な不揮発性メモリ（11）と、

15 前記不揮発性メモリをアクセスするための制御手段（12）とより構成され、データを記憶するための記憶装置であって、

前記不揮発性メモリに第1の暗号鍵が格納され、前記制御手段内に第2の暗号鍵が格納され、前記第1の暗号鍵は、前記第2の暗号鍵により暗号化されており、

20 前記制御手段は、前記第2の暗号鍵を用いて前記第1の暗号鍵を復号化する鍵復号手段（12）と、前記鍵復号手段により復号化された第1の暗号鍵を用いてデータを暗号化して前記不揮発性メモリに書き込む書込手段（12）と、前記不揮発性メモリからデータを読み出して、前記鍵復号手段により復号化された前記第1の暗号鍵を用いて読み出したデータ
25 ータを復号化する読出手段（12）とを備える、

ことを特徴とする。

この記憶装置によれば、第1と第2の暗号鍵を使用し、これらを分散して格納し、さらに、第1の暗号鍵を第2の暗号鍵で暗号化しているので、暗号鍵が1つの場合よりも、暗号鍵が漏洩する危険が少なく、データが盗用されにくい。

- 5 特に、第1の暗号鍵を書き換え可能な不揮発性メモリに格納しているので、第1の暗号鍵を装置毎、或いは、一定台数毎に変更することができる。従って、第2の暗号鍵が漏洩しても、全ての記録装置のデータを解読することは困難である。

また、不揮発性メモリは、データを格納するために用意されているものであり、第1の暗号鍵を格納しても、コスト等が上昇することがない。

前記第2の暗号鍵は複数の前記記憶装置に共通であり、前記第1の暗号鍵は、同一の第2の暗号鍵を記憶している前記記憶装置の一部のみに共通或いはそれぞれに固有の暗号鍵である。この構成により、装置毎に異なる暗号鍵を使用できる。

- 15 例えば、前記不揮発性メモリはフラッシュメモリ（11）から構成され、前記制御手段は前記第2の暗号鍵を記憶したマスクROM（読み出し専用メモリ）（15）から構成される。マスクROMなどは大量生産に適しており、第2の暗号鍵を含む情報を安価に製造することができる。一方、フラッシュメモリは、書き換え可能であり、第1の暗号鍵を装置
20 毎又は所定台数毎に変更して、任意のタイミングで記録することができる。

パスワードを取り込み、正しいパスワードが入力された場合のみ、前記暗号化された第1の暗号鍵を復号化するようにしてもよい。この場合、例えば、前記第1の暗号鍵は、前記第2の暗号鍵とパスワードを基に生成された第3の暗号鍵により暗号化されて前記不揮発性メモリに格納され、
25 前記鍵復号手段は、パスワードを入力する手段と、入力されたパス

ワードから第3の暗号鍵を生成する手段と、前記第2の暗号鍵と生成された第3の暗号鍵とを用いて前記暗号化されている第1の暗号鍵を復号化する手段を備える。

前記鍵復号手段は、例えば、復号プログラムと該復号プログラムを実行する手段（16）とより構成され、前記復号プログラムは前記不揮発性メモリに格納される。このような構成とすれば、パスワードに応じた復号プログラムを適宜不揮発性メモリに記録することができる。

前記鍵復号手段と前記書込手段と前記読出手段は、復号化された第1の暗号鍵を記憶し、外部からのアクセスに対して保護された揮発性メモリ（13）を含む。復号化された第1の暗号鍵はRAM（ランダムアクセスメモリ）などに格納され、使用される。このRAMの内容が外部から読み出せると、不揮発性メモリに格納されたデータが解読されてしまう。このため、揮発性メモリは、外部からのアクセスに対してプロテクトされていることが望ましい。

前記不揮発性メモリは、例えば、フラッシュメモリ（11）である。

前記制御手段は、前記第1の暗号鍵を生成し、生成した第1の暗号鍵を前記第2の暗号鍵を用いて暗号化して前記不揮発性メモリに記録する鍵生成手段（16）を備えるものであってもよい。この構成によれば、記憶装置自体が第1の暗号鍵を生成し、データの暗号化・復号化に使用することができる。

前記鍵生成手段は、入力されたパスワードに基づいて前記第1の暗号鍵を生成するように構成してもよい。このような構成とすることにより、第1の暗号鍵の特定が一層困難となる。

前記第2の暗号鍵は、例えば、複数の記憶装置に共通の暗号鍵であってもよい。このような構成とすれば、制御手段を、複数の装置に共通な暗号鍵が格納されたマスクROM等を備えるものとするなどして、コス

トを低減できる。

また、この発明の第2の観点にかかる記憶装置は、

第1の暗号鍵とデータを記憶するための書換可能な不揮発性メモリ
(11)と、

5 第2の暗号鍵を記憶し、前記不揮発性メモリをアクセスするための制御手段(12)と、

より構成され、データを記憶する記憶装置であって、

前記制御手段は、前記第1と第2の暗号鍵を用いてデータを暗号化して前記不揮発性メモリに書き込む書込手段(16)と、前記不揮発性メモリからデータを読みだして前記第1と第2の暗号鍵を用いて復号化して出力する読出手段(16)とを備える、

10 ことを特徴とする。

このような構成によれば、不揮発性メモリに格納されているデータは複数の暗号鍵を用いて暗号化されている。従って、両方の暗号鍵を知らなければ、不揮発性メモリに記録されているデータを復号できず、単一の暗号鍵を使用する場合よりも、機密性の高いデータを安全に記憶することができる。

また、2つの暗号鍵が、記憶装置内の異なった位置に分散して格納されているので、暗号鍵の特定が困難である。

20 例えば、前記第2の暗号鍵は、複数の記憶装置に共通の暗号鍵であり、前記制御手段に配置された読出専用メモリ(15)に格納される。また、前記第1の暗号鍵は、前記第2の暗号鍵を共通とする複数の記憶装置の一部のみに共通又は固有の暗号鍵である。

第1の暗号鍵を書き換え可能な不揮発性メモリに格納することにより、
25 例えば、記憶装置毎に容易に第1の暗号鍵を変更することができる。また、複数の記憶装置に共通の第2の暗号鍵を読出専用メモリに格納する

ことにより、第2の暗号鍵を記憶するメモリを大量生産する事が可能となる。

例えば、前記不揮発性メモリは、フラッシュメモリ(11)であり、前記読出専用メモリはマスクROM(読み出し専用メモリ)(15)である。

また、この発明の第3の観点にかかる記憶装置は、

暗号化された暗号鍵を記憶する暗号鍵記憶手段(11)と、

前記暗号鍵を用いて暗号化されたデータを記憶するための書換可能な不揮発性メモリ(11)と、

10 前記暗号鍵を復号する復号手段(16)と、前記復号手段により復号された暗号鍵を記憶する揮発性メモリ(13)と、前記揮発性メモリに記憶された暗号鍵を用いて外部より供給されるデータを暗号化して前記不揮発性メモリに書き込む書込手段(16)と、前記不揮発性メモリからデータを読み出し、読み出したデータを前記揮発性メモリに記憶され
15 ている暗号鍵を用いて復号化して出力する読出手段(16)とを備える制御手段(12)と、前記揮発性メモリへの外部からのアクセスを禁止する禁止手段(16, 22, IDB, 25)と、を備え、

復号化された暗号鍵への外部からのアクセスが防止されていることを特徴とする。

20 暗号鍵は、暗号化されているが、使用時には復号化され、揮発性メモリに格納される。従って、この揮発性メモリをアクセスして、データを読み出せば暗号鍵が知られてしまう。この発明では、禁止手段により、揮発性メモリへの外部からのアクセスを禁止しているため、このような事態を防止できる。

25 前記禁止手段は、例えば、前記制御手段を封止する封止手段(25)と、前記封止手段に封止され、前記揮発性メモリと前記復号手段との間

でデータを伝送する内部バス（IDB）と、を含む。この構成によれば、揮発性メモリが封止されているので、この揮発性メモリを外部から直接アクセスすることができない。また、復号手段と揮発性メモリ間のバスも封止されているので、バス上のデータをプローブして、暗号鍵を判別
5 することも困難である。

前記暗号鍵記憶手段と前記復号手段との間で暗号化された暗号鍵を伝送し、及び、前記書込手段及び前記読出手段と前記不揮発性メモリとの間で暗号化されているデータを伝送するデータバス（DB）と、前記内部バスとを別体に構成し、前記復号化された暗号鍵は前記データバス上
10 には出力されないように構成することが望ましい。この構成により、外部に引き出されているバスをプローブして、暗号鍵をモニタする事態を防止できる。

前記禁止手段は、この記憶装置が開封されたことを検出する開封検出手段（22）と、前記開封検出手段が開封を検出した際に、前記不揮発性メモリの内容を消去する手段（16）を含んでもよい。
15

この構成によれば、不揮発性メモリや揮発性メモリへの不正なアクセスを禁止できる。

また、この発明の第4の観点にかかる記憶装置は、
不揮発性メモリと、

20 第1の暗号鍵を生成する鍵生成手段（16）と、
第2の暗号鍵を記憶する鍵記憶手段（15）と、

前記鍵生成手段により生成された前記第1の暗号鍵と前記鍵記憶手段に記憶されている前記第2の暗号鍵とを用いてデータを暗号化して前記不揮発性メモリに書き込む書込手段（16）と、前記不揮発性メモリからデータを読出して前記第1と第2の暗号鍵を用いて復号化して出力する読出手段（16）とを備える、
25

ことを特徴とする。

この構成によれば、記憶装置自体が第1の暗号鍵を生成することができる。この暗号鍵を、例えば、使用者のパスワード等に基づいて生成するようにすれば、暗号鍵が装置毎に異なることになり、暗号の解読は非常に困難となり、システムの信頼度を高めることができる。

前記鍵生成手段は、生成した第1の暗号鍵を、前記不揮発性メモリに格納し、前記書込手段及び読出手段は、前記不揮発性メモリに格納された第1の暗号鍵を暗号化・復号化に使用してもよい。この構成によれば、例えば、フォーマット時等に、第1の暗号鍵を生成して不揮発性メモリに格納しておき、以後は、この鍵を使用するので、処理を高速化することができる。

入力されたパスワードに基づいて前記第1の暗号鍵を生成するように構成してもよい。このような構成とすることにより、第1の暗号鍵の特定が一層困難となる。

前記第2の暗号鍵は、例えば、複数の記憶装置に共通の暗号鍵であり、マスクROM等の読出専用メモリからなる鍵記憶手段に格納される。このような構成とすれば、複数の装置に共通な暗号鍵をマスクROM等で製造でき、コストを低減できる。

また、この発明の第5の観点にかかる記憶装置は、

第1の暗号鍵を記憶する第1の暗号鍵記憶手段(11)と、

第2の暗号鍵を記憶する第2の暗号鍵記憶手段(15)と、

第3の暗号鍵を記憶する第3の暗号鍵記憶手段(15)と、

前記第1乃至第3の暗号鍵記憶手段に記憶された前記第1乃至第3の暗号鍵を用いてデータを暗号化して不揮発性メモリに書き込む書込手段(16)と、前記不揮発性メモリからデータを読出して前記第1乃至第3の暗号鍵を用いて復号化して出力する読出手段(16)とを備え、

前記第1乃至第3の暗号鍵は、装置内において分散して配置されていることを特徴とする。

この発明によれば、3以上の暗号鍵を使用し、かつ、これらを分散して格納することにより、暗号の解読を非常に困難にすることができる。

5 また、この発明の第6の観点にかかる暗号化・復号化装置は、
第1の暗号鍵が格納された書換可能な不揮発性メモリ（11）と、
第2の暗号鍵が格納された読み出し専用メモリ（15）と、
データを前記第1と第2の暗号鍵を用いて暗号化して出力する暗号化
手段（16）と、暗号化されたデータを前記第1と第2の暗号鍵を用い
10 て復号化して出力する復号化手段（16）とを備える、
ことを特徴とする。

この構成によれば、2つの暗号鍵を用いてデータを暗号化・復号化
することができる。しかも、読み出し専用メモリに、複数の装置に共通の
第2の暗号鍵を配置し、不揮発性メモリに個別暗号鍵を格納することが
15 できる。

また、この発明の第7の観点に係る不揮発性メモリのアクセス方法は、
複数の装置に共通の共通暗号鍵を读出専用メモリに記憶させ、ユニークな個別暗号鍵を前記共通暗号鍵で暗号化して書換可能な不揮発性メモリに記憶させておき、

20 前記不揮発性メモリにデータを書き込む際は、前記共通暗号鍵を用いて前記個別暗号鍵を復号化し、復号化した前記個別暗号鍵を用いてデータを暗号化して前記不揮発性メモリに書き込み、

前記不揮発性メモリからデータを読み出す際は、前記共通暗号鍵を用いて前記個別暗号鍵を復号化し、前記不揮発性メモリから読み出したデータ
25 を復号化した個別暗号鍵を用いて復号化して出力する、
ことを特徴とする。

このアクセス方法によっても、暗号鍵が1つの場合よりも、暗号鍵が漏洩する危険が少なく、データが盗用されにくい。また、コストの上昇も少ない。

5 所定のパスワードが入力された時にのみ、前記個別暗号鍵を復号化するようにしても良い。この場合、前記個別暗号鍵は、前記共通暗号鍵とパスワードを基に生成された第3の暗号鍵により暗号化されて前記不揮発性メモリに記憶されており、パスワードを入力し、入力されたパスワードから前記第3の暗号鍵を生成し、前記共通暗号鍵と生成された第3の暗号鍵とを用いて前記個別暗号鍵を復号化する。

10 また、前記共通暗号鍵及び復号化された個別暗号鍵は、例えば、外部からのアクセスに対し、プロテクトされてもよい。このような構成とすることにより、信頼性をより高めることができる。

図面の簡単な説明

15 図1は、この発明の第1～第3の実施の形態にかかる記憶装置、コンピュータ、及び、テスト装置の基本構成を示すブロック図である。

図2は、フラッシュメモリと第2のROMの内部構成を示す図である。

図3は、フラッシュメモリへのデータの書き込み動作を説明するためのフローチャートである。

20 図4は、フラッシュメモリからのデータの読み出し動作を説明するためのフローチャートである。

図5は、テスト動作を説明するためのフローチャートである。

図6は、機密情報を記憶した領域へのアクセスを禁止する構成の一例を説明するためのブロック図である。

25 図7は、テストモードで、SRAMの内容をリセットする構成の一例を示す図である。

図 8 は、この発明の第 4 の実施の形態にかかる記憶装置のフラッシュメモリの構成を示す図である。

図 9 は、第 2 の実施の形態におけるデータ鍵復号動作を説明するためのフローチャートである。

5 図 10 は、この発明の第 4 ～第 7 の実施の形態にかかる記憶装置の構成を示すブロック図である。

図 11 は、図 10 に示す E E P R O M の構成を示す図である。

図 12 は、第 6 の実施の形態にかかる記憶装置の暗号鍵生成処理を説明するためのフローチャートである。

10 図 13 は、第 7 の実施の形態にかかる記憶装置の暗号鍵生成・記録処理を説明するためのフローチャートである。

図 14 は、この発明の第 8 の実施の形態にかかる記憶装置の構造を示すブロック図である。

15 発明を実施するための最良の形態

以下、この発明の実施の形態にかかる記憶装置を、フラッシュメモリ装置を例に説明する。

図 1 は、この発明の第 1 の実施の形態にかかる記憶装置の構成を示す。

20 図示するように、記憶装置 10 は、フラッシュメモリ 11 と、フラッシュメモリ 11 をアクセスするための L S I 12 とより構成されている。

フラッシュメモリ 11 は、通常知られているように、ブロック消去型の記憶素子である。すなわち、フラッシュメモリ 11 は、複数のメモリセルから構成された複数のブロックを備え、予め消去されたブロックにデータの書き込みが可能なメモリである。

25 フラッシュメモリ 11 が有する記憶領域には、図 2 (A) に示すように、エリア T1 が含まれる。エリア T1 には、データを暗号化及び復号

化するための暗号鍵であるデータ鍵k 1が、予め記録されている。データ鍵k 1は、十分大きなビット数の素数等から構成され、後述するシステム鍵k 2により暗号化されている。

また、ファイルの位置を示すファイルアロケーションテーブル（F A
5 T）、ディレクトリ情報、消去済みのブロックを示す空きブロックテーブル等もフラッシュメモリ 11に格納されている。

また、データ鍵k 1により暗号化されたデータもフラッシュメモリ 11に格納されている。

LSI 12は、コンピュータ20の制御に従って、フラッシュメモリ
10 11をアクセスするために種々の制御動作を行う。LSI 12は、SRAM13と、第1と第2のROM14、15と、コントローラ16と、より構成される。

SRAM（スタティックランダムアクセスメモリ）13は、揮発性の高速メモリであり、コントローラ16のワークエリアとして機能する。

15 第1のROM（リードオンリメモリ）14は、マスクROM等からなる読出専用メモリであり、コントローラ16の動作プログラムを記憶する。

第2のROM15は、マスクROM等からなる読出専用メモリである。第2のROM15が有する記憶領域には、図2（B）に示すように、システム鍵エリアT2、復号プログラム記憶エリアT3、期待値エリアT4及びハッシュ関数エリアT5が含まれる。

システム鍵エリアT2は、全ての記憶装置10に共通に設定された暗号鍵であるシステム鍵k 2を記憶する。復号プログラム記憶エリアT3は、データ鍵k 1を復号化するための復号プログラムを記憶する。期待値エリアT4は、後述する期待値Dを記憶する。ハッシュ関数エリアT
25 5は、ハッシュ関数を記憶する。

フラッシュメモリ 11、SRAM 13、及び第1及び第2のROM 14、15には、互いに異なった物理アドレスが割り当てられている。

また、第2のROM 15の、システム鍵エリアT2の先頭アドレスはA1である。復号プログラムエリアT3の先頭アドレスはA2である。

5 期待値エリアT4の先頭アドレスはA3である。ハッシュ関数エリアT5はの先頭アドレスはA4である。

コントローラ16は、CPU（中央処理装置）、DSP（デジタルシグナルプロセッサ）等とその周辺回路から構成されている。コントローラ16は、第1のROM 14のプログラムエリアに格納されたプログラムに従って動作する。具体的には、コントローラ16は、（1）フラッシュメモリ 11へのデータの書き込み動作、（2）フラッシュメモリ 11からのデータの読み出し動作、（3）記憶装置10内のメモリをテストするテスト動作を行う。

15 コントローラ16は、機能的には、I/Oバッファ（インタフェース回路）161と、インタフェース回路161に接続された制御部162と、アドレスカウンタ163と、より構成される。

インタフェース回路161は、外部のコンピュータ20及びテスト装置30等にバス（データバス及びコントロールバス）21を介して接続されている。

20 アドレスカウンタ163は、アドレスバスを介してフラッシュメモリ11、SRAM 13、第1及び第2のROM 14、15のアドレス端子Addに接続されている。

また、制御部162の制御端子は、制御バスを介してフラッシュメモリ11、SRAM 13、第1及び第2のROM 14、15の制御端子Contに接続されている。

25 制御部162の第1のデータ入出力端子は、データバスDBを介して

フラッシュメモリ 1 1 と第 1 の ROM 1 4 のデータ端子 Data に接続されている。制御部 1 6 2 の第 2 のデータ入出力端子は、内部データバス I D B を介して S R A M 1 3 と第 2 の ROM 1 5 のデータ端子 Data に接続されている。

- 5 S R A M 1 3、第 1 及び第 2 の ROM 1 4、1 5、コントローラ 1 6、及び内部データバス I D B は、樹脂等により一体にモールドされている。このため、S R A M 1 3 及び第 2 の ROM 1 5 の記憶データが L S I 1 2 の外部に出力されることはない。即ち、S R A M 1 3 及び第 2 の R O M 1 5 の記憶データは、外部からのアクセスに対してプロテクトされて
- 10 いる。

この記憶装置 1 0 は、コンピュータ 2 0 にケーブルにより接続され又はプラグイン接続される。

接続後の記憶装置 1 0 とコンピュータ 2 0 (又はテスト装置 3 0) の動作を説明する。

15 (0) 相互認証時

この記憶装置 1 0 を使用する場合、先ず、コンピュータ 2 0 と記憶装置 1 0 の間で相互認証を行う。

- この相互認証時、コンピュータ 2 0 は、例えば、図示せぬ表示画面に「パスワードを入力してください」等のメッセージを表示する。このメ
- 20 ッセージに応答して、使用者がパスワードを入力する。

コンピュータ 2 0 のドライバとコントローラ 1 6 の制御部 1 6 2 は、このパスワードに基づいて、相互に認証し合う。そして、相互認証に成功すると、記憶装置 1 0 の使用を許可する。一方、相互認証に失敗すると、制御部 1 6 2 は、以後のアクセスを禁止する。

25 (1) 書き込み動作

記憶装置 1 0 にデータを書き込む場合、コンピュータ 2 0 は、バス 2

1を介して記憶装置10に書込コマンドを出力する。この書き込みコマンドはI/Oバッファ161にセットされる。制御部162は、このコマンドを解読し、データの書き込みコマンドであることを判別すると、図3に示す処理を開始する。

- 5 まず、制御部162は、I/Oバッファ161を介して、バス21上に書き込みデータの送信を要求するコマンドを出力する（ステップS1）。

この要求に応答して、コンピュータ20は、書き込みデータの総量と、先頭の論理アドレスを送信する。続いて、コンピュータ20は書き込み
10 データを順次送信する。

制御部162は、コンピュータ20から送信されて来たデータ総量と先頭論理アドレスをI/Oバッファ161を介して取り込む（ステップS2）。

15 制御部162は、フラッシュメモリ11のエリアT1から暗号化されたデータ鍵k1をSRAM13上に読み出す。さらに、復号プログラムエリアT3に格納されている復号プログラムを実行し、システム鍵k2を用いて、データ鍵k1をSRAM13上で復号化し、平文のデータ鍵k1を生成する。そして、生成したデータ鍵k1をSRAM13に記憶させる（ステップS3）。

20 次に、制御部162は、フラッシュメモリ11に格納されている空きブロックテーブルを参照して、書き込み対象の空きブロックを特定する。そして、書き込み対象として特定された空きブロックの物理アドレスをアドレスカウンタに設定する（ステップS4）。

25 一方、コンピュータ20は書き込み対象のデータをデータバス21上に順次出力する。

制御部162は、コンピュータ20から供給されるデータを取り込む

(ステップS5)。そして、制御部162は、取り込んだデータをSRAM13に保持されている平文のデータ鍵k1を用いて暗号化する(ステップS6)。

5 制御部162は、書込制御信号を制御バスに出力し、さらに、暗号化したデータをデータバスDBに出力する。データバスDBに出力された、この暗号化済みのデータは、フラッシュメモリ11のアドレスカウンタ163が指示する位置に書き込まれる(ステップS7)。

10 制御部162は、全てのデータについて処理を終了したか否かを判別する(ステップS8)。処理が終了していなければ、アドレスカウンタ163を更新して(ステップS9)、ステップS5に戻って次のデータを取り込み、暗号化して、フラッシュメモリ11の次の記憶エリアに書き込む。

15 なお、現在の書込対象ブロックが一杯になった場合には、ステップS9で次の空きブロックを選択し、選択した空きブロックの物理アドレスをアドレスカウンタ163にセットし、次の空きブロックにデータを書き込む。

20 制御部162は、データを格納し終わると、フラッシュメモリ11に格納されているFAT、ディレクトリ情報、空きブロックテーブル等を更新する。さらに、SRAM13に記憶されたデータ鍵k1を消去し(ステップS10)、処理を終了する。

(2) 読み出し動作

記憶装置10からデータを読み出す場合、コンピュータ20は、バス21を介して記憶装置10に読み出しコマンドを出力する。

25 読み出しコマンドがI/Oバッファ161にセットされると、制御部162は、このコマンドを解読する。そして、このコマンドがデータの読み出しの指示であることを判別すると、図4に示す処理を開始する。

まず、制御部 162 は、I/Oバッファ 161 を介して、バス 21 上に先頭の論理アドレスと読み出し対象データの総量の送信を要求するコマンドを出力する（ステップ S11）。

この要求に応答し、コンピュータ 20 は、読み出し対象データの先頭
5 アドレス（論理アドレス）とデータ総量をバス 21 を介してコントローラ 16 に通知する。

制御部 162 は、I/Oバッファ 161 を介して先頭アドレスとデータ総量を受信する（ステップ S12）。

次に、制御部 162 は、復号プログラムエリア T3 に格納された復号
10 プログラムを実行する。そして、復号プログラムに従い、暗号化されたデータ鍵 k1 をフラッシュメモリ 11 のデータ鍵エリア T1 から読み出し、システム鍵 k2 を用いてこれを復号化して、平文のデータ鍵 k1 を生成して、SRAM 13 に格納する（ステップ S13）。

次に、制御部 162 は、フラッシュメモリ 11 に記憶されている F A
15 T 及びディレクトリ情報などに基づき、読み出し対象ファイル（データ）が格納されている物理アドレスを判別する。そして、判別された物理アドレスをアドレスカウンタ 163 にセットし、内部データバス IDB 上に出力させる（ステップ S14）。

さらに、制御部 162 は、読み出し制御信号を出力し、アドレスカウ
20 ンタ 163 が指示する物理アドレスに記憶されたデータを、データバス DB を介して読み出す（ステップ S15）。

制御部 162 は、読み出したデータを、SRAM 13 に格納したデータ鍵 k1 を用いて復号化する。次いで制御部 162 は、復号化したデータを、I/Oバッファ 161 及びバス 21 を介してコンピュータ 20 に
25 送信する（ステップ S16）。

次に、制御部 162 は、読み出しが終了したか否かを判別する（ステ

ップS 17)。ステップS 17において、制御部162は、具体的には、例えば、読み出したデータの総量がコンピュータ20から指示された総量に一致したか否かを判別する。そして、読み出しが終了していない場合、アドレスカウンタ163は、物理アドレスを更新する（ステップS 18）。

制御部162は、以後、同様にして、物理アドレスを順次更新しながら、データを読み出し、復号化して出力する。

指定された量のデータを読み終えたと判断されると、制御部162は、SRAM13上のデータ鍵を消去し（ステップS 19）、読み出し動作を終了する。

このように、この実施の形態によれば、複数の記憶装置10の第2のROM15に共通の暗号鍵（システム鍵k 2）が格納され、各記憶装置10に固有の暗号鍵（データ鍵k 1）がフラッシュメモリ11に格納される。データ鍵k 1は、システム鍵k 2により予め暗号化されている。従って、データ鍵k 1とシステム鍵k 2の両方を知らなければ、フラッシュメモリ11に記録されているデータを復号化することができない。従って、フラッシュメモリ11に機密性の高いデータを格納している場合でも、その機密の漏洩を有効に防止できる。

しかも、複数の記憶装置10に共通なシステム鍵k 2を、マスクROMなどの大量生産に適した読み出し専用メモリからなる第2のROM15に記録し、個別のデータ鍵k 1をデータ記録用のフラッシュメモリ11に記録すれば、コストの上昇を抑えることも可能である。

また、データ鍵k 1が記録装置10毎に設定されていれば、何らかの理由により、ある記憶装置10のデータ鍵k 1とシステム鍵k 2の両方が知られても、他の記憶装置10が記憶するデータを復号化することはできない。従って、被害を最小（1台）に抑えることができる。

また、この構成によれば、SRAM13と第2のROM15とコントローラ16との間のデータの送受信は内部データバスIDBを介して行われる。このため、LSI12の外部からは送受信されるデータを観察することができない。従って、復号化されたデータ鍵k1及びシステム鍵k2を含む機密情報の漏洩を防ぐことができる。

(3) テスト動作

記憶装置10は、製造時や出荷時にテストされ、フラッシュメモリ11、SRAM13、第1のROM14及び第2のROM15の全てがデータを正しく記憶できること、或いは正しくデータを記憶していることが確認される。

一方、第2のROM15はマスクROM等で構成されているため、テスト時にシステム鍵k2や復号プログラムが既に記録されている。システム鍵k2や復号プログラムは、テストであっても外部に漏れることは望ましくない。

そこで、この実施の形態では、第2のROM15のテストとして、特
有なテストモードを使用する。

記憶装置10をテストする場合、記憶装置10は外部のテスト装置30等に接続され、テスト装置30はコントローラ16にテストコマンドを送出する。

制御部162は、このテストコマンドに応答し、図5に示す処理を開始する。

まず、制御部162は、フラッシュメモリ11のテストを行う（ステップS21）。

フラッシュメモリ11のテストは、具体的には、以下に述べる手順で行う。すなわち、まず制御部162は、フラッシュメモリ11を一旦初期化し、全体にデータ「0」が格納されていることをチェックする。次

に、制御部 162 は、フラッシュメモリ 11 に「1」を書き込み、これを読み出して、書込データと読出データが一致することを確認する。フラッシュメモリ 11 は一定の確率でエラービットを含んでおり、エラービットが検出された場合には、その位置等も判別する。

- 5 フラッシュメモリ 11 のテストが完了すると、制御部 162 は、SRAM 13 をテストする（ステップ S 22）。

具体的には、まず、制御部 162 は、アドレスを順次更新しながら、SRAM 13 の全てのビットに所定の値を書き込む。次いで、SRAM 13 からデータを読み出し、書き込んだデータと読み出したデータとが
10 一致するか否かを、テスト装置 30 により判別する。

SRAM 13 のテストが完了すると、制御部 162 は、第 1 の ROM 14 をテストする（ステップ S 23）。第 1 の ROM 14 のテストは、第 1 の ROM 14 の記憶データを読み出し、読み出されたデータが期待値と一致することをテスト装置 30 で確認することにより行う。

- 15 第 1 の ROM 14 のテストが完了すると、制御部 162 は、第 2 の ROM 15 をテストする。第 2 の ROM 15 のテストは、基本的には、第 1 の ROM 14 のテストと同一である。つまり、記憶データを読み出し、正しいデータが記憶されているか否かを判別することにより行う。

但し、システム鍵 k 2 及び復号プログラムをそのまま読み出すと、
20 システム鍵 k 2 及び復号プログラムが第三者に知られ、データ鍵 k 1 及びシステム鍵 k 2 が盗用又は悪用される虞がある。そこで、システム鍵エリア T 2 と復号プログラムエリア T 3 については、異なるテスト方法を採用する。

- まず、制御部 162 は、第 2 の ROM 15 の先頭アドレス A 1 をアドレスカウンタ 163 にセットする（ステップ S 24）。次に、制御部
25 162 は、アドレスカウンタ 163 が指示するアドレスがシステム鍵エリ

アT 2又は復号プログラムエリアT 3のアドレス ($A 1 \leq$ アドレスカウンタ163が指示するアドレス $< A 3$)であるか否かを判別する(ステップS 25)。これらのエリアのアドレスであると判断された場合、何もせずにアドレスを更新して(ステップS 26)、ステップS 25にリターンする。

一方、これらのエリアのアドレスではないと判断された場合、そのデータを読み出し、テスト装置30に供給する(ステップS 27)。さらに、次のアドレスが存在するか否かを判別し(ステップS 28)、存在すれば、アドレスを更新して(ステップS 26)、ステップS 25にリターンする。

このようにして、制御部162は、第2のROM15のアドレスA3以降の記憶データを順次読み出し、I/Oバッファ161を介してバス21上に出力する。テスト装置30は、読み出されたデータが、予め定められている記録パターンと一致するか否か等を判断し、一致しない場合には、そのアドレスを判別する。

アドレスA3以降のエリアのテストが終了すると、システム鍵エリアT2と復号プログラムエリアT3のテストに移る。

まず、制御部162は、ハッシュ関数エリアT5に記憶されたハッシュ関数Hを読み出す(ステップS 29)。次に、制御部162は、期待値エリアT4に格納されている期待値のセット D_i を読み出す(ステップS 30)。

制御部162は、システム鍵エリアT2と復号プログラムエリアT3から順次読み出した所定バイトのデータの組について、この2つのデータをハッシュ関数Hに代入した値を求める(ステップS 31)。具体的には、制御部162は、システム鍵エリアT2と復号プログラムエリアT3から順次読み出した所定バイトのデータの組のうちi番目に読み出

した組を a_i 及び b_i とした場合、 a_i 及び b_i をハッシュ関数 H に代入した値 $H(a_i, b_i)$ を求める。

そして、制御部 162 は、ステップ S31 で求めた値 y_i (つまり、 $y_i = H(a_i, b_i)$) が、期待値 D_i に一致するか否かを判別する (ステップ S32)。

制御部 162 は、システム鍵エリア T2 と復号プログラムエリア T3 の全記憶データを読み出すまで、比較動作を繰り返す。例えば、システム鍵エリア T2 のサイズと復号プログラムエリア T3 のサイズとの合計が 4 k バイトであり、 a 、 b のサイズがいずれも 512 バイトとすれば、4 回作業を繰り返す。

制御部 162 は、全ての演算結果 y_i と全ての期待値 D_i が一致する場合、一致検出信号をテスト装置 30 に送信する (ステップ S33)。1 回でも不一致があった場合、制御部 162 は、テスト装置 30 に不一致検出信号を送信する (ステップ S34)。以上でテスト動作を終了する。

このようなテストモードを採用することにより、システム鍵 k_2 や復号プログラム等の機密情報をテスト実施者に公開することなく、記憶装置 10 内のメモリの良・不良を検査することができる。

なお、このテスト手法は、一例に過ぎない。従って、システム鍵 k_2 や復号化されたデータ鍵 k_1 が LSI 12 の外部に出力されないならば、どのようなテスト手法を採用してもよい。例えば、第 2 の ROM 15 に格納されているすべてのデータについて、上述のハッシュ関数 H を用いたテストを行ってもよい。また、期待値 D_i をテスト装置 30 から記憶装置 10 に提供するようにしてもよい。

また、関数 H は、ハッシュ関数に限定されない。しかし、関数 H は、一つの演算結果に対して複数の変数が対応する一方向関数が望ましい。このような構成とすれば、たとえ、期待値 D_i が第三者に知られても、

システム鍵k 2と復号プログラム自体を特定することはできなくなる。

なお、以上の説明では、テストモードで、制御部162がデータの書き込み及び読み出しを順次行った。しかし、この記憶装置10は、テストモードが設定されると、テストモードが解除されるまで、外部のバス
5 21と内部バスを直結し、テスト装置30が、各メモリを直接アクセスできるように構成されても良い。

この場合、システム鍵エリアT2及び復号プログラムエリアT3がアドレスリングされたときは、第2のROM15をディスエイブル状態に設定し、外部からの直接アクセスを受付けない（禁止する）ように、ア
10 ドレス信号をマスクすることが望ましい。具体的には、例えば図6に示すように、上位のアドレス信号をデコードすればよい。

上記実施の形態では、フラッシュメモリ11にデータを書き込んだり、フラッシュメモリ11からデータを読み出したりする間は、SRAM13に平文のデータ鍵k1が記憶される。一方、この状態で、動作クロックを停止し、テストモードに入り、SRAM13の記憶データを読み出すと、データ鍵k1が第三者に知られてしまう虞がある。
15

このため、図7に示すように、テストモードが指示されると、制御部162が、SRAM13にリセット信号を送出して、これをリセットしてもよい。この場合は、例えば、リセットの後、外部からの制御に従ったテストを実行できるように、リセット信号をオフする構成とすればよい。
20

(第2の実施の形態)

第1の実施の形態では、システム鍵k2が漏洩した場合、このシステム鍵k2を用いてデータ鍵k1が復号可能である。しかし、システム鍵k2を知っているだけではデータ鍵が復号できないように構成することも可能である。このような構成の第2の実施の形態を以下に説明する。
25

この実施の形態の記憶装置の基本構成は、図 1 に示す構成と同一であり、データ鍵 k_1 は、フラッシュメモリ 11 のデータ鍵エリア T1 に格納されている。

但し、データ鍵エリア T1 に格納されているデータ鍵 k_1 は、システム鍵 k_2 と所定値 R_N とを組み合わせ得られた値を暗号鍵として用いて暗号化されている。この所定値 R_N は、出力値が初期値に依存するタイプの乱数発生プログラムにより生成された値である。この初期値として、暗号解読のためのパスワード PW が用いられる。

さらに図 8 に示すように、フラッシュメモリ 11 には、復号プログラム及び乱数プログラムが記憶されている。復号プログラムは、パスワード PW に基づいてデータ鍵 k_1 を復号化するためのプログラムである。乱数プログラムは、上述した所定値 R_N を生成する際に使用するものと実質的に同一のものである。

この記憶装置 10 を使用する際（データのリード/ライト時等）、コンピュータ 20 上のドライバは、使用者にパスワードの入力を要求する。

ドライバは、パスワードが入力されると、データ鍵 k_1 の復号化を指示する指示信号と、この指示信号と共に入力されたパスワードとを、バス 21 を介してコントローラ 16 に供給する。

制御部 162 は、この指示信号に応答し、パスワードを受信して（図 9、ステップ S41）、乱数プログラムを起動する。そして、受信したパスワードを初期値として与える（ステップ S42）。この乱数発生プログラムは、出力値が初期値に依存するタイプのものであり、出力される値が初期値により定まる。

制御部 162 は、乱数プログラムが生成した乱数値 R_N とシステム鍵 k_2 とを組み合わせ暗号鍵を作成する（ステップ S43）。暗号鍵は、例えば、システム鍵 k_2 と乱数値 R_N とを、互いに加算（「 $k_2 + R_N$ 」）

したり、互いに連結（「 $k_2 ; RN$ 」）したり、互いに乗算（「 $k_2 \cdot RN$ 」）したりして作成する。

暗号鍵が作成されると、制御部 162 は、作成された暗号鍵を用いてデータ鍵 k_1 を復号化する（ステップ S44）。

- 5 以後、制御部 162 は、復号化されたデータ鍵 k_1 を用いて、コンピュータ 20 から供給されたデータを暗号化してフラッシュメモリ 11 に格納する。そして、制御部 162 は、フラッシュメモリ 11 から読み出したデータを復号化し、コンピュータ 20 に供給する。

- 10 このような構成とすれば、システム鍵 k_2 が何らかの原因で第三者に知られても、その第三者がパスワードを知らない限り、データ鍵 k_1 を復号化することができず、フラッシュメモリ 11 に記憶されているデータを復号化することができない。従って、フラッシュメモリ 11 に格納されたデータの漏洩を防止することができる。

- 15 また、データ鍵 k_1 を暗号化するための暗号鍵及び復号プログラムを、記憶装置 10 毎に個別に作成して、フラッシュメモリ 11 に格納することもできる。これにより、記憶装置 10 毎に暗号鍵を異ならせることができる。

- 20 なお、第 2 の実施の形態で、例えば、復号プログラムと乱数プログラムをシステム鍵 k_2 で暗号化して、フラッシュメモリ 11 に格納しておいても良い。この場合、システム鍵 k_2 でこれらのプログラムを復号化した後、これらのプログラムを実行し、データ鍵を復号化する処理を実行する。

- 25 また、第 2 の実施の形態の復号プログラムは、パスワード等の使用者を特定する情報に基づいてデータ鍵 k_1 を復号化できるならば、任意の構成が採用可能である。

例えば、パスワード PW に基づいて一時的な暗号鍵 k_t を生成し、数

式1に示すように、データ鍵 k_1 を一時的な暗号鍵 k_t で暗号化し、暗号結果をシステム鍵 k_2 で暗号化した結果 k_{1d} をフラッシュメモリ11のエリア T_1 に格納してもよい。一時的な暗号鍵 k_t は、例えば、パスワード PW を種として乱数を発生することにより生成すればよい。

5 (数式1)

$$k_{1d} = k_2 (k_t (k_1))$$

この場合、エリア T_1 に格納されているデータ鍵 k_1 を復号化するためには、まず、エリア T_1 に格納されているデータ k_{1d} をシステム鍵 k_2 で復号化して $(k_t (k_1))$ を生成する。次に、入力されたパスワード PW に基づいて一時的な暗号鍵 k_t を生成する。そして、この一時的な暗号鍵 k_t を用いてデータ鍵 k_1 を復号化するようにすればよい。

第1及び第2の実施の形態では、システム鍵 k_2 を平文のまま第2のROM15に格納した。しかし、システム鍵 k_2 は一時的な暗号鍵 k_t で暗号化された状態で第2のROM15に格納されてもよい。この場合
15 には、一時的な暗号鍵 k_t を用いてシステム鍵 k_2 を復号化した後、データ鍵 k_1 を復号化する処理を行う。

また、図1では、第1のROM14と第2のROM15を別体とした。しかし、第1のROM14と第2のROM15とを、1つのROMの異なる領域としてもよい。この場合も、このROMとコントローラ16との間の通信内容がLIS12の外部に漏れないようにデータバスを構成
20 する。

システム鍵 k_2 は全ての記憶装置10に共通である必要はなく、一定台数毎にシステム鍵 k_2 を変更してもよい。また、データ鍵 k_1 は、記憶装置10毎に異なる必要はなく、複数の記憶装置10に共通でもよい。
25 但し、システム鍵 k_2 を同一にする記憶装置10の間では、データ鍵 k_1 が異なるように設定することが望ましい。

(第3の実施の形態)

第1の実施の形態で、データ鍵k1は、システム鍵k2を用いて暗号化された上でフラッシュメモリ11に格納されていた。第2の実施の形態で、データ鍵k1は、一時的な暗号鍵k_tを用いて暗号化された上で
5 フラッシュメモリ11に格納されていた。

しかし、データ鍵k1は平文のままフラッシュメモリ11に格納されていてもよい。この場合は、例えば、データ鍵k1及びシステム鍵k2の両方を用いてデータの暗号化及び復号化を行えばよい。以下では、データ鍵k1及びシステム鍵k2の両方を用いてデータの暗号化及び復号化を行うこの発明の第3の実施の形態を説明する。
10

この発明の第3の実施の形態にかかる記憶装置10の構成は、図1に示す、第1の実施の形態における構成と実質的に同一である。暗号化された一般のデータはフラッシュメモリ11に格納される。

ただし、フラッシュメモリ11のエリアT1には、データ鍵k1は平文のまま記憶されている。データ鍵k1は平文のままエリアT1に格納されているため、第2のROM15は、データ鍵k1を復号化するための復号プログラムを格納する必要がなく、従って復号プログラムエリアT3は不要である。
15

次に、上記構成の記憶装置10及びコンピュータ20（又はテスト装置30）の動作を説明する。ただし、コンピュータ20と記憶装置10との間での相互認証の動作は、第1の実施の形態における上述した(0)の相互認証時の動作と実質的に同一である。
20

記憶装置10にデータを書き込む場合の動作も、第1の実施の形態における上述した(1)の書き込み動作と実質的に同一である。

ただし、ステップS3で、制御部162は、フラッシュメモリ11のエリアT1からデータ鍵k1を単に読み出してSRAM13に格納する。
25

すなわち、データ鍵 k_1 の復号化は行わない。

また、ステップ S 6 で、制御部 1 6 2 は、ステップ S 5 でコンピュータ 2 0 から取り込んだデータを、SRAM 1 3 に保持されているデータ鍵 k_1 とシステム鍵 k_2 を用いて暗号化する。

5 例えば、制御部 1 6 2 は、データ鍵 k_1 とシステム鍵 k_2 を加算 ($k_1 + k_2$)、連結 ($k_1 ; k_2$)、乗算 ($k_1 \cdot k_2$) 等することにより、新たな暗号鍵を生成し、この鍵を用いてデータを暗号化する。或いは、データ鍵 k_1 でデータを暗号化し、さらに、暗号化されたデータをシステム鍵 k_2 で暗号化する。

10 そして、ステップ S 1 0 で、制御部 1 6 2 は、空きブロックテーブルと FAT 及びディレクトリ情報などを更新し、SRAM 1 3 に記憶されたデータ鍵 k_1 及びシステム鍵 k_2 を両方消去して、処理を終了する。

記憶装置 1 0 からデータを読み出す場合の動作も、第 1 の実施の形態における上述の (2) の読み出し動作と実質的に同一である。

15 ただし、ステップ S 1 3 で、制御部 1 6 2 は、フラッシュメモリ 1 1 のエリア T 1 から平文のデータ鍵 k_1 を読み出すと、SRAM 1 3 に格納する。また、第 2 の ROM 1 5 のシステム鍵エリア T 2 からシステム鍵 k_2 を読み出し、SRAM 1 3 に格納する。

20 また、ステップ S 1 6 で、制御部 1 6 2 は、ステップ S 1 5 で読み出したデータを、SRAM 1 3 上のデータ鍵 k_1 に加えシステム鍵 k_2 も用いて復号化することにより、平文のデータを生成する。

そして、ステップ S 1 9 で、コントローラ 1 6 は、SRAM 1 3 上のデータ鍵 k_1 及びシステム鍵 k_2 を両方消去してから、読み出し動作を終了する。

25 この実施の形態によれば、データ鍵 k_1 とシステム鍵 k_2 とを用いてデータが暗号化及び復号化される。従って、データ鍵 k_1 とシステム鍵

k 2 の両方を知らなければ、フラッシュメモリ 1 1 に記録されているデータを復号できない。このため、単一の暗号鍵を使用する場合よりも、機密性の高いデータを安全に記憶することができる。

また、データ鍵 k 1 及びシステム鍵 k 2 は、記憶装置 1 0 の異なる位置に分散して格納されている。このため、暗号鍵の特定が困難となる。特に、システム鍵 k 2 は、L S I 1 2 内に封止されており、システム鍵 k 2 を外部から直接知ることはできない。また、データ鍵 k 1 が、記憶装置 1 0 毎に個別に設定されていれば、ある記憶装置 1 0 についてデータ鍵 k 1 が知られても、他の記憶装置 1 0 についてはそのデータ鍵 k 1 では、データを復号できない。従って、被害を最小（1 台）に抑えることができる。

また、テスト動作のうち、フラッシュメモリ 1 1、S R A M 1 3 及び第 1 の R O M 1 4 をテストする動作は、第 1 の実施の形態における上述の（3）のテスト動作と実質的に同一である。

フラッシュメモリ 1 1、S R A M 1 3 及び第 1 の R O M 1 4 のテストが完了すると、制御部 1 6 2 は、第 1 の実施の形態におけるステップ S 2 9 ~ S 3 4 の処理と実質的に同一の処理を第 2 の R O M 1 5 について行うことにより、第 2 の R O M 1 5 をテストする。

具体的には、制御部 1 6 2 は、第 2 の R O M 1 5 内の期待値エリア T 4 及びハッシュ関数エリア T 5 から、期待値のセット D_i 及びハッシュ関数 H を読み出す。次に、読み出したハッシュ関数 H に、第 2 の R O M 1 5 から順次読み出した所定バイトのデータの組を代入した値を求める。そして、求めた値 y_i が、期待値 D_i に一致するか否かを判別する。

制御部 1 6 2 は、第 2 の R O M 1 5 の全記憶データを読み出すまで、比較動作を繰り返す。そして、全ての演算結果と全ての期待値が一致する場合、一致検出信号をテスト装置 3 0 に送信し、テスト動作を終了す

る。1回でも不一致の場合、不一致検出信号をテスト装置30に送信して、テスト動作を終了する。

このようなテストモードを採用することにより、システム鍵k2等の機密情報をテスト実施者に公開することなく、記憶装置10内のメモリ
5 の良・不良を検査することができる。このため、テスト担当者等によるシステム鍵k2の盗用又は悪用を避けられる。

なお、このテスト手法は、一例であり、システム鍵k2がLSI12の外部に出力されないならば、どのようなテスト手法を採用してもよい。例えば、第2のROM15のうち、システム鍵k2が格納されている領
10 域等の機密性の高い情報が格納されている領域についてのみ、上述のハッシュ関数Hを用いたテストを行い、他の領域については、第1のROM14と同様に、記憶データを順次読み出し、期待値と比較するようにしてもよい。また、期待値Diをテスト装置30から記憶装置10に提供するようにしてもよい。

15 (第4の実施の形態)

第3の実施の形態では、データ鍵k1とシステム鍵k2の2つの暗号鍵を使用してデータを暗号化及び復号化した。しかし、3以上の暗号鍵を使用して、データを暗号化及び復号化してもよい。以下、3以上の暗号鍵を使用する第4の実施の形態を説明する。

20 この実施の形態の記憶装置の基本構成は、第1～第3の実施の形態におけるものと実質的に同一である。ただし、コントローラ16は、図10に示すように、EEPROM164を内蔵している。EEPROM164には、第3の暗号鍵k3が格納されている。

この実施の形態の記憶装置10の基本動作は、第3の実施の形態における記憶装置10の基本動作と同一である。ただし、コンピュータ20
25 から受信したデータの暗号化は、データ鍵k1、システム鍵k2及び第

3の暗号鍵k3を用いて行う。フラッシュメモリ11から読み出したデータの復号化も、データ鍵k1、システム鍵k2及び第3の暗号鍵k3を用いて行う。

データの暗号化の手法は任意である。暗号鍵の作成方法は、任意である。たとえば、コンピュータ20から受信したデータをデータ鍵k1で暗号化し、さらに、これをシステム鍵k2で暗号化し、さらに、第3の暗号鍵k3で暗号化してもよい。この場合、復号化は、フラッシュメモリ11から読み出したデータを第3の暗号鍵k3で復号化し、復号化されたデータをシステム鍵k2で復号化し、さらに、これをデータ鍵k1で復号化することにより行う。

また、これら3つの暗号鍵について加算($k1 + k2 + k3$)、連結($k1 ; k2 ; k3$)等の演算を行って新たな暗号鍵を生成し、この暗号鍵を使用してデータを暗号化してもよい。

このように、暗号鍵を多数箇所に分散して格納することにより、暗号の解読がより困難となる。従って、信頼性の高い記憶装置を提供できる。

なお、第3の暗号鍵k3の記憶位置は、EEPROM164に限定されない。たとえば、第2のROM15の任意の領域でもよい。

(第5の実施の形態)

第3及び第4の実施の形態では、各暗号鍵(データ鍵k1、システム鍵k2、第3の暗号鍵k3)が平文のまま各メモリに格納されている。

しかし、これらの手法では、各暗号鍵の記憶位置が漏洩すると、各暗号鍵が読み出され、データ鍵が復号化され、解読される虞がある。

そこで、暗号鍵自体を暗号化して各メモリに格納してもよい。例えば、第3の暗号鍵k3をシステム鍵k2で暗号化してEEPROM164に記録してもよい。この場合、データの書込時及び読み出し時には、例えば、システム鍵k2を用いて第3の暗号鍵k3を復号化する。そして、

復号化された第3の暗号鍵 k_3 を用いて、データの暗号化や復号化を行う。

この構成では、第3の暗号鍵 k_3 は暗号化されているが、使用時には復号化され、SRAM13に格納される。従って、このSRAM13を
5 外部からアクセスして、データを読み出せば第3の暗号鍵 k_3 が知られてしまう。しかし、図10の物理的構成では、封止及びバスの分割等により、SRAM13への外部からのアクセスが禁止されているので、平文である第3の暗号鍵 k_3 の漏洩が防止される。

(第6の実施の形態)

10 第3～第5の実施の形態では、各暗号鍵（データ鍵 k_1 、システム鍵 k_2 、第3の暗号鍵 k_3 ）が不揮発性メモリに予め格納されている。しかし、この記憶装置10の使用時に、暗号鍵を一時的に生成してもよい。以下、このような構成の第6の実施の形態を説明する。

この実施の形態の記憶装置10の基本構成は、図10に示す構成と実
15 質的に同一である。ただし、EEPROM164には、図11に示すように、設定された初期値に対応して定まる値を出力する乱数プログラムと暗号鍵生成プログラムが記憶されている。

この場合の記憶装置10の動作を図12を参照して説明する。

まず、この記憶装置10を使用する際、コンピュータ20は、記憶装
20 置10の要求に従って（又はコンピュータ20上のドライバの要求に従って）、使用者にパスワードの入力を要求する（ステップS51）。

この要求に従って、使用者によりパスワードが入力されると（ステップS52）、制御部162は、乱数プログラムを起動し、供給されたパスワードを初期値として設定する（ステップS53）。乱数プログラム
25 は、実行されると、初期値に対応する値を1つ発生する。制御部162は、この値をSRAM13に格納し、第3の暗号鍵 k_3 として使用する

(ステップ S 5 4)。

以後のデータ読出動作、書込動作は、第 5 の実施の形態と同様である。

第 3 の暗号鍵 k_3 を生成するタイミングは任意である。第 3 の暗号鍵 k_3 は、記憶装置 1 0 の使用開始時や、フラッシュメモリ 1 1 をアクセスする際などのタイミングで生成されてよい。

データを格納した際に設定したパスワードと、データを読み出す際に設定したパスワードが異なる場合、第 3 の暗号鍵 k_3 は異なった値となる。このため、この実施の形態によれば、正しいパスワードを入力しなければ、記憶データの暗号が解読できない。従って、システムキーが漏洩した場合でも、記憶データを安全に保持できる。

なお、乱数プログラムをデータ鍵 k_1 及び／又はシステム鍵 k_2 で暗号化して、フラッシュメモリ 1 1 に格納してもよい。

なお、乱数プログラムを含む暗号鍵生成プログラムの記憶位置は、EEPROM 1 6 4 に限定されず、任意である。例えば、第 1 の実施の形態において、データ鍵 k_1 又はシステム鍵 k_2 に代えて、暗号生成プログラムを記憶させ、この暗号プログラムを実行して得られた暗号鍵を第 1 又は第 2 の暗号鍵として使用してもよい。

(第 7 の実施の形態)

この発明の実施の形態では、使用者が生成した暗号鍵をフラッシュメモリ 1 1 に登録し、以後この暗号鍵を使用することも可能である。以下、このような構成の第 7 の実施の形態を説明する。

この実施の形態の記憶装置 1 0 の基本構成は、図 1 0 に示す構成と実質的に同一である。ただし、この実施の形態では、この記憶装置 1 0 を最初に使用する際 (例えば、記憶装置 1 0 のフォーマット時)、使用者は、この記憶装置 1 0 を所定のドライバ機能を有するコンピュータ 2 0 に接続し、コンピュータ 2 0 から記憶装置 1 0 に、データ鍵の設定を指

示する指示信号を送信する。

この指示信号に応答し、制御部 1 6 2 は、図 1 3 に示す処理を開始し、コンピュータ 2 0 にパスワードの供給を要求する（ステップ S 6 1）。この要求に応答したコンピュータから、使用者の操作等に従ってパスワードが供給されると、制御部 1 6 2 は、パスワードを受信し（ステップ S 6 2）、例えばフォーマットの処理を含む所定の処理を行う（ステップ S 6 3）。

所定の処理終了後、制御部 1 6 2 は、供給されたパスワード（又は、パスワードが示す値）を初期値として、乱数プログラムを起動する（ステップ S 6 4）。

制御部 1 6 2 は、得られた乱数値をデータ鍵 k 1 とし、エリア T 1 に格納し（ステップ S 6 5）、処理を終了する。

通常状態でのフラッシュメモリ 1 1 へのデータの書き込み・フラッシュメモリ 1 1 からのデータの読み出し等の動作は、上述の第 3 の実施の形態と同様である。すなわち、この記憶装置 1 0 は、データ鍵 k 1 とシステム鍵 k 2（第 4 の実施の形態では、さらに、第 3 の暗号鍵 k 3）を用いてデータを暗号化及び復号化する。

このような構成とすれば、使用者自身が入力したパスワードに基づいてデータ鍵が生成される。また、データ鍵 k 1 をフラッシュメモリ 1 1 から読み出すだけで済むので、暗号化・復号化の処理時間が短くてすむ。

なお、乱数プログラムが発生した値をデータ鍵 k 1 として設定する際に、例えば、このデータ鍵 k 1 をシステム鍵 k 2 で暗号化してもよい。この場合、通常状態でのフラッシュメモリ 1 1 へのデータの書き込み・フラッシュメモリ 1 1 からのデータの読み出し等の動作は、例えば、上述の第 1 の実施の形態と同様である。

（第 8 の実施の形態）

この発明は、タンパフリー技術と組み合わせることにより、より完全なものとなる。即ち、この記憶装置 10 の筐体 25 が開封された時点で、記憶データを破壊するように構成することが望ましい。

このような構成を有する記憶装置 10 の一例を説明する。

- 5 この実施の形態の記憶装置 10 は、図 14 に示すように、筐体 25 内の複数箇所に配置されたマイクロスイッチ 22 と、コンデンサ（又は二次電池） 23 とオアゲート 24 を備えている。

- 記憶装置 10 がコンピュータ 20 に接続された状態において、バス 21 の電源ラインからコンデンサ（又は二次電池） 23 に電力が供給され、
10 コンデンサ 23 は充電される。

マイクロスイッチ 22 は、通常状態では、オフ状態にあり、筐体 25 が開封された時にオンする。1 つでもマイクロスイッチ 22 がオンすると、このオン信号は、オアゲート 24 を介して割り込み信号として、制御部 162 に供給される。

- 15 この割り込み信号に応答して、制御部 162 は、フラッシュメモリ 11 及び S R A M 13 を初期化する。この際、初期化に要する電力は、コンデンサ（又は二次電池） 23 から供給される。

- この構成によれば、筐体 25 の一部が開封された際に、制御部 162 は割り込み処理を行う。この割り込み処理を、フラッシュメモリ 11 の内容及び S R A M 13 の内容を消去する処理とすれば、フラッシュメモリ 11 の内容及び S R A M 13 の内容は消去される。従って、フラッシュメモリ 11 に記憶されていた機密情報が第三者に漏れることが避けられる。

- 25 なお、フラッシュメモリ 11 としては、メモリ全体を一括して消去できるものが望ましい。

また、ブロック単位で順次消去する場合には、制御部 162 は、フラ

ッシュメモリ 11 の任意のブロックを消去する際、空きブロックテーブルを参照し、空きブロックではないブロックを先に消去し、空きブロックを最後に消去する。一般的なDOS（ディスクオペレーティングシステム）では、ファイル等を消去する際、先頭の1文字を所定コードに書き換えることにより、実際にはデータを消去しない場合がある。この種のシステムでは、データを消去する際には、消去対象のデータが位置するブロック内に他のデータがある場合に、他のデータを空きブロックに移動（コピー）してから、そのブロックを物理的に消去しておくことが望ましい。

10 また、周知のタンパフリー技術を使用し、LSI 12 のパッケージが開封された際に、記憶データを強制的に消失させるようにしてもよい。これにより、記憶装置 10 の信頼性をより高めることができる。

また、周知のタンパフリー技術を使用し、記憶装置 10 のケース又はコントローラ 16 のパッケージがあけられた時等で、EEPROM 16
15 4 の記憶内容を自動的に消去できるようにしてもよい。これによれば、第3の暗号鍵 k3 が第三者に漏れることが避けられ、信頼性がさらに向上する。

なお、この発明は、受信した平文のデータを暗号化して出力し、受信した暗号文を復号化して出力する装置等にも適用可能である。

20 この場合の構成及び動作は、フラッシュメモリ 11 へのデータの書込処理が外部への出力（送信）処理、フラッシュメモリ 11 からのデータの読み出しが外部からの入力（受信）処理に変更される点を除けば、上述の第1～第8の実施の形態の処理と同一である。

その他、この発明は上述の第1～第8の実施の形態に限定されず、種々
25 の変形及び応用が可能である。

以上説明したように、この発明によれば、記憶装置に記憶された機密情

報を安全に記憶でき、記憶装置の記録内容の信頼性を高めることができる。

請求の範囲

1. データを記憶するための書換可能な不揮発性メモリ（11）と、
前記不揮発性メモリをアクセスするための制御手段（12）とより構
5 成され、データを記憶するための記憶装置であって、
前記不揮発性メモリに第1の暗号鍵が格納され、前記制御手段内に第
2の暗号鍵が格納され、前記第1の暗号鍵は、前記第2の暗号鍵により
暗号化されており、
前記制御手段は、前記第2の暗号鍵を用いて前記第1の暗号鍵を復号
10 化する鍵復号手段（12）と、前記鍵復号手段により復号化された第1
の暗号鍵を用いてデータを暗号化して前記不揮発性メモリに書き込む書
込手段（12）と、前記不揮発性メモリからデータを読み出して、前記
鍵復号手段により復号化された前記第1の暗号鍵を用いて読み出したデ
ータを復号化する読出手段（12）とを備える、
15 ことを特徴とする記憶装置。
2. 前記第2の暗号鍵は複数の前記記憶装置に共通であり、前記第1
の暗号鍵は、同一の第2の暗号鍵を記憶している前記記憶装置の一部に
共通の暗号鍵である、ことを特徴とする請求項1に記載の記憶装置。
20
3. 前記第2の暗号鍵は複数の前記記憶装置に共通であり、前記第1
の暗号鍵は、同一の第2の暗号鍵を記憶している前記記憶装置のそれぞ
れに固有の暗号鍵である、ことを特徴とする請求項1に記載の記憶装置。
- 25 4. 前記不揮発性メモリはフラッシュメモリ（11）から構成され、
前記制御手段は前記第2の暗号鍵を記憶したマスクROM（読み出し専

用メモリ) (15) を含む、ことを特徴とする請求項1に記載の記憶装置。

5 5. 前記鍵復号手段は、パスワードを取り込み、正しいパスワードが
入力された場合のみ、前記暗号化された第1の暗号鍵を復号化する、こ
とを特徴とする請求項1に記載の記憶装置。

6. 前記第1の暗号鍵は、前記第2の暗号鍵とパスワードを基に生成
された第3の暗号鍵により暗号化されて前記不揮発性メモリに格納され
10 ており、

前記鍵復号手段は、パスワードを入力する手段と、入力されたパスワ
ードから第3の暗号鍵を生成する手段と、前記第2の暗号鍵と生成され
た第3の暗号鍵とを用いて前記暗号化されている第1の暗号鍵を復号化
する手段(16)を備える、ことを特徴とする請求項1に記載の記憶装
15 置。

7. 前記鍵復号手段は、復号プログラムと該復号プログラムを実行す
る手段(16)とより構成され、

前記復号プログラムは前記不揮発性メモリに格納されている、
20 ことを特徴とする請求項1に記載の記憶装置。

8. 前記鍵復号手段と前記書込手段と前記読出手段は、復号化された
第1の暗号鍵を記憶し、外部からのアクセスに対して保護された揮発性
メモリ(13)を含む、

25 ことを特徴とする請求項1に記載の記憶装置。

9. 前記不揮発性メモリはフラッシュメモリ（11）である、ことを特徴とする請求項1に記載の記憶装置。

10. 前記制御手段は、前記第1の暗号鍵を生成し、生成した第1の暗号鍵を前記第2の暗号鍵を用いて暗号化して前記不揮発性メモリに記録する鍵生成手段（16）を備える、

ことを特徴とする請求項1に記載の記憶装置。

11. 前記鍵生成手段は、入力されたパスワードに基づいて前記第1の暗号鍵を生成する、ことを特徴とする請求項10に記載の記憶装置。

12. 前記第2の暗号鍵は、複数の記憶装置に共通の暗号鍵である、ことを特徴とする請求項10に記載の記憶装置。

13. 第1の暗号鍵とデータを記憶するための書換可能な不揮発性メモリ（11）と、

第2の暗号鍵を記憶し、前記不揮発性メモリをアクセスするための制御手段（12）と、

より構成され、データを記憶する記憶装置であって、

前記制御手段は、前記第1と第2の暗号鍵を用いてデータを暗号化して前記不揮発性メモリに書き込む書込手段（16）と、前記不揮発性メモリからデータを読みだして前記第1と第2の暗号鍵を用いて復号化して出力する読出手段（16）とを備える、

ことを特徴とする記憶装置。

25

14. 前記第2の暗号鍵は、複数の記憶装置に共通の暗号鍵であり、

前記制御手段に配置された読出専用メモリに格納され、

前記第1の暗号鍵は、前記第2の暗号鍵を共通とする複数の記憶装置の一部のみに共通又は固有の暗号鍵である、

ことを特徴とする請求項13に記載の記憶装置。

5

15. 前記不揮発性メモリはフラッシュメモリ(11)から構成され、前記制御手段は前記第2の暗号鍵を記憶したマスクROM(読み出し専用メモリ)(15)を備える、

ことを特徴とする請求項13に記載の記憶装置。

10

16. 暗号化された暗号鍵を記憶する暗号鍵記憶手段(11)と、

前記暗号鍵を用いて暗号化されたデータを記憶するための書換可能な不揮発性メモリ(11)と、

前記暗号鍵を復号する復号手段(16)と、前記復号手段により復号された暗号鍵を記憶する揮発性メモリ(13)と、前記揮発性メモリに記憶された暗号鍵を用いて外部より供給されるデータを暗号化して前記不揮発性メモリに書き込む書込手段(16)と、前記不揮発性メモリからデータを読み出し、読み出したデータを前記揮発性メモリに記憶されている暗号鍵を用いて復号化して出力する読出手段(16)とを備える制御手段(12)と、前記揮発性メモリへの外部からのアクセスを禁止する禁止手段(16, 22, IDB, 25)と、を備え、

15

20

復号化された暗号鍵への外部からのアクセスが防止されていることを特徴とする記憶装置。

25

17. 前記禁止手段は、この記憶装置が開封されたことを検出する開封検出手段(16, 22)と、前記開封検出手段が開封を検出した際に、

前記不揮発性メモリの内容を消去する手段（１６）を含む、ことを特徴とする請求項１６に記載の記憶装置。

５ １８． 前記禁止手段は、前記制御手段を封止する封止手段（２５）と、前記封止手段に封止され、前記揮発性メモリと前記復号手段との間でデータを伝送する内部バス（ＩＤＢ）と、を含む、ことを特徴とする請求項１６に記載の記憶装置。

１０ １９． 前記暗号鍵記憶手段と前記復号手段との間で暗号化された暗号鍵を伝送し、かつ、前記書込手段及び前記読出手段と前記不揮発性メモリとの間で暗号化されているデータを伝送するデータベース（ＤＢ）と、前記内部バスとは別体に構成され、

前記復号化された暗号鍵は前記データベース上には出力されないように構成されている、

１５ ことを特徴とする請求項１８に記載の記憶装置。

２０． 不揮発性メモリ（１１）と、

第１の暗号鍵を生成する鍵生成手段（１６）と、

第２の暗号鍵を記憶する鍵記憶手段（１５）と、

２０ 前記鍵生成手段により生成された前記第１の暗号鍵と前記鍵記憶手段に記憶されている前記第２の暗号鍵とを用いてデータを暗号化して前記不揮発性メモリに書き込む書込手段（１６）と、前記不揮発性メモリからデータを読出して前記第１と第２の暗号鍵を用いて復号化して出力する読出手段（１６）とを備える、

２５ ことを特徴とする記憶装置。

2 1. 前記鍵生成手段は、生成した第 1 の暗号鍵を、前記不揮発性メモリに格納する手段を備え、前記書込手段及び前記読出手段は、前記不揮発性メモリに格納された第 1 の暗号鍵を使用する、
ことを特徴とする請求項 20 に記載の記憶装置。

5

2 2. 前記鍵生成手段は、入力されたパスワードに基づいて前記第 1 の暗号鍵を生成する、ことを特徴とする請求項 20 に記載の記憶装置。

2 3. 前記第 2 の暗号鍵は、複数の記憶装置に共通の暗号鍵であり、
10 読出専用メモリからなる前記鍵記憶手段に格納されている、
ことを特徴とする請求項 20 に記載の記憶装置。

2 4. 第 1 の暗号鍵を記憶する第 1 の暗号鍵記憶手段 (11) と、
第 2 の暗号鍵を記憶する第 2 の暗号鍵記憶手段 (15) と、
15 第 3 の暗号鍵を記憶する第 3 の暗号鍵記憶手段 (15) と、
前記第 1 乃至第 3 の暗号鍵記憶手段に記憶された前記第 1 乃至第 3 の
暗号鍵を用いてデータを暗号化して不揮発性メモリに書き込む書込手段
(16) と、前記不揮発性メモリからデータを読出して前記第 1 乃至第
3 の暗号鍵を用いて復号化して出力する読出手段 (16) とを備え、
20 前記第 1 乃至第 3 の暗号鍵が分散して配置されていることを特徴とする
記憶装置。

2 5. 第 1 の暗号鍵が格納された書換可能な不揮発性メモリ (11)
と、

25 第 2 の暗号鍵が格納された読み出し専用メモリ (15) と、
データを前記第 1 と第 2 の暗号鍵を用いて暗号化して出力する暗号化

29. 前記共通暗号鍵及び復号化された個別暗号鍵は、外部からのアクセスに対し、プロテクトされている、ことを特徴とする請求項26に記載の不揮発性メモリのアクセス方法。

図 面

1 / 13




FIG. 1




FIG. 2




FIG. 3




FIG. 4




FIG. 5




FIG. 6




FIG. 7




FIG. 8




FIG. 9




FIG. 10




FIG. 11




FIG. 12




FIG. 13

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP99/00170

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl⁶ G06F12/14

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl⁶ G06F12/14, G11C16/06, G09C1/00

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho 1971-1999 Toroku Jitsuyo Shinan Koho 1994-1999
 Kokai Jitsuyo Shinan Koho 1971-1994

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP, 10-3431, A (Nippon Telegraph & Telephone Corp.), 6 January, 1998 (06. 01. 98) (Family: none)	1, 5-7, 9-11, 13, 20-22, 25-28
A		2-4, 8, 12, 14-19, 23, 29
Y	JP, 10-3430, A (Dainippon Printing Co., Ltd.), 6 January, 1998 (06. 01. 98) (Family: none)	1, 5-7, 9-11, 13, 20-22, 24-28
Y	JP, 2-235158, A (Mitsubishi Electric Corp.), 18 September, 1990 (18. 09. 90) (Family: none)	5, 27
Y	JP, 2-130044, A (Aisin Seiki Co., Ltd.), 18 May, 1990 (18. 05. 90) (Family: none)	6, 10, 11, 22, 28
Y	JP, 8-95490, A (NEC Corp.), 12 April, 1996 (12. 04. 96) & EP, 705005, A & AU, 9532885, A & CA, 2159159, A & US, 5640455, A & AU, 688569, B	24

 Further documents are listed in the continuation of Box C.
 See patent family annex.

* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier document but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search
20 April, 1999 (20. 04. 99)Date of mailing of the international search report
11 May, 1999 (11. 05. 99)Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP99/00170

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP, 8-161232, A (Oki Electric Industry Co., Ltd.), 21 June, 1996 (21. 06. 96) (Family: none)	17

A. 発明の属する分野の分類 (国際特許分類 (IPC)) Int. Cl ⁶ G 0 6 F 1 2 / 1 4		
B. 調査を行った分野 調査を行った最小限資料 (国際特許分類 (IPC)) Int. Cl ⁶ G 0 6 F 1 2 / 1 4, G 1 1 C 1 6 / 0 6, G 0 9 C 1 / 0 0		
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1971-1999年 日本国公開実用新案公報 1971-1994年 日本国登録実用新案公報 1994-1999年		
国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	J P, 1 0 - 3 4 3 1, A (日本電信電話株式会社) 6. 1月. 1 9 9 8 (0 6. 0 1. 9 8) (ファミリーなし)	1, 5-7, 9-11, 13, 20-22, 25- 28
A		2-4, 8, 12, 14- 19, 23, 29
Y	J P, 1 0 - 3 4 3 0, A (大日本印刷株式会社) 6. 1月. 19 9 8 (0 6. 0 1. 9 8) (ファミリーなし)	1, 5-7, 9-11, 13, 20-22, 24- 28
Y	J P, 2 - 2 3 5 1 5 8, A (三菱電機株式会社) 1 8. 9月. 1 9 9 0 (1 8. 0 9. 9 0) (ファミリーなし)	5, 27
<input checked="" type="checkbox"/> C欄の続きにも文献が列挙されている。 <input type="checkbox"/> パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー 「A」 特に関連のある文献ではなく、一般的技術水準を示すもの 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す) 「O」 口頭による開示、使用、展示等に言及する文献 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願日の後に公表された文献 「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」 同一パテントファミリー文献		
国際調査を完了した日 2 0 . 0 4 . 9 9	国際調査報告の発送日 1 1 . 0 5 . 9 9	
国際調査機関の名称及びあて先 日本国特許庁 (ISA/J P) 郵便番号 1 0 0 - 8 9 1 5 東京都千代田区霞が関三丁目 4 番 3 号	特許庁審査官 (権限のある職員) 金田 利規	5 B 9 2 9 2 電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 5 4 5

C (続き). 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP, 2-130044, A (アイシン精機株式会社) 18. 5 月. 1990 (18. 05. 90) (ファミリーなし)	6, 10, 11, 22, 28
Y	JP, 8-95490, A (日本電気株式会社) 12. 4月. 19 96 (12. 04. 96) &EP, 705005, A &AU, 9532885, A &CA, 2159159, A &US, 5640455, A &AU, 688569, B	24
A	JP, 8-161232, A (沖電気工業株式会社) 21. 6月. 1996 (21. 06. 96) (ファミリーなし)	17