

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2020年3月5日(05.03.2020)



(10) 国際公開番号


WO 2020/045124 A1

- (51) 国際特許分類:
H04N 5/374 (2011.01) *H01L 27/146* (2006.01)
G01J 1/44 (2006.01) *H01L 31/10* (2006.01)
G01S 7/486 (2006.01) *H04N 5/376* (2011.01)
- (21) 国際出願番号: PCT/JP2019/032124
- (22) 国際出願日: 2019年8月16日(16.08.2019)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2018-163585 2018年8月31日(31.08.2018) JP
- (71) 出願人: ソニーセミコンダクタソリューションズ株式会社(SONY SEMICONDUCTOR SOLUTIONS CORPORATION) [JP/JP]; 〒2430014 神奈川県厚木市旭町四丁目14番1号 Kanagawa (JP).
- (72) 発明者: 西野 辰樹 (NISHINO Tatsuki); 〒2430014 神奈川県厚木市旭町四丁目14番1号 ソニーセミコンダクタソリューションズ株式会社内 Kanagawa (JP).
- (74) 代理人: 西川 孝, 外 (NISHIKAWA Takashi et al.); 〒1600023 東京都新宿区西新宿7丁目5番25号 西新宿プライムスクエア9階 Tokyo (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO,

(54) Title: LIGHT RECEIVING ELEMENT AND DISTANCE MEASURING SYSTEM

(54) 発明の名称: 受光素子および測距システム

FIG. 8



(57) Abstract: The present technology relates to a light receiving element and a distance measuring system, which are capable of reducing the number of signal lines that output detection signals. The light receiving element comprises: a pixel array in which a plurality of pixels are arranged in a matrix; and a pixel drive unit which controls each pixel of the pixel array to an active pixel or an inactive pixel, wherein the pixel drive unit controls active pixels in units of spots including $N \times M$ pixels ($N > 0$, $M > 0$, where N and M are not 1 at the same time), and in the pixel array, $L \times L$ pixels are

DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 国際調査報告 (条約第21条(3))

set as the one unit ($L > 1$), and one signal line, which outputs a detection signal to a plurality of same spot constituting pixels in one unit, is disposed. The present technology can be applied to, for example, a distance measuring system that detects a distance in a depth direction to a subject.

(57) 要約: 本技術は、検出信号を出力する信号線の本数を削減することができるようにする受光素子および測距システムに関する。受光素子は、複数の画素が行列状に配置された画素アレイと、画素アレイの各画素を、アクティブ画素または非アクティブ画素に制御する画素駆動部とを備え、画素駆動部は、 $N \times M$ 画素 ($N > 0$, $M > 0$, ただし、 N と M は同時に1にはならない) で構成されるスポット単位でアクティブ画素に制御し、画素アレイには、 $L \times L$ 画素を1つのユニットとし ($L > 1$)、1つのユニット内の同種の複数のスポット構成画素に対して、検出信号を出力する1本の信号線が配置されている。本技術は、例えば、被写体までの奥行き方向の距離を検出する測距システム等に適用できる。

明 細 書

発明の名称 : 受光素子および測距システム

技術分野

[0001] 本技術は、受光素子および測距システムに関し、検出信号を出力する信号線の本数を削減することができるようにした受光素子および測距システムに関する。

背景技術

[0002] 近年、ToF (Time-of-Flight) 法により距離計測を行う距離画像センサが注目されている。距離画像センサでは、例えば、SPAD (Single Photon Avalanche Diode) を用いた画素を行列状に配置した画素アレイが採用される。SPADでは、降伏電圧よりも大きい電圧を印加した状態で、高電界のPN接合領域へ1個の光子が入ると、アバランシェ増幅が発生する。その際の瞬間的に電流が流れたタイミングを検出することで、高精度に距離を計測することができる。

[0003] SPADを用いた画素を行列状に配置した距離画像センサでは、一部の画素を、光子を検出するアクティブ画素に設定し、残りの画素を、光子を検出しない非アクティブ画素に設定する駆動が行われる。例えば、特許文献1に開示された光検出部の画素アレイでは、2次元配置された画素が列単位でアクティブ画素に選択される。

先行技術文献

特許文献

[0004] 特許文献1：特開2015-78953号公報

発明の概要

発明が解決しようとする課題

[0005] アクティブ画素を列単位で選択する駆動では、検出信号を出力する信号線を行単位で共通化することができるが、その場合、同一行の複数画素を同時にアクティブ画素に設定することはできない。画素毎に個別の信号線を設け

ると、配線本数が非常に多くなり、検出信号のクロストークや遅延などの発生が懸念される。

[0006] 本技術は、このような状況に鑑みてなされたものであり、検出信号を出力する信号線の本数を削減することができるようにするものである。

課題を解決するための手段

[0007] 本技術の第1の側面の受光素子は、画素単位にSPADを含む複数の画素が行列状に配置された画素アレイと、前記画素アレイの各画素を、アクティブ画素または非アクティブ画素に制御する画素駆動部とを備え、前記画素駆動部は、 $N \times M$ 画素 ($N > 0$, $M > 0$, ただし、 N と M は同時に1にはならない) で構成されるスポット単位で前記アクティブ画素に制御し、前記画素アレイには、 $L \times L$ 画素を1つのユニットとし ($L > 1$)、前記1つのユニット内の同種の複数のスポット構成画素に対して、検出信号を出力する1本の信号線が配置されている。

[0008] 本技術の第2の側面の測距システムは、照射光を照射する照明装置と、前記照射光に対する反射光を受光する受光素子とを備え、前記受光素子は、画素単位にSPADを含む複数の画素が行列状に配置された画素アレイと、前記画素アレイの各画素を、アクティブ画素または非アクティブ画素に制御する画素駆動部とを備え、前記画素駆動部は、 $N \times M$ 画素 ($N > 0$, $M > 0$, ただし、 N と M は同時に1にはならない) で構成されるスポット単位で前記アクティブ画素に制御し、前記画素アレイには、 $L \times L$ 画素を1つのユニットとし ($L > 1$)、前記1つのユニット内の同種の複数のスポット構成画素に対して、検出信号を出力する1本の信号線が配置されている。

[0009] 本技術の第1および第2の側面においては、画素単位にSPADを含む複数の画素が行列状に配置された画素アレイの各画素が、アクティブ画素または非アクティブ画素に制御され、 $N \times M$ 画素 ($N > 0$, $M > 0$, ただし、 N と M は同時に1にはならない) で構成されるスポット単位で前記アクティブ画素に制御され、 $L \times L$ 画素を1つのユニットとし ($L > 1$)、前記画素アレイには、前記1つのユニット内の同種の複数のスポット構成画素に対して、検

出信号を出力する１本の信号線が配置されている。

[0010] 受光素子及び測距システムは、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。

図面の簡単な説明

[0011] [図1]本技術を適用した測距システムの一実施の形態の構成例を示すブロック図である。

[図2]図１の受光素子の構成例を示すブロック図である。

[図3]第１の画素回路の構成例を示す図である。

[図4]図３の画素の動作を説明する図である。

[図5]アクティブ画素と非アクティブ画素の設定例を示す図である。

[図6]信号線の第１の配線例を示す図である。

[図7]１つのユニットを示す図である。

[図8]信号線の第２の配線例を示す図である。

[図9]スペーシング規則にしたがったスポットSPの設定を説明する図である。

[図10]出力バッファを共通化したユニットの回路構成を示す図である。

[図11]第２の画素回路の構成例を示す図である。

[図12]図１の画素の動作を説明する図である。

[図13]測距システムの使用例を説明する図である。

[図14]車両制御システムの概略的な構成の一例を示すブロック図である。

[図15]車外情報検出部及び撮像部の設置位置の一例を示す説明図である。

発明を実施するための形態

[0012] 以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。

- １．測距システムの構成例
- ２．受光素子の構成例
- ３．第１の画素回路構成例
- ４．アクティブ画素と非アクティブ画素の設定例
- ５．検出信号線の第１の配線例

6. 検出信号線の第2の配線例
7. 第2の画素回路構成例
8. 測距システムの使用例
9. 移動体への応用例

[0013] <1. 測距システムの構成例>

図1は、本技術を適用した測距システムの一実施の形態の構成例を示すブロック図である。

[0014] 測距システム11は、例えば、ToF法を用いて距離画像の撮影を行うシステムである。ここで、距離画像とは、測距システム11から被写体までの奥行き方向の距離を画素毎に検出し、検出した距離に基づく距離画素信号からなる画像のことである。

[0015] 測距システム11は、照明装置21及び撮像装置22を備える。

[0016] 照明装置21は、照明制御部31及び光源32を備える。

[0017] 照明制御部31は、撮像装置22の制御部42の制御の下に、光源32が光を照射するパターンを制御する。具体的には、照明制御部31は、制御部42から供給される照射信号に含まれる照射コードに従って、光源32が光を照射するパターンを制御する。例えば、照射コードは、1 (High) と0 (Low) の2値からなり、照明制御部31は、照射コードの値が1のとき光源32を点灯させ、照射コードの値が0のとき光源32を消灯させる。

[0018] 光源32は、照明制御部31の制御の下に、所定の波長域の光を発する。光源32は、例えば、赤外線レーザダイオードからなる。なお、光源32の種類、及び、照射光の波長域は、測距システム11の用途等に応じて任意に設定することが可能である。

[0019] 撮像装置22は、照明装置21から照射された光（照射光）が被写体12及び被写体13等により反射された反射光を受光する装置である。撮像装置22は、撮像部41、制御部42、表示部43、及び、記憶部44を備える。

[0020] 撮像部41は、レンズ51、受光素子52、及び、信号処理回路53を備

える。

[0021] レンズ 5 1 は、入射光を受光素子 5 2 の受光面に結像させる。なお、レンズ 5 1 の構成は任意であり、例えば、複数のレンズ群によりレンズ 5 1 を構成することも可能である。

[0022] 受光素子 5 2 は、例えば、各画素に SPAD (Single Photon Avalanche Diode) を用いたセンサからなる。受光素子 5 2 は、制御部 4 2 の制御の下に、被写体 1 2 及び被写体 1 3 等からの反射光を受光し、その結果得られた画素信号を信号処理回路 5 3 に供給する。この画素信号は、照明装置 2 1 が照射光を照射してから、受光素子 5 2 が受光するまでの時間をカウントしたデジタルのカウント値を表す。光源 3 2 が発光するタイミングを示す発光タイミング信号は、制御部 4 2 から受光素子 5 2 にも供給される。

[0023] 信号処理回路 5 3 は、制御部 4 2 の制御の下に、受光素子 5 2 から供給される画素信号の処理を行う。例えば、信号処理回路 5 3 は、受光素子 5 2 から供給される画素信号に基づいて、画素毎に被写体までの距離を検出し、画素毎の被写体までの距離を示す距離画像を生成する。具体的には、信号処理回路 5 3 は、光源 3 2 が光を発光してから受光素子 5 2 の各画素が光を受光するまでの時間 (カウント値) を画素毎に複数回 (例えば、数千乃至数万回) 取得する。信号処理回路 5 3 は、取得した時間に対応するヒストグラムを作成する。そして、信号処理回路 5 3 は、ヒストグラムのピークを検出することで、光源 3 2 から照射された光が被写体 1 2 または被写体 1 3 で反射して戻ってくるまでの時間を判定する。さらに、信号処理回路 5 3 は、判定した時間と光速に基づいて、物体までの距離を求める演算を行う。信号処理回路 5 3 は、生成した距離画像を制御部 4 2 に供給する。

[0024] 制御部 4 2 は、例えば、FPGA (Field Programmable Gate Array)、DSP (Digital Signal Processor) 等の制御回路やプロセッサ等により構成される。制御部 4 2 は、照明制御部 3 1、及び、受光素子 5 2 の制御を行う。具体的には、制御部 4 2 は、照明制御部 3 1 に照射信号を供給するとともに、発光タイミング信号を受光素子 5 2 に供給する。光源 3 2 は、照射信号

に応じて照射光を発光する。発光タイミング信号は、照明制御部 3 1 に供給される照射信号でもよい。また、制御部 4 2 は、撮像部 4 1 から取得した距離画像を表示部 4 3 に供給し、表示部 4 3 に表示させる。さらに、制御部 4 2 は、撮像部 4 1 から取得した距離画像を記憶部 4 4 に記憶させる。また、制御部 4 2 は、撮像部 4 1 から取得した距離画像を外部に出力する。

[0025] 表示部 4 3 は、例えば、液晶表示装置や有機 E L (Electro Luminescence) 表示装置等のパネル型表示装置からなる。

[0026] 記憶部 4 4 は、任意の記憶装置や記憶媒体等により構成することができ、距離画像等を記憶する。

[0027] < 2. 受光素子の構成例 >

図 2 は、受光素子 5 2 の構成例を示すブロック図である。

[0028] 受光素子 5 2 は、画素駆動部 1 1 1、画素アレイ 1 1 2、MUX(マルチプレクサ) 1 1 3、時間計測部 1 1 4、および、入出力部 1 1 5 を備える。

[0029] 画素アレイ 1 1 2 は、光子の入射を検出し、検出結果を示す検出信号を画素信号として出力する画素 1 2 1 が行方向及び列方向の行列状に 2 次元配置された構成となっている。ここで、行方向とは画素行の画素 1 2 1 の配列方向、即ち、水平方向を言い、列方向とは画素列の画素 1 2 1 の配列方向、即ち、垂直方向を言う。図 2 では、紙面の制約上、画素アレイ 1 1 2 が 1 0 行 1 2 列の画素配列構成で示されているが、画素アレイ 1 1 2 の行数および列数は、これに限定されず、任意である。

[0030] 画素アレイ 1 1 2 の行列状の画素配列に対して、画素行ごとに画素駆動線 1 2 2 が水平方向に沿って配線されている。画素駆動線 1 2 2 は、画素 1 2 1 の駆動を行うための駆動信号を伝送する。画素駆動部 1 1 1 は、画素駆動線 1 2 2 を介して所定の駆動信号を各画素 1 2 1 に供給することにより、各画素 1 2 1 を駆動する。具体的には、画素駆動部 1 1 1 は、入出力部 1 1 5 を介して外部から供給される発光タイミング信号に合わせた所定のタイミングで、行列状に 2 次元配置された複数の画素 1 2 1 の一部の画素 1 2 1 をアクティブ画素とし、残りの画素 1 2 1 を非アクティブ画素とする制御を行う

。アクティブ画素は、光子の入射を検出する画素であり、非アクティブ画素は、光子の入射を検出しない画素である。画素 1 2 1 の詳細構成については後述する。

[0031] なお、図 2 では、画素駆動線 1 2 2 を 1 本の配線として示しているが、複数の配線で構成してもよい。画素駆動線 1 2 2 の一端は、画素駆動部 1 1 1 の各画素行に対応した出力端に接続されている。

[0032] MUX 1 1 3 は、画素アレイ 1 1 2 内のアクティブ画素と非アクティブ画素の切替えにしたがい、アクティブ画素からの出力を選択する。そして、MUX 1 1 3 は、選択したアクティブ画素から入力される画素信号を時間計測部 1 1 4 へ出力する。

[0033] 時間計測部 1 1 4 は、MUX 1 1 3 から供給されるアクティブ画素の画素信号と、光源 3 2 の発光タイミングを示す発光タイミング信号とに基づいて、光源 3 2 が光を発光してからアクティブ画素が光を受光するまでの時間に対応するカウント値を生成する。発光タイミング信号は、入出力部 1 1 5 を介して外部（撮像装置 2 2 の制御部 4 2）から供給される。

[0034] 入出力部 1 1 5 は、時間計測部 1 1 4 から供給されるアクティブ画素のカウント値を、画素信号として外部（信号処理回路 5 3）に出力する。また、入出力部 1 1 5 は、制御部 4 2 から供給される発光タイミング信号を、画素駆動部 1 1 1 および時間計測部 1 1 4 に供給する。

[0035] < 3. 第 1 の画素回路構成例 >

図 3 は、画素アレイ 1 1 2 に配列されている画素 1 2 1 の第 1 の画素回路の構成例を示している。

[0036] 図 3 に示される画素 1 2 1 は、SPAD 2 1 1、トランジスタ 2 1 2、トランジスタ 2 1 3、インバータ 2 1 4、電圧変換回路 2 1 5、及び、出力バッファ 2 1 6 を備える。トランジスタ 2 1 2 は、P 型の MOS トランジスタで構成され、トランジスタ 2 1 3 は、N 型の MOS トランジスタで構成される。

[0037] SPAD 2 1 1 のカソードは、トランジスタ 2 1 2 のドレインに接続されるとともに、インバータ 2 1 4 の入力端子、及び、トランジスタ 2 1 3 のドレイ

ンに接続されている。SPAD 2 1 1 のアノードは、電源VSPADに接続されている。

[0038] SPAD 2 1 1 は、入射光が入射されたとき、発生する電子をアバランシェ増幅させてカソード電圧VSの信号を出力するフォトダイオード（単一光子アバランシェフォトダイオード）である。SPAD 2 1 1 のアノードに供給される電源VSPADは、例えば、-20Vの負バイアス（負の電位）とされる。

[0039] トランジスタ 2 1 2 は、飽和領域で動作する定電流源であり、クエンチング抵抗として働くことにより、パッシブクエンチを行う。トランジスタ 2 1 2 のソースは電源電圧VEに接続され、ドレインがSPAD 2 1 1 のカソード、インバータ 2 1 4 の入力端子、及び、トランジスタ 2 1 3 のドレインに接続されている。これにより、SPAD 2 1 1 のカソードにも、電源電圧VEが供給される。SPAD 2 1 1 と直列に接続されたトランジスタ 2 1 2 の代わりに、プルアップ抵抗を用いることもできる。

[0040] SPAD 2 1 1 には、十分な効率で光（フォトン）を検出するため、SPAD 2 1 1 の降伏電圧VBDよりも大きな電圧（以下、過剰バイアス（ExcessBias）と称する。）が印加される。例えば、SPAD 2 1 1 の降伏電圧VBDが2 0 Vであり、それよりも3 V大きい電圧を印加することとすると、トランジスタ 2 1 2 のソースに供給される電源電圧VEは、3 Vとされる。

[0041] トランジスタ 2 1 3 のドレインは、SPAD 2 1 1 のカソード、インバータ 2 1 4 の入力端子、および、トランジスタ 2 1 2 のドレインに接続され、トランジスタ 2 1 3 のソースは、グランド（GND）に接続されている。トランジスタ 2 1 3 のゲートには、ゲーティング制御信号VGが、画素駆動部 1 1 1 から供給される。

[0042] 画素 1 2 1 がアクティブ画素とされる場合には、Lo（Low）のゲーティング制御信号VGが、画素駆動部 1 1 1 からトランジスタ 2 1 3 のゲートに供給される。一方、画素 1 2 1 が非アクティブ画素とされる場合には、Hi（High）のゲーティング制御信号VGが、画素駆動部 1 1 1 からトランジスタ 2 1 3 のゲートに供給される。

- [0043] インバータ 214 は、入力信号としてのカソード電圧 VS が Lo のとき、 Hi の信号 VS_{INV} を出力し、カソード電圧 VS が Hi のとき、 Lo の信号 VS_{INV} を出力する。以下、インバータ 214 が出力する信号 VS_{INV} を、反転信号 VS_{INV} とも称する。
- [0044] 電圧変換回路 215 は、インバータ 214 から入力される反転信号 VS_{INV} を、低電圧の信号 VS_{LOW} に変換して、出力バッファ 216 に入力させる。反転信号 VS_{INV} は $0V$ 乃至 $3V$ の電圧振幅を持つ信号となるが、電圧変換回路 215 は、この $0V$ 乃至 $3V$ の電圧振幅を持つ信号 VS_{INV} を、 $0V$ 乃至 $1V$ の電圧振幅を持つ信号 VS_{LOW} に変換する。出力バッファ 216 は、電圧変換回路 215 から入力される信号 VS_{LOW} を、SPAD 211 への光子の入射を示す検出信号 PF_{out} として出力する出力部である。
- [0045] 図 3 において、破線の領域 221 に含まれる、トランジスタ 212、トランジスタ 213、インバータ 214、及び、電圧変換回路 215 は、第 1 の電源電圧である電源電圧 VE で動作する素子（群）である。一方、一点鎖線の領域 222 に含まれる出力バッファ 216 は、第 1 の電源電圧よりも低い第 2 の電源電圧である電源電圧 VDD で動作する素子（群）である。電源電圧 VDD は、例えば、 $1V$ とされる。
- [0046] 次に、図 4 を参照して、画素 121 がアクティブ画素とされた場合の動作について説明する。図 4 は、光子の入射に応じた SPAD 211 のカソード電圧 V_S の変化と検出信号 PF_{out} を示すグラフである。
- [0047] まず、画素 121 がアクティブ画素である場合、トランジスタ 213 は、 Lo のゲーティング制御信号 VG により、オフに設定される。
- [0048] 図 4 の時刻 t_0 より前の時刻では、SPAD 211 のカソードには電源電圧 VE （例えば、 $3V$ ）が供給され、アノードには電源 V_{SPAD} （例えば、 $-20V$ ）が供給されることから、SPAD 211 に降伏電圧 V_{BD} （ $=20V$ ）より大きい逆電圧が印加されることにより、SPAD 211 がガイガーモードに設定される。この状態では、SPAD 211 のカソード電圧 VS は、電源電圧 VE と同じである。
- [0049] ガイガーモードに設定された SPAD 211 に光子が入射すると、アバランシェ増倍が発生し、SPAD 211 に電流が流れる。

[0050] 時刻 t_0 において、アバランシェ増倍が発生し、SPAD 2 1 1 に電流が流れたとすると、時刻 t_0 以降、SPAD 2 1 1 に電流が流れることにより、トランジスタ 2 1 2 にも電流が流れ、トランジスタ 2 1 2 の抵抗成分により電圧降下が発生する。

[0051] 時刻 t_2 において、SPAD 2 1 1 のカソード電圧 V_S が $0V$ よりも低くなると、降伏電圧 V_{BD} よりも低い状態となるので、アバランシェ増幅が停止する。ここで、アバランシェ増幅により発生する電流がトランジスタ 2 1 2 に流れることで電圧降下を発生させ、発生した電圧降下に伴って、カソード電圧 V_S が降伏電圧 V_{BD} よりも低い状態となることで、アバランシェ増幅を停止させる動作がクエンチ動作である。

[0052] アバランシェ増幅が停止するとトランジスタ 2 1 2 の抵抗に流れる電流が徐々に減少して、時刻 t_4 において、カソード電圧 V_S が再び元の電源電圧 V_E まで戻り、次の新たなフォトンを検出できる状態となる（リチャージ動作）。

[0053] インバータ 2 1 4 は、入力電圧であるカソード電圧 V_S が所定の閾値電圧 V_{th} （ $=V_E/2$ ）以上のとき、 Lo の反転信号 $V_{S_{INV}}$ を出力し、カソード電圧 V_S が所定の閾値電圧 V_{th} 未満のとき、 Hi の反転信号 $V_{S_{INV}}$ を出力する。出力バッファ 2 1 6 も、カソード電圧 V_S が所定の閾値電圧 V_{th} （ $=V_E/2$ ）以上のとき、 Lo の検出信号 PF_{out} を出力し、カソード電圧 V_S が所定の閾値電圧 V_{th} 未満のとき、 Hi の検出信号 PF_{out} を出力する。図 4 の例では、時刻 t_1 から時刻 t_3 の期間、 Hi の検出信号 PF_{out} を出力する。

[0054] なお、画素 1 2 1 が非アクティブ画素とされる場合には、 Hi のゲーティング制御信号 V_G が、画素駆動部 1 1 1 からトランジスタ 2 1 3 のゲートに供給され、トランジスタ 2 1 3 がオンされる。これにより、SPAD 2 1 1 のカソード電圧 V_S が $0V$ (GND) となり、SPAD 2 1 1 のアノード・カソード間電圧が降伏電圧 V_{BD} 以下となるので、SPAD 2 1 1 に光子が入ってきても反応しない。

[0055] < 4. アクティブ画素と非アクティブ画素の設定例 >

次に、アクティブ画素と非アクティブ画素の設定例について説明する。

[0056] 画素駆動部 1 1 1 は、隣接する複数の画素 1 2 1 を 1 つのスポット（塊） S

Pとして、予め決定した所定個数のスポットSPを画素アレイ 1 1 2 内に決定し、アクティブ画素に設定する。本実施の形態では、画素駆動部 1 1 1 は、例えば、 2×2 の 4 画素を 1 つのスポットSPとし、画素アレイ 1 1 2 内に 9 個のスポットSPを設定する。

[0057] 図 5 の画素アレイ 1 1 2 は、16 行 16 列の 256 個の画素 1 2 1 で構成されている。その 256 個の画素 1 2 1 のうち、ハッチングを付した画素 1 2 1 がアクティブ画素を表し、ハッチングが付されていない画素 1 2 1 が非アクティブ画素を表している。

[0058] 画素駆動部 1 1 1 は、例えば、 2×2 の 4 画素を 1 つのスポットSPとして、画素アレイ 1 1 2 内の所定のスポットSP 1 乃至スポットSP 9 を、アクティブ画素とする。なお、以下では、1 つのスポットSPを構成する 2×2 の各画素をSP構成画素とも称する。また、1 つのスポットSPを構成する各SP構成画素を区別する場合には、図 5 のように、SP構成画素のスポットSP内の位置に応じて、SP構成画素A、SP構成画素B、SP構成画素C、および、SP構成画素Dのように称する。

[0059] なお、本実施の形態では、1 つのスポットSPが 2×2 の 4 画素で構成されるとともに、スポットSPの個数が 9 個の例について説明するが、スポットSPを構成する画素の構成は、 2×2 の 4 画素に限定されない。また、画素アレイ 1 1 2 に対して設定されるスポットSPの個数も 9 個に限定されない。例えば、スポットSPは、 2×1 の 2 画素、 3×3 の 9 画素などに設定してもよいし、画素アレイ 1 1 2 に対して設定されるスポットSPの個数は、4 個、6 個などに設定してもよい。

[0060] 画素駆動部 1 1 1 は、さらに、図 5 のように設定した各スポットSPの位置を時間ごとに移動させることにより、撮像装置 2 2 としての測距エリアの分解能を所定値以上に保っている。

[0061] このように、画素アレイ 1 1 2 内の一部分のみをアクティブ画素とすることにより、瞬間的な動作電流が大きくなりすぎて電源変動を招き、測距精度に影響してしまうことを防止することができる。また、対象物に照射するレ

ーザ光もSP0T照射となるため、アクティブ画素をレーザ照射に合わせて、一部のスポットSPに限定しておくことで、消費電力も低減することができる。

[0062] <5. 検出信号線の第1の配線例>

画素アレイ112の各画素121が画素信号として出力する検出信号PFoutを伝送する信号線の配線レイアウトについて説明する。

[0063] 図6は、検出信号PFoutを伝送する信号線の第1の配線例を示す図である。

[0064] 第1の配線例は、検出信号PFoutを伝送する信号線を画素毎に個別に設けた場合の信号線の配置例である。

[0065] 信号線を画素毎に個別に設けた場合、画素アレイ112は16行16列の256個の画素121で構成されているので、画素アレイ112全体で256本、1行に16本の信号線241が必要となる。図6では、紙面の制約上、1行に配置される16本の信号線241が1本で図示されている。

[0066] MUX113は、256個の画素121のうち、アクティブ画素に設定された画素121の信号線241を選択し、アクティブ画素からの検出信号PFoutを取得する。アクティブ画素の画素数は、4画素（1スポットSPの画素数）×9（スポットSP数）=36個となるので、MUX113から時間計測部114へ出力される信号線242の本数は、36本となる。図6では、紙面の制約上、4本の信号線242が1本で図示されている。

[0067] 時間計測部114は、36個のアクティブ画素から出力された検出信号PFoutに対応したTDC（Time to Digital Converter）回路を備える。具体的には、時間計測部114は、スポットSP1のSP構成画素A乃至DのTDC回路（TDC_SP1_PixA乃至TDC_SP1_PixD）、スポットSP2のSP構成画素A乃至DのTDC回路（TDC_SP2_PixA乃至TDC_SP2_PixD）、スポットSP3のSP構成画素A乃至DのTDC回路（TDC_SP3_PixA乃至TDC_SP3_PixD）、・・・、スポットSP9のSP構成画素A乃至DのTDC回路（TDC_SP9_PixA乃至TDC_SP9_PixD）を備える。各TDC回路は、入力されるアクティブ画素の検出信号PFoutと発光タイミング信号とから、光源32が光を発光してからアクティブ画素が光を受光するまでの時間に対応するカウント値を生成する。

[0068] 以上のように、信号線 2 4 1 を画素毎に個別に設けることで、画素アレイ 1 1 2 内で設定される任意の 9 個のスポット SP 1 乃至 SP 9 に対応可能となる。しかし、配線本数が非常に多くなってしまうため、信号線 2 4 1 を画素毎に個別に設けることは現実的ではない。また、信号線 2 4 1 が密になると、検出信号 PFout の画素間のクロストークやスキュー、信号遅延などの発生も懸念される。

[0069] < 6. 検出信号線の第 2 の配線例 >

そこで、検出信号 PFout を伝送する信号線を削減する第 2 の配線例について説明する。

[0070] 第 2 の配線例においては、画素アレイ 1 1 2 内の隣接する複数画素が 1 つのユニット U に設定される。

[0071] 図 7 は、4 × 4 の 16 画素を 1 つのユニット U とした場合の 1 つのユニット U を示す図である。

[0072] 1 つのユニット U が 4 × 4 の 16 画素で構成される場合、1 つのユニット U に 2 × 2 の 4 画素で構成されるスポット SP が 4 個含まれるので、SP 構成画素 A 乃至 D のそれぞれは、1 つのユニット U に 4 つずつ含まれる。

[0073] 1 つのユニット U に含まれる 4 個の SP 構成画素 A の出力端子が縦配線 2 6 1 A を用いて接続され、ユニット U 内の所定の SP 構成画素 A の画素行に、1 つのユニット U に含まれる 4 個の SP 構成画素 A の検出信号 PFout を伝送する信号線 2 7 1 A が配置される。

[0074] 1 つのユニット U に含まれる 4 個の SP 構成画素 B の出力端子が縦配線 2 6 1 B を用いて接続され、ユニット U 内の所定の SP 構成画素 B の画素行に、1 つのユニット U に含まれる 4 個の SP 構成画素 B の検出信号 PFout を伝送する信号線 2 7 1 B が配置される。

[0075] 1 つのユニット U に含まれる 4 個の SP 構成画素 C の出力端子が縦配線 2 6 1 C を用いて接続され、ユニット U 内の所定の SP 構成画素 C の画素行に、1 つのユニット U に含まれる 4 個の SP 構成画素 C の検出信号 PFout を伝送する信号線 2 7 1 C が配置される。

- [0076] 1つのユニットUに含まれる4個のSP構成画素Dの出力端子が縦配線261Dを用いて接続され、ユニットU内の所定のSP構成画素Dの画素行に、1つのユニットUに含まれる4個のSP構成画素Dの検出信号PFoutを伝送する信号線271Dが配置される。
- [0077] また、1つのユニットUに含まれる信号線271A乃至271Dは、互いに異なる画素行に配置される。
- [0078] このように、縦配線261を用いて、1つのユニットU内の同種のSP構成画素の出力を1本の信号線271にまとめることで、1つのユニットUにおいて各画素行に必要となるMUX113への信号線271を1本とすることができる。1ユニットU当たりの信号線271の本数は4本となる。
- [0079] 図8は、図7に示したようにユニットU内のSP構成画素A乃至D単位で信号線271をまとめた場合の信号線271の配線例を示している。
- [0080] 図8は、検出信号PFoutを伝送する信号線を削減した第2の配線例である。
- [0081] 図7に示したようにユニットU内のSP構成画素A乃至D単位で信号線271をまとめた場合、図8に示されるように、MUX113への信号線271の本数は、画素アレイ112全体で64本となる。したがって、第2の配線例によれば、図6に示した第1の配線例と比較して、MUX113への信号線271の本数を大幅に削減することができる。これにより、各画素121の検出信号PFoutのクロストークやスキュー、信号遅延なども改善することができる。
- [0082] 第2の配線例では、ユニットU内の同種（SP構成画素A乃至Dのいずれか）の複数のSP構成画素は、1本の信号線271を共通に利用するため、同時にアクティブ画素に設定することはできない。
- [0083] そのため、画素駆動部111は、画素アレイ112に対して複数のスポットSPを、次のスペーシング規則にしたがって設定する。画素駆動部111は、1つのユニットUを4×4の16画素で構成した場合、スポットSPの各SP構成画素（SP構成画素A乃至D）が、隣接する他のスポットSPの同種のSP構成画素と水平方向および垂直方向のいずれにおいても、4画素目以降の画素となるように、隣接するスポットSPを決定する。換言すれば、画素駆動部111

は、画素アレイ 1 1 2 内の第 1 のスポット SP の所定の SP 構成画素（例えば、S
P 構成画素 A）と、それに隣接する第 2 のスポット SP の同種の SP 構成画素（例
えば、SP 構成画素 A）との間隔が 3 画素以上離れるように、各スポット SP を決
定する。

[0084] 図 9 を参照して、スペーシング規則にしたがったスポット SP の設定を説明
する。

[0085] 例えば、スポット SP 1 の SP 構成画素 D は、水平方向に隣接するスポット SP 2
の同種の SP 構成画素 D と 3 画素離れている。換言すれば、スポット SP 1 の SP 構
成画素 D に対して、隣接するスポット SP 2 の同種の SP 構成画素 D は、水平方向
に 4 画素目の画素となっている。

[0086] また、スポット SP 1 の SP 構成画素 D は、垂直方向に隣接するスポット SP 4 の
同種の SP 構成画素 D と 3 画素離れている。換言すれば、スポット SP 1 の SP 構
成画素 D に対して、隣接するスポット SP 4 の同種の SP 構成画素 D は、垂直方向に
4 画素目の画素となっている。

[0087] 例えば、スポット SP 5 の SP 構成画素 B は、水平方向に隣接するスポット SP 6
の同種の SP 構成画素 B と 3 画素離れている。換言すれば、スポット SP 5 の SP 構
成画素 B に対して、隣接するスポット SP 6 の同種の SP 構成画素 B は、水平方向
に 4 画素目の画素となっている。

[0088] また、スポット SP 5 の SP 構成画素 B は、垂直方向に隣接するスポット SP 8 の
同種の SP 構成画素 B と 3 画素離れている。換言すれば、スポット SP 5 の SP 構
成画素 B に対して、隣接するスポット SP 5 の同種の SP 構成画素 B は、垂直方向に
4 画素目の画素となっている。

[0089] このようなスペーシング規則にしたがって画素アレイ 1 1 2 に対して複数
のスポット SP を設定した場合、図 9 から明らかなように、各ユニット U 内でア
クティブ画素として選択される SP 構成画素 A 乃至 D の個数は必ず 1 つ以下とな
る。したがって、図 7 に示したように、ユニット U 内の同種の SP 構成画素単位
（SP 構成画素 A 乃至 D）で、信号線 2 7 1 を共通化することができる。

[0090] 上述した例は、1 つのスポット SP を構成する画素（SP 構成画素）が、2 ×

2の4画素の例について説明したが、スポットSPの構成単位が異なる場合でも同様である。例えば、1つのスポットSPが、 2×1 の2画素（SP構成画素AとSP構成画素B）で構成される場合や、 2×3 の6画素（SP構成画素A、SP構成画素B、SP構成画素C、SP構成画素D、SP構成画素E、および、SP構成画素F）で構成される場合であっても、上述のスペーシング規則にしたがって複数のスポットSPを設定することにより、 4×4 の各ユニットU内でアクティブ画素として選択される同種のSP構成画素の個数は必ず1つ以下となる。

[0091] 次に、1つのユニットUを構成する画素数が 4×4 の16画素ではない場合について説明する。

[0092] 例えば、1つのユニットUが、 5×5 の25画素で構成される場合について説明する。1つのスポットSPは、上述した例と同様に、 2×2 の4画素（SP構成画素A乃至D）であるとする。

[0093] 画素駆動部111は、1つのユニットUを 5×5 の25画素で構成した場合、スポットSPの各SP構成画素A乃至Dが、隣接する他のスポットSPの同種のSP構成画素と水平方向および垂直方向のいずれにおいても、5画素目以降の画素となるように、隣接するスポットSPを決定する。換言すれば、画素駆動部111は、画素アレイ112内の第1のスポットSPの所定のSP構成画素（例えば、SP構成画素A）と、それに隣接する第2のスポットSPの同種のSP構成画素（例えば、SP構成画素A）との間隔が4画素以上離れるように、各スポットSPを決定する。このスペーシング規則にしたがって複数のスポットSPを設定することにより、 5×5 の各ユニットU内でアクティブ画素として選択される同種のSP構成画素の個数は必ず1つ以下となる。

[0094] 次に、1つのユニットUが、 6×6 の36画素で構成される場合について説明する。1つのスポットSPは、上述した例と同様に、 2×2 の4画素（SP構成画素A乃至D）であるとする。

[0095] 画素駆動部111は、1つのユニットUを 6×6 の36画素で構成した場合、スポットSPの各SP構成画素A乃至Dが、隣接する他のスポットSPの同種のSP構成画素と水平方向および垂直方向のいずれにおいても、6画素目以降の画

素となるように、隣接するスポットSPを決定する。換言すれば、画素駆動部 1 1 1 は、画素アレイ 1 1 2 内の第 1 のスポットSPの所定のSP構成画素（例えば、SP構成画素A）と、それに隣接する第 2 のスポットSPの同種のSP構成画素（例えば、SP構成画素A）との間隔が 5 画素以上離れるように、各スポットSPを決定する。このスペーシング規則にしたがって複数のスポットSPを設定することにより、 6×6 の各ユニットU内でアクティブ画素として選択される同種のSP構成画素の個数は必ず 1 つ以下となる。

[0096] ユニットU内で共通化される信号線 2 7 1 とスペーシング規則の関係は、次のように言うことができる。画素アレイ 1 1 2 において、1 スポットSPを $N \times M$ 画素で構成し（ $N > 0$ ， $M > 0$ ，ただし、 N と M は同時に 1 にはならない。）、1 つのユニットUを $L \times L$ で構成した場合（ $L > 1$ ）、1 つのユニットU内の同種の複数のSP構成画素の出力は、1 本以上の縦配線 2 6 1 を用いて 1 本の信号線 2 7 1 で共通化される。画素駆動部 1 1 1 は、スポットSPの各SP構成画素が、隣接する他のスポットSPの同種のSP構成画素と水平方向および垂直方向のいずれにおいても、 L 画素目以降の画素となるように、画素アレイ 1 1 2 内に複数のスポットSPを決定する。これにより、画素アレイ 1 1 2 から MUX 1 1 3 への信号線 2 7 1 の本数を大幅に削減することができ、検出信号 PFout のクロストークやスキュー、信号遅延なども改善することができる。

[0097] なお、ユニットU内の同種のSP構成画素どうしの信号線 2 7 1 を共通化するだけではなく、各SP構成画素に含まれる 1 以上の素子も、ユニットU内の同種のSP構成画素どうしで共通化してもよい。

[0098] 例えば、図 3 に示した画素 1 2 1 の第 1 の画素回路のうち、最終段に設けられた出力バッファ 2 1 6 を、ユニットU内の同種のSP構成画素どうしで共通化することができる。

[0099] 図 1 0 は、出力バッファ 2 1 6 をユニットU内の同種のSP構成画素どうしで共通化したユニットUの回路構成を示している。

[0100] 図 1 0 では、画素ごとに設けられた出力バッファ 2 1 6 の代わりに、1 つのユニットU内の 4 つのSP構成画素Aに共通に用いられる 1 つの出力バッファ

2 1 6' が設けられている。

[0101] また、SP構成画素B乃至Dの画素内の回路の図示は省略したが、SP構成画素B乃至Dについても同様に、同種の4つのSP構成画素に対して1つの出力バッファ2 1 6' が設けられている。

[0102] なお、図10では、理解を容易にするため、出力バッファ2 1 6' を、ユニットUの外に図示したが、ユニットU内の所定のSP構成画素内に設けることができる。

[0103] 図10は、各画素1 2 1の出力バッファ2 1 6を共通化した例であるが、その他の素子、例えば、MUXやレジスタ、OR回路等の演算回路などが各画素に含まれる場合には、それらの素子を同種のSP構成画素どうしで共通化してもよい。すなわち、ユニットU内の同種のSP構成画素に対して共通化される素子は、出力バッファに限られない。

[0104] <7. 第2の画素回路構成例>

図11は、画素1 2 1の第2の画素回路の構成例を示している。

[0105] なお、図11において、図3に示した第1の画素回路と共通する部分については同一の符号を付してあり、その部分の説明は適宜省略する。

[0106] 図11に示される画素1 2 1は、SPAD 2 1 1、トランジスタ2 1 2、トランジスタ2 1 3、インバータ2 1 4、及び、トランジスタ3 1 1を備える。トランジスタ2 1 3は、N型のMOSトランジスタで構成され、トランジスタ2 1 2および3 1 1は、P型のMOSトランジスタで構成される。

[0107] 図11の第2の画素回路は、SPAD 2 1 1、トランジスタ2 1 2、トランジスタ2 1 3、及び、インバータ2 1 4を有する点で、図3の第1の画素回路と共通する。ただし、各素子に供給される電源電圧が、第1の画素回路と異なる。

[0108] より詳しくは、第1の画素回路では、トランジスタ2 1 3のソースはグラウンドに接続されていたが、第2の画素回路では、負バイアスである電源VNEG1に接続されている。電源VNEG1は、例えば、-2Vとされる。また、Hiのゲーティング制御信号VGにより、トランジスタ2 1 3がオンされたときに、SPAD

211のアノード・カソード間電圧が降伏電圧 V_{BD} 以下となるように構成するため、SPAD 211のアノードに供給される電源 V_{SPAD} も、第1の画素回路の電位（上述した例では、 $-20V$ ）よりも低い、 $-22V$ に設定される。

[0109] さらに、第1の画素回路では、トランジスタ212のソースは、第1の電源電圧である電源電圧 V_E （ $3V$ ）と接続されていたが、第2の画素回路では、第1の電源電圧よりも低い第2の電源電圧である電源電圧 V_{DD} （ $1V$ ）に接続されている。画素121がアクティブ画素に制御されている場合、SPAD 211のカソードには、トランジスタ311とトランジスタ212とを介して電源電圧 V_{DD} （ $1V$ ）が供給されるので、SPAD 211のアノード・カソード間電圧は、第1の画素回路と同じ $23V$ の逆電圧となる。

[0110] また、図11の第2の画素回路では、SPAD 211とインバータ214との間に、P型のMOSトランジスタで構成されるトランジスタ311が新たに追加されている点が、第1の画素回路と異なる。より詳しくは、トランジスタ311のドレインは、SPAD 211のカソードおよび、トランジスタ213のドレインと接続され、トランジスタ311のソースは、トランジスタ212のドレインおよびインバータ214の入力端子と接続されている。トランジスタ311のゲインには、負バイアスである電源 V_{NEG2} に接続されている。電源 V_{NEG2} は、例えば、 $-1V$ とする。

[0111] トランジスタ311は、電圧変換回路として機能し、ドレインに供給されるSPAD 211のカソード電圧 V_S の信号を正の範囲の電圧 V_{IN} の信号に変換して、インバータ214に入力する。トランジスタ311のゲートには、トランジスタ311のトランジスタ閾値と同じ負バイアス（ $-V_{gs}$ ）である電源 V_{NEG2} （ $-1V$ ）が印加されている。トランジスタ311は、インバータ214に入力される信号である電圧 V_{IN} が、電源 V_{NEG2} （ $-1V$ ）からトランジスタ閾値上がった電圧値（ $0V$ ）に到達すれば遮断する。したがって、トランジスタ311は、電圧クランプ回路としても機能する。

[0112] インバータ214は、インバータ214に入力される電圧 V_{IN} が Lo のとき、 Hi の検出信号 PF_{out} を出力し、電圧 V_{IN} が Hi のとき、 Lo の検出信号 PF_{out} を出力す

る。インバータ 214 は、SPAD 211 への光子の入射を示す検出信号 PFout を出力する出力部である。

[0113] 図 12 は、図 11 の画素 121 がアクティブ画素とされ、光が入射された場合の電位変化を示すグラフである。

[0114] 光が入射された場合、図 12 に示されるように、SPAD 211 のカソード電圧 VS は、VDD (1V) から -2V の範囲で変動するが、インバータ 214 に入力される電圧 V_{IN} は、VDD (1V) から 0V の正の範囲となる。

[0115] インバータ 214 は、入力される電圧 V_{IN} が所定の閾値電圧 V_{th} ($=VDD/2$) 以上のとき、Lo の検出信号 PFout を出力し、電圧 V_{IN} が所定の閾値電圧 V_{th} 未満のとき、Hi の検出信号 PFout を出力する。図 12 の例では、時刻 t11 から時刻 t12 の期間、Hi の検出信号 PFout が出力される。

[0116] 以上より、図 11 の第 2 の画素回路のうち、破線の領域 321 に含まれる、トランジスタ 213 およびトランジスタ 311 が、第 1 の画素回路と同様、SPAD 211 の降伏電圧 VBD より 3V 大きな過剰バイアスを印加する素子（群）である。一方、一点鎖線の領域 322 に含まれるトランジスタ 212 およびインバータ 214 は、電源電圧 VDD で動作する素子（群）である。

[0117] したがって、第 2 の画素回路では、電源電圧 VDD より高い電源電圧である電源電圧 V_E をなくすことができ、高電源による動作が必要な素子の数を、第 1 の画素回路の領域 221 内の 4 個から、領域 321 内の 2 個に減らすことができる。高電源動作素子の削減により、部品数の削減、回路面積の削減、および、消費電力の低減を実現できる。回路削減により、検出信号 PFout が時間計測部 114 に到達するまでの信号特性（遅延やスキューなど）も改善することができる。

[0118] <8. 測距システムの使用例>

図 13 は、上述の測距システム 11 の使用例を示す図である。

[0119] 上述した測距システム 11 は、例えば、以下のように、可視光や、赤外光、紫外光、X 線等の光をセンシングする様々なケースに使用することができる。

- [0120] ・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
- ・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
- ・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアコンディショナ等の家電に供される装置
- ・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
- ・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
- ・肌を撮影する肌測定器や、頭皮を撮影するマイクروسコープ等の、美容の用に供される装置
- ・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
- ・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置

[0121] ＜ 9. 移動体への応用例＞

本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

- [0122] 図 1 4 は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

- [0123] 車両制御システム 1 2 0 0 0 は、通信ネットワーク 1 2 0 0 1 を介して接続された複数の電子制御ユニットを備える。図 1 4 に示した例では、車両制御システム 1 2 0 0 0 は、駆動系制御ユニット 1 2 0 1 0、ボディ系制御ユ

ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（interface）１２０５３が図示されている。

[0124] 駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

[0125] ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウinker又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

[0126] 車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

[0127] 撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出

力する光センサである。撮像部12031は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部12031が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

[0128] 車内情報検出ユニット12040は、車内の情報を検出する。車内情報検出ユニット12040には、例えば、運転者の状態を検出する運転者状態検出部12041が接続される。運転者状態検出部12041は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット12040は、運転者状態検出部12041から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

[0129] マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット12010に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS (Advanced Driver Assistance System) の機能実現を目的とした協調制御を行うことができる。

[0130] また、マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

[0131] また、マイクロコンピュータ12051は、車外情報検出ユニット12030で取得される車外の情報に基づいて、ボディ系制御ユニット12020に対して制御指令を出力することができる。例えば、マイクロコンピュータ

１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

[0132] 音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１４の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

[0133] 図１５は、撮像部１２０３１の設置位置の例を示す図である。

[0134] 図１５では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。

[0135] 撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

[0136] なお、図１５には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２、１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２、１２１０３の撮像範囲を

示し、撮像範囲 1 2 1 1 4 は、リアバンパ又はバックドアに設けられた撮像部 1 2 1 0 4 の撮像範囲を示す。例えば、撮像部 1 2 1 0 1 ないし 1 2 1 0 4 で撮像された画像データが重ね合わせられることにより、車両 1 2 1 0 0 を上方から見た俯瞰画像が得られる。

[0137] 撮像部 1 2 1 0 1 ないし 1 2 1 0 4 の少なくとも 1 つは、距離情報を取得する機能を有していてもよい。例えば、撮像部 1 2 1 0 1 ないし 1 2 1 0 4 の少なくとも 1 つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

[0138] 例えば、マイクロコンピュータ 1 2 0 5 1 は、撮像部 1 2 1 0 1 ないし 1 2 1 0 4 から得られた距離情報を基に、撮像範囲 1 2 1 1 1 ないし 1 2 1 1 4 内における各立体物までの距離と、この距離の時間的変化（車両 1 2 1 0 0 に対する相対速度）を求めることにより、特に車両 1 2 1 0 0 の進行路上にある最も近い立体物で、車両 1 2 1 0 0 と略同じ方向に所定の速度（例えば、0 k m / h 以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ 1 2 0 5 1 は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

[0139] 例えば、マイクロコンピュータ 1 2 0 5 1 は、撮像部 1 2 1 0 1 ないし 1 2 1 0 4 から得られた距離情報を元に、立体物に関する立体物データを、2 輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ 1 2 0 5 1 は、車両 1 2 1 0 0 の周辺の障害物を、車両 1 2 1 0 0 のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ 1 2 0 5 1 は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ 1 2 0 6 1 や表示部 1 2 0 6 2 を介してドライバに警

報を出力することや、駆動系制御ユニット12010を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

[0140] 撮像部12101ないし12104の少なくとも1つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ12051は、撮像部12101ないし12104の撮像画像中に歩行者が存在するかどうかを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部12101ないし12104の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ12051が、撮像部12101ないし12104の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部12052は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部12062を制御する。また、音声画像出力部12052は、歩行者を示すアイコン等を所望の位置に表示するように表示部12062を制御してもよい。

[0141] 以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部12031等に適用され得る。具体的には、例えば、図1の測距システム11は、撮像部12031に適用することができる。撮像部12031は、例えばLIDARであり、車両12100の周囲の物体及び物体までの距離の検出に用いられる。撮像部12031に本開示に係る技術を適用することにより、車両12100の周囲の物体及び物体までの距離の検出精度が向上する。その結果、例えば、車両の衝突警告を適切なタイミングで行うことができ、交通事故を防止することが可能となる。

[0142] なお、本明細書において、システムとは、複数の構成要素（装置、モジュール（部品）等）の集合を意味し、すべての構成要素が同一筐体中にあるかは問わない。したがって、別個の筐体に収納され、ネットワークを介して接続されている複数の装置、及び、1つの筐体の中に複数のモジュールが

収納されている1つの装置は、いずれも、システムである。

[0143] また、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

[0144] なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。

[0145] なお、本技術は以下のような構成も取ることができる。

(1)

画素単位にSPADを含む複数の画素が行列状に配置された画素アレイと、
前記画素アレイの各画素を、アクティブ画素または非アクティブ画素に制御する画素駆動部と

を備え、

前記画素駆動部は、 $N \times M$ 画素 ($N > 0$, $M > 0$, ただし、 N と M は同時に1にはならない) で構成されるスポット単位で前記アクティブ画素に制御し、

前記画素アレイには、 $L \times L$ 画素を1つのユニットとし ($L > 1$)、前記1つのユニット内の同種の複数のスポット構成画素に対して、検出信号を出力する1本の信号線が配置されている

受光素子。

(2)

前記1つのユニット内の同種の複数の前記スポット構成画素を接続する配線をさらに備える

前記(1)に記載の受光素子。

(3)

前記1つのユニット内の同種の複数の前記スポット構成画素で共通に利用される、少なくとも1つの素子をさらに備える

前記(1)または(2)に記載の受光素子。

(4)

前記画素駆動部は、前記複数のスポットを前記画素アレイに設定する場合

、前記スポットを構成する各スポット構成画素が、隣接する他の前記スポットの同種の前記スポット構成画素と、水平方向および垂直方向のいずれにおいても L 画素目以降の画素となるように、複数の前記スポットを決定する

前記（１）乃至（３）のいずれかに記載の受光素子。

（５）

前記１つのユニットは、 4×4 画素で構成され、

前記スポット単位は、 2×2 画素で構成される

前記（１）乃至（４）のいずれかに記載の受光素子。

（６）

照射光を照射する照明装置と、

前記照射光に対する反射光を受光する受光素子と

を備え、

前記受光素子は、

画素単位にSPADを含む複数の画素が行列状に配置された画素アレイと、

前記画素アレイの各画素を、アクティブ画素または非アクティブ画素に制御する画素駆動部と

を備え、

前記画素駆動部は、 $N \times M$ 画素（ $N > 0$ ， $M > 0$ ，ただし、 N と M は同時に１にはならない）で構成されるスポット単位で前記アクティブ画素に制御し、

前記画素アレイには、 $L \times L$ 画素を１つのユニットとし（ $L > 1$ ）、前記１つのユニット内の同種の複数のスポット構成画素に対して、検出信号を出力する１本の信号線が配置されている

測距システム。

符号の説明

[0146] １１ 測距システム， ２１ 照明装置， ２２ 撮像装置， ３１ 照明制御部， ３２ 光源， ４１ 撮像部， ４２ 制御部， ５２ 受光素子， ５３ 信号処理回路， １１１ 画素駆動部， １１２ 画素アレ

イ, U (U 1 乃至 U 1 6) ユニット, SP (SP 1 乃至 SP 9) スポット,
1 2 1 画素, 1 2 2 画素駆動線, 2 1 1 SPAD, 2 1 2, 2 1 3
トランジスタ, 2 1 4 インバータ, 2 1 5 電圧変換回路, 2 1
6, 2 1 6' 出力バッファ, 2 4 1, 2 4 2 信号線, 2 6 1 縦配線
, 2 7 1 (2 7 1 A 乃至 2 7 1 D) 信号線, 3 1 1 トランジスタ

請求の範囲

- [請求項1] 画素単位にSPADを含む複数の画素が行列状に配置された画素アレイと、
- 前記画素アレイの各画素を、アクティブ画素または非アクティブ画素に制御する画素駆動部と
- を備え、
- 前記画素駆動部は、 $N \times M$ 画素 ($N > 0$, $M > 0$, ただし、 N と M は同時に1にはならない) で構成されるスポット単位で前記アクティブ画素に制御し、
- 前記画素アレイには、 $L \times L$ 画素を1つのユニットとし ($L > 1$) 、前記1つのユニット内の同種の複数のスポット構成画素に対して、検出信号を出力する1本の信号線が配置されている
- 受光素子。
- [請求項2] 前記1つのユニット内の同種の複数の前記スポット構成画素を接続する配線をさらに備える
- 請求項1に記載の受光素子。
- [請求項3] 前記1つのユニット内の同種の複数の前記スポット構成画素で共通に利用される、少なくとも1つの素子をさらに備える
- 請求項1に記載の受光素子。
- [請求項4] 前記画素駆動部は、前記複数のスポットを前記画素アレイに設定する場合、前記スポットを構成する各スポット構成画素が、隣接する他の前記スポットの同種の前記スポット構成画素と、水平方向および垂直方向のいずれにおいても L 画素目以降の画素となるように、複数の前記スポットを決定する
- 請求項1に記載の受光素子。
- [請求項5] 前記1つのユニットは、 4×4 画素で構成され、
- 前記スポット単位は、 2×2 画素で構成される
- 請求項1に記載の受光素子。

[請求項6]

照射光を照射する照明装置と、

前記照射光に対する反射光を受光する受光素子と

を備え、

前記受光素子は、

画素単位にSPADを含む複数の画素が行列状に配置された画素アレイと、


前記画素アレイの各画素を、アクティブ画素または非アクティブ画素に制御する画素駆動部と


を備え、

前記画素駆動部は、 $N \times M$ 画素 ($N > 0$, $M > 0$, ただし、 N と M は同時に1にはならない) で構成されるスポット単位で前記アクティブ画素に制御し、


前記画素アレイには、 $L \times L$ 画素を1つのユニットとし ($L > 1$)、前記1つのユニット内の同種の複数のスポット構成画素に対して、検出信号を出力する1本の信号線が配置されている

測距システム。


[図1]
FIG.1

[図2]
FIG.2


[図3]
FIG.3




[図4]
FIG.4




[図5]
FIG.5




[図6]
FIG. 6




[図7]
FIG.7




[図8]
FIG. 8







[図12]
FIG.12




[図13]



[図14]



[図15]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2019/032124

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl. H04N5/374(2011.01)i, G01J1/44(2006.01)i, G01S7/486(2006.01)i,
H01L27/146(2006.01)i, H01L31/10(2006.01)i, H04N5/376(2011.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl. H04N5/374, G01J1/44, G01S7/486, H01L27/146, H01L31/10, H04N5/376

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan	1922-1996
Published unexamined utility model applications of Japan	1971-2019
Registered utility model specifications of Japan	1996-2019
Published registered utility model applications of Japan	1994-2019

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2008-508701 A (QUANTUM SEMICONDUCTOR LLC) 21 March 2008, paragraphs [0001]-[0105], fig. 14A & US 2007/0194213 A1, paragraphs [0001]-[0260], fig. 14A	1-6
A	JP 2010-193437 A (CANON INC.) 02 September 2010, fig. 9 & US 2010/0182465 A1, fig. 9	1-6
A	JP 2016-176750 A (TOYOTA CENTRAL R&D LABS., INC.) 06 October 2016, paragraphs [0011]-[0012] (Family: none)	1-6

☐ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"I" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
09 October 2019 (09.10.2019)

Date of mailing of the international search report
21 October 2019 (21.10.2019)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. H04N5/374(2011.01)i, G01J1/44(2006.01)i, G01S7/486(2006.01)i, H01L27/146(2006.01)i, H01L31/10(2006.01)i, H04N5/376(2011.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. H04N5/374, G01J1/44, G01S7/486, H01L27/146, H01L31/10, H04N5/376

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2019年
日本国実用新案登録公報	1996-2019年
日本国登録実用新案公報	1994-2019年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2008-508701 A（クオンタム セミコンダクター リミテッド ライアビリティ カンパニー）2008.03.21, 段落[0001]-[0105]、図14A & US 2007/0194213 A1, 段落[0001]-[0260]、図14A	1-6
A	JP 2010-193437 A（キヤノン株式会社）2010.09.02, 図9 & US 2010/0182465 A1, 図9	1-6
A	JP 2016-176750 A（株式会社豊田中央研究所）2016.10.06, 段落[0011]-[0012]（ファミリーなし）	1-6

☐ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの
「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「O」 口頭による開示、使用、展示等に言及する文献
「P」 国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」 同一パテントファミリー文献

国際調査を完了した日

09.10.2019

国際調査報告の発送日

21.10.2019

国際調査機関の名称及びあて先

日本国特許庁（ISA/J P）

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

松永 隆志

5 V

4228

電話番号 03-3581-1101 内線 3571